FR2620861A1 - Procede de realisation d'isolement lateral a structure plane - Google Patents

Procede de realisation d'isolement lateral a structure plane Download PDF

Info

Publication number
FR2620861A1
FR2620861A1 FR8713470A FR8713470A FR2620861A1 FR 2620861 A1 FR2620861 A1 FR 2620861A1 FR 8713470 A FR8713470 A FR 8713470A FR 8713470 A FR8713470 A FR 8713470A FR 2620861 A1 FR2620861 A1 FR 2620861A1
Authority
FR
France
Prior art keywords
layer
trench
silicon
dielectric
sandwich
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8713470A
Other languages
English (en)
Other versions
FR2620861B1 (fr
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to FR8713470A priority Critical patent/FR2620861B1/fr
Publication of FR2620861A1 publication Critical patent/FR2620861A1/fr
Application granted granted Critical
Publication of FR2620861B1 publication Critical patent/FR2620861B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

La présente invention concerne un procédé de réalisation de tranchées d'isolement latéral à surface plane dans des plaquettes de silicium 1, comprenant les étapes suivantes : a. Dépôt d'un sandwich comprenant une première couche mince d'oxyde 2, une couche de nitrure 3, une couche de lif-toff 20, et une deuxième couche d'oxyde de silicium 21; b. Ouverture du sandwich et gravure d'une tranchée dans le silicium sous-jacent, une partie du sandwich demeurant en surplomb 22 au-dessus des parois de la tranchée; c. Dépôt d'un diélectrique apte à fluer 23, 24; d. Enlèvement de la couche de lift-off 21; e. Fluage du diélectrique 23 dans la tranchée; et f. Planarisation 25 et enlèvement de la couche de nitrure de silicium 3.

Description

PROCÉDÉ DE RÉALISATION d'ISOLEMENT LATÉRAL
A STRUCTURE PLANE
La présente invention concerne le domaine de la fabrication des circuits intégrés, et plus particulièrement les étapes préalables de réalisation d'un isolement latéral des zones dans lesquelles des composants élémentaires de circuit seront formés.
Pour la fabrication de telles structures d'isolement latéral, on cherche notamment à obtenir les qualités suivantes
- caractéristiques d'isolement satisfaisantes
- réduction des dimensions ;
- obtention d'une surface finale plane pour simplifier les traitements ultérieurs des zones actives.
On s'intéressera ici plus particulièrement à l'isolement de circuits intégrés de type MOS dans lesquels il suffit que la zone d'isolement ait une profondeur limitée, contrairement au cas des composants bipolaires où cette structure d'isolement doit rejoindre une couche sous-jacente.
Historiquement, l'un des premiers procédés d'isolement utilisés, et qui l'est encore depuis de nombreuses années dans le domaine des MOS, est le procédé dit LOCOS illustré en figures 1.1 et 1.2.
Comme le représente la figure 1.1, ce procédé LOCOS consiste à déposer d'abord sur un substrat de silicium 1 une couche mince d'oxyde de silicium 2 et une couche de nitrure de silicium 3 dans lesquelles une ouverture est formée è l'emplacement où l'on souhaite former la structure d'isolement. Dans une deuxième étape illustrée en figure 1.2, on procéde à une croissance thermique d'oxyde 4 qui a lieu seulement dans l'emplacement de l'ouverture et non pas aux emplacements protégés par la couche de nitrure de silicium 3. Toutefois, cette structure s'étend latéralement selon une forme appelée dans la technique bec d'oiseau et la croissance de l'oxyde de silicium 4 provoque une surépaisseur. De telles structures ont été très satisfaisantes tant que les cir cuits intégrés ont eu des dimensions minimales de l'ordre de quelques micromètres.Maintenant que l'on tend à descendre à des dimensions inférieures au micromètre, cette technologie n'est plus satisfaisante.
En conséquence, diverses techniques ont été développées pour améliorer le procédé LOCOS.
Une première technique illustrée en figures 2.1 à 2.5 consiste à utiliser des tranchées relativement étroites et profondes ou rainures. Dans un mode de réalisation, un masque constitué d'une couche mince d'oxyde de silicium 2, d'une couche de nitrure 3 et d'une couche d'oxyde de silicium plus épaisse 10 est forme sur un substrat de silicium 1. Ce masque est ouvert et des rainures sont gravées dans le silicium et ensuite oxydées (figure 2.2). Ensuite, les rainures sont remplies par un matériau tel que du silicium polycristallin 11 (figure 2.3) dont ltépaisseur de dépôt est supérieure à la demi-largeur des tranchées. Après remplissage, l'excès de silicium polycristallin est attaque par une gravure plasma direct ou par planarisation (figure 2.4).
Enfin, le silicium polycristallin restant est oxydé par croissance thermique (figure 2.5).
Ce procédé présente plusieurs inconvénients : il ne se prête qu'à la formation de rainures ayant toutes la même épaisseur ; comme le représente la figure 2.5 le résultat final n'est pas particulièrement plan ; lors de la réoxydation du silicium polycristallin le gaz d'oxydation diffuse sous le masque de nitrure ce qui crée un bec d'oiseau plus ou moins important ; la réoxydation de silicium polycristallin s'accompagne d'une augmentation de volume qu'il faut compenser par avance par une gravure du silicium polycristallin lors de l'étape de planarisation qui précède ; l'ajustement de la surgravure et de la réoxydation est difficile parce qu'il nécessite la mattrise des deux techniques enfin, la surgravure n'est pas uniforme sur toute la plaquette.
Ainsi, non seulement la surface obtenue n'est pas parfaitement plane, mais encore les surépaisseurs ne sont pas uniformes.
Une deuxième technique d'isolement est illustrée en figures 3.1 è 3.4. Elle consiste à utiliser des tranchées relativement larges et peu profondes. Comme le représente la figure 3.1, un masque comprenant une couche mince d'oxyde de silicium 2 et une couche de nitrure de silicium 3 est formé sur un substrat de silicium 1. Ce masque est ouvert et le silicium est gravé avec des flancs en pente puis oxydé superficiellement comme cela est représenté en figure 3.2. Après cela, les trous sont remplis par un diélectrique 13, habituellement du dioxyde de silicium déposé par voie chimique en phase vapeur. Divers procédés sont ensuite utilisés pour obtenir une planarisation, par exemple des procédés de planarisation par contre-masque et/ou des procédés utilisant des dépôts de couche(s) de planarisation.
Une variante de cette deuxième technique est illustrée en figures 4.1 à 4.4. La différence entre les deux techniques est que les tranchées de la figure 4 sont à flanc droit et obtenues par une gravure plasma. Pour ce faire, à la première étape, une couche d'oxyde de silicium 10 est déposée sur la couche de nitrure de silicium 3 pour servir de masque d'arrêt de la gravure plasma.
Les inconvénients des procédés ci-dessus d'isolement par tranchées sont que l'obtention d'une surface quasiment plane nécessite l'emploi d'une procédure compliquée d'aplanissement par contre-masque et que le résultat est très sensible aux éventuels défauts d'alignement du contre-masque. Le résultat final, même s'il est meilleur que celui des autres techniques, ne fournit pas une planéité parfaite (il subsiste des ondulations localisées de 60 à 100 nm) et ce défaut de planéité ne peut être amélioré car les ondulations localisées sont inhérentes au procédé d'aplanisserment
D'autres techniques ont encore été proposées dont certaines comprennent des étapes du procédé couramment appelé dans la technique lift-off (procédé qui consiste à déposer, sous une couche que l'on souhaitera éliminer à un stade du processus, une couche inférieure dite couche de lift-off qui peut être sélectivement attaquée et dont l'attaque entraine ltélimination et le décollement de la couche supérieure). Les procédés actuels utilisant des étapes de lift-off sont également extrêmement complexes et fortement sujets à des variations de paramètres lors du passage de lots de fabrication successifs.
Ainsi, un objet de la présente invention est de prévoir un procédé de formation de tranchées d'isolement de surface finale pratiquement plane et relativement simple à mettre en oeuvre.
Cet objet est atteint selon la présente invention en prévoyant un procédé de réalisation de tranchées d'isolement latéral à surface plane dans des plaquettes de silicium, comprenant les étapes suivantes
A. dépôt d'un sandwich comprenant, en partant du substrat de silicium
une première couche mince d'oxyde de silicium,
une couche de nitrure de silicium,
une couche de lift-off, et
une deuxième couche d'oxyde de silicium
B. ouverture du sandwich et gravure d'une tranchée dans le silicium sous-jacent, une partie du sandwich demeurant en surplomb au dessus des parois de la tranchée ;
C. dépôt d'un diélectrique apte à fluer au fond de la tranchée et sur le sandwich
D. enlèvement de la couche de lift-off, de la deuxième couche d'oxyde de silicium et du diélectrique supérieur
E. fluage du diélectrique dans la tranchée ; et
F. dépôt d'une couche aplanissante et gravure de celleci jusqu'à affleurement au niveau de la première couche d'oxyde de silicium, et enlèvement de la couche de nitrure de silicium.
Selon un mode de réalisation de la présente invention, à la suite de étape E, le diélectrique fluable ne remplit pas complètement la tranchée, et l'étape F est précédée d'une étape d'oxydation thermique pour oxyder le silicium dans la partie haute de la tranchée et remplir l'intervalle compris entre le haut du diélectrique et ledit surplomb.
Selon un mode de réalisation de la présente invention, la couche de lift-off est un polysiloxane.
Selon un mode de réalisation de la présente invention, la couche de lift-off est de l'aluminium.
Selon un mode de réalisation de la présente invention, à l'étape B, la tranchée est gravée par gravure plasma anisotrope.
Selon un mode de réalisation de la présente invention, è étape C, le diélectrique fluable comprend un verre dopé au phosphore et/ou au bore.
Selon un mode de réalisation de la présente invention, è étape F, la couche aplanissante est un verre déposé à la tournette ou un verre dopé fluable.
Selon un mode de réalisation de la présente invention, l'étape C est précédée d'une étape d'oxydation thermique des parois de la tranchée et/ou d'une étape d'implantation.
Selon un mode de réalisation de la présente invention, lesdites tranchées sont formées à des emplacements où ont été préalablement formées des rainures moins larges que lesdites tranchées et remplies d'un isolant.
Les caractéristiques et avantages de la présente invention apparaitront plus nettement à la lecture de la description détaillée suivante de modes de réalisation particuliers, faite en relation avec les figures jointes, parmi lesquelles
les figures 1 à 4 décrites précédemment illustrent des étapes de procédés de formation de zones d'isolement selon l'art antérieur ; et
les figures 5.1 à 5.6 (A et B), 6.1 à 6.7 et 7.1 à 7.9 illustrent chacune des étapes successives de fabrication de tranchées selon divers modes de réalisation de la présente invention.
Dans les diverses figures, des couches analogues sont désignées par des références numériques identiques. On notera également que, dans ces diverses figures, les épaisseurs des couches et les dimensions des ouvertures ne sont pas figurées à ltéchelle comme cela est classique dans le domaine de la représentation des circuits intégrés. L'homme de l'art saura quelles sont les dimensions habituelles des diverses couches en fonction des dimensions du circuit intégré à obtenir à moins que cela ne soit spécifiquement précisé ci-après.
Les figures 5.1 à 5.6 représentent diverses étapes d'un procédé selon un mode de rélisation de la présente invention. Dans chacune de ces figures, la colonne de gauche ou colonne A représente le cas du creusement d'une tranchée relativement étroite et la colonne de droite ou colonne B le cas d'une tranchée relativement large.
Dans une première étape de fabrication illustrée en figure 5.1, on forme un sandwich comprenant successivement en partant du substrat de silicium 1 une couche mince d'oxyde de silicium 2 et une couche de nitrure de silicium 3. Au dessus de la couche de nitrure de silicium est formée une couche de lift-off 20 surmontée d'une deuxième couche d'oxyde de silicium 21 déposée par exemple par voie chimique en phase vapeur (CVD). Une ouverture, relativement étroite en A et plus large en B, est formée dans ce sandwich.
Dans l'étape représentée en figure 5.2, on procède à une gravure par plasma du silicium à travers l'ouverture ménagée dans le sandwich. Cette gravure est effectuée de sorte que le sandwich forme un surplomb 22 au dessus des parois latérales de la tranchée formée.
Dans l'étape représentée en figure 5.3, on procède au dépôt d'un diélectrique susceptible de fluer. Ce dépôt est effectué de sorte que le diélectrique se dépose au fond de la tranchée (23) et au dessus du sandwich (24). Il y a discontinuité entre les parties de diélectrique 23 et 24 et la couche supérieure 24 ne se referme pas au dessus de la tranchée, de sorte que les bords latéraux du sandwich restent apparents au moins dans la région correspondant à la couche de lift-off 20 et à la couche supérieure 21 dont on notera d'ailleurs qu'elle a été#partiellement consommée lors de l'attaque plasma de gravure de la tranchée illustrée en figure 5.2.
A l'étape illustrée en figure 5.4, on procède à l'enlè- vement par lift-off des couches 20, 21, 24 et à un traitement thermique pour faire fluer la couche 23 au fond de la tranchée de sorte que l'on obtient une surface supérieure sensiblement plane pour la couche 23.
Toutefois, si, comme le montrent les figures 5.4A et 5.4B, on a réalisé simultanément des tranchées de dimensions différentes, il n'est pas possible de prévoir la quantité de dépôt de diélectrique fluable 23 pour arriver exactement au même niveau après fluage. Il est donc nécessaire de procéder ensuite à une étape de planarisation. Ce procédé de planarisation sera simple à mettre en oeuvre puisqu'il n'existe pas de relief important à la surface du dispositif après le traitement illustré en figure 5.4.
ni de forte différence de niveau. Ainsi, comme l'illustre la figure 5.5. on dépose une couche d'aplanissement 25, par exemple un verre déposé à la tournette, une résine aplanissante ou un matériau fluable de même nature que celui utilisé pour remplir la tranchée 23, sur la surface de la plaquette. Cette couche d'aplanissement 25 est ensuite gravée et la couche de nitrure est éliminée pour arriver à la structure finale illustrée en figure 5.6 dans laquelle la surface de la tranchée est pratiquement par traitement plane sans qu'il ait été nécessaire de prévoir des étapes complexes de réalignement de masques, toutes les étapes utilisées étant également des étapes relativement classiques dont les paramètres sont bien connus.
Dans le procédé illustré en relation avec la figure 5, on a supposé qu'à l'étape de la figure 5.4, par suite du fluage du diélectrique 23, celui-ci a parfaitement comblé les surplombs 22 pour venir affleurer sensiblement au niveau de la couche d'oxyde mince 2.
Les figures 6.1 è 6.7 illustrent une variante du procédé selon la présente invention dans laquelle, à la suite de l'étape de fluage, le niveau du diélectrique ayant flué se trouve en dessous du surplomb 22. Les étapes illustrées en figures 6.1 et 6.2 sont sensiblement identiques aux étapes illustrées en figures 5.1 et 5.2. Ouelques petites variantes ont toutefois été apportées. En figure 6.2, les pointillés illustrent une zone d'implantation 30 (qui, comme cela est connu dans la technique, est destinée à assurer une fois le dispositif achevé un arrêt de canaux de conduction entre composants normalement isolés). Egalement, en figure 6.2 on n'a pas représenté la mince couche d'oxyde formée en figure 5.2. En fait, dans la pratique, on pourra choisir de former la couche d'implantation et/ou la couche d'oxyde.
Les figures 6.3 et 6.4 sont identiques aux figures 5.3 et 5.4 si ce n'est que la quantité de diélectrique fluable est moindre et ne remplit pas complètement la tranchée après fluage comme cela est représenté en figure 6.4. En ce cas, au lieu de passer directement aux étapes de planarisation, on commence par combler le surplomb 22 en procédant à une oxydation thermique du silicium apparent sur la partie haute des parois de la tranchée.
Cette oxydation thermique est poursuivie jusqu'à ce que le surplomb soit complètement rempli comme cela est indiqué par la référence 31 en figure 6.5.
Ensuite, les étapes des figures 6.6. et 6.7 sont respectivement identiques aux étapes des figures 5.5 et 5.6. La planéité de la surface obtenue reste extrêmement satisfaisante.
On va maintenant donner quelques exemples pratiques de réalisation de certaines étapes de la présente invention.
La couche d'oxyde mince 2 a une fonction de protection des zones actives entre lesquelles on forme les tranchées d'isolement. Elle aura par exemple une épaisseur de l'ordre de 25 nm, obtenue par oxydation thermique.
La couche de nitrure de silicium 3 sert à protéger les zones actives lors de la réoxydation du silicium (figures 5.2 et 6.5), sert de couche tampon absorbant les non-uniformités de gravure lors de la planarisation (figures 5.6 et 6.7), sert de couche de détection de fin d'attaque lors de la gravure de planarisation (figures 5.6 et 6.7), et peut s'éliminer facilement par une gravure chimique, par exemple par de l'acide orthophosphorique. Elle aura par exemple une épaisseur de 90 nm.
La couche de lift-off 20 dont la fonction a été précédemment décrite pourra par exemple être un polysiloxane tel que le produit vendu sous l'appellation ACCUGLASS 103 par la
Société dite Allied Chemicals. Une telle couche peut par exemple être éliminée par un mélange NH4F/HF. Elle peut avoir une épaisseur de l'ordre de 70 nm. On peut également choisir une couche métallique comme de l'aluminium ayant par exemple une épaisseur de 200 nm. Elle s'élimine alors, dans le cas de l'aluminium, par un mélange de H2S04 + H202 ou de HCl + H20.
La couche d'oxyde épais 21 peut être déposée par dépôt chimique en phase vapeur, éventuellement assisté par plasma. Elle sert de couche de protection de la couche de lift-off lors de la gravure des tranchées dans le silicium.
L'ouverture représentée en figures 5.1 et 6.1 dans le masque peut être gravée sous plasma en présence d'un mélange de gaz CHF3 + 02. A l'étape illustrée en figures 5.2 et 6.2, la tranchée peut être gravée sous plasma dans un mélange de gaz tel que SF6 + 02 par gravure ionique réactive. En ce cas, les divers composants du sandwich de masque se gravent tous sensiblement à la même vitesse et dans le même mélange le silicium se grave environ trois fois plus vite. Pour une profondeur de tranchée de 600 à 3000 nm, on peut obtenir un surplomb de 100 nm au minimum. Si l'on procède à une réoxydation des parois de la tranchée, on peut prévoir une épaisseur d'oxyde thermique voisine de 50 nm.
A l'étape 5.3, 6.3, le diélectrique fluable peut être un verre dopé à 4 z de bore et 4 % de phosphore.
Aux étapes illustrées en figures 5.5 et 6.6, la couche de planarisation 25 peut être une couche de résine d'une épaisseur de 1000 nm telle qu'une résine HPR 204, fournie par la Société dite Hunt Chemicals, qui se recuit à 2500C pour le fluage. Pour la planarisation, on pourra procéder en présence d'un mélange de gaz
C2F6 + CHF3 + 02 + H2. L'arrêt de la gravure se fait par détection de fin d'attaque dans le nitrure par spectrométrie d'émission (reconnaissance de la raie de l'azote). Dans le cas où une partie de la couche aplanissante reste en place, comme dans le cas de la figure 6.7, plutôt qu'une résine, on choisira de préférence un matériau tel que du verre déposé à la tournette ou un matériau fluable similaire à celui déjà déposé dans les tranchées.
Bien entendu, la présente invention est susceptible de diverses variantes notamment dans le choix des dimensions et des matériaux du moment que ceux-ci assurent les fonctions décrites précédemment. D'autre part, la structure des tranchées selon la présente invention peut être combinée avec d'autres procédés d'isolement. A titre d'exemple, les figures 7.1 à 7.9 illustrent un procédé dans lequel une rainure étroite est combinée avec une tranchée selon la présente invention.
Plus particulièrement, les figures 7.1 à 7.6 représentent des étapes classiques de formation d'une rainure étroite.
Toutefois, le masque 40 représenté en figure 1 est identique au sandwich de couches 2, 3, 20 et 21 décrit précédemment. En figure 7.2 une rainure est formée. En figure 7.3 cette rainure est isolée. En figure 7.4, cette rainure est remplie de diélectrique fluable. Les figures 7.5 et 7.6 illustrent des étapes de planari sation. En figure 7.7 le procédé selon la présente invention commence, une couche de résine 41 permettant de délimiter l'ouverture de tranchée de façon analogue à ce qui était représenté en figures 5.1 et 6.1. Les figures 7.8 et 7.9 représentent une étape préliminaire et une étape finale du procédé selon la présente invention, correspondant respectivement aux figures 5.2, 6.2, 5.6 et 6.7.
C'est lé un avantage du procédé selon la présente invention de permettre simplement ce type de combinaison. En effet, le masque selon la présente invention peut être commun à la formation de rainures puis à la formation de tranchées. D'autre part, comme cela est connu et a été exposé précédemment dans la description de l'état de la technique, la surface supérieure de la tranchée à la figure 7.6 n'est jamais parfaitement plane, de même, après creusage de la tranchée, comme à l'étape illustrée en figure 7.8, étant donné les différences de vitesse d'attaque du silicium et du matériau remplissant la rainure, il est peu probable que le fond de la tranchée soit plan. Le procédé selon la présente invention permet de façon évidente de rattraper ce défaut de planéité.

Claims (9)

REVENDICATIONS
1. Procédé de réalisation de tranchées d'isolement latéral à surface plane dans des plaquettes de silicium (1), caractérisé en ce qu'il comprend les étapes suivantes
A. dépit d'un sandwich comprenant, en partant du substrat de silicium
une première couche mince d'oxyde de silicium (2),
une couche de nitrure de silicium (3),
une couche de lift-off (20), et
une deuxième couche d'oxyde de silicium (21)
B. ouverture du sandwich et gravure d'une tranchée dans le silicium sous-jacent, une partie du sandwich demeurant en surplomb (22) au dessus des parois de la tranchée
C. dépit d'un diélectrique apte à fluer au fond (23) de la tranchée et sur le sandwich (24)
D. enlèvement de la couche de lift-off (21) de la deuxième couche d'oxyde de silicium (22) et du diélectrique supérieur (24)
E. fluage du diélectrique (23) dans la tranchée ; et
F. dépôt d'une couche aplanissante (25) et gravure de celle-ci jusqu'à affleurement au niveau de la première couche d'oxyde de silicium (2), et enlèvement de la couche de nitrure de silicium (3).
2. Procédé selon la revendication 1 dans lequel, à la suite de l'étape E, le diélectrique fluable (23) ne remplit pas complètement la tranchée, caractérisé en ce que l'étape F est précédée d'une étape d'oxydation thermique (31) pour oxyder le silicium dans la partie haute de la tranchée et remplir l'intervalle compris entre le haut du diélectrique et ledit surplomb.
3. Procédé selon la revendication 1, caractérisé en ce que la couche de lift-off est un polysiloxane.
4. Procédé selon la revendication 1, caractérisé en ce que la couche de lift-off est un métal tel que de l'aluminium.
5. Procédé selon la revendication 1, caractérisé en ce que, à l'étape B, la tranchée est gravée par gravure plasma anisotrope.
6. Procédé selon la revendication 1, caractérisé en ce que, à l'étape C, le diélectrique fluable comprend un verre dopé au phosphore et/ou au bore.
7. Procédé selon la revendication 1, caractérisé en ce que, à l'étape F, la couche aplanissante est un verre déposé à la tournette ou un verre dopé fluable.
8. Procédé selon la revendication 1, caractérisé en ce que l'étape C est précédée d'une étape d'oxydation thermique des parois de la tranchée et/ou d'une étape d'implantation.
9. Procédé selon l'une quelconque des revendications 1 à 8, caractérisé en ce que lesdites tranchées sont formées à des emplacements où ont été préalablement formées des rainures moins larges que lesdites tranchées et remplies d'un isolant (figure 7).
FR8713470A 1987-09-22 1987-09-22 Procede de realisation d'isolement lateral a structure plane Expired - Lifetime FR2620861B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR8713470A FR2620861B1 (fr) 1987-09-22 1987-09-22 Procede de realisation d'isolement lateral a structure plane

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8713470A FR2620861B1 (fr) 1987-09-22 1987-09-22 Procede de realisation d'isolement lateral a structure plane

Publications (2)

Publication Number Publication Date
FR2620861A1 true FR2620861A1 (fr) 1989-03-24
FR2620861B1 FR2620861B1 (fr) 1990-01-19

Family

ID=9355345

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8713470A Expired - Lifetime FR2620861B1 (fr) 1987-09-22 1987-09-22 Procede de realisation d'isolement lateral a structure plane

Country Status (1)

Country Link
FR (1) FR2620861B1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0878836A2 (fr) * 1997-05-17 1998-11-18 Samsung Electronics Co., Ltd. Planarisation d'un substrat semiconducteur

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0071205A2 (fr) * 1981-07-27 1983-02-09 International Business Machines Corporation Procédé pour la formation d'une isolation diélectrique à haute densité
JPS58103153A (ja) * 1981-12-16 1983-06-20 Fujitsu Ltd 半導体装置の製造方法
EP0095328A2 (fr) * 1982-05-21 1983-11-30 Kabushiki Kaisha Toshiba Procédé de réalisation d'un dispositif semi-conducteur par le contrôle de l'épaisseur de la couche isolante sur la partie périphérique de l'élement
US4472240A (en) * 1981-08-21 1984-09-18 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0071205A2 (fr) * 1981-07-27 1983-02-09 International Business Machines Corporation Procédé pour la formation d'une isolation diélectrique à haute densité
US4472240A (en) * 1981-08-21 1984-09-18 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing semiconductor device
JPS58103153A (ja) * 1981-12-16 1983-06-20 Fujitsu Ltd 半導体装置の製造方法
EP0095328A2 (fr) * 1982-05-21 1983-11-30 Kabushiki Kaisha Toshiba Procédé de réalisation d'un dispositif semi-conducteur par le contrôle de l'épaisseur de la couche isolante sur la partie périphérique de l'élement

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 24, no. 11B, avril 1982, pages 6015-6016, New York, US; D.P. NADEAU: "Improved photoresist structure for lift-off techniques" *
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 26, no. 7B, décembre 1983, pages 3965-3966, New York, US; S.J. GILLESPIE: "Shaped siloxane process" *
INTERNATIONAL ELECTRON DEVICES MEETING, 5-7 décembre 1983, Washington, D.C., pages 27-30, IEEE, New York, US; T. SHIBATA et al.: "A simplified box (buried-oxide) isolation technology for megabit dynamic memories" *
PATENT ABSTRACTS OF JAPAN, vol. 7, no. 204 (E-197)[1349], 9 septembre 1983; & JP-A-58 103 153 (FUJITSU K.K.) 20-06-1983 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0878836A2 (fr) * 1997-05-17 1998-11-18 Samsung Electronics Co., Ltd. Planarisation d'un substrat semiconducteur
EP0878836A3 (fr) * 1997-05-17 1999-09-15 Samsung Electronics Co., Ltd. Planarisation d'un substrat semiconducteur

Also Published As

Publication number Publication date
FR2620861B1 (fr) 1990-01-19

Similar Documents

Publication Publication Date Title
US6046487A (en) Shallow trench isolation with oxide-nitride/oxynitride liner
EP0167437B1 (fr) Procédé d'autopositionnement d'un oxyde de champ localisé par rapport à une tranchée d'isolement
KR100318759B1 (ko) 집적회로 콘택의 개선된 스텝 커버리지를 위한 패시트 에칭
US4505025A (en) Method for manufacturing a semiconductor device
US9607883B2 (en) Trench formation using rounded hard mask
FR2812764A1 (fr) Procede de fabrication d'un substrat de type substrat-sur- isolant ou substrat-sur-vide et dispositif obtenu
EP0143700A2 (fr) Procédé de fabrication de circuit intégré avec connexions de siliciure de tantale et circuit intégré réalisé selon ce procédé
FR2813144A1 (fr) Procede pour empecher la courbure de couches de semiconducteur et dispositif a semiconducteur forme par ce procede
EP0673062B1 (fr) Procédé d'isolement de zones actives d'un substrat semi-conducteur par tranchées peu profondes quasi-planes
EP0005721A1 (fr) Procédé de fabrication d'un transistor bipolaire comportant un contact de base en silicium polycristallin et un contact d'émetteur en silicium polycristallin ou en métal
FR2477773A1 (fr) Procede de fabrication de circuits a semiconducteur
FR2672731A1 (fr) Procede d'oxydation localisee enterree d'un substrat de silicium et circuit integre correspondant.
EP0000316A1 (fr) Procédé de fabrication de dispositifs semi-conducteurs comportant des régions d'oxyde de silicium encastrées
US6027994A (en) Method to fabricate a dual metal-damascene structure in a substrate
EP1111669A1 (fr) Procédé de réalisation d'interconnexions métalliques isolées dans des circuits intégrés
US6232663B1 (en) Semiconductor device having interlayer insulator and method for fabricating thereof
EP0673061B1 (fr) Procédé d'isolement de zones actives d'un substrat semi-conducteur par tranchées peu profondes, notamment étroites
US6143673A (en) Method for forming gap filling silicon oxide intermetal dielectric (IMD) layer formed employing ozone-tEOS
JP3403058B2 (ja) 配線形成方法
FR2620861A1 (fr) Procede de realisation d'isolement lateral a structure plane
EP2922088A1 (fr) Procédé de gravure d'un matériau diélectrique poreux
EP4000090B1 (fr) Procédé de collage hydrophile de substrats
EP0933812B1 (fr) Electroplacage d'éléments conducteurs dans un circuit intégré
EP0951067A1 (fr) Circuit intégré avec couche d'arrêt et procédé de fabrication associé
FR2811473A1 (fr) Procede de realisation de regions isolantes profondes et peu profondes d'un circuit integre, et circuit integre correspondant

Legal Events

Date Code Title Description
TP Transmission of property
ST Notification of lapse