FR2601832A1 - Circuit de retablissement du fonctionnement stable d'un circuit logique, notamment d'un microprocesseur - Google Patents
Circuit de retablissement du fonctionnement stable d'un circuit logique, notamment d'un microprocesseur Download PDFInfo
- Publication number
- FR2601832A1 FR2601832A1 FR8710127A FR8710127A FR2601832A1 FR 2601832 A1 FR2601832 A1 FR 2601832A1 FR 8710127 A FR8710127 A FR 8710127A FR 8710127 A FR8710127 A FR 8710127A FR 2601832 A1 FR2601832 A1 FR 2601832A1
- Authority
- FR
- France
- Prior art keywords
- recovery
- circuit
- logic circuit
- signal
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16504—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
- G01R19/16519—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using FET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
L'INVENTION CONCERNE UN CIRCUIT DE RETABLISSEMENT DE FONCTIONNEMENT STABLE D'UN CIRCUIT LOGIQUE 1. LE PROBLEME A RESOUDRE CONSISTE A GARANTIR UN FONCTIONNEMENT STABLE AVEC UN CIRCUIT SIMPLE ET ECONOMIQUE. LE CIRCUIT EST CARACTERISE EN CE QU'IL COMPORTE UN TRANSISTOR MOS 12 AYANT UNE PORTE RELIEE A L'ALIMENTATION, UNE SOURCE RECEVANT UN SIGNAL D'ENTREE A RETABLISSEMENT RI ET UN DRAIN, UNE BASCULE 15 ACTIONNEE QUAND LE DRAIN EST HAUT ET RAPPELEE QUAND LE SIGNAL RI EST BAS ET DES MOYENS PRODUISANT UN SIGNAL DE SORTIE RO APPLIQUE AU CIRCUIT LOGIQUE 1 QUAND LA BASCULE 15 EST ACTIONNEE. L'INVENTION EST APPLICABLE NOTAMMENT AUX MICROPROCESSEURS, EN PARTICULIER POUR LES COMMANDES D'AUTOMOBILES ET DE MACHINES-OUTILS.
Description
"Circuit de rétablissement du fonctionnement stable d'un circuit logiqcue,
notamment d'un microprocesseur".
-5 La présente invention a pour objet un circuit
de rétablissement pour détecter une chute de tension dans l'alimentation en énergie d'un circuit électronique tel qu'un micro-processeur et pour éviter le fonctionnement instable du circuit logique ou d'un système dans lequel 10 le circuit électronique est utilisé.
D'une façon générale, dans un système dans lequel un circuit logique tel qu'un micro-processeur est utilisé, un fonctionnement défectueux peut se produire quand la tension de l'alimentation électrique s'abaisse..15 Un tel fonctionnement défectueux pose des problèmes en particulier si le circuit logique est utilisé dans un domaine tel qu'un régulateur d'automobile et un régulateur de machine-outil o une fiabilité élevée est exigée. Pour éviter ce fonctionnement défectueux, un 20 circuit de rétablissement est prévu pour détecter la chute de tension et pour ramener le circuit logique du
côté de la sécurité.
Un circuit de rétablissement classique de ce type comporte un circuit pour détecter une chute de tension dans l'alimentation électrique et il rétablit le -25 circuit logique à la suite du fonctionnement du circuit de détection de chute de tension. Le circuit de détection de tension peut être constitué d'un circuit IC spécifique (circuit intégré), ou de la combinaison d'une diode de -30 référence, d'un amplificateur opérationnel ou d'autres
composants de circuits discrets.
Cependant, le circuit de rétablissement cidessus est de configuration compliquée; il est onéreux et volumineux. De plus, la tension de détection est fixe.
Par exemple, si le circuit est fabriqué pour fonctionner -35 avec une alimentation électrique de 5 V, il ne peut pas être utilisé pour fonctionner avec une alimentation électrique sous une autre tension, par exemple avec une valeur telle que 4 V. En outre, quand la tension de l'alimentation 5 électrique s'abaisse de façon répétée et est rétablie plusieurs lois pendant une courte période, par exemple en raison des oscillations qui se produisent quand l'alimentation électrique est branchée ou quand l'interrupteur d'alimentation électrique est fermé, le. 10 circuit logique commandé par le circuit de rétablissement
est rétabli et mis en fonctionnement de façon répétitive.
Il en résulte que le fonctionnement du système dans lequel le circuit logique est utilisé est instable. Pour éviter la répétition du rétablissement, un condensateur -15 de capacité élevée, par exemple de plusieurs microfarads, peut être branché dans le circuit d'alimentation électrique. Mais un tel condensateur de capacité élevée ne peut pas être incorporé dans un circuit intégré et il
augmente l'encombrement et le prix.
L'invention a pour but de créer un circuit de 20 rétablissement pouvant être fabriqué à prix réduit, ne prenant qu'une place réduite, permettant le réglage de la tension de détection et garantissant un fonctionnement
stable du circuit logique.
A cet effet, l'invention concerne un circuit de -25 rétablissement du fonctionnement stable d'un circuit logique, caractérisé en ce qu'il comporte un transistor MOS ayant une porte reliée à une alimentation en énergie, une source recevant un signal d'entrée de rétablissement et un drain dont le potentiel est élevé quand le signal d'entrée de rétablissement est élevé et quand la tension d'alimentation électrique s'abaisse au-dessous d'un seuil prédéterminé, une bascule branchée pour être actionnée quand le drain du transistor MOS est haut et rappelée quand le signal d'entrée de rétablissement est bas et des -35 moyens produisant un signal de sortie de rétablissement quand la bascule est à l'état actionné, ce signal de sortie de rétablissement étant appliqué au circuit logique. Le transistor MOS détecte la chute de tension 5 d'alimentation en utilisant le niveau de tension du
signal d'entrée de rétablissement en tant que référence.
En faisant varier le niveau de tension du signal d'entrée de rétablissement, on peut modifier la valeur de détection (seuil) vis-à-vis de la chute de tension.10 d'alimentation électrique. La bascule retient le signal de rétablissement envoyé au circuit logique et elle stabilise le fonctionnement du circuit logique. Le transistor MOS et la bascule peuvent être réalisés avec une structure simple, et de faibles dimensions, de sorte -15 qu'ils peuvent être incorporés au circuit logique pour lequel ils sont prévus et constituer une partie
intégrante de ce circuit.
L'invention est décrite plus en détail ci-après en se référant à un exemple de réalisation représenté sur les dessins annexés, dans lesquels: 20 - la figure 1 est un schéma du circuit d'un exemple de réalisation de l'invention; - la figure 2 est un graphique de formes d'ondes montrant le fonctionnement du circuit de la
figure 1.
-25 Le schéma de la figure 1 représente un circuit de rétablissement suivant un exemple de réalisation de l'invention. Ce circuit de rétablissement commande le branchement et le rétablissement du fonctionnement stable..30 du circuit logique 1, par exemple un microprocesseur. Le circuit de rétablissement comporte une borne 10 d'alimentation en énergie électrique destinée à être reliée à une alimentation électrique VDD dont la chute de tension doit être surveillée, une borne d'entrée il -35 devant recevoir une entrée de rétablissement RI, un transistor MOS(semi-conducteur métal-oxyde) à canal p (PMOS) 12, une résistance 13, un transistor MOS à canal n (NMOS)14, une bascule actionnée et rappelée (RS) 15, un inverseur 16, un transistor NMOS 17 et une porte OU à deux entrées 18 pour produire un signal de rétablissement RO. Le transistor PMOS 12 détecte une chute de la tension d'alimentation VDD (qui est normalement de 5 V) en utilisant comme référence le niveau de tension de.10 l'entrée de rétablissement RI diminué de la tension de seuil VT du transistor PMOS 12. La porte du transistor PMOS 12 est reliée à la borne 10 d'alimentation en énergie électrique, la source du transistor PMOS 12 est reliée à la borne d'entrée 11 et le drain du transistor PMOS 12 est relié à la terre, par l'intermédiaire d'une
-15 résistance 13, ainsi qu'à la porte du transistor NMOS 14.
Le drain du transistor NMOS 14 est relié à une borne d'entrée de commande S de la bascule RS 15 et la source
du transistor NMOS 14 est reliée à la terre.
La bascule RS 15 retient le signal de détection 20 du transistor PMOS 12 et comporte, outre la borne d'entrée de commande S, une borne d'entrée de rappel R et une borne de sortie Q. La bascule RS 15 comporte des transistors PMOS 15-1 et 15-3 ainsi que des transistors NMOS 15-2 et 15-4. Le transistor PMOS 15-1 et le -25 transistor NMOS 15-2 sont branchés en série entre la borne d'entrée 11 et la terre. Le transistor PMOS 15-3 et le transistor NMOS 15-4 sont branchés en série entre la borne d'entrée 11 et la terre. Les portes du transistor PMOS 15-1 et du transistor NMOS 122 sont reliées à la -30 borne de sortie Q et à la borne d'entrée de rétablissement. Les portes du transistor PMOS 15-3 et du transistor NMOS 15-4 sont reliées à la borne d'entrée de commande S. La borne d'entrée 11 est reliée à l'entrée de _35 l'inverseur 16, dont la sortie est reliée à une entrée de la porte OU 18 et à la porte du transistor NMOS 17. Le drain du transistor NMOS 17 est relié à la borne d'entrée de rappel R et à la borne de sortie Q de la bascule RS 15. La source du transistor NMOS 17 est reliée à la 5 terre. La sortie Q de la bascule RS 15 est reliée à une autre entrée de la porte OU 18, dont la sortie est reliée
au circuit logique 1.
La figure 2 montre le fonctionnement du circuit logique de la figure 1. On suppose que la tension 10 d'alimentation électrique VDD s'abaisse de façon répétée et est rétablie plusieurs fois dans la période allant de
t2 à t3.
La période précédant l'instant tl est une période de rétablissement du circuit logique 1, pendant laquelle un signal d'entrée de rétablissement RI de niveau bas(= oV) est appliqué de l'extérieur à la borne d'entrée 11. Le signal d'entrée de rétablissement RI est inversé par l'inverseur 16 et est appliqué à la porte OU 18 qui, en conséquence, envoie un signal de sortie de rétablissement RO de niveau élevé (5 V). Le signal de sortie de rétablissement RO est appliqué au circuit logique 1 pour rétablir dans l'état précédent les
composants du circuit logique 1.
A l'instant tl, le signal d'entrée de rétablissement RI se termine et passe à un niveau haut.
-25 Puis, la sortie de l'inverseur 16 devient basse et la sortie (signal de sortie de réablissement) RO de la porte OU 18 devient basse. Le circuit logique 1 commence son
fonctionnement normal.
Pendant le fonctionnement du circuit logique 1,.30 O si la tension d'alimentation électrique s'abaisse, à l'instant t2, au-dessous d'une valeur de référence V réf (= 4,4 V) qui est égale à la tension nominale VDD d'alimentation en énergie électrique de 5 V diminuée de la tension de seuil VT (= 0,6 V) du transistor PMOS 12, -35 ce transistor PMOS 12 devient passant et une différence
de potentiel est créée sur la résistance 13. En raison de cette différence de potentiel, le transistor NMOS 14 est commandé dans l'état passant. Le potentiel de la borne d'entrée de commande S de la bascule RS 15 est abaissé au 5 potentiel de la terre et la bascule RS 15 est actionnée.
Le signal de sortie Q de cette bascule RS-FF 15 devient haut. Le signal de sortie RO de la porte OU 18 devient haut et rétablit le circuit logique 1 dans son état précédent. Cet état est maintenu par la bascule RS 15. 10 C'est à dire que même si la tension d'alimentation électrique VDD est relevée à 5 V, le signal de sortie de rétablissement RO est maintenu haut et le circuit logique 1 est maintenu dans son état de rétablissement. o En conséquence, même si la tension d'alimentation électrique VDD s'abaisse de façon répétée et est relevée plusieurs fois, le circuit logique 1 est maintenu dans son état de rétablissement. On peut donc éviter le fonctionnement instable qui a lieu avec le
système classique.
Pour remettre en route le fonctionnement 20 normal, le signal d'entrée de rétablissement RI est rendu bas, par exemple à l'instant t3. Puis, le signal de sortie de l'inverseur 16 est rendu haut et le transistor NMOS 17 est commandé dans l'état passant. L'entrée de rappel R de la bascule RS 15 devient basse et cette
-25 bascule RS 15 est donc rappelée.
Ensuite, à l'instant t4, le signal d'entrée de rétablissement RI est rendu haut à nouveau et le signal de sortie de l'inverseur 16 devient bas. Le transistor NMOS 17 est commandé dans l'état bloquant et le signal de.sortie RO de la porte OU 18 devient bas. Le
rétablissement du circuit logique 1 est achevé et le fonctionnement normal de ce circuit logique 1 reprend.
Quand la bascule RS 15 est constituée de composants types, elle peut fonctionner si son alimentation -35 électrique à partir de la borne d'entrée de rétablissement 11 a lieu sous une tension qui n'est pas inférieure à 3 V. En conséquence, le fonctionnement correct du circuit de rétablissement est garanti même si le signal 5 d'entrée de rétablissement RI et l'alimentation
électrique présentent un niveau de tension inférieur. En d'autres termes, on peut utiliser le même circuit de rétablissement, sans modifications, pour fonctionner avec un circuit logique dont la tension d'alimentation 10 électrique n'est pas inférieure à 3 V environ.
Le signal d'entrée de rétablissement RI peut être rendu bas quand on constate que le circuit logique 1 ne produit pas de signal pendant une période prédéterminée, un tel signal indiquant qu'il est en 15 fonctionnement. Dans ce but, on peut prévoir un circuit 2 pour surveiller le fonctionnement du circuit logique 1 et commander la production du signal d'entrée de
rétablissement RI.
En variante, on peut utiliser un circuit pour 20 produire le signal d'entrée de rétablissement RI à
intervalles réguliers.
Comme cela a été décrit dans l'exemple de réalisation ci-dessus, quand la tension d'alimentation électrique VDD s'abaisse au-dessous de la tension de référence Vref(= 4,4 V) à partir de la tension nominale 25 (= 5 V), la chute de tension est détectée par le
transistor PMOS 12, la bascule RS 15 est actionnée et le signal de sortie de rétablissement RO est maintenu haut.
Le fonctionnement instable du circuit logique peut être 30 évité même si la tension d'alimentation électrique s'abaisse de façon répétée. Le transistor de détection MOS, la bascule et les composants restants du circuit peuvent être formés dans un circuit intégré. Il n'est pas nécessaire de prévoir dans le circuit des composants discrets tels qu'un condensateur de capacité élevée. Le 35 circuit est simple et peut être fabriqué moyennant des
260 1832
dépenses réduites. La place prise par le circuit peut être réduite. Le circuit de rétablissement peut donc être réalisé en tant que partie intégrante du circuit logique
1, ou incorporé dans ce circuit.
En outre, le circuit de rétablissement peut être utilisé en l'alimentant sous une tension d'alimentation électrique différente de 5 V. Par exemple, si la tension d'alimentation électrique est de 4 V, le niveau de la tension d'entrée de rétablissement peut.10 aussi être de 4 V. Il en résulte que la valeur de détection de chute de tension est alors de 3,4 V si la tension de seuil VT du transistor PMOS 12 est de 0,6 V. Le circuit de rétablissement conforme à l'invention peut donc être utilisé dans des domaines tels que les commandes d'automobiles, les commandes de -15 machines-outils, les commandes de robots ou les cartes à circuit logique intégré o il faut une fiabilité élevée
et une grande sécurité.
Diverses modifications peuvent être effectuées. Par exemple, le transistor PMOS 12 peut être remplacé par 20 un transistor NMOS, la bascule RS 15 peut être remplacée par une bascule d'un autre type ou par un autre circuit capable de maintenir un état "de rétablissement". Les transistors et les portes aux entrées et à la sortie de la bascule peuvent être modifiés en accord avec la
-25 modification de la bascule.
-35
_2601832
Claims (6)
1) Circuit de rétablissement du fonctionnement stable d'un circuit logique (1), notamment d'un micro5 processeur, caractérisé en ce qu'il comporte un transistor MOS (12) ayant une porte reliée à une alimentation en énergie (10), une source recevant un signal d'entrée de rétablissement (RI) et un drain dont le potentiel est élevé quand le signal d'entrée de 10 rétablissement est élevé et quand la tension d'alimentation électrique (VDD) s'abaisse au-dessous d'un seuil prédéterminé, une bascule (15) branchée pour être actionnée quand le drain du transistor MOS (12) est haut et rappelée quand le signal d'entrée de rétablissement 15 (RI) est bas, et des moyens (16, 17, 18) produisant un signal de sortie de rétablissement (RO) quand la bascule (15) est à l'état actionné, ce signal de sortie de
rétablissement étant appliqué au circuit logique (1).
2) Circuit de rétablissement selon la 20 revendication 1, caractérisé en ce que le drain du 20 transistor MOS (12) est relié à la terre par
l'intermédiaire d'une résistance (13).
3) Circuit de rétablissement selon la revendication 2, comportant en outre un transistor MOS 25 supplémentaire (14) branché pour être passant quand le drain du transistor MOS (12) mentionné en premier lieu est haut, caractérisé en ce que la bascule (15) est actionnée quand ledit transistor MOS supplémentaire (14)
est passant.
4) Circuit de rétablissement selon la revendication 1, caractérisé en ce qu'il comporte en outre un inverseur (16) recevant le signal d'entrée de rétablissement et des moyens pour appliquer le signal de sortie de l'inverseur, en tant que signal de sortie de rétablissement, au circuit logique (1). 35 ) Circuit de rétablissement selon la revendication 4, comportant en outre un transistor MOS supplémentaire (17) branché pour être passant quand le signal de sortie de l'inverseur (16j est haut, 5 caractérisé en ce que la bascule (15) est rappelée quand
ledit transistor MOS supplémentaire (17) est passant.
6) Circuit de rétablissement selon la revendication 1, caractérisé en ce qu'il comporte en outre des moyens (2) pour rendre le signal d'entrée de 10 rétablissement (RI) bas quand il est constaté que le circuit logique (1) ne produit pas de signal pendant une période prédéterminée, ce signal indiquant que le circuit
logique fonctionne normalement.
7) Circuit de rétablissement selon la 15 revendication 1, caractérisé en ce qu'il comporte en outre des moyens pour rendre le signal d'entrée de rétablissement (RI) bas à des intervalles de temps prédéterminés.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61171374A JPH0693616B2 (ja) | 1986-07-21 | 1986-07-21 | リセツト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2601832A1 true FR2601832A1 (fr) | 1988-01-22 |
| FR2601832B1 FR2601832B1 (fr) | 1991-03-08 |
Family
ID=15921997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR878710127A Expired - Fee Related FR2601832B1 (fr) | 1986-07-21 | 1987-07-17 | Circuit de retablissement du fonctionnement stable d'un circuit logique, notamment d'un microprocesseur |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4788454A (fr) |
| JP (1) | JPH0693616B2 (fr) |
| DE (1) | DE3722797C2 (fr) |
| FR (1) | FR2601832B1 (fr) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0471542A2 (fr) * | 1990-08-17 | 1992-02-19 | STMicroelectronics, Inc. | Circuit amélioré de remise à zéro à la mise sous tension pour commander l'entrée en mode de test |
| EP0685847A1 (fr) * | 1994-05-31 | 1995-12-06 | STMicroelectronics S.r.l. | Circuit d'initialisation à basse dissipation, en particulier pour registres de mémoire |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1215463B (it) * | 1987-05-07 | 1990-02-14 | Sgs Microelettronica Spa | Generatore di impulsi di riposizionamento in coincidenza colla salita dell'alimentazione, per circuiti integrati di tipo cmos. |
| JPS6427094A (en) * | 1987-07-23 | 1989-01-30 | Mitsubishi Electric Corp | Mos-type semiconductor memory |
| JPH0797721B2 (ja) * | 1987-10-08 | 1995-10-18 | 原田工業株式会社 | 自動車用アンテナ制御装置 |
| JPH063679B2 (ja) * | 1987-10-30 | 1994-01-12 | 株式会社東芝 | 半導体装置の制御回路 |
| JP2724893B2 (ja) * | 1989-12-28 | 1998-03-09 | 三菱電機株式会社 | 半導体集積回路装置 |
| US5163168A (en) * | 1990-03-30 | 1992-11-10 | Matsushita Electric Industrial Co., Ltd. | Pulse signal generator and redundancy selection signal generator |
| US5121358A (en) * | 1990-09-26 | 1992-06-09 | Sgs-Thomson Microelectronics, Inc. | Semiconductor memory with power-on reset controlled latched row line repeaters |
| US5349586A (en) * | 1990-10-17 | 1994-09-20 | Nec Corporation | Stand by control circuit |
| US5144159A (en) * | 1990-11-26 | 1992-09-01 | Delco Electronics Corporation | Power-on-reset (POR) circuit having power supply rise time independence |
| US5111067A (en) * | 1991-04-29 | 1992-05-05 | Intel Corporation | Power up reset circuit |
| US5369311A (en) * | 1992-03-06 | 1994-11-29 | Intel Corporation | Clock generator control circuit |
| JP2797844B2 (ja) * | 1992-06-17 | 1998-09-17 | 三菱電機株式会社 | 半導体集積回路 |
| US5416363A (en) * | 1993-04-22 | 1995-05-16 | Micron Semiconductor, Inc. | Logic circuit initialization |
| US5463336A (en) * | 1994-01-27 | 1995-10-31 | Rockwell International Corporation | Supply sensing power-on reset circuit |
| US5543741A (en) * | 1994-12-30 | 1996-08-06 | Mitel Corporation | Reset circuit for generating reset pulse over an interval of reduced voltage supply |
| US5801561A (en) * | 1995-05-01 | 1998-09-01 | Intel Corporation | Power-on initializing circuit |
| JP3087653B2 (ja) * | 1996-05-24 | 2000-09-11 | 日本電気株式会社 | 半導体記憶装置 |
| US5940345A (en) * | 1997-12-12 | 1999-08-17 | Cypress Semiconductor Corp. | Combinational logic feedback circuit to ensure correct power-on-reset of a four-bit synchronous shift register |
| DE10019479B4 (de) * | 2000-04-19 | 2005-02-17 | Infineon Technologies Ag | Schaltungsanordnung zum Initialisieren einer integrierten Schaltung beim Einschalten der Versorgungsspannung |
| US6819539B1 (en) | 2001-08-20 | 2004-11-16 | Cypress Semiconductor Corp. | Method for circuit recovery from overstress conditions |
| US7142400B1 (en) | 2002-03-27 | 2006-11-28 | Cypress Semiconductor Corp. | Method and apparatus for recovery from power supply transient stress conditions |
| US7378886B2 (en) * | 2004-10-14 | 2008-05-27 | Fairchild Semiconductor | Voltage detection circuit with hysteresis for low power, portable products |
| US7518419B1 (en) | 2006-12-15 | 2009-04-14 | National Semiconductor Corporation | Wideband power-on reset circuit |
| US7388414B1 (en) * | 2007-03-30 | 2008-06-17 | National Semiconductor Corporation | Wideband power-on reset circuit with glitch-free output |
| KR20140122567A (ko) * | 2013-04-10 | 2014-10-20 | 에스케이하이닉스 주식회사 | 파워 온 리셋 회로를 포함하는 반도체 장치 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2534751A1 (fr) * | 1982-10-13 | 1984-04-20 | Gen Electric | Circuit de restauration a la mise sous tension pour un systeme de commande electrique |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DD114326A1 (fr) * | 1974-06-27 | 1975-07-20 | ||
| JPS5931083B2 (ja) * | 1975-09-19 | 1984-07-31 | セイコーエプソン株式会社 | 半導体集積回路 |
| US4366560A (en) * | 1980-09-22 | 1982-12-28 | Motorola, Inc. | Power down detector |
-
1986
- 1986-07-21 JP JP61171374A patent/JPH0693616B2/ja not_active Expired - Lifetime
-
1987
- 1987-07-10 DE DE3722797A patent/DE3722797C2/de not_active Expired
- 1987-07-16 US US07/074,251 patent/US4788454A/en not_active Expired - Lifetime
- 1987-07-17 FR FR878710127A patent/FR2601832B1/fr not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2534751A1 (fr) * | 1982-10-13 | 1984-04-20 | Gen Electric | Circuit de restauration a la mise sous tension pour un systeme de commande electrique |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0471542A2 (fr) * | 1990-08-17 | 1992-02-19 | STMicroelectronics, Inc. | Circuit amélioré de remise à zéro à la mise sous tension pour commander l'entrée en mode de test |
| EP0471542A3 (en) * | 1990-08-17 | 1993-02-24 | Sgs-Thomson Microelectronics, Inc. | An improved power-on reset circuit for controlling test mode entry |
| EP0685847A1 (fr) * | 1994-05-31 | 1995-12-06 | STMicroelectronics S.r.l. | Circuit d'initialisation à basse dissipation, en particulier pour registres de mémoire |
| US5638330A (en) * | 1994-05-31 | 1997-06-10 | Sgs-Thomson Microelectronics, S.R.L. | Low dissipation initialization circuit, particularly for memory registers |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3722797C2 (de) | 1988-12-29 |
| JPS6327117A (ja) | 1988-02-04 |
| US4788454A (en) | 1988-11-29 |
| DE3722797A1 (de) | 1988-02-04 |
| FR2601832B1 (fr) | 1991-03-08 |
| JPH0693616B2 (ja) | 1994-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2601832A1 (fr) | Circuit de retablissement du fonctionnement stable d'un circuit logique, notamment d'un microprocesseur | |
| EP0603285B1 (fr) | Circuit de regulation de tension de programmation, pour memoires programmables | |
| EP0604270B1 (fr) | Circuit de démarrage et de sécurité contre les coupures d'alimentation pour circuit intégré | |
| EP0289370B1 (fr) | Dispositif de détection du niveau haut d'une tension en technologie MOS | |
| WO2001009813A1 (fr) | Lecteur de carte a puce comprenant un systeme d'economie d'energie | |
| FR2733100A1 (fr) | Dispositif semi-conducteur de puissance a porte mos integre a haute tension negative de niveau et fonctionnement a securite intrinseque | |
| FR2651881A1 (fr) | Circuit de detection de seuil de temperature. | |
| US6566928B1 (en) | Latch circuit | |
| FR2493636A1 (fr) | Circuit comparateur mos | |
| US7482847B2 (en) | Power-on reset circuit | |
| FR2719135A1 (fr) | Circuit de limitation de tension avec comparateur à hystérésis. | |
| EP1672795B1 (fr) | Dispositif de réinitialisation d'un circuit intégré à partir d'une détection d'une chute d'une tension d'alimentation, et circuit électronique correspondant | |
| FR3102581A1 (fr) | Régulateur de tension | |
| FR2653250A1 (fr) | Micro-ordinateur et carte a circuits integres sans contacts l'utilisant. | |
| FR3026190A1 (fr) | ||
| EP0388569B1 (fr) | Circuit de détection de chute de tension d'alimentation et de réarmement d'un circuit d'initialisation | |
| FR2757712A1 (fr) | Dispositif de controle de mise sous tension ou hors tension d'un circuit integre | |
| US5103115A (en) | Power-on reset circuit | |
| EP0618657B1 (fr) | Circuit de déclenchement automatique | |
| US7323753B2 (en) | MOS transistor circuit and voltage-boosting booster circuit | |
| WO1998006056A1 (fr) | Circuit integre a fonctionnement sans contact, comportant une pompe de charges | |
| EP0506531B1 (fr) | Circuit de détection d'un seuil haut d'une tension d'alimentation | |
| EP1249707A1 (fr) | Dispositif de détection d'alimentation | |
| EP1942577B1 (fr) | Circuit integre avec mode de veille minimisant la consommation de courant | |
| FR2775137A1 (fr) | Dispositif de commutation de charges inductives |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |