FR2596921A1 - METHOD OF FORMING A CONDUCTIVE DESIGN ON THE SURFACE OF A SEMICONDUCTOR AS IN PARTICULAR SILICON, GERMANIUM AND GALLIUM ARSENIUM - Google Patents

METHOD OF FORMING A CONDUCTIVE DESIGN ON THE SURFACE OF A SEMICONDUCTOR AS IN PARTICULAR SILICON, GERMANIUM AND GALLIUM ARSENIUM Download PDF

Info

Publication number
FR2596921A1
FR2596921A1 FR8618365A FR8618365A FR2596921A1 FR 2596921 A1 FR2596921 A1 FR 2596921A1 FR 8618365 A FR8618365 A FR 8618365A FR 8618365 A FR8618365 A FR 8618365A FR 2596921 A1 FR2596921 A1 FR 2596921A1
Authority
FR
France
Prior art keywords
metal
plating
laser
silicon
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR8618365A
Other languages
French (fr)
Inventor
Subhadra Gupta
Patricia Adzija Palaschak
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CBS Corp
Original Assignee
Westinghouse Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Westinghouse Electric Corp filed Critical Westinghouse Electric Corp
Publication of FR2596921A1 publication Critical patent/FR2596921A1/en
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • C25D5/024Electroplating of selected surface areas using locally applied electromagnetic radiation, e.g. lasers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • C25D7/123Semiconductors first coated with a seed layer or a conductive layer
    • C25D7/126Semiconductors first coated with a seed layer or a conductive layer for solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electrochemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Organic Chemistry (AREA)
  • Sustainable Development (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Sustainable Energy (AREA)
  • Optics & Photonics (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Photovoltaic Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

A) PROCEDE DE FORMATION D'UN DESSIN CONDUCTEUR SUR LA SURFACE D'UN SEMI-CONDUCTEUR. B) PROCEDE CARACTERISE EN CE QU'IL CONSISTE A EXPOSER DES PARTIES DE LA SURFACE A LA LUMIERE D'UN LASER DE DENSITE DE PUISSANCE PREDETERMINEE, ET A IMMERGER CETTE SURFACE DANS UNE SOLUTION DE PLACAGE D'UN METAL 4 DE PLACAGE, CE QUI PERMET AINSI DE PLAQUER UN METAL DE PLACAGE SUR LES PARTIES DE LA SURFACE DU SEMI-CONDUCTEUR QUI ONT ETE EXPOSEES A LA LUMIERE LASER. C) L'INVENTION CONCERNE UN PROCEDE DE FORMATION D'UN DESSIN CONDUCTEUR SUR LA SURFACE D'UN SEMI-CONDUCTEUR.A) PROCESS FOR FORMING A CONDUCTIVE DRAWING ON THE SURFACE OF A SEMICONDUCTOR. B) PROCESS CHARACTERIZED IN THAT IT CONSISTS OF EXPOSING PARTS OF THE SURFACE TO THE LIGHT OF A LASER OF PREDETERMINED POWER DENSITY, AND IN IMMERSING THIS SURFACE IN A PLATING SOLUTION OF A METAL 4 PLATE, WHICH SO ALLOWS TO PLATE A PLATING METAL ON PARTS OF THE SEMICONDUCTOR SURFACE THAT HAVE BEEN EXPOSED TO LASER LIGHT. C) THE INVENTION RELATES TO A PROCESS FOR FORMING A CONDUCTIVE DESIGN ON THE SURFACE OF A SEMICONDUCTOR.

Description

Procédé de formation d'un dessin conducteur sur la surface d'un semi-A method of forming a conductive pattern on the surface of a semi-

conducteur tel que notamment du silicium,  conductor such as in particular silicon,

germanium et l'arsénium de gallium."  germanium and gallium arsenium. "

L'invention concerne un procédé de formation d'un dessin conducteur sur une surface semiconductrice. Les cellules solaires sont actuellement fabriquées suivant un procédé mettant en oeuvre la photolithographie. Dans ce procédé, des revêtements tout 10 d'abord de titane, puis de palladium et enfin d'argent, sont appliqués par un procédé d'évaporation sur la surface d'une pastille de silicium dopée. La pastille est ensuite recouverte d'une photo-résistance, puis un msque de verre est placé sur la photo-résistance et cette 15 photo-résistance est exposée à de la lumière ultraviolette. Les parties de la photo-résistance qui ont été soit exposées, soit non exposées à la lumière, sont ensuite retirées, généralement par dissolution dans un solvant, et les couches métalliques exposées sont attaquées 20 à l'acide. La photo-résistance restante est décapée et le dessin en couche mince est ensuite plaqué à l'argent  The invention relates to a method of forming a conductive pattern on a semiconductor surface. The solar cells are currently manufactured using a process using photolithography. In this process, coatings first of titanium, then of palladium and finally of silver are applied by an evaporation process on the surface of a doped silicon pellet. The pellet is then coated with a photoresist, then a sliver of glass is placed on the photoresistor and this photoresistor is exposed to ultraviolet light. Those portions of the photoresist that have been either exposed or unexposed to light are then removed, usually by dissolution in a solvent, and the exposed metal layers etched with acid. The remaining photoresistor is stripped and the thin layer is then silver plated

pour lui donner l'épaisseur requise.  to give it the required thickness.

Bien qu'il permette d'obtenir des dessins de circuits conducteurs satisfaisants sur ie silicium, ce procédé est cher et prend beaucoup de temps, car il met en oeuvre de nombreuses étapes. Le coût des cellules solaires serait réduit de beaucoup et l'on f  Although it makes it possible to obtain satisfactory conductive circuit patterns on silicon, this method is expensive and time consuming because it involves many steps. The cost of solar cells would be reduced by a lot and we would

augmenterait leur utilisé en trouvant un procédé permettant de former des dessins conducteurs sur du silicium dopé sans avoir à mettre en oeuvre toutes les étapes nécessitées par le procédé de photolithographie.  would increase their use by finding a method for forming conductive patterns on doped silicon without having to implement all the steps required by the photolithography process.

Pour atteindre ce but, l'invention concerne un procédé de formation d'un dessin conducteur sur la surface d'un semi-conducteur, procédé caractérisé en ce qu'il consiste à exposer des parties de la surface à la lumière d'un laser de densité de puissance prédé10 terminée, et à immerger cette surface dans une solution de placage d'un métal de placage, ce qui permet ainsi de plaquer un métal de placage sur les parties de la surface du semi-conducteur qui ont été exposées à la  To achieve this object, the invention relates to a method of forming a conductive pattern on the surface of a semiconductor, characterized in that it consists in exposing portions of the surface in the light of a laser of the predefined power density, and immersing this surface in a plating metal plating solution, thereby enabling a plating metal to be plated on those portions of the semiconductor surface which have been exposed to the

lumière laser.laser light.

Il a ainsi été découvert un processus de formation de dessins conducteurs sur du silicium dopé pour la fabrication de cellules solaires, qui ne nécessite pas de mettre en oeuvre la photolithographie, ni même de déposer nécessairement des couches de titane 20 et de palladium sur le silicium. C'est-à-dire qu'il a été découvert, tout à fait par accident, qu'une lumière laser de densité de puissance particulière et de longueur d'onde particulière pouvait activer une surface de silicium de telle manière qu'un dessin conducteur  It has thus been discovered a process for forming conductive patterns on doped silicon for the production of solar cells, which does not require photolithography to be used, or even to necessarily deposit layers of titanium and palladium on the silicon. . That is, it was discovered, quite by accident, that a particular power density and wavelength laser light could activate a silicon surface in such a way that a pattern driver

d'argent pouvait être appliqué directement sur la surface de silicium. Précédemment, l'application directe d'argent sur la surface de silicium n'était pas possible du fait que l'argent n'adhère pas bien au silicium.  silver could be applied directly to the silicon surface. Previously, the direct application of silver on the silicon surface was not possible because silver does not adhere well to silicon.

Cependant, l'exposition de la surface de silicium à la 30 lumière laser de densité de puissance particulière et de longueur d'onde particulière, active d'une certaine façon la surface exposée, de sorte que l'argent adhère  However, the exposure of the silicon surface to the laser light of particular power density and wavelength, in some way activates the exposed surface, so that the silver adheres

à celle-ci. Il est donc possible de supprimer l'application d'une photorésistance sur la surface, ainsi que 35 le dépôt des couches de titane et de palladium.  to this one. It is therefore possible to suppress the application of photoresist on the surface, as well as the deposition of the titanium and palladium layers.

Ceoendant, il a également été constaté que des lumières laser de densités de puissance différentes activaient de la même façon les couches de titane et de palladium, de sorte que l'argent n'adhérait seulement qu'aux parties de titane ou de palladium qui avaient été exposées à la lumière laser. Ainsi, il est également possible de former un circuit conducteur sur une couche de titane ayant été appliquée sur le silicium, ou d'appliquer une couche conductrice sur une couche de 10 palladium placée sur le dessus d'une couche de titane  However, it was also found that laser lights of different power densities activated the titanium and palladium layers in the same way, so that the silver only adhered to the titanium or palladium parts that had been exposed to laser light. Thus, it is also possible to form a conductive circuit on a titanium layer having been applied to the silicon, or to apply a conductive layer on a layer of palladium placed on the top of a titanium layer.

formée sur la plaquette de silicium.  formed on the silicon wafer.

En supprimant l'étape de photolithographie ainsi que l'application des couches de titane et de palladium, il est possible de former une cellule solaire par un procédé beaucoup plus rapide et beauicoup  By eliminating the photolithography step as well as the application of the titanium and palladium layers, it is possible to form a solar cell by a much faster and beautiful method.

moins cher que le procédé photolithographique antérieur.  cheaper than the previous photolithographic process.

Même en utilisant les couches de titane et de palladiun, le procédé selon l'invention reste toujours moins cher  Even using the titanium and palladium layers, the process according to the invention is always less expensive

et moins long que le procédé photolithographique, car 20 les étapes d'application et d'extraction de la photorésistance sont supprimes.  and shorter than the photolithographic process, since the photoresist application and extraction steps are eliminated.

L'invention sera décrite en détiis en se référant aux dessins joints dans lesquels: - les figures 1, 2 et 3 sont des vues en perspective, partiellement en coupe, illustrant trois formes de realisation de cellules solaires; et - la figure 4 est un graphique representant la relation entre le courant et la tension dans une cellule solaire  The invention will be described in detiis with reference to the accompanying drawings in which: - Figures 1, 2 and 3 are perspective views, partially in section, illustrating three embodiments of solar cells; and - Figure 4 is a graph showing the relationship between current and voltage in a solar cell

réalisée par le procédé selon l'invention.  performed by the method according to the invention.

Dans la forme de réalisation de la figure 1, une plaquette de silicium 1 comporte une partie 2 dopée négativement (ou positivement) et une autre partie 3 dopée dans la polarité opposée. Un métal 4 siuscep tîble d'être plaqué tel que de l'argent, est appliqué directement sur les parties 5 de la plaquette de silicium I qui ont été exposées à la lumière laser, pour former le dessin de circuit 6 sur la surface de la plaquette de silicium 1; un revêtement anti-réfléchissant 7 est  In the embodiment of FIG. 1, a silicon wafer 1 comprises a negatively (or positively) doped part 2 and another doped part 3 in the opposite polarity. A metal 4 which is flat to be plated such as silver, is applied directly to the portions of the silicon wafer I which have been exposed to the laser light, to form the circuit pattern 6 on the surface of the silicon wafer 1; an anti-reflective coating 7 is

appliqué sur la surface restante.applied on the remaining surface.

La forme de réalisation de la figure 2 est identique à celle de la figure 1 sauf qu'une couche très mince 8 d'un métal réfractaire ou d'un métal noble est appliquée sur la surface de la plaquette de silicium 1, et qu'une couche 9 d'un métal pouvant être plaqué, est appliquée sur les parties 10 de la couche 8 de métal réfractaire ou de métal noble qui ont été exposées à la lumière laser, pour former ainsi le dessin de circuit 11; un revêtement anti-réfléchissant 12 est appliqué  The embodiment of FIG. 2 is identical to that of FIG. 1 except that a very thin layer 8 of a refractory metal or of a noble metal is applied to the surface of the silicon wafer 1, and that a layer 9 of a clearable metal is applied to the portions of the refractory metal or noble metal layer 8 which have been exposed to the laser light to thereby form the circuit pattern 11; an anti-reflective coating 12 is applied

entre les dessins de circuit 11.between the circuit drawings 11.

La forme de réalisation de la figure 3 est identique à celle de la figure 2 sauf qu'une couche 13 de métal noble est appliquée sur la couche de métal réfractaire 8. Sur les parties 14 de la couche de métal noble '13 qui ont été exposées à la lumière laser, est appliqué un métal pouvant se plaquer 15, pour former le dessin de circuit 16; un revêtement antiréfléchissant  The embodiment of FIG. 3 is identical to that of FIG. 2 except that a layer 13 of noble metal is applied to the refractory metal layer 8. On the parts 14 of the noble metal layer 13 which have been exposed to the laser light, a plating metal 15 is applied to form the circuit pattern 16; an antireflective coating

17 remplit les espaces du dessin de circuit.  17 fills the spaces of the circuit design.

Le procédé selon l'invention peut être appliqué à n'importe quel matériau semi-conducteur 25 tel que, par exemple, du silicium, du germanium, et l'arséniure de gallium. Le silicium est le matériau semi-conducteur préféré, car on a constaté que le procédé selon l'invention s'appliquait parfaitement bien au silicium. Le silicium doit être du silicium monocris30 tallin, mais peut être formé par une grande variété de procédés comprenant le procédé Czochralski, le procédé  The process according to the invention can be applied to any semiconductor material such as, for example, silicon, germanium, and gallium arsenide. Silicon is the preferred semiconductor material, since it has been found that the method according to the invention applies perfectly well to silicon. The silicon must be monocrystalline silicon, but can be formed by a wide variety of processes including the Czochralski process, the process

à zone flottante, ou le procédé à couche dendritique.  floating zone, or the dendritic layer process.

Le silicium peut être dopé par différents dopants de  Silicon can be doped with different dopants of

types p et n comprenant le bore, le phosphore, l'azote, 35 Le matériau semi-conducteur peut présenter prati-  p and n types including boron, phosphorus, nitrogen, etc. The semiconductor material may have substantially

quement n'importe quelle configuration de surface comprenant les configurations plates ou courbes, ainsi que n'importe quelle taille ou n'importe quelle forme, dans la mesure ou les zones sur lesquelles le dessin conduc5 teur doit être formé, peuvent être exposées à la lumière laser.  any surface configuration including flat or curved configurations, as well as any size or shape, to the extent that the areas on which the conductive pattern is to be formed may be exposed to laser light.

Dans le procédé préféré selon l'invention, le dessin conducteur du métal pouvant être piaqué, est formé directement sur le silicium. Cependant, 10 dans certaines circonstances, il peut être souhaitable de former une couche d'un métal réfractaire, une eouehe d'un métal noble, ou une couche d'un métal réfractaire suivie d'une couche d'un métal noble, sur le matériau semi-conducteur avant de former le dessin conducteur par le métal pouvant être plaqué, ce qui augmente l'adhérence du métal de placage sur le matériau semi-condueteur. Ces couches de métal réfractaire ou de métal réfractaire et de métal noble sont, de préférence, absentes, car elles augmentent le coût de fabrication 20 de la cellule solaire et il n'apparaît pas, à l'heure  In the preferred method according to the invention, the conductive pattern of the metal which can be piaquered is formed directly on the silicon. However, under certain circumstances, it may be desirable to form a layer of a refractory metal, a nail of a noble metal, or a layer of a refractory metal followed by a layer of a noble metal, on the semiconductor material before forming the conductive pattern by the plating metal, which increases the adhesion of the plating metal to the semi-conductive material. These refractory metal or refractory metal and noble metal layers are preferably absent because they increase the manufacturing cost of the solar cell and it does not appear on time.

actuelle, d'avantages importants à les utiliser.  current, significant advantages in using them.

La couche de métal réfractaire a cependant pour but de servir de barrière de diffusion et peut être souhaitable lorsque la cellule solaire doit 25 être exposée à des températures pouvant produire la diffusion du métal de placage dans le matériau semiconducteur. Bien que n'importe quel métal réfractaire comprenant le titane, le tantale et le tungstène puisse être utilisé pour former la barrière de diffusion, le titane est préférable, car il présente une forte affinité pour l'oxygène et forme donc une très bonne liaison avec une surface de silicium même si cette surface de  The refractory metal layer, however, is intended to serve as a diffusion barrier and may be desirable when the solar cell is to be exposed to temperatures that can cause diffusion of the plating metal into the semiconductor material. Although any refractory metal including titanium, tantalum and tungsten can be used to form the diffusion barrier, titanium is preferable because it has a high affinity for oxygen and thus forms a very good bond with a silicon surface even though this surface of

silicium est recouverte d'une couche de dioxyde de silicium. La couche de métal réfractaire est, de préférence, 35 formée par évaporation du métal réfractaire et condensa-  silicon is covered with a layer of silicon dioxide. The refractory metal layer is preferably formed by evaporation of the refractory and condensing metal.

tion ultérieure de celui-ci sur le matériau semi-conducteur, mais cette couche pourrait également être formée par projection ou par tout autre procédé. Une épaisseur d'environ 300 à 1500 angstrbms est préférable, car des couches plus minces pourraient conduire à une couverture non uniforme, et des couches plus épaisses ne sont pas nécessaires. Bien que le métal de placage puisse être appliqué directement sur le métal réfractaire après 10 que des parties de celui-ci aient été exposées au laser, il peut être souhaitable, dans certains cas, de former un écran galvanique entre la barrière de diffusion et le métal de placage pour empêcher la corrosion entre les couches de métal du fait de leurs différences de poten15 tiels dans l'échelle des forces électromotrices. L'écran galvanique peut être constitué par un métal noble, tel que de l'or, du platine, du palladium, du ruthénium ou du rhodium, mais il est, de préférence, constitué par du palladium, car les métaux de placage, tels que l'ar20 gent, adhèrent très bien au palladium. La couche de métal noble qui forme l'écran galvanique est, de préférence, formé par évaporation, mais cette couche peut également être formée par d'autres techniques telles que la projection. L'épaisseur de la couche de métal noble est, de préférence, comprise entre 300 x 1-10m et 1500 x 1-10m car des couches plus minces pourraient ne pas couvrir  the semiconductor material, but this layer could also be formed by projection or by any other method. A thickness of about 300 to 1500 Angstroms is preferable because thinner layers may lead to non-uniform coverage, and thicker layers are not necessary. Although the plating metal can be applied directly to the refractory metal after portions thereof have been exposed to the laser, it may be desirable in some cases to form a galvanic screen between the diffusion barrier and the metal. plating metal to prevent corrosion between the metal layers due to their differences in potentials in the scale of electromotive forces. The galvanic screen may consist of a noble metal, such as gold, platinum, palladium, ruthenium or rhodium, but it is preferably constituted by palladium because the plating metals, such as that ar20 gent, adhere very well to palladium. The noble metal layer that forms the galvanic screen is preferably formed by evaporation, but this layer can also be formed by other techniques such as projection. The thickness of the noble metal layer is preferably between 300 x 1-10m and 1500 x 1-10m because thinner layers may not cover

uniformément la couche de métal réfractaire, et des couches plus épaisses ne sont pas nécessaires, ne présentent pas d'avantages supplémentaires, et augmentent le 30 coût du produit.  uniformly the refractory metal layer, and thicker layers are not needed, do not provide additional benefits, and increase the cost of the product.

Dans l'étape suivante du procédé selon l'invention, différentes parties de la surface du matériau semi-conducteur (ou du métal réfractaire, si ce métal réfractaire constitue la couche supérieure, 35 ou du métal noble, si ce métal noble constitue la couche supérieure) sont exposées à la lumière laser. Le métal de placage n'adhère, de préférence, qu'aux seules parties de la surface du métal qui ont été exposées à la lumière laser. Du fait qu'on utilise un laser, aucun masque n'est nécessaire, et le dessin du circuit peut être formé soit en déplaçant la lumière laser sur la surface, soit en déplaçant la surface sous la lumière laser. Il est préférable de déplacer la lumière laser,  In the next step of the process according to the invention, different parts of the surface of the semiconductor material (or refractory metal, if this refractory metal constitutes the top layer, or noble metal, if this noble metal constitutes the layer superior) are exposed to laser light. The plating metal preferably adheres only to those portions of the metal surface that have been exposed to laser light. Because a laser is used, no mask is needed, and the pattern of the circuit can be formed either by moving the laser light on the surface or by moving the surface under the laser light. It is better to move the laser light,

car cela est plus rapide et peut être commandé électrC10 niquement plus facilement et avec une plus grande précision.  because it is faster and can be controlled electrC10 only more easily and with greater precision.

Si aucune couche de métal réfractaire ou de métal noble n 'est présente, la lumière laser doit avoir une densité de puissance compri'se en15 tre 3, 9 x 105 et 6,4 x 105 Joules/cm2 et une longueur d'onde d'environ 5000 x!10 m. Il a été constaté experimentalement que l'utilisation de puissance de densités plus faibles ne permettait pas d'activer suffisamiment la surface du matériau semi-conducteur pour que le metal 20 de placage adhère convenablement a celui-ci. En utisant des puissances de densités supérieures à 6,4 x 105 Watts/cm2, la résolution devient Faible et la qualité de la cellule solaire peut être dégradée par  If no refractory metal or noble metal layer is present, the laser light must have a power density in the range of 3.9 × 10 5 and 6.4 × 10 5 Joules / cm 2 and a wavelength of approximately 5000 x 10 m. It has been found experimentally that the use of lower power densities does not sufficiently activate the surface of the semiconductor material for the veneer to adhere properly thereto. By using powers of densities higher than 6.4 x 105 Watts / cm2, the resolution becomes Low and the quality of the solar cell can be degraded by

des détériorations induites par le laser dans le maté25 riau semiconducteur.  laser-induced damage in the semiconductor material.

Il est appliqué un métal réfractaire au matériau semi-conducteur, ou s'il est appliqua à ce matériau semi-conducteur à la fois un métal réfractaire et un métal noble plaqué sur le dessus du métal réfractaire, ou encore si l'on applique le métal noble directement sur le matériau semi-conducteur, la lumière laser doit avoir une longueur d'onde d'environ 5'00 x 1-10 m et une densité de puissance comprise entre  A refractory metal is applied to the semiconductor material, or it is applied to this semiconductor material both a refractory metal and a noble metal plated on the top of the refractory metal, or even if the noble metal directly on the semiconductor material, the laser light must have a wavelength of about 5'00 x 1-10 m and a power density between

4,3 x 105 et 7,6 x 10 Watts/cm2 En utilisant des Ion35 gueurs d'onde à l'extérieur de cette plage ou des denai-  4.3 x 105 and 7.6 x 10 Watts / cm2 Using wavelengths outside of this range or den-

tés de puissance plus importantes, le métal de placage peut adhérer aussi bien aux parties non exposées qu'aux parties exposées de la surface et la résolution devient faible. En utilisant des densités de puissance plus faibles, le métal de placage peut ne pas adherer aux parties exposées. Dans l'étape suivante du procédé selon l'invention, la couche supérieure formee sur la cellule solaire, qui peut être constituée par le maté10 riau semi-conducteur lui-même, le métal réfractaire ou le métal noble, est plaquée par un métal de placage tel que, par exemple, de l'argent, du cuivre ou de l'or. Le métal de placage préféré est l'argent, car il présente une excellente conductibilité et une excellente adheren15 ce. Le placage peut être réalisé de manière classique en utilisant un placage sans électrodes ou un électroplacage. L'électroplacage est préféré, car il s'est avéré très pratique à mettre en oeuvre. Le placage doit être poursuivi jusqu'à ce que l'épaisseur de la couche 20 de métal de placage soit comprise entre deux et dix microns. Si la couche de métal de placage est plus mince, cette couche peut ne pas être capable de conduire convenablement le courant, ce qui conduit à une grande chute de tension aux bornes de la cellule solaire; d'autre 25 part, des épaisseurs supérieures à 10 microns ne sont  Because of the higher power requirements, the plating metal can adhere to both the unexposed and exposed portions of the surface and the resolution becomes low. By using lower power densities, the plating metal may not adhere to the exposed portions. In the next step of the process according to the invention, the upper layer formed on the solar cell, which may be constituted by the semiconductor material itself, the refractory metal or the noble metal, is plated with a metal of veneer such as, for example, silver, copper or gold. The preferred plating metal is silver because it has excellent conductivity and excellent adhesion. The plating can be carried out conventionally using electroless plating or electroplating. Electroplating is preferred because it has proved very practical to implement. The plating should be continued until the thickness of the plating metal layer is between two and ten microns. If the plating metal layer is thinner, this layer may not be able to conduct the current properly, leading to a large voltage drop across the solar cell; on the other hand, thicknesses greater than 10 microns are not

généralement pas nécessaires.usually not necessary.

Dans l'étape suivante du procédé selon l'invention, on retire les couches de métal réfractaire et/ou de métal noble comprises dans les interval30 les du dessin de circuit de métal de placage. Ce résultat peut être obtenu de façon bien connue par attaque  In the next step of the process according to the invention, the layers of refractory metal and / or noble metal included in the intervals of the plating metal circuit pattern are removed. This result can be obtained in a well known manner by attack

à l'acide, en utilisant par exemple de l'eau régale.  with acid, for example using aqua regia.

Si plusieurs cellules solaires ont été formées sur une même plaquette, il est nécessaire 35 d'effectuer une attaque "mesa" qui consiste à séparer les cellules solaires de la plaquette en attaquant une partie de la couche de matériau semi-conducteur de façon qu'on puisse mesurer séparément les propriétés de ehaque cellule. Les cellules sont ensuite essayées et si cela est souhaitable, un revêtement anti-réfléchissant constitué, par exemple, par du séléniure de zinc ou du fluorure de magnésium, est projeté sur la surface pour augmenter le rendement de la cellule solaire; cela est un procédé  If several solar cells have been formed on the same wafer, it is necessary to carry out a "mesa" attack which consists in separating the solar cells from the wafer by attacking a part of the layer of semiconductor material so that the properties of each cell can be measured separately. The cells are then tested and if desired, an anti-reflective coating consisting of, for example, zinc selenide or magnesium fluoride, is sprayed onto the surface to increase the efficiency of the solar cell; this is a process

bien connu de l'art antérieur.well known from the prior art.

Les cellules sont, de préférence, agglomérées pour augmenter l'adhérence des métaux au matériau semi-conducteur placé au-dessous. L'agglomrition est typiquement effectuée entre 300 et 450 0C des températures plus basses semblent être inefficaces 15 et des températures plus élevées peuvent diffuser les  The cells are preferably agglomerated to increase the adhesion of the metals to the semiconductor material placed below. Agglomeration is typically performed at 300 to 450 ° C. lower temperatures appear to be ineffective and higher temperatures may diffuse

métaux dans le matériau semi-conducteur.  metals in the semiconductor material.

Outre la production des eelluiLes solaires, le procédé selon l'invention peut également  In addition to the production of solar cells, the process according to the invention can also

être utilisé pour former les parties de liaison de cir20 cuits intégrés à petite échelle, ainsi que d'autres produits.  be used to form integrated small scale circu baked connecting parts, as well as other products.

L'invention sera maintenant illustrée en se référant à l'exemple ci-après.  The invention will now be illustrated with reference to the example below.

EXEMPLEEXAMPLE

Des plaquettes de silicium monocristallin de 50,8 mm de diamètre et 0,3 mm d'épaisseur réalisées par le procédé de zone flottante, ont été divisées en 12 zones pour former des cellules solaires  Monocrystalline silicon wafers of 50.8 mm diameter and 0.3 mm thickness made by the floating zone method, were divided into 12 zones to form solar cells

de un centimètre par un centimètre dans chaque zone.  one centimeter by one centimeter in each zone.

Dans ces experiences, un laser à l'argon présentant une longueur d'onde de sortie crête de 5145 x 1-10 m et une puissance maximum de 18 watts, a été utilisé pour  In these experiments, an argon laser with a peak output wavelength of 5145 x 1-10 m and a maximum power of 18 watts was used to

exposer les plaquettes aux dessins d'essais.  expose the pads to the test drawings.

Dans des expériences préliminaires, 35 1500 x 1 10m de titane suivis de 500x 1 -10 m de palladium ont été évaporés sur certaines des plaquettes de silicium. Douze dessins de métallisation de cellules solaires en forme de peignes ont été dessinées au laser sur la plaquette en utilisant un laser continu à l'argon focalisé à environ 50 microns, et des miroirs de balayage X-Y pour effectuer le balayage de trame du faisceau. Chaque dessin de peigne était constitué par cinq dents horizontales de 9 mm de longueur, séparées de 2 mm et reliées par une ligne verticale de 9 mm de longueur, avec une 10 patte de contact de 2 mm par 1 mm centrée sur la ligne verticale. Chaque ligne était dessinée en utilisant un balayage unique avec une puissance laser de 7,7 W et - une vitesse de balayage de 20 cm/s. La patte de contact était dessinée à la même puissance avec une vitesse de 15 balayage de 0,2 cm/s et un recouvrement de balayage de %. Aucune marque correspondant au balayage laser n'était visible sur la surface recouverte de palladium même lorsque celle-ci était examinée sous un microscope à grande puissance de Nomarski. Cependant, lorsque la 20 plaquette était immergée dans un bain de placage de cyanure d'argent en appliquant un courant de placage de 10 mA, les pattes de contact invisibles Jusqu'ici étaient plaquées instantanément. Les lignes dessinées  In preliminary experiments, 1500 x 1 10m of titanium followed by 500 x 1 -10m of palladium was evaporated on some of the silicon wafers. Twelve comb-shaped solar cell metallization patterns were laser-drawn on the wafer using an argon continuous laser focused at about 50 microns, and X-Y scanning mirrors to perform the raster scan of the beam. Each comb design consisted of five horizontal teeth 9 mm long, separated by 2 mm and connected by a vertical line 9 mm long, with a contact tab 2 mm by 1 mm centered on the vertical line. Each line was drawn using a single scan with a 7.7W laser power and a scanning speed of 20 cm / sec. The contact pad was drawn at the same power with a scan rate of 0.2 cm / sec and a scan coverage of%. No mark corresponding to the laser scan was visible on the palladium-coated surface even when examined under a high power Nomarski microscope. However, when the wafer was immersed in a silver cyanide plating bath by applying a 10 mA plating current, the hitherto invisible contact tabs were instantaneously plated. The drawn lines

à plus grande vitesse prenaient plus de temps à être 25 plaquées.  at higher speeds took longer to be tackled.

Une étude de l'épaisseur de placage en fonction de la puissance laser a été effectuée sur la même plaquette. Les lignes étaient dessinées à des puissances laser se situant entre environ 8,5 W et 1-2,5 W, puis plaquées ensuite pendant deux heures en utilisant un courant de placage de 10 mA. Les épaisseurs de placage se situaient entre 7 et 9 microns sans dépendre plus de la puissance laser. L'utilisation de vitesses  A study of plating thickness versus laser power was performed on the same wafer. The lines were drawn at laser powers ranging from about 8.5 W to 1-2.5 W, and then plated for two hours using a 10 mA plating current. The plating thicknesses were between 7 and 9 microns without depending more on the laser power. The use of speeds

de balayage plus faibles conduisait à des vitesses de 35 placage plus grandes.  The lower scanning rates led to higher veneer speeds.

il Il a également été essayé le placage de cuivre.sur du silicium recouvert de titanepalladium dessiné au laser. Les pattes de contact étaient dessinées en utilisant des puissances laser se situant entre 7,7 W et 12,5 W. A des puissances plus élevées, des détériorations visibles étaient observées. La plaquette dessinée au laser était placée dans une solution de placage de sulfate de cuivre, L'utilisation d'un courant de placage de 1 mA permettait d'obtenir 10 le placage sélectif du cuivre sur les zones dessinées au laser. Les zones de détérioration visibles etai'e' plaquées plus rapidement. La sélectivité du placage de cuivre sur le silicium recouvert de titane-pa!ladiunr  It has also been tried copper plating on silicon coated with titaniumpalladium drawn by laser. The contact tabs were drawn using laser powers ranging between 7.7 W and 12.5 W. At higher powers, visible damage was observed. The laser-patterned wafer was placed in copper sulphate plating solution. The use of a 1 mA plating current made it possible to obtain the selective plating of the copper on the laser-drawn areas. Visible deterioration areas were plated faster. The selectivity of copper plating on silicon coated with titanium-pa! Ladiunr

dessiné au laser, était donc également démontrée.  drawn by laser, was therefore also demonstrated.

Des dessins dessinés au laser sur du silicium recouvert de titane et sur du silicium nu étaient également plaqués selectivemernt dans un bain de placage de cyanure d'argent. Dans le cas du silicium rau, l'argent de placage n'adhérait pas convenaablement. Au contraire, l'argent plaqué sur la surface recouverte de titane adhérait parfaitement bien. Ce résultat est tres  Laser-drawn drawings on titanium-coated silicon and bare silicon were also selectively plated in a silver cyanide plating bath. In the case of rau silicon, the plating silver did not adhere conveniently. On the contrary, the silver plated on the surface covered with titanium adhered perfectly well. This result is very

prometteur pour l'application aux cellules solaires, car il peut conduire à la suppression de la couche de paladium évaporée, ce qui correspond à une réduction impor25 tante des coûts de production.  It is promising for application to solar cells because it can lead to the removal of the evaporated palladium layer, which corresponds to a significant reduction in production costs.

Pour démontrer la faisabilité des dispositifs de métallisation utilisant cette technique de placage sélectif, des dessins de peignes de cellules solaires ont été dessinés au laser sur des plaquettes 30 recouvertes de 1500 x 1-10m de titane et 500 x - 10 de palladium. Une puissance laser de 7,7 W et une vitesse de balayage de 0,2 cm/s ont été utilisées à la fois pour les lignes et pour les pattes de contact de manière à obtenir des vitesses de placage uniformes. Après un pl135 cage d'argent effectué pendant trois heures en utilisant un courant de placage de 10 mA, le palladium et le titane se trouvant sur le reste de la plaquette ont été attaqués à l'acide. La surface du dessin d'argent a été oxydée dans l'eau régale utilisée pour attaquer le paila5 dium. Cet oxyde a été retiré par immersion dans la solution de placage de cyanure d'argent, suivie d'un placage de 30 minutes pour reconstituer l'épaisseur. L'épaisseur  To demonstrate the feasibility of metallization devices utilizing this selective plating technique, solar cell comb designs were laser-drawn on platelets coated with 1500 x 1-10m titanium and 500 x 10 palladium. A laser power of 7.7 W and a scanning speed of 0.2 cm / s were used for both the lines and the contact tabs to achieve uniform plating speeds. After a silver cage run for three hours using a 10 mA plating stream, the palladium and titanium on the remainder of the wafer were etched. The surface of the silver pattern has been oxidized in the regal water used to attack the paila5 dium. This oxide was removed by immersion in the silver cyanide plating solution, followed by a 30-minute plating to restore the thickness. The thickness

de placage finale a été mesurée à la valeur de 25 microns.  final plating was measured at the value of 25 microns.

Une seconde plaquette n'a été plaquée que pendant 15 minu-10 tes seulement à 10 mA, et a montré une épaisseur de placage de 4,6 microns. Des "mesas" ont ensuite été définis photolithographiquement autour des dessins pour isoler  A second wafer was only plated for 15 minu-10 tes at 10 mA, and showed a plating thickness of 4.6 microns. "Mesas" were then defined photolithographically around the drawings to isolate

les cellules les unes des autres.cells from each other.

Des mesures de courant-tension ont 15 été effectuées en présence de lumière et dans le noir pour caractériser les cellules. Les données I-V (couranttension) en présence,de lumière sont représentées dans le Tableau I, et les données I-V (courant-tension) dans le noir sont représentées dans le Tableau II, avant et 20 après agglomération dans l'hydrogène à 450 C pendant minutes. I1 a été constaté que les rendements des cellules non recouvertes d'un revêtement anti-réfléchissant atteignaient 11,15 %, ce qui se compare favorablement aux meilleures des cellules de base métallisées par évaporation et photolithographie classiques. L'agglomération améliore la résistance série et, par conséquent, le rendement des cellules. Le rendement le plus élevé obtenu après agglomération est de 11,63 %, ce qui est supérieur de 0,5 % à n'importe lequel des rendements de 30 cellules de base. Le rendement de cette cellule a été  Current-voltage measurements were made in the presence of light and in the dark to characterize the cells. The IV (current) data in the presence of light are shown in Table I, and the IV (current-voltage) data in the dark are shown in Table II, before and after hydrogen capping at 450 ° C. minutes. It was found that the yields of cells not covered with an antireflective coating amounted to 11.15%, which compares favorably with the best metallised base cells by conventional evaporation and photolithography. Agglomeration improves the series resistance and, consequently, cell efficiency. The highest yield obtained after agglomeration is 11.63%, which is 0.5% higher than any of the base cell yields. The performance of this cell was

porté à 16,5 % en évaporant un revêtement anti-réfléchissant double couche.  increased to 16.5% by evaporating a double-layer anti-reflective coating.

La figure 4 est un graphique représentant le courant en fonction de la tension pour la 35 cellule éclairée. La figure 4 montre que la cellule  Figure 4 is a graph showing the current versus voltage for the illuminated cell. Figure 4 shows that the cell

fonctionne aussi bien ou mieux que les cellules réalisées par les procédés photolithographiques, avec un rendement de 16,5 % après application d'un revêtement anti-réfléchissant.  works as well or better than cells made by photolithographic processes, with a yield of 16.5% after application of an anti-reflective coating.

w CD rv Un r o ow CD rv A r o o

TABLEAU ITABLE I

Données I-V en présence de lumière pour des cellules solaires plaquées sélectivement.  I-V data in the presence of light for selectively plated solar cells.

Cellules I.D Courant de courtcircuit 3 sc(MA) Métal laser # 3-4(après agglomération) 27,42 Métal laser # 3-5(après agglomération) 27,40 Laser # 5-14 (après agglomération) 25,17 Laser # 5-15 (après agglomération) 25,76  Cells Short circuit current ID 3 sc (MA) Metal laser # 3-4 (after agglomeration) 27.42 Metal laser # 3-5 (after agglomeration) 27.40 Laser # 5-14 (after agglomeration) 25.17 Laser # 5-15 (after agglomeration) 25.76

___________________________________________-  ___________________________________________-

--__-___-______-___-Tension en circuit ouvert Voc (V)  --__-___-______-___- Open circuit voltage Voc (V)

________ _ ________________ _______

Facteur de Rendement remplissageFill Factor Filling

__--- - - - ___--_---___ ________--- - - - ___ - _ --- ___ ______

0,528 0,538 0,5720.528 0.538 0.572

0,577 0,583 0,7680.577 0.583 0.768

8,35 8,58 11,05 11,638.35 8.58 11.05 11.63

______________.______________.

0,576 0,7840.576 0.784

_ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ -__ _ _ _ _ _ _  _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _-_ _ _ _ _ _ _

r->. tn LI J do 0% %o ra w rKj %in r'J kr O  r->. tn LI J do 0%% o r w rKj% in r'J kr O

TABLEAU IITABLE II

Données I-V dans le noir pour des cellules solaires plaquées sélectivement  I-V data in the dark for selectively plated solar cells

à +àto + to

Cellule I.D. Résistance série Résistance parallèle 301 (A/ cm2) normalisée (Y-cm2) normalisée (KA-cm2) 02 Métal (après Métal (après Laser (après Laser (après laser 3-4 agglomération) laser * 3-5 agglomération) - 14 agglomération j -15 agglomeration) 2,34 138,9 1,70 3, 3 1,4 x 10-11 1, 7 x!0', 1 >:,O 17 1,5 x 10- 6 1,2 x 10 5 3,3 x 10-6 6,7 x 10- 1 0, 3 13,7 3,6 12 3,6x i0 0,48  ID cell Series Resistance Parallel Resistance 301 (A / cm2) normalized (Y-cm2) normalized (KA-cm2) 02 Metal (after Metal (after Laser (after Laser (after laser 3-4 agglomeration) laser * 3-5 agglomeration) 14 Agglomerations Agglomerations 2,34,138.9 1.70 3, 3 1.4 × 10-11 1, 7 × 0.01, 1.5 × 10 -6 1, 2 x 10 5 3.3 x 10-6 6.7 x 10- 1 0, 3 13.7 3.6 12 3.6x i0 0.48

*j représente le courant e f'd.te,DnS la masse +J représertte le courant de fuite dtans a zone de s3paration.  * j represents the current e f'd.te, DnS the mass + J represertte the leakage current dtans a zone separation.

0% \0 N)0% \ 0 N)

R E V ENDICATIONSR E V ENDICATIONS

1 ) Procédé de formation d'un dessin conducteur sur la surface d'un semiconducteur, procédé caractérisé en ce qu'il consiste à exposer des par5 ties de la surface à la lumière d'un laser de densité de puissance prédéterminée, et à immerger cette surface dans une solution de placage d'un métal (4) de plaquage, ce qui permet ainsi de plaquer un métal de placage sur les  1) Method for forming a conductive pattern on the surface of a semiconductor, characterized in that it consists in exposing portions of the surface to the light of a laser of predetermined power density, and immersing this surface in a plating solution of a plating metal (4), thereby making it possible to press a plating metal onto the

parties de la surface du semi-conducteur qui ont été 10 exposées à la lumière laser.  parts of the semiconductor surface that have been exposed to laser light.

2 ) Procédé selon la revendication 1, caractérisé en ce que la lumière du laser présente une densité de puissance de 4,3 x 105 a 6,6 x 105watts/ cm. 30) Procédé selon l'une quelconque  2) Method according to claim 1, characterized in that the laser light has a power density of 4.3 x 105 to 6.6 x 105watts / cm. 30) Method according to any one

des revendications 1 et 2, caractérisé en ce que la sirface est exposée à la lumière laser lorsqu'elle se  Claims 1 and 2, characterized in that the interface is exposed to laser light when

trouve dans la solution de placage.found in the plating solution.

4 ) Procédé selon la revendication 20 1, caractérisé en ce qu'avant l'exposition à la lumière d'un laser de densité de puissance 3,9 x 105 à 6,4 x 105 watts/cm2, la surface du semi-conducteur est recouverte par une couche de métal réfractaire (8) ou de métal noble; en ce que la surface recouverte du revête25 ment est placée dans un bain d'un metal de placage de façon que le métal de placage se plaque sur les parties du revêtement qui ont été exposées à la lumière laser; et en ce que les parties du revêtement qui n'ont pas été recouvertes du métal de placage, sont attaquées à l'acide. 30 5 ) Procédé selon la revendication 4, caractérisé en ce que l'épaisseur du métal réfractaire est comprise entre 300 x 1-10 m et 1500 x 1-10 m, et en ce que l'épaisseur du métal de placage est comprise entre 12 et  4) Process according to claim 1, characterized in that before exposure to light of a power density laser 3.9 x 105 to 6.4 x 105 watts / cm2, the surface of the semiconductor is covered by a layer of refractory metal (8) or noble metal; in that the coated surface of the coating is placed in a bath of a plating metal so that the plating metal is plated on those parts of the coating which have been exposed to the laser light; and in that the parts of the coating which have not been covered with the plating metal are etched with acid. 5) A method according to claim 4, characterized in that the thickness of the refractory metal is between 300 x 1-10 m and 1500 x 1-10 m, and in that the thickness of the plating metal is between 12 and

microns.microns.

6 ) Procédé selon l'une quelconque  6) Process according to any one

revendications 1 à 5, caractérisé en ce que, comme dernière étape, un revêtement anti-réfléchissant 17 est appliqué sur la surface, et une agglomération est effectuée  Claims 1 to 5, characterized in that, as a last step, an anti-reflective coating 17 is applied to the surface, and agglomeration is performed

entre 300 et 4500C.between 300 and 4500C.

7 ) Procédé selon la revendication 1, caractérisé en ce qu'avant l'exposition à la lumière d'un laser de densité de puissance 3,9 x 105 à 6,4 x 105 watts/cm2, une barrière de diffusion est formée sur la surface en recouvrant cette dernière d'un métal réfractaire, et un écran galvanique est formé en recouvrant la surface de ce métal réfractaire par un métal noble; en ce que la surface est placée dans un bain de métal de placage, de façon que ce métal de placage se plaque sur les parties de la surface de métal 15 noble qui ont été exposées à la lumière laser; et en ce que les parties du métal noble et du métal réfractaire qui ne sont pas recouvertes par le métal de placage,  7) Method according to claim 1, characterized in that before exposure to light of a power density laser 3.9 x 105 to 6.4 x 105 watts / cm2, a diffusion barrier is formed on the surface covering the latter with a refractory metal, and a galvanic screen is formed by covering the surface of this refractory metal with a noble metal; that the surface is placed in a plating metal bath so that the plating metal is plated on the portions of the noble metal surface that have been exposed to the laser light; and in that the parts of the noble metal and the refractory metal which are not covered by the plating metal,

sont attaquées à l'acide.are attacked with acid.

8 ) Procédé selon la revendication 20 7, caractérisé en ce que l'épaisseur du revêtement de métal réfractaire est de 300 x -1'mo à 1500 x 1-10m en ee que l'épaisseur du revêtement de métal noble est de 300x 1-  8) The method of claim 7, characterized in that the thickness of the refractory metal coating is 300 x -1'mo to 1500 x 1-10m ee that the thickness of the noble metal coating is 300x 1 -

à 1500 x 1-10 m, et en ce que l'épaisseur du placage de métal de placage est de 2 à 10 microns.  at 1500 x 1-10 m, and in that the thickness of the plating metal plating is 2 to 10 microns.

9 ) Procédé selon l'une quelconque  9) Process according to any one

des revendications 7 et 8, caractérisé en ce que le  claims 7 and 8, characterized in that the

métal réfractaire est du titane et en ce que le métal  refractory metal is titanium and in that the metal

noble est du palladium.noble is palladium.

) Procédé selon l'une queleonque 30 des revendications 4 à 9, caractérisé en ce que le   Process according to any one of claims 4 to 9, characterized in that the

métal réfractaire est du titane.Refractory metal is titanium.

11 ) Procédé selon l'une quelconque des revendications 1 à 10, caractérisé en ce que le  11) Method according to any one of claims 1 to 10, characterized in that the

métal de placage est électroplaqué sur la surface.  Veneer metal is electroplated on the surface.

12 ) Procédé selon l'une quelconque  12) Process according to any one

des revendications I à 11, caractérisé en ce que le  claims I to 11, characterized in that the

semi-conducteur est du silicium mono-cristallin.  semiconductor is mono-crystalline silicon.

) Procédé selon l'une quelconque des revendications 1 à 12, caractérisé en ce que le   Method according to one of Claims 1 to 12, characterized in that the

métal de placage est de l'argent.Veneer metal is money.

14 ) Procédé selon l'une quelconque des revendications 1 à 13, caractérisé en ce que la  14) Method according to any one of claims 1 to 13, characterized in that the

lumière laser présente une longueur d'onde d'environ  laser light has a wavelength of about

5000 x 1-10 m.5000 x 1-10 m.

FR8618365A 1986-04-02 1986-12-30 METHOD OF FORMING A CONDUCTIVE DESIGN ON THE SURFACE OF A SEMICONDUCTOR AS IN PARTICULAR SILICON, GERMANIUM AND GALLIUM ARSENIUM Pending FR2596921A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US84733986A 1986-04-02 1986-04-02

Publications (1)

Publication Number Publication Date
FR2596921A1 true FR2596921A1 (en) 1987-10-09

Family

ID=25300378

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8618365A Pending FR2596921A1 (en) 1986-04-02 1986-12-30 METHOD OF FORMING A CONDUCTIVE DESIGN ON THE SURFACE OF A SEMICONDUCTOR AS IN PARTICULAR SILICON, GERMANIUM AND GALLIUM ARSENIUM

Country Status (4)

Country Link
JP (1) JPS62232973A (en)
DE (1) DE3643898A1 (en)
FR (1) FR2596921A1 (en)
GB (1) GB2188774B (en)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5882435A (en) * 1993-09-30 1999-03-16 Siemens Solar Gmbh Process for the metal coating of solar cells made of crystalline silicon
DE4333426C1 (en) * 1993-09-30 1994-12-15 Siemens Solar Gmbh Method for metallising solar cells comprising crystalline silicon
AT408158B (en) * 1998-12-28 2001-09-25 Kroener Friedrich Dr Mask for the patterned, electrochemical processing of a silicon chip for solar cell production
US7388147B2 (en) * 2003-04-10 2008-06-17 Sunpower Corporation Metal contact structure for solar cell and method of manufacture
US20090238994A1 (en) * 2006-01-25 2009-09-24 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Method for producing a metal contact structure of a solar cell
DE102007005161B4 (en) * 2007-01-29 2009-04-09 Nb Technologies Gmbh Process for the metallization of substrates
DE102007010872A1 (en) * 2007-03-06 2008-09-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Process for the precision machining of substrates and their use
US8940572B2 (en) * 2009-04-21 2015-01-27 Tetrasun, Inc. Method for forming structures in a solar cell
DE102009022337A1 (en) * 2009-05-13 2010-11-18 Gebr. Schmid Gmbh & Co. Method and device for treating a substrate
DE102011110171B3 (en) * 2011-08-16 2012-11-29 Rena Gmbh Forming metallic conductor pattern on surface of substrate made of semiconductor material, comprises providing discrete textured areas of semiconductor material, and carrying out galvanic deposition of metallic seed layer and metal layer
US9293624B2 (en) * 2012-12-10 2016-03-22 Sunpower Corporation Methods for electroless plating of a solar cell metallization layer
US10242789B2 (en) * 2015-06-16 2019-03-26 Murata Manufacturing Co., Ltd. Method for manufacturing ceramic electronic component, and ceramic electronic component
CN108441843B (en) * 2018-03-13 2020-02-18 北京科技大学 Laser direct-writing preformed photocatalytic plating preparation method for metal patterns on surface of material

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2793420A (en) * 1955-04-22 1957-05-28 Bell Telephone Labor Inc Electrical contacts to silicon
DE1949754A1 (en) * 1968-12-13 1970-07-02 Texas Instruments Inc Process for the non-galvanic plating of objects with nickel
FR2288389A1 (en) * 1974-10-17 1976-05-14 Nat Res Dev METAL ELECTRODEPOSITION PROCESS ON SEMICONDUCTOR SUBSTRATES
EP0018500A1 (en) * 1979-05-08 1980-11-12 International Business Machines Corporation Electroplating with a selective increase of the deposition rate

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB847927A (en) * 1955-10-11 1960-09-14 Philco Corp A method and apparatus for the electrolytic treatment of semiconductive bodies
US3506545A (en) * 1967-02-14 1970-04-14 Ibm Method for plating conductive patterns with high resolution
DE2028819C3 (en) * 1970-06-11 1980-05-29 Siemens Ag, 1000 Berlin Und 8000 Muenchen Process for producing a metal contact with a contact height> 10 µm
GB1465567A (en) * 1974-10-17 1977-02-23 Nat Res Dev Deposition of materials onto semiconductors
US4082568A (en) * 1977-05-10 1978-04-04 Joseph Lindmayer Solar cell with multiple-metal contacts
US4239789A (en) * 1979-05-08 1980-12-16 International Business Machines Corporation Maskless method for electroless plating patterns
JPS5723416A (en) * 1980-07-17 1982-02-06 Suwa Seikosha Kk Method of forming pattern of insulating substrate
DD157989A3 (en) * 1980-10-10 1982-12-22 Lothar Gierth METHOD OF STRUCTURED CHEMICAL REDUCTIVE METAL SEPARATION
US4430165A (en) * 1981-07-24 1984-02-07 Inoue-Japax Research Incorporated Laser-activated electrodepositing method and apparatus
NL8200561A (en) * 1982-02-15 1983-09-01 Philips Nv METHOD FOR DEPOSITING A METAL
JPS5929474A (en) * 1982-08-11 1984-02-16 Toshiba Corp Solar battery
US4507181A (en) * 1984-02-17 1985-03-26 Energy Conversion Devices, Inc. Method of electro-coating a semiconductor device
US4578157A (en) * 1984-10-02 1986-03-25 Halliwell Michael J Laser induced deposition of GaAs
JPS61108195A (en) * 1984-11-01 1986-05-26 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション Formation of electrically continued layers on substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2793420A (en) * 1955-04-22 1957-05-28 Bell Telephone Labor Inc Electrical contacts to silicon
DE1949754A1 (en) * 1968-12-13 1970-07-02 Texas Instruments Inc Process for the non-galvanic plating of objects with nickel
FR2288389A1 (en) * 1974-10-17 1976-05-14 Nat Res Dev METAL ELECTRODEPOSITION PROCESS ON SEMICONDUCTOR SUBSTRATES
EP0018500A1 (en) * 1979-05-08 1980-11-12 International Business Machines Corporation Electroplating with a selective increase of the deposition rate

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JOURNAL OF VACUUM SCIENCE AND TECHNOLOGY: PART A. vol. 3, no. 6, 01 novembre 1985, NEW YORK US pages 2312 - 2315; S.TAMIR ET AL: "Laser-induced gold deposition on a silicon substrate" *
PLATING AND SURFACE FINISHING. vol. 66, no. 1, 01 janvier 1979, EAST ORANGE US pages 61 - 65; E. D. WINTERS: "Selective gold plating on palladium-titanium conductor patterns" *

Also Published As

Publication number Publication date
JPS62232973A (en) 1987-10-13
GB2188774A (en) 1987-10-07
GB2188774B (en) 1990-10-31
DE3643898A1 (en) 1987-10-08
GB8628789D0 (en) 1987-01-07

Similar Documents

Publication Publication Date Title
EP0001030B1 (en) Process for manufacturing a mask according to a given pattern on a support
FR2596921A1 (en) METHOD OF FORMING A CONDUCTIVE DESIGN ON THE SURFACE OF A SEMICONDUCTOR AS IN PARTICULAR SILICON, GERMANIUM AND GALLIUM ARSENIUM
FR2503457A1 (en) SYSTEM OF SOLAR CELLS CONNECTED IN SERIES ON A SINGLE SUBSTRATE
FR2672426A1 (en) Method of fabricating a semiconductor device comprising a metal deposition process
FR2463978A1 (en) INTEGRATED SOLAR CELL WITH A DERIVATION DIODE AND METHOD FOR MANUFACTURING THE SAME
EP0351001A1 (en) Method for making a semi-conductor device with at least one level of interconnection with small dimensioned via holes
EP2681776B1 (en) Method for metallizing textured surfaces
EP2004881A2 (en) Process for the fabrication of liga-uv multilayer metallic structures, the layers being adjacent and not completely superimposed, and structure therefrom.
FR2516448A1 (en) METHOD FOR MANUFACTURING A ROTATING PRINTING FRAME WITH THICK ZONES
EP0707237A1 (en) Process for the fabrication of holes in photoresist layers, use for the fabrication of electron sources comprising emissive cathodes with microtips and flat display screens
FR2575332A1 (en) SEMICONDUCTOR DEVICE HAVING A METALIZED LAYER OF MULTIPLE THICKNESSES AND METHOD FOR THE PRODUCTION THEREOF
FR2502399A1 (en) SEMICONDUCTOR DEVICE HAVING REPORTED CONTACT WITH LOW RESISTANCE
FR2657461A1 (en) METHOD FOR MANUFACTURING A MICRO-MINIATURE ELECTRON-EMITTING DEVICE.
FR2763424A1 (en) Dual damascene process for integrated circuits
EP1618611B1 (en) Method for production of a semiconductor device with auto-aligned metallisations
EP3840060B1 (en) Method for forming patterns on the surface of a silicon crystalline substrate
EP3839625A1 (en) Method for manufacturing a timepiece component and component produced by this method
FR3104316A1 (en) Electronic chip manufacturing process
FR2572587A1 (en) METHOD FOR MANUFACTURING SCHOTTKY GRID TYPE FIELD EFFECT TRANSISTOR
EP1520295A2 (en) Method for making an anisotropic conductive film with pointed conductive inserts
EP3232481B1 (en) Process for modifiying a surface of electrically conductive oxide, use for the electrodeposition of copper thereon
FR2650472A1 (en) METHOD FOR DEPOSITING AN INSULATING LAYER ON A CONDUCTIVE LAYER OF THE MULTI-LAYER NETWORK OF A HIGH DENSITY INTEGRATED CIRCUIT CONNECTION CARD, AND RESULTING CARD
FR2732161A1 (en) PROCESS FOR PRODUCING A METALLIZED SUBSTRATE
FR2485809A1 (en) ALUMINUM-SILICON SCHOTTKY TYPE DIODE, METHOD FOR MANUFACTURING THE SAME, AND SEMICONDUCTOR DEVICE COMPRISING SUCH A DIODE
WO2015147620A1 (en) Copper metallisation method intended for the production of an integrated circuit using 3d wafer-level packaging technology