FR2586118A1 - Procede d'echange de donnees entre un microprocesseur et une memoire et dispositif permettant la mise en oeuvre du procede - Google Patents
Procede d'echange de donnees entre un microprocesseur et une memoire et dispositif permettant la mise en oeuvre du procede Download PDFInfo
- Publication number
- FR2586118A1 FR2586118A1 FR8512000A FR8512000A FR2586118A1 FR 2586118 A1 FR2586118 A1 FR 2586118A1 FR 8512000 A FR8512000 A FR 8512000A FR 8512000 A FR8512000 A FR 8512000A FR 2586118 A1 FR2586118 A1 FR 2586118A1
- Authority
- FR
- France
- Prior art keywords
- signal
- memory
- microprocessor
- acknowledgment
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 115
- 238000000034 method Methods 0.000 title claims abstract description 36
- 230000000873 masking effect Effects 0.000 claims abstract description 17
- 238000012546 transfer Methods 0.000 claims abstract description 11
- 230000001360 synchronised effect Effects 0.000 claims abstract description 4
- 238000012545 processing Methods 0.000 claims description 42
- 230000005540 biological transmission Effects 0.000 claims description 7
- 230000003068 static effect Effects 0.000 claims description 4
- 101000885321 Homo sapiens Serine/threonine-protein kinase DCLK1 Proteins 0.000 claims description 3
- 102100039758 Serine/threonine-protein kinase DCLK1 Human genes 0.000 claims description 3
- 230000001419 dependent effect Effects 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 6
- 230000003466 anti-cipated effect Effects 0.000 abstract description 3
- 238000010200 validation analysis Methods 0.000 description 11
- 239000006185 dispersion Substances 0.000 description 6
- 230000004913 activation Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000035484 reaction time Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- XXYGYFJCOAIEEK-UHFFFAOYSA-N o-ethyl (ethoxycarbothioyltrisulfanyl)methanethioate Chemical compound CCOC(=S)SSSC(=S)OCC XXYGYFJCOAIEEK-UHFFFAOYSA-N 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
- G06F13/4239—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with asynchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
- Information Transfer Systems (AREA)
- Bus Control (AREA)
Abstract
L'INVENTION CONCERNE UN PROCEDE D'ECHANGE ASYNCHRONE ENTRE UN MICROPROCESSEUR 1 ET UNE MEMOIRE DYNAMIQUE 2 GEREE PAR UN CONTROLEUR MEMOIRE 5 CARACTERISE EN CE QU'IL COMPORTE UNE ETAPE DE GENERATION D'UN SIGNAL D'ACQUITTEMENT AC3 S'IDENTIFIANT SOIT AU SIGNAL AC1 ACTIVE LORSQUE LA MEMOIRE N'EST PAS DISPONIBLE LORS DE LA DEMANDE D'ECHANGE, SOIT A UN SIGNAL D'ACQUITTEMENT ANTICIPE AC2 SYNCHRONE DE LA DEMANDE D'ECHANGE MATERIALISEE PAR UN SIGNAL AS DELIVRE PAR LE MICROPROCESSEUR 1 LORSQUE LA MEMOIRE NON OCCUPEE EST ATTRIBUEE AU MICROPROCESSEUR 1 ET UNE ETAPE DE GENERATION D'UN SIGNAL DE MASQUAGE F ASSURANT LE MASQUAGE D'UN SIGNAL AC3 DEPENDANT DU SIGNAL D'ACQUITTEMENT ANTICIPE AC2, POUR GARANTIR UN TEMPS DE TRANSFERT MINIMUM COMPATIBLE AVEC LE TEMPS D'ACCES T DE LA MEMOIRE. L'INVENTION CONCERNE EGALEMENT LE DISPOSITIF PERMETTANT LA MISE EN OEUVRE DU PROCEDE.
Description
PROCEDE D'ECHANGE DE DONNEES ENTRE UN MICROPROCESSEUR ET
UNE MEMOIRE ET DISPOSITIF PERMETTANT UNE MISE EN OEUVRE DU
PROCEDE
La présente invention concerne un procédé d'échange de données entre un microprocesseur et une mémoire et le dispositif permettant la mise en oeuvre de ce procédé. Ce
procédé peut s'appliquer à tout type de mémoire.
Il est connu dans les procédés d'échange asynchrone de données entre un microprocesseur et une mémoire d'utiliser In le signal d'acquittement généré par le circuit contrôleur de la mémoire pour signaler au microprocesseur que les données vont apparaître sur le bus donnée le reliant à la
mémoire, afin que celui-ci prenne en compte ces données.
En général les données apparaissent sur le bus un temps T après le signal AS qui valide les adresses du microprocesseur. Par construction les contrôl1eurs de mémoire délivrent un signal d'acquittement dans un laps de
temps t4 (figure 4) précédant l'apparition des données.
Pour un microprocesseur tel que le MOTORALA 68.010 utilisant une horloge de fréquence 10 MHz, le signal d'acquittement AC4 doit apparaître au plus tôt 65 ns avant les données. (dans le cas o AC4 est asynchrone par
rapport à l'horloge du microprocesseur).
Par ailleurs pour être pris en compte le signal AC4 doit apparaître au plus tard 20 ns avant le front descendant de l'horloge pilotant le microprocesseur. Enfin pour que le microprocesseur puisse prendre en compte correctement les données celles-ci doivent être disponibles sur le bus donnée au moins 15 ns (tm) avant le front descendant de l'horloge qui pilote le microprocesseur. L'ensemble de ces contraintes temporelles font que, le microprocesseur et la mémoire fonctionnant de façon asynchrone, dans la majorité des cas la prise en compte des données s'effectuera avec un cycle d'attente supplémentaire, comme représenté à la
figure 4.
L'invention a pour but un procédé permettant d'éviter ces cycles d'attente supplémentaires qui ralentissent les échanges. I Ce premier but est atteint par le fait que le procédé d'échange asynchrone entre un microprocesseur et une mémoire dynamique gérée par un contrôleur mémoire comporte une étape de génération d'un signal d'acquittement /AC3, s'identifiant soit au signal /AC1 activé lorsque la mémoire n'est pas disponible lors de la demande d'échange, soit à un signal d'acquittement anticipé /AC2 synchrone de la demande d'échange matérialisée par un signal /AS délivré par le microprocesseur lorsque la mémoire non occupée est attribuée au microprocesseur, et une étape de génération d'un signal de masquage F assurant le masquage du signal d'acquittement /AC3 dépendant du signal d'acquittement anticipé /AC2 pour garantir un temps de transfert minimum compatible avec le temps d'accès T de la mémoire. Un autre but de l'invention est de réaliser un dispositif
permettant la mise en oeuvre du procédé ci-dessus.
Ce but est atteint par le fait que le dispositif comprend un circuit de génération d'un signal d'acquittement /AC3 suite à une demande d'échange matérialisée par le signal /AS, un circuit de génération du signal de masquage F à partir de la demande d'échange /AS de l'unité de traitement et des signaux CLK, DCLK d'une horloge et une porte NON-ET recevant d'une part le signal d'acquittement
AC3 et d'autre part le signal de masquage F, (Figure 1).
Selon une autre caractéristique le dispositif comprend une porte NON-ET de validation de la transmission du signal d'acquittement /AC3 lorsque le contrôleur mémoire attribue la mémoire au microprocesseur en délivrant le signal
MTCYCLE, (Figure 2).
Selon une autre caractéristique le circuit de génération 3 comprend une porte NON-ET recevant d'une part le signal d'acquittement /AC1 activé lorsque la mémoire n'est pas disponible, d'autre part le signal d'acquittement anticipé /AC2 délivré par la sortie Q d'une bascule (210) du type D, dont l'entrée d'horloge H reçoit le signal de demande d'échange inversé AS, l'entrée D, un signal CYCLE délivré par le contrôleur indiquant que la mémoire travaille et l'entrée de mise à 1, un signal délivré par la sortie d'une porte ET, reçoit d'une part un signal /TR délivré par le contrôleur, et indiquant un temps de repos de la mémoire, d'autre part, un signal /RTZ délivré par
l'alimentation et indiquant une réinitialisation.
Un autre but de l'invention est un dispositif permettant la mise en oeuvre du procédé avec un module mémoire dynamique fonctionnant avec anticipation, ce qui est ]5 intéressant lorsque le module de traitement comprend une unité de gestion mémoire (non représentée) ne traitant pas les bits de poids faibles qui sont utilisés par le strobe d'adresse ligne (/RAS) des boitiers mémoire dynamique. Ce but est atteint par le fait qu'en outre dans le dispositif, la porte NON-ET de validation de la transmission du signal d'acquittement reçoit également un signal SELECT délivré par le contrôleur et indiquant que
le module mémoire s'est décodé. (Figure 7).
Un dernier but de l'invention est un dispositif permettant la mise en oeuvre du procédé avec une mémoire vive
statique ou une mémoire morte.
Ce but est atteint par le fait que le circuit de gén6ration comprend une porte NON-ET recevant d'une part le signal d'acquittement /ACl activé lorsque la mémoire n'est pas disponible, d'autre part le signal d'acquittement anticipé /AC2 délivré par la sortie Q d'une bascule (210) du type D, dont l'entrée d'horloge H reçoit le signal de demande d'échange inversé AS, l'entrée D, un signal CYCLE délivré par le contrôleur indiquant que la mémoire travaille et l'entrée de mise à 1, un signal délivré par la sortie d'une porte ET, que la porte NON-ET de validation de la transmission du signal d'acquittement reçoit également un signal SELECT délivré par le contrôleur et indiquant que le module mémoire s'est décodé (Figure 7), et que la porte ET reçoit d'une part un signal /EXTCYCLE délivré par le contrôleur et indiquant un cycle mémoire extérieur au microprocesseur et d'autre part la sortie d'une porte NON-ET dont une entrée reçoit le signal /AS de demande d'échange et une deuxième entrée la sortie
/Q de la bascule.(Figure 8).
D'autres caractéristiques et avantages de la présente invention apparaîtront plus clairement à la lecture de la
description, faite en référence aux dessins ci-après dans
lesquels: La figure 1 représente le schéma des circuits permettant la mise en oeuvre du procédé; La figure 2 représente le schéma du circuit de génération du signal d'acquittement utilisé dans le circuit de la figure 1; La figure 3 représente l'évolution dans le temps des différents signaux permettant la mise en oeuvre du procédé lors d'un cycle de lecture; La figure 4 représente l'évolution des signaux lorsque le procédé n'est pas mis en oeuvre dans un cycle de lecture; La figure 5 représente l'évolution des signaux lorsque le procédé n'est pas mis en oeuvre dans un cycle d'écriture; La figure 6 représente l'évolution des signaux lorsque le procédé est mis en oeuvre dans un cycle de lecture appliqué à une mémoire dynamique fonctionnant avec anticipation; La figure 7 représente le schéma du circuit de génération du signal d'acquittement lors d'une utilisation d'une mémoire dynamique fonctionnant avec anticipation; La figure 8 représente le schéma du circuit de génération du signal d'acquittement, lors d'une utilisation avec une
mémoire morte ou une mémoire vive statique.
La figure 1 représente le dispositif permettant la mise en oeuvre du procédé dans lequel une unité de traitement (1) constituée par un microprocesseur reçoit le signal d'horloge CLK émis par le circuit (3). Cette unité de traitement est reliée à un module mémoire dynamique (2) par un bus de données BD, un circuit tampon intermédiaire (6) et le bus de données mémoire BDM. L'unité de traitement est reliée par son bus d'adresse BA à un contrôleur mémoire (5) qui pilote le bus adresse mémoire BAM véhiculant les signaux d'adresses et de contrôle de la mémoire (2). Cette mémoire (2) peut également être accédée par un bus extérieur BEXT dont l'interface au module mémoire (constitué par la mémoire (2), le contrôleur (5) et la logique associée) est assurée à l'aide d'un circuit (20) fournissant un bus d'adresses extérieur BAEXT au contrôleur (5). Ce circuit (20) est également rélie au bus
de données BDM de la mémoire (2).
Le contrôleur mémoire (5) prend également en compte le signal /AS délivré par l'unité de traitement (1) et matérialisant la demande d'échange de l'unité de traitement (1), le signal /ASEXT délivré par le circuit (20) et matérialisant la demande d'échange provenant du bus extérieur et le signal de la demande de rafra3îchissement de la mémoire (signal non représenté sur la figure 1). Le contrôleur mémoire (5) pilote à l'aide d'un bus de commande BC un circuit (7) fournissant un signal d'acquittement interne /AC3 qui mis en forme par une logique (4, 13, 14, 15) du module de traitement,
générera le signal d'acquittement /AC4 au microprocesseur.
Le contrôleur (5) reçoit aussi les signaux de validation des données de poids forts du microprocesseur et du bus externe respectivement /UDS et /BUDS, les signaux de validation des données de poids faibles du microprocesseur et du bus externe respectivement /LDS et /BLDS et pour certaines applications le signal /MAS délivré par le
réseau logique programmable (4).
La logique d'arbitrage réglant l'accès à la mémoire est comprise dans le contrôleur (5) et n'a pas été représentée car elle n'est pas indispensable A la compréhension du procédé. Le signal d'acquittement interne /AC3 délivré par le circuit (7) est envoyé sur un inverseur (13) dont la sortie est branchée à une entrée d'une porte NON-ET (14) a trois entrées. La deuxième entrée de la porte NON-ET (14) reçoit la sortie d'un inverseur (15) recevant en entrée le signal /AS délivré par l'unité de traitement (1), signal matérialisant une demande d'échange de l'unité de traitement (1). La troisième entrée de la porte NON-ET (14) reçoit le signal F (fenêtre de masquage) délivré par
la sortie (41) d'un réseau logique programmable (4).
Une deuxième sortie (42) du réseau logique programmable (4) délivre un signal /MAS qui change de niveau sur le front montant suivant le changement de niveau du signal /AS comme représenté figure 6. Le réseau logique programmable (4), (PAL) reçoit en entrée d'une part le signal /AS, d'autre part un signal CLK et un signal d'horloge double DCLK délivrés par le circuit d'horloge (3). L'équation logique qui permet d'obtenir le signal MAS et de programmer le réseau (4) est la suivante:
MAS: = AS./CLK + MAS./(/AS.CLK).
A partir du signal MAS le réseau logique génère un deuxième signal F qui change de niveau une période d'horloge après le signal MAS. Ce signal F répond à l'équation logique suivante qui permet de programmer le
réseau logique (4).
F: = MAS./CLK + F./(/AS.CLK)
Tel qu'il est programmé, le signal F permet de garantir à la mémoire un temps de transfert correspondant à 1 cycle d'attente. Si le signal F n'était pas utilisé, il faudrait que la mémoire puisse émettre un signal d'acquittement /AC2' centré dans la période d'horloge correspondant aux phases S5-S6 (Fig.3). /AC2' ne serait activé que lorsque la mémoire serait disponible sur la demande d'échange, de manière a garantir que le transfert s'effectue avec 1 cycle d'attente, pas moins, pas plus. Pas plus pour ne pas augmenter la durée de l'échange inutilement, pas moins car il faut 1 cycle d'attente minimum dans le cas de cet
exemple pour que le transfert s'effectue correctement.
Cette solution est plus délicate a réaliser bien qu'elle paraisse équivalente à celle faisant intervenir les signaux /AC2 et F. En effet, la mémoire doit pouvoir émettre /AC2' dans une "fenêtre" dont l'étroitesse apparaît comme une contrainte compte tenu de la dispersion existant sur les temps de propagation des boitiers logiques. La largeur de cette fenêtre peut s'exprimer de la façon suivante: TCLK - LA(/AS)MT + a (/AC3)MT + A(/AC3)MM + 2 tpd BUS^ -Th (AC4) + Tsu (/AC43) TCLK est la période de l'horloge CLK du microprocesseur a (/AS)MT repésente la dispersion qui peut exister sur le
signal /AS émis par le module de traitement.
â(/AC3)MM chiffre la dispersion du signal /AC3 émis par
le module mémoire par rapport au signal /AS.
A (/AC3)MT est la dispersion sur le temps de réception du signal /AC3 par le module de traitement. (dispersion sur
le temps s'écoulant entre /AC3 et /AC4).
Tpd BUS caractérise le temps de propagation maximum des signaux /AS et /AC3 entre le Module de Traitement et le
Module Mémoire.
Th (/AC4) représente la zone de visibilité possible du signal /AC4 par le microprocesseur, après un front descendant de l'horloge CLK. Ce temps est estimé à 20 ns pour 68010, 10 Mhz et correspondrait, s'il était clairement indiqué par le contructeur, au temps de
maintien minimum à respecter sur /AC4.
Tsu (/AC4) est le temps de préaffichage minimum à respecter sur /AC4 par rapport au front descendant de CLK pour que le signal d'acquittement soit pris en compte ( à
coup sûr) par le microprocesseur.
Généralement, on constatera que la largeur de la fenêtre prend une valeur négative, ce qui signifie que cette solution n'est pas applicable sans artifice supplémentaire, alors que le procédé utilisant le signal de masquage F permet de résoudre le problème. Pour rendre la largeur de la fenêtre positive, on pourra, choisir des composants plus rapides (ce qui s'accompagenra généralement d'une moins bonne immunité au bruit), diminuer la dispersion sur l'émission de /AC3 et (ou) celle du temps de réception de /AC3 par l'adjonction de réglage sur le module mémoire et (ou) le module de traitement. Dans les cas les plus difficiles, il pourra être nécessaire de rendre dépendants les réglages du MT et du MM, ce qui revient à apairer les modules, solution peu
intéressante industriellement.
Le procédé demandant au module mémoire de cadrer l'émission d'un signal d'acquittement dans une période de l'horloge CLK conduit donc à de(s) réglage(s) spécifique (s) et du type analogique, alors que le mise en oeuvre du signal d'acquittement anticipé /AC2 et du signal de masquage F ne requiert sur le module de traitement qu'un réglage non spécifique du type digital et défini à l'avance. La figure 2 représente un mode de réalisation du circuit
(7) de génération du signal d'acquittement interne /AC3.
Ce circuit comprend une porte ET (28) à deux entrées, recevant sur sa première entrée un signal /TR (temps de repos du module mémoire) et sur sa deuxième entrée un signal /RZT (d'initialisation du module mémoire). Ce signal /RZT, est un signal d'initialisation de la machine généré par l'alimentation (non représenté) lors d'une mise sous tension de celle-ci ou d'une coupure secteur. I1 est actif au niveau bas pendant 20ms minimum et est utilisé pour effectuer une initialisation de tous les modules. Le signaL /TR quant à lui est délivré par le contrôleur (5), du module mémoire. La sortie de la porte ET (28) est reliée à l'entrée S (mise à "1") d'une bascule (210) de type D. L'entrée d'horloge H de cette bascule (210) reçoit le signal de sortie d'un inverseur 29 dont l'entrée reçoit
le signal /AS provenant du module de traitement (1).
L'entrée D de la bascule (210) reçoit un signal CYCLE
délivré par le contrôleur (5).
La sortie Q de la bascule (210) est branchée à la première entrée d'une porte NON-ET (211) à deux entrées et dont la deuxième entrée reçoit un signal /ACl délivré par le contrôleur (5). La sortie de la porte NON-ET (211) est branchée à une entrée d'une porte NON-ET (212) à deux entrées. La deuxième entrée de la porte NON-ET (212)
reçoit un signal MTCYCLE délivré par le contrôleur (5).
L'ensemble des liaisons assurant la transmission des signaux /TR, /RZT, CYCLE, /AC1, MTCYCLE constitue le bus BC. Le signal /AC3 est le signal d'acquittement interne généré par le module mémoire au module de traitement. Il provient soit de /AC1, signal d'acquittement classique délivré normalement par le contrôleur (5) et activé de manière à respecter dans le cas d'un fonctionnement asynchrone le temps minimum autorisé par le microprocesseur entre sa réception et l'instant o les données sont valides, soit de /AC2, signal d'acquittement anticipé qui ne sera transmis que si la mémoire était disponible au moment o le module de traitement a présenté la demande d'accès et que l'arbitre du contrôleur (5) a attribué la mémoire au module de traitement MT. Les signaux /ACl et /AC2 sont validés par le signal MTCYCLE délivré par le contrôleur (5). Ce signal MTCYCLE est actif lorsque la mémoire effectue un cycle pour le module de traitement. Le signal /AC2 est généré par la sortie Q d'une bascule (210) du type D qui reçoit comme horloge le signal /AS inversé par la porte (29) et comme donnée le signal CYCLE délivré par le contrôleur (5). Ce signal CYCLE est actif chaque fois que la mémoire travaille. La porte ET (28) dont la sortie est reliée à l'entrée S de la bascule (210) force le signal /AC2 au niveau haut (correspondant à une invalidation) pendant les temps de repos de la mémoire indiqués par le signal /TR au niveau bas ou lors d'une
initialisation du module (signal /RZT au niveau bas).
La manière dont sera générée le signal /AC2 dépend des trois cas de figure suivants: 1 - la mémoire est libre lorsque le module de traitement en demande l'accès et est attribuée au module de traitement par l'arbitre du contrôleur (5). Dans ce cas les signaux /TR et /RZT sont à 1 et le signal CYCLE est à zéro. Lorsque le signal /AS est activé, le signal /AC2 passe au niveau bas (actif, figure 3) et le signal /AC3 est activé lorsque le signal MTCYCLE est validé (indiquant une attribution de la mémoire au module de traitement). La fin du transfert signalée par l'invalidation du signal /AS provoque l'invalidation du signal MTCYCLE, donc celle du signal /AC3. La mémoire entre dans la phase de repos: ce i rI qui implique que le signal /TR est activé et invalide le
signal /AC2.
2 - la mémoire est libre lorsque le module de traitement en demande l'accès, mais n'est pas attribuée au module de traitement par l'arbitre du contrôleur (5). Lorsque le ]5 signal /AS est activé on retrouve les conditions du cas précédent. Le signal /AC2 est donc activé. Par contre le signal MTCYCLE n'est pas activé pendant le cycle en cours car la mémoire ne travaille pas pour le module de traitement. La fin du transfert en cours sera signalée par
l'activation du signal /TR qui invalidera le signal /AC2.
Lorsque la mémoire sera affectée au module de traitement,
seul le signal /AC1 sera transmis.
3 - la mémoire n'est pas libre lorsque le module de traitement en demande l'accès. Si le-signal /TR est actif (phase de repos), le signal /AC2 est passé au niveau haut (invalidation). Si le signal /TR n'est pas actif, le signal CYCLE est par contre validé car la mémoire est occupée lorsque le signal /AS est activé et le signal /AC2 reste invalidé. Lorsque la mémoire sera attribuée au module de traitement (MTCYCLE validé) seul le signal /AC1
sera transmis.
La figure 4 représente également les signaux échangés lors d'un cycle de lecture dans les conditions suivantes: mémoire libre lorsque le signal /AS est validé, mémoire attribuée au module de traitement par l'arbitre du
contrôleur (5), mais le procédé n'est pas mis en oeuvre.
Sur cette figure, on voit que les données auraient pu être lues sur le front descendant de S8 pour autant que la validation du signal d'acquittement /AC4 ait été enregistrée par l'unité de traitement au front descendant précédent S7. Ceci n'est pas possible dans le cas du fonctionnement classique, ne mettant pas en oeuvre le procédé, car la validation de /AC4 ne peut être détectée que sur le front descendant de S8. Par conséquent, la prise en compte des données ne peut se faire que sur le front descendant de S10 c'est-à-dire avec un cycle d'attente par rapport avec la disponibilité des données D. La figure 3 représente la chronologie des signaux échangés dans un cycle de lecture mettant en oeuvre le procédé lorsque la mémoire est libre lors de la validation du signal /AS et lorsque la mémoire est attribuée au module de traitement par l'arbitre du contrôleur (5) (ceci correspond au premier cas vu cidessus). Comme on l'a vu précédemment le signal /AC3 est activé lorsque le signal MTCYCLE est validé et le signal /AC2 est activé. Le signal /AC3 étant activé, la validation du signal F entraîne l'activation du signal /AC4 avec un léger retard dû au temps de propagation de la porte NON-ET (14). Dans le cas de la figure 3 le signal F est activé sur le deuxième front montant de l'horloge suivant la validation du signal /AS. Ce retard entre la validation du signal /AS et l'activation du signal F a été programmé sur le réseau logique (4), en fonction du temps T séparant le signal de demande d'échange /AS de l'apparition des signaux de données D, de façon que la validation du signal d acquittement du module de traitement /AC4 soit pris en compte par l'unité de traitement sur le front d'horloge descendant S6 qui précède le front descendant S8 de prise
en compte des données.
Il est bien évident que ce retard peut-être modifié, selon les besoins, de façon que les données soient lues sur le premier front descendant se présentant après l'apparition des données. Lors de la fin de cycle signalée par la désactivation de /AS, le signal /AC4 est invalidé tandis que le signal de fenêtre F est maintenu pendant encore un
cycle d'horloge CLK avant d'être invalidé.
Dans la figure 4 on a représenté les signaux d'acquittement /ACl et /AC4 qui sont produits normalement par le contrôleur mémoire à la suite de la réception du signal de validation des adresses /AS. Ainsi sur cette figure on voit que la mémoire a besoin d'un intervalle de temps T pour délivrer ses données à la suite de la réception du signal de validation d'adresse. Lorsqu'aucune relation de phase existe entre le fonctionnement de la mémoire et l'horloge du microprocesseur, le constructeur du microprocesseur, quant à lui impose que le signal d'acquittement soit émis vers le microprocesseur au plus tôt au bout d'un temps t4 = 65 ns avant les données. Par ailleurs ce signal d'acquittement /AC4 pour être vu par le microprocesseur doit être disponible au plus tard au bout d'un temps tl = 20 ns avant le front descendant de l'horloge et les données pour être lues par le microprocesseur doivent être disponibles au bout d'un temps tm au moins égal à 15 ns avant le front descendant de l'horloge. Compte tenu de ces contraintes on s'aperçoit que dans la majorité des cas de fonctionnement un cycle d'attente supplémentaire est introduit inutilement. La figure 4 représente pour /AC1 et D la situation défavorable dans laquelle le signal d'acquittement /AC1 ne peut pas être pris en compte sur le front descendant S6 de l'horloge du microprocesseur. Par conséquent ce signal est pris en compte au front descendant S8 suivant et ce n'est qu'au front descendant S1O suivant que les données peuvent être prises en compte par le microprocesseur. Dans ce cas la durée de maintien des données et la durée du cycle de lecture est rallongée d'un cycle d'horloge du microprocesseur par rapport au
fonctionnement représenté à la figure 3.
La figure 5 représente un cycle d'écriture dans lequel la mémoire (2) est libre lorsque le signal /AS est validé, la mémoire (2) est attribuée au module de traitement par l'arbitre mais le procédé de l'invention n'est pas mis en oeuvre comme pour le cycle de lecture de la figure 4. Pour un cycle d'écriture le contrôleur mémoire génère un signal d'acquittement /AC1 tenant compte du "temps de réaction mininum" du microprocesseur, audelà duquel les signaux émis par le microprocesseur ne seront plus garantis valides. Le cas défavorable pour la mémoire est celui o l'émission du signal /AC1 est asynchrone par rapport à l'horloge CLK du microprocesseur. Le signal /AC4 est echantillioné à partir de la phase S4 sur tous les fronts descendants de CLK. On rappelle que pour être certain que le signal /AC4 soit pris en compte, il faut respecter un temps de préaffichage de 20 ns par rapport au front descendant de CLK. Cependant il est tout à fait possible qu'un microprocesseur voie le signal d'acquittement /AC4 actif bien que le temps de préaffichage soit violé. Dans un microprocesseur 68010 commercialisé par MOTOROLA fonctionnant avec une horloge à 10 Mhz, pour être certain que le signal d'acquittement ne soit pas pris en compte sur un front descendant de CLK, il ne faut le valider que ns au moins après ce front. Un microprocesseur 68010 peut d'autre part invalider ses signaux immédiatement après le transfert, c'est-à-dire sur un front descendant de CLK. Le temps minimum de réaction d'un microporcesseur 68010, 10 Mhz commercialisé par MOTOROLA peut donc être estimé à 80 ns (en faisant abstraction de la logique associée au microprocesseur). Le signal /AC1 est donc généré de manière à permettre à la mémoire de terminer son cycle d'écriture dans le cas ou le microprocesseur réagit dans le temps minimum. Le signal /AC4 sera donc l'image du signal /AC1 chaque fois que le fonctionnement de la mémoire risque d'être désynchronisé par rapport au signal d'horloge CLK. (mémoire non disponible immédiatement pour le module de traitement lors de l'activation de /AS). La figure 5 représente un cas de transfert avec deux cycles d'attente. Il est possible de concevoir une mémoire qui aurait pu se contenter d'un transfert avec un seul cycle d'attente, cependant la contrainte évoquée à propos du timing de /AC1 fait que ce signal risque de ne pas être vu actif à temps par le microprocesseur si le temps de préaffichage n'est pas respecté. Pour gagner ce
cycle d'attente, le procédé peut à nouveau être appliqué.
Les signaux obtenus (sauf pour les données) sont identiques à ceux de la figure 3. Il est tout à fait possible qu'une mémoire nécessite un nombre de cycles d'attente différents pour la lecture et l'écriture. Il suffit de fournir au PAL (4) le signal, issu du microprocesseur, fournissant le type de cycle (lecture ou écriture) et de programmer le signal de masquage en conséquence. Supposons qu'il faille insérer 2 cycles d'attente en lecture et 1 seul en écriture. La sortie F du PAL (4) (Fig.9) pourrait être conservée mais ne serait plus reliée à une entrée de la porte 14. Une autre sortie séquentielle du PAL (4) (Fig.9) pourrait être utilisée pour générer le signal de masquage M dont l'équation serait la suivante:
M: = (R.F + /R. /MAS)./CLK + M. (/AS.CLK)
R est un signal issu du microprocesseur et fourni au PAL.
Il indique le type de cycle: lecture ou écriture. Si un plus grand nombre de cycles d'attente étaient nécessaires, on pourrait réaliser un compteur de cycles d'attente en utilisant des sorties séquentielles du PAL et les faire
intervenir dans l'équation du signal de masquage.
La figure 6 représente l'évolution des signaux lors de l'application du procédé à un ensemble comprenant un module de traitement et des modules mémoires dynamiques fonctionnant avec anticipation. Le mode de fonctionnement des mémoires dynamiques avec anticipation est intéressant lorsque toutes les adresses fournies par le module de traitement ne sontpas valides simultanément. C'est souvent le cas lorsqu'une unité de gestion mémoire est associée au microprocesseur. Les poids faibles de l'adresse, générée par le microprocesseur n'intervenant pas dans le processus de translation, (adresse physique découlant de l'adresse logique) sont utilisables par les mémoires lorsque /AS est activé. Les modules mémoires disponibles immédiatement pour un échange avec le module de traitement amorcent un cycle en mémorisant l'adresse ligne (activation du signal /RAS sur les mémoires), puis attendent de savoir s'ils sont concernés par l'échange avant de poursuivre le cycle. Un deuxième signal de validation issu du module de traitement valide les poids forts de l'adresse physique permettant au module concerné par l'échange de se décoder. Les autres modules mémoires
terminent le cycle comme un cycle de rafraîchissement.
La figure 6 illustre un cycle de lecture sur le module mémoire concerné par l'échange. Lorsque /AS a été généré, le module était disponible pour le module de traitement (au temps d'arbitrage près). Le signal /MAS valide les poids forts de l'adresse et est généré par la sortie (42) du circuit (4): il est ici synchrone du front avant de la phase S4. Le module qui s'est reconnu peut alors transmettre /AC2. L'interprétation des autres signaux est
la même que pour les cas précédents.
Une logique permettant de générer le signal d'acquittement /AC3 est représentée figure 7. Dans les figures 2, 7 et 8 on remarque que le premier chiffre des références correspond au numéro de la figure et les chiffres suivants correspondent à des éléments identiques. Ansi les références (28), (78),(88) désignent la même porte ET. La seule différence par rapport à la logique de la figure 2 est que le signal /AC3 n'est généré que si le module mémoire s'est décodé, ce qui est indiqué par le signal SELECT délivré par le contrôl81eur (5) à la troisième entrée d'une porte ET (712) à trois entrées. Le signal SELECT est ici nécessaire, car dans le cas du fonctionnement des mémoires dynamiques avec anticipation, MTCYCLE ne tient compte que de /AS. Inversement, lorsque le module mémoire dynamique n'anticipe pas ses cycles, ceux-ci ne sont amorcés (MTCYCLE valide) que si le module s'est décodé (le
signal MTCYCLE tient donc compte dans ce cas de SELECT).
Le procédé peut être appliqué à une mémoire vive statique ou a une mémoire morte. Dans ce cas, les mémoires n'utilisent que le signal validant l'ensemble des lignes d'adresses. Le fonctionnement est analogue à celui d'une
mémoire dynamique fonctionnant sans anticipation.
Une logique utilisable est celle de la figure 8, dans laquelle la porte NON-ET (812) à trois entrées reçoit sur sa troisième entrée le signal SELECT indiquant, lorsqu'il est actif, que le module mémoire s'est décodé. La porte ET (88) à deux entrées reçoit sur une première entrée un signal EXTCYCLE délivré par le contrôleur (5) et la deuxième entrée, la sortie d'une porte NON-ET (813) à deux entrées. La première entrée de la porte (813) est reliée à la sortie /Q de la bascule (810) et la deuxième entrée (813) est reliée à la sortie de l'unité de traitement (1) délivrant le signal /AS. Les autres éléments de la figure
8 sont câblés comme ceux de la figure 7.
Il est bien évident que d'autres modifications à la portée de l'homme de métier font également partie de l'esprit de
1 'invention.
Claims (9)
1. Procédé d'échange asynchrone entre un microprocesseur (1) et une mémoire dynamique (2) gérée par un contrôleur mémoire (5) caractérisé en ce qu'il comporte une étape de génération d'un signal d'acquittement /AC3 s'identifiant soit au signal /AC1 activé lorsque la m6moire n'est pas disponible lors de la demande d'échange, soit à un signal d'acquittement anticipé /AC2 synchrone de la demande d'échange matérialisée par un signal /AS délivré par le microprocesseur (1) lorsque la mémoire non occupée est attribuée au microprocesseur (1) et une étape de génération d'un signal de masquage F assurant le masquage du signal /AC3 dépendant du signal d'acquittement anticipé /AC2, pour garantir un temps de transfert minimum
compatible avec le temps d'accès T de la mémoire.
2. Procédé d'échange selon la revendication 1 utilisant un signal d'acquittement /AC2 et un signal de masquage F caractérisé en ce qu'il s'applique au fonctionnement avec
anticipation de mémoires dynamiques.
3. Procdé d'échange selon la revendication 1 utilisant un signal d'acquittement /AC2 et un signal de masquage F caractérisé en ce qu'il s'utilise avec une mémoire vive
statique ou une mémoire morte.
4. Dispositif permettant la mise en oeuvre du procédé selon la revendication 1 caractérisé en qu'il comprend un circuit (7) de génération d'un signal d'acquittement /AC3 suite à la demande d'échange matérialisée par le signal /AS, un circuit (4) de g6nération du signal de masquage F a partir de la demande d'échange /AS de l'unité de traitement (1) et des signaux (CLK, DCLK) d'une horloge (3) et une porte NON-ET (14) recevant, d'une part le signal d'acquittement /AC3 et d'autre part le signal de masquage F.
5. Dispositif selon la revendication 4 caractérisé en ce qu'il comprend une porte NON-ET (212) de validation de la transmission du signal d'acquittement /AC3 lorsque le contrôleur mémoire (5) attribue la mémoire au
microprocesseur (1) en délivrant le signal MTCYCLE.
6. Dispositif selon l'une des revendications 5 caractérisé
en ce que le circuit de génération comprend une porte NON-ET (211) recevant d'une part le signal d'acquittement ACl activé lorsque la mémoire n'est pas disponible, d'autre part le signal d'acquittement anticipé' /AC2 délivré par la sortie Q d'une bascule (210) du type D dont l'entrée d'horloge H reçoit le signal de demande d'échange inversé, AS, l'entrée D, un signal CYCLE délivré par le contrôleur (5) indiquant que la mémoire travaille et sur l'entrée de mise à "1", S un signal délivré par la sortie
d'une porte ET (28, 88, 78).
7. Dispositif selon la revendication 6 caractérisé en ce que la porte ET (28,78) reçoit d'une part un signal /TR délivré par le contrôleur (5), indiquant un temps de repos de la mémoire, d'autre part un signal /RZT délivré par
l'alimentation et indiquant une réinitialisation.
8. Dispositif selon la revendication 6 caractérisé en ce que la porte ET (88) reçoit d'une part un signal /EXTCYCLE délivré par le contrôleur (5) et indiquant un cycle de la mémoire (2), extérieur au microprocesseur, et d'autre part la sortie d'une porte NON-ET (813) dont une entrée reçoit le signal /AS de demande d'échange et une deuxième entrée
la sortie /Q de la bascule (840).
9. Dispositif selon la revendication 7 ou 8 caractérisé en ce que la porte NON-ET (712, 812) de validation de la transmission du signal d'acquittement reçoit également le signal SELECT délivré par le contrôleur (5) et indiquant
que le module mémoire s'est décodé.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8512000A FR2586118B1 (fr) | 1985-08-06 | 1985-08-06 | Procede d'echange de donnees entre un microprocesseur et une memoire et dispositif permettant la mise en oeuvre du procede |
| EP86401723A EP0211763A1 (fr) | 1985-08-06 | 1986-08-01 | Procédé d'échange de données entre un microprocesseur et une mémoire et dispositif permettant une mise en oeuvre du procédé |
| JP61184113A JPH0731621B2 (ja) | 1985-08-06 | 1986-08-05 | マイクロプロセツサとメモリとの間のデ−タ転送方法及び該方法を実施するための装置 |
| US06/893,931 US4855901A (en) | 1985-08-06 | 1986-08-06 | Apparatus for transferring data between a microprocessor and a memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8512000A FR2586118B1 (fr) | 1985-08-06 | 1985-08-06 | Procede d'echange de donnees entre un microprocesseur et une memoire et dispositif permettant la mise en oeuvre du procede |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2586118A1 true FR2586118A1 (fr) | 1987-02-13 |
| FR2586118B1 FR2586118B1 (fr) | 1990-01-05 |
Family
ID=9322014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8512000A Expired - Lifetime FR2586118B1 (fr) | 1985-08-06 | 1985-08-06 | Procede d'echange de donnees entre un microprocesseur et une memoire et dispositif permettant la mise en oeuvre du procede |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4855901A (fr) |
| EP (1) | EP0211763A1 (fr) |
| JP (1) | JPH0731621B2 (fr) |
| FR (1) | FR2586118B1 (fr) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4941083A (en) * | 1987-05-01 | 1990-07-10 | Digital Equipment Corporation | Method and apparatus for initiating interlock read transactions on a multiprocessor computer system |
| GB2226666B (en) * | 1988-12-30 | 1993-07-07 | Intel Corp | Request/response protocol |
| CA2023998A1 (fr) * | 1989-11-13 | 1991-05-14 | Thomas F. Lewis | Appareil et methode pour assurer la synchronisation d'echantillonnage |
| US5404137A (en) * | 1991-05-09 | 1995-04-04 | Levien; Raphael L. | High speed transition signalling communication system |
| US5481675A (en) * | 1992-05-12 | 1996-01-02 | International Business Machines Corporation | Asynchronous serial communication system for delaying with software dwell time a receiving computer's acknowledgement in order for the transmitting computer to see the acknowledgement |
| US5555437A (en) * | 1993-12-22 | 1996-09-10 | Adaptec, Inc. | Read-write state machine in a host interface for controlling read and write operations in a disk drive |
| US5734856A (en) * | 1994-04-05 | 1998-03-31 | Seiko Epson Corporation | System and method for generating supplemental ready signals to eliminate wasted cycles between operations |
| KR100625072B1 (ko) | 2002-01-29 | 2006-09-19 | 가부시키가이샤 제이텍트 | 전동 파워스티어링 장치 |
| US8117490B2 (en) * | 2005-11-30 | 2012-02-14 | Kelsey-Hayes Company | Microprocessor memory management |
| JP2010033255A (ja) * | 2008-07-28 | 2010-02-12 | Seiko Epson Corp | 信号同期化方法及び信号同期化回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4464715A (en) * | 1982-02-24 | 1984-08-07 | Daisy Systems Corporation | Memory accessing method |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4017840A (en) * | 1973-06-15 | 1977-04-12 | Gte Automatic Electric Laboratories Incorporated | Method and apparatus for protecting memory storage location accesses |
| US4055851A (en) * | 1976-02-13 | 1977-10-25 | Digital Equipment Corporation | Memory module with means for generating a control signal that inhibits a subsequent overlapped memory cycle during a reading operation portion of a reading memory cycle |
| US4050097A (en) * | 1976-09-27 | 1977-09-20 | Honeywell Information Systems, Inc. | Synchronization technique for data transfers over an asynchronous common bus network coupling data processing apparatus |
| JPS54123842A (en) * | 1978-03-17 | 1979-09-26 | Nippon Telegr & Teleph Corp <Ntt> | Memory unit |
-
1985
- 1985-08-06 FR FR8512000A patent/FR2586118B1/fr not_active Expired - Lifetime
-
1986
- 1986-08-01 EP EP86401723A patent/EP0211763A1/fr not_active Withdrawn
- 1986-08-05 JP JP61184113A patent/JPH0731621B2/ja not_active Expired - Lifetime
- 1986-08-06 US US06/893,931 patent/US4855901A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4464715A (en) * | 1982-02-24 | 1984-08-07 | Daisy Systems Corporation | Memory accessing method |
Non-Patent Citations (1)
| Title |
|---|
| MICROPROCESSORS AND MICROSYSTEMS, vol. 8, no. 7, septembre 1983, pages 324-337, Butterworth & Co. (Publishers) Ltd., Whitstable, Kent, GB; A. CLEMENTS: "The 68000 and its interface" * |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2586118B1 (fr) | 1990-01-05 |
| US4855901A (en) | 1989-08-08 |
| EP0211763A1 (fr) | 1987-02-25 |
| JPS6234252A (ja) | 1987-02-14 |
| JPH0731621B2 (ja) | 1995-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0166272B1 (fr) | Accès de bus pour processeur | |
| US5293491A (en) | Data processing system and memory controller for lock semaphore operations | |
| US4665483A (en) | Data processing system architecture | |
| CA2050129C (fr) | Arbitrage dynamique a partage de cycles pour bus | |
| US4270167A (en) | Apparatus and method for cooperative and concurrent coprocessing of digital information | |
| JP3057934B2 (ja) | 共有バス調停機構 | |
| US5901295A (en) | Address and data bus arbiter for pipelined transactions on a split bus | |
| US5418920A (en) | Refresh control method and system including request and refresh counters and priority arbitration circuitry | |
| JPH08255124A (ja) | データ処理システムおよび方法 | |
| JPH01502624A (ja) | 高速度低ピンカウントバスインターフェイス | |
| FR2586118A1 (fr) | Procede d'echange de donnees entre un microprocesseur et une memoire et dispositif permettant la mise en oeuvre du procede | |
| FR2503899A1 (fr) | Procede et dispositif de transmission de donnees numeriques | |
| US5805872A (en) | Apparatus for generation of control signals from the read cycle rate and read speed of a memory | |
| JPH06324988A (ja) | 非多重化非同期アドレス／データ・バス・システムを使用するデータ処理システム | |
| US4611279A (en) | DMA asynchronous mode clock stretch | |
| JPH0139138B2 (fr) | ||
| US5377334A (en) | Fast asynchronous resource master-slave combination | |
| US4539656A (en) | Memory access selection circuit | |
| US5708783A (en) | Data bus arbiter for pipelined transactions on a split bus | |
| FR2497596A1 (fr) | Machine informatique comportant une antememoire | |
| JPH0259552B2 (fr) | ||
| JP3987750B2 (ja) | メモリ制御装置及びｌｓｉ | |
| JPH03122745A (ja) | Ｄｍａ制御方式 | |
| JP2624388B2 (ja) | Ｄｍａ装置 | |
| JP2556268B2 (ja) | プログラムダウンロード方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |