FR2581816A1 - Poste telephonique numerique a haut-parleur - Google Patents

Abstract

Le téléphone de l'invention, relié à une ligne téléphonique, comprend un microphone 10, un haut-parleur 19, un codeur-décodeur 12 et un processeur de signal numérique 14. Des signaux entrants et sortants sont reçus de la partie distante et de l'abonné local, respectivement, et en réponse, des niveaux de signaux de bruit de fond et de signaux d'enveloppe entrants et sortants sont produits et comparés, et l'un des signaux entrant ou sortant est supprimé. Un contrôle automatique du gain des signaux sortants est prévu pour permettre une commutation non brutale des signaux sortants et empêcher le bruit de fond d'être transmis par le microphone 10. La présente invention permet aussi de détecter l'écho et la réverbération pouvant causer des commutations erronées. (CF DESSIN DANS BOPI)

Description

1 2581816

La présente invention concerne des postes téléphoniques en général et, plus particulièrement, un poste téléphonique numérique à

haut-parleur utilisé avec un autocommutateur privé numérique.

Un poste téléphonique ou téléphone à haut-parleur permet à un abonné local de converser avec un abonné distant sans tenir le combiné à son oreille. Le téléphone à haut-parleur comporend un microphone pour recevoir des signaux vocaux de l'abonné local, et un haut-parleur pour reproduire les signaux vocaux reçus du poste distant par l'intermédiaire d'une ligne téléphonique. Donc, une conversation normale peut avoir lieu entre les deux postes alors que les mains des

abonnés sont libres.

Un problème commun à tous les téléphones à haut-parleur connus est la réaction. L'utilisation simultanée du haut-parleur et du microphone peut provoquer l'établissement d'un trajet de réaction positive entre le hautparleur et le microphone, avec un gain en boucle fermée supérieur à 1, ce qui entra5ne une instabilité du système. Dans un type de télephone analogique à haut-parleur connu, on utilise une commutation commandée par la voix pour mettre en service soit le microphone, soit le haut-parleur, en réponse à la détection et à la comparaison des amplitudes relatives de signaux transmis par les canaux du microphone et du haut-parleur. L'autre appareil microphone ou haut-parleur est alors déconnecté pour éliminer ou "rompre" le

trajet de réaction et assurer ainsi la stabilité du système.

En pratique, ce téléphone à haut-parleur présente l'inconvénient que, si l'abonné distant parle, le téléphone à haut-parleur local se commute en mode haut-parleur (c'est-à-dire que son microphone est coupé). La partie distante a alors l'impression que la ligne est

devenue "morte", ce qui, à l'usage, s'avère désagréable.

Un second type de téléphone à haut-parleur connu est décrit dans la demande de brevet français No. 83 08754 déposée le 19 mai 1983 au nom de la demanderesse. Il comporte un circuit de commande de gain automatique pour atténuer les signaux sur les canaux du microphone et

du haut-parleur en fonction de leurs amplitudes relatives.

Dans ces deux téléphones à haut-parleur, les signaux vocaux reçus de la partie distante sont comparés avec une valeur de seuil prédéterminée et transmis par l'intermédiaire du haut-parleur s'ils 258181f sont supérieurs à celle-ci. En réalité, sur des lignes de grandes

distances, les signaux vocaux sont atténués pendant la transmission.

Donc, en pratique, il faut prévoir une valeur de seuil prédéterminée suffisamment petite pour que le haut-parleur soit activé en réponse à la détection de signaux vocaux reçus d'amplitude relativement faible. Il s'ensuit que, transmis par une ligne à longue distance, le bruit qui provient de la numérotation, de la diaphonie, etc., et qui a une amplitude généralement supérieure à la valeur de seuil, peut provoquer

des coemutations de canaux erronées de manière intempestive.

1l X Dans les téléphones à haut-parleur connus, les signaux sortants reçus par les microphones sont transmis à la partie distante si leurs amplitudes sont plus grandes qu'une autre valeur de seuil. Comme l'environnement acoustique dans lequel un téléphone à haut-parleur est utilisé peut varier d'un lieu à un autre, (par exemple d'un étage d'usine bruyant à un bureau calme), ladite valeur de seuil doit être réglée de telle sorte que les signaux de bruit de l'environnement acoustique ne déclenchent pas la commutation du microphone, ce qui entrainerait la transmission des signaux de bruit vers la partie distante. De plus, la dérive dans le temps des caractéristiques des composants de circuits en fonction de la température peut entraîner des variations des niveaux de seuil nécessitant des réglages pour lesquels on doit avoir recours, en pratique, aux services d'un

technicien qualifié.

Un autre inconvénient des téléphones à haut-parleur analogiques connus réside dans le fait que les signaux vocaux de la partie distante, qui sont amplifiés et diffusés par le haut-parleur, se réfléchissent parfois sur des murs ou d'autres réflecteurs de l'environnement acoustique de l'abonné local. Ces signaux d'écho sont reçus par le microphone et peuvent être détectés, de façon erronée, comme provenant de l'abonné local, provoquant la commutation au travail du microphone et la mise au repos du haut-parleur, et empêchant alors la réception ultérieure de signaux vocaux provenant de

la partie distante.

De plus, des commutations erronées et instables peuvent se produire entre les canaux de microphone et de haut-parleur des téléphones à haut-parleur connus, si des signaux vocaux entrants reçus de la ligne et si ceux reçus par le microphone ont des amplitudes à

peu près égales.

Dans un autre téléphone à haut-parleur connu, on utilise des boîtiers séparés pour le microphone et le haut-parleur pour essayer de remédier au problème que pose la commutation par la voix. La séparation du microphone et du haut-parleur réduit effectivement le gain de boucle à une valeur inférieure à 1, rendant ainsi le système stable. Bien que cet appareil permette un type de conversation plus normal, les deux boîtiers et les fils qui les accompagnent augmentent la complexité et le coût. De plus, l'abonné local est souvent tenté de parler directement dans le hautparleur plutôt que dans le microphone et il s'ensuit que l'amplitude et la clarté du signal transmis à la

partie distante sont réduites.

Dans la présente invention, on utilise une commutation numérique commandée par la voix pour assurer que, du microphone ou du haut-parleur, un seul d'entre eux est en service à un moment donné, éliminant donc le trajet de réaction. Ainsi, le microphone et le haut-parleur peuvent être logés dans un boîtier unique afin d'éviter les inconvénients du téléphone à haut-parleur connu qu'on a mentionné

en dernier.

Dans la présente invention, on produit des représentations d'enveloppe numériques des signaux vocaux entrants et sortants d'après des signaux vocaux sortants et entrants provenant respectivement du microphone et de la ligne téléphonique. On produit également des représentations numériques des bruits de fond de l'environnement de l'abonné local et de la ligne téléphonique-et on les compare avec les représentations d'enveloppe des signaux vocaux pour distinguer l'énergie de parole réelle du bruit présent sur les canaux respectifs du microphone et du haut- parleur (c'est-à-dire que le signal

d'enveloppe de parole "réel" est détecté).

Selon la présente invention, le bruit de fond est contrôlé continuellement de façon à corriger automatiquement ses écarts de niveau. Donc, le téléphone à haut-parleur numérique de la présente invention est auto-réglable, si bien que la commutation se fait en fonction de la détection de "parole réelle", ou signaux vocaux, quel

que soit le bruit de fond.

Ainsi, la présente invention remédie à l'inconvénient du télé-

phone à haut-parleur connu mentionné le premier, dans lequel il est nécessaire de faire régler un niveau de seuil supplémentaire par un technicien qualifié pour qu'il puisse fonctionner convenablement dans un environnement acoustique particulier, tel qu'une usine ou un bureau. Le temps d'attaque de l'enveloppe de parole produite est prévu inférieur à la période d'extinction. Ainsi, si l'abonné local fait une pause temporaire entre des paroles, et si des signaux de bruit de basse amplitude sont présents sur la ligne, le canal de microphone de l'abonné local se maintient au travail pendant l'extinction lente de l'amplitude de l'enveloppe de parole produite par l'abonné local, jusqu'à une amplitude inférieure à celle des signaux de bruit présents sur la ligne. Ainsi, l'inconvénient de la commutation de canaux

erronée est surmonté.

De plus, dans la présente invention, on met en oeuvre une fonction de commande de gain automatique pour les signaux du canal de microphone, afin de supprimer le bruit de fond de l'environnement acoustique local. Par exemple, si l'abonné local fait une pause en parlant, le bruit de fond est d'abord transmis à la partie distante, mais il s'atténue progressivement, si bien que la partie distante n'a pas l'impression que la ligne est devenue subitement morte à cause d'une conmutation de canal brutale. La fonction de commande de gain est prévue avec une attaque rapide et une extinction lente, de sorte que les débuts de mots ne soient pas tronqués quand l'abonné local continue à parler. Ainsi, comme la période d'extinction est lente,

l'atténuation de bruit ambiant est progressive.

La présente invention comporte également des circuits pour estimer l'écho escompté ou le niveau de perte au retour et produire un signal indiquant cette estimation. Le signal d'enveloppe de parole réelle est comparé avec, le niveau du signal de perte au retour ou d'écho escompté et on évite ainsi la commutation erronée du canal due

à la réception de signaux d'écho.

Le téléphone à haut-parleur numérique de la présente invention traite directement des mots MIC. On peut donc tirer parti des caractéristiques spéciales que présentent les auto-commutateurs privés modernes. Par exemple, une partie du traitement des signaux numériques de la présente invention peut être multiplexée sur une pluralité d'appareils téléphoniques à haut-parleur et sur des circuits de ligne ou des jonctions. Ainsi, le processeur de signal numérique peut être disposé sur un tableau de commande principal de l'auto-commutateur privé, et, par conséquent, chacun des téléphones à haut-parleur d'abonnés peut ne comprendre qu'un microphone, un haut-parleur et un codeur-décodeur pour convertir les mots MIC en signaux analogiques et vice-versa. Ce multiplexage du processeur de signal numérique permet de réaliser des économies et des gains de place considérables par

rapport aux téléphones à haut-parleur connus.

D'une manière générale, l'invention consiste en un poste téléphonique à haut-parleur à relier à des lignes de données

unidirectionnelles entrantes et sortantes transmettant des représen-

tations numériques de signaux analogiques entrants et sortants, le poste comprenant un microphone pour émettre les signaux analogiques sortants, un haut-parleur pour recevoir les signaux analogiques entrants, un codeurdécodeur relié au microphone et au haut-parleur, pour recevoir les signaux analogiques sortants et, en réponse,

produire leur représentation numérique, et pour recevoir la représen-

tation numérique des signaux analogiques entrants et, en réponse, reproduire ceux-ci, un processeur de signal numérique, comprenant des circuits pour recevoir les échantillons courants des signaux entrants et sortants, et produire, en réponse, des échantillons de signaux d'enveloppe entrants et sortants et des échantillons de signaux de bruit de fond sortants, des circuits pour détecter lesquels des précédents signaux entrants ou des précédents signaux sortants ont été supprimés par rapport aux autres, et aussi des circuits pour comparer l'un des échantillons de bruit de fond entrant ou sortant avec un échantillon correspondant des signaux d'enveloppe entrants ou sortants dans le cas o les précédents signaux sortants ou entrants ont été supprimés, et pour supprimer l'échantillon courant de signaux sortants ou entrants quand l'échantillon de signaux d'enveloppe correspondant

est supérieur à l'échantillon de signal de bruit de fond corres-

pondant. Plus particulièrement, l'invention consiste en un téléphone à

haut-parleur numérique destiné à être relié à des lignes unidirec-

tionnelles entrantes et sortantes transmettant des représentations numériques de signaux analogiques entrants et sortants, le téléphone comprenant un microphone pour émettre les signaux analogiques sortants, un haut-parleur pour recevoir les signaux analogiques entrants, un codeurdécodeur relié au microphone et au haut-parleur pour recevoir les signaux analogiques sortants et, en réponse,

produire leur représentation numérique, et pour recevoir la représen-

tation numérique des signaux analogiques entrants et, en réponse, reproduire ceux-ci. De plus, le téléphone de l'invention comprend un processeur de signal numérique relié aux lignes de données entrante et sortante et au codeur-décodeur, pour: - mémoriser un ou plusieurs signaux de seuil prédéterminés, - recevoir les représentations numériques des signaux entrants ou sortants et produire, en réponse, des représentations numériques de signaux d'enveloppe entrants et sortants et des représentations numériques de signaux de bruit de fond, respectivement, comparer l'une prédéterminée des représentations numériques de signaux d'enveloppe entrants ou sortants avec une représentation correspondante de signaux de bruit de fond entrants ou sortants, et - si la représentation numérique prédéterminée de signaux d'enveloppe est supérieure à la représentation correspondante des signaux de bruit de fond, supprimer l'autre représentation numérique de signaux sortants ou entrants, ou - si la représentation numérique prédéterminée de signaux d'enveloppe entrants ou sortants est inférieure à la représentation correspondante des signaux de bruit de fond, ajouter un des signaux de seuil prédéterminé à l'autre représentation numérique de signaux de bruit de fond sortants ou entrants, produire, en réponse, un signal somme, comparer celui-ci avec l'autre représentation numérique de signaux d'enveloppe sortants ou entrants et, si celle-ci est inférieure au signal somme, supprimer l'autre représentation numérique de signaux sortants ou entrants ou, si celle-ci est supérieure au signal somme, supprimer la représentation numérique prédéterminée de

signaux entrants ou sortants.

L'invention consiste aussi en une méthode pour supprimer l'un des signaux numériques entrant ou sortant sur des lignes entrante et sortante d'un téléphone à haut-parleur, comprenant les phases suivantes: recevoir des échantillons courants de signaux entrants et

sortants transmis par des lignes; produire, en réponse, des échan-

tillons de signaux d'enveloppe entrants et sortants et des échan-

tillons de signaux de bruit de fond entrants et sortants; détecter lesquels des précédents signaux entrants ou sortants ont été supprimés par rapport aux autres; comparer l'un des échantillons de bruit de fond entrant ou sortant avec l'échantillon de signaux d'enveloppe entrants ou sortants correspondant, si l'autre échantillon de signaux sortants ou entrants précédent a été supprimé, et; supprimer l'autre échantillon courant de signaux sortants ou entrants si l'échantillon de signaux d'enveloppe correspondant est plus grand que l'échantillon

de signal de bruit de fond correspondant.

Pour faciliter la description du fonctionnement de la présente

invention, quand on dira que l'un des canaux de microphone ou de hautparleur est au travail, ceci signifiera qre l'autre canal est au repos.

On comprendra mieux l'invention en se référant à la description

détaillée suivante, faite en relation avec les dessins, parmi lesquels: la Fig. lA est un bloc-diagramme de principe de l'invention dans sa forme la plus large, la Fig. lB est un bloc-diagramme de principe illustrant

l'invention reliée à une ligne téléphonique symétrique bidirec-

tionnelle, la Fig. 1C est un bloc-diagramme de principe illustrant une partie de processeur de signal numérique de l'invention reliée à un réseau de commutation numérique,

la Fig. 1D est un graphique illustrant une conversion ana-

logique-numérique de signal selon un code à loi v,

la Fig. 2 est un bloc-diagramme détaillé montrant les princi-

pales caractéristiques de la partie processeur de signal numérique de la présente invention, la Fig. 3 est un diagramme schématique des circuits de mémorisation et de traitement de données dans un exemple de réalisation préféré de la partie processeur de signal numérique de l'invention, la Fig. 4 est un diagramme schématique des circuits de commande et de base de temps de l'exemple préféré de la partie processeur de signal numérique de l'invention, la Fig. 5 est un bloc-diagramme d'un circuit de commande de gain de la présente invention, et

Z588161

la Fig. 6 est un organigramme de fonctionnement.

A la Fig. lA illustrant un bloc-diagramme de principe de l'invention, un microphone 10 est relié à un amplificateur 11 qui amplifie le signal analogique sortant. L'amplificateur 11 est relié à une entrée analogique d'un codeur-décodeur 12 qui convertit le signal analogique sortant en une représentation de signal à modulation par impulsions codées (MIC). Le signal MIC sortant MIC0 est appliqué, par o une ligne de données unidirectionnelle 13, à un processeur de signal numérique 14 qui le traite de manière à effectuer la commutation de canal voulue, la suppression de l'écho, etc., comme on l'expliquera à propos de la Fig. 2. Le signal sortant traité MIC ' est alors appliqué o à une ligne unidirectionnelle 15 sur une voie de transmission de

signal MIC.

Un circuit de commande de gain 16A est relié à la ligne 15 et au processeur de signal numérique 14 pour réaliser la commande de gain du canal de microphone sus-mentionnée. En fonctionnement, le circuit de commande de gain 16A reçoit le signal sortant numérique traité MIC '1 o et un signal de commande prédéterminé provenant du processeur de signal numérique 14, et réalise le réglage du gain de signal par conversion en un code linéaire à 13 bits et des opérations de décalage ultérieures, décrites plus en détail dans la suite, à propos de la Fig. 5. Le signal de gain réglé MIC0 ' est réappliqué à la ligne 15 o

pour une autre émission.

Un signal numérique entrant- MICi, provenant d'une ligne unidirectionnelle 16, est reçu par le processeur de signal numérique 14, appliqué à son canal d'entrée, puis traité comme on l'expliquera ci- dessous en se référant à la Fig. 2. Le signal numérique entrant traité résultant MIC.' est alors appliqué au codeur-décodeur 12 par l'intermédiaire d'une ligne unidirectionnelle 17. Le codeur-décodeur 12 produit une représentation analogique du signal numérique entrant MIC.' et l'applique à un amplificateur 18 pour amplification et i

diffusion par le haut-parleur 19.

Le processeur de signal numérique 14 détecte lequel des canaux MIC entrant ou sortant était au travail à l'échantillon précédent, et si les paramètres d'amplitude des échantillons de signaux d'enveloppe produits à partir des échantillons courants de MIC. ou MIC sont plus i o grands que les échantillons de signaux de bruit de fond respectifs, que les échantillons de signaux d'écho, et que les échantillons de signaux de seuil prédéterminés. Il provoque, selon le résultat, la

commutation du canal de microphone ou du canal de haut-parleur.

De plus, le processeur de signal numérique 14 peut être utilisé pour produire des tonalités programmables telles qu'une tonalité de sonnerie et une tonalité de poste occupé qui sont transmises au haut-parleur 19, comme on le décrira plus en détail dans la suite, à

propos des Figs. 3 et 4.

En se référant maintenant à la Fig. lB, montrant le poste téléphonique de l'invention reliée à une ligne téléphonique à deux fils symétriques, par des fils de pointe et de nuque 20. Le processeur de signal numérique 14 est relié, par l'intermédiaire des lignes unidirectionnelles 15 et 16, à un second codeur-décodeur 21, lui-même relié, par l'intermédiaire de fils dissymétriques de sortie 22A et d'entrée 22B, à un joncteur analogique 23 relié aux fils de pointe et

de nuque T et R, 20.

Un signal sortant du microphone 10 est converti en signal numérique MIC, dans le codeur-décodeur 12. Le signal MIC0 est appliqué au processeur 14 pour réaliser la commutation de canal sus-mentionnée, etc., et, en réponse, un signal sortant MIC ' est o produit. Le signal MIC ' est réglé en gain dans le circuit de commande o de gain 16A, réappliqué à la ligne 15, converti en un signal analogique sortant dans le codeur-décodeur 21, puis transmis au joncteur 23 qui le transmet aussi, par les fils 20, à un bureau central distant, etc. Un signal entrant sur les fils 20 est appliqué au joncteur 23 qui effectue diverses conversions avec adaptation d'impédance et tranmet le signal entrant au fil d'entrée dissymétrique 22B, d'une manière connue. Du fil 22B, le signal entrant est alors reçu par le codeur-décodeur 21 qui le convertit en un signal numérique entrant MIC i. Il est ensuite appliqué au processeur 14 pour la commutation de i' canal, etc. Le signal numérique entrant traité MIC.' est alors

transmis au codeur-décodeur 12 pour être converti en signal analo-

gique, puis transmis au haut-parleur 19.

En se référant maintenant à la Fig. lC, une pluralité de lignes unidirectionnelles 24 de la voie de transmission de signaux MIC sont montrées reliées à un réseau de commutation numérique 25 pour sélecter Z58181f

des signaux MIC provenant de deux paires de lignes unidirectionnelles.

Chacune des lignes 24 peut être reliée à d'autres réseaux de commutation numériques 25 ou d'autres codeurs-décodeurs 12 ou 21. Le réseau de commutation numérique 25 est bien connu et il multiplexe le fonctionnement du processeur de signal numérique 14 entre une pluralité de téléphones à haut-parleur et de lignes extérieures, comme

on l'a expliqué ci-dessus.

En fonctionnement, une première paire et une seconde paire prédéterminées de lignes numériques unidirectionnelles est sélectée par le réseau 25, en réponse à la réception d'un signal de commande prédéterminé CTRL provenant d'un dispositif de commande extérieur, tel qu'un microprocesseur (non montré). Les signaux transmis par les lignes unidirectionnelles sont appliqués au processeur 14 de façon à réaliser la commutation de canal mentionnée ci-dessus, etc. Les lignes de la première paire sélectée sont, en pratique, reliées à des lignes unidirectionnelles telles que les lignes 15 et 16 de la Fig. 1A. Les lignes de la seconde paire sélectée sont, en pratique, reliées aux lignes unidirectionnelles 13 et 17. Les signaux traités MIC ' et MIC.' o 1 et reçus du processeur de signal numérique 14 sont appliqués, par le

réseau 25, à la seconde paire de lignes 24.

Avant de continuer, on se reportera brièvement à la Fig. 1D pour décrire la technique de codage MIC à loi Ml connue qui est utilisée

dans la présente invention.

Les signaux MIC sont fréquemment comprimés pour être transmis par des lignes telles que 15, 16, 13, 17, 24, etc. En Amérique du Nord, la compression numérique est mise en oeuvre selon ce qu'on appelle communément le code à loi u, alors qu'en Europe, elle est effectuée selon un code à loi A. Dans le code à loi, le bit de poids le plus élevé d'un échantillon de signal MIC est un bit de signe, un

"1" indiquant une amplitude positive et un "0" une amplitude négative.

Sur le graphique de la Fig. 1D, des amplitudes analogiques sont en abscisses et les valeurs d'échantillon MIC en ordonnées. Une première pluralité de bits de poids moindres représente un segment d'amplitude prédéterminée du signal. Trois segments sont illustrés à la Fig. 1D par la référence numérique 26. Une seconde pluralité de bits de poids encore moindres représente un niveau d'amplitude discret dans le segment. Une série de niveaux d'amplitude discrète est illustrée par il la référence numérique 27, Fig. 1D. Par exemple, un code à loi M de 8 bits consiste, en pratique, en un bit de signe de poids fort, 3 bits qui désignent le segment et 4 bits correspondant à un des seize

niveaux d'amplitude particulier dans le segment. Les signaux analo-

giques sont convertis en signaux MIC à loi J, et vice-versa, dans le codeur-décodeur 12 montré à la Fig. lA et les codeurs-décodeurs 12 et

21, Fig. lB, d'une manière bien connue.

En se référant maintenant à la Fig. 2, un bloc-diagramme détaillé est montré, illustrant le processeur de signal numérique 14 de l'invention (Figs. 1A, lB et 1C). Les signaux MIC entrants et

sortants, MICi et MICo, sont transmis par les lignes unidirec-

tionnelles 16 et 13, reliées aux circuits tampons 200. Les tampons 200 sont reliés -aux bornes MIC IN et MIC OUT d'un accumulateur 201. Les signaux entrants et sortants traités MIC.' et MIC ' sont transmis aux lignes unidirectionnelles 17 et 15, respectivement. Les lignes 16, 13, 17 et 15 correspondent aux lignes des Fig. 1A, lB et 1C numérotées de manière similaire. Les signaux entrants et sortants MIC. et MIC sont ! o reçus par l'accumulateur 201 sous le contr8le d'un circuit de base de temps et de commande 202 relié aux entrées de commande CTRL de l'accumulateur 201 par l'intermédiaire d'un bus 203. La sortie QR de l'accumulateur 201 est reliée à l'entrée S1 d'une unité logique

arithmétique ALU 204 décrite plus en détail ci-dessous.

Un registre de détection d'enveloppe de microphone 205 et un registre de détection d'enveloppe de ligne 206 servent à mémoriser temporairement des valeurs d'échantillons numériques correspondant aux

enveloppes des signaux sur les canaux de microphone et de haut-

parleur, respectivement, comme on le décrira plus en détail dans la suite. Un registre de détection de bruit de microphone 207 et un registre de détection de bruit de ligne 208 servent à mémoriser des valeurs d'échantillons numériques correspondant aux enveloppes des signaux de bruit transmis respectivement par les canaux de microphone et de ligne. Ainsi, la valeur d'échantillon de bruit de fond mémorisée représente l'amplitude moyenne de bruit ambiant associée à l'un des canaux de microphone ou de haut-parleur. Par exemple, les signaux reçus de la partie distante tendent à faire apparaître le bruit ambiant moyen plus élevé à cause de la diaphonie et des interférences

12 -

à 60 Hz provenant de fils du secteur, etc., alors que les signaux reçus' de l'abonné local font apparaître des signaux de bruit dûs au

bruit ambiant.

Un registre de seuil 209 mémorise les valeurs de seuil numériques prédéterminées à comparer avec les valeurs d'échantillons d'enveloppes mémorisées dans les registres 205 et 206. Une série d'opérations (parmi lesquelles ladite comparaison) sont réalisées, dans l'unité logique ALU 204, sur les valeurs de seuil numériques et sur les valeurs numériques mémorisées dans les registres 205, 206, 207 et 208, comme on le décrira plus en détail dans la suite. De ces opérations, résulte ensuite la commutation des canaux de microphone et

de haut-parleur.

Un registre RAMP 210 sert à mémoriser une valeur indicative de l'écho estimé (quand le canal de haut-parleur est au travail) ou de la perte prévue de renvoi du microphone (quand le microphone est au travail). Le registre RAMP 210 est utilisé pour éviter des erreurs de commutation de canaux dues à des signaux d'écho ou de réverbération,

comme on l'expliquera plus en détail dans la suite.

Des registres 211, 212 et 214 servent à mémoriser temporairement les résultats d'opérations prédéterminées mentionnées ci-dessus, comme

on le décrira plus en détail dans la suite.

La sortie OUT de l'unité logique 204 est reliée à l'entrée IN de l'accumulateur 201 et aux entrées respectives S1 des registres 205 à 214. Les sorties série SO des registres 205 à 214 sont reliées ensemble, et à l'entrée S2 de l'unité logique 204.

Le circuit de commande et de base de temps 202 est relié aux entrées de commande de l'accumulateur 201, des circuits tampons 200 et de l'unité logique ALU 204, et aux entrées d'activation E des

registres 205 à 214, par l'intermédiaire du bus de commande 203.

Une bascule de commande 216 constitue une mémoire à un seul bit qui sert à mémoriser un signal numérique indiquant lequel des canaux de ligne ou de microphone a été précédemment au travail pendant le

traitement de l'échantillon de signal MIC précédent.

En pratique, dans les autocommutateurs privés numériques modernes, on emploie une trame d'intervalles de temps pour transmettre et recevoir des signaux MIC. Dans l'exemple de réalisation préféré prévu pour être utilisé avec le système portant le nom de MITEL ST-BUS

13 258 1816

(ST-BUS est une marque canadienne enregistrée au nom de MITEL Corp.), une "trame" de signaux numériques consiste, en pratique, en 32 intervalles de temps MIC de huit bits. Les échantillons de. signaux entrants MIC. et sortants MIC sont transmis, en pratique, durant des intervalles de temps prédéterminés parmi les 32. Alors que ci-dessus, MICi, MICi', MIC et MIC ' représentaient des signaux constitués de séquences d'échantillons MIC, dans la suite,

ces termes désigneront des échantillons individuels de signaux MIC.

En fonctionnement, en se référant à la Fig. 2 et à l'organi-

gramme de la Fig. 6, un échantillon de signal de microphone MIC, transmis pendant un intervalle de temps prédéterminé d'une première trame (appelée trame impaire), est reçu du microphone de l'abonné local par la ligne 13, mémorisé dans les tampons MIC 200, et chargé ensuite dans l'accumulateur 210 sous le contrôle du circuit 202,

d'après la phase 1A de l'organigramme.

L'échantillon de signal de microphone reçu MIC est une o représentation en code à loi/À, comme on l'a décrit ci-dessus. En code linéaire, le bit de poids le plus élevé à "1" d'un échantillon indique une valeur négative. Bien qu'une totale conversion d'échantillons de signaux MIC en code linéaire ne soit pas nécessaire pour réaliser sur eux des opérations arithmétiques, leur bit de poids le plus élevé (c'est-à-dire le bit de signe) est remis à "0" de façon à réaliser une opération de complément à 2 dans l'unité logique ALU 204. A la phase 1 de l'organigramme, l'échantillon MIC est redressé dans l'accumulateur o

201 en annulant le bit de signe sous le contrôle du circuit 202.

Le registre de détection de crête de microphone 205 contient une valeur d'échantillon numérique représentant l'amplitude instantanée de l'enveloppe du signal sur le canal de microphone durant l'échantillon

précédent, appelé Pu(n-1).

L'échantillon de microphone redressé, nommé RECT (n), est u appliqué à l'entrée S1 de l'unité logique ALU 204. P (n-1) est appliqué du registre 205 à l'entrée S2 de l'unité logique 204, sous le contrôle du circuit 202. P (n-l) est soustrait de RECT (n) dans

U U

l'unité 204, au moyen d'une addition avec complément à 2. Le résultat de la soustraction RECT (n)-P (n-1) est appliqué à l'entrée IN de l'accumulateur 201. Si le résultat est négatif, ce qui est indiqué par le bit de poids fort à "1", l'amplitude du signal de microphone est décroissante et le résultat RECTu(n)-Pu(n-l) est alors décalé de huit bits vers la droite dans l'accumulateur 201 sous la commande du circuit 202. Le décalage de 8 bits vers la droite du résultat correspond à une division d'amplitude par 256. Si la soustraction dans l'unité 204 donne la valeur "0" pour le bit de poids fort, indiquant que l'amplitude du signal de microphone augmente, le résultat RECT u (n)-P (n-l) est décalé de 5 bits vers la droite dans l'accumulateur

201 (ce qui correspond à une division par 32).

Le résultat décalé est alors appliqué à l'entrée S1 de l'unité 204 et ajouté à la valeur précédente Pu(n-l). Le résultat de cette

addition est mémorisé dans le registre 205.

La somme résultante dans le registre 205 est la valeur d'échantillon courant du signal d'enveloppe de microphone Pu(n) et elle peut être représentée par la formule: Pu(n) = Pu(n-1) +[RECTu(n) - P (n-lJ/32 si l'amplitude de signal de microphone croit, ou Pu(n) = Pu(n-1) + 1ECTu(n) Pu (n-l)/256

si l'amplitude de signal sortant décroît.

Le signal d'enveloppe, engendré à partir des valeurs d'échan-

tillon successives de Pu(n), trace approximativement l'enveloppe du signal de microphone et a des temps d'attaque et d'extinction lente modérés. A la phase 2 de l'organigramme, la valeur d'échantillon courant P (n) est décalée dans l'accumulateur 201. La valeur d'échantillon du u bruit de fond de microphone précédente N (n-1), mémorisée dans le registre 207, est soustraite de P (n) dans l'unité 204. Si le résultat u de cette soustraction est positif, N (n-1) est incrémenté de "1" dans l'unité 204, formant ainsi la valeur d'échantillon de bruit de fond de microphone N (n) qui est ensuite appliquée au registre de détection de u

bruit de microphone 207. Si le résultat de la soustraction sus-

mentionnée est négatif, la valeur du bruit de fond précédente est

décrémentée de 8 dans l'unité 204.

En incrémentant la valeur du bruit de fond de "1" et en la

décrémentant de "8" selon le résultat de la soustraction sus-

mentionnée, les registres de détection de bruit 207 et 208 fonc-

tionnent essentiellement comme des détecteurs de crête négative pour les registres détecteurs d'enveloppe 205 et 206, respectivement, (c'est-àdire que les registres 207 et 208 font apparaître des

attaques longues et des extinctions courtes).

A la phase 3 de l'organigramme, un échantillon courant du signal entrant (ou de ligne) MIC. est chargé dans les tampons 200 et appliqué ensuite à l'accumulateur 201. L'échantillon MIC. est redressé dans l'accumulateur 201, comme on l'a expliqué ci-dessus à propos du canal de microphone, et il en résulte l'échantillon de signal de ligne courant nommé RECTL(n). Une valeur d'échantillon précédente du signal d'enveloppe de ligne PL(n-1) , mémorisée dans le registre de détection d'enveloppe de ligne 206, est soustraite de RECTL(n) dans l'unité 204 et décalée de 5 ou de 8 bits vers la droite sous le contrôle du

circuit 202, comme on l'a expliqué ci-dessus à propos de la phase 1.

Le résultat est additionné à PL(n-1) et mémorisé dans le registre de

détection d'enveloppe de ligne 206.

L'échantillon courant du signal d'enveloppe de ligne PL (n) peut être représentée par la formule: PL(n) = P L(n-1) + LRECTL (n)-PL(n-lV32 si l'amplitude du signal entrant croit, ou PL(n) = PL(n-l) + RECTL(n)-PL(n-1) V256,

si l'amplitude du signal entrant décroît.

A la phase 4 de l'organigramme, la valeur d'échantillon courant du bruit de fond de ligne NL(n) est calculée et mémorisée dans le registre de détection de bruit de ligne 208, d'une manière similaire au calcul de l'échantillon du bruit de fond de microphone, décrit

ci-dessus à propos de la phase 2 de l'organigramme.

Les valeurs des bruits de fond produites à partir des échantillons successifs de Nu(n) et NL(n) représentent les amplitudes des bruits ambiants moyennes sur les canaux de microphone et de ligne, respectivement, elles ont des longs temps d'attaque et d'extinction et, par conséquent, ne réagissent pas à des valeurs d'échantillons parasites de signaux d'enveloppe sur les canaux de microphone ou de ligne. A la phase 5 de l'organigramme, le contenu du registre RAMP 210 est chargé dans l'unité 204 o il est décrémenté de 1. La valeur décrémentée de RAMP est alors mémorisée dans le registre RAMP 210

comme on l'expliquera plus en détail dans la suite.

En se référant à nouveau à la phase lA, le circuit 202 détermine si la trame MIC en cours est paire ou impaire. Si la trame en cours

est paire, la phase 6 est executée.

Les opérations décrites ci-dessous, se rapportant aux phases 6 à 14 de l'organigramme, sont réalisées sur les valeurs d'échantillons courants mémorisées dans les registres 205 à 214. C'est pourquoi l'indice "(n)" a été omis dans l'organigramme et la suite de la

description.

L'information indiquant lequel du canal de ligne ou du canal de

microphone était le plus actif sur l'échantillon précédent (c'est-à-

dire quel canal était au travail) est -mémorisée dans la bascule de commande 216. Dans un exemple de réalisation satisfaisant de l'invention, un "1" mémorisé dans la bascule 216 indiquait que le canal de hautparleur était précédemment au travail et un "0" que

c'était le canal de microphone.

La valeur du bit mémorisé dans la bascule 216 est détectée sous le contr8le du circuit 202 pour déterminer quel canal était au travail sur l'échantillon précédent, ce qui correspond à la phase 6 de

l'organigramme de la Fig. 6.

Si le canal de microphone était au travail, selon la phase 7A de l'organigramme, l'échantillon N mémorisé dans le registre 208 est u soustrait dans l'unité 204 de l'échantillon P. L'échantillon de u

signal de microphone réel résultant est mémorisé dans le registre 211.

Si le résultat de la soustraction à la phase 7A est positif, indiquant que l'abonné local parle encore, le canal de microphone reste au travail et le résultat emmagasiné dans le registre 211 est chargé dans l'accumulateur 201 o il est multiplié par 8 (c'est-à-dire décalé de trois bits vers la gauche). La valeur mémorisée dans le registre RAMP 210 est alors soustraite de 8(Pu-N) dans l'unité 204 et

le résultat est mémorisé dans le registre 214, selon la phase 8A.

17 2581816

Si la valeur mémorisée dans le registre RAMP est inférieure à

8(P -N), le registre RAMP 210 est chargé avec la valeur 8(Pu-Nu).

C'est la phase 9A. Ainsi, la valeur mémorisée dans le registre RAMP

210 suit ou trace les crêtes des signaux sur le canal de microphone.

En considérant à nouveau la phase 5, le contenu du registre RAMP 210 est décrémenté à chaque trame alternée et, ainsi, la valeur mémorisée dans le registre RAMP 210 tend lentement vers zéro quand il n'y a pas

de parole sur le canal de microphone.

A la phase 10, la valeur (P -N) mémorisée dans le registre 211 est comparée à une valeur de seuil de parole T. Si le résultat de la u comparaison est positif, l'énergie vocale est considérée comme étant présente sur le canal de microphone et le circuit 202 produit un signal de commande prédéterminé sur le bus 203, qui est mémorisé, à la phase 11A, dans une bascule de commande de gain décrite ci-dessous à

propos de la Fig. 5.

Si le signal sortant était précédemment atténué, le circuit de commande de gain 16A, Figs. 1A, B et C, augmente le gain du signal sortant après 256 trames. Si la comparaison de la phase 10 donne un résultat négatif, la diminution du gain des signaux sortants sur le canal de microphone est provoquée après 2 048 trames, selon la phase 11B. Dans l'exemple de réalisation préféré de l'invention, on utilise quatre niveaux de gain: 18dB, -12dB, -6dB et OdB. Le gain est réglé en recevant l'échantillon de microphone MIC ' de l'accumulateur 201, o en le convertissant en code linéaire, en décalant un nombre prédéterminé de ses bits vers la droite, en le reconvertissant en code à loi M dans le circuit de commande de gain 16A, et en remémorisant ensuite la valeur d'échantillon décalée dans l'accumulateur 201, comme

on l'expliquera ci-dessous à propos de la Fig. 5.

A la phase 12A, le haut-parleur 19 est coupé en transmettant le "code silence" aux tampons 200. Le code silence comprend une séquence d'échantillons de signaux MIC dont chacun consiste en une pluralité de signaux numériques de niveau bas (c'est-à-dire "0"). La génération du code silence sera expliquée plus en détail dans la suite, à propos des

Figs. 3 et 4.

Si le résultat de la soustraction dans la phase 7A est négatif (c'est-àdire s'il n'y a pas d'énergie vocale sur le canal de microphone), l'occasion est donnée au canal de haut-parleur de passer

2 581816

à l'état de travail. D'abord, le contenu du registre 208 est soustrait de la valeur PL mémorisée dans le registre 206. Le résultat (PL-NL) est alors mémorisé dans le registre 212. Puis, le signal mémorisé dans le registre RAMP 210 est soustrait de (PL-NL) pour retrancher toutes les traces de signal de perte par retour du microphone des valeurs mémorisées dans le registre de détection de crête de ligne 206. Le résultat de cette soustraction est alors comparé à la valeur de seuil THL. Si le résultat est négatif, la commande n'est pas donnée au canal de haut-parleur et le haut-parleur reste encore au repos, dans la phase 12A. Si le résultat de la soustraction dans la phase 13A est positif, la commande est transférée au canal de haut-parleur en mettant à "0" le bit mémorisé dans la bascule de commande 216, dans la phase 14A. Ainsi, quand le programme est bouclé et revient à la phase 6, le "0" mémorisé dans la bascule de commande 216 indique que le

canal de haut-parleur est au travail.

Ensuite, la valeur (PL-NL) mémorisée dans le registre 212 est multipliée par 16 (c'est-à-dire décalée de 4 bits vers la gauche dans l'accumulateur 201), mémorisée dans le registre 214 et comparée, à la phase 8B, avec le contenu du registre RAMP 210. Si le résultat de cette comparaison est négatif, le microphone est mis au repos dans la phase 12B, en produisant et en transmettant une tonalité de silence à la partie distante. Si le résultat de la comparaison est positif, le registre RAMP 210 est chargé avec la valeur 16(PL-NL) mémorisée dans

le registre 214.

La valeur 16(PL-NL) est une estimation de l'amplitude de signal d'écho prédite. Le gain de signal entre le haut-parleur 19 et le microphone 10, avec les amplificateurs 11 et 18, Figs. 1A et lB, est, en pratique, de 20 dB (de là la multiplication par 16). Si l'amplitude prédite (16(PL-NL) est supérieure à la valeur mémorisée dans le registre RAMP 210, elle est rentrée dans le registre RAMP 210. Le registre RAMP est continuellement mis à jour dans ce sens et décrémenté selon la phase 5, de sorte que la commutation de canal due

à des signaux d'écho est virtuellement éliminée.

A la phase 12B, en transmettant le code silence aux tampons 200, le microphone est effectivement mis au repos, de façon à assurer qu'il ne renvoie pas les signaux provenant du haut-parleur à la partie distante. Les phases 7B, 13B et 14B correspondent aux phases 7A, 13A et 14A décrites ci-dessus. Ainsi, les phases exécutées alors que le canal de haut-parleur est au travail correpondent aux phases décrites ci-dessus avec le canal de microphone au travail, sauf qu'en raison du gain élevé (20 dB) entre le haut-parleur 19 et le microphone 10, on utilise le facteur de multiplication 16 au lieu de 8 pour le canal de

microphone, afin d'obtenir une suppression de réverbération suffi-

sante. De plus, la commande du gain de microphone est inutile quand le canal de haut-parleur est au travail. Comme on l'a expliqué ci-dessus,

la commande du gain de microphone élimine effectivement la trans-

mission, à la partie distante, du bruit de l'abonné local utilisant un téléphone à haut-parleur, mais elle est ensuite superflue quand le

canal du haut-parleur est au travail.

- Si la partie distante cesse de parler, et si ses dernières paroles se reflètent sur un mur ou un autre réflecteur dans l'environnement acoustique du téléphone à haut-parleur de l'abonné local, provoquant des signaux d'écho, le microphone 10 reçoit ceux-ci

et les applique aux tampons 200 durant des échantillons ultérieurs.

Comme le registre RAMP 210 suit les crêtes de signal sur le canal de hautparleur, la valeur mémorisée dans le registre RAMP 210 devient grande. Comme la partie distante a cessé de parler, la valeur de PL est petite et la soustraction dans la phase 7B donne un résultat négatif. Dans la phase 13B, le signal d'écho de microphone mémorisé dans le registre RAMP 210 est soustrait de la valeur (P -Nu) mémorisée dans le registre 211. Le résultat de cette soustraction est alors

comparé à une valeur de seuil THu, mémorisée dans le registre 209.

Comme la valeur mémorisée dans le registre RAMP 210 est grande, le résultat de la soustraction dans la phase 13B est négatif. Ce résultat négatif indique que le canal de ligne reste au travail. En d'autres termes, si la partie distante fait une pause en parlant, les signaux d'écho récupérés par le microphone 10 du téléphone à haut-parleur de l'abonné local ne sont pas assez importants pour que

le canal du microphone se remette au travail.

Si les deux parties restent silencieuses une fois que les signaux d'écho ont diminué, PL reste faible et les soustractions

ultérieures selon les phases 7B et 13B donnent des résultats négatifs.

Le canal de ligne reste donc au travail. Toutefois, la valeur mémorisée dans le registre RAMP 210 est décrémentée à chaque trame MIC alternative reçue (phase 5) et retourne progressivement à zéro. Le canal de ligne reste au travail tant que l'amplitude du signal de microphone réel (P uNu), enregistrée dans le registre 211, est plus petite que la somme des valeurs produites par TH et RAMP. La valeur u de seuil TH établit un niveau de seuil en dessous duquel il n'y aura u pas de commutation erronée due à la réception de signaux de faible amplitude sur le canal de microphone (par exemple du bruit parasite, etc.). Selon le même principe, si l'abonné local et la partie distante commencent à parler simultanément et avec la même force, le canal qui

était au travail auparavant reste au travail.

Si, toutefois, l'abonné local commence à parler alors que la partie distante fait une pause, l'échantillon en cours de P devient u plus grand que la somme de N et de la valeur de seuil TH (la valeur u u

RAMP est décrémentée à zéro approximativement après 100 ms environ).

Il en résulte que la soustraction dans la phase 13B donne un résultat positif et la bascule de commande 216 est chargée à "1" dans la phase 14B (c'est-à-dire que le canal de microphone se met au travail). La valeur (Pu-Nu) mémorisée dans le registre 207 est multipliée par huit et le résultat est mémorisé dans le registre 211. Le registre RAMP 210 est chargé avec la valeur binaire 8(PU-Nu) mémorisée dans le registre 214 si la valeur RAMP est inférieure à 8(Pu-Nu), selon les phases 8A et 9A. La commande de gain de microphone est réglée dans les phases

10, lIA et 11B et le haut-parleur 19 est mis au repos (phase 12A).

En bref, la partie processeur de signal numérique du téléphone à hautparleur détecte lequel du canal de ligne ou du canal de microphone était d'abord au travail, puis donne l'occasion à l'autre canal de se mettre au travail en comparant les valeurs d'échantillons de signaux d'enveloppe entrants et sortants avec des valeurs de seuil et d'écho correspondantes prédéterminées. Les échantillons de signaux de canal de ligne sont supprimés si l'abonné local parle, et le gain du canal de microphone est réglé d'après les signaux qui passent dans celui-ci. De façon similaire, les échantillons de signaux de microphone sont supprimés si la partie distante parle. D'abord, le

processeur de signal numérique empêche que les téléphones à haut-

parleur locaux et distants soient commutés simultanément en mode

2 5 8 1816

microphone, et il empêche aussi des commutations de canal erronées pouvant avoir lieu quand il y a des signaux d'écho, quand aucune

partie ne parle ou quand les deux parties parlent également fort.

La présente invention permet de compenser également le bruit dû à la diaphonie, etc., sur les canaux entrant et sortant, en détectant des valeurs d'échantillon de signaux de bruit de fond moyen associées aux canaux et en les soustrayant des signaux vocaux transmis par les canaux. Les Figs. 3 et 4 sont des diagrammes schématiques de circuits de traitement et de mémorisation de données et du circuit de commande et de base de temps selon un exemple de réalisation préféré du processeur

de signal numérique 14 de l'invention.

En se référant à la Fig. 3, des échantillons de signaux MIC à huit bits entrants et sortants MIC. et MIC sont chargés en série dans i 0 les tampons MIC 200 sur une transition positive d'un signal d'horloge 0, en réponse à l'exécution d'une instruction de décalage à gauche produite par une mémoire morte d'instruction 418, Fig. 4, comme on

l'expliquera plus en détail dans la suite.

Les tampons 200 sont reliés aux bornes MIC IN et MIC OUT d'un accumulateur bidirectionnel 201. L'accumulateur 201 est relié à l'entrée S1 de l'unité logique 204. Les registres de mémorisation 205 à 214 sont reliés à l'entrée S2 de l'unité 204 comme on l'a décrit à propos de la Fig. 2. Les entrées d'activation E des registres 205 à 214 sont reliées aux sorties respectives YO à Y5 et YO à Y2 des décodeurs binaires trois-à- huit 302 et 304, respectivement. Dans un exemple de réalisation satisfaisant de l'invention, l'accumulateur 201

et les registres 205 à 214 ont chacun une capacité de 14 bits.

Les registres 205 à 214 peuvent être des mémoires de types divers, telles que des mémoires à accès aléatoire. Cependant, dans

l'exemple de réalisation préféré, ce sont des registres à décalage.

Une sortie QA de l'accumulateur 201 est reliée à une entrée 12 des tampons 200. La sortie QA transmet les 8 bits de poids les plus élevés d'une valeur à 14 bits qui est mémorisée dans l'accumulateur 201 aux tampons 200, qui, en pratique, mémorisent des signaux de 8

bits.

Les registres de détection de bruit 207 et 208 sont chargeables en parallèle à partir d'un microprocesseur, AP, non montré, pour réaliser la production de tonalités multi-fréquence doubles, comme on le décrira dans la suite. Le registre de seuil 209 est chargeable en parallèle pour mémoriser des valeurs de seuil THu, TH1 et Tu, comme on l'aexpliqué cidessus. Les sorties parallèles QO à QF du registre RAMP 210 sont utilisées pour adresser une mémoire morte de données 306. Les signaux apparaissant sur les sorties en série SO des registres 205 à 214 peuvent être renvoyés sélectivement à leurs entrées respectives SI par l'intermédiaire de portes 308 et 310, sous

la commande de bits de données D3, D4 et D5.

Avant de décrire le fonctionnement des circuits illustrés à la Fig. 3, on se référera à la Fig. 4 illustrant le circuit de commande

et de base de temps 202, Fig. 2.

Un oscillateur à haute fréquence 402 produit un signal d'environ 4,096 MHz à un circuit d'horloge principal 404. En réponse à la réception du signal à haute fréquence, le circuit d'horloge principal 404 produit le signal d'horloge sus-mentionné Z à sa sortie CLK. De plus, le circuit d'horloge principal 404 produit, à sa sortie de remise à zéro, un signal d'impulsion de trame FP, lequel est appliqué à la bascule compteur de trame 407 par l'intermédiaire d'un inverseur 406. La sortie Q de la bascule 406 est reliée à son entrée D de sorte que celle-ci fonctionne comme un bistable, en réponse à la réception de signaux d'impulsion de trame FP provenant du circuit d'horloge principal 404. La sortie Q de la bascule 406 est reliée au circuit de

commande de branchement, décrit plus en détail dans la suite.

Les sorties QO, Q1, Q2 et Q3 d'un compteur principal 408 sont reliées aux entrées A, B, C et D d'un décodeur binaire quatre-à-seize 410. Les sorties Y2, Y4, Y7 et Y13 du décodeur 410 sont reliées aux entrées DECODE d'un circuit de remise à zéro 412. Des bits de données D2, D3, D4 et D9, en plus de signaux d'activation SHLAB, SHRB, REGLD et ACCONTB, sont appliqués aux entrées CONTROL du circuit de remise à zéro 412. Des combinaisons prédéterminées de signaux sur les entrées CONTROL et DECODE du circuit de remise à zéro 412 entraînent la production de signaux de remise à zéro à sa sortie EN. La sortie EN est reliée à une entrée d'effacement CLR du compteur principal 408 et

2 5 8 1816

à une entrée d'activation de comptage CEN d'un compteur programme 414, par l'intermédiaire d'un inverseur 416. De plus, le signal d'impulsion de trame FP produit par l'horloge principale 404 est appliqué aux

entrées CONTROL du circuit de remise à zéro 412.

Le compteur principal 408 compte de O à 14 (en décimal), après quoi la sortie EN du circuit de remise à zéro 412 passe momentanément

au niveau bas, appliquant un signal de remise à zéro au compteur 408.

* Le compteur principal 408 compte le nombre de cycles requis pour accomplir une instruction mémorisée dans la mémoire morte 418. Les instructions nécessitent, pour leur exécution, des durées variables comprises entre 1 et 14 cycles d'horloge. Par exemple, l'addition de deux échantillons binaires dans l'unité logique 204 nécessite 14

cycles. Une instruction de branchement ne nécessite qu'un cycle.

Chaque fois que le compteur 408 est remis à zéro, un compteur de programme 414 est activé pour un cycle d'horloge et incrémenté de 1, adressant ainsi l'endroit suivant dans la mémoire morte 418. Le contenu de l'emplacement adressé dans la mémoire 418 est décodé dans les décodeurs 302, 304, et 312, Fig. 3, et 420, Fig. 4, de façon à mettre en oeuvre un de sept différents types d'instructions: branchement, INCDEC, opération arithmétique, décalage à gauche,

décalage à droite, chargement de mémoire et commande d'accumulateur.

Certains des sept types d'instructions entrainent la réalisation des opérations diverses décrites selon la Fig. 2 et l'organigramme de

la Fig. 6.

Le compteur principal 408 est aussi remis à zéro en réponse aux signaux SHLAB, SHRB ou ACCONTB apparaissant aux entrées CONTROL du circuit de remise à zéro 412. Par exemple, le compteur principal 408 et le compteur programme 414 sont remis à zéro à la réception du signal d'impulsion de trame FP de l'horloge principale 404. Dans un exemple de réalisation satisfaisant de l'invention, le signal d'impulsion de trame a lieu toutes les 125 microsecondes. Les instructions d'opération arithmétique et INCDEC demandent, en pratique, 14 cycles d'horloge pour leur exécution, les instructions de décalage à droite et de décalage à gauche de 1 à 8 cycles et les instructions de branchement, de commande d'accumulateur et de

chargement de registre, seulement un cycle.

258 1816

Les signaux apparaissant sur les sorties de rangs les plus élevés D6, D7, D8 et D9 de la mémoire morte d'instruction 418 sont décodés dans le décodeur 420 pour fournir un certain nombre de signaux de commande de branchement. Les signaux de branchement conditionnel des sorties Y2, Y4 et Y5 du décodeur 420 sont inversés dans des inverseurs 422, 424 et 426, respectivement, et appliqués aux premières entrées de portes ET 428, 430 et 432. Le signal SGN provenant de l'accumulateur 201, Fig. 3, indique si la valeur qui y est mémorisée est positive ou négative (c'est-à-dire que le signal SGN est le bit de

poids le plus élevé de la valeur mémorisée dans l'accumulateur 201).

Le signal SGN est appliqué à la seconde entrée de la porte ET 428. La seconde entrée de la porte ET 430 est reliée à la sortie Q de la

bascule 407.

La sortie YO du décodeur 420 est inversée dans un inverseur 434 pour produire un signal de branchement inconditionnel à appliquer à unepremière entrée d'une porte NI 436. Les sorties des portes 428 et 430 sont reliées aux seconde et troisième entrées de la porte NI 436

dont la sortie est reliée à une première entrée d'une porte ET 438.

Le signal d'horloge 0, le bit de données D3 et un signal d'activation CTEN sont appliqués aux première, seconde et troisième entrées d'une porte ET 440. La sortie de la porte ET 440 est reliée à l'entrée d'horloge de la bascule de commande 216. L'entrée D de la bascule 216 est reliée à la sortie SGN de l'accumulateur 201. La sortie Q de la bascule 216 est reliée à la seconde entrée de la porte ET 432. La sortie de la porte ET 432 est reliée à une première entrée d'une porte NI 442 et produit un signal d'activation nommé JMPSGNL pour effectuer une instruction de branchement prédéterminée. La seconde entrée de la porte NI 442 est reliée à la terre, et sa sortie est reliée à la seconde entrée de la porte ET 438. La sortie de la

porte ET 438 est reliée à l'entrée P -D du compteur de programme 414.

Quand l'une quelconque des sorties des portes ET 428, 430 et 432 ou de l'inverseur 434 passe à l'état haut, les sorties des portes NI correspondantes 436 et 442 passent à l'état bas, faisant passer la sortie de la porte ET 438 à l'état bas. Il en résulte que le compteur de programme 414 est chargé avec les bits de données DO à D6 provenant de la mémoire morte 418, qui représentent un espace d'adresse d'interruption dans la mémoire morte 418. Ainsi, le programme commande "branchement" à une adresse d'interruption en réponse à des signaux prédéterminés appliqués aux portes ET 428, 443, 432 et à l'inverseur 434. La sortie Y3 du décodeur 420 produit un signal d'activation GCBN à appliquer au circuit de commande de gain 16A, Fig. 1A, et qu'on

expliquera plus en détail à propos de la Fig. 5.

En se référant à nouveau à la Fig. 3, les bits de données D6, D7

et D8 sont décodés dans le décodeur binaire 312 mentionné précé-

demment. Le bit de données D9 est transmis à une entrée d'activation EN du décodeur 312, de sorte que l'un des décodeurs 312 ou 420, Fig. 4, est au repos quand l'autre est au travail. La sortie Y1 du décodeur 312 est reliée à l'entrée d'activation EN du décodeur 304. La sortie Y2 du décodeur 312 produit un signal ACCONTB pour réaliser une des instructions de commande d'accumulateur sus-mentionnées. Le signal ACCONTB est inversé dans un inverseur 314 pour produire le signal d'activation de commande CTEN. La sortie de l'inverseur 314 est reliée aux premières entrées de portes ET 316 et 318. Les secondes entrées des portes ET 316 et 318 sont reliées respectivement aux sorties de données D4 et D5 de la mémoire morte d'instruction 418, Fig. 4. La sortie de la porte ET 316 passe à l'état haut en produisant un signal SET SGN quand la sortie Y2 du décodeur 312 passe à l'état bas et que la sortie de données D4 de la mémoire morte 418, Fig. 4, passe à l'état haut. Le signal SET SGN fait passer à "1" le bit de signe SGN d'une valeur mémorisée dans l'accumulateur 201. De même, la sortie de la porte 318 produit un signal CLR SGN-pour effacer le bit de signe SGN d'une valeur mémorisée dans l'accumulateur 201 quand la sortie Y2 du décodeur 312 est à l'état bas et la sortie de données D5 à l'état haut. Le décodeur 304 est activé quand la sortie Y1 du décodeur 312 passe à l'état bas. La sortie Y1 du décodeur 312 est également reliée à une première entrée d'une porte ET 320. La seconde entrée de la porte ET 320 est reliée à la sortie Y6 du décodeur 312. La sortie de la porte ET 320 produit un signal d'activation ALUB à appliquer à l'accumulateur 201 et à l'unité logique 204, afin de mettre en oeuvre

une instruction arithmétique prédéterminée.

La sortie Y3 du décodeur 312 produit un signal REGLDB pour

effectuer une des instructions de chargement de registre sus-

25818 1

mentionnées qui est appliquée à une entrée de chargement de registre LD du registre de seuil 209, pour y charger les valeurs de seuil TH, TH et T. L u La sortie Y4 du décodeur 312 produit un signal SHRB pour mettre en oeuvre une des instructions de décalage à droite, qui est appliqué aux premières entrées de portes NI 322 et 324. La seconde entrée de la porte 322 est reliée à la sortie de données D5 de la mémoire morte d'instruction 418, Fig. 4. La sortie de données D5 de la mémoire 418, Fig. 4, et la sortie SGN de l'accumulateur 201 sont reliées aux première et seconde entrées d'une porte NI 326 dont la sortie est reliée à la seconde entrée de la porte NI 324. Les sorties des portes NI 322 et 324 sont reliées aux première et seconde entrées d'une porte OU 328. La sortie de la porte OU 328 produit un signal d'activation de décalage SHIFT qui est appliqué à une entrée de commande de

l'accumulateur 201.

La sortie Y5 du décodeur 312 produit un signal d'activation

SHLAB qui est aussi appliqué à une entrée de commande de l'accu-

mulateur 201.

La sortie Y7 du décodeur 312 produit un signal d'activation INCDEC pour incrémenter ou décrémenter une valeur appliquée à l'unité logique 204. La sortie Y7 du décodeur 312 est également reliée à une première entrée d'une porte ET 330 dont la seconde entrée est reliée à la sortie Y6 du décodeur 312. La sortie de la porte ET 330 est reliée

à une entrée d'activation EN du décodeur 302.

Les signaux SHIFT et SHLAB permettent aux données mémorisées dans l'accumulateur 201 d'ltre décalées vers la droite ou vers la gauche comme on le décrira plus en détail dans la suite en se référant aux tableaux E et F. Le signal ALUB commande des opérations arithmétiques dans l'unité logique 204 et la mémorisation des résultats des opérations

dans l'accumulateur 201.

Les signaux SET SGN et CLR SGN provenant des portes 316 et 318, respectivement, font mettre à "1" ou "0", respectivement, le bit de

poids le plus élevé des données mémorisées dans l'accumulateur 201.

Par exemple, dans les phases 1 et 3 montrées dans l'organigramme de la Fig. 6, un signal entrant doit être redressé, et dans la phase 14A, le mot de commande doit être mis à une valeur positive. Ces deux exigences sont remplies en produisant le signal SET SGN et en l'appliquant à l'accumulateur 201. De plus, dans la phase 14B, il est nécessaire d'inverser le signal de commande mémorisé dans la bascule 216. Ceci est réalisé en produisant le signal CLR SGN, en l'appliquant à l'accumulateur 201 et, ensuite, en chargeant le signal SGN,

c'est-à-dire zéro) à l'entrée de données D de la bascule 216.

Les bits de données D3, D4 et D5 sont appliqués aux entrées de commande de l'unité logique 204 pour choisir entre les opérations d'addition, de soustraction et de remise à zéro de l'unité logique 204 décrites plus en détail dans la suite en se référant aux tableawux Cl,

C2 et C3.

Les bits de données de poids les plus faibles DO, Dl et D2 sont décodés dans les décodeurs 302 et 304 quand ceux-ci sont activés. Le décodeur 302 est activé en réponse à la réception un signal numérique faible provenant de la sortie Y7 du décodeur 312. Les signaux décodés des sorties YO à Y5 du décodeur 302 servent à activer sélectivement les registres de décalage 205 à 214, par l'intermédiaire de leurs entrées d'activation E. Les sorties Y6 et Y7 sont reliées aux -entrées E-1 et E2 d'une mémoire morte de données 306, pour choisir entre la page du haut et la

page du bas qui y sont mémorisées.

Le décodeur 304 est activé quand la sortie Y1 du décodeur 312 passe à l'état bas. Les bits de données DO, D1 et D2 sont décodés dans le décodeur 304 pour produire des signaux d'activation à transmettre

aux registres de décalage 211, 212 et 214.

Le fonctionnement du processeur de signal numérique en tant que téléphone à haut-parleur débute au commencement de chaque trame de 125 microsecondes par le signal d'impulsion de trame FP produit par le circuit d'horloge principal 404 qui fait passer l'entrée CLR du compteur de programme 414 à l'état haut et la sortie EN du circuit de remise à zéro 412 à l'état bas, vidant ainsi les compteurs 408 et 414 afin d'adresser le premier emplacement de mémoire de la mémoire morte

d'instruction 418.

Les tampons MIC 200 en série reçoivent les échantillons de signaux MIC de microphone et de ligne en cours, MICi et MICo, et mémorisent un intervalle de temps- de chacun pour le reste de la trame de 125 microsecondes, temps durant lequel les échantillons sont traités. Suivant cet intervalle de temps qui, dans l'exemple de réalisation satisfaisant, était de 4 microsecondes environ, des instructions dans la mémoire morte 418 sont décodées dans le décodeur 312 de sorte que les échantillons de signaux mémorisés dans les tampons MIC 200 sont décalés, éliminés ou, encore, traités arith- métiquement. Les mots MIC sont décalés en commençant par le bit de poids le plus élevé, mais l'unité logique 204 doit être chargée en commençant par le bit de poids le plus faible. Ainsi, l'accumulateur 201 est rendu bidirectionnel de sorte que les mots sont décalés dans son entrée PCM IN en commençant par le bit de poids le plus élevé et décalés à sa sortie QR en commençant par le bit de poids le moins élevé. De même, les données sont décalées à l'entrée IN en commençant par le bit de poids le plus faible et décalées aux sorties PCM OUT et

QA en commençant par le bit de poids le plus élevé.

Pour corriger un échantillon de signal entrant mémorisé dans l'accumulateur 201, l'échantillon de signal y est décalé et les bits de données d'instruction en cours DO à D9, produits par la mémoire morte 418, sont décodés dans le décodeur 312 de sorte que la sortie Y2 passe à l'état bas et que le bit de données D5 passe à l'état haut, si bien que la sortie de la porte ET 318 passe à l'état haut, faisant apparattre le bit de poids le plus élevé (bit de signe) de l'échantillon mémorisé dans l'accumulateur 201 à zéro. Ceci correspond à corriger l'échantillon d'entrée, comme on l'a expliqué ci-dessus à

propos de la Fig. 2.

Pour mettre ou remettre à zéro la bascule de commande 216, comme on l'a décrit ci-dessus, le signal SGN de l'accumulateur 201 est appliqué à son entrée D. Les bits de données D6 à D8 sont décodés dans le décodeur 312 de sorte que sa sortie Y2 passe à l'état bas. Avec le bit de données D3 au niveau logique haut, et sur le front montant du signal d'horloge, la sortie de la porte ET 440 passe à l'état haut,

verrouillant la valeur du signal SGN dans la bascule de commande 216.

Pour charger un des mots de seuil THu, THL ou Tu dans le registre de seuil 209 pour soustraction dans l'unité logique 204, les bits de données D6 à D8 produits par la mémoire morte d'instruction 418 sont décodés de sorte que la sortie Y3 du décodeur 312 passe à l'état bas, appliquant ainsi le signal REGLDB à l'entrée LD du

258 1816

registre 209. De plus, comme le décodeur 304 est activé quand les sorties Y6 et Y7 du décodeur 312 sont à des niveaux logiques hauts, les bits de données DO à D2 sont décodés dans le décodeur 304, de sorte que sa sortie Y1 passe à l'état bas. Il en résulte que les six bits de données de poids les moins élevés DO à D5 (correspondant au mot de seuil) sont chargés dans le registre 209. Le mot de seuil est alors soustrait de la différence entre les valeurs de crête et de bruit, dans l'unité logique 204, et le résultat est mémorisé dans l'accumulateur 201. A nouveau, la valeur de RAMP mémorisée dans le registre 210 est soustraite du résultat dans l'accumulateur 201, comme on l'a expliqué à propos des phases 13A et 13B de l'organigramme de la Fig.6 Si le résultat d'une soustraction dans l'unité logique 204 est négatif, la sortie SGN de l'accumulateur 201 passe à l'état haut, produisant "l'état" pour un branchement conditionnel à la porte ET 428, Fig. 4. Les bits de données D6, D7 et D8 provenant de la mémoire morte d'instruction 418 sont décodés dans le décodeur 420 de sorte que la sortie Y2 passe à l'état bas, et le compteur de programme 414 est

chargé avec une adresse de branchement prédéterminée.

Aux phases 9A et 9B montrées dand l'organigramme de la Fig. 6 et de la Fig. 2, le registre RAMP 210 est chargé avec les valeurs 8(Pu-N ) et 16(PL-NL), respectivement. Une multiplication par 8 est réalisée dans l'accumulateur 201 en décalant la valeur de (P -N) de trois bits vers la gauche, et la multiplication par 16 en la décalant de 4 bits

vers la gauche.

Des échantillons de signal mémorisés dans des registres de décalage prédéterminés des registres 205 à 214 peuvent être décalés de leur sortie SO et renvoyés à leur entrée SI par l'intermédiaire de la porte de transmission 308, en réponse à la réception d'un signal d'activation de niveau bas à partir d'une porte ET 332. La première entrée de la porte ET 332 est reliée à la sortie D5 de la mémoire morte 418 et sa seconde entrée est reliée à une sortie de la porte NON-ET 334. Les entrées de la porte NON-ET 334 sont respectivement reliées aux sorties D3 et D4 de la mémoire morte d'instruction 418. Un registre sélecté parmi les registres 205 à 214 choisi reçoit les échantillons de signal sur son entrée SI correspondante, par l'intermédiaire des portes de transmission 308 ou 310, en réponse à des valeurs prédéterminées des bits de données D3, D4 et D5 appliqués à la porte ET 332 et à la porte NON-ET 334, comme on l'expliquera plus

en détail à propos de la description des instructions arithmétiques.

Comme on l'a expliqué ci-dessus, les bits de données DO à D9 produits par la mémoire morte d'instruction 418 sont décodés pour

produire les instructions de branchement, incrémentation-décrémen-

tation, d'arithmétique, de décalage à gauche, de décalage à droite, de chargement de registre et de commande d'accumulateur pour réaliser les diverses opérations décrites en référence avec l'organigramme de la

Fig. 6.

Chacune de ces instructions comporte une variété de formes,

dépendant des valeurs spécifiques des bits de données DO à D9.

Les instructions de branchement produisent des signaux qui, finalement, font passer la sortie de la porte ET 438 à l'état bas, provoquant le chargement dans le compteur de programme 414 des bits de données DO à D5 de la mémoire morte d'instruction 418. Les diverses instructions de branchement produites suivant le décodage des bits de données DO à D9 sont illustrées dans le tableau A.

TABLEAU A

D9D8D7D6D5D4D3D2D1DO Description

1 0 0 0 AD. BRANCHEMENT adresse de branch. inconditionnel 1 0 0 1 AD. BRANCHEMENT non utilisé 1 0 1 0 AD. BRANCHEMENT brancher à adresse si SGN=1 1 0 1 1AD. BRANCHEMENT activer la commande de gain 1 0 0 AD. BRANCHEMENT brancher à adresse si trame est positive 1 0 1AD. BRANCHEMENT brancher à adresse si JMPSGNL=1 1 1 1 0 AD. BRANCHEMENT non utilisé 1 1 1 1AD. BRANCHEMENT non utilisé o X est à ignorer Les contenus des registres 201 à 210 sont incrémentés ou décrémentés en réponse à l'exécution de l'instruction INCDEC produite par les bits de données de décodage DO à D9 selon les valeurs montrées dans le tableau B1 et en choisissant l'un des registres ou une page haute ou basse de la mémoire morte 306 selon les valeurs montrées dans

le tableau B2 ci-dessous.

TABLEAU B1

_.. ...._._...DTD: D9D8D7D6DSD4D3 Description

0 1 1 1 X 0 0 incrémenter de 1 le registre choisi si SGN=O, autrement le décrémenter de 8 0 i 1 1 X 0 1 incrémenter de 2 le registre choisi si SGN=O, autrement le décrémenter de 8 0 1 1 1 0 1 0 incrémenter de 0 le registre choisi si SGN=O, autrement l'incrémenter de 1 0 1 1 1 0 1 1 toujours incrémenter de 1 i o 1 1 1 1 X 0 incrémenter de 1 le registre choisi si SGN=O, autrement le décrémenter de 8 0 1 1 1 1 X 1 incrémenter de 2 le registre choisi si SGN=O, autrement le décrémenter de 8 o X est à ignorer

TABLEAU B2

D2D1DO Description

0 0 0 choisir le registre 210 0 0 1 choisir le registre 209 0 1 0 choisir le registre 205 0 1 1 choisir le registre 206 1 0 0 choisir le registre 207 1 0 1 choisir le registre 208 1 1 0 choisir le bas de la page de la mémoire 306 1 1 1 choisir le haut de la page de la mémoire 306 Les données aux entrées SI et S2 de l'unité logique 204 peuvent être additionnées ensemble, soustraites ou traitées autrement, arithmétiquement et logiquement, en réponse à la production de l'instruction arithmétique provenant du décodage des bits de données D3 à D9 comme le montrent les tableaux C1 et C2 ci-dessous. Les données à l'entrée S2 de l'unité logique 204 sont produits à partir de crlui des registres 205 à 214 qui a été sélecté. Les registres 205 à 210, ainsi que la mémoire morte de données 306, sont choisis selon les valeurs de DO à D2 indiquées dans le tableau B2 ci-dessus. Les registres de décalage 211 à 214 sont choisis selon les valeurs indiquées dans le tableau C3 ci- dessous si le bit D6 est au niveau haut et les bits D7 à D9 au niveau bas, comme l'indique le tableau C2 ci-dessous.

TABLEAU C1

D5D4D3 Description

0 0 0 ajouter le registre choisi à l'accumulateur et mémoriser dans l'accumulateur 0 0 1 soustraire le registre choisi de l'accumulateur et mémoriser dans l'accumulateur 0 X 0 décaler le registre choisi dans l'accumulateur 0 1 1 décaler lecomplément à 2 du registre choisi dans l'accumulateur 1 0 0 ajouter le registre choisi à l'accumulateur et mémoriser dans le registre et l'accumulateur 1 0 1 soustraire le registre choisi de l'accumulateur et mémoriser dans le registre et l'accumulateur 1 1 0 décaler l'accumulateur dans le registre choisi et préserver l'accumulateur 1 1 1 décrémenter l'accumulateur

TABLEAU C2

D9D8D7D6 Description

0 1 1 0 opération arithmétique sur les registres 205 à 210 0 0 0 1 opérations arithmétiques sur les registres 211 à 214

TABLEAU C3

D2DlD0 Description

0 0 0 choisir le registre 211 0 0 1 choisir le registre 212 0 1 0 choisir le registre 214 Les valeurs MIC sont décalées entre l'accumulateur 201 et les tampons MIC 200 en réponse à l'exécution de formes particulières de l'instruction de décalage à gauche, comme le montre le tableau D cidessous:

TABLEAU D

D9D8D7D6D5D4D3D2 Description

0 1 0 1 1 0 1 0 décaler de l'accumulateur aux tampons MIC (canal de hautparleur) 0 1 0 1 0 0 1 0 vider les tampons MIC (canal de haut-parleur) 0 1 0 1 1 1 1 0 décaler de l'accumulateur aux tampons MIC (canal de microphone) 0 1 0 1 0 1 1 0 vider les tampons MIC (canal de microphone) 0 1 0 1 X 0 0 0 décaler des tampons MIC (canal de microphone) à l'accumulateur 0 1 0 1 X 1 0 0 décaler des tampons MIC (canal de ligne) à l'accumulateur 0 1 0 1 X X X 1 décaler le contenu de l'accumulateur d'un bit vers la gauche o X est à ignorer Les données mémorisées dans l'accumulateur 201 peuvent y être décalées conditionnellement ou inconditionnellement de 1, 3 ou 5 bits vers la droite, en réponse à l'exécution de l'instruction de décalage à droite comme le montre le tableau E ci-dessous:

TABLEAU E

D9D8D7D6D5D4D3D2 Description

0 1 0 0 0 0 0 1 décaler le contenu de l'accumulateur de 1 bit vers la droite 0 1 0 0 0 0 1 0 décaler le contenu de l'accumulateur de 3 bits vers la droite 0 1 0 0 0 1 0 0 décaler le contenu de l'accumulateur de 5 bits vers la droite 0 1 0 0 1 0 0 1 décaler le contenu de l'accumulateur de 1 bit vers la droite si SGN=l 0 1 0 0 1 0 1 0 décaler le contenu de l'accumulateur de 3 bits vers la droite si SGN=l 0 1 0 0 1 1 0 0 décaler le contenu de l'accumulateur de 5 bits vers la droite si SGN=l Le registre de seuil 209 est chargé avec une valeur de seuil définie par les bits de DO à D4 quand les bits de D8 et D9 sont au niveau bas et les bits de D6 et D7 au niveau haut (instruction de

chargement de registre).

Le bit de poids le plus élevé d'une valeur mémorisée dans l'accumulateur 201 (le bit de signe) peut être annulé ou mis à 1,

comme on l'a décrit ci-dessus, en réponse à l'exécution de l'instruc-

tion de commande d'accumulateur, comme l'illustre le tableau F ci-après:

TABLEAU F___ _

D9D8D7D6D5D4D3D2D1DO Description

O O 1 0 1 0 0 O O O vider le bit de signe dans l'accumulateur 0 0 1 0 0 1 0 0 0 0 poser le bit de signe dans l'accumulateur 0 0 1 0 0 0 1 0 0 0 mémoriser le bit de signe dans la bascule 0 0 1 0 0 0 0 1 0 0 mémoriser le bit de signe dans la bascule L_ de gain 216

_

Les circuits décrits ici peuvent être utilisés pour produire des tonalités de sonnerie ou des tonalités multi-fréquence doubles sous la

commande d'un microprocesseur extérieur, non montré.

La page d'ordre bas de la mémoire morte ROM 306, Fig. 3, contient, de préférence, une table de sinusoïde de 32 mots et la page

d'ordre haut, de préférence, une table de conversion linéaire à loi".

La mémoire morte de données 306 est adressée par le registre RAMP 210 quand celui-ci est activé par le décodeur 302. Les sorties QA à QF du registre 210 fournissent des valeurs d'adresse pour adresser des emplacements particuliers dans la page d'ordre haut ou dans la page d'ordre bas de la mémoire 306. Un signal logique haut appliqué à l'entrée El de la mémoire 306 l'active pour lire les données de la page d'ordre bas et un signal logique haut à l'entrée E2 l'active pour

lire les données de la page d'ordre haut.

Les tonalités multi-fréquence doubles sont produites en addi-

tionnant deux sinusoïdes numérisées de six bits et en convertissant la somme en une valeur codée en loi A de 8 bits. Le contenu du registre RAMP 210, qui est appliqué aux entrées d'adresse de la mémoire morte 306, est incrémenté d'une valeur de coefficient de tonalité corres pondant à un incrément de phase prédéterminé pour produire une sinusoïde à une fréquence prédéterminée. Pour produire une tonalité double, le contenu du registre 210 est récupéré et une seconde adresse est chargée dans le registre 210 et mis à jour, ensuite, par une

seconde valeur de coefficient de tonalité produite par le micro-

processeur extérieur.

Le registre de détection d'enveloppe de signal de microphonique 205 mémorise la première valeur pour adresser la table de la mémoire 306 et à produire le premier échantillon de la première sinusoide à la fréquence prédéterminée sus-mentionnée, et le registre de détection d'enveloppe de ligne 206 mémorise une seconde valeur pour adresser la mémoire 306 et à produire le premier échantillon de la seconde sinusoïde de fréquence plus élevée. Le registre de détection de bruit microphonique 207 est chargé avec un premier coefficient de tonalité provenant du microprocesseur extérieur. Le registre de détection de bruit de ligne 208 est chargé avec un second coefficient de tonalité,

de la même manière.

En fonctionnement, le contenu du registre 205 est additionné au premier coefficient de tonalité mémorisé dans le registre 207. Le résultat de cette addition est décalé dans le registre 210 pour adresser la mémoire morte de données 306 qui est activée quand un signal logique de niveau haut est appliqué à son entrée El. Le contenue du registre 210 est alors mémorisé dans le registre 205. Les données correspondant au premier échantillon de la première sinusoïde sont alors décalées à partir de la sortie SO de la mémoire 306 dans

l'entrée S2 de l'unité logique 204 et, de là, dans l'accumulateur 201.

L'échantillon est alors décalé de l'accumulateur 201, par l'intermé-

diaire de la porte de transmission 310 dans le registre 214 quand au moins un des bits de D3 ou D4 est au niveau bas et que D5 est au

niveau haut.

Ensuite, le contenu du registre 206 est additionné au second coefficient de tonalité mémorisé dans le registre 208. Le résultat de cette addition est décalé dans le registre 210 pour adresser un second emplacement de la mémoire 306. le contenu du registre 210 est alors

mémorisé dans le registre 206.

Les données provenant de la mémoire morte 306, correspondant au premier échantillon de la seconde sinusoïde (de fréquence plus élevée), en sont décalées vers l'accumulateur 201 et additionnées à l'échantillon mémorisé dans le registre 214. La somme linéaire résultante est décalée dans le registre 210. Ensuite, la page d'ordre haut de données mémorisées dans la mémoire 306 est activée quand un signal logique haut est appliqué à son entrée E2. La somme des deux échantillons de sinusoïde mémorisés dans le registre 210 est utilisée pour adresser un endroit dans la table de conversion linéaire à loi k mémorisée dans la mémoire morte 306. L'échantillon de sinusoïde à loi é de la mémoire 306 converti est alors décalé vers les tampons

MIC 200, par l'intermédiaire de l'unité logique 204 et de l'accu-

mulateur 201.

Les contenus à jour des registres 205 et 206 sont alors additionnés aux coefficients de tonalité mémorisés dans les registres 207 et 208, comme on l'a expliqué ci-dessus et le processus entier est répété. Dans un exemple de réalisation satisfaisant de l'invention, les six bits de poids les plus élevés des valeurs mémorisées dans les registres 205 et 206 étaient utilisés pour adresser la mémoire 306 par l'intermédiaire du registre 210. Les coefficients de tonalité

mémorisés dans les registres 207 et 208 avaient une longeur de 8 bits.

La tonalité multi-fréquence double résultante était à 1,5 % de la fréquence désirée et des tonalités avec des fréquences comprises entre

500 Hz et 1 633 Hz ont été produites.

Le processeur de signal numérique peut également être utilisé comme sonnerie à tonalité. Dans un exemple de réalisation satisfaisant de l'invention, le signal de sonnerie de était une onde carrée, a fréquence décalée entre 500 Hz et 364 Hz à un système de 16 Hz. L'onde carrée est produite en chargeant les registres de détection de bruit 207 et 208 à partir du microprocesseur avec des valeurs représentant le nombre d'échantillons dans une demi-période des ondes carrées de 500 Hz et 364 Hz. Le registre 205 est chargé avec le contenu du registre 207 et il est alors utilisé comme décompteur. Le registre 206

contient une valeur représentant l'amplitude de l'onde carrée.

En fonctionnement, la contenu du registre-compteur 205 est décrémenté dans l'unité logique 204 et chargé dans l'accumulateur 201 pour déterminer si le bit de signe a été mis à 1 (c'est-à-dire si le contenu du registre compteur a été décrémenté à zéro. La valeur décrémentée est alors rechargée dans le registre compteur. Ensuite, le contenu du registre 206, représentant l'amplitude de l'onde carrée, est chargé dans les tampons MIC 200 et transmis au haut-parleur par l'intermédiaire du codeur-décodeur 12 et de l'amplificateur 18, Figs. lA et lB. Le traitement est répété jusqu'à ce que le contenu du registre compteur 205 atteigne "0", après quoi le bit de signe du

registre d'amplitude 206 est inversé à une valeur négative repré-

sentant l'amplitude de l'autre demi-cycle de l'onde carrée. Le registre compteur 205 est pré-chargé à nouveau avec le contenu du

registre 207 et le traitement est répété.

En variante, l'amplitude de sonnerie de tonalité en onde carrée peut être prévue telle que son extinction est obtenue en décrémentant le contenu du registre d'amplitude 206 à chaque répétition du

traitement décrit ci-dessus.

Le registre 205 est chargé en alternance avec une première valeur préréglée mémorisée dans le registre 207 (cornrespodant à la

fréquence de 500 Hz) et une valeur préréglée plus petite (corres- pondant à la fréquence de 364 Hz) mémorisée dans le registre 208 à la

vitesse de 16 Hz, de préférence.

Dans un exemple de réalisation satisfaisant de l'invention, la première valeur préréglée était OB en hexadécimal et la seconde valeur

préréglée était 08 en hexadécimal.

Des échantillons de signaux de tonalité de sonnerie et des échantillons de signaux de tonalités multi-fréquence doubles sont appliqués à partir du registre compteur 205 ou à partir de la mémoire morte 306, respectivment, à l'unité logique 204 et, de là, à l'accumulateur 201 pour être appliqués aux tampons MIC 200. Les échantillons de signaux sont alors appliqués à l'une des lignes de

données 15 ou 17 (Figs. 1A et lB) pour être appliqués au codeur-

décodeur 21 ou au haut-parleur 19 associé au téléphone à haut-parleur local. La Fig. 5 est un diagramme schématique du circuit de commande de gain 16A qu'on a décrit ci-dessus à propos de la Fig. lA. En se référant à nouveau à l'organigramme de la Fig.6, et en particulier à la phase 10, si le résultat de la soustraction (P -N -T) est négatif, u u u la sortie SGN de l'accumulateur 201 passe à un niveau logique haut. En conséquence, un signal de niveau logique haut apparait à l'entrée D d'une bascule de commande de gain 500. Les données sont remises en phase dans la bascule 500 en réponse au signal CTEN produit par l'inverseur 314, Fig. 3, la sortie D2 de la mémoire morte d'instruction 418 et le signal d'horloge 0, chacun passant à l'état haut. Le signal CTEN est appliqué à une première entrée d'une porte ET 502 dont la seconde entrée est reliée à la sortie D2 de la mémoire morte d'instruction 418. La sortie de la porte ET 502 est reliée à une première entree d'une porte ET 504 dont une seconde entrée est reliée au signal d'horloge Z. La sortie de la porte ET 504 est reliée à

l'entrée d'horloge de la bascule 500.

La sortie Q de la bascule 500 passe à l'état haut quand le signal logique haut SGN y est mis en phase. La sortie Q de la bascule 500 est reliée à une première entrée d'une porte ET 506 et les premières entrées des circuits de réaction d'état 508 et 510, respectivement. La sortie Q de la bascule 500 est reliée à une première entrée d'une porte ET 512, et aux secondes entrées des circuits de réaction

d'état 508 et 510, respectivement.

Les secondes entrées des portes ET 506 et 512 sont reliées à des sources de signaux d'horloge croissantes et decroissantes UCLK et

DCLK, respectivement. Les sources de signal croissantes et décrois-

santes UCLK et DCLK sont non montrées, mais elles sont des circuits de compteur bien connus reliés, en pratique, à la sortie de redémarrage du circuit d'horloge principal 404, Fig. 4. La source de signal UCLK produit une impulsion d'horloge positive toutes les 2 048 trames et la source DCLK une impulsion d'horloge toutes les 256 trames. Donc, la sortie de la porte ET 506 passe à l'état haut toutes les 256 millisecondes si la sortie SGN de l'accumulateur 201 est à un niveau logique haut, et la sortie de la porte ET 512 passe à un niveau logique haut toutes les 32 millisecondes si la sortie SGN de

l'accumulateur 201 est à un niveau logique bas.

Les sorties des portes ET 506 et 512 sont reliées aux première et seconde entrées d'une porte NON-OU 514 dont la sortie est reliée

aux entrées d'horloge de bascules 516 et 518.

La sortie Q de la bascule 516 et la sortie Q de la bascule 518 sont reliées aux troisièmes entrées de circuits de réaction d'état 508 et 510, respectivement. La sortie Q de la bascule 516 est également reliée à une quatrième entrée du circuit de réaction d'état 510, et la sortie Q de la bascule 518 est reliée, de plus, à une quatrième entrée du cicuit d'état 508. Les sorties des circuits d'état 508 et 510 sont

reliées aux entrées D des bascules 516 et 518, respectivement.

Les sorties Q des bascules 516 et 518 produisent des signaux d'activation référencés GMS et GLS, respectivement, pour appliquer au circuit contrôleur d'état 520. Le signal d'activation GCEN produit par la sortie Y3 du décodeur 420, Fig. 4, est appliqué à une entrée

d'activation EN du circuit contrôleur d'état 520.

Les bascules 516 et 518, en combinaison avec les circuits de réaction d'état correspondants 508 et 510, fonctionnent comme le

compteur de commande de gain bidirectionnel à deux bits sus-mentionné.

Considérant que les bascules sont d'abord remises à zéro, et que la porte 506 produit un signal logique de niveau haut (c'est-à-dire que le résultat de la soustraction dans la phase 10 a donné une valeur négative), la sortie Q de la bascule 518 passe à un niveau logique haut (c'est-à- dire que GLS est égal à "1"), et la sortie Q de la bascule 516 reste à un niveau logique bas (c'est-à-dire que GMS est égal à "0"). Si 125 millisecondes se passent et que le résultat de la soustraction dans la phase 10 est encore négatif, le circuit de compteur à 2 bits est incrémenté en réponse à la porte ET 506 produisant un autre signal logique de niveau haut, de sorte que GMS est égal à "1"] et GLS à "0". Cependant, si 32 millisecondes s'écoulent et que la soustraction dans la phase 10 donne un résultat positif, un signal de niveau logique bas est verrouillé dans la bascule 500, faisant produire par la porte ET 512 un signal de niveau logique haut

qui, à son tour, fait se décrémenter le circuit de compteur.

Les circuits de réaction d'état 508 et 510 fonctionnent pour assurer que, si les deux sorties Q des bascules 516 et 518 sont à des niveaux logiques hauts et si la porte 506 produit un autre signal de niveau logique haut, les sorties Q des bascules 516 et 518 restent dans le même état (c'est-àdire que le compteur ne peut pas se retourner et entraPner que GMS et GLS se retrouvent tous deux égaux à "0"). De la emême façon, si GMS et GLS sont tous deux égaux à "0" et que la porte 512 produit un signal logique de niveau haut, le compteur

n'est pas davantage décrémenté.

Des échantillons de signaux MIC sont reçus des tampons MIC 200 par l'intermédiaire de la ligne 15 et appliqués à un convertisseur

linéaire à loi A sous le contrôle d'un circuit de commande d'état 520.

Les bits de corde et de phase sont séparés dans un convertisseur 522 et des bits de phase prédéterminés sont décalés d'un nombre prédéterminé vers la gauche pour produire un signal linéaire de 13 bits. Le signal linéaire est additionné à- une valeur décalée (en pratique 33 en décimal) pour compenser un décalage -de conversation croisée à zéro, d'une manière connue. Le signal linéaire à 13 bits est reçu du convertisseur 522 par un circuit à décalage série 524, pour décaler l'échantillon de signal linéaire de 1 bit vers la droite (ce qui correspond à une atténuation de 6 dB), ou d'un bit vers la gauche

(ce qui correspond à une augmentation de gain de +6 dB).

L'échantillon de signal linéaire décalé est réappliqué au convertisseur 522, pour être reconverti en modèle MIC codé en loi M,

sous le contrôle du circuit de contrôle d'état 520.

Ainsi, les valeurs de signal GMS et GLS sont appliquées au circuit de contrôle d'état 520 pour que les échantillons de signaux linéaires appliqués au circuit à décalage série 524 y soient décalés

d'un bit vers la droite ou vers la gauche.

Le tableau G illustre les valeurs de GMS et GLS et les valeurs

correspondantes de l'atténuation du signal de canal de microphone.

|TABLEAU G

GMS GLS Atténuation 0 0 db 0 1 -6db

10

1 0 12 db 1 1 -18 db En bref, l'invention est un téléphone à haut-parleur numérique dans lequel on utilise un processeur de signal numérique. Le processeur peut accomplir différentes fonctions de téléphone à hautparleur, telles que la commutation de canaux, le contrôle de gain automatique, la suppression d'écho, la production de tonalité de sonnerie et de tonalités multi-fréquence doubles. Dans un exemple de réalisation préféré de l'invention, un signal entrant provenant d'une partie distante est éliminé si l'abonné local est en train de parler, et des échantillons de signaux sortants reçus par le microphone sont

réglés en gain pour être transmis à la partie distante quand il parle.

Si les deux parties parlent en même temps, le canal qui était précédemment au travail reste au travail, de sorte qu'il ne se produit

pas de commutation erronée.

42 258 18'

Des spécialistes de la technique peuvent comprendre l'invention

et concevoir des variantes basées sur les principes décrits ci-dessus.

Par exemple, tout processeur de signal numérique approprié peut être utilisé, ou les signaux entrants et sortants peuvent être comprimés numériquement (en décalant des bits de corde MIC d'un nombre de bits prédéterminé vers la droite), comme opposés à être supprimés

(produisant le code silencieux).

De plus, alors que le codeur-décodeur 12 de la Fig. 1A et le décodeur 21 de la Fig. lB sont prévus pour effectuer des conversions analogique/numérique et numérique/analogique de signaux audio MIC,

tout système de conversions analogique/numérique et numérique/analo-

gique peut être utilisé.

258 1816

Claims (13)

REVENDICATIONS

1) Téléphone à haut-parleur numérique relié à des lignes unidirectionnelles entrante et sortante transmettant des signaux numériques entrants et sortants correspondant respectivement à des signaux analogiques entrants et sortants, comprenant: a) un microphone (10) pour transmettre lesdits signaux analogiques sortants, b) un haut- parleur (19) pour recevoir lesdits signaux analogiques entrants,

c) un codeur-décodeur (12) relié au microphone et au haut-

parleur, pour recevoir le signal analogique sortant et produire, en réponse, ledit signal numérique sortant, et pour recevoir ledit signal numérique entrant et reproduire, en réponse, le signal analogique entrant, et caractérisé en ce qu'il comprend encore un processeur de signal numérique (14) relié auxdites lignes entrante et sortante et audit codeurdécodeur, pour recevoir et détecter les amplitudes relatives des signaux numériques entrants et sortants et, en réponse, supprimer celui des signaux numériques

entrant et sortant qui a l'amplitude la plus faible.

2) Téléphone à haut-parleur numérique selon la revendication 1, caractérisé en ce que ledit processeur de signal numérique comprend encore: a) des moyens (205,206) pour détecter les enveloppes entrantes et sortantes desdits signaux numériques entrants et sortants et produire, en réponse, des signaux d'enveloppes numériques entrants et

sortants, et-

b) des moyens pour comparer les amplitudes desdits signaux d'enveloppes numériques entrants et sortants et supprimer le signal numérique entrant si l'amplitude dudit signal d'enveloppe numérique sortant est plus grand que celle dudit signal d'enveloppe numérique entrant, et supprimer le signal numérique sortant si l'amplitude dudit signal d'enveloppe numérique entrant est supérieure à celle dudit

signal d'enveloppe numérique sortant.

3) Téléphone à haut-parleur numérique selon la revendication 2, caractérisé en ce que ledit processeur de signal numérique comprend encore: a) des moyens (207,208) pour détecter les niveaux de bruit de fond entrant et sortant desdits signaux numériques entrants et sortants et produire, en réponse, des signaux de niveau de bruit de fond numériques entrants et sortants, et b) des moyens pour comparer lesdits signaux numériques entrants et sortants d'enveloppe et de niveau de bruit de fond et supprimer le signal numérique entrant si la différence entre les amplitudes des signaux numériques sortants d'enveloppe et de niveau de base de bruit est plus grande que celle entre les amplitudes des dignaux numériques

entrants d'enveloppe et de niveau de bruit de fond, et vice-versa.

4) Téléphone à haut-parleur numérique selon la revendication 3, caractérisé en ce que le processeur de signal numérique comprend une pluralité de registres de mémorisation pour mémoriser lesdits signaux

d'enveloppe et lesdits signaux numériques de niveau de bruit de fond.

5) Téléphone à haut-parleur numérique selon la revendication 4, caractérisé ence que ledit processeur de signal numérique comprend encore un circuit tampon relié auxdites lignes entrante et sortante

pour recevoir lesdits signaux numériques entrants et sortants.

6) Téléphone à haut-parleur numérique selon la revendication 5, caractérisé en ce que ledit processeur de signal numérique comprend encore des moyens accumulateurs reliés audit circuit tampon pour

supprimer lesdits signaux numériques.

7) Téléphone à haut-parleur numérique selon la revendication 6, caractérisé en ce que ledit processeur de signal numérique comprend encore une unité logique et arithmétique reliée auxdits registres pour comparer lesdits signaux d'enveloppe et les signaux de niveau de

bruit de fond.

8) Téléphone à haut-parleur numérique selon une des revendi-

cations 5, 6 ou 7, caractérisé en ce qu'il comprend encore des moyens de contr8le de gain automatique (16A) reliés audit circuit tampon pour atténuer progressivement ledit signal numérique sortant si ledit signal numérique entrant est supprimé et si ledit signal d'enveloppe numérique sortant est inférieur à la différence d'amplitudes entre ledit signal de niveau de bruit de fond sortant et un signal de seuil prédéterminé, et pour augmenter progressivement le gain dudit signal numérique sortant si ledit signal numérique entrant est supprimé et que ledit signal d'enveloppe numérique sortant est supérieur à ladite différence d'amplitudes entre le signal de niveau de bruit de

fond sortant et ledit signal de seuil.

9) Téléphone à haut-parleur numérique selon l'une des revendi-

cations 1 à 8, caractérisé en ce qu'il comprend encore des moyens générateurs de tonalités relié audit circuit de commande et à des registres prédéterminés pour recevoir des signaux de commande prédéterminés et produire, en réponse, des tonalités de sonnerie ou de

numérotation à transmettre à ladite ligne sortante.

) Téléphone à haut-parleur numérique à relier à des lignes unidirectionnelles entrante et sortante transmettant des signaux numériques entrants et sortants, comprenant: a) un microphone pour transmettre un signal analogique sortant, b) un haut-parleur pour recevoir un signal analogique entrant, c) un codeur-décodeur relié au microphone et au haut-parleur pour recevoir ledit signal analogique sortant et, en réponse, produire ledit signal numérique sortant, et pour recevoir ledit signal numérique entrant et reproduire, en réponse, ledit signal analogique entrant, caractérisé en ce qu'il comprend encore un processeur de signal numérique pour: (i) détecter les enveloppes entrantes et sortantes desdits signaux numériques entrants et sortants, et produire, en réponse, des signaux d'enveloppes numériques entrants et sortants, (ii) détecter des niveaux de bruit de fond entrants et sortants desdits signaux numériques entrants et sortants, et produire, en réponse, des signaux de niveau de base de bruit numériques entrants et sortants, (iii) détecter l'amplitude du signal d'écho dans un signal entrant ou sortant prédéterminé, et produire, en réponse, un signal de rampe numérique indiquant celui-ci, (iv) produire des signaux de seuil entrants et sortants, (v) détecter lesquels desdits signaux numériques entrants et sortants étaient précédemment supprimés par rapport aux autres et sélecter la phase (vi) si les signaux numériques entrants étaient précédemment supprimés et l'étape (vii) si les signaux numériques sortants étaient supprimés précédemment, l'étape (vi) consistant à comparer ledit signal d'enveloppe sortant avec ledit signal de niveau de bruit de fond sortant et soit choisir (A) si ledit signal d'enveloppe sortant est supérieur audit signal de niveau de base de bruit sortant ou, alors, choisir (B), (A) étant une phase dans laquelle ledit signal numérique entrant est supprimé, (B) est une phase dans laquelle sont additionnés ledit signal de niveau de base de bruit entrant, ledit signal de seuil entrant et ledit signal de rampe, est produit, en réponse, un premier signal somme, est comparé ledit signal d'enveloppe entrant avec ledit signal somme, et est supprimé ledit signal numérique entrant si ledit signal d'enveloppe entrant est inférieur audit signal somme, ou est choisi (C), (C) étant une phase dans laquelle ledit signal numérique sortant est supprimé, et la phase (vi) consiste à comparer ledit signal d'enveloppe entrant avec ledit signal de niveau de base de bruit entrant et à supprimer ledit signal numérique sortant si ledit signal d'enveloppe entrant est supérieur audit signal de niveau de base de bruit entrant ou choisir (D), (D) étant une phase dans laquelle sont sommés ledit signal de niveau de base de bruit sortant, ledit signal de seuil sortant et ledit signal de rampe, est produit, en réponse, un second signal somme, est comparé ledit signal d'enveloppe sortant avec ledit second signal somme et est choisi (C) si ledit signal d'enveloppe sortant est

inférieur audit second signal somme, ou est choisi (A) autrement.

11) Téléphone à haut-parleur numérique selon la revendication , caractérisé en ce que ledit processeur de signal numérique comprend encore: (a) un circuit d'horloge et de commande pour produire des signaux de commande, et (b) un circuit de mémorisation de données et de traitement relié audit circuit d'horloge et de commande et auxdites lignes entrante et sortante, pour recevoir lesdits signaux de commande et lesdits signaux numériques entrants et sortants, produire et mémoriser lesdits signaux d'enveloppe, les signaux de niveau de base de bruit, les signaux de rampe et les signaux de seuil, produire lesdits signaux sommes et, en réponse à la réception des signaux de commande, supprimer lesdits

signaux entrants et sortants.

12) Téléphone à haut-parleur numérique selon la revendication 11, caractérisé en ce que ledit circuit de mémorisation de données et de traitement comprend encore: (a) une pluralité de registres à décalagepour mémoriser lesdits signaux d'enveloppe, les signaux de niveau de base de bruit, les signaux de rampe et les signaux de seuil, (b) une unité arithmétique et logique reliée auxdits registres à décalage pour produire lesdits signaux sommes en réponse à la réception de premiers signaux de commande prédéterminés provenant dudit circuit d'horloge et de commande, (c) une pluralité de décodeurs reliés auxdits registres à décalage, pour activer ceux d'entre eux qui sont prédéterminés en réponse à la réception de seconds signaux de commande prédéterminés provenant du circuit d'horloge et de commande, et (d) un circuit tampon relié auxdites lignes entrante et sortante, pour mémoriser temporairement lesdits signaux numériques entrants et sortants et supprimer soit les signaux entrants, soit les signaux sortants, en réponse à la réception de troisièmes signaux

prédéterminés provenant du circuit d'horloge et de commande.

13) Téléphone à haut-parleur numérique selon la revendication 12, caractérisé en ce que le circuit d'horloge et de commande comporte: (a) un circuit d'horloge pour produire des signaux d'horloge de synchronisation, (b) un premier compteur relié audit circuit d'horloge pour recevoir lesdits signaux d'horloge ainsi que des signaux de commande prédéterminés et, en réponse, produire des signaux de comptage, (c) un circuit de remise à zéro relié audit compteur pour recevoir lesdits signaux de comptage et produire, en réponse, des signaux d'activation de comptage, (d) un compteur programme relié audit circuit de remise à zéro pour recevoir lesdits signaux d'activation de comptageet produire, en réponse, des signaux de comptage de programme, et (e) un circuit de mémoire remié audit compteur programme pour recevoir lesdits signaux de comptage de programme et produire, en

réponse, lesdits signaux de commande.

14) Téléphone à haut-parleur numérique selon une des revendi-

cations 11 à 13, caractérisé en ce que ledit processeur de signal numérique comprend encore des moyens générateurs de tonalités pour recevoir des signaux de commande supplémentaires et produire, en réponse, une des tonalités de sonnerie ou de numérotation à

transmettre à ladite ligne sortante.