FR2571187A1 - Multiplieur de frequence - Google Patents
Multiplieur de frequence Download PDFInfo
- Publication number
- FR2571187A1 FR2571187A1 FR8514458A FR8514458A FR2571187A1 FR 2571187 A1 FR2571187 A1 FR 2571187A1 FR 8514458 A FR8514458 A FR 8514458A FR 8514458 A FR8514458 A FR 8514458A FR 2571187 A1 FR2571187 A1 FR 2571187A1
- Authority
- FR
- France
- Prior art keywords
- signal
- state
- flip
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1534—Transition or edge detectors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/00006—Changing the frequency
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Photoreceptors In Electrophotography (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Control Of Electric Motors In General (AREA)
Abstract
LA PRESENTE INVENTION CONCERNE UN MULTIPLIEUR DE FREQUENCE. DES SIGNAUX DE COMMUNICATION (VLF) CODES SUR LE FORMAT (MSK) CONTIENNENT DES AMBIGUITES DE PHASE. CES AMBIGUITES SONT RESOLUES PAR LE DISPOSITIF MULTIPLIEUR DE FREQUENCE SELON L'INVENTION. CE DISPOSITIF COMPREND UN DETECTEUR DE TRANSITION 42 POUR PRODUIRE UN SIGNAL DE DECLENCHEMENT 46 EN REPONSE A CHAQUE TRANSITION BASHAUT OU HAUTBAS DU SIGNAL D'ENTREE 20 QUI SURVIENT QUAND LE SIGNAL DE SORTIE 32 EST DANS SON SECOND ETAT, ET UN CIRCUIT BISTABLE 44 POUR PRODUIRE LE SIGNAL DE SORTIE EN REPONSE AU SIGNAL DE DECLENCHEMENT 46 ET A UN SIGNAL DE MELANGE 40. LE DETECTEUR DE TRANSITION PEUT COMPRENDRE UNE BASCULE DECLENCHEE PAR UN FRONT POSITIF ET UNE BASCULE DECLENCHEE PAR UN FRONT NEGATIF. LE MOYEN BISTABLE PEUT COMPRENDRE UNE TROISIEME BASCULE COMPRENANT LE SIGNAL DE MELANGE COMME ENTREE D'HORLOGE ET LE SIGNAL DE DECLENCHEMENT COMME ENTREE DE REMISE A ZERO. APPLICATION AUX SYSTEMES D'AIDE A LA NAVIGATION.
Description
La présente invention concerne des disposi-
tifs pour multiplier la fréquence d'un signal d'entrée et pour multiplier la fréquence d'un signal d'entrée et mélanger le signal d'entrée multiplié avec un signal de mélange. Des stations de communication VLF (très basse fréquence) sont souvent utilisées dans des systèmes de navigation automatique à grande distance comme source de signaux de référence internationaux de grande longueur
d'onde et de haute stabilité. De tels dispositifs de naviga-
tion utilisent la phase, mais pas le contenu de données, des signaux VLF. Dans le passé, des stations VLF ont
utilisé un format FSK (verrouillage de décalage fréquen-
tiel) pour coder des données. Toutefois, de façon récente,
de telles stations ont commencé à modifier leurs émis-
sions pour le format plus efficace MSK (verrouillage
de décalage minimal). L'utilisation du format MSK entrai-
ne pour le signal émis des inversions de phase de 180 qui dépendent des données. De telles inversions de phase introduisent des ambiguités dans les mesures de phase nécessaires pour associer les signaux VLF à une position géographique. En conséquences quand les stations VLF ont été converties au format MSK, elles ont été
rendues inutilisables comme source de signaux de navi-
gation. Un procédé pour résoudre l'ambigu té de phase provoquée par les inversions de phase de 1800 dépendant des données a été nécessaire pour continuer à utiliser
les stations VLF comme aides à la navigation.
On sait que les ambiguïtés de phase inhéren-
tes au format MSK peuvent être résolues par doublage de la fréquence du signal VLF reçu. La mesure de phase
de ce signal à fréquence doublée est alors indépendante des inver-
sions de phase de 1800. Le procédé initial de réalisation
du doublage dans les récepteurs de navigation VLF appli-
quait l'utilisation d'une technique de multiplication analogique avec une certaine limitation de largeur de bande et une grande gamme dynamique. Bien que ce procédé soit efficace, il entraîne une grande perte de signal et une instabilité de fréquence due à la nature sensible des composants requis. Le besoin s'est donc fait sentir d'introduire une amélioration quant aux techniques de
multiplication analogique pour réduire ces effets para-
sites indésirables.
La présente invention prévoit un dispositif pour multiplier la fréquence d'un signal d'entrée et pour multiplier un signal d'entrée et mélanger le signal d'entrée multiplié à un signal de mélange pour produire un signal de sortie. Bien que le dispositif selon la présente invention soit décrit ici dans le contexte d'un système de navigation VLF, l'invention s'applique
à tout système dans lequel une multiplication de fré-
quence ou une multiplication de fréquence avec mélange est requise. Comme la présente invention utilise des
techniques numériques, elle ne souffre pas des inconvé-
nients de perte de signal et d'instabilité de fréquence
associée aux approches analogiques antérieures.
Dans un mode de réalisation préféré, la
présente invention comprend un dispositif adapté à pro-
duire un signal de sortie ayant des premier et second états. Le dispositif comprend des moyens pour produire un signal de déclenchement en réponse à chaque transition bas/haut ou haut/bas du signal d'entrée qui survient quand le signal de sortie est dans son second état, et des moyens bistables pour produire le signal de sortie en réponse au signal de déclenchement et à un signal de mélange. Le moyen bistable agit en réponse au signal de déclenchement pour amener le signal de sortie à être
dans son premier état, et agit en réponse à une carac-
téristique périodique du signal de mélange pour amener le signal de sortie à être dans son second état. En conséquence, quand une transition de signal d'entrée survient, tandis que le signal de sortie est dans son second état, le signal de sortie passe à son premier état et reste dans son premier état jusqu'à ce que la caractéristique périodique suivante du signal de mélange
apparaisse. Les moyens pour produire un signal de déclen-
chement peuvent comprendre une première bascule adaptée à basculer par suite de l'apparition d'une transition bas/haut du signal d'entrée et une seconde bascule adaptée à basculer par suite de l'apparition d'une transition haut/bas du signal d'entrée. Les moyens bistables peuvent
comprendre une troisième bascule. Dans un mode de réalisa-
tion préféré, le moyen pour produire un signal de déclen-
chement comprend seulement deux bascules et un moyen logique, et le dispositif complet comprend seulement trois bascules et un moyen logique. Le signal de mélange est connecté à l'entrée d'horloge de la troisième bascule, le signal de sortie est extrait à partir de la sortie de la troisième bascule, et le signal de déclenchement est connecté à l'entrée de remise à zéro de la troisième bascule. Le dispositif selon la présente invention peut
également comprendre des moyens pour invalider sélective-
ment la seconde bascule de sorte que la fréquence du
signal d'entrée n'est pas doublée.
Selon un autre aspect, la présente invention comprend un moyen de déclenchement de front pour produire un signal de synchronisation ayant des premier et second états, et un moyen bistable pour produire un signal de sortie ayant des premier et second états. Le moyen de déclenchement de front agit en réponse à chaque front de montée et de descente du signal d'entrée qui survient quand le signal de sortie est dans son second état pour amener le signal de synchronisation à être dans son premier état. Le moyen de déclenchement de front agit également en réponse au fait que le signal de sortie
est dans son premier état pour amener le signal de syn-
chronisation à être dans son second état. Le moyen bista-
ble agit en réponse au fait que le signal de synchronisa-
tion est dans son premier état pour amener le signal de sortie à être dans son premier état, et agit en réponse à une caractéristique périodique du signal de mélange pour amener le signal de sortie à être dans son second
état. En conséquence, quand un front montant ou descen-
dant du signal d'entrée apparaît, tandis que le signal
de sortie est dans son second état, le signal de synchro-
nisation passe dans son premier état, ce qui amène le signal de sortie à passer dans son premier état. Le fait que le signal de sortie passe dans son premier état entraîne alors que le signal de synchronisation
revient à son second état.
Sous un autre aspect, la présente invention comprend un circuit pour multiplier la fréquence d'un signal d'entrée comprenant un premier moyen de détection pour détecter une première transition du signal d'entrée et produire un premier signal de détection, un second moyen de détection pour détecter une seconde transition
du signal d'entrée et produire un second signal de détec-
tion, et un moyen de combinaison pour combiner les pre-
mier et second signaux de détection pour produire un signal de sortie ayant une fréquence qui est un multiple
de la fréquence du signal d'entrée.
Sous un autre aspect de l'invention, le circuit utilise des éléments de commutation pour produire un signal de sortie dont la fréquence est un multiple de la fréquence du signal d'entrée. La fréquence du signal d'entrée, comprenant du bruit, peut s'étendre sensiblement du continu à une fréquence qui approche
la fréquence de commutation de l'élément de commutation.
Le retard de phase entre le signal d'entrée et le signal de sortie est sensiblement invariant par rapport à la température et à la fréquence du signal d'entrée. Le
retard de phase du signal de sortie à partir d'une pre-
mière transition du signal d'entrée est sensiblement le même que le retard de phase à partir d'une seconde transition du signal d'entrée. D'autres caractéristiques et avantages de
l'invention ressortiront de la description qui va suivre
et des dessins annexés sur lesquels: -
la figure 1 est un schéma sous forme de blocsd'une partie d'un récepteur de navigation VLF; la figure 2 est un schéma sous forme de blocs du dispositif de multiplication de fréquence selon la présente invention; la figure 3 est un schéma de circuit d'un mode de réalisation préféré de la présente invention; la figure 4 représente les signaux et la synchronisation pour le mode de réalisation de la figure 3; et la figure 5 est un schéma de circuit d'un
second mode de réalisation préféré de la présente inven-
tion. La figure 1 est un schéma sous forme de blocs d'une partie d'un système de navigation VLF qui incorpore un dispositif de doublage de fréquence selon la présente invention. Le circuit de la figure 1 est adapté à recevoir et à traiter des signaux VLF codés selon le format MSK. Dans un tel signal émis à partir d'une station particulière, une porteuse VLF est modulée par un signal à 25 Hz pour produire deux bandes latérales, une bande latérale supérieure à 25 Hz au-dessus de la fréquence de la porteuse et une bande latérale inférieure
à 25 Hz en dessous de la fréquence de la porteuse. L'émis-
sion VLF consiste exclusivement en les bandes latérales
supérieure et inférieure, la porteuse étant supprimée.
Chaque bande latérale peut être émise ou bien sous forme directe ou bien sous forme inversée déphasée de 180 par rapport à la forme directe. A tout instant donné, l'émission VLF à partir de la station consiste en l'une
des deux bandes latérales sous l'une des deux formes.
La commutation entre des formes directes et inversées
prend place pour des passages à zéro du signal émis.
Comme le montre la figure 1, les signaux VLF sont reçus par une antenne 12 et entrent dans un filtre d'entrée 14. Le filtre d'entrée 14 est un filtre passe-bande à bande étroite qui sélectionne une bande latérale particulière d'une porteuse particulière. Le signal à bande latérale unique résultant 16 est transmis à un limiteur 18. Le limiteur convertit le signal de bande latérale unique sinusoïdal en un signal d'entrée 20 en forme d'impulsion rectangulaire. Le signal d'entrée constitue l'une des entrées d'un doubleur de fréquence selon la présente invention, l'autre entrée étant un signal de mélange 40. Le doubleur de fréquence 30 produit un signal de sortie 32 qui consiste en un mélange
du signal de mélange 40 et du signal d'entrée 20 doublé.
Le signal de sortie est introduit dans un filtre de fréquence intermédiaire (filtre IF) à bande étroite 34. Le filtre IF sélectionne une composante de fréquence unique du signal de sortie 32, convertit cette composante en signal IF sinusoïdal 36, et envoie le signal IF à
un détecteur de phase 38.
La fréquence du signal de mélange 40 est choisie sur la base du filtre IF passe-bande 34. Par exemple, dans un mode de réalisation préféré, la bande passante du filtre IF 34 est de 50 Hz, et dans ce mode de réalisation, la fréquence f1 du signal de mélange 40 est de préférence déterminée par l'équation suivante f1= 2. f2 + 50 (1)
o f2 est la fréquence du signal d'entrée 20, c'est-
à-dire la fréquence de la bande latérale choisie par le filtre d'entrée 14. L'une des composantes du signal
de sortie 32 sera en conséquence une composante de "batte-
ment" ayant une fréquence f1 - 2. f2 ou 50 Hz, et cette composante de battement à 50 Hz sera sélectionnée par le filtre IF. La figure 2 représente le fonctionnement du doubleur de fréquence 30. Le doubleur de fréquence comprend un détecteur de transition 42 et un circuit bistable 44. Le détecteur de transition 42 reçoit un signal d'entrée 20 et un signal de sortie 32 et produit un signal de synchronisation 46. Le circuit bistable 44 reçoit le signal de synchronisation 46 et le signal de mélange 40, et produit le signal de sortie 32 qui a des premier et second états (par exemple des états bas et haut). Le signal de synchronisation 46 comprend de préférence une série de signaux de déclenchement, un signal de déclenchement étantproduit par le détecteur de transition 42 chaque fois qu'une transition bas/haut (c'est-à-dire un front montant) ou qu'une transitionhaut/bas (c'est-à-dire un front descendant) du signal d'entrée prend place quand le signal de sortie est dans. son second état. Le circuit bistable 44 répond à chaque signal de déclenchement en amenant le signal de sortie
à être dans son premier état, et répond à une caractéris-
tique périodique du signal de mélange 40 (par exemple un front montant) pour amener le signal de sortie à être dans son second état. Par suite, une transition du signal d'entrée 20 qui survient quand le signal de sortie est dans son second état entraîne que le détecteur de transition 42 fournit un signal de déclenchement qui amène le circuit bistable 44 à amener le signal de sortie à son premier état. Le signal de sortie reste dans son premier état jusqu'à ce que le front montant suivant (ou autre caractéristique prédéfinie) du signal de mélange 40 apparaisse. Tant que le signal de sortie
32 reste dans son premier état, le détecteur de transi-
tion 42 ne répond pas aux transitions du signal d'entrée 20. La figure 3 représente un schéma de circuit d'un mode de réalisation préféré de la présente invention. Dans ce mode de réalisation, le détecteur de transition comprend une bascule 50 déclenchée par un front positif, une bascule 52 déclenchée par un-front négatif, et une porte NON-OU 54, et le circuit bistable comprend une bascule 56. Tout autre élément de commutation équivalent approprié pourrait être utilisé au lieu des bascules et 52. Le mode de réalisation de la figure 3 comprend également une porte NON-OU 58 dont l'objet fefa décrit ci-après. Le signal d'entrée est connecté aux entrées d'horloge des bascules 50 et 52 par une ligne 60. La
sortie Q de la bascule 50 est connectée à la porte NON-
OU 54 par une ligne 62, et la sortie Q de la bascule 52 est connectée à l'autre entrée de la porte NON-OU 54 par une ligne 63. Le signal de synchronisation à la sortie de la porte NON-OU 54 est connecté par une ligne 64 à l'entrée de remise à zéro (CLR) de la bascule 56, la fonction de remise à zéro étant active à niveau bas. Le signal de mélange est introduit sur l'entrée d'horloge de la bascule 56 par une ligne 66. L'entrée de données (D) de la bascule 56 est connectée à une source de haute tension V+. La sortie Q de la bascule 56 est connectée à une ligne 68, le signal sur la ligne 68 comprenant le signal de sortie 32. La ligne 68 est connectée aux entrées de données (D) des bascules 50 et 52 ainsi qu'à l'entrée de remise à zéro (CLR) de la bascule 50. La sortie Q de la bascule 56 est connectée
par une ligne 70 à une première entrée de la porte NON-
OU 58 dont l'autre entrée reçoit le signal de porte décrit ci-après. La sortie de la porte NON-OU 58 est connectée par une ligne 72 à l'entrée de remise à zéro (CLR) de la bascule 52. Les fonctions de remise à zéro des bascules 50 et 52 sont toutes deux actives à niveau bas. Comme les sorties Q et Q de la bascule 56 sont complémentaires, et comme, quand le signal de porte est à bas niveau, la porte NON-OU 58 inverse le signal sur la ligne 70, le résultat est que les bascules 50 et 52 sont simultanément remises à zéro quand un signal
à bas niveau apparaît sur la ligne 68.
Le fonctionnement du circuit de la figure 3 sera compris en relation avec le schéma de signaux
de synchronisation de la figure 4. La figure 4A repré-
sente un exemple du signal d'entrée 20 sur la ligne
60. Dans un récepteur de navigation VLF, le signal d'en-
trée comprendrait tous les signaux VLF dans une bande latérale sélectionnée, plus tout le bruit atmosphérique dans cette bande latérale. La premiere transition haut/bas du signal d'entrée est détectée par la bascule 52 et entraîne l'apparition d'un signal à haut niveau 82 sur la ligne 63 (figure 4C). La transition suivante bas/haut 84 du signal d'entrée entraîne l'apparition d'un signal haut similaire 86 sur la ligne 62 (figure 4B). Un signal haut apparaissant sur l'une ou l'autre
des lignes 62 ou 63 entraîne que le signal de synchro-
nisation sur la ligne 64 passe à bas niveau (figure 4D). Quand la ligne 64 passe à bas niveau, la bascule 56 est remise à zéro, o il résulte que le signal de
sortie sur la ligne 68-passe à bas niveau (figure 4E).
Le signal de sortie reste ensuite bas jusqu'au front montant suivant du signal de mélange sur la ligne 66 (figure 4F). Quand ce front montant apparaît, le signal de sortie revient à son état haut car l'entrée D de la bascule 56 est maintenue à haute tension. Quand le signal de sortie passe à bas niveau en réponse au passage à bas niveau du signal de synchronisation, les bascules 50 et 52 sont remises à zéro, amenant les signaux sur les lignes 62 et 63 à bas niveau. Les signaux bas sur
les lignes 62 et 63 entraînent le passage du signal de syn-
chronisation/ sur la ligne 64, du niveau bas au niveau haut.Par suite de cette réaction, le signal de synchronisation sft la ligne 64 est seulement momentanément entraîné
à bas niveau en réponse aux fronts montants et descen-
dants du signal d'entrée, et le signal de synchronisation comprend en conséquence une succession de signaux de déclenchement devenant négatifs pour une courte durée, ou impulsions de déclenchement. Dans la figure 4, des signaux de déclenchement 88 et 90 correspondent aux
transitions 80 et 84, respectivement, du signal d'entrée.
En conséquence, sauf comme cela est décrit ci-après, la fréquence du signal de synchronisation sur la ligne 64 est double de celle du signal d'entrée. Les signaux de déclenchement 88 et 90 provoquent des impulsions devenant négatives 92 et 94, respectivement, dans le
signal de sortie sur la ligne 68.
L'action de mélange du circuit de la figure
3 peut être appréciée en relation avec le front descen-
dant 96 et le front montant 98 du signal d'entrée. Le front descendant 96 produit un signal haut 99 sur la ligne 63 et un signal de synchronisation de déclenchement
résultant bas 100 sur la ligne 64. Le signal de synchroni-
sation 100 produit une transition haut/bas 102 dans le signal de sortie, et le signal de sortie reste bas
jusqu'au front montant suivant 104 du signal de mélange.
Toutefois, pendant que ce signal de sortie reste bas après la transition 102, le front montant 98 du signal d'entrée apparaît. Comme le signal de sortie est bas
à cet instant, le signal haut 106 qui apparaîtrait autre-
ment sur la ligne 62 est bloqué, et le signal de synchro-
nisation bas 108 est également bloqué, de telles impul-
sions bloquées étant indiquées par des traits en pointil-
lé sur la figure 4. Par suite, le front montant 98 du signal 1 1 d'entrée est en fait ignoré et n'est pas reproduit dans
le signal de sortie. De façon similaire, le front des-
cendant 110 du signal d'entrée n'est également pas repro-
duit dans le signal de sortie, des signaux 112 et 114 représentant les parties bloquées des signaux sur les
lignes 63 et 64, respectivement.
Le circuit de la figure 3 est adapté à fonc-
tionner sélectivement dans un mode dans lequel la fré-
quence du signal d'entrée n'est pas doublée. Pour pro-
duire un fonctionnement sans doublage, un signal de porte haut est fourni à la porte NON-OU 58. Par suite,
la sortie de la porte NON-OU sur la ligne 72 est mainte-
nue basse, invalidant la bascule 52. Par suite, seuls des fronts positifs du signal d'entrée produisent un
signal de déclenchement sur la ligne 64.
La figure 5 représente un mode de réalisation de la présente invention qui peut être utilisé lorsqu'un
doublage de fréquence sans mélange est requis. Le disposi-
tif de la figure 5 comprend une bascule 120 déclenchée par des fronts positifs, une bascule 122 déclenchée par des fronts négatifs, et une porte NON-OU 124. Un signal d'entrée sur la ligne 126 est connecté aux entrées d'horloge des bascules 120 et 122. Les entrées de données (D) des bascules 120 et 122 sont connectées à une source de haute tension V. Les sorties Q des bascules 120
et 122 sont connectées par des lignes 128 et 130, respec-
tivement, aux entrées de la porte NON-OU 124. Le signal de sortie fourni par la porte NON-OU sur une ligne 132 est réappliqué aux entrées de remise à zéro des bascules
120 et 122. Les fonctions de remise à zéro de ces bas-
cules sont actives à niveau bas.
Le fonctionnement du dispositif de la figure est très semblable à celui de la partie correspon- dante du dispositif de la figure 3. Un front montant du signal d'entrée amène- le signal sur la ligne 128
71187
à passer à niveau haut, amenant le signal de sortie sur la ligne 132 à passer à niveau bas. De même, un front descendant du signal d'entrée résulte en un signal haut sur la ligne 130, amenant également le signal de sortie à niveau bas. Chaque fois que le signal de sortie passe à niveau bas, les deux bascules sont remises à
zéro, et, par suite, le signal de sortie passe immédiate-
ment à nouveau à niveau haut. Le signal de sortie sur la ligne 132 consistera en conséquence en une succession d'impulsions ou pics étroits correspondant à chaque
front ou transition du signal d'entrée.
Les dispositifs de doublage de fréquence des figures 3 et 5 présentent de nombreux avantages notables par rapport aux circuits de doublage de fréquene de l'art antérieur. Comme le montre la figure 5, les bascules 120 et 122 seront caractérisées par un temps de commutation qui est défini comme le temps requis par la bascule pour changer d'états en réponse à une
transition du signal d'entrée. De tels temps de commuta-
tion sont typiquement très courts. Comme chaque bascule
est remise à zéro presque immédiatement après sa commuta-
tion, les circuits de la figure 5 peuvent être utilisés pour doubler la fréquence des signaux d'entrée sur une grande gamme de fréquences. En particulier, la fréquence
du signal d'entrée, y compris du bruit, peut aller prati-
quement du continu (c'est-à-dire la fréquence zéro) à une fréquence qui approche de la vitesse de commutation
maximale des bascules 120 et 122. Pour une raison simi-
laire, le retard de phase lié aux dispositifs de doublage
de fréquence des figures 3 et 5 est très faible. Eh consé-
quence, quand de tels dispositifs sont utilisés dans un système dans lequel il est important de préserver
la phase du signal d'entrée, tel que le système de navi-
gation VLF représenté sur la figure 1, l'opération de dou-
blage de fréquence produit des erreurs de phase négligea-
bles. Les circuits des figures 3 et 5 présentent en outre l'avantage que les petits retards de phase qu'ils provoquent sont indépendants de la température et de la fréquence du signal d'entrée. En outre, le retard de phase produit par ces dispositifs est le même pour les fronts montants et descendants du signal d'entrée,
introduisant en conséquence des retards de phase symétri-
ques dans le signal de sortie.
Bien que des modes de réalisation préférés de la présente invention aient été représentés et décrits précédemment, on notera que toutes les variantes qui
apparaîtront à l'homme de l'art font partie de l'inven-
tion. En conséquence, la présente invention n'est pas limitée aux modes de réalisation spécifiques représentés
et décrits, mais sa portée se déduira des revendications
ci-après.
Claims (12)
1. Dispositif pour doubler la fréquence d'un signal d'entrée et pour mélanger le signal d'entrée doublé à un signal de mélange pour produire un signal de sortie ayant des premier et second états, caractérisé
en ce qu'il comprend des moyens (50, 52, 54) pour pro-
duire un signal de déclenchement en réponse à chaque transition bas/haut et à chaque transition haut/bas du signal d'entrée qui survient quand le signal de sortie est dans son second état, et un moyen bistable (56) pour produire le signal de sortie, le moyen bistable agissant en réponse au signal de déclenchement (64) pour amener le signal de sortie (68) à être dans son premier état et agissant en réponse à une caractéristique périodique du signal de mélange (66) pour amener ie signal de sortie à être dans son second état, d'o il résulte qu'une transition du signal d'entrée qui survient
quand le signal de sortie est dans son second état en-
traine que le signal de sortie passe à son premier état
et reste dans son premier état Jusqu'à ce que la caracté-
ristique périodique suivante du signal de mélange sur-
vienne.
2. Dispositif selon la revendication 1, caractérisé en ce que les moyens pour produire un signal de déclenchement comprennent une première bascule (50)
adaptée à basculer par suite de l'apparition d'une transi-
tion bas/haut du signal d'entrée et une seconde bascule (52) adaptée à basculer par suite de l'apparition d'une
transition haut/bas du signal d'entrée.
3. Dispositif selon la revendication 2, caractérisé en ce que les moyens pour produire un signal
de déclenchement comprennent en outre une porte NON-
OU (54), les sorties des première (50) et seconde (52)
bascules étant connectées aux entrées de la porte NON-
OU, le signal de déclenchement étant produit à la sortie
de la porte NON-OU.
4. Dispositif selon la revendication 3, caractérisé en ce que le moyen bistable comprend une troisième bascule (56), le signal de mélange (66) étant connecté à l'entrée d'horloge de la troisième bascule et le signal de sortie étant pris sur la sortie (68)
de la troisième bascule.
5. Dispositif selon la revendication 4, caractérisé en ce que le signal de déclenchement est
connecté à l'entrée de remise à zéro (CLR) de la troi-
sième bascule (56).
6. Dispositif selon la revendication 2, caractérisé en ce qu'il comprend en outre des moyens (58) pour invalider sélectivement la seconde bascule (52), de sorte que la fréquence du signal d'entrée n'est
pas doublée.
7. Dispositif pour doubler la fréquence d'un signal d'entrée et pour mélanger le signal d'entrée doublé à un signal de mélange pour produire un signal de sortie ayant des premier et second états, caractérisé en ce qu'il comprend: un moyen de déclenchement de front (50, 52, 54) pour produire un signal de synchronisation (64)
ayant des premier et second états, le moyen de déclenche-
ment de front agissant en réponse à chaque front montant et à chaque front descendant du signal d'entrée (60) qui survient quand le signal de sortie (68) est dans son second état pour amener le signal de synchronisation à être dans son premier état, et qui agit en réponse au fait que le signal de sortie est dans son premier état pour amener le signal de synchronisation à être dans son second état; et un moyen bistable (56) agissant en réponse au fait que le signal de synchronisation est dans son premier état pour amener le signal de sortie à être
dans son premier état et agissant en réponse à une carac-
téristique périodique du signal de mélange (66) pour amener le signal de sortie à être dans son second état, d'o il résulte qu'un. front montant ou descendant du signal d'entree, qui survient quand le signal de sortie est dans son second état, amène le signal de synchronisation à passer dans son premier état, le passage du signal de synchronisation dans son premier état amenant le signal de sortie à passer dans son premier état, le passage du signal de sortie dans son premier état amenant à son tour le signal de synchronisation à revenir à
son second état.
8. Dispositif selon la revendication 7, caractérisé en ce que le moyen de déclenchement de front comprend une première bascule (50) propre à basculer par suite de l'apparition d'un front montant du signal d'entrée, et une seconde bascule (52) propre à basculer par suite de l'apparition d'un front descendant du signal d'entrée.
9. Dispositif selon la revendication 8, caractérisé en ce que le moyen de déclenchement de front comprend en outre une porte NON-OU (54), les sorties des première (50) et seconde (52) bascules étant connectées aux entrées de la porte NON-OU, et la sortie de la porte NON-OU produisant le signal de
synchronisation.
10. Dispositif selon la revendication 9, caractérisé en ce que le moyen bistable comprend une
troisième bascule (56), le signal de mélange étant con-
necté à l'entrée d'horloge de la troisième bascule et le signal de sortie étant extrait de la sortie de la
troisième bascule.
11. Dispositif selon la revendication 10, caractérisé en ce que le signal de synchronisation est
connecté à l'entrée de remise à zéro (CLR) de la troi-
sième bascule (56).
12. Dispositif selon la revendication 8, caractérisé en ce qu'il comprend en outre des moyens
(58) agissant en réponse à un signal de porte pour invali-
der sélectivement la seconde bascule pour que la fréquence du signal d'entrée ne soit pas doublée.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/656,257 US4634987A (en) | 1984-10-01 | 1984-10-01 | Frequency multiplier |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2571187A1 true FR2571187A1 (fr) | 1986-04-04 |
FR2571187B1 FR2571187B1 (fr) | 1989-02-03 |
Family
ID=24632294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR858514458A Expired FR2571187B1 (fr) | 1984-10-01 | 1985-09-30 | Multiplieur de frequence |
Country Status (5)
Country | Link |
---|---|
US (1) | US4634987A (fr) |
JP (1) | JPS6189702A (fr) |
CA (1) | CA1244097A (fr) |
FR (1) | FR2571187B1 (fr) |
GB (1) | GB2165113A (fr) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3860705D1 (de) * | 1988-01-28 | 1990-10-31 | Hewlett Packard Gmbh | Erkennungsschaltung fuer binaersignalzustandswechsel. |
FR2658370B1 (fr) * | 1990-02-13 | 1992-06-12 | Sgs Thomson Microelectronics | Doubleur de frequence d'horloge. |
US5107264A (en) * | 1990-09-26 | 1992-04-21 | International Business Machines Corporation | Digital frequency multiplication and data serialization circuits |
JP2837982B2 (ja) * | 1991-12-27 | 1998-12-16 | 三菱電機株式会社 | 遅延検波復調装置 |
US5438245A (en) * | 1992-05-27 | 1995-08-01 | Sony Corporation | High-voltage generating circuit |
US5490282A (en) * | 1992-12-08 | 1996-02-06 | International Business Machines Corporation | Interface having serializer including oscillator operating at first frequency and deserializer including oscillator operating at second frequency equals half first frequency for minimizing frequency interference |
US5963071A (en) * | 1998-01-22 | 1999-10-05 | Nanoamp Solutions, Inc. | Frequency doubler with adjustable duty cycle |
US6091271A (en) * | 1998-06-30 | 2000-07-18 | Lucent Technologies, Inc. | Frequency doubling method and apparatus |
US6337588B1 (en) * | 1998-07-17 | 2002-01-08 | Oak Technology, Inc. | Apparatus and method for doubling the frequency of a clock signal |
US6815991B2 (en) * | 2003-01-09 | 2004-11-09 | Sun Microsystems, Inc. | Clock frequency multiplier |
US8355460B2 (en) * | 2011-05-24 | 2013-01-15 | Continental Electronics Corp. | Radio transmitter system and method |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3448387A (en) * | 1967-01-06 | 1969-06-03 | Us Army | Frequency doubler |
FR1602152A (fr) * | 1968-12-13 | 1970-10-19 | ||
DE2227698A1 (de) * | 1971-06-14 | 1972-12-21 | Dassault Electronique | Frequenzsubtraktor und mit Frequenz synthese arbeitender Normalfrequenzgene rator |
US3770327A (en) * | 1971-04-21 | 1973-11-06 | Goodyear Tire & Rubber | Wheel speed transducer frequency doubling circuit |
US3777271A (en) * | 1971-10-04 | 1973-12-04 | Cutler Hammer Inc | Generation of microwave frequency combs with narrow line spacing |
US3786357A (en) * | 1971-11-30 | 1974-01-15 | Gen Electric | Digital pulse train frequency multiplier |
US3796960A (en) * | 1972-09-05 | 1974-03-12 | Halliburton Co | Electronic signal multiplier |
US3838344A (en) * | 1971-12-23 | 1974-09-24 | Fuji Xerox Co Ltd | Frequency multiplying circuit |
US3866129A (en) * | 1972-06-03 | 1975-02-11 | Philips Corp | Device for the digital subtraction of frequencies |
US4051386A (en) * | 1976-07-22 | 1977-09-27 | National Semiconductor Corporation | Frequency doubling circuit |
US4077010A (en) * | 1976-12-08 | 1978-02-28 | Motorola, Inc. | Digital pulse doubler with 50 percent duty cycle |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1193881A (en) * | 1968-02-08 | 1970-06-03 | Telephone Mfg Co Ltd | Improvements in or relating to Low Pass Filters |
US3745470A (en) * | 1971-05-28 | 1973-07-10 | Caterpillar Tractor Co | Pulse transmitter circuit for measuring instruments |
US3764927A (en) * | 1971-12-07 | 1973-10-09 | Gen Datacomm Ind Inc | Wide band frequency discriminator |
US4048571A (en) * | 1973-03-12 | 1977-09-13 | Xerox Corporation | Frequency doubler |
US4042834A (en) * | 1975-06-12 | 1977-08-16 | Motorola, Inc. | Frequency doubler circuit |
GB1550213A (en) * | 1975-12-08 | 1979-08-08 | Rca Corp | Frequency doubler |
JPS5843187A (ja) * | 1981-09-03 | 1983-03-12 | Fuji Electric Co Ltd | 可変周波発振方式 |
-
1984
- 1984-10-01 US US06/656,257 patent/US4634987A/en not_active Expired - Lifetime
-
1985
- 1985-09-18 GB GB08523050A patent/GB2165113A/en not_active Withdrawn
- 1985-09-26 CA CA000491589A patent/CA1244097A/fr not_active Expired
- 1985-09-30 FR FR858514458A patent/FR2571187B1/fr not_active Expired
- 1985-09-30 JP JP60215248A patent/JPS6189702A/ja active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3448387A (en) * | 1967-01-06 | 1969-06-03 | Us Army | Frequency doubler |
FR1602152A (fr) * | 1968-12-13 | 1970-10-19 | ||
US3770327A (en) * | 1971-04-21 | 1973-11-06 | Goodyear Tire & Rubber | Wheel speed transducer frequency doubling circuit |
DE2227698A1 (de) * | 1971-06-14 | 1972-12-21 | Dassault Electronique | Frequenzsubtraktor und mit Frequenz synthese arbeitender Normalfrequenzgene rator |
US3777271A (en) * | 1971-10-04 | 1973-12-04 | Cutler Hammer Inc | Generation of microwave frequency combs with narrow line spacing |
US3786357A (en) * | 1971-11-30 | 1974-01-15 | Gen Electric | Digital pulse train frequency multiplier |
US3838344A (en) * | 1971-12-23 | 1974-09-24 | Fuji Xerox Co Ltd | Frequency multiplying circuit |
US3866129A (en) * | 1972-06-03 | 1975-02-11 | Philips Corp | Device for the digital subtraction of frequencies |
US3796960A (en) * | 1972-09-05 | 1974-03-12 | Halliburton Co | Electronic signal multiplier |
US4051386A (en) * | 1976-07-22 | 1977-09-27 | National Semiconductor Corporation | Frequency doubling circuit |
US4077010A (en) * | 1976-12-08 | 1978-02-28 | Motorola, Inc. | Digital pulse doubler with 50 percent duty cycle |
Also Published As
Publication number | Publication date |
---|---|
GB8523050D0 (en) | 1985-10-23 |
FR2571187B1 (fr) | 1989-02-03 |
JPS6189702A (ja) | 1986-05-07 |
GB2165113A (en) | 1986-04-03 |
CA1244097A (fr) | 1988-11-01 |
US4634987A (en) | 1987-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR2571187A1 (fr) | Multiplieur de frequence | |
FR2642922A1 (fr) | Dispositif de communication sur spectre disperse | |
ATE183344T1 (de) | Fm-empfänger mit einer schaltung zur überabtastung | |
FR2681203A1 (fr) | Systeme de transmission optique, et emetteur et recepteur optiques. | |
FR2626425A1 (fr) | Appareil de communication sur spectre disperse | |
EP0367404A3 (fr) | Appareil du type Doppler diplex monté sur un véhicule pour la détection d'un obstacle proche | |
EP1466426B1 (fr) | Systeme de transmission | |
FR2512295A1 (fr) | Recepteur stereophonique a modulation d'amplitude multi-systeme | |
JPH05256936A (ja) | 車載レーダ装置 | |
US3183506A (en) | Radar ranging receiver | |
FR2681204A1 (fr) | Procede et dispositif pour la transmission de deux informations dans le cadre d'une liaison dite a etalement de spectre. | |
JPS5593028A (en) | Knocking detector | |
CA2042797A1 (fr) | Circuit de detection a retard pour signaux modules par deplacement de phase | |
FR2482804A1 (fr) | Recepteur radioelectrique a modulation de frequence | |
JPS5710554A (en) | Modulation and demodulation device for frequency spread multiplex communication | |
FR2538189A1 (fr) | Circuit de demodulation de signaux modules en frequence | |
FR2598050A1 (fr) | Dispositif de decodage pour code cmi | |
JPS6353745B2 (fr) | ||
JPH02300689A (ja) | 降雨降雪測定装置 | |
JPS60224345A (ja) | デ−タ伝送方式 | |
Clark et al. | Application of a PLL and ALL noise reduction process in optical sensing systems | |
Hicks et al. | Acousto-optic system for automatic indentification and decoding of digitally modulated signals | |
SU610313A1 (ru) | Регенератор двоичных символов | |
JPS55159164A (en) | Detector of cable fault point | |
JPS5740716A (en) | Fd demodulating circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ST | Notification of lapse |