FR2570880A1 - METHOD FOR MANUFACTURING ISOLATED GRID FIELD EFFECT TRANSISTOR AND TRANSISTOR THUS OBTAINED - Google Patents
METHOD FOR MANUFACTURING ISOLATED GRID FIELD EFFECT TRANSISTOR AND TRANSISTOR THUS OBTAINED Download PDFInfo
- Publication number
- FR2570880A1 FR2570880A1 FR8513907A FR8513907A FR2570880A1 FR 2570880 A1 FR2570880 A1 FR 2570880A1 FR 8513907 A FR8513907 A FR 8513907A FR 8513907 A FR8513907 A FR 8513907A FR 2570880 A1 FR2570880 A1 FR 2570880A1
- Authority
- FR
- France
- Prior art keywords
- region
- source
- junction
- drain
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 210000000746 body region Anatomy 0.000 claims abstract description 27
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 22
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 239000008188 pellet Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 2
- 230000010287 polarization Effects 0.000 claims description 2
- 238000010304 firing Methods 0.000 claims 1
- 235000010603 pastilles Nutrition 0.000 abstract 5
- 238000009792 diffusion process Methods 0.000 description 12
- 229910044991 metal oxide Inorganic materials 0.000 description 12
- 150000004706 metal oxides Chemical class 0.000 description 12
- 230000003071 parasitic effect Effects 0.000 description 9
- 239000002019 doping agent Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 210000003754 fetus Anatomy 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- VMXJCRHCUWKQCB-UHFFFAOYSA-N NPNP Chemical compound NPNP VMXJCRHCUWKQCB-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 244000045947 parasite Species 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
PROCEDE DE FABRICATION D'UN TRANSISTOR A EFFET DE CHAMP ET A GRILLE ISOLEE, QUI CONSISTE A PARTIR D'UNE PASTILLE SEMI-CONDUCTRICE COMPRENANT UNE REGION DE DRAIN D'UN PREMIER TYPE DE CONDUCTIVITE CONTIGUE A UNE SURFACE DE LA PASTILLE, A FAIRE DIFFUSER UNE REGION DE CORPS D'UN SECOND TYPE DE CONDUCTIVITE DANS LA PASTILLE A PARTIR D'UNE PORTION DE LA SURFACE AFIN DE FORMER UNE JONCTION PN CORPSDRAIN, ET A FAIRE DIFFUSER UNE REGION DE SOURCE D'UN PREMIER TYPE DE CONDUCTIVITE DANS LA FRONTIERE DE LA REGION DE CORPS, AFIN DE FORMER UNE JONCTION PN SOURCECORPS QUI S'ETEND JUSQU'A UNE PROFONDEUR PREDETERMINEE A PARTIR DE LA SURFACE DE LA PASTILLE, LADITE JONCTION SOURCECORPS ETANT ESPACEE DE LADITE JONCTION CORPSDRAIN AFIN DE DEFINIR UNE REGION DE CANAL DANS LA REGION DE CORPS, A LA SURFACE, CE PROCEDE ETANT CARACTERISE EN CE QU'ON FORME DE L'ALUMINIUM SUR LADITE SURFACE DE LA PASTILLE POUR QU'IL VIENNE AU CONTACT DE LA JONCTION SOURCECORPS A LADITE PROFONDEUR DETERMINEE, AFIN D'EMPECHER UNE POLARISATION DIRECTE DE LA JONCTION PN SOURCECORPS PENDANT LE FONTIONNEMENT DU DISPOSITIF.METHOD FOR MANUFACTURING A FIELD EFFECT AND ISOLATED GRID TRANSISTOR COMPRISING A SEMICONDUCTOR PASTILLE COMPRISING A DRAIN REGION OF A FIRST TYPE OF CONTIGUITY CONTIGUOUS TO A PASTILLE SURFACE, TO BE DISTRIBUTED A BODY REGION OF A SECOND TYPE OF CONDUCTIVITY IN THE PASTILLE FROM A PORTION OF THE SURFACE TO FORM A CORPSDRAIN JUNCTION, AND TO DISTRIBUTE A SOURCE REGION OF A FIRST TYPE OF CONDUCTIVITY IN THE BORDER FRONTIER THE REGION OF BODY, TO FORM A JUNCTION PN SOURCECORPS WHICH EXTENDS TO A DEPTH PREDETERMINED FROM THE SURFACE OF THE PASTILLE, THE SAID JUNCTION SOURCECORPS BEING SPACEE OF THIS JUNCTION CORPSDRAIN TO DEFINE A REGION OF CHANNEL IN THE REGION BODY, ON THE SURFACE, THIS PROCESS IS CHARACTERIZED IN WHICH WE FORM ALUMINUM ON THE SAID SURFACE OF THE PASTILLE SO THAT IT COMES IN CONTACT WITH THE JUNCTION SOURCECORPS TO THE DETERMINED DEPTH, IN ORDER TO PREVENT DIRECT OLARIZATION OF JUNCTION PN SOURCECORPS DURING THE FUNCTIONING OF THE DEVICE.
Description
La présente invention concerne des transistors à effet de champ à grilleThe present invention relates to gate field effect transistors
isolée (encore connus sous l'abréviation IGFET), tels que les transistors à ef- isolated (still known by the abbreviation IGFET), such as transistors
fet de champ semiconducteurs métal-oxyde (MOSFET). Plus particulièrement, cette metal-oxide semiconductor field fetus (MOSFET). More particularly, this
invention concerne des transistors à effet de champ semiconducteurs, métal- The invention relates to semiconductor field effect transistors
oxyde, verticaux, dans lesquels la source et la grille sont disposées sur une surface d'une plaquette semiconductrice, et une électrode de drain est disposée vertical oxide, in which the source and the gate are arranged on a surface of a semiconductor wafer, and a drain electrode is arranged
sur une surface opposée de la plaquette. Cette invention se réfère plus particu- on an opposite surface of the wafer. This invention more specifically refers to
lièrement à des transistors métal-oxyde semiconducteurs à effet de champ verti- to semiconductor metal-oxide transistors with vertical field effect
caux et à double diffusion (connus sous l'abréviation "VDMOS"), tels que des and double diffusion (known under the abbreviation "VDMOS"), such as
transistors à effet de champ à conductivité modulée (encore appelés "COMFET"). modulated conductivity field effect transistors (also called "COMFETs").
Un transistor métal-oxyde semiconducteur, à effet de champ, vertical et à double diffusion (VDMOS) comprend une pastille semiconductrice dans laquelle A semiconductor, field effect, vertical and dual diffusion metal-oxide (VDMOS) transistor comprises a semiconductor chip in which
on dispose en série des régions de source, de corps et de drain de type de con- series source, body and drain regions are arranged in series.
ductivité alternée. La région de corps est disposée de manière à être adjacente à une surface de la pastille, et les régions de source et de drain sont placées alternate ductivity. The body region is disposed adjacent to a surface of the pellet, and the source and drain regions are placed
de manière à définir la longueur et la largeur de la région de canal dans la ré- to define the length and width of the channel region in the
gion du corps, sur cette surface. Le terme vertical, à double diffusion (VDMOS) découle du procédé de fabrication du dispositif. Selon ce procédé, on prévoit une région de drain à la surface d'une pastille semiconductrice, et on fait diffuser un dopant de région de corps et un dopant de région de source, de façon typique body, on this surface. The vertical term, double diffusion (VDMOS) follows from the manufacturing process of the device. According to this method, a drain region is provided on the surface of a semiconductor chip, and a body region dopant and a source region dopant are diffused, typically
séquentiellement, dans une portion de la région de drain, au travers d'une ou- sequentially, in a portion of the drain region, through a
verture de masque.mask.
On dispose une électrode grille isolée sur la surface de la pastille, au- There is an insulated gate electrode on the surface of the pellet,
dessus de la région de canal. Lors du fonctionnement en service, lorsqu'on ap- above the channel area. When operating in service, when
plique à la grille une tension supérieure à une tension de seuil prédéterminée, on inverse le type de conductivité de la région de corps, dans la partie de la région de canal qui est contigie à la surface de la pastille. On réalise ainsi ce qu'il est convenu d'appeler un canal d'inversion, qui permet d'obtenir une circulation d'électrons ou d'un courant de lacunes entre les régions de drain et de source. Par conséquent, le fonctionnement du dispositif est décrit comme étant unipolaire par nature, avec une circulation d'électrons ou de lacunes modulée When the gate has a voltage greater than a predetermined threshold voltage, the conductivity type of the body region is reversed in the portion of the channel region which is contiguous with the surface of the chip. This is what is known as an inversion channel, which allows to obtain an electron flow or a current of gaps between the drain and source regions. Therefore, the operation of the device is described as being unipolar in nature, with modulated electron or gap flow.
sélectivement par une tension appliquée à la grille. D'autres exemples de réali- selectively by a voltage applied to the gate. Other examples of reali-
sation et de traitement de structures classiques de transistors verticaux à effet de champ, métal-oxyde à double diffusion (VDMOS) sont décrits dans les brevets Conventional structures of vertical field-effect, metal-oxide double diffusion (VDMOS) transistors are described in US Pat.
américains n 4 145 700 et n 4 072 975. US 4,145,700 and 4,072,975.
Un transistor à effet de champ à conductivité modulée (COMFET) constitue une variété de transistor vertical à double diffusion, métal-oxyde, à effet de champ (VDMOS), qui comporte en outre une quatrième région semiconductrice, d'un A modulated conductivity field effect transistor (COMFET) is a variety of a vertical dual-diffusion, metal-oxide, field effect transistor (VDMOS), which further comprises a fourth semiconductor region, a
type de conductivité opposé à celui de la région de drain, cette quatrième ré- type of conductivity opposite that of the drain region, this fourth re-
gion étant contigUe à la région de drain. Cette quatrième région semiconductrice, que l'on peut appeler région d'anode, constitue une source de porteurs de charge lors du fonctionnement du dispositif, et sert à moduler la conductivité de la gion being contiguous to the drain region. This fourth semiconductor region, which may be called anode region, is a source of charge carriers during operation of the device, and serves to modulate the conductivity of the
région de drain qui lui est adjacente. L'une des caractéristiques les plus impor- drain region that is adjacent to it. One of the most important features
tantes d'un dispositif transistor à effet de champ à conductivité modulée (COMFET) of a modulated conductivity field effect transistor device (COMFET)
est constituée par sa résistance fortement réduite par rapport à celle d'un tran- is constituted by its greatly reduced resistance compared to that of a
sistor à effet de champ VDMOS à trois couches, de structure équivalente. Un autre VDMOS field effect sistor with three layers, of equivalent structure. Another
mode de réalisation de la structure d'un transistor à effet de champ à conductivi- embodiment of the structure of a conductive field effect transistor
té modulée est décrit dans le brevet américain n 4 364 073. Modulated tee is described in U.S. Patent No. 4,364,073.
Un transistor bipolaire parasite NPN ou PNP est inhérent à la structure tri-couches source/corps/drain d'un transistor métal-oxyde, semiconducteur, à An NPN or PNP parasitic bipolar transistor is inherent in the three-layer source / body / drain structure of a metal-oxide, semiconductor,
effet de champ. La structure source/corps/drain de ce transistor MOSFET corres- field effect. The source / body / drain structure of this MOSFET transistor corresponds to
pond à une structure bipolaire parasite émetteur/base/collecteur. Lors du fonc- to a parasitic bipolar emitter / base / collector structure. When working
tionnement du transistor MOSFET, dans le cas o la jonction PN émetteur/base of the MOSFET transistor, in the case where the transmitter / base PN junction
est polarisée directement, il convient de mettre en service le transistor bipo- polarized directly, the bipolar transistor
laire parasite. Etant donné que ce mode de fonctionnement a une influence nuisible, parasite. Since this mode of operation has a harmful influence,
en ce qui concerne les performances du transistor MOSFET, on a effectué de nom- as regards the performance of the MOSFET transistor, it has been carried out
breuses tentatives pour réduire le gain du transistor bipolaire parasite. Un exemple de ces tentatives est décrit dans le brevet américain n 4 072 975, décrit ci-dessus, et dans le brevet français n 85 02 448, déposé le 20 février 1985 par many attempts to reduce the gain of the parasitic bipolar transistor. An example of these attempts is described in US Patent No. 4,072,975, described above, and in French Patent No. 85 02 448, filed February 20, 1985 by
la présente titulaire.this holder.
La réduction de gain du (ou des) transistor bipolaire parasite à effet de champ à conductivité modulée est particulièrement importante, étant donné que la somme des gains du transistor bipolaire parasite source/corps/drain et du transistor bipolaire parasite anode/drain/corps doit être maintenue inférieure à The gain reduction of the modulated-conductivity field effect parasitic bipolar transistor (s) is particularly important, since the sum of the gains of the parasitic source / body / drain bipolar transistor and the parasitic bipolar anode / drain / body transistor must to be kept below
l'unité, afin d'empêcher un verrouillage du thyristor parasite NPNP ou PNPN. the unit, in order to prevent a latch of the parasitic thyristor NPNP or PNPN.
Lorsqu'un tel verrouillage se produit, on perd le contr8le de la grille, et le dispositif ne fonctionne plus comme un transistor à effet de champ à conductivité When such a lock occurs, control of the gate is lost, and the device no longer functions as a conductivity field effect transistor.
modulée (COMFET).modulated (COMFET).
La présente invention se propose d'apporter une solution permettant de réduire la probabilité d'un verrouillage d'un tel transistor COMFET, et également de réduire les effets du transistor bipolaire parasite dans des dispositifs The present invention proposes to provide a solution making it possible to reduce the probability of a lock of such a COMFET transistor, and also to reduce the effects of the parasitic bipolar transistor in devices
VDMOS à trois couches.VDMOS with three layers.
A cet effet, l'invention concerne un procédé de fabrication d'un transis- For this purpose, the invention relates to a method of manufacturing a
tor à effet de champ et à grille isolée qui consiste à partir d'une pastille semi- field-effect and insulated-gate tor, which consists of a semi-
conductrice comprenant une région de drain d'un premier type de conductivité con- conductor comprising a drain region of a first conductivity type con-
tigUe à une surface de la pastille, à faire diffuser une région de corps d'un tigute to a surface of the pellet, to diffuse a body region of a
second type de conductivité dans la pastille à partir d'une portion de la sur- second type of conductivity in the pellet from a portion of the
face, afin de former une jonction PN corps/drain, et à faire diffuser une région de source d'un premier type de conductivité dans la frontière dela région de cor; afin de former une jonction PN source/corps qui s'étend jusqu'à une profondeur prédéterminée à partir de la surface de la pastille, ladite jonction source/corps face, to form a body / drain PN junction, and to diffuse a source region of a first conductivity type into the boundary of the horn region; to form a source / body PN junction that extends to a predetermined depth from the surface of the chip, said source / body junction
étant espacée de ladite jonction corps/drain, afin de définir une région de ca- spaced from said body / drain junction, to define a region of
nal dans la région de corps à la surface, ce procédé étant caractérisé en ce qu'o in the region of the body on the surface, this method being characterized in that
forme de l'aluminium sur ladite surface de la pastille pour qu'il vienne au con- shape of the aluminum on said surface of the pellet so that it comes into contact with
tact de la jonction source/corps à ladite profondeur prédéterminée, afin d'em- tact of the source / body junction at said predetermined depth, so as to
pêcher une polarisation directe de la jonction PN source/corps, pendant le fonc- direct polarization of the source / body PN junction during operation.
tionnement du dispositif.the device.
L'invention vise en outre un transistor à effet de champ à grille isolée The invention is further directed to an insulated gate field effect transistor
qui comprend une plaquette semiconductrice munie d'une région de drain d'un pre- which comprises a semiconductor wafer having a drain region of a first
mier type de conductivité,contigUe à une surface de la plaquette, une région de corps d'un second type de conductivité, s'étendant dans la plaquette à partir d'u] portion de la surface afin de former une jonction PN corps/drain, et une région de source de premier type de conductivité à l'intérieur des limites de la région first conductivity type, contiguous to one surface of the wafer, a body region of a second conductivity type, extending into the wafer from a portion of the surface to form a body / drain PN junction , and a source region of a first conductivity type within the boundaries of the region
de corps, pour former une jonction PN source/corps qui s'étend jusqu'à une profon- of body, to form a PN source / body junction that extends to a depth
deur déterminée à partir de la surface de la plaquette, ladite jonction source/ corps étant espacée de ladite jonction corps/drain de manière à définir une région de canal dans la région du corps à la surface, ce transistor étant caractérisé er determined from the surface of the wafer, said source / body junction being spaced from said body / drain junction so as to define a channel region in the surface body region, which transistor is characterized by
ce qu'il comporte une électrode d'aluminium disposée sur ladite surface de la pas- it comprises an aluminum electrode disposed on said surface of the pas-
tille, cette électrode comprenant des pointes qui sont au contact de la jonction source/corps à ladite profondeur déterminée, de telle manière que la jonction PN said electrode comprising points which are in contact with the source / body junction at said determined depth, such that the PN junction
source/corps ne soit pas directement polarisée pendant le fonctionnement du dispo- source / body is not directly polarized during the operation of the
sitif. D'autres caractéristiques et avantages de cette invention ressortiront de operative part. Other features and advantages of this invention will be apparent from
la description faite ci-après en référence aux dessins annexés, dont la Figure the description given hereinafter with reference to the appended drawings, the FIG.
unique est une vue en coupe d'un transistor vertical métal-oxyde à effet de champ unique is a sectional view of a vertical metal-oxide field-effect transistor
à double diffusion (VDMOS) mettant en oeuvre la présente invention. double diffusion (VDMOS) implementing the present invention.
Comme on le voit sur le dessin, un transistor vertical métal-oxyde à ef- As can be seen in the drawing, a vertical metal-oxide transistor
fet de champ à double diffusion (VDMOS) 10, mettant en oeuvre la présente inven- double diffusion field fetus (VDMOS) 10, implementing the present invention.
tion, peut être soit un transistor métal-oxyde à effet de champ (MOSFET) à trois couches, soit un transistor à effet de champ à conductivité modulée (COMFET) à can be either a three-layer metal-oxide field-effect transistor (MOSFET) or a modulated-conductivity field effect transistor (COMFET) to
quatre couches. Pour simplifier la description, on décrira l'invention dans son four layers. To simplify the description, the invention will be described in its
application à un transistor vertical métal-oxyde à effet de champ à double diffu- application to a double-diffused metal-oxide vertical field-effect transistor
sion (VDMOS) à canal N, 10. Cependant, tous les types de conductivité peuvent être inversés pour former un dispositif VDMOS à canal P. Le dispositif 10 comprend une pastille semiconductrice 12 ayant respectivement une première et une seconde surfaces principales 14, 16. Une région 18, de conductivité relativement élevée, However, all conductivity types can be inverted to form a P-channel VDMOS device. The device 10 includes a semiconductor chip 12 having first and second major surfaces 14, 16, respectively. A region 18, of relatively high conductivity,
d'un matériau du type N+ ou P+, est disposée sur la seconde surface principale 16. of a N + or P + type material is arranged on the second main surface 16.
Dans un transistor métal-oxyde à effet de champ (MOSFET) à canal N et à trois couches, la région 18 est en matériau du type N+, et on la désignera par région de drain. Dans un transistor à effet de champ à conductivité modulée (COMFET), à canal N, la région 18 est en matériau de type P+, et on la désignera par région anode. Dans la structure COMFET à canal N, une région de drain 20, de type N+, recouvre la région anode 18, comme le représente le trait interrompu sur la In an N-channel three-layer metal oxide field effect (MOSFET) transistor, the region 18 is of N + type material, and will be referred to as a drain region. In an N-channel modulated conductivity field effect transistor (COMFET), the region 18 is of P + type material, and will be referred to as the anode region. In the N-channel COMFET structure, an N + drain region 20 covers the anode region 18, as shown by the broken line on the
Figure. Une région de drain allongé 22 de type N-, qui s'étend jusqu'à la pre- FIG. An elongated N-type drain region 22, which extends to the first
mière surface principale 14, est prévue contigile à la région de drain 20 de type N+, ou à la région de conductivité relativement élevée 18, quand il n'existe main surface 14, is provided contiguous to the N + type drain region 20, or the relatively high conductivity region 18, when there is no
pas de région 20.no region 20.
Dans la plaquette 12, à partir de la première surface 14 s'étend une ré- In the wafer 12, from the first surface 14 extends a
gion de corps 24, de type P-, qui forme une jonction PN 26 corps/drain à son in- body 24, P-type, which forms a PN 26 body / drain junction at its
terface avec la région de drain allongée N- 22. Dans l'exemple de réalisation pré- terface with the elongate drain region N-22. In the preferred embodiment
féré, la région de corps 24 est diffusée dans la pastille à partir d'une portion de la surface 14, qui est choisie de manière que la jonction corps/drain PN 26 The body region 24 is diffused into the wafer from a portion of the surface 14, which is selected so that the body / drain joint PN 26
recoupe la surface 14 sous la forme d'un polygone régulier, par exemple un hexa- intersects the surface 14 in the form of a regular polygon, for example a hexagon
gone ou un carré. Une région source de type N+ 28, qui constitue une jonction PN source/corps 30 à son intersection avec la région de corps 24, s'étend dans la pastille 12,à partir de la première surface 14, à l'intérieur de la limite de la région de corps 24. La jonction source/corps PN 30 est espacée de la jonction corps/drain PN 26, à la surface 14, pour définir la longueur et la largeur d'une région canal 32, dans la région de corps, sur la première surface 14. La région de source 28 est typiquement de forme annulaire, mais non circulaire. La partie extérieure de la jonction source/corps PN 30 coupe la surface 14 sous la forme d'un polygone régulier, de forme similaire à celle qui est interceptée par la jonction corps/drain PN 26. Une région de corps supplémentaire 34, de type P+, s'étend à partir de la surface 14 dans la partie centrale de la région de corps gone or a square. An N + source region 28, which constitutes a source / body PN junction 30 at its intersection with the body region 24, extends into the wafer 12, from the first surface 14, within the boundary. of the body region 24. The PN source / body junction 30 is spaced from the body / drain junction PN 26, at the surface 14, to define the length and width of a channel region 32, in the body region, on the first surface 14. The source region 28 is typically ring-shaped, but not circular. The outer portion of the source / body junction PN 30 intersects the surface 14 in the form of a regular polygon, similar in shape to that intercepted by the PN 26 body / drain junction. An additional body region 34, of type P +, extends from the surface 14 in the central part of the body region
24, et elle est entourée par la région de source annulaire 28. 24, and is surrounded by the annular source region 28.
Sur la première surface 14, au-dessus de la région canal 32, est prévue une grille isolée qui comprend une isolation de grille 36, sur la surface 14, et une électrode-grille 38 sur l'isolation 36. L'isolation de grille 36 comprend, de O façon typique, du bioxyde de silicium selon une épaisseur allant de 500 à 2000 A, et l'électrode de grille 38 comprend du silicium polycristallin dopé. Une couche isolante 40, comprenant typiquement un verre au silicate, tel que du verre au On the first surface 14, above the channel region 32, there is provided an insulated gate which includes a gate insulation 36 on the surface 14, and a gate electrode 38 on the isolation 36. Gate isolation Typically, silicon dioxide has a thickness of from 500 to 2000 A, and the gate electrode 38 comprises doped polycrystalline silicon. An insulating layer 40, typically comprising a silicate glass, such as glass
phosphosilicate, au borosilicate, ou au boro-phosphosilicate, recouvre l'élec- phosphosilicate, borosilicate or boro-phosphosilicate, covers the elec-
trode de grille 38, de manière à isoler électriquement l'électrode des couches surjacentes. Une électrode 42, source d'aluminium, recouvre la couche isolante , et elle est au contact de la première région 14, afin de former un contact avec la région de source 28 et la région de corps 24. Une électrode de drain 44 gate trode 38, so as to electrically isolate the electrode from the overlying layers. An aluminum source electrode 42 covers the insulating layer and contacts the first region 14 to contact the source region 28 and the body region 24. A drain electrode 44
est au contact de la région de conductivité élevée 18, sur la surface 16. is in contact with the high conductivity region 18, on the surface 16.
Selon le procédé objet de cette invention, il est critique que l'élec- According to the method of this invention, it is critical that the elec-
trode source d'aluminium 42 soit déposée de manière qu'elle forme des pointes, aluminum source trode 42 is deposited so that it forms points,
dans la pastille 12, jusqu'à une épaisseur qui correspond au moins à la profon- in the pellet 12, to a thickness which corresponds at least to the depth
deur de la jonction PN source/corps 30, afin d'être au contact de la région de the source / body PN junction 30, in order to be in contact with the region of
corps P- 24. Les pointes d'aluminium ont été représentées en 43, sur la Figure. P-24. The aluminum tips have been shown at 43 in the Figure.
Des explications concernant le phénomène de formation de telles pointes en alumi- Explanations concerning the phenomenon of formation of such points in aluminum
nium peuvent être trouvées dans le brevet américain n 3 609 470. Dans la présente invention, il est avantageux que l'aluminium traverse et soit au contact d'une zone de la jonction source/corps PN 30 aussi grande que possible, sans détériorer la région de canal 32. A la profondeur optimale atteinte par les pointes 43, ces dernières pénètrent dans la jonction PN source/corps 30, mais elles ne s'étendent Nium can be found in U.S. Patent No. 3,609,470. In the present invention, it is advantageous for aluminum to pass through and be in contact with as large an area of the PN source / body junction as possible without damaging the channel region 32. At the optimal depth reached by the tips 43, the latter penetrate the source / body PN junction 30, but they do not extend
pas sur une distance appréciable dans la région de corps 24. not over an appreciable distance in the body region 24.
La formation des pointes d'aluminium est réalisée en soumettant le dispo- The formation of aluminum spikes is achieved by submitting the
sitif à un traitement thermique,soit pendant, soit après le dépôt de l'électrode during a heat treatment, either during or after electrode deposition
source 42. Selon un exemple de mise en oeuvre préféré, l'électrode source d'alu- source 42. According to an example of a preferred embodiment, the source electrode of aluminum
minium 42 est déposée par des techniques et des moyens classiques de dépôt de va- 42 is deposited by conventional techniques and means of depositing
peur, par exemple par évaporation ou pulvérisation cathodique, et elle est ensuite fear, for example by evaporation or sputtering, and it is then
chauffée à une température de 400 à 450'C pendant une durée de l'ordre de 15 mi- heated to a temperature of 400 to 450 ° C for a period of about 15 minutes.
nutes à une heure. Ceci permet d'obtenir des pointes d'aluminium 43 qui pénètrent à une distance de l'ordre de 0,5 à 1,5 p à partir de la surface 14. Etant donné que 1,5 microns constituent la distance maximale de formation des pointes avec un tel traitement thermique, d'autres procédés de traitement du dispositif doivent être prévus pour s'assurer que la profondeur de la jonction PN source/corps 30, à partir de la surface 14, est maintenue inférieure à 1,5 microns. Selon l'exemple at one o'clock. This makes it possible to obtain aluminum tips 43 which penetrate at a distance of the order of 0.5 to 1.5 p from the surface 14. Since 1.5 microns constitute the maximum distance of formation of the With such heat treatment, other methods of treating the device must be provided to ensure that the depth of the source PN / body junction 30, from the surface 14, is kept below 1.5 microns. According to the example
de réalisation préféré, la profondeur de la jonction PN source/corps 30 est infé- preferred embodiment, the depth of the source PN / body junction 30 is less than
rieure à 1 micron, et, de façon optimale, elle est inférieure à environ 0, 5 p. Ceci représente une profondeur relativement faible par rapport aux dispositifs classiques, qui présentent typiquement des régions de source s'étendant à des profondeurs supérieures à 1 p. Afin d'obtenir de façon contr8lée cette profondeur relativement faible de la jonction source/corps PN, il est préférable d'utiliser than 1 micron, and optimally, it is less than about 0.5%. This represents a relatively small depth compared to conventional devices, which typically have source regions extending to depths greater than 1 p. In order to obtain this relatively small depth of the PN source / body junction in a controlled manner, it is preferable to use
de l'arsenic comme dopant de type N pour la région de source 28. Bien qu'en va- arsenic as an N-dopant for the source region 28. Although
riante, on puisse utiliser du phosphore comme dopant source de type N, il est plus It is possible to use phosphorus as an N-type source dopant, it is more
difficile d'en contrôler la diffusion à moins d'un micron. difficult to control the diffusion to less than one micron.
Lors de la fabrication du dispositif 10, l'électrode grille isolée sert In the manufacture of the device 10, the insulated gate electrode serves
de masque pour positionner les régions de source et de corps 28 ou 24, à la sur- mask for positioning the source and body regions 28 or 24 to the
face 14. De façon typique, l'électrode grille isolée possède la configuration d'une couche perforée, et les dopants des régions de corps et de source sont introduits In a typical manner, the insulated gate electrode has the configuration of a perforated layer, and the dopants of the body and source regions are introduced.
séquentiellement dans la pastille 12 au travers des ouvertures ou perforations. sequentially in the pellet 12 through openings or perforations.
6 25708806 2570880
Sur la Figure, on a désigné par la référence 46 l'ouverture ménagée grâce à In the figure, reference numeral 46 indicates the opening provided by
l'électrode de grille isolée. Pour obtenir un rendement maximal en ce qui con- the insulated gate electrode. For maximum performance in terms of
cerne les pointes d'aluminium 43 selon cette invention, la surface de contact de l'électrode source 42 sur la surface 14 doitrecouvrir la jonction PN source/corps 30 en des points éloignés de la région de canal 32, et cela dans la plus grande mesure possible. De cette façon, on rend maximale l'aire de la jonction PN source/ corps 30 qui est au contact des pointes d'aluminium à la suite du traitement In accordance with this invention, the contact surface of the source electrode 42 on the surface 14 must recover the source / body PN junction 30 at points remote from the channel region 32, and this in the larger possible measure. In this way, the area of the source / body PN junction 30 which contacts the aluminum spikes is maximized as a result of the treatment.
thermique mentionné ci-dessus.thermal mentioned above.
En outre, lorsqu'on met en oeuvre la présente invention, la concentration In addition, when the present invention is used, the concentration
en dopant, dans la région de corps de type P- 24, doit être réglée afin de compen- by doping, in the P-24 body region, must be set to compensate
ser la tension de seuil du dispositif pour la diffusion relativement peu profonde the threshold voltage of the device for relatively shallow diffusion
de la région de source 28. En d'autres termes, la diffusion qui assure une pro- source region. In other words, the diffusion that ensures
fondeur relativement faible, pour la région de source 28, assure également une distance de diffusion latérale relativement petite. Etant donné que la tension de seuil (c'est-à-dire-la tension pour laquelle le canal d'inversion se forme) est The relatively low melter for the source region 28 also provides a relatively small side scatter distance. Since the threshold voltage (i.e., the voltage for which the inverting channel is formed) is
contr8lée par la concentration de porteurs à la jonction PN source/corps 30, ad- controlled by the concentration of carriers at the source PN / body junction 30, ad-
jacente à la région de canal 32, la concentration en dopant P- dans la région de corps 24, à la jonction PN source/corps 30, doit etre réduite en proportion de la réduction de la distance de diffusion latérale de dopant N+ de la région de source 28. Les pointes d'aluminium 43 réduisent effectivement le gain de courant direct < du transistor bipolaire parasite correspondant à la structure NPN source/corps/drain du dispositif VDMOS 10. En comparant un dispositif sans pointes d'aluminium à un dispositif mettant en oeuvre la présente invention, on a observé un gain e< de l'ordre de 0,9 sur le dispositif sans pointes d'aluminium, et un underlying the channel region 32, the P-dopant concentration in the body region 24, at the source PN / body junction 30, must be reduced in proportion to the reduction of the region's N + dopant side diffusion distance. The aluminum tips 43 effectively reduce the direct current gain <of the parasitic bipolar transistor corresponding to the NPN source / body / drain structure of the VDMOS device 10. Comparing a device without aluminum spikes to a device According to the present invention, a gain e <of the order of 0.9 has been observed on the device without aluminum spikes, and a
gain o< E 0,25 sur un dispositif typique muni de pointes. Lorsqu'elles sont in- gain o <0.25 on a typical device with tips. When they are
corporées dans un transistor à effet de champ à conductivité modulée COMFET, on a observé que les pointes d'aluminium 43 augmentent les courants de verrouillage, embodied in a COMFET modulated conductivity field effect transistor, it has been observed that the aluminum tips 43 increase the locking currents,
selon des facteurs allant jusqu'à la centaine. according to factors of up to a hundred.
En outre, le procédé selon la présente invention peut rendre inutile la nécessité de prévoir une région de corps supplémentaire de type P+ 34, étant donné que les pointes d'aluminium 43 assurent le contact à la fois avec la région de corps 24 et la jonction PN source/corps 30, en reliant la région de corps P- 24 à l'électrode de source 42. Par ailleurs, le procédé selon cette invention peut simplifier la configuration de la région de source 28, étant donné qu'il n'est plus nécessaire de prévoir une région de forme annulaire. Etant donné que les pointes d'aluminium 43 pénètrent jusqu'à la profondeur de la jonction source/corps PN 30, il n'est plus nécessaire que la région supplémentaire 34 relie la région de corps In addition, the method according to the present invention may render unnecessary the need for a further P + type body region 34, since the aluminum tips 43 provide contact with both the body region 24 and the junction Source / body PN 30, by connecting the P-24 body region to the source electrode 42. Furthermore, the method according to this invention can simplify the configuration of the source region 28, since it is not possible to no longer necessary to provide a ring-shaped region. Since the aluminum tips 43 penetrate to the depth of the source / body junction PN 30, it is no longer necessary for the additional region 34 to connect the body region.
24 à l'électrode source, au niveau de la surface 14. 24 at the source electrode, at the surface 14.
25708 8025708 80
Il demeure bien entendu que cette invention n'est pas limitée aux exemples de réalisation et de mise en oeuvre décrits et représentés ici, mais It remains understood that this invention is not limited to the embodiments and implementations described and shown here, but
qu'elle en englobe toutes les variantes. En particulier, bien que la description that it encompasses all variants. In particular, although the description
faite ici se réfère à un dispositif à double diffusion VDMOS, il est bien évident que l'invention s'applique facilement à des transistors métaloxyde latéraux, et, made here refers to a VDMOS dual diffusion device, it is obvious that the invention is easily applicable to lateral metal oxide transistors, and,
d'une façon générale, aux transistors à effet de champ et grille isolée. in general, field effect transistors and insulated gate.
Claims (5)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US65510984A | 1984-09-27 | 1984-09-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2570880A1 true FR2570880A1 (en) | 1986-03-28 |
Family
ID=24627549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8513907A Pending FR2570880A1 (en) | 1984-09-27 | 1985-09-19 | METHOD FOR MANUFACTURING ISOLATED GRID FIELD EFFECT TRANSISTOR AND TRANSISTOR THUS OBTAINED |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPS6184867A (en) |
| DE (1) | DE3533808A1 (en) |
| FR (1) | FR2570880A1 (en) |
| GB (1) | GB2165091B (en) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2193597A (en) * | 1986-08-08 | 1988-02-10 | Philips Electronic Associated | Method of manufacturing a vertical DMOS transistor |
| JPS63302535A (en) * | 1987-06-03 | 1988-12-09 | Mitsubishi Electric Corp | Gallium arsenide integrated circuit |
| JP2526960B2 (en) * | 1988-01-11 | 1996-08-21 | 日本電装株式会社 | Conduction modulation type MOSFET |
| JPH01235277A (en) * | 1988-03-15 | 1989-09-20 | Nec Corp | Vertical field-effect transistor |
| JP2510710B2 (en) * | 1988-12-13 | 1996-06-26 | 三菱電機株式会社 | MOS field effect transistor formed in semiconductor layer on insulator substrate |
| KR20100135521A (en) * | 2009-06-17 | 2010-12-27 | 주식회사 하이닉스반도체 | Semiconductor device and method for manufacturing the same |
| CN106206300A (en) * | 2015-04-29 | 2016-12-07 | 北大方正集团有限公司 | Vertical double diffused metal-oxide semiconductor field effect transistor and processing method |
| CN109817707A (en) * | 2019-01-15 | 2019-05-28 | 上海华虹宏力半导体制造有限公司 | RC-IGBT structure and its manufacturing method |
| CN117238969A (en) * | 2023-11-13 | 2023-12-15 | 深圳基本半导体有限公司 | Silicon carbide MOSFET device and preparation method and application thereof |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2371778A1 (en) * | 1976-11-19 | 1978-06-16 | Tokyo Shibaura Electric Co | SEMICONDUCTOR DEVICE |
| DE2825433A1 (en) * | 1977-06-09 | 1978-12-14 | Fujitsu Ltd | Semiconductor device and method for the production thereof |
| DE3240162A1 (en) * | 1982-01-04 | 1983-07-14 | General Electric Co., Schenectady, N.Y. | Self-adjusted power MOSFET with integral source-base short circuit and method for the manufacture thereof |
| EP0094891A2 (en) * | 1982-05-20 | 1983-11-23 | Fairchild Semiconductor Corporation | Method of fabricating a vertical power MOSFET structure |
| DE3435612A1 (en) * | 1983-09-06 | 1986-04-03 | General Electric Co., Schenectady, N.Y. | Surface-semiconductor device and method for the fabrication thereof |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2930780C2 (en) * | 1979-07-28 | 1982-05-27 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Method of manufacturing a VMOS transistor |
| JPS5957477A (en) * | 1982-09-27 | 1984-04-03 | Fujitsu Ltd | Semiconductor device |
-
1985
- 1985-09-19 FR FR8513907A patent/FR2570880A1/en active Pending
- 1985-09-21 DE DE19853533808 patent/DE3533808A1/en not_active Withdrawn
- 1985-09-25 GB GB08523651A patent/GB2165091B/en not_active Expired
- 1985-09-26 JP JP60214398A patent/JPS6184867A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2371778A1 (en) * | 1976-11-19 | 1978-06-16 | Tokyo Shibaura Electric Co | SEMICONDUCTOR DEVICE |
| DE2825433A1 (en) * | 1977-06-09 | 1978-12-14 | Fujitsu Ltd | Semiconductor device and method for the production thereof |
| DE3240162A1 (en) * | 1982-01-04 | 1983-07-14 | General Electric Co., Schenectady, N.Y. | Self-adjusted power MOSFET with integral source-base short circuit and method for the manufacture thereof |
| EP0094891A2 (en) * | 1982-05-20 | 1983-11-23 | Fairchild Semiconductor Corporation | Method of fabricating a vertical power MOSFET structure |
| DE3435612A1 (en) * | 1983-09-06 | 1986-04-03 | General Electric Co., Schenectady, N.Y. | Surface-semiconductor device and method for the fabrication thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3533808A1 (en) | 1986-04-03 |
| JPS6184867A (en) | 1986-04-30 |
| GB2165091B (en) | 1988-04-20 |
| GB2165091A (en) | 1986-04-03 |
| GB8523651D0 (en) | 1985-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2572220A1 (en) | SEMICONDUCTOR DEVICE WITH FIELD EFFECT | |
| JP4192281B2 (en) | Silicon carbide semiconductor device | |
| FR2559958A1 (en) | FIELD-EFFECT METAL-OXIDE SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF | |
| FR2725308A1 (en) | SLICED MOSFET | |
| FR2494499A1 (en) | FLAT STRUCTURE FOR HIGH VOLTAGE SEMICONDUCTOR DEVICES | |
| FR2745952A1 (en) | SHORT CHANNEL INSULATED BIPOLAR GRID TRANSISTOR WITH IMPROVED PROPERTIES FOR ITS DIRECT VOLTAGE DROP AND SWITCHING POWER LOSSES | |
| FR2496983A1 (en) | METHOD FOR THE SELF-ALIGNMENT OF A SEMICONDUCTOR DEVICE COMPRISING A VERY LOW DIMENSIONAL IGFET | |
| FR2458902A1 (en) | METHOD FOR MANUFACTURING INTEGRATED MOS CIRCUITS WITH AND WITHOUT MNOS MEMORY TRANSISTORS BASED ON SILICON GRID TECHNOLOGY | |
| FR2744836A1 (en) | PROGRESSIVE CONCENTRATION EPITAXIAL SUBSTRATE FOR RESURF-DIFFUSED SEMICONDUCTOR DEVICE | |
| FR2577348A1 (en) | METHOD FOR FORMING ISOLATED SILICON REGIONS AND FIELD EFFECT DEVICES ON A SILICON SUBSTRATE | |
| JP3213357B2 (en) | Method for introducing and diffusing platinum ions in silicon slice | |
| FR2481518A1 (en) | METHOD FOR MAKING A SEMICONDUCTOR DEVICE COMPRISING COMPLEMENTARY FIELD EFFECT TRANSISTORS | |
| FR2570880A1 (en) | METHOD FOR MANUFACTURING ISOLATED GRID FIELD EFFECT TRANSISTOR AND TRANSISTOR THUS OBTAINED | |
| EP0069606B1 (en) | Vertical junction field-effect transistor and process for its production | |
| JP2023080193A (en) | Manufacturing method of trench type semiconductor device | |
| FR2491679A1 (en) | METHOD OF ISOLATING A SEMICONDUCTOR DEVICE AND INTEGRATED DEVICE OR CIRCUIT OBTAINED | |
| CA1261045A (en) | Avalanche photodiode | |
| JP5011656B2 (en) | Manufacturing method of semiconductor device | |
| FR2803101A1 (en) | PROCESS FOR MANUFACTURING VERTICAL POWER COMPONENTS | |
| FR2548831A1 (en) | METHOD FOR MAKING AT LEAST ONE DEEP LAYER IN A SEMICONDUCTOR DEVICE | |
| FR2511194A1 (en) | FIELD EFFECT TRANSISTOR AND METHOD OF MANUFACTURE | |
| FR2742583A1 (en) | FIELD EFFECT TRANSISTOR WITH INSULATED GRID AND DIFFUSED CHANNEL | |
| FR2620570A1 (en) | METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE "BICMOS" | |
| JP2000260778A (en) | Semiconductor device and manufacture | |
| FR2607324A1 (en) | ISOLATED GRID TRANSISTOR WITH INTEGRATED VERTICAL DIODE AND METHOD OF MANUFACTURE |