FR2566149A1 - Montage programmable de registres d'etat et systeme de commande a microprocesseur pourvu d'un tel montage - Google Patents

Montage programmable de registres d'etat et systeme de commande a microprocesseur pourvu d'un tel montage Download PDF

Info

Publication number
FR2566149A1
FR2566149A1 FR8508796A FR8508796A FR2566149A1 FR 2566149 A1 FR2566149 A1 FR 2566149A1 FR 8508796 A FR8508796 A FR 8508796A FR 8508796 A FR8508796 A FR 8508796A FR 2566149 A1 FR2566149 A1 FR 2566149A1
Authority
FR
France
Prior art keywords
status
state
registers
register
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8508796A
Other languages
English (en)
Other versions
FR2566149B1 (fr
Inventor
Joseph Thomas Bellavance
William James Price
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of FR2566149A1 publication Critical patent/FR2566149A1/fr
Application granted granted Critical
Publication of FR2566149B1 publication Critical patent/FR2566149B1/fr
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/22—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)
  • Debugging And Monitoring (AREA)

Abstract

UN MONTAGE PROGRAMMABLE DE REGISTRES 19, 21 D'ETAT QUI PERMET DE VERIFIER SIMULTANEMENT L'ETAT DANS UN SYSTEME. APPLICATION: INTERFACE DE SYSTEME A MICROPROCESSEUR.

Description

1 PHA 1108
"Montage programmable de registres d'état et système de commande à microprocesseur pourvu d'un tel montage" Arrière-plan de l'invention: La présente invention concerne un montage programmable de registres d'état et un système de
commande A microprocesseur équipé d'un tel montage.
L'invention est particulièrement utile dans un environ- nement dans lequel plusieurs registres d'état sont prévus sur des dispositifs a circuits intégrés associés.
Il est classique, dans des systèmes de com-
mande à microprocesseur, de prévoir plusieurs ports d'entrée-sortie pour connecter le système à un appareil extérieur. Chacun de ces ports comporte habituellement un registre de données qui y est associé. Le registre de données pour un port d'entrée, par exemple, reçoit et stocke temporairement l'information provenant de son
appareil externe associé. Cette information est fina-
lement transmise au microprocesseur lorsqu'il adresse
le registre de données.
Un registre d'état est souvent prévu en association avec un registre de données. Un registre d'état pour le registre de données d'un port d'entrée est typiquement un dispositif A deux états. Dans son premier état, il stocke un signal indiquant que son registre de données associé a reçu de l'information qui n'a pas encore été transmise au microprocesseur. Dans son second état, le registre d'état stocke un signal indiquant que son registre de données associé n'a pas reçu une quelconque information de ce genre. Dans une installation plus évoluée, l'état d'un port d'entrée pourrait être défini par deux ou plus de deux bits d'état. Par exemple, si le port était équipé d'un tampon premier entré-premier sorti, un bit d'état pourrait signaler que le tampon est vide, tandis qu'un second bit d'état pourrait signaler que le tampon est plein. Un degré de remplissage intermédiaire pourrait
2 PHA 1108
donc être signalé par une combinaison des deux bits.
Une autre signalisation d'état à plusieurs bits peut
être utile dans des situations appropriées.
Dans le cas de ports de sortie, un montage assez similaire peut être présent, mais dans ce cas, le
microprocesseur sert de source d'information.
Dans un système de commande à microprocesseur, le microprocesseur vérifie la condition de tous ses
registres d'état associés d'une manière récurrente.
Autrefois, il était courant de vérifier la condition de chaque registre d'état à raison d'un à la fois en série. Résumé de l'invention: L'invention a pour but de permettre à un microprocesseur de vérifier simultanément la condition de chaque registre d'état d'une série de registres d'état dans un système, augmentant ainsi la vitesse de
traitement des opérations E/S sans qu'il soit néces-
saire de prévoir des interconnexions d'interrogation
supplémentaires et l'électronique d'interface associée.
Suivant une particularité de l'invention, plusieurs circuits de sortie sont prévus pour chaque registre d'état, chaque circuit de sortie comportant un
dispositif programmable dans son trajet conducteur.
Un des avantages de l'invention est qu'elle réduit le temps nécessaire pour vérifier les registres
d'état dans un système.
Suivant l'invention, il est prévu un montage de registres d'état qui comprend un bus comportant plusieurs conducteurs. Plusieurs registres d'état produisant chacun des signaux d'état et comportant chacun plusieurs circuits de sortie connectés chacun pour acheminer les signaux d'état de leur registre associé, sont aussi prévus dans le montage. Des moyens programmables sont prévus pour connecter sélectivement
PHA 1108
au moins un circuit de sortie de chaque registre d'état à un des conducteurs du bus. Chaque circuit de sortie
ainsi connecté est connecté à un conducteur différent.
De cette façon, le bus peut conduire des signaux indiquant l'état de plusieurs registres d'état simul- tanément.
Brève description des dessins:
D'autres buts, particularités et avantages de
l'invention ressortiront de la description suivante et
des revendications annexées, considérées avec référence
aux dessins annexés, dans lesquels: la Fig. 1 est une vue schématique simplifiée d'un système de commande conforme à l'invention; la Fig. 2 est une version modifiée de la Fig. 1, et la Fig. 3 est une autre version modifiée de la
Fig. 1.
Description d'une forme d'exécution préférée:
La Fig. 1 illustre une partie des circuits contenus dans un système de commande comprenant le microprocesseur 11. Le microprocesseur 11, qui peut être de construction classique, est connecté par le bus 13 à divers circuits dans le système. Parmi ces circuits, on trouve des comparateurs et des registres d'état pour les ports d'entrée AO à A7. Par souci de simplification, seuls les comparateurs 15 et 17 et les registres d'état 19 et 21 pour les ports d'entrée A0 et A1 sont représentés. Les comparateurs et les registres d'état pour les ports A2 à A7 sont semblables à ceux
destinés aux ports A0, Al.
Le bus 13 comprend huit conducteurs à con-
necter à divers circuits du système comprenant les
comparateurs 15 et 17 et les registres d'état 19 et 21.
Le bus 13 est connecté de manière similaire aux compa-
rateurs et aux registres d'état pour les ports A2 à A7.
4 PHA 1108
Dans cette forme d'exécution, le bus 13 est aussi
connecté aux registres d'état (non représentés) asso-
ciés aux huit registres d'état pour les ports A0 à A7.
Dans une autre forme d'exécution, les bus d'adresses et de données pourraient être séparés, tandis que les bits d'adresses et d'état seraient transportés sur le même bus. Chaque registre d'état produit des signaux d'état et comprend des circuits de sortie DO A D7 pour chacun des trajets conducteurs du bus 13. Chaque circuit de sortie est connecté de manière à acheminer le signal d'état de son registre associé et est aussi connecté à son trajet conducteur associé par un fusible. Pour plus de concision, les circuits de sortie n'ont pas été représentés de manière plus explicite. Si un registre d'état est destiné à ne sortir qu'un seul bit d'état, tous les circuits de sortie reçoivent la valeur de ce bit unique de la logique du port (non représentée). Les fusibles sont identifiés pour le port d'entrée A0 par les références OFLO à OFL7 et pour le
port Al, par les références 1FLO à 1FL7.
Des fusibles sont utilisés dans la forme d'exécution actuellement préférée de l'invention. Ils
fournissent des moyens programmables pour des utilisa-
teurs de l'invention. A titre d'exemple, la Fig. 2 montre que tous les fusibles pour le registre d'état du port d'entrée AO ont fondu, à l'exception du fusible AFL1. Les fusibles peuvent être faits d'un alliage de nickel-chrome. Ils fondent d'une quelconque manière bien connue suite à l'adressage sélectif des ports correspondants. De même, tous les fusibles de chacun des registres d'état pour les ports d'entrée A2 à A7
peuvent avoir fondu, à l'exception d'un fusible indivi-
duel qui doit être différent pour chacun des ports
d'entrée.
2566 1 49
PHA 1108
Avec ce montage, le microprocesseur 11 peut vérifier la condition de chacun des registres d'état pour les ports AO à A7, simultanément le long du bus 13. En fonctionnement, le microprocesseur 11 envoie une adresse de registre d'état le long du bus 13. Cette adresse est reçue par le comparateur associé à chaque registre d'état. Etant donné que tous les registres d'état pour les ports AO à A7 doivent transmettre leurs signaux d'état simultanément, une adresse commune est
utilisée pour tous les registres d'état. Les compara-
teurs, en réaction à la reconnaissance de l'adresse commune, envoient des signaux de validation le long de lignes de sortie, telles que 23 et 25, vers leurs registres d'état associés. Chacun d'eux est ainsi validé pour envoyer son signal d'état le long de son conducteur associé du bus 13 au moment approprié: dans la situation représentée, ce moment pourrait être quelque peu retardé par rapport à la réception de l'adresse commune. Il est à noter que chaque port pourrait en outre également reçonnaitre sa propre adresse spécifique, laquelle reconnaissance activerait son registre de données associé pour sortir son contenu au moment voulu. Dans ce cas, ce moment pourrait aussi être quelque peu retardé par rapport à la réception de
l'adresse spécifique.
Dans la forme d'exécution préférée, l'adresse du registre d'état peut être programmée au moyen de fusibles utilisés pour fixer l'adresse de registre d'état dans les comparateurs. Dans la forme d'exécution représentée, huit registres d'état au maximum peuvent simultanément communiquer leurs bits d'état. Si le nombre de ports est plus élevé, ils sont groupés en des groupes de huit registres d'état chacun. Chaque groupe possède sa propre adresse commune. En sélectionnant
différentes adresses pour différents groupes de regis-
PHA 1108
tres d'état, un utilisateur dispose d'une certaine souplesse pour arranger les groupes dans lesquels l'état des registres d'état d'un système sera vérifié par leur microprocesseur. Les spécialistes en ce domaine comprendront que l'adresse de registre d'état pourrait aussi être câblée. Dans ce cas cependant, le
système ne pourrait pas être programmé par l'utili-
sateur dans la même mesure que la forme d'exécution préférée. Dans une variante, plusieurs fusibles FLO à FL7 pour un ou plusieurs des registres d'état peuvent rester intacts, par exemple ceux illustrés pour le registre d'état du port d'entrée A1 sur la Fig. 3. Dans cette variante de l'invention, les deux fusibles 1FL1 et 1FL2 restent intacts. Si le port contient deux bits
d'état, ces fusibles transmettent des entités d'infor-
mation différentes. Si le port ne produit qu'un seul bit d'état, ces fusibles transmettent la même entité d'information. Dans une certaine situation, le groupe contient un nombre de registres d'état inférieur à celui des trajets conducteurs dans le bus 13. En laissant plus d'un fusible intact pour le registre d'état destiné au port Ai, on rend ce registre à même de transmettre son signal d'état par plusieurs trajets conducteurs. Dans le cas d'un seul bit d'état ainsi que dans le cas de plusieurs bits d'état, ceci permet des plans de division supplémentaires des ports en groupes ou en sous-groupes Les adresses communes pourraient commander un registre d'état de manière qu'il émette tous ses bits d'état ou seulement une sélection de
ceux-ci. De cette façon, il serait possible de sélec-
tionner huit ports pour qu'ils transmettent chacun un bit ou quatre ports pour qu'ils transmettent chaeun deux bits d'état. De plus, il serait possible de constituer des combinaisons différentes respectives de
PHA 1108
deux sous-groupes de quatre bits chacun, dans les-
quelles les sous-groupes eux-mêmes pourraient être sélectionnés. Par exemple, le registre pour le port Al pourrait être inclu avec un ou plusieurs des autres registres dans un tel sous-groupe, comme on le souhaite. Bien entendu, l'invention n'est en aucune manière limitée aux détails d'exécution décrits plus haut auxquels de nombreux changements et modifications peuvent être apportAs sans sortir de son cadre. Le nombre de lignes bus pourrait notamment être différent.
2566 149
8 PHA 1108

Claims (8)

  1. REVENDICATIONS
    R E V E N D I c A T I O N S 1.- Montage de registres d'état comprenant un
    bus comportant plusieurs conducteurs, plusieurs regis-
    tres d'état produisant chacun des signaux d'état et
    comportant chacun plusieurs circuits de sortie con-
    nectés pour acheminer les signaux d'état de leur registre associé et des moyens programmables pour connecter sélectivement au moins un circuit de sortie de chaque registre d'état à un des conducteurs, chaque circuit de sortie ainsi connecté étant connecté à un conducteur différent, de sorte que les conducteurs permettent la transmission de signaux d'état à partir
    des registres d'état en parallèle.
  2. 2.- Montage de registres d'état suivant la revendication 1, dans lequel les divers registres d'état sont présents en un nombre égal au nombre de
    conducteurs contenus dans le bus.
  3. 3.- Montage de registres d'état suivant la revendication 1, dans lequel les divers registres d'état sont présents en un nombre inférieur au nombre de conducteurs contenus dans le bus et le moyen programmable connecte plus d'un circuit de sortie d'au moins un registre d'état aux conducteurs, de sorte que le dit registre d'état peut transmettre des signaux
    simultanément par plusieurs conducteurs.
  4. 4.- Montage de reoistres d'état suivant l'une des
    revendications 1 A 3, dans lequel chaque signal de
    registre d'état peut être transmis simultanément sur
    les conducteurs.
  5. 5.- Montage de registres d'état suivant la
    revendication 4, dans lequel chacun des divers regis-
    tres d'état comporte une première adresse commune qui
    s'ajoute à sa propre adresse spécifique.
  6. 6.- Montage de registres d'état suivant la
    9 PHA 1108
    revendication 5, dans lequel une seconde série de registres d'état est prévue, ces registres d'état comportant une seconde adresse commune qui s'ajoute à leurs propres adresses respectives qui diffère des adresses spécifiques associées aux registres d'état
    n'appartenant pas à la première série.
  7. 7.- Montage de registres d'état suivant l'une des
    revendications 1 à 4, dans lequel les moyens program-
    mables sont des fusibles au nickel-chrome connectés à
    chaque circuit de sortie de chaque registre d'état.
  8. 8.- Système de commande A microprocesseur pourvu d'un montage de registres d'état suivant l'une
    quelconque des revendications 1 à 7, comportant un bus
    d'adresses d'une largeur d'au moins huit bits.
FR8508796A 1984-06-13 1985-06-11 Montage programmable de registres d'etat et systeme de commande a microprocesseur pourvu d'un tel montage Expired FR2566149B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/620,197 US4636978A (en) 1984-06-13 1984-06-13 Programmable status register arrangement

Publications (2)

Publication Number Publication Date
FR2566149A1 true FR2566149A1 (fr) 1985-12-20
FR2566149B1 FR2566149B1 (fr) 1988-10-14

Family

ID=24484982

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8508796A Expired FR2566149B1 (fr) 1984-06-13 1985-06-11 Montage programmable de registres d'etat et systeme de commande a microprocesseur pourvu d'un tel montage

Country Status (5)

Country Link
US (1) US4636978A (fr)
JP (1) JPS617968A (fr)
DE (1) DE3520297A1 (fr)
FR (1) FR2566149B1 (fr)
GB (1) GB2160340B (fr)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0457437A3 (en) * 1990-05-18 1992-08-05 International Business Machines Corporation Data processing system having plural adapters connecting plural peripheral devices
GB9018990D0 (en) * 1990-08-31 1990-10-17 Ncr Co Register control for workstation interfacing means
US8625242B2 (en) * 2011-08-03 2014-01-07 Maxim Integrated Products, Inc. Failsafe galvanic isolation barrier

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4183461A (en) * 1977-03-14 1980-01-15 Tokyo Shibaura Electric Co., Ltd. Fault-diagnosing method for an electronic computer
FR2473196A1 (fr) * 1980-01-04 1981-07-10 Geluwe Jan Van Systeme centralise de lecture d'informations a partir de postes peripheriques
DE3219270A1 (de) * 1982-05-21 1983-11-24 Siemens AG, 1000 Berlin und 8000 München Anordnung zur aufnahme von daten elektrischer schaltgeraete

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4034349A (en) * 1976-01-29 1977-07-05 Sperry Rand Corporation Apparatus for processing interrupts in microprocessing systems
US4124899A (en) * 1977-05-23 1978-11-07 Monolithic Memories, Inc. Programmable array logic circuit
US4209839A (en) * 1978-06-16 1980-06-24 International Business Machines Corporation Shared synchronous memory multiprocessing arrangement
DE3145632A1 (de) * 1981-11-17 1983-05-26 Siemens AG, 1000 Berlin und 8000 München Verfahren und anordnung zur ueberwachten uebergabe von steuersignalen an schnittstellen digitaler systeme
US4546444A (en) * 1983-03-15 1985-10-08 E. I. Du Pont De Nemours And Company Data compression interface having parallel memory architecture

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4183461A (en) * 1977-03-14 1980-01-15 Tokyo Shibaura Electric Co., Ltd. Fault-diagnosing method for an electronic computer
FR2473196A1 (fr) * 1980-01-04 1981-07-10 Geluwe Jan Van Systeme centralise de lecture d'informations a partir de postes peripheriques
DE3219270A1 (de) * 1982-05-21 1983-11-24 Siemens AG, 1000 Berlin und 8000 München Anordnung zur aufnahme von daten elektrischer schaltgeraete

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 25, no. 7B, décembre 1982, page 3658, New York, US; E.S. ANOLICK et al.: "Random-access data acquisition system" *

Also Published As

Publication number Publication date
US4636978A (en) 1987-01-13
GB2160340A (en) 1985-12-18
DE3520297A1 (de) 1985-12-19
GB8514624D0 (en) 1985-07-10
GB2160340B (en) 1987-12-31
JPS617968A (ja) 1986-01-14
FR2566149B1 (fr) 1988-10-14

Similar Documents

Publication Publication Date Title
FR2539239A1 (fr) Systeme d'ordinateur a taches multiples a gestion de memoire
FR2560411A1 (fr) Memoire fonctionnant a grande vitesse et systeme de gestion de cette memoire
FR2862147A1 (fr) Reconfiguration dynamique de liaisons de type pci-express
FR2519441A1 (fr) Systeme de selection de priorite pour l'acces a un bus utilise en mode partage
BE1000154A6 (fr) Unite d'extension de bus a grande vitesse.
EP1301996A1 (fr) Dispositif d'emission/reception de donnees numeriques capable de traiter des debits differents, en particulier dans un environnement vdsl
US11354094B2 (en) Hierarchical sort/merge structure using a request pipe
FR2566149A1 (fr) Montage programmable de registres d'etat et systeme de commande a microprocesseur pourvu d'un tel montage
FR2571565A1 (fr) Procede et dispositif de selection d'un bit d'adresse dans un reseau de commutation de paquets
FR3097987A1 (fr) Procede d’adressage d’un circuit integre sur un bus et dispositif correspondant
FR3038188A1 (fr) Systeme de verification de l’integrite d’une communication entre deux circuits
FR3089322A1 (fr) Gestion des restrictions d’accès au sein d’un système sur puce
EP3675440B1 (fr) Commutateur comportant un port d'observabilité et système de communication comportant un tel commutateur
EP0594473B1 (fr) Micro-calculateur pouvant fonctionner en mode d'émulation avec des périphériques internes et externes
FR2990535A1 (fr) Procede de transmission de donnees dans un systeme sur puce
FR2675921A1 (fr) Procede et dispositif de test d'une carte d'un systeme informatique.
EP0359607B1 (fr) Unité centrale pour système de traitement de l'information
EP0575228B1 (fr) Procédé pour charger un programme dans une mémoire de programmes associée à un processeur
FR2689265A1 (fr) Système de communication entre des cartes de communication montées séparément dans des étagères.
EP0344052B1 (fr) Mémoire modulaire
FR2531791A1 (fr) Circuit d'adressage pour equipement de test automatique
EP3719658A2 (fr) Système sur puce comprenant une pluralité de ressources master
EP0431683B1 (fr) Dispositif d'horloge pour bus série
FR2796478A1 (fr) Systeme d'ordinateurs multiprocesseur
FR2538140A1 (fr) Dispositif de couplage de bus pour systeme de traitement de donnees a bus multiples

Legal Events

Date Code Title Description
CD Change of name or company name
ST Notification of lapse