FR2564244A1 - Structure de montage pour circuits integres rapides - Google Patents

Structure de montage pour circuits integres rapides Download PDF

Info

Publication number
FR2564244A1
FR2564244A1 FR8507205A FR8507205A FR2564244A1 FR 2564244 A1 FR2564244 A1 FR 2564244A1 FR 8507205 A FR8507205 A FR 8507205A FR 8507205 A FR8507205 A FR 8507205A FR 2564244 A1 FR2564244 A1 FR 2564244A1
Authority
FR
France
Prior art keywords
integrated circuit
semiconductor substrate
fast
lines
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8507205A
Other languages
English (en)
Other versions
FR2564244B1 (fr
Inventor
Tushar R Gheewala
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gigabit Logic Inc
Original Assignee
Gigabit Logic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gigabit Logic Inc filed Critical Gigabit Logic Inc
Publication of FR2564244A1 publication Critical patent/FR2564244A1/fr
Application granted granted Critical
Publication of FR2564244B1 publication Critical patent/FR2564244B1/fr
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01063—Europium [Eu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

L'INVENTION CONCERNE LA TECHNOLOGIE DES CIRCUITS INTEGRES. UNE STRUCTURE DE MONTAGE POUR UN CIRCUIT INTEGRE COMPREND NOTAMMENT UN SUBSTRAT SEMI-CONDUCTEUR 34 SUR LEQUEL EST MONTE UN CIRCUIT INTEGRE 28. DANS CE SUBSTRAT SONT FORMES DES LIGNES DE TRANSMISSION A IMPEDANCE DEFINIE 20, 36, 42, DES LIGNES D'ALIMENTATION ET DE MASSE ET DES COMPOSANTS ELECTRONIQUES 14, 16, 26 CONNECTES AU CIRCUIT INTEGRE. CETTE STRUCTURE DE MONTAGE EVITE LA DEGRADATION DES CARACTERISTIQUES DE VITESSE DU CIRCUIT INTEGRE 28. APPLICATION AUX CIRCUITS INTEGRES A L'ARSENIURE DE GALLIUM.

Description

La présente invention concerne le montage en boî-
tier d'un circuit intégré rapide, de façon à permettre de définir avec précision les lignes de transmission connectant le circuit intégré rapide, comme un circuit intégré au GaAs, à d'autres composants tels que des résistances et des con- densateurs qui sont étroitement associés au circuit intégré
rapide. Il est également souhaitable de définir avec préci-
sion les lignes de transmission qui connectent le circuit intégré rapide à-des bornes d'entrée/sortie d'un boîtier en céramique. L'utilisation de lignes de faible largeur permet
de définir avec précision l'impédance des lignes de trans-
mission et permet également d'obtenir une densité élevée de lignes de signal et de lignes d'entrée/sortie. Une faible largeur de ligne procure de la place supplémentaire de façon à permettre l'insertion de lignes de masse ou d'un plan de
masse entre les lignes de transmission de signal, ce qui en-
traîne une réduction de la diaphonie. Des lignes fines com-
parables dans des boîtiers en céramique sont limitées à une
largeur de 100 micromètres, tandis qu'on peut définir cou-
ramment des lignes en métal ne mesurant pas plus de 2 à 3
micromètres de largeur, sur un substrat semiconducteur lisse.
Il est également souhaitable de réaliser des lignes de transmission à très faible impédance pour dériver des perturbations de l'alimentation. On fabrique couramment des lignes de transmission d'impédance extrêmement faible au cours du traitement de semiconducteurs, en déposant des
isolants tels que SiO2 et Si3N4 sur le substrat semiconduc-
teur. On dépose ces isolants sur une matière semiconductrice
avec une épaisseur de l'ordre de 100 nm. De tels diélectri-
ques minces permettent de fabriquer des lignes de transmis-
sion à très faible impédance. D'une manière classique, on peut former des diodes sur le substrat semiconducteur, à proximité immédiate du circuit intégré rapide au GaAs, pour
la protection contre des décharges statiques. On peut uti-
liser des transistors, formés de la même manière, à proxi-
mité immédiate du circuit intégré au GaAs, en tant qu'élé-
ments d'attaque situés hors de la puce. Le substrat semi-
conducteur en silicium permet également d'utiliser des dis-
positifs à impédance non linéaire et des dispositifs de fi-
xation de niveau à proximité immédiate du circuit intégré
au GaAs ou de tout autre circuit intégré rapide.
Les chercheurs travaillant dans ce domaine ont eu pour but de réaliser un boîtier pour des circuits intégrés rapides tel que des composants de support et les lignes de
transmission du boîtier ne dégradent pas les caractéristi-
ques de vitesse élevée du circuit intégré.
Les considérations qui entrent dans la conception
de tout boîtier de circuit intégré rapide sont une com-
binaison de considérations mécaniques, électriques et phy-
siques.
L'invention et des exemples de réalisation de
celle-ci qui sont décrits ici procurent une forme perfec-
tionnée de montage en boîtier de circuits intégrés rapides
au GaAs. Dans une forme préférée, on fixe un circuit inté-
gré au GaAs sur un substrat semiconducteur au moyen d'épo-
xyde, de soudure ou d'une liaison eutectique, et on établit les connexions électriques en soudant des fils entre le substrat semiconducteur et le circuit intégré au GaAs. On
peut également monter le circuit intégré au GaAs en confi-
guration "retournée", en utilisant plusieurs billes de soudure (encore appelées "C4',). Dans ce cas, les lignes d'entrée, de sortie, d'alimentation et de masse provenant du circuit intégré au GaAs sont directement soudées aux lignes de signal se trouvant sur le support consistant en un substrat semiconducteur. On fabrique les lignes de transmission de signal sur le support consistant en un
substrat semiconducteur, qui porte également des condensa-
teurs à faible impédance qu'on utilise pour dériver des perturbations de l'alimentation qui peuvent être présentes sur les lignes d'alimentation. Le substrat semiconducteur
peut également porter des résistances, des filtres, des ré-
seaux d'adaptation d'impédance, des transformateurs d'impé-
dance et des dispositifs semiconducteurs actifs tels que des diodes, des transistors bipolaires et à effet de champ et des régulateurs de tension. Des procédés de fabrication de tels dispositifs ou des substrats semiconducteurs sont bien connus dans la technique. On monte ensuite le substrat semiconducteur dans un boîtier en céramique qui établit des connexions d'entrée et de sortie du circuit intégré rapide et du substrat semiconducteur vers une carte de circuit
imprimé. Le boîtier en céramique assure la protection con-
tre les dangers provenant de l'environnement, comme les chocs, l'humidité, des produits chimiques corrosifs, etc. On peut également monter plusieurs supports consistant en substrats semiconducteurs dans un seul boîtier en céramique ou sur une carte de circuit imprimé, et un tel procédé de
montage en boîtier procure un moyen commode pour la fabri-
cation de circuits hybrides. L'utilisation d'un substrat semiconducteur permet de définir de façon fine la largeur
et l'impédance des lignes de transmission et permet d'in-
clure des dispositifs électriques actifs et passifs sur le
support consistant en un substrat.
L'invention a donc pour but de procurer un boi-
tier perfectionné pour des circuits intégrés rapides.
Un autre but de l'invention est de procurer un boîtier comportant un support sous forme de substrat, dans
lequel on puisse définir avec précision la largeur des li-
gnes de transmission et dans lequel les caractéristiques du boîtier et du support soient complémentaires de celles
du circuit intégré rapide.
Un autre but de l'invention est de procurer un
boîtier comportant un support de circuit intégré dans le-
quel des composants électroniques passifs tels que des résistances et des condensateurs soient incorporés dans
le support.
Un autre but de l'invention est d'incorporer des
dispositifs semiconducteurs actifs dans un boîtier compre-
nant un support sous"forme de substrat, ayant des caracté-
ristiques complémentaires de celles du circuit intégré ra-
pide qu'il supporte. L'invention sera mieux comprise à la lecture de
la description qui va suivre de modes de réalisation, et
en se référant aux dessins annexés sur lesquels: La figure I montre une vue en perspective d'un circuit intégré rapide et de sa connexion à un support
sous forme de substrat semiconducteur qui contient des li-
gnes de transmission et des dispositifs auxiliaires asso-
ciés tels que des résistances, des condensateurs de décou-
plage, des condensateurs d'adaptation d'impédance, des transistors et des régulateurs de tension, La figure 2 montre des circuits intégrés au GaAs montés sur des supports semiconducteurs qui sont eux-mêmes montés sur une carte de circuit imprimé multicouche, La figure 3 montre une vue en perspective d'un circuit intégré rapide et de sa connexion à un support consistant en un substrat semiconducteur, qui contient des lignes de transmission entourées par un plan de masse, et
La figure 4 montre une ligne de signal en struc-
trure micro-bande située sur la surface supérieure d'un
isolant qui repose à son tour sur un plan de masse.
En considérant maintenant la figure 1, on voit un circuit intégré au GaAs, 28, fixé par une matière
époxyde conductrice, comme de l'époxyde à base de polyi-
mide ou de l'époxyde à l'argent, sur un substrat semicon-
ducteur 34 qui est lui-même monté sur un support en céra-
mique 10. Il existe de nombreuses manières de fixer le circuit intégré au GaAs 28 sur le substrat semiconducteur 34. Dans un procédé, on place une goutte d'époxyde (ou de GaAs) sur le substrat et on place le circuit intégré au GaAs sur la goutte, puis on le frotte légèrement et on
l'étuve à 200-300 C. Dans un autre procédé faisant interve-
nir des températures plus élevées, de 300 à 500 C, on soude ensemble d'une manière classique le CI au GaAs et le support formé par le substrat. On réalise la connexion électrique entre le circuit intégré au GaAs 28 et le substrat semicon- ducteur 34 au moyen d'une connexion par fil 30. On peut également la réaliser en soudant des conducteurs de forte section ou des fils de différentes formes, comme ceux qu'on utilise pour la fixation automatique en bande avec du fil de section transversale rectangulaire. On utilise une ligne
de transmission de signal 20 pour connecter une ligne d'en-
trée ou de sortie du circuit intégré au GaAs 28 à des élé-
ments tels qu'un condensateur d'adaptation 26 qui, d'une manière classique, est déposé physiquement sur le substrat semiconducteur 34 et fait partie de ce dernier. Un fil 46, dont la fonction peut également être réalisée par une liaison au moyen d'un alliage fusible, par une soudure électrique, par une bande ou par des conducteurs de forte section, connecte ensuite le condensateur d'adaptation 26 sur le substrat semiconducteur 34 à une borne d'entrée ou de sortie 24 se trouvant sur le support de circuit intégré en céramique 10. La borne d'entrée/sortie 24 est également reliée physiquement à une ligne d'entrée/sortie 22 qui connecte électriquement l'ensemble du boîtier à d'autres circuits électroniques dans un système. Le circuit intégré au GaAs 28 est également connecté à un condensateur de
découplage 14 qui a été déposé sur le substrat semiconduc-
teur 34. Le condensateur de découplage 14 est lui-même connecté par un fil 18 à une ligne d'entrée/sortie 12 qui se trouve sur le support de circuit intégré en céramique 10. D'une manière classique, une résistance 32 est déposée sur le substrat semiconducteur 34 et est connectée
par des fils 40 à une ligne de transmission 36 et au cir-
cuit intégré au GaAs 28. La résistance 32 est également connectée par un fil 38 au support de circuit intégré en
céramique 10.
Comme il est représenté, des dispositifs électri-
ques actifs tels qu'un régulateur de tension 16 peuvent être déposés physiquement sur le substrat semiconducteur 34. Des lignes de transmission 42 connectent le régulateur
de tension 16 au circuit intégré au GaAs 28 par l'intermé-
diaire de fils 43. On utilise des fils 44 pour connecter le régulateur de tension 16 au support de circuit intégré
en céramique 10.
La figure 3 montre un plan de masse 50 sur le substrat semiconducteur 34, qui entoure les lignes de signal 52 et minimise la diaphonie entre signaux. On peut définir
la valeur de l'impédance de la ligne de transmission en mo-
difiant la distance entre le plan de masse et la ligne de
transmission. Des lignes de signal 52 peuvent être des li-
gnes de transmission de type coplanaire, comme celles re-
présentées sur la figure 3, ou des lignes de type micro-
bande, 54, comme celle représentée sur la figure 4. La figure 4 montre une ligne de signal 54 placée sur un isolant
56 qui est lui-même placé sur un plan de masse 50. On choi-
sit les dimensions des lignes de signal 52 et 54 et du diélectrique 56 de façon à obtenir l'impédance désirée. Le
plan de masse 50 qui se trouve sur le substrat semiconduc-
teur 34 est connecté électriquement à des plans de masse
(non représentés) dans le circuit intégré au GaAs 28.
La figure 2 montre plusieurs circuits intégrés au GaAs 28 connectés à leurs substrats semiconducteurs 34 qui sont à leur tour fixés sur une carte de circuit imprimé multicouche 48. Les circuits intégrés au GaAs 28 et leurs substrats semiconducteurs 34 sont mutuellement connectés
par des fils 50 qui sont constitués par des pistes classi-
ques de la carte de circuit imprimé. La carte de circuit
imprimé multicouche 48 comporte plusieurs couches de cir-
cuits qui connectent électriquement les substrats semicon-
ducteurs 34.
Il va de soi que de nombreuses modifications peu-
vent être apport6es au dispositif décrit et repr6senté,
sans sortir du cadre de l'invention.

Claims (8)

REVENDICATIONS
1. Circuit intégré rapide contenu dans un boîtier,
caractérisé en ce qu'il comprend: un substrat semiconduc-
teur (34) sur lequel est monté un circuit intégré (28), ce substrat semiconducteur étant conçu de façon à établir des lignes de transmission à impédance définie (20, 42, 36), des lignes de masse et des composants électroniques (14, 16,
26) connectés au circuit intégré (28).
2. Circuit intégré selon la revendication 1, ca-
ractérisé en ce qu'il consiste en un circuit intégré rapide au GaAs (28), et en ce que le substrat semiconducteur (34)
consiste en un semiconducteur à base de silicium.
3. Circuit intégré selon la revendication 1, ca-
ractérisé en ce que le substrat semiconducteur (34) est monté sur un support de circuit intégré en céramique (10) est - conçu de façon à établir des connexions électriques et à assurer la protection vis-à-vis de la contamination.
4. Circuit intégré rapide contenu dans un bol-
tier, caractérisé en ce qu'il comprend: plusieurs subs-
trats semiconducteurs (34) contenant des circuits intégrés
(28) qui sont montés sur des moyens de définition de cir-
cuit (48), et ces substrats semiconducteurs (34) sont conçus de façon à établir des lignes de transmission à
impédance définie (20), des lignes de masse et des compo-
sants électroniques (14, 16, 26) connectés aux circuits
intégrés (28).
5. Circuit intégré rapide contenu dans un boî-
tier, caractérisé en ce qu'il comprend des composants passifs (14) disposés sur un substrat semiconducteur (34) portant un circuit intégré rapide (28), ces composants passifs (14) découplent de manière capacitive des lignes d'alimentation situées sur le substrat semiconducteur, et ces composants passifs sont constitués par des jonctions
de diode polarisées en inverse.
6. Circuit intégré rapide contenu dans un boî-
tier, caractérisé en ce qu'il comprend un support consis-
tant en un substrat semiconducteur (34) sur lequel est monté un circuit intégré (28), et des lignes de signal rapides (36) du support consistant en un substrat semicon-
ducteur (34) sont terminées par des résistances d'adapta-
tion (32) qui font partie du support consistant en un
substrat semiconducteur (34).
7. Circuit intégré rapide contenu dans un bol-
tier, caractérisé en ce qu'il comprend des lignes copla-
naires de type micro-bande à impédance constante (54) placées sur un isolant (56) qui se trouve sur un support
consistant en un substrat semiconducteur (34), et ces li-
gnes de type micro-bande sont connectées à un circuit in-
tégré (28) placé sur le support consistant en un substrat
semiconducteur (34).
8. Circuit intégré rapide contenu dans un boî-
tier, caractérisé en ce qu'il comprend un substrat semi-
conducteur (34) sur lequel est monté un circuit intégré (28), et ce substrat semiconducteur est conçu de façon à former des lignes de transmission à impédance définie
(20, 36, 42).
FR8507205A 1984-05-14 1985-05-13 Structure de montage pour circuits integres rapides Expired FR2564244B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US60972884A 1984-05-14 1984-05-14

Publications (2)

Publication Number Publication Date
FR2564244A1 true FR2564244A1 (fr) 1985-11-15
FR2564244B1 FR2564244B1 (fr) 1988-12-02

Family

ID=24442081

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8507205A Expired FR2564244B1 (fr) 1984-05-14 1985-05-13 Structure de montage pour circuits integres rapides

Country Status (4)

Country Link
JP (1) JPS6116539A (fr)
DE (1) DE3516954A1 (fr)
FR (1) FR2564244B1 (fr)
GB (1) GB2160707B (fr)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0247775A2 (fr) * 1986-05-27 1987-12-02 AT&T Corp. Empaquetage pour semi-conducteurs ayant des connexions entrée/sortie à haute densité
EP0247644A1 (fr) * 1986-04-28 1987-12-02 Advanced Micro Devices, Inc. Connexion entre une puce de circuit intégré et un cadre de connexion employant une unité intermédiaire de pontage
EP0317038A1 (fr) * 1987-11-20 1989-05-24 Laboratoires D'electronique Philips Boîtier sans broches pourvu d'un circuit intégré numérique ultrarapide

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0226243U (fr) * 1988-08-08 1990-02-21
US5089878A (en) * 1989-06-09 1992-02-18 Lee Jaesup N Low impedance packaging
US5063177A (en) * 1990-10-04 1991-11-05 Comsat Method of packaging microwave semiconductor components and integrated circuits
US20030089998A1 (en) * 2001-11-09 2003-05-15 Chan Vincent K. Direct interconnect multi-chip module, method for making the same and electronic package comprising same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0031240A2 (fr) * 1979-12-18 1981-07-01 Fujitsu Limited Composant électrique comprenant des microplaquettes semiconductrices
EP0032565A1 (fr) * 1980-01-09 1981-07-29 Northern Telecom Limited Procédé de montage et d'empaquetage de dispositifs semiconducteurs sur des substrats céramiques, et assemblages comprenant des dispositifs semiconducteurs
JPS56134747A (en) * 1980-03-25 1981-10-21 Mitsubishi Electric Corp Semiconductor device
JPS57154861A (en) * 1981-03-20 1982-09-24 Hitachi Ltd Package
EP0074816A2 (fr) * 1981-09-14 1983-03-23 Texas Instruments Incorporated Empaquetage pour dispositif à circuit intégré à nombre de bornes élevé
JPS58210650A (ja) * 1982-06-01 1983-12-07 Fujitsu Ltd 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0007993A1 (fr) * 1978-07-12 1980-02-20 Siemens Aktiengesellschaft Plaque de conducteurs pour le montage et la connexion électrique de pastilles semiconductrices
GB2117564B (en) * 1982-03-26 1985-11-06 Int Computers Ltd Mounting one integrated circuit upon another
GB2136203B (en) * 1983-03-02 1986-10-15 Standard Telephones Cables Ltd Through-wafer integrated circuit connections

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0031240A2 (fr) * 1979-12-18 1981-07-01 Fujitsu Limited Composant électrique comprenant des microplaquettes semiconductrices
EP0032565A1 (fr) * 1980-01-09 1981-07-29 Northern Telecom Limited Procédé de montage et d'empaquetage de dispositifs semiconducteurs sur des substrats céramiques, et assemblages comprenant des dispositifs semiconducteurs
JPS56134747A (en) * 1980-03-25 1981-10-21 Mitsubishi Electric Corp Semiconductor device
JPS57154861A (en) * 1981-03-20 1982-09-24 Hitachi Ltd Package
EP0074816A2 (fr) * 1981-09-14 1983-03-23 Texas Instruments Incorporated Empaquetage pour dispositif à circuit intégré à nombre de bornes élevé
JPS58210650A (ja) * 1982-06-01 1983-12-07 Fujitsu Ltd 半導体装置

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 25, no. 5, octobre 1982, pages 2544-2546, New York, US; C.W. HO et al.: "Chip attachment structure for high performance, efficiently cooled semiconductor chip carriers" *
MICROELECTRONICS JOURNAL, vol. 16, no. 2, mars/avril 1985, pages 30-37, Luton, GB; T.R. GHEEWALA: "Packages for ultra-high speed GaAs ICs" *
PATENT ABSTRACTS OF JAPAN, vol. 6, no. 12 (E-91)[890], 23 janvier 1982; & JP-A-56 134 747 (MITSUBISHI DENKI K.K.) 21-10-1981 *
PATENT ABSTRACTS OF JAPAN, vol. 6, no. 254 (E-148)[1132], 14 décembre 1982; & JP-A-57 154 861 (HITACHI SEISAKUSHO K.K.) 24-09-1982 *
PATENT ABSTRACTS OF JAPAN, vol. 8, no. 59 (E-232)[1496], 17th March 1984; & JP-A-58 210 650 (FUJITSU K.K.) 07-12-1983 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0247644A1 (fr) * 1986-04-28 1987-12-02 Advanced Micro Devices, Inc. Connexion entre une puce de circuit intégré et un cadre de connexion employant une unité intermédiaire de pontage
US4754317A (en) * 1986-04-28 1988-06-28 Monolithic Memories, Inc. Integrated circuit die-to-lead frame interconnection assembly and method
EP0247775A2 (fr) * 1986-05-27 1987-12-02 AT&T Corp. Empaquetage pour semi-conducteurs ayant des connexions entrée/sortie à haute densité
EP0247775A3 (en) * 1986-05-27 1988-01-20 American Telephone And Telegraph Company Semiconductor package with high density i/o lead connection
EP0317038A1 (fr) * 1987-11-20 1989-05-24 Laboratoires D'electronique Philips Boîtier sans broches pourvu d'un circuit intégré numérique ultrarapide
FR2623662A1 (fr) * 1987-11-20 1989-05-26 Labo Electronique Physique Dispositif de connexion pour circuits integres numeriques ultra-rapides

Also Published As

Publication number Publication date
GB2160707B (en) 1988-10-19
GB8512092D0 (en) 1985-06-19
GB2160707A (en) 1985-12-24
DE3516954A1 (de) 1985-11-14
JPS6116539A (ja) 1986-01-24
FR2564244B1 (fr) 1988-12-02

Similar Documents

Publication Publication Date Title
EP0133125B1 (fr) Boîtier de composant électronique muni d'un condensateur
EP0228953B1 (fr) Boîtier d'encapsulation d'un circuit électronique
EP0308296A1 (fr) Circuit imprimé équipé d'un drain thermique
FR2529013A1 (fr) Circuit a haute frequence et dispositif semi-conducteur pour equiper un tel circuit
FR2524712A1 (fr) Circuit hyperfrequence a condensateur integre et application a un circuit d'alimentation
FR2735648A1 (fr) Procede de refroidissement d'un circuit integre monte dans un boitier
FR2564244A1 (fr) Structure de montage pour circuits integres rapides
FR2606887A1 (fr) Circuit de mesure des caracteristiques dynamiques d'un boitier pour circuit integre rapide, et procede de mesure de ces caracteristiques dynamiques
EP0216699B1 (fr) Circuit hyperfréquence à faibles capacités parasites
EP0346206A1 (fr) Connecteur actif pour carte de circuits imprimés
FR2849957A1 (fr) Composant ayant des connexions haute frequence dans un substrat
EP0079265B1 (fr) Procédé de réalisation d'un socle pour le montage d'une pastille semiconductrice sur l'embase d'un boîtier d'encapsulation
FR2629271A1 (fr) Dispositif d'interconnexion et de protection d'une pastille nue de composant hyperfrequence
EP0099779B1 (fr) Oscillateur à faible bruit, fonctionnant dans la gamme des hyperfréquences
EP0166634A1 (fr) Dispositif de répartition de potentiel électrique, et boîtier de composant électronique incorporant un tel dispositif
EP1252804A1 (fr) Module de radiocommunication se presentant sous la forme d'un macro composant electronique, structure d'interposition et procede de report sur une carte-mere correspondants
FR3127642A1 (fr) Microcircuit à guide d’onde intégré
EP0368741A1 (fr) Support de circuit intégré et son procédé de fabrication, circuit intégré adapté au support et boîtiers en résultant
FR2620275A1 (fr) Boitier pour le montage en surface d'un composant fonctionnant en hyperfrequences
FR2625373A1 (fr) Ligne de propagation hyperfrequence en microruban
EP0101335A1 (fr) Microboîtier d'encapsulation de circuits intégrés logiques fonctionnant en très haute fréquence
EP0983616B1 (fr) Procede et dispositif pour connecter deux elements millimetriques
EP0282396A1 (fr) Structure de circuit hybride complexe et procédé de fabrication
FR2507017A1 (fr) Microassemblage utilisable en hyperfrequences
FR2630261A1 (fr) Circuit utilisable dans le domaine des hyperfrequences

Legal Events

Date Code Title Description
ST Notification of lapse