FR2500952A1 - Procede de fabrication d'une varistance a couche epaisse en ceramique a retrait compense, et varistance ainsi obtenue - Google Patents
Procede de fabrication d'une varistance a couche epaisse en ceramique a retrait compense, et varistance ainsi obtenue Download PDFInfo
- Publication number
- FR2500952A1 FR2500952A1 FR8103992A FR8103992A FR2500952A1 FR 2500952 A1 FR2500952 A1 FR 2500952A1 FR 8103992 A FR8103992 A FR 8103992A FR 8103992 A FR8103992 A FR 8103992A FR 2500952 A1 FR2500952 A1 FR 2500952A1
- Authority
- FR
- France
- Prior art keywords
- layer
- powder
- raw materials
- substrate
- varistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
- H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
- H01C17/06506—Precursor compositions therefor, e.g. pastes, inks, glass frits
- H01C17/06513—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component
- H01C17/06533—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component composed of oxides
- H01C17/06546—Oxides of zinc or cadmium
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thermistors And Varistors (AREA)
Abstract
L'INVENTION CONCERNE LES RESISTANCES NON LINEAIRES COMPORTANT UNE COUCHE DE CERAMIQUE DEPOSEE PAR SERIGRAPHIE SUR UN SUBSTRAT PAR EXEMPLE EN ALUMINE, DEJA REVETU DE L'UNE DES ELECTRODES DE LA FUTURE RESISTANCE NON LINEAIRE OU VARISTANCE. DANS LE PROCEDE DE L'INVENTION, ON INCORPORE AUX MATERIAUX DE BASE, OUTRE L'OXYDE DE ZINC CLASSIQUE, DE LA POUDRE FINEMENT DIVISEE DE ZINC PUR DANS LA PROPORTION DE 40 EN MOLES. LORS DU FRITTAGE DE LA COUCHE DEPOSEE PAR SERIGRAPHIE, PAR TRAITEMENT A 860C PENDANT 30 A 120 MINUTES, LE ZINC S'OXYDE EN PRODUISANT UNE EXPANSION QUI COMPENSE LE RETRAIT NUISIBLE OBSERVE DANS LE PROCEDE CLASSIQUE. APPLICATION A LA FABRICATION DE CIRCUITS HYBRIDES SUR SUBSTRAT EN CERAMIQUE ISOLANTE.
Description
PROCEDE DE FABRICATION D'UNE VARISTANCE
A COUCHE EPAISSE EN CERAMIQUE A RETRAIT COMPENSE,
ET VARISTANCE AINSI OBTENUE
L'invention concerne un procédé de fabrication de résistances non
linéaires, désignées habituellement sous l'appellation de varistances, réali-
sées en céramique à couche épaisse, notamment sur des substrats de circuits
hybrides ainsi que les varistances ainsi obtenues.
On sait qu'il existe un petit nombre de matériaux qui présentent des propriétés électriques de résistance non linéaire et dont les caractéristiques tension-courant sont représentées par la relation: o V est la tension entre des points séparés par un corps constitué par le matériau considéré, I est l'intensité du courant s'écoulant entre les deux points, C est une constante et le coefficient de non linéarité,a est un
exposant supérieur à 1.
On connait des procédés de fabrication de varistances sous forme de couche épaisse à partir d'oxyde de zinc polycristallin mélangé à d'autres oxydes en plus faibles quantités. Ainsi,dans le brevet américain U.S. Patent NO 3 725 836, on décrit une technique de fabrication de varistance à couche épaisse dans laquelle on broie les matériaux comportant 30 à 95% (en poids) d'oxyde de zinc et 5 à 70% (en poids) de poudre de verre, et en outre 0,1 à 8% (en mole) d'oxyde de bismuth, d'oxyde de plomb ou d'oxyde de baryum, puis on effectue le filtrage du mélange ainsi obtenu à une température allant de 11000C à 15000C. Après un nouveau broyage, on constitue, avec la
poudre ainsi obtenue, une pâte sérigraphique à l'aide d'un solvant approprié.
Enfin on utilise les méthodes classiques de fabrication de varistances en couche épaisse en se servant de la pâte ainsi obtenue. Dans cette méthode, on n'observe pas de retrait, lors de la cuisson de la pâte, en raison de la présence de verre en quantité notable.Toutefois, les propriétés électriques de la céramique sont alors modifiées de façon importante. Il en résulte que les performances des varistances ainsi fabriquées sont moindres que celles qui proviennent des méthodes classiques et que l'on ne parvient pas à obtenir
de coefficient de non linéarité a supérieur à 10.
Si l'on applique la méthode du brevet précité sans utiliser de poudre de verre, on observe, lors de la cuisson de la pâte et du durcissement de la couche, la formation d'îlots de céramique séparés les uns des autres, ce qui entraine des défauts irrémédiables.
L'invention tend à éliminer la plupart des inconvénients signalés ci-
avant et en outre à abaisser la température de frittage pour permettre d'effectuer celui-ci après sérigraphie sur le substrat qui sert de support au circuit hybride sans endommager la céramique du substrat ni la ou les
électrodes déposées sur celui-ci.
Le procédé de fabrication de varistances selon l'invention est du type comportant au moins les étapes suivantes: a) Mélange et broyage- de matières premières comportant au moins de l'oxyde de zinc et différents oxydes; b) Incorporation d'un liant à la poudre ainsi obtenue pour constituer une pâte à sérigraphier; c) Dépôt d'une couche épaisse de la pâte ainsi obtenue sur un substrat; d) Traitement thermique d'évaporation du liant et de frittage du matériau restant;
e) Finition de la varistance.
Il est caractérisé en ce qu'il comporte à l'étape (a) l'incorporation,
dans les matières premières, de poudre de zinc finement divisée.
Selon une autre caractéristique de l'invention, les matières premières sont introduites, à l'étape (a), dans les proportions suivantes exprimées en moles: - Zn O: 33 à 53 %; - Zn en poudre: 50 % à 30%; - Bi2 03: 8 à 15 %; - Sb2 03: 0,5 à 2 %;
- oxydes de métaux de transition: 0,5 à 2% de chacun d'eux.
En outre le traitement thermique de frittage est effectué pendant une durée de trente à cent-vingt minutes, à une température comprise entre 8501C et une température inférieure à la température de fusion de
l'électrode sur laquelle on a déposé la couche épaisse.
L'invention sera mieux comprise, et d'autres caractéristiques apparai-
tront, au moyen de la description qui suit, et des dessins qui l'accompagnent,
parmi lesquels: La figure 1 est un diagramme logarithmique de la tension en fonction du courant, pour une varistance selon l'invention. La figure 2 représente un exemple de circuit hybride comportant un
substrat revêtu de varistances selon l'invention.
Dans l'exemple qui est décrit ci-après, les proportions de matières premières (en moles) de l'étape (a) sont les suivantes: Zn 0: 43% Zn (en poudre de grain de 1 à 10 microns de diamètre moyen): 40% Bi2 03 12% Sb2 03 1% Ni 0: 1% Cr2 03: 1% Mn 2:1%
Co O: 1%.
A l'étape (b) le liant, constitué par un mélange de 15% en poids d'éthyl cellulose et de 85% en poids d'acétate de carbitol est incorporé dans la
proportion de 15 pour cent à la poudre obtenue à l'étape précédente.
A l'étape (c) la sérigraphie a lieu sur un substrat 1, tel que celui qui est représenté à la figure 2, revêtu d'électrodes 2 en or. Le masque de sérigraphie (non représenté) comporte des fenêtres plus étroites que les électrodes 2 (tout en débordant sur un des côtés de l'électrode) ce qui permet d'effectuer des dépôts localisés 3 de la pâte à varistance. L'épaisseur
de la couche est de 50 à 100 microns.
A l'étape (d) le traitement thermique est effectué à 860ûC pendant
une durée allant de 30 à 120 minutes.
A l'étape (e) de finition, on effectue notamment la réalisation d'une deuxième électrode 4 à l'aide d'un dépôt de métal (localisé grâce à un masquage préalable). Cette électrode se prolonge par une métallisation 5 qui relie la varistance au reste du circuit hybride (non représenté) réalisé sur le
substrat 1, l'électrode 2 étant par exemple à la masse.
La caractéristique courant-tension de la varistance ainsi réalisée est représentée à la figure 1, en coordonnées logarithmiques du courant I en
ampères et de la tension V en volts.
Des points marqués (I1, V1 et I2, V2) correspondent à deux états de conduction de la varistance, soit: 1 = 0,001 A avec V1 = 40 V
12=lAavecV2 = 48V.
Le coefficient a de non linéarité est de l'ordre de 30.
Claims (5)
1. Procédé de fabrication de varistances selon l'invention du type comportant au moins les étapes suivantes: a) mélange et broyage de matières premières comportant au moins de l'oxyde de zinc et différents oxydes; b) incorporation d'un liant à la poudre ainsi obtenue pour constituer une pâte à sérigraphier; c) dépôt d'une couche épaisse de la pâte ainsi obtenue sur un substrat d) traitement thermique d'évaporation du liant et de frittage du matériau restant; e) finition de la varistance; caractérisé en ce qu'il. comporte en outre à l'étape (a) l'incorporation, dans
les matières premières, de poudre de zinc finement divisée.
2. Procédé selon la revendication 1, caractérisé en ce qu'à l'étape (a) les matières premières sont introduites dans les proportions suivantes exprimées en moles: - Zn O: 33 à 53 %; - Zn en poudre: 50% à 30%; - Bi2 03: 8 à 15 %; - Sb2 03: 0,5 à 2%;
go0 - oxydes de métaux de transition: 0,5 à 2% de chacun d'eux.
3. Procédé selon la revendication 2, caractérisé en ce qu'à l'étape (d) le traitement thermique de frittage est effectué pendant une durée de trente à cent vingt minutes à une température comprise entre 8500C et une température inférieure à la température de fusion de l'électrode sur laquelle
on a déposé la couche épaisse.
4. Procédé selon la revendication 1, caractérisé en ce qu'à l'étape (a) les matières premières sont les suivantes Zn O: 43% Zn (en poudre de grain de 1 à 10 microns de diamètre moyen): 40% Bi2 03:12% Sb2 03: 1% Ni O: 1% Cr2 03: 1% 2 3 Mn 02: 1% CoO: 1% et qu'à l'étape (d) le traitement thermique est effectué à 860 C pendant une
durée allant de 30 à 120 minutes.
5. Varistance fabriquée par un procédé selon l'une quelconque des
revendications 1 à 4, caractérisé en ce qu'elle comprend:
- une première électrode déposée sur un substrat; - une couche de céramique à varistance;
- une deuxième électrode déposée sur ladite couche.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8103992A FR2500952A1 (fr) | 1981-02-27 | 1981-02-27 | Procede de fabrication d'une varistance a couche epaisse en ceramique a retrait compense, et varistance ainsi obtenue |
| EP19820400280 EP0060738A1 (fr) | 1981-02-27 | 1982-02-17 | Procédé de fabrication d'une varistance à couche épaisse en céramique à retrait compensé, et varistance ainsi obtenue |
| JP57028241A JPS57155705A (en) | 1981-02-27 | 1982-02-25 | Shrinkable compensation type thick film varistor and method of producing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8103992A FR2500952A1 (fr) | 1981-02-27 | 1981-02-27 | Procede de fabrication d'une varistance a couche epaisse en ceramique a retrait compense, et varistance ainsi obtenue |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2500952A1 true FR2500952A1 (fr) | 1982-09-03 |
Family
ID=9255718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8103992A Withdrawn FR2500952A1 (fr) | 1981-02-27 | 1981-02-27 | Procede de fabrication d'une varistance a couche epaisse en ceramique a retrait compense, et varistance ainsi obtenue |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0060738A1 (fr) |
| JP (1) | JPS57155705A (fr) |
| FR (1) | FR2500952A1 (fr) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006056427B4 (de) * | 2006-11-28 | 2016-01-21 | Nano-X Gmbh | Verfahren zum Aufbringen eines Beschichtungsmaterials auf ein Substrat und Verwendung des Verfahrens |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4041436A (en) * | 1975-10-24 | 1977-08-09 | Allen-Bradley Company | Cermet varistors |
| US4172922A (en) * | 1977-08-18 | 1979-10-30 | Trw, Inc. | Resistor material, resistor made therefrom and method of making the same |
-
1981
- 1981-02-27 FR FR8103992A patent/FR2500952A1/fr not_active Withdrawn
-
1982
- 1982-02-17 EP EP19820400280 patent/EP0060738A1/fr not_active Withdrawn
- 1982-02-25 JP JP57028241A patent/JPS57155705A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4041436A (en) * | 1975-10-24 | 1977-08-09 | Allen-Bradley Company | Cermet varistors |
| US4172922A (en) * | 1977-08-18 | 1979-10-30 | Trw, Inc. | Resistor material, resistor made therefrom and method of making the same |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0060738A1 (fr) | 1982-09-22 |
| JPS57155705A (en) | 1982-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3252831A (en) | Electrical resistor and method of producing the same | |
| JPS5928962B2 (ja) | 厚膜バリスタの製造方法 | |
| EP0074312B1 (fr) | Procédé de fabrication de varistance à couche épaisse sur un substrat de circuit hybride, et varistance ainsi obtenue | |
| US4111852A (en) | Pre-glassing method of producing homogeneous sintered zno non-linear resistors | |
| US4180483A (en) | Method for forming zinc oxide-containing ceramics by hot pressing and annealing | |
| JPH02249203A (ja) | 抵抗材料、その製造方法およびそれを用いた抵抗ペースト | |
| FR2500952A1 (fr) | Procede de fabrication d'une varistance a couche epaisse en ceramique a retrait compense, et varistance ainsi obtenue | |
| JPS5915161B2 (ja) | ガラス質エナメル抵抗体物質 | |
| US4349496A (en) | Method for fabricating free-standing thick-film varistors | |
| CN107240466B (zh) | 电压非线性电阻元件及其制法 | |
| GB2050051A (en) | Temperature sensitive electrical element and method and material for making the same | |
| EP0971561B1 (fr) | Résistance électrique chauffante pour four électrique et procédé de fabrication d'une telle résistance | |
| DE4447244A1 (de) | Widerstandsschicht | |
| JP2008007810A (ja) | スパッタリングターゲット | |
| EP1655742B1 (fr) | Matériau pour résistance, pâte pour résistance, résistance utilisant ce matériau et substrat multicouche en céramique | |
| JP3567774B2 (ja) | 抵抗材料、これを用いた抵抗ペーストおよび抵抗体、ならびにセラミック多層基板 | |
| JP2699716B2 (ja) | 正特性サーミスタ素子 | |
| JPH05335107A (ja) | 抵抗ペースト | |
| US20220238261A1 (en) | High Adhesion Resistive Composition | |
| CN117043104A (zh) | Cr-Si系膜 | |
| JP2020007601A (ja) | 抵抗体材料、抵抗薄膜形成用スパッタリングターゲット、抵抗薄膜及び薄膜抵抗器、並びに抵抗薄膜形成用スパッタリングターゲットの製造方法及び抵抗薄膜の製造方法 | |
| JPS61294803A (ja) | 電圧非直線抵抗体の製造法 | |
| KR20240036849A (ko) | 반도체 자기 조성물용 전극 재료 | |
| US20060164200A1 (en) | Zinc oxide resistor and its manufacturing method | |
| JPH01222403A (ja) | 電圧非直線抵抗体の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |