FR2480547A1 - Circuit numerique de mesure d'effets d'ombrage et d'erreurs de calage dans des cameras de television - Google Patents

Abstract

DANS CE CIRCUIT DE MESURE D'ERREURS SPATIALES ET D'EFFETS D'OMBRAGE DE CAMERAS T.V., L'IMAGE VIDEO ACTIVE EST SUBDIVISEE EN CARRES FORMANT DAMIER. LORS DU REGLAGE, LE SIGNAL VIDEO EST TRAITE POUR FOURNIR DES SIGNAUX DE COMMANDE ET DE CADENCEMENT ET UNE MIRE ELECTRONIQUE, MOYENNANT UNE MESURE D'ERREURS H ET V PAR DES ADDITIONNEURSMEMOIRES ET SOMMATION D'ECHANTILLONS DE BLOCS ET DE CARRES DE LIGNES FOURNISSANT DES DONNEES NUMERIQUES RECUPEREES DANS LE MODE DE LECTURE POUR LA CORRECTION DES DEFAUTS.

Description

248054?

La présente invention concerne des systèmes de cor-

rection d'erreurs spatialesid'effets d'ombrage et en parti-

culier un dispositif automatique pour mesurer de façon pré-

cise les effets d'ombrage ou les erreurs de calage par l'intermédiaire des techniques de traitement et de mémorisa-

tion numériques.

Dans des systèmes de caméras de télévision utilisant plusieurs tubes analyseurs, on utilise différents circuits de correction d'erreurs spatiales et d'effets d'ombrage, possédant une complexité variable, pour détecter toutes les erreurs géométriques de balayage dues à des variations dans le temps du balayage dans le tube analyseur, les erreurs de calage dues à des différences de position du balayage entre les tubes, et les erreurs d'ombrage noir et d'ombrage blanc,

c'est-à-dire une dérive de la ligne de base vidéo et des va-

riations du niveau vidéo dues à un signal de sortie non uniforme provenant des tubes analyseurs. Dans de tels

systèmes, on suppose que les erreurs de balayage géométri-

ques et les erreurs de balayage de calage (c'est-à-dire spa-

tiales) peuvent être corrigées grâce à l'adjonction d'un nombre suffisant de formes d'ondes telles que des dents de scie, des paraboles, etc. aux formes d'ondes de déviation horizontale et/ou de déviation verticale de base. Cependant on ne peut pas éliminer toutes les erreurs spatiales en utilisant les techniques indiquées ci-dessus, étant donné que les erreurs de balayage avoisinent seulement les deux ordres des formes d'ondes en dents de scie et en parabole

utilisées habituellement pour la correction du balayage.

En outre de tels systèmes correcteurs utilisent en

général des sources analogiques telles que des potentiomè-

tres, des intégrateurs, des condensateurs, etc., situées à

distance de la tête de la caméra et par conséquent accou-

plées à cette dernière par l'intermédiaire de conducteurs parallèles multiplexés situés dans un cible. Les signaux

analogiques d'erreur sont nécessairement codés, multi-

plexés et décodés, ce qui nécessite un montage analogique

considérable, qui produit une dérive considérable et en-

traîne par conséquent des problèmes de stabilité. Les potentiomètres doivent être en permanence lus et réajustés,

ce qui a pour effet que la tête de la caméra dépend en per-

manence des signaux provenant du système situé à distance.

Des exemples typiques de tels systèmes analogiques de détection et de correction derreurs sont ceux que l'on trouve dans les modèles de caméras de télédiffusion couleurs des types BCC-1, BCC-10 fabriqués par la Société dite Ampex

Corporation et décrits dans le manuel No. 1809326-01 "Docu-

mentation relative aux données d'utilisation" publié par

cette même Société.

Dans un système plus récent et perfectionné de mesu-

re et de correction d'erreurs spatiales et d'effets d'ombra-

ge, décrit dans la demande de brevet France no 81 03721 déposée par la Demanderesse en date du 25

Février 1981, un système perfectionné de me-

sure analogique d'erreurs est utilisé pour détecter de façon automatique les erreurs spatiales et les effets d'ombrage

existant dans un système de caméra, pendant un mode de régla-

ge de la caméra, à la suite de quoi les erreurs sont envoyées à la tête de la caméra o elles sont mémorisées numériquement

en vue d'une utilisation ultérieure par le circuit de correc-

tion d'erreurs de la tête de la caméra, pendant le mode de fonctionnement de la caméra, indépendamment du circuit de

mesure d'erreurs.

Le système mesure les erreurs spatiales en fournis-

sant des mires optiques et électroniques de contrôle. La mire optique de contrôle contient un réseau sélectionné de

lignes horizontales et verticales noires et blanches corres-

pondant aux fréquences horizontale et verticale de la mire

électronique de contrôle. Les signaux vidéo d'un tube analy-

seur maître (vert) produits par l'intermédiaire de la mire optique de contrôle sont comparés à la mire électronique de

contrôle en vue de fournir des erreurs du tube maître. En-

suite se trouve réalisée une comparaison entre les autres

tubes esclaves (rouge/bleu) et le tube maître afin de pro-

duire des erreurs des tubes rouge/bleu. Les effets d'ombrage noir et blanc sont mesurés au moyen d'une comparaison de

l'amplitude du signal vidéo et de niveaux de composante con-

tinue noirs et blancs sélectionnés et tirés de la mire de

contrôle, avec et sans cache sur la lentille de la caméra.

Le système analogique de mesure d'erreurs indiqué

ci-dessus doit résoudre les inconvénients des systèmes ana-

logiques usuels, c'est-à-dire la dérive.et le décalage de la ligne de base vidéo, l'utilisation d'un limiteur pour la détection du zéro, ce qui élimine toute l'information d'am- plitude du signal vidéo, etc. L'ensemble combiné conforme à l'invention résout les inconvénients des systèmes de mesure d'erreurs de l'art antérieur en prévoyant des dispositifs numériques permettant

de détecter de façon précise et fiable les erreurs de balaya-

ge spatial et les niveaux vidéo en utilisant seulement des limitations d'erreurs de quantification. A cette fin, l'image vidéo active est subdivisée en 13 blocs horizontaux (H) identiques et en 14 bandes verticales (V) identiques

de carrés formant damier. Pendant un mode de réglage auto-

matique, un multiplexeur applique le signal désiré (c'est-à-

dire le-signal rouge, vert, bleu) à partir d'une parmi plu-

sieurs caméras possibles, à un convertisseur analogique/numé-

rique situé dans la voie de circulation du signal vidéo et à un générateur de synchronisation/de mire électronique de contrôle et à un circuit de validation de mire dans la voie de transmission des signaux de cadencement/commande. Une boucle comportant un additionneur de signaux de balayage horizontal/des mémoires mémorise et alternativement additionne des échantillons provenant de lignes sélectionnées (n, n+l, n+2, etc.) en utilisant trois mémoires. Au niveau de la ligne n+6, la somme n+(n+l)+(n+ 2) est mémorisée dans une mémoire et la somme de (n+4)+(n+5)+(n+6) est mémorisée dans une autre mémoire. Le cycle de lecture est déclenché et les

deux sommes sont soustraites l'une de l'autre et la diffé-

rence est soumise à une conversion numérique/analogique.

Les transitions et les passages à zéro sont établis par

l'intermédiaire d'un filtre d'interpolation et les transi-

tions sont comparées à la mire électronique de contrôle

afin de délivrer les données d'erreurs numériques de lignes.

Ces données sont mémorisées dans la mémoire de la tête de la caméra par l'intermédiaire d'un bus de transmission de données relié à un microprocesseur, pendant le mode de réglage, en vue d'une utilisation ultérieure et indépendante par la tête de la caméra pendant le mode de fonctionnement

de la caméra.

Les mesures de balayage vertical sont effectuées si-

multanément, le convertisseur analogique/numérique alimen-

tant deux additionneurs de balayage vertical/lignes à retard en série et deux mémoires. La somme de deux échantillons voisins est envoyée depuis le premier additionneur/ligne à retard au second additionneur/ligne à retard. Ce dernier

ensemble ajoute la somme de deux échantillons voisins prove-

nant du centre des premier et second carrés de chaque bloc,

aux sommes des échantillons provenant du centre des troisiè-

me et quatrième carrés de chaque bloc; les sommes obtenues étant mémorisées dans des mémoires différentes. Le processus se poursuit pour chaque ligne de balayage sur l'ensemble de chaque bande de carrés. Au cours du cycle de lecture, les mémoires sont lues pendant la ligne de balayage à la suite de la lecture des mémoires de lignes, en utilisant le même

convertisseur numérique/analogique, le filtre d'interpola-

tion et le comparateur de mire électronique de contrôle, pour fournir les données d'erreurs numériques de balayage

vertical en vue de leur mémorisation pendant le mode de ré-

glage et en vue de leur utilisation ultérieure dans la tête

de la caméra pendant le mode de fonctionnement de la caméra.

*Les défauts ou effets d'ombrage sont obtenus à par-

tir des additionneurs de balayage vertical par addition des échantillons dans chaque bloc lors du balayage d'une ligne centrale (n+l) dans la moitié supérieure d'une bande de carrés, aux valeurs correspondantes lors du balayage d'une

ligne centrale (n+5) dans la moitié inférieure de la bande.

Ensuite la somme est divisée par deux de manière à obtenir, pour l'ensemble du bloc, la moyenne des niveaux vidéo crêtes

du blanc et du noir, qui sont mémorisés ainsi que les don-

nées d'erreurs spatiales de balayage horizontal et de balaya-

ge vertical.

A titre d'exemple on a décrit ci-dessous et illustré schématiquement aux dessins annexés une forme-de réalisation

de l'objet de l'invention.

La figure 1 représente un schéma-bloc illustrant

l'ensemble combiné conforme à l'invention.

La figure 2 représente un schéma d'une mire optique de contrôle utilisée dans le processus de mesure d'erreurs

pendant le mode de réglage.

Les figures 3A-3D montrent un graphique représentant une bande de carrés en damier et les formes d'ondes analogi-

ques équivalentes des flux de données produit par l'inter-

médiaire du processus d'échantillonnage des signaux de la caméra. Les figures 4, 5A, B, 6, 7A, B, 8A, B, C et 9 sont des schémas représentant des circuits du schéma-bloc de la

figure 1.

Afin de réaliser les mesures d'erreurs, l'image vidéo, c'est-à-dire le canevas de balayage ou d'exploration de l'image, est subdivisée en une mire présélectionnée

d'échantillonnage. Plus particulièrement les lignes horizon-

tales sont subdivisées en 16 parties égales, désignées ici sous le-terme de"blocs", dont 13 sont situées dans la zone active de l'image. L'erreur de balayage spatial horizontal

est par conséquent intégrée sur la surface d'un bloc. Sui-

vant la direction verticale, l'image est subdivisée en 14 parties, désignées ici sous le terme de "bandes" de "cases ou carrés en damier " ou bandes de carrés. Chaque bande est

formée de deux rangées horizontales de carrés. Par consé-

quent le réseau matriciel complet de l'image active se com-

pose de 13 fois 14 points de mesure.

La figure 2 illustre une mire optique de contrôle qui est utilisée dans la caméra ou bien sous la forme d'une carte dans la partie avant de la caméra, et qui est explorée par la caméra de manière à fournir le signal de contrôle vidéo à des fins de réglage. On a représenté la surface active correspondante de l'image par rapport à la mire de

contrôle, ainsi que les (13) blocs, les (14) bandes de car-

rés et les rangées horizontales et les colonnes verticales de carrés, en lesquelles la surface active de l'image est essentiellement subdivisée. La figure 3A montre également une vue à plus grande échelle de deux blocs de la (première) bande de carrés montrant une série de lignes de balayage, de points d'échantillonnage, etc. En se référant à la figure 1, on constate qu'une mire optique de contrôle 10, telle que celle représentée sur la figure 2, est observée par des caméras de télévision

12 pendant le mode de fonctionnement avec réglage. Les camé-

ras de télévision 12 sont sous la commande d'un microproces-

seur par l'intermédiaire d'une ligne 14 de commutation de caméra, qui sélectionne l'un des canaux de transmission du signal rouge, du signal vert ou du signal bleu de la caméra sélectionnée de manière à permettre la mesure des erreurs dans chaque canal de la caméra. La caméra spécifique faisant

partie de l'ensemble des caméras est sélectionnée par l'in-

termédiaire d'une ligne 15 de commande d'un multiplexeur et est accouplée de façon sélective à un filtre passe-bas/

circuit-tampon 16 par l'intermédiaire d'un multiplexeur 18.

Ce dernier fait partie du système multiplex usuel utilisé dans les systèmes de caméras pour transmettre les signaux de données, les signaux de commande, etc. de la tête de la

caméra au microprocesseur et à l'unité de commande de la ca-

méra. Un exemple d'un système de caméras de télévision com-

plet est représenté dans la demande de brevet déjà citée.

Le filtre passe-bas est du type à phase linéaire et empêche

la production de composantes d'échantillonnage dans le pro-

cessus de conversion analogique/numérique. Le tampon est

accouplé par l'intermédiaire d'une ligne 19 à un convertis-

seur analogique/numérique 20 situé dans une voie de trans-

mission du signal vidéo, à un générateur de synchronisation 22 et à un circuit de validation de mire 24 situé dans une voie de transmission des signaux de commande/cadencement, et également à un circuit 26 de détection d'indicateurs de position. Ce circuit 26.fournit les moyens pour réaliser une correction approchée d'erreurs sur le canevas de balayage en utilisant une série d'indicateurs 29 de calage approché placés au centre, sur chaque côté et au sommet et à la base

de l'image vidéo active, voir figure 2. Le circuit 26 de dé-

tection des indicateurs de position comporte des circuits de détection et de cadencement et réalise une comparaison grossière des positions des indicateurs 29 par rapport à une mire électronique de contrôle, de manière à effectuer la correction d'erreurs de centrage approché, de taille, et de balayage avec infléchissement et distorsion en biais. Le circuit 26 est accouplé par l'intermédiaire d'un bus 30 à

un bus 28 de transmission de données qui aboutit au micro-

processeur (non représenté) de l'unité de commande de la caméra, qui effectue les mesures approchées de correction de balayage. Un générateur de signaux d'horloge/de cadencement 32 est accouplé par l'intermédiaire de lignes 33 au générateur de synchronisation 32 et par conséquent, par l'intermédiaire

d'un bus 35 à un générateur 34 de mire électronique de con-

trôle (ETP). Le générateur 32 est également raccordé par

l'intermédiaire d'un bus 38 de transmission de signaux d'hor-

loge à un circuit de commande de mémoire 36 et délivre éga-

lement des signaux d'horloge/de cadencement dans le bus 38

de transmission de signaux d'horloge, en vue de leur utili-

sation par d'autres composants du circuit. Le générateur 34 de mire électronique de contrôle délivre un signal de sortie à un moniteur (non représenté) par l'intermédiaire d'une ligne 40 et un signal de mire électronique de contrôle par

l'intermédiaire d'une ligne 42. Le signal de mire électroni-

que de contrôle est un signal de référence en onde carrée de mire électronique possédant des fréquences.spécifiques

et une géométrie parfaite. Le circuit 36 de commande de mé-

moire est également accouplé par l'intermédiaire d'une ligne 43 au circuit de validation de mire 24 et délivre différents

signaux de commande dans un bus 44 de transmission de si-

gnaux de commande. Les signaux de cadencement sont envoyés au circuit de détection des indicateurs par l'intermédiaire du bus 38 de transmission de signaux d'horloge à partir du

générateur de synchronisation 32.

Le convertisseur analogique/numérique est accouplé

par l'intermédiaire d'un bus commun de transmission de don-

nées d'échantillonnage 45 à des canaux de mesure d'erreurs de-balayage horizontal et de balayage vertical de la voie de transmission des signaux vidéo, lesquels canaux fonctionnent simultanément en vue de produire les données numériques d'erreurs de balayage horizontal et de balayage vertical. Le

convertisseur 20 est commandé de façon cadencée à une fré-

quence de 8 MHz par l'intermédiaire de la ligne 38 de trans-

mission de signaux d'horloge et est accouplé à une entrée A 46 de signaux de balayage horizontal H et donc au moyen d'une sortie F et d'un bus 47, à un dispositif 48 de

mnémoire de signaux H forméde (trois) mémoires 1, 2 et 3.

Chacune des mémoires peut être au choix couplée par réaction à une entrée B de l'additionneur 46 par l'intermédiaire d'un

bus 49. Les signaux de commande sont appliqués à l'addition-

neur de lignes 46 et au dispositif 48 de mémoire de signaux H

par l'intermédiaire du bus 44 de transmission de signaux de -

commande à partir du circuit 36 de commande de mémoire.

Les données de sortie A et B des mémoires 1 et 3

sont transmises par l'intermédiaire de bus 52, 54 à un dis-

positif de commutation 50 qui reçoit également les données numériques provenant du canal du signal de balayage vertical comme cela sera décrit ci-après, et fournit par conséquent

des moyens permettant de sélectionner les données de balaya-

ge horizontal ou les données de balayage vertical. Le dispo-

sitif de commutation 50 délivre les données de sortie A et B correspondant aux signaux, qu'il reçoit à ses entrées en provenance des canaux de transmission du signal de balayage

horizontal H ou du signal de balayage vertical V. Les don-

nées de sortie sont envoyées par l'intermédiaire de bus 53, à un circuit soustracteur 56 qui délivre la différence numérique A-B des signaux d'entrée. Cette différence est envoyée par l'intermédiaire d'un bus 57 à un convertisseur numérique/analogique 58 et à partir de là,à un comparateur

analogique 60 par l'intermédiaire d'un filtre d'interpola-

tion 62. Ce dernier établit les transitions et les passages

à zéro du signal de sortie analogique du convertisseur 58.

Le comparateur 60 reçoit également le signal de mire élec-

tronique de contrôle de la part du générateur 34 par l'in-

termédiaire de la ligne 42 et délivre les données d'erreurs numériques de balayage horizontal H et de balayage vertical V au bus 28 de transmission des données, par l'intermédiaire

d'un bus 64.

Le convertisseur analogique/numérique 20 est égale-

ment accouplé par l'intermédiaire du bus 45 de transmission de données d'échantillonnage à un additionneur de signaux

de balayage vertical V66 et à une bascule bistable de retarde-

ment 68 fournissant un retard d'une durée Tl. La bascule

bistable de retardement 68 est également accouplée à l'addi-

tionneur de signaux de balayage V 66 par l'intermédiaire d'un bus 67 et répond à un signal d'horloge à 8 MHz présent

dans la ligne 38 de transmission de signaux d'horloge. L'ad-

ditionneur de signaux de balayage V 66 est accouplé en série, par l'intermédiaire d'un bus 69, à un autre additionneur de signaux de balayage V 70 et à une autre bascule bistable de

retardement 72 fournissant le temps de retard 2T2. L'addi-

tionneur de signaux de balayage V 70 et la bascule bistable de retardement 72 répondent à un signal d'horloge présent dans le bus 44. Le signal de sortie de l'additionneur de

signaux de balayage V 70 est accouplé au bus 28 de transmis-

sion de données par l'intermédiaire d'un bus 74, d'un circuit de mesure d'ombrage et d'un bus 77. L'additionneur de signaux de balayage V est également accouplé à un dispositif de mémoire 76 formé de (deux) mémoires 4 et 5. Les signaux

de sortie A et B des données des mémoires 4 et 5 sont en-

voyés au dispositif de commutation 50 mentionné précédemment

par l'intermédiaire des bus 78 et 80. Le dispositif de mémoi-

re 76 répond aux différents signaux de commande et de caden-

cement présents dans le bus 44 de transmission des signaux

de commande.

De façon résumée, lors du fonctionnement, le conver-

tisseur analogique/numérique 20 est commandé de façon caden-

cée par l'intermédiaire de la ligne 38 de transmission de

signaux d'horloge à une cadence égale à 512 fois la fréquen-

ce de balayage horizontal ou fréquence de lignes, c'est-à-

dire 8 MHz, et envoie les données échantillonnées à l'addi-

tionneur de signaux de balayage H 46 ainsi qu'à l'addition-

neur de signaux de balayage V 66 et à la bascule bistable de

retardement 68. En ce qui concerne le canal de mesure des -

erreurs de balayage horizontal H, l'additionneur de signaux de balayage H 46 est programmé par l'intermédiaire du bus

44 de transmission de signaux de commande à partir du cir-

cuit 36 de commande de mémoire (figure 8), ce qui a pour effet que le signal de sortie F est égal au signal d'entrée A appliqué à ce circuit, jusqu'à ce qu'une ligne en cours de

balayage (ligne n par exemple) soit validée par une impul-.

sion de validation au centre du quatrième carré d'un bloc,

comme cela est représenté sur la figure 3A. Lors de la vali-

dation au cours de laquelle cette donnée valable est échan-

tillonnée, l'impulsion d'échantillonnage est produite par l'intermédiaire du circuit 24 de validation de mire et du circuit 36 de commande de mémoire. L'échantillon de données

A est mémorisé dans la mémoire 1 et l'additionneur de si-

gnaux de balayage H 46 est programmé sur F=A+B par l'inter-

médiaire du bus 44 de commande, ce qui a pour effet qu'au niveau de la ligne n+l, les valeurs des lignes n et n+1

sont additionnées ensemble et mémorisées dans la mémoire 2.

De façon similaire dans la ligne n+2, la somme de n+(n+1)+

(n+2) est mémorisée dans la mémoire 1. La ligne n+3 est -

sautée et le sous-programme démarre à nouveau au niveau de la ligne n+4 en utilisant les mémoires 2 et 3. Ainsi au niveau de la ligne n+6, la somme n+(n+1)+(n+2) est mémorisée

dans la mémoire 1 et la somme (n+4)+(n+5)+(n+6) est mémori-

sée dans la mémoire 3. Etant donné que la ligne, au niveau de laquelle la mire (de contrôle) est validée, peut varier

d'un bloc à un autre en raison d'erreurs de balayage spa-

tial (dénivellation, infléchissement, position en biais), un contrôle est effectué à la fin de la ligne n+6 afin de vérifier si tous les blocs sont avancés pour la sommation de trois lignes. Cette action déclenche également le cycle de lecture pour le dispositif 48 de mémoire de signaux de balayage H. Ainsi au niveau de la ligne n+7, les données A et B

situées dans les mémoires 1 et 3 sont introduites par lectu-

re, par l'intermédiaire du dispositif 50 de mémoire, dans le

circuit soustracteur 56. La figure 3B,-3C représente l'équi-

valent analogique des flux de données A et B des bus 52, 54, et les courbes en traits discontinus représentant ces flux de données montrent l'effet des défauts d'ombrage. La figure 3D représente la courbe du signal de différence A-B délivré par la sortie du circuit soustracteur 56, le niveau 0 étant la position vraie des transitions de la mire de contrôle. Il faut remarquer que les défauts d'ombrage sont en opposition dans les formes d'ondes A et B de la

figure 2B, 2C et que par conséquent, lorsque les données nu-

mériques sont soustraites, les effets d'ombrage s'éliminent

d'eux-mêmes dans le processus de traitement.

Le signal de sortie du circuit soustracteur est en-

voyé au convertisseur numérique/analogique 58 en vue d'une

conversion en valeur analogique, puis au filtre d'interpola-

tion 62 o la transition effective et les annulations du

signal analogique sont établies. Les transitions sont ensui-

te comparées aux transitions présentes dans le signal de mire électronique du contrôle présent dans la ligne 42, par l'intermédiaire du comparateur 60, comme cela sera décrit ultérieurement en référence à la figure 6, ce qui a pour

effet que les différences entre lesdites transitions repré-

sentent (dans ce cas) l'erreur de balayage spatial horizon-

tal mesurée par le circuit. L'erreur de balayage horizontal

est délivrée sous forme numérique à la mémoire du micropro-

cesseur (non représentée) située dans le système de la camé-

ra, par l'intermédiaire des bus 64 et 28 de transmission de données; en vue d'une utilisation ultérieure par le circuit de correction d'erreurs spatiales (non représenté) pendant le mode de fonctionnement de la caméra. Des exemples d'un circuit correcteur d'erreurs utilisé dans le système d'une tête de caméra effectuant une correction automatique des erreurs spatiales et des effets d'ombrage pendant le mode de fonctionnement de la caméra sont décrits dans la demande de

brevet déjà citée.

La mesure des erreurs de balayage vertical est effec-

tuée en même temps que la mesure des erreurs de balayage horizontal. Ainsi les données d'échantillonnage circulant dans le bus 45 sont également envoyées à l'additionneur de

signaux de balayage V 66 et à la bascule bistable de retarde-

ment 68. Les données d'échantillonnage présentes sont ajou-

tées par l'additionneur 66 aux données d'échantillonnage an-

térieures retardées d'un intervalle de temps Tl, correspon-

dant à un instant d'échantillonnage. Cette somme de deux échantillons voisins est alors envoyée à l'additionneur de

signaux de balayage V 70 et à la bascule bistable de retar-

dement 72. Le temps de retard 2T2 et les signaux de cadence-

ment envoyés à l'additionneur 70 sont sélectionnés de telle manière que la somme de deux échantillons voisins provenant du centre du premier carré de chaque bloc est ajouté à la

* somme des échantillons provenant du centre du troisième car-

ré de chaque bloc. La somme résultante est mémorisée dans la mémoire 4 du dispositif 76 de mémoire de signaux V. De façon

similaire la somme d'échantillons voisins provenant du cen-

tre du second carré de chaque bloc est ajoutée par l'intermé- diaire d'additionneurs 66, 70 à la somme des échantillons voisins provenant du centre du quatrième carré de chaque bloc et le résultat est mémorisé dans la mémoire 5. Cette

procédure se poursuit pour toutes les lignes de balayage pen-

dant la durée de la bande de carrés en damier (voir figure 3A). Les mémoires 4 et 5 sont lues en parallèle pendant la première moitié de la ligne de balayage n+8, à la suite de la lecture de la donnée d'échantillonnage H du dispositif 48 de mémoire de signaux de balayage H, en utilisant le même

circuit que celui commandé par le dispositif de mémoire 50.

Ainsi le circuit soustracteur 56, le convertisseur numérique/ analogique 58, le filtre 62 et le comparateur 60 mettent en oeuvre les mêmes fonctions sur les données d'erreurs de balayage vertical afin de délivrer les données d'erreurs de

balayage spatial vertical au bus de transmission de don-

nées en vue de leur mémorisation dans la mémoire du micro-

processeur, ainsi que les données d'erreurs de balayage

spatial horizontal.

Lorsqu'elle est divisée par quatre, la somme déli-

vrée par l'additionneur 70 représente le niveau de luminance

maximum moyen des carrés blancs et noirs de la mire électro-

nique de contrôle, dans un bloc pendant la ligne balayée. Ainsi les mesures d'effets d'ombrage noir et blanc sont aisément obtenues

à l'aide du même circuit, par addition

des valeurs de la ligne centrale n+1 dans la rangée supé-

rieure de carrés (figure 3A), aux valeurs correspondante de la ligne centrale n+5 située dans la rangée inférieure de carrés et en divisant la somme par deux. Ceci fournit une

moyenne des niveaux crêtes de blanc et de noir dans l'ensem-

ble du bloc.

Les mesures décrites d'erreurs spatiales horizonta-

les/verticales et de défauts d'ombrage sont effectuées pen-

dant le mode de réglage par comparaison du canal utilisé pour le signal vert avec la mire de contrôle afin de mesurer les erreurs dans le canal de transmission du signal vert, puis mémorisation de toute erreur numérique résiduelle dans

la mémoire du microprocesseur, comme indiqué ci-dessus.

Ainsi les erreurs résiduelles sont prises en compte lorsque les canaux de transmission du signal rouge et du signal bleu sont également comparés à la mire de contrôle afin d'obtenir les erreurs relatives aux canaux de transmission du signal rouge et du signal bleu. Par conséquent on peut effectuer les mesures de chaque canal en utilisant le signal

vidéo à large bande avant codage de ce dernier, tout en rap-

portant les canaux de transmission du signal rouge et du signal bleu au canal de transmission du signal vert, et en utilisant uniquement un câble vidéo de liaison à chaque tête

de caméra.

Les figures 4-8 sont des schémas d'une forme de réa-

lisation du schéma-bloc de la figure 1, dans lesquels les composants identiques sont désignés par les mêmes chiffres de référence. Ainsi sur la figure 4, le multiplexeur 18 peut sélectionner une caméra quelconque parmi un nombre donné de

caméras par l'intermédiaire des lignes d'entrée 13 aboutis-

sant à ce multiplexeur, en réponse à un mot numérique prove-

nant du système de commande du microprocesseur par l'intermé-

diaire des lignes 14 de commutation des caméras. Bien que huit lignes d'entrée correspondant à huit caméras aient été représentées sur cette figure, il n'y a aucune limitation du nombre des caméras pouvant être sélectionnées en vue de

leur utilisation avec le circuit de mesure. La seule modifi-

cation réside dans le fait qu'un temps de mesure supplémen-

taire est requis pour des caméras additionnelles.

Lors de la sélection d'une caméra spécifique, le

signal de sortie vidéo de cette dernière est envoyé par l'in-

termédiaire du multiplexeur 18 à un amplificateur vidéo 82

qui à son tour commande le filtre passe-bas de phase linéai-

re/tampon 16, et qui réalise une limitation du signal d'en-

trée et conserve les passages à zéro du signal vidéo arri-

vant. Le commutateur de contrôle 84 relie le filtre 16, c'est-à-dire l'amplificateur 82 soit au signal vidéo par

l'intermédiaire du multiplexeur 18, soit à la mire électro-

nique de contrôle (ETP) par l'intermédiaire d'une ligne 42, en réponse à un signal de commutation de contrôle arrivant dans une ligne 38 provenant du microprocesseur. Le signal de commutation de contrôle présent dans la ligne 88 est utilisé pour calibrer de façon automatique le circuit de mesure

d'erreurs avant la procédure de réglage, en réponse au micro-

processeur, et le signal de mire électronique de contrôle est introduit dans le circuit au niveau du commutateur 84, avec mémorisation de toute erreur produite par le circuit,

due à une dérive de longue durée, dans la mémoire du micro-

processeur (non représentée).

Un amplificateur vidéo double 90 est accouplé au filtre 16 et délivre le signal vidéo, indicatif d'un signal arrivant valable, au circuit 24 de validation de mire de la figure 9 par l'intermédiaire de la ligne 19. L'amplificateur est également accouplé à un étage d'attaque d'entrée 94 du convertisseur analogique/numérique 20 et à un second amplificateur vidéo 96 qui envoie le signal au générateur de synchronisation 22 (figure 4) et, plus particulièrement, à un circuit d'extraction ou de découpage de synchronisation

98 monté dans la ligne 92. Le circuit de découpage 98 déli-

vre un signal de commande sous la forme d'un signal de caden-

cement extrait et renvoyé à l'amplificateur vidéo 82 dans

une ligne 99 en vue de la restauration de la composante con-

tinue. Le générateur de synchronisation 22 contient égale-

ment un microprocesseur de synchronisation 101, qui délivre les signaux de sortie mentionnés précédemment au générateur 32 de signaux d'horloge et de synchronisation, dans la

ligne 33, c'est-à-dire les signaux de synchronisation verti-

cale et de synchronisation horizontale de la caméra pour le générateur 32 de signaux d'horloge/de cadencement, et le signal d'information de cadrage V/2 pour le circuit 75 de

mesure d'ombrage de la figure 7B et pour le circuit de com-

mande du microprocesseur. Le générateur de synchronisation

22 reçoit le signal de suppression verticale par l'intermé-

diaire d'une ligne 100. Un signal de synchronisation hori-

zontale 512 X, c'est-à-dire un signal d'horloge à 8 MHz, est envoyé par l'intermédiaire d'une ligne 102 du bus 38 de transmission de signaux d'horloge, qui est raccordé aux entrées de signaux d'horloge du convertisseur analogique/ numérique 20 et de son tampon associé 104. Le convertisseur analogique/numérique 20 délivre les données échantillonnées à la cadence de 8 MHz dans le bus 45 de sortie des données analogiques/numériques. L'amplificateur vidéo double 90 fournit approximativement un signal de sortie d'amplitude

de synchronisation de 1 volt pour l'impulsion de verrouilla-

ge du circuit de découpage de synchronisation 98 et pour le niveau de restauration de composante continue, qui est tel que la suppression se produit par exemple au niveau du bit 28, tandis que le niveau de blanc apparaît au niveau du bit 228, ce qui englobe les niveau de 200 bits entre la

suppression et le niveau de blanc. Il s'ensuit que la résolu-

tion du bit de poids le plus faible est par définition égale à un demi pour cent et le niveau de quantification est par

conséquent d'un demi pour cent, ce qui fournit un échantil-

lonnage-relativement précis.

Etant donné que les différentes caméras raccordées à l'entrée du circuit 98 sont verrouillées sur des signaux

d'horloge maître respectifs différents, le circuit d'extrac-

tion de synchronisation 98 est utilisé pour extraire le signal vidéo arrivant de chaque signal de la caméra pour s'assurer que le circuit de mesure d'erreurs est verrouillé

sur la caméra spécifique qui fait l'objet de la mesure.

En se référant à la figure 5A, B, on voit que l'additionneur de signaux de balayage H 46 reçoit le flux continu des données par l'intermédiaire du bus 45 et d'une bascule bistable d'entrée 106. Au début du mode de réglage,

les données sont échantillonnées à partir de la première li-

gne de balayage n, figure 3A, les adresses sont produites et les données sont mémorisées dans la mémoire 1 du dispositif 48 de mémoire de signaux de balayage H. A la fin du premier balayage de la ligne n, la mémoire 1 contient 16 blocs

dtéchantillons de données, parmi lesquels 13 blocs sont si-

tués dans la partie vidéo active, c'est-à-dire 512 échantil-

lons. Chaque bloc est formé de 4 carrés comme cela est repré-

senté sur la figure 3A et à la fin de chaque bloc, c'est-à-

dire au centre du quatrième carré, un échantillonnage de validation est effectué afin de vérifier que le balayage couvre de façon précise le réseau des carrés formant damier c'est-à-dire la mire optique de contrôle 10 des figures 1,

2 et 3A. Au centre du quatrième carré de chaque bloc, l'échan-

tillonnage de validation demande essentiellement si la donnée reçue est valable. Dans l'affirmative, par exemple dans une

ligne n, puis une ligne n+l, l'additionneur 46 est reprogram-

mé de F=A à F=A+B, comme cela a été décrit précédemment en référence à la figure 1, pour valider de ce fait la donnée

respective dans le dispositif 48 de mémoire.

Les signaux de commande provenant du circuit 36 de commande de mémoire sont envoyés au dispositif 48 de mémoire par l'intermédiaire du bus 44 de transmission de signaux de

commande, qui adresse et rappelle les données d'échantillon-

nage antérieures de la ligne n hors de la mémoire 1, envoie ces données par l'intermédiaire du bus 49 à l'additionneur 46, ajoute les données de la ligne n+1 aux données de la

ligne n précédente et mémorise la somme dans la mémoire 2.

Le cycle se poursuit avec la ligne n+2, et la somme des deux lignes précédentes est récupérée à partir de la mémoire 2 par l'intermédiaire du bus 49, est ajoutée aux données arrivant de la ligne n+2 et est mémorisée ultérieurement

dans la mémoire 1 du dispositif 48 de mémoire.

La sommation séquentielle des lignes successives des données horizontales est réalisée de manière à intégrer des données suivant la direction verticale, -afin d'améliorer la détection et donc la précision de détection des transitions du signal vidéo arrivant, qui, pendant le réglage de la

caméra, constituent les signaux de contrôle de la caméra.

La formation de la moyenne de 3 valeurs de données successi-

ves ensemble fournit de façon efficace une moyenne sur 3 lignes successives de balayage, ce qui améliore le rapport signal/bruit.

La quatrième ligne de balayage n+3 est ensuite sau-

tée étant donné qu'elle est située dans la zone de la trans-

mission verticale et ne fournit par conséquent pas une donnée fiable. Dans la cinquième ligne de balayage n+4, les données échantillonnées sont enregistrées dans la mémoire 3

du dispositif 48 de mémoire comme cela a été décrit précédem-

ment pour la ligne n. Ensuite les données n+4 sont rappelées hors de la mémoire 3 par la ligne de balayage n+5 et sont ajoutées aux données provenant de la ligne n+5. Pendant la ligne de balayage n+6, les données additionnées des lignes n+4 et n+5 sont ajoutées aux données d'échantillonnage arrivante et la somme des 3 lignes est mémorisée dans la

mémoire 3.

Après que tous les blocs situés dans une bande (deux

rangées de carrés) ont été explorés et lors de la réalisa-

tion de la vérification, un signal de lecture de mémoire, c'est-à-dire un signal de validation de sortie (OE) et un signal No. 7 sont envoyés au dispositif 48 de mémoire par l'intermédiaire d'un bus 44 et d'une ligne 170 provenant du circuit 36 de commande de mémoire. Les adresses pertinentes de signaux de balayage horizontal sont envoyées dans le bus 156 de transmission d'adresses et les données mémorisées A et B situées dans les mémoires 1 et 3 sont lues pendant la ligne horizontale n+7 et sont envoyées au dispositif de

commutation 50 par l'intermédiaire des bus 52, 54 de trans-

mission des données A et B. Le dispositif de commutation 50 comporte un multiplexeur/bascule bistable alimenté par les

signaux de sortie commandés des mémoires. Un signal de sé-

lection de mot présent dans la ligne 199 et provenant du

circuit 36 de commande de mémoire (figure 8B) valide le dis-

positif de commutation 50 (figure 5B) de manière qu'il dé-

livre les données A et B. à la cadence d'horloge de 8 MHz

au circuit soustracteur 56 de la figure 6 par l'intermédiai-

re des bus de transmission de données 53, 55. La donnée B est soustraite de la donnée A par le circuit soustracteur 56, ce qui correspond à -la soustraction de la forme d'onde

analogique B de la forme d'onde A (figures 3C, B respective-

ment), ce qui fournit la donnée de différence numérique A-B correspondant à la forme d'onde analogique composite A-B de la figure 3D. La donnée de différence résultante contient les annulations du signal en rapport avec les transitions provenant des carrés noir/blanc, blanc/noir, etc. de la

mire de contrôle.

Etant donné que les mesures de calage spatial sont effectuées avant les mesures d'effets d'ombrage, les effets d'ombrage affectent normalement les résultats des mesures d'erreurs spatiales. Cependant les effets d'ombrage, qui sont inclus dans les données numériques A, B, comme cela est représenté par les courbes analogiques formées de tirets des figures 3B, 3C, affectent chacune des données, de la même erreur. Ainsi l'opération de soustraction des données complé-

mentaires compense de façon intrinsèque les erreurs d'ombra-

ge existantes de manière à fournir le mot de différence numérique correspondant à la forme d'onde analogique A-B avec les transitions et les points d'annulation qui ne sont

pas affectés par les effets d'ombrage.

Un nombre numérique fixe est ajouté à la donnée de différence A-B par l'intermédiaire du bit de poids le plus important de l'entrée des données A du circuit soustracteur 56 et le résultat est envoyé au convertisseur numérique/

analogique 58 qui est commandé de façon cadencée par le si-

gnal d'horloge à 8 MHz, et la forme d'onde analogique résul-

tante est envoyée à un filtre d'interpolation 62 qui détecte

de façon précise les annulations correspondant aux transi-

tions entre les carrés successifs de la mire de contrôle.

Les points d'annulation déterminés par le filtre- d'interpola-

tion 62 sont ensuite envoyés au comparateur 60. Un condensa-

teur de référence 108 situé dans le comparateur 60 fournit

la référence pour l'annulation pendant l'intervalle horizon-

tal, en réponse à l'application de zéros à toutes les en-

trées du circuit soustracteur par l'intermédiaire du signal

de sélection de mot présent dans la ligne 199. Le condensa-

teur de référence 108 est chargé en réponse à un signal de balayage à la cadence horizontale H par l'intermédiaire d'un

commutateur et d'une ligne 112 en vue de maintenir la réfé-

rence de l'annulation pour chaque ligne de balayage.

Une porte 110 de commande de compteur délivre une impulsion indiquant l'intervalle de temps entre l'apparition

du signal de sortie du comparateur 60 et la mire électroni-

que de contrôle dans la ligne 42. Les signaux de cadencement pour la porte 110 sont fournis par les signaux de maintien et de remise à l'état initial provenant du circuit 36 de commande de mémoire par l'intermédiaire des lignes 123, et par un signal de temps de lecture horizontal/vertical H/V présent dans une ligne 120. Un signal d'horloge à 96 MHz est produit par un circuit tripleur 128 et un signal d'entrée à 32 MHz est envoyé à ce circuit par l'intermédiaire d'une ligne 130. Le signal d'horloge est transmis par la porte 110 à un compteur binaire 118 qui effectue le décompte du nombre des impulsions indiquant l'intervalle de temps. L'impulsion de remise à l'état initial présente dans la ligne 123 ramène

à zéro le compteur 118.

Le compteur 118 compte trois transitions parmi les quatre transitions qui apparaissent dans chaque bloc d'image active afin de fournir la somme des trois transitions et par

conséquent une erreur spatiale numérique horizontale moyenne.

Le moment o le temps correspondant à la quatrième transi-

tion est utilisé pour ramener à zéro le compteur 118 par l'intermédiaire de la ligne 123 et pour transférer l'état de

comptage au bus 28 de transmission des données du micropro-

cesseur par l'intermédiaire d'une bascule bistable de sortie 122, en réponse à un signal de validation de sortie provenant du microprocesseur dans une ligne 124. La bascule bistable de sortie 122 est actionnée par un signal d'horloge de transfert de calage transmis dans une ligne 126 à partir du

circuit 36 de commande de mémoire.

Le compteur 118 fonctionne à une fréquence de l'or-

dre de 96 MHz, ce qui est un multiple entier de la fréquence

de balayage horizontal ou fréquence de lignes, qui est en-

voyée à la ligne d'entrée 130 du circuit tripleur de fréquen-

ces 128. Etant donné que le compteur effectue un comptage

sur 3 transitions, la résolution moyenne est de 3,4 nano-

secondes suivant la direction horizontale.

Les données numériques indicatives des erreurs spa-

tiales sont envoyées au microprocesseur par l'intermédiaire du bus 128 de transmission des données du microprocesseur

et sont mémorisées dans une mémoire intermédiaire (non repré-

sentée) en vue d'une mémorisation et d'une utilisation ulté-

rieures par le système de correction d'erreurs pendant le mode de fonctionnement de la caméra, d'une manière égale à celle décrite par exemple dans la demande de brevet déjà citée. Si on considère maintenant le processus de mesure verticale et si on se réfère à la figure 7A ainsi qu'aux

figures 5, 6, on voit que le convertisseur analogique/numéri-

que 20 fournit les données D'échantillonnage par l'intermé-

diaire du bus 45, à une bascule bistable d'entrée 132 qui est commandée de façon cadencée à la cadence d'horloge de 8 MHz. La bascule bistable 132 est accouplée à la bascule bistable de retardement 68 et à l'additionneur de signaux de balayage vertical 66. La bascule bistable de retardement

68 fournit un retard Tl d'un échantillon et envoie l'échan-

tillon retardé à l'additionneur 66 par l'intermédiaire du bus 67. L'additionneur fait la somme des données retardées

et des données présentes et le résultat est envoyé à l'addi-

tionneur 70 et à la bascule bistable de retardement 72 par.

l'intermédiaire d'une bascule bistable 134. La bascule bista-

ble 134 et_ la bascule bistable de retardement 72 sont com-

mandées de façon cadencée par l'intermédiaire d'un signal d'horloge Tl, T2, T3 transmis dans une ligne 135 depuis le circuit 36 de commande de mémoire. La bascule bistable de

retardement 72 applique un retard égal au double de la lar-

geur d'un carré, c'est-à-dire un retard de 2 microsecondes, aux échantillons voisins ajoutés arrivant et envoient la somme retardée à l'additionneur 70 par l'intermédiaire du bus 71 en vue de son addition au couple suivant arrivant d'échantillons additionnés. Un couple centré d'échantillons voisins additionnés est sélectionné par l'intermédiaire du signal d'horloge Tl, T2, T3 circulant dans la ligne 135, comme cela est illustré dans la figure 3A, de manière à s'assurer que le couple d'échantillons est prélevé au niveau des centres des carrés noirs et blancs. L'additionneur 70 bloque les sommes d'échantillons provenant des centres des

carrés arrivant à son entrée par l'intermédiaire de la bas-

cule bistable 134, à la suite de quoi la somme actuelle et

la somme retardée sont additionnées par l'additionneur 70.

Ainsi le signal de sortie de l'additionneur 70 est la somme

de quatre couples d'échantillons parmi lesquels chaque cou-

ple d'échantillons a été prélevé du centre d'un carré.

C'est-à-dire par exemple que deux couples d'échantillons

sont formés par la somme de deux couples d'échantillons voi-

sins de centre émanant de deux carrés blancs successifs, tandis que la seconde paire de couples d'échantillons est formée par la somme de deux couples d'échantillons voisins de centre provenant de deux carrés noirs successifs. Les données provenant des carrés blancs sont mémorisées dans la

mémoire 4 du dispositif 76 de mémoire et les données corres-

pondant aux carrés noirs sont mémorisées dans la mémoire 5. Les adresses correspondantes de mémoire sont envoyées par

l'intermédiaire d'un bus 137 depuis le circuit 36 de comman-

de de mémoire de la figure 8C.

Etant donné que la procédure se répète ligne après ligne, les données résultantes mémorisées dans le dispositif 76 de mémoire contiennent l'information sur les transitions, obtenue par le croisement des rangées de carrés suivant la

direction verticale. C'est-à-dire que les sommes des échan-

tillons dans par exemple la mémoire 4 représentent une tran-

sition du blanc au noir suivant la direction verticale, tandis que les échantillons de la mémoire 5 représentent des transitions du noir au blanc, à l'intérieur d'une bande de carrés. L'étouffement ou le flou d'image et la diaphonie ou

transmodulation optique, qui apparaissent lors de la trans-

mission d'un carré blanc à un carré noir le long d'une colonne verticale de carrés, sontcompenséspar la transition d'un carré blanc à un carré noir dans la colonne verticale voisine de carrés. La compensation est effectuée selon le processus de soustraction décrit précédemment, dans lequel des variations erronées dans les positions des transitions par suite du flou d'image et de la transmodulation sont telles que la soustraction des données par l'intermédiaire

du circuit soustracteur 56 en supprime les effets de la ma-

nière décrite ci-dessus en rapport avec l'annulation des

effets d'ombrage.

Le signal de sortie de l'additionneur 70 est envoyé au dispositif 76 de mémoire, comme décrit précédemment, par l'intermédiaire d'un tampon 136 et d'un bus 74. Les signaux

de sortie des mémoires 4 et 5 sont envoyés en tant que don-

nées A et B au dispositif de commutation 50 par l'intermé-

diaire des bus 78, 80. Le dispositif de commutation 50 assu-

re ainsi le partage dans le temps des données A et B prove-

nant des dispositifs de mémoire 48, 76 pour les signaux de balayage horizontal H et pour les signaux de balayage a- vertical V. Les données de mesure spatiale verticale sont traitées de la même manière par le circuit de mesure monté en aval du dispositif de commutation 50, comme cela a été décrit précédemment en rapport avec le processus de mesure des données d'erreurs spatiales horizontales. L'utilisation du dispositif de commutation 50 et du circuit monté en aval

élimine la nécessité d'un circuit double.

Comme cela a été mentionné précédemment, les données

d'erreurs spatiales horizontales sont lues hors du disposi-

tif 48 de mémoire, après le 8-ième balayage, c'est-à-dire pendant la ligne de balayage n+7. Aussitôt après, au cours de la première moitié de la 9-ième ligne horizontale (n+8),

les données spatiales verticales sont lues hors du disposi-

tif 76 de mémoire en réponse à un signal de validation de

sortie (OE) et à la demande de sélection (verrouillage hori-

zontal) parvenant dans la ligne 199 depuis le circuit 36 de commande de mémoire (figure 8A, B). Au cours de la dernière moitié de la ligne n+8 et ainsi de suite pour les lignes ultérieures de balayage des bandes successives de carrés,

le cycle d'échantillonnage et de sommation des échantil-

lons de données de balayage horizontal et de balayage verti-

cal continue comme cela a été décrit précédemment à la fois

pour les mesures d'erreurs spatiales horizontales et verti-

cales. Le circuit de validation vérifie à nouveau que la

caméra effectue un balayage correct de chaque bande ulté-

rieure de carrés et que chaque cycle de huit lignes de ba-

layage correspondant à une bande commence.

En se référant à la figure 7B, on voit que le signal

de sortie provenant de l'additionneur 70 est également intro-

duit par l'intermédiaire du bus 74 dans le circuit 75 de

mesure d'ombrage et en particulier est envoyé à un addition-

neur 138 et à une bascule bistable de sortie trois-états 140, accouplée à cet additionneur. La bascule bistable de sortie est commandée de façon cadencée par l'intermédiaire d'un circuit de portes 142 au cours du balayage des lignes n+1 dans les trames impaires et n+5 dans les trames paires, en

réponse aux signaux de commande n+l et n+5 qui lui sont en-

voyés dans les lignes 144, un signal d'horloge de niveau arrivant dans la ligne 146 en provenance du circuit de la

figure 8C, et au signal de cadrage V/2 provenant du généra-

teur de synchronisation 22 Dar-l'intermédiaire de la ligne 38 de transmission de signaux d'horloge. Le signal d'horloge de niveau est un signal d'horloge continu qui est transmis par l'intermédiaire du circuit de porte 142 de manière à

fournir le signal d'horloge de transfert d'ombrage, qui indi-

que au bus 28 de transmission de données le moment o la donnée d'erreur d'ombrage est disponible. L'additionneur 138 assure une fonction de diviseur par quatre au moyen d'un

décalage de bits, lors duquel le zéro et le bit 1 sont élimi-

nés, le bit 1 provenant de l'additionneur 70 étant ajouté à

l'entrée de report de l'additionneur 138 de manière à four-

nir une valeur arrondie. La bascule bistable de sortie trois-états 140 envoie les données d'erreurs d'ombrage au bus 28 de transmission de données du microprocesseur par

l'intermédiaire d'un bus 77 en réponse à la demande de vali-

dation de sortie du microprocesseur présente dans la ligne 124. Un signal d'horloge de transfert présent dans la ligne

147 et provenant du circuit de porte 142 informe le micro-

processeur du moment du transfert des données et de la trame de par exemple un standard de télévision NTSC à deux trames, qui est balayée, étant donné que la séquence dans la trame 1 sera du type blanc/noir et que la séquence de la trame 2 sera du type noir/blanc. En réponse au signal d'horloge de transfert présent dans la ligne 147, le microprocesseur

ajoute les données correctes de manière à fournir les er-

reurs correspondant aux effets d'ombrage noir/blanc.

Les erreurs correspondant aux effets d'ombrage sont par conséquent obtenues relativement aisément étant donné

que les additionneurs 66 et 70 fournissent la somme de qua-

tre échantillons tirés de deux carrés blancs successifs, et de quatre échantillons tirés de deux carrés noirs successifs pour chaque moitié de bloc, c'est-à-dire pour chaque rangée

de carrés dans un bloc. Etant donné que la moyenne des cou-

ples d'échantillons de centre, qui comprennent le signal de sortie des additionneurs verticaux est déjà faite en vue de fournir les données d'erreurs verticales, ces couples d'échantillons sont utilisés pour fournir les erreurs dues aux effets d'ombrage, par division des données par quatre

puis obtention d'une valeur arrondie. Comme cela a été indi-

qué, les données d'erreurs dues aux effets d'ombrage sont mesurées dans les lignes centrales de chaque moitié de la bande de carrés, clest-à-dire dans les lignes de balayage n+l et n+5, afin de réduire la perturbation provoquée par la

* transition verticale entre des rangées de carrés.

Le circuit 36 de commande de mémoire de la figure 8

fournit les moyens de cadencement, de synchronisation d'hor-

loge et d'autres types de commande des différents composants du circuit de mesure d'erreurs ici décrit. La figure 8A, 8B contient notamment des circuits de commande du dispositif de mémoire 48, tandis que la figure 8C inclut les circuits de

commande du dispositif de mémoire 76.

Par conséquent les adresses du dispositif de mémoire 48 sont produites par le générateur 32 de signal d'horloge/ de cadencement en réponse auxsignaux qui lui sont envoyés, lesquelles adresses sont envoyées à un tampon d'entrée 152 du circuit 36 de commande de mémoire par l'intermédiaire

d'un bus 148 de transmission d'adresses de signaux de ba-

layage horizontal et des différents signaux de commande pré-

sents dans la ligne d'entrée 38. Les signaux de sortie prove-

nant du tampon 152 fournissent les signaux de cadencement

de mémoire des signaux de balayage vertical V par l'intermé-

diaire d'un bus 154 qui aboutit au circuit de la figure 8C, et fournit également les adresses de mémoire des signaux de balayage H par l'intermédiaire d'une bascule bistable 155 et du bus 156 de transmission d'adresses H qui aboutit au dispositif de mémoire 48. Le tampon 152 délivre également le

signal d'horloge maître à 8 MHz dans la ligne 38 de transmis-

sion des signaux d'horloge, déjà mentionnée, et un signal

de sortie d'inscription de signal de balayage vertical V cir-

culant dans une ligne 157 qui est reliée à la partie de com-

mande de mémoire des signaux de balayage V de la figure 8C.

Le signal de validation de mire provenant du circuit

24 de la figure 9 est envoyé au tampon 152 par l'intermédiai-

re de la ligne 220 et par conséquent à une bascule bistable

de type D 158. Cette dernière se bloque au centre du quatriè-

me carré de chaque bloc à un instant tel que le signal de validation indique une donnée valable. Un circuit 160 de

commande d'état H inclut l'additionneur 162 qui est essen-

tiellement un compteur mémorisant le nombre des balayages dans une mémoire RAM 164, après l'impulsion initiale pour

chaque bloc de données. La ligne de validation 43 est échan-

tillonnée pendant le 4-ième carré de chaque bloc en vue

de déterminer si les données du bloc sont valables.

L'additionneur 162 est accouplé à une mémoire à ac-

cès direct(RAM) 164 et est programmé sur zéro ou est incré-

menté par l'intermédiaire de la bascule bistable 158. La mémoire RAM 164 mémorise l'état de ligne pour chaque bloc et détermine la sortie d'une mémoire morte programmable (PROM) 166. La mémoire RAM 164 commande la mémoire PROM 166 qui délivre les signaux respectifs de commande (validation

d'inscription/lecture) correspondant aux mémoires spécifi-

ques dans lesquelles l'inscription est effectuée ou bien hors desquelles la lecture est effectuée par l'intermédiaire d'un multiplexeur/bascule bistable 168 à deux entrées et des lignes respectives du bus 44 de transmission des signaux de commande. Une ligne 170 partant du multiplexeur 168 délivre le signal No. 7 indiquant la 8-ième ligne de balayage et qui est envoyé au dispositif de mémoire 48 pour déclencher le cycle de lecture de lignes. La mémoire RAM 164 est également accouplée par réaction aux entrées de l'additionneur 162 par l'intermédiaire d'une bascule bistable de type D quadruple

178 qui transmet les données A à l'additionneur 162.

Le tampon 152 fournit également les signaux d'entrée à un circuit de retard de lecture 172, constitué par une série de registres à décalage ou une mémoire PROM, etc.,

qui compense les différents retards dans les parties analo-

gues du circuit de mesure d'erreurs horizontales et/ou verti-

cales, c'est-à-dire le filtre d'interpolation 62. A cette fin, le signal d'horloge à 8 MHz présent dans la ligne 38 de transmission des signaux d'horloge est transmis de manière à sélectionner les entrées du tampon 152 et par conséquent est transmis au circuit de retard de lecture 172. Ce dernier

retarde également les signaux arrivant en réponse aux en-

trées de signaux de balayage horizontal et vertical dans les

lignes 174,de telle manière que les signaux B et C sont four-

nis à des intervalles d'horloge différents dans les lignes de sortie 123 qui aboutissent au comparateur 60. Le circuit

de retard de lecture 172 transmet également un signal d'hor-

loge de transfert au bus 28 de transmission des données par l'intermédiaire d'une ligne 176 et un autre signal d'horloge de transfert au comparateur 60 par l'intermédiaire de la

ligne 126.

En se référant également à la figure 8B, on voit qu'un circuit de fenêtre de mire 180 inhibe une impulsion d'inscription horizontale H reçue dans la ligne 182 à partir

de l'adresse de mémoire de balayage horizontal H par l'inter-

médiaire d'un multivibrateur monostable 184-à tout moment autre que pendant la durée de balayage d'image active. Un détecteur d'état de balayage horizontal H 186 effectue une détection lorsque l'additionneur 162,a avancé à une sortie 7 et règle un niveau logique à la sortie d'une porte ET 188. Ainsi, lorsque le 7 est détecté, il bloque l'impulsion d'inscription H de manière à commander de façon cadencée une bascule bistable 190. Cette dernière-est effacée au début de la synchronisation horizontale, c'est-à-dire au début de

chaque balayage de ligne. Si un 7 bloque l'impulsion d'ins-

cription H, la bascule bistable 190 reste effacée pendant l'ensemble de la ligne horizontale. L'état à la fin de la ligne est à nouveau échantillonné par l'intermédiaire de la

ligne 191 et s'il s'agit d'un état d'effacement pour l'ensem-

ble d'une ligne de balayage, c'est une indication du fait que chaque bloc de cette ligne a atteint la valeur de 7. Ceci déclenche le processus de lecture horizontale H au moyen d'un niveau logique envoyé au multiplexeur/bascule bistable 168,qui effectue une commutation des données de la mémoire

PROM 166 à un état de lecture fixe, pour la ligne particu-

lière. Après que le processus de lecture horizontale H ait

été accompli pendant une ligne de balayage, une bascule bi-

stable est positionnée par l'intermédiaire du signal d'horlo-

ge présent dans la ligne 191 à partir de l'adresse de mémoi-

re de balayage horizontal H. La bascule bistable 192 change d'état de manière à ce que le circuit de retard de lecture

172 commute les lignes 123 de la lecture de balayage horizon-

tal H à la lecture de balayage vertical V. Un signal de lec-

ture V provenant de la bascule bistable 192 et un signal de remise à l'état initial retardée de signal H provenant d'une bascule bistable 194 sont également envoyés à la partie, s'occupant des signaux de balayage vertical V, du circuit de commande de mémoire, figure 8C, par l'intermédiaire des lignes 195, 196. Ainsi le signal de lecture de balayage

vertical V déclenche le processus de lecture V pour la moi-

tié de la ligne n+8, aussitôt après le processus de lecture

de balayage horizontal dans la ligne n+7.

Le signal de sélection de mots dans la ligne 199 et le signal de verrouillage retardé de balayage horizontal

dans la ligne 112 sont délivrés par le circuit 198 en répon-

se à l'impulsion du bit 8 circulant dans la ligne 191, et sont envoyés respectivement dans les lignes 193 et 199. Le signal de sélection de mots dans la ligne 199 est envoyé au dispositif de commutation 50 et commute toutes les lignes de données sur un 0 logique. Le signal de verrouillage retardé

de balayage horizontal est envoyé au comparateur par l'inter-

médiaire d'une ligne 112 et fournit les moyens de charge du

condensateur 108 au niveau de référence.

Sur la figure 8C, l'impulsion de remise à l'état initial horizontal présent dans la ligne 196 fait démarrer le compteur 201 qui est commandé de façon cadencée par la commande d'inscription verticale V provenant du tampon 152 et circulant dans la ligne 157. La.commande d'inscription verticale établit une fenêtre en travers de chaque bande de carrés, qui commence quatre lignes de balayage avant la

bande et se termine quatre lignes de balayage après la bande.

Ainsi la lecture du compteur 201 commence quatre lignes avant une bande de carrés et l'impulsion de remise à l'état initial horizontal retardée avance le compteur 201 d'une unité au début de chaque ligne. Ceci produit des adresses du dispositif de mémoire de balayage vertical d'entrelacement, dans lesquelles les positions de mémorisation des données se trouvent dans le mode d'inscription V par 16 entre les

différentes impulsions d'horloge. Dans chaque ligne successi-

ve, les données sont introduites entre les données initiales, d'une manière commandée par le compteur 201. Un multiplexeur

203 est commandé de façon cadencée par la ligne 38 de trans-

mission de signaux d'horloge et délivre les adresses de mémoire V au dispositif de mémoire de balayage vertical V 76 par l'intermédiaire du bus 137 de transmission d'adresses

de balayage vertical.

Un circuit à bascule bistable 205 et un circuit associé reçoivent un signal de bits 4 de la part du bus 154

de transmission des signaux de cadencement de balayage verti-

cal, et produisent le signal d'horloge Tl, T2, T3 qui est envoyé à l'additionneur de signaux de balayage vertical V de la figure 7A par l'intermédiaire d'une bascule bistable 207 et de la ligne 135. Deux multivibrateurs monostables 209 sont accouplés à la bascule bistable 205 et produisent les

commandes inversées de validation d'inscription pour le dis-

positif de mémoire 76 dans les lignes 211, en réponse à une commande de lecture de balayage vertical inversée présente dans une ligne 213. Le multivibrateur 209 produit également

le signal d'horloge de niveau dans la ligne 146, pour le cir-

cuit 75 de mesure d'ombrage de la figure 7B.

La figure 9 représente une forme de réalisation du circuit 24 de validation de mire de la figure 1, dans lequel le signal vidéo de la caméra, qui est utilisé pour fournir le signal de validation de mire, est envoyé à un commutateur par l'intermédiaire de la ligne 19 et par conséquent à un filtre passe-haut actif 202 et à un détecteur 204. Le filtre passe-haut sépare la composante à 500 MHz du signal vidéo, tandis que le détecteur détecte le niveau moyen de

composante continue du signal de validation et se verrouil-

le sur ce niveau par l'intermédiaire du commutateur 200 en réponse à un signal d'une porte OU-Exclusif 208 et à un signal de suppression de validation circulant dans une ligne 206. Le signal de suppression de validation est légèrement plus long que l'intervalle normal de suppression du système et supprime la synchronisation et les valeurs de noir pendant l'intervalle de suppression. A cette fin le filtre 202 est accouplé à un circuit de verrouillage 210 qui, en réponse au signal de suppression de validation présent dans

la ligne 206, supprime les composantes verticales de synchro-

nisation composite dans le signal vidéo au cours des inter-

valles de synchronisation et de suppression, afin de mainte-

nir le niveau de composante continue. Le circuit de verrouil-

lage 210 est accouplé à des circuits à seuil 212 qui fournis-

sent le niveau de référence en vue de déterminer si la mire de contrôle est balayée correctement. Un circuit à seuil fournit un signal d'échantillonnage d'indicateur dans une ligne 214, ledit signal étant utilisé pour transférer les

coordonnées horizontales et verticales dans le microproces-

seur. Le microprocesseur compare les coordonnées avec les coordonnées de référence de la mire électronique de contrôle afin d'effectuer un calage approximatif par l'intermédiaire du microprocesseur du système, avant d'effectuer les mesures

précises de calage et d'ombrage, par l'intermédiaire du cir-

cuit de mesure d'erreurs ici décrit.

Les circuits à valeur de seuil 212 sont également accouplés par l'intermédiaire de portes OU-Exclusif à un multivibrateur monostable 216 qui doit être amené à l'état initial et, de là, à un second multivibrateur monostable 218. Ce dernier délivre le signal de validation de mire dans

une ligne 220 en réponse au signal de suppression de valida-

tion présent dans la ligne 206 et à un signal d'horloge de bloc présent dans une ligne 224. Plus particulièrement, le signal d'horloge de bloc fournit un créneau ou une fenêtre

pour chaque bloc. Au début d'un bloc, le multivibrateur mono-

stable 218 est placé à l'état haut et consulte le multivibra-

teur monostable 216 qui produit une impulsion 25 % plus

large que l'impulsion d'horloge de blocs et qui est déclen-

chée lors de chaque transition entre carrés dans la mire de contrôle. La bascule bistable du circuit 36 de commande de mémoire échantillonne la ligne 220 de validation de mire au

centre de la quatrième transition (figure 2A). Si une tran-

sition quelconque dans un bloc est détectée, la sortie du multivibrateur monostable 218 passe au niveau haut pendant l'intervalle de temps allant de la troisième à la quatrième transitions, ce qui indique un balayage et des données valables. Si une transition est omise, le multivibrateur monostable 216 est ramené à l'état initial et la sortie du multivibrateur monostable 218 passe au niveau bas, ce qui

indique que le balayage n'est pas valable.

Le signal de validation de mire présent dans la li-

gne 43 est envoyé au tampon 152 du circuit 36 de commande de mémoire et est utilisé par la bascule bistable 158 et par le circuit de commande de l'état de balayage horizontal 160 pour conduire les différents signaux de commande (c'est-à-dire

validation d'inscription/lecture pour les mémoires spécifi-

ques 1 à 5, etc.) décrits précédemment, dans le bus 44 de

transmission des signaux de commande.

Claims (18)

REVENDICATIONS

1. Circuit de mesure des erreurs spatiales horizontales et verticales et des effets d'ombrage horizontaux et verticaux existant entre un signal vidéo d'essai produit par un tube analyseur d'une tête de caméra de télévision (12) et une mire électronique de contrôle (42) possédant une géométrie parfaite, caractérisé en ce qu'il comporte en combinaison un dispositif de mémoire (46, 48, 66, 70, 76) permettant de mémoriser les données numériques A et les données numériques B correspondant à des sommes d'échantillons numériques sélectionnés du signal

vidéo d'essai qui contient les effets d'ombrage, des disposi-

tifs (56) de soustraction sélective des données A et des don-

nées B de manière à délivrer des données de différence numé-

rique ne comportant pas les effets d'ombrage, et des disposi-

tifs (60) permettant de comparer les données de différence numérique à la mire électronique de contrôle en vue d'obtenir

l'information relative aux erreurs spatiales.

2. Circuit selon la revendication 1, caractérisé en ce

qu'il comporte des dispositifs (75) de mesure d'effets d'om-

brage accouplés au dispositif de mémoire (46, 48, 66, 70, 76) pour la réception des données A et des données B et pour la

délivrance d'une valeur moyenne de ces dernières correspon-

dant aux effets d'ombrage de blanc et de noir.-

3. Circuit selon la revendication 1,caractérisé en ce qu' il comporte des moyens (20) permettant de mettre sous forme

numérique le signal-vidéo d'essai en vue de fournir les échan-

tillons numériques sélectionnés.

4. Circuit selon la revendication 3, caractérisé en ce que le dispositif de mémoire (46, 48, 66, 70, 76) comporte des

dispositifs additionneurs/mémoires de signaux de balayage ho-

rizontal (46, 48) et des dispositifs additionneurs/mémoires de

signaux de balayage vertical (66, 70, 76) accouplés aux dis-

positifs (20) de mise sous forme numérique pour la délivrance

des données A et des données B relatives au balayage horizon-

tal H et des données A et données B relatives au balayage ver-

tical V.

5. Circuit selon la revendication 4, caractérisé en ce

que les dispositifs (60) de soustraction soustraient les don-

nées B relatives au balayage horizontal des données A relati-

tives au balayage horizontal et les données B relatives au

balayage vertical des données A relatives au balayage verti-

cal, de manière à obtenir les données A-B de différence rela-

tives au balayage horizontal et les données A-B de différence relatives au balayage vertical.

6. Circuit selon la revendication 5, caractérisé en ce que les dispositifs additionneurs/mémoires des signaux de

balayage horizontal (46,48) réalisent la somme des échantil-

lons choisis de couples de balayages successifs du signal vi-

déo d'essai de manière à fournir les données A et les données

B de balayage horizontal.

7. Circuit selon la revendication 6, dans lequel le tube analyseur produit une zone d'image vidéo active correspondant à une zone active de la mire de contrôle (10), caractérisé en ce que la zone d'image active et la mire de contrôle (10) sont subdivisées en plusieurs blocs sélectionnés disposés suivant la direction horizontale et dont chacun comporte plusieurs

carrés blancs/noirs alternés, ayant plusieurs bandes de car-

rés disposées suivant la direction verticale et dont chacune comporte des rangées de carrées blancs/noirs alternés que les dispositifs additionneurs/mémoires de signaux de balayage

horizontal (46, 48) effectuent la somme d'échantillons sélec-

tionnés provenant de deux successions de lignes de balayage

à l'intérieur d'un bloc et conservent dans des mémoires res-

pectives séparées (48) le couple des sommes sous la forme des données A de balayage horizontal et des données B de balayage horizontal, et que les dispositifs additionneurs/mémoires de signaux de balayage vertical (66, 70, 76) additionnent deux couples d'échantillons sélectionnés provenant de carrés blancs

à l'intérieur d'un bloc en vue de fournir les données A de ba-

layage vertical, et additionnent deux couples d'échantillons sélectionnés provenant de carrés noirs à l'intérieur du même bloc en vue de fournir les données B de balayage vertical et conservent les données A et les données B de balayage vertical

dans des mémoires séparées (76).

8. Circuit selon la revendication 7, caractérisé en ce

qu'il comporte en outre des dispositifs (75) de mesure d'ef-

fets d'ombrage accouplés aux dispositifs additionneurs/ mémoires de signaux de balayage vertical (66, 70, 76) en vue

de recevoir les données A et les données B de balayage verti-

cal avant leur mémorisation dans les mémoires (76), et en vue de délivrer une moyenne de lignes sélectionnées d'échantillons de ces dernières à l'intérieur d'un bloc, en ce qui concerne les niveaux vidéo de blanc crête et de noir crète correspon-

dant aux effets d'ombrage.

9. Circuit selon la revendication 7, caractérisé en ce qu'il comporte en outre des dispositifs (24) de validation de

mire recevant le signal vidéo d'essai pour fournir un échan-

tillonnage de validation indicatif de la production de données

valables à l'intérieur de blocs sélectionnés.

10. Circuit selon la revendication 9, caractérisé en ce

que les dispositifs additionneurs/mémoires de signaux de ba-

layage horizontal (46, 48) comportent trois mémoires (48) de

signaux de balayage horizontal et additionnent des échantil-

lons à l'intérieur d'un bloc provenant d'une première suite de

balayages le long d'une bande de carrés et mémorisent la som-

me obtenue sous la forme des données A de balayage horizontal dans la première mémoire de signaux de balayage horizontal (48), et effectuent également la somme d'échantillons situés dans le même bloc provenant d'une seconde suite de balayages

le long de la même bande de carrés et mémorisent la somme ob-

tenue sous la forme des données B de balayage horizontal dans la troisième mémoire de signaux de balayage horizontal (48) et que les données A et les données B de balayage horizontal, sont lues hors des mémoires respectives (48) en vue d'être

envoyées aux dispositifs (56) de soustraction lors de l'échè-

vement de la seconde suite de balayages.

11. Circuit selon la revendication 10, caractérisé en ce

que les dispositifs additionneurs/mémoires de signaux de ba-

layage vertical (66, 70, 76) comprennent deux mémoires de si-

gnaux de balayage vertical (76) et des lignes à retard respec-

tives (68, 72) fonctionnant simultanément avec les dispositifs additionneurs/mémoires de signaux de balayage horizontal (46, 48), additionnent la somme d'échantillons centraux voisins provenant d'un premier carré blanc à la somme d'échantillons

centraux voisins provenant d'un second carré blanc et mémori-

sant le résultat de l'addition sous la forme des données A de

balayage vertical dans lapremière mémoire de signaux de ba-

layage vertical (76) et additionnent également la somme d' échantillons centraux voisins provenant d'un premier carré noir à la somme d'échantillons voisins provenant d'un second carré noir et mémorisent le résultat de l'addition sous la forme des données B de balayage vertical dans la seconde

mémoire de signaux de balayage vertical (76), et que les don-

nées A et les données B de balayage vertical sont lues hors

des mémoires respectives (76) en vue d'être envoyées aux dis-

positifs (56) de soustraction lors de l'achèvement du proces-

sus de lecture des données A-B de balayage horizontal.

12. Circuit selon la revendication 11, caractérisé en ce qu'il comporte en outre des dispositifs (50) accouplés aux

dispositifs (56) de soustraction en vue de fournir et d'éta-

blir les transitions précises des données de différence A-B correspondant aux transitions des carrés, en vue de l'envoi

de ces données aux dispositifs de comparaison (60).

13. Circuit selon la revendication 12, dans lequel plu-

sieurs têtes de caméras (12) sont réglées, caractérisé en ce

qu'il comporte un multiplexeur (18) permettant de sélection-

ner une tête de caméra (12) en réponse à une commande de sé-

lection de caméra, et un filtre (16) pour empêcher la produc-

tion de composantes d'échantillonnage transmises entre le

multiplexeur (18) et les dispositifs de mise sous forme numé-

rique (20).

14. Circuit selon la revendication 13, caractérisé en ce

qu'il comporte en outre des dispositifs de commande (32) ré-

pondant au signal vidéo d'essai, pour la production de signaux d'horloge et de cadencement rapportés au signal vidéo, et des

dispositifs (36) de commande de mémoire accouplés aux dispo-

sitifs de commande (32) et aux dispositifs de validation de

mire (24) pour la production de signaux de commande de cadence-

ment et d'adresses pour les processus de sommation des échan-

tillons des dispositifs additionneurs/mémoires de signaux de balayage horizontal et de signaux de balayage vertical (46, 48,

66, 70, 76).

15. Circuit de mesure permettant de mesurer les erreurs spatiales et les effets d'ombrage axistant entre une mire électronique de contrôle de géométrie parfaite et un signal vidéo d'essai produit par les tubes analyseurs d'une caméra de télévision comportant plusieurs têtes de caméra (12) et une commande par microprocesseur avec mémoire, caractérisé en ce qu'il comporte en combinaison des dispositifs (48, 76) de mémoire de signaux de balayage horizontal et vertical pour la mémorisation de données A et B sélectionnées de sommes respectives d'échantillons numériques du signal vidéo d'essai, lesdites données A et B contenant les effets d'ombrage, des dispositifs (56) permettant de soustraire de façon sélective les données A et B des échantillons numériques de signaux de balayage horizontal et des échantillons numériques de signaux de balayage vertical pour produire des données de différence respectives pour les signaux de balayage horizontal et les signaux de balayage vertical selon une sélection à partage du temps ne comprenant aucun effet d'ombrage, et des dispositifs (60) permettant de comparer de façon sélective les données de différence de signaux de balayage horizontal et de signaux de balayage vertical à la mire électronique d'essai de manière à

déterminer les données d'erreurs respectives de balayage ho-

rizontal et de balayage vertical correspondant aux erreurs et défauts existant entre les balayages des tubes analyseurs et

la mire électronique de contrôle.

16. Circuit selon la revendication 15, caractérisé en ce qu'il comporte en outre un convertisseur analogique/numérique (20) recevant le signal vidéo d'essai de manière à délivrer des échantillons numériques des signaux de balayage horizontal

et vertical correspondant à ce signal, des dispositifs addi-

tionneurs de signaux de balayage horizontal et vertical (46, 66, 70) accouplés au convertisseur analogique/numérique (20)

et faisant partie intégrante du dispositif de mémoire de si-

gnaux de balayage horizontal et vertical, en vue de réaliser la sommation et la mémorisation sélectives des données A et B des signaux de balayage horizontal et des données A et B des signaux de balayage vertical, lesdits dispositifs (56) de soustraction étant sélectivement accouplés aux dispositifs additionneurs/mémoires des signaux de balayage horizontal (46, 48) et aux dispositifs additionneurs/mémoires des signaux de balayage vertical (66, 70, 76), un convertisseur numérique/ analogique (58) accouplé aux dispositifs (56) de soustraction

en vue de produire des signaux analogiques de différence rela-

tifs au balayage horizontal et au balayage vertical et cor-

respondant aux données de différence des signaux de balayage

horizontal et vertical, et des dispositifs permettant de dé-

tecter et d'établir les transitions dans les signaux analogi-

ques de différence relatifs au balayage horizontal et au ba-

layage vertical pour la comparaison de ces signaux-aux tran-

sitions de la mire électronique de contrôle, par l'intermé-

diaire du dispositif de comparaison.

17. Circuit selon la revendication 16, caractérisé en ce qu'il comporte en outre des dispositifs (32) de commande de cadencement recevant le signal vidéo d'essai pour délivrer des signaux d'horloge et de cadencement rapportés au signal vidéo d'essai, des dispositifs (24) de validation de mire recevant le signal vidéo d'essai en vue de délivrer un signal d'échantillonnage de validation indicatif d'une production de données valables, et des dispositifs (36) de commande de

mémoire répondant aux dispositifs (32) de commande de cadence-

ment et aux dispositifs (24) de validation de mire en vue de

produire des signaux de commande de cadencement et des adres-

ses pour les processus de sommation des échantillons des dis-

positifs additionneurs/mémoires de signaux de balayage hori-

zontal et vertical (46, 48, 66, 70, 76).

18. Circuit selon la revendication 17, caractérisé en ce qu'il comporte en outre un dispositif (50) de commutation des données permettant de délivrer de façon sélective les données A-B des signaux de balayage horizontal ou les données A-B des

signaux de balayage vertical aux dispositifs (56) de soustrac-

tion, un filtre d'interpolation (62) accouplé au convertis-

seur numérique/analogique (58) en vue d'établir les transi-

tions dans les signaux de différence relatifs au balayage ho-

rizontal et vertical, et que les dispositifs (60) de comparai-

son sont accouplés au filtre d'interpolation (62) et, de là,

à la mémoire du système de commande à microprocesseur.