FR2445989A1 - Dispositif de determination de priorite et d'interruption d'un systeme de traitement de donnees - Google Patents
Dispositif de determination de priorite et d'interruption d'un systeme de traitement de donneesInfo
- Publication number
- FR2445989A1 FR2445989A1 FR7931450A FR7931450A FR2445989A1 FR 2445989 A1 FR2445989 A1 FR 2445989A1 FR 7931450 A FR7931450 A FR 7931450A FR 7931450 A FR7931450 A FR 7931450A FR 2445989 A1 FR2445989 A1 FR 2445989A1
- Authority
- FR
- France
- Prior art keywords
- data processing
- priority
- processing system
- microprocessor
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
- G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
Abstract
L'invention concerne un dispositif de détermination de priorité et d'interruption d'un système de traitement de données. Le dispositif permet de déterminer l'ordre de priorité d'accès d'un certain nombre de dispositifs, à microprocesseur 101. Le dispositif comprend une mémoire contenant des emplacements contenant des informations de priorité. Des émetteurs récepteurs universels USART 116-117 fonctionnent en liaison avec le microprocesseur 101 sous la commande d'un programme canaL Les priorités sont établies dans la mémoire et le signal d'entrée de cette mémoire est mis à un quand le microprocesseur exécute un programme non prioritaire. Application à la détermination de priorités d'accès à une unité de traitement de données.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/000,402 US4255786A (en) | 1979-01-02 | 1979-01-02 | Multi-way vectored interrupt capability |
US06/000,315 US4291371A (en) | 1979-01-02 | 1979-01-02 | I/O Request interrupt mechanism |
US06/000,477 US4271467A (en) | 1979-01-02 | 1979-01-02 | I/O Priority resolver |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2445989A1 true FR2445989A1 (fr) | 1980-08-01 |
FR2445989B1 FR2445989B1 (fr) | 1987-06-26 |
Family
ID=27356647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR7931450A Expired FR2445989B1 (fr) | 1979-01-02 | 1979-12-21 | Dispositif de determination de priorite et d'interruption d'un systeme de traitement de donnees |
Country Status (3)
Country | Link |
---|---|
DE (1) | DE2952349A1 (fr) |
FR (1) | FR2445989B1 (fr) |
GB (1) | GB2039107B (fr) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3222649A (en) * | 1961-02-13 | 1965-12-07 | Burroughs Corp | Digital computer with indirect addressing |
FR2276636A1 (fr) * | 1974-06-28 | 1976-01-23 | Labo Cent Telecommunicat | Dispositif pour adresser la memoire d'un systeme de commande a programme enregistre |
US3938096A (en) * | 1973-12-17 | 1976-02-10 | Honeywell Information Systems Inc. | Apparatus for developing an address of a segment within main memory and an absolute address of an operand within the segment |
US4056847A (en) * | 1976-08-04 | 1977-11-01 | Rca Corporation | Priority vector interrupt system |
US4087857A (en) * | 1976-10-04 | 1978-05-02 | Honeywell Information Systems Inc. | ROM-initializing apparatus |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4001783A (en) * | 1975-03-26 | 1977-01-04 | Honeywell Information Systems, Inc. | Priority interrupt mechanism |
US3993981A (en) * | 1975-06-30 | 1976-11-23 | Honeywell Information Systems, Inc. | Apparatus for processing data transfer requests in a data processing system |
US4028684A (en) * | 1975-10-16 | 1977-06-07 | Bell Telephone Laboratories, Incorporated | Memory patching circuit with repatching capability |
DE2645593B2 (de) * | 1976-10-07 | 1980-05-29 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zur prioritätsgesteuerten Unterbrechung einer Datenverarbeitungsanlage |
-
1979
- 1979-12-21 FR FR7931450A patent/FR2445989B1/fr not_active Expired
- 1979-12-24 DE DE19792952349 patent/DE2952349A1/de active Granted
- 1979-12-31 GB GB7944623A patent/GB2039107B/en not_active Expired
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3222649A (en) * | 1961-02-13 | 1965-12-07 | Burroughs Corp | Digital computer with indirect addressing |
US3938096A (en) * | 1973-12-17 | 1976-02-10 | Honeywell Information Systems Inc. | Apparatus for developing an address of a segment within main memory and an absolute address of an operand within the segment |
FR2276636A1 (fr) * | 1974-06-28 | 1976-01-23 | Labo Cent Telecommunicat | Dispositif pour adresser la memoire d'un systeme de commande a programme enregistre |
US4056847A (en) * | 1976-08-04 | 1977-11-01 | Rca Corporation | Priority vector interrupt system |
US4087857A (en) * | 1976-10-04 | 1978-05-02 | Honeywell Information Systems Inc. | ROM-initializing apparatus |
Non-Patent Citations (3)
Title |
---|
COMPUTER DESIGN, vol. 17, no. 1, avril 1978, pages 154-156,158, Concord (USA); * |
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 15, no. 1, juin 1972, pages 74-76, New York (USA); * |
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 7, no. 3, août 1964, pages 220-222, New York (USA); * |
Also Published As
Publication number | Publication date |
---|---|
FR2445989B1 (fr) | 1987-06-26 |
GB2039107A (en) | 1980-07-30 |
DE2952349A1 (de) | 1980-07-10 |
GB2039107B (en) | 1983-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR2406853A1 (fr) | Systeme de traitement de donnees a commande repartie | |
FR2368761A1 (fr) | Systeme terminal de memorisation et de visualisation de donnees | |
FR2436443A1 (fr) | Dispositif de commande d'adresse de canal pour un systeme informatique | |
FR2371733A1 (fr) | Systeme d'acces aux memoires | |
FR2402903A1 (fr) | Dispositif de suppression d'un blocage dans un systeme informatique | |
FR2714747B1 (fr) | Dispositif de commande de l'accès partagé à une mémoire de données dans un système multiprocesseur. | |
FR2480460B1 (fr) | Dispositif pour transferer des informations entre des unites principales d'un systeme de traitement de donnees et un sous-systeme central | |
FR2349886A1 (fr) | Dispositif de protection du contenu d'une memoire d'un systeme de traitement de donnees | |
FR2376465A1 (fr) | Systeme a anti-memoire d'entrees/ sorties avec possibilite de mise en court-circuit | |
FR2480458B1 (fr) | Dispositif pour transferer des informations entre des unites d'un systeme de traitement de donnees | |
FR2392447A1 (fr) | Systeme de traitement d'informations protegeant le secret d'informations confidentielles | |
FR2436442A1 (fr) | Systeme de commande de sequence dans un processeur | |
BE881724A (fr) | Dispositif de diagnostic d'erreurs pour systeme de traitement de donnees | |
FR2469752B1 (fr) | Dispositif de partage d'un sous-systeme central d'un systeme de traitement de l'information en plusieurs sous-systemes independants | |
FR2445989A1 (fr) | Dispositif de determination de priorite et d'interruption d'un systeme de traitement de donnees | |
FR2392469A1 (fr) | Dispositif d'enregistrement de donnees | |
FR2451600B1 (fr) | Systeme de traitement de donnees a dispositif d'interconnexion de processeurs multiples | |
FR2445992A1 (fr) | Dispositif a fichier de commande d'un systeme de traitement de donnees | |
FR2436444A1 (fr) | Systeme de multitraitement de donnees | |
FR2384300A1 (fr) | Procede et dispositif pour l'acceleration du calcul de l'adresse d'une microinstruction dans un systeme de traitement de donnees | |
FR2357006A1 (fr) | Systeme de traitement de donnees | |
FR2406851B1 (fr) | Dispositif de commande d'un systeme de traitement de donnees | |
TNSN87107A1 (fr) | Procede et dispositif pour executer deux sequences d'instructions dans un ordre determine a l'avance | |
FR2445556A1 (fr) | Systeme terminal a dispositif d'acces direct a une memoire | |
FR2413717A1 (fr) | Dispositif de traitement d'interruptions pour un ordinateur |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ST | Notification of lapse |