FI98581C - PCM-viestijärjestelmä - Google Patents

Description

98581 PCM-viestijärjestelmä - PCM-kommunikationssystem

Esillä olevan keksinnön kohteena ovat digitaaliset tie-5 donsiirtojärjestelmät.

Digitaalisen viestinnän alalla on laajalle levinnyt yleisesti "bitteinä" tunnettujen binaarimerkkien käyttö, jossa jokainen merkki voi valita arvonsa ainoastaan kahdesta 10 arvosta. Tietyissä sovelluksissa kahdeksan bitin sarjat ryhmitetään yhteen "tavuksi".

Useiden identtisten kanavien siirtämiseksi yksittäisen, korkeampitaajuuksisen kannattimen kautta on myös yleistä 15 "bittilimittää" jokaisen kanavan bitit, vaikkakin lähiaikoina joissakin kansallisissa ja kansainvälisissä standardeissa on ehdotetty käytettäväksi "tavulimitystä". Tässä tapauksessa korkeampitaajuuksinen kannatin siirtää ensimmäisestä syöttökanavasta kahdeksan peräkkäistä bittiä, 20 joita seuraa kahdeksan peräkkäistä bittiä toisesta kanavasta, jne. On aksiomaattista, että tavulimetyksessä käytetään kahdeksan kertaa niin paljon muistitilaa (esimerkiksi D-tyypin bistabiileja) kuin samantyyppisen peruskäsittelyn bittilimityksessä.

25

Esillä olevan keksinnön kohteena on vähentää sen käsittelyn määrää, jota tarvitaan korkeammalla taajuudella tavu-limityksen aikaansaamiseksi.

30 Tämän mukaisesti esillä oleva keksintö käsittää digitaalisen viestilaitteen useiden rinnakkaisten digitaalisten syöttösignaalien vastaanottamiseksi samalla taajuudella ja ennalta määritetyn pituisten moninkertaisten bittisarjojen limittämiseksi jokaisesta syöttötietovirrasta yksittäisek-35 si korkeampitaajuuksiseksi tietovirraksi; laite sisältää useita ensimmäisiä vaihelohkoja, joiden tarkoituksena on 2 98581 vastaanottaa useita syöttötietovirtoja ja siirtää sama määrä tietovirtoja samalla bittinopeudella mutta siten, että syötettävien tietosignaalien bitit on vaihdettu; lisäksi laitteeseen sisältyy useita toisia vaihelohkoja, 5 joista kukin on yhdistetty mainittuihin ensimmäisiin vai-helohkoihin ulostulovirtojen vastaanottamiseksi siten, että jokainen myöhempi vaihelohko on yhdistetty ensimmäiseen vaihelohkoon yksittäisen tietovirran avulla niin, että toiset vaihelohkot vaihtavat alkuperäisten syöttötie-10 tovirtojen bitit useiden digitaalisten tulostustietovirto-jen tuottamiseksi; tulostustietovirtojen bitit vaihdetaan edelleen laitteen sisältäessä myös laitteen tulostustietovirtojen limittämiseksi toisista vaihelohkoista mainitun korkeampitaajuuksisen tietovirran tuottamiseksi.

15

Tavallisesti mainitut moninkertaiset bittijaksot ovat tavuja.

Jotta esillä olevaa keksintöä olisi helpompi ymmärtää, sen 20 sovellusta kuvataan seuraavaksi esimerkinomaisesti viitaten liitteenä oleviin piirroksiin, joissa kuviot 1 ja 2 ovat lohkokaavioita, jotka kuvaavat kahta tunnettua bittilimitysmenetelmää, kuvio 3 on tunnetun tavulimitysmenetelmän lohkokaavio, 25 kuvio 4 on tavulimityksessä käytettävän tunnetun lai-tesovelluksen lohkokaavio, kuvio 5 on yksinkertaistettu kaavio kuvion 4 sovelluksesta, kuvio 6 on kuvioon 5 liittyvä ajastuskaavio, 30 kuvio 7 on esillä olevan keksinnön mukaisen bittilimitys-laitteen lohkokaavio, kuvio 8 kuvaa kuvion 7 mukaisen sovelluksen toimintaa, ja kuvio 9 on kaavio, josta käy ilmi, kuinka kuvion 8 sovellusta voidaan laajentaa.

Kuvioissa 1 ja 2 on nähtävissä bittilimityksen kaksi tun- 35 98581 3 nettua menetelmää.

Kuviossa 1 kuvataan neljää syöttövirtaa INI ... IN4, joista jokainen viedään yksittäiseen bistabiiliin Ql, Q2, Q3 5 ja Q4. Bistabiilit Ql - Q4 kellotetaan nelilaskimen 10 avulla, jota käytetään kellosignaalin Cl kautta. Kiikun Q4 lähtö johdetaan toiseen kiikkuun Q5, joka myös kellotetaan kellosignaalin Cl avulla. Q5:n lähtö viedään ensimmäiseen kolmen NOR-portin li, 12, 13 sarjasta. Kukin NOR-porttien 10 sarja koostuu porttiparista, joista jokainen vastaanottaa tulon yhdestä kiikuista Ql - Q4 ja joista jokainen vastaavasti kellotetaan laskimesta 10 tulevan signaalin cc avulla tai täydennetyllä signaalilla cc. Kunkin parin lähdöt viedään sarjan kolmanteen NOR-porttiin, jonka lähtö johde-15 taan vastaavaan, Cl:n avulla kellotettavaan kiikkuun Q6, Q7 ja Q8. avulla. Q8:n lähtö on lopullinen bittilimitetty signaali.

Kuviossa 2 on nähtävissä toinen bittilimityksen yhteydessä 20 tunnettu menetelmä. Kuten voidaan nähdä, kuviossa 2 kuvatun menetelmän etuna on kuvion 1 menetelmään verrattuna se, että bistabiileja käytetään vähemmän; toisaalta sen haittana on se, että ulostulossa käytetään neljää tulo-porttia. Yleisessä tapauksessa, jossa tuloja on lukumää-25 rältään N, käytettäisiin N-tuloporttia, mikäli kuvion 2 kaaviota noudatettaisiin tarkasti, mutta muunnokset ovat toki mahdollisia tulojen lukumäärän vähentämiseksi porttia kouhden käyttämällä useampia portteja useampia bistabiileja. Kuvioihin 1 ja 2 liitetyt ajastuskaaviot kuvaavat 30 ainoastaan nimellistä aikaa selventävää tarkoitusta varten .

Kuviossa 3 on nähtävissä tunnettu tavulimityksen menetelmä, jossa käytetään samankaltaisia periaatteita kuin ku-35 viossa 1; on oletettu, että syöttövirrat INI - IN4 on jo tavusynkronoitu, ja kuten kuviosta 3 voidaan nähdä, jokai- 98581 4 nen yksittäinen kiikku Q1 - Q4 on korvattu kahdeksan samanlaisen kiikun sarjalla. Lisäksi nelilaskinpiiri 10 on yhdistetty kahdeksanlaskinpiiriin 20, joka ohjaa NOR-port-tien sarjaa. Kahdeksanjakopiiri 20 on myös synkronoitu 5 tavuajoitukseen. Tuloon INI liittyvät kiikut on merkitty kirjaimilla Q1 - Q8. Kaikissa tapauksissa menetelmiä on kuvattu esimerkinomaisesti neljän tulokanavan avulla. Kuvion 2 periaatteita mukaileva tavulimitysmenetelmä on ilmeinen, mutta sitä ei ole tässä yhteydessä kuvattu yksilo tyiskohtaisesti.

Käytännöllinen loogisten käsittelypiirien toteutus kuvioiden mukaisen sovelluksen toteuttamiseksi sisältää eri loogisten osien ajastusviiveiden oikean toleranssin siten, 15 että D-tyyppisten bistabiilien asetus- ja pitoajat ovat mahdollisia. Etenkin kaikkien edellä mainittujen piirien toleranssin asetus vaatii sen, että kaikkien kuvioissa kuvattujen osien sallitut viiveet liittyvät lähdön symbo-linopeuteen, t.s. lyhyimpään toistojaksoon.

20

Tavulimityksen kohdalla olisi ilmeisenä etuna, mikäli tämän kriteerin täyttämisessä tarvittavan käsittelyn määrää voitaisiin vähentää. Kuviossa 4 kuvataan, kuinka tämä on toteutettavissa vaihtamalla syöttökanavien bittejä 25 käyttämällä loogisia prosesseja, joiden ajastustoleranssit liittyvät ainoastaan syöttönopeuteen ennen kuin ne lopulta bittilimitetään käyttämällä esimerkiksi kuvioiden 1 ja 2 mukaista yksinkertaista kytkentää. Tavumuistien vaiheet on numeroitu käänteisjärjestyksessä bittien järjestyksen 30 kuvaamiseksi sekä jokaisessa syöttökanavassa että lähtö-kanavassa.

Kuten kuviosta 4 voidaan nähdä, tulosignaalit INI - IN4 syötetään 8 D-tyyppisen bistabiilin lohkoon, jotka on 35 vastaavasti numeroitu 20, 21, 22 ja 23. Kukin lohko tallentaa sitten tavun, jonka ensimmäinen bitti on ladattu 98581 5 kanavasta INI kohdassa Q1, toinen kanavan INI bitti kohdasta Q2 jne. Sanoin IN2:n ensimmäinen bitti on osoitettu kohdasssa Q9. Jokainen lohkoista on identtinen kuviossa 3 kuvatun järjestyksen Q1 - Q8 kanssa. Tässä sovelluksessa 5 lohkojen 20-23 sisällöt syötetään kuitenkin rinnakkain neljään muuhun 8 D-tyyppiseen bistabililohkoon 24, 25, 26 ja 27. Ainoastaan lohko 24 on kuvattu yksityiskohtaisesti, koska lohkot 25, 26 ja 27 ovat täsmälleen samanlaisia.

Tämän toiminnan tuloksena lohko 24 sisältää kahdeksan 10 bittiä Ql, Q5, Q9, Q13, Q17, Q21, Q25 ja Q29, lohko 25 bitit Q2, Q6 jne. Näin on neljän tulokanavan bitit saatu vaihdetuksi. Neljän lohkon 24 - 27 sisältö luetaan tämän jälkeen ja limitetään piirin 28 avulla, joka vastaa kuvioissa 1 ja 2 kuvattujen NOR-porttien järjestystä.

15

Kuvio 5 on erittäin paljon yksinkertaistettu kuviosta 4 siten, että kuvion 4 bittilimitysosa, nimittäin lohko 28, on kuvattu kirjaimilla IL ja kuvion 4 loppuosan muodostava bitin vaihtopiiri kirjaimilla BIC.

20

Kuten kuviosta 6 voidaan nähdä, lohko BIC vastaanottaa neljä tietotuloa nopeudella x ja limittää ne jo edellä kuvatulla tavalla.

25 Kuviossa 7 on nähtävissä se, kuinka lohkon BIC ja piirin IL perusyksikköä voidaan käyttää tavulimitettäessä suurempia tulomääriä.

Kuviossa 7 kuvataan 16 tuloa, joiden kunkin bittinopeus on 30 x ja joiden tavu/kehysvaiheet on jo kohdistettu. Kuviossa 7 on 4 päälohkoa BIC1, joisa kukin vastaanottaa neljä tuloa bittinopeudella x ja samansuuruinen määrä toisioloh-koja BIC2, joista jokainen vastaanottaa yhden päälohkon BIC1 tulon. Kuten voidaan nähdä, kunkin päälohkon BIC1 35 neljä bittivaihdettua lähtöä levitetään viuhkamaisesti siten, että yksi lähtö vie jokaiseen toisen lohkosarjan 98581 6 BIC2 osaan. Tämä myöhempi lohko on toiminnaltaan samanlainen kuin ensimmäisen sarjan lohkot BIC1 siten, että tulo-virrat saadaan edelleen vaihdetuksi.

5 Kunkin toisen lohkon BIC1 neljä lähtöä liitetään yksittäiseen piiriin IL1, joka muodostaa osan neljän piirin IL1 ensimmäisestä vaiheesta vaihdettujen bittien limittyessä niin, että ne palauttavat osittain alkuperäisen tavusuun-tauksen. Jokainen ensimmäisen vaiheen IL1 piiri lähettää 10 tietovirtaa nelinkertaisella bittinopeudella, ja näin tuotetut neljä tietovirtaa johdetaan viimeiseen IL2-pii-riin, joka täydentää limityksen tuottaen 16-kertaisella bittinopeudella kulkevan, 16 tavulimitetystä tulovirrasta koostuvan lähtösignaalin.

15

Kuviossa 8 on nähtävissä bitin vaihtokuviot signaalien kulkiessa ensimmäisten ja toisten lohkojen BIC lävitse. Kuviosa 8 voidaan nähdä, että BIC-lohko 100 lähettää kohdassa 101 tietovirran, joka koostuu tulon INI ensimmäises-20 tä ja viidennestä bitistä, tulon IN2 ensimmäisestä ja viidennestä bitistä jne.

Toisessa vaiheessa BIC-lohko 102 lähettää kohdassa 103 ensimmäisen ja viidennen bitin lähdöstä 101, ensimmäisen 25 ja viidennen bitin ensimmäisen vaiheen lohkon 105 lähdöstä 104 jne.

Itse asiassa lohkon 102 lähdöt sisältävät kaikkien tulo-virtojen INI - IN16 bitit. BIC 102:n neljä lähtöä johde-30 taan IL-piiriin 110, jossa ne limitetään yksittäiseksi lähtövirraksi 1, 5, 9, 13 jne. Tämä lähtövirta yhdessä muiden kolmen lähtövirran kanssa johdetaan viimeiseen lähtölohkoon IL, jolle on annettu numero 111 ja jossa neljä virtaa limitetään lopullisen tavulimitetyn lähtösig-35 naalin tuottamiseksi. Laatikot 120, 121, 123 ja 125 kuvaavat neljää ensimmäistä bittiä, josta jokainen on joh- 98581 7 dettu toisen vaiheen IL-lohkojen avulla. Kuten voidaan nähdä, ensimmäiset neljä rinnakkaista bittiä lähtevät toisen vaiheen INI:n ensimmäisen neljän bitin IL-piiristä toisten neljän rinnakkaisen bitin koostuessa INI:n seuraa-5 vista neljästä bitistä.

Kuten jo aiemmin on kuvattu, viimeisen IL-piirin 111 lähtö koostuu 16 tavulimitetystä tulotietovirrasta INI - IN16.

10 Kuvioiden 7 ja 8 sovelluksessa on nähtävissä 16 tulotieto-virtaa nopeudella x, jotka limitetään yhden lähtötietovir-ran muodostamiseksi nopeudella 16 x. On kuitenkin ilmeistä, että ehdotettua järjestelmää voidaan laajentaa käsittelemään suurempiakin tulotietovirtojen määriä.

15

Kuviossa 9 on kuvattu kaaviomaisesti tällaisen laajennuksen peruskäsitettä. Mikäli n määrä tulovirtoja on tarkoitettu tavulimitettäväksi yhdeksi lähtövirraksi, jonka nopeus on nx, lohkojen BIO n vaiheiden neliöjuuri vaadi-20 taan ennen viimeisiä IL-vaiheita.

Tähän asti kuvatuissa sovelluksissa kukin lohko BIC käsittelee neljää tulovirtaa. Ensimmäisessä piirien IL vaiheessa 50 jokaista neljää tulovirtaa kohden on yksi IL-piiri. 25 Toisessa vaiheessa 51 ensimmäisen vaiheen IL-piirin lähtö syöttää toisen vaiheen IL-piirin yhden tulon niin, että jokaista neljää ensimmäistä IL-piiriä kohden on olemassa yksi toinen vaihe IL. Vaiheiden välisten piirien suhde riippuu selvästi jokaisen lohkon BIC käsittelemien tulojen 30 määrästä. On suositeltavaa, että jokaista BIC-lohkoa ja IL-vaihetta ei tarvitse kytkeä neljään tuloon ja neljään lähtöön.

Kuviossa 9 ei ole kuvattu erilaisten BIC-lohkojen liitän-35 töjä, koska ne muuttuvat fysikaalisesti monimutkaisiksi lohkojen lukumäärän kasvaessa. 32 tulon järjestelmässä 98581 8 järjestelmää voidaan tarkastella kahtena 8 lohkon BICl, BIC2 sarjana, kuten on kuvattu kuviossa 7, yhdistettynä kahteen samanlaiseen 8 lohkon sarjaan, joka on numeroitu BIC3, BIC4. Kuitenkin ensimmäisen lohkon BIC2 ensimmäinen 5 lähtö (ensimmäisen ollessa pystysuoran rivin päässä) johdettaisiin suoraan sitä vastapäätä sijaitsevaan lohkoon BIC3, toinen lähtö BIC3:n kolmanteen lohkoon, kolmas lähtö BIC3:n viidenteen lohkoon ja neljäs lähtö seitsemänteen lohkoon. Samoin BIC2-rivin toisen lohkon ensimmäinen lähtö 10 johdettaisiin BIC3:n toiseen lohkoon, toinen lähtö BIC3:n neljänteen lohkoon jne., kunnes kaikki lohkot on yhdistetty. Tärkeä tekijä on se, että alkuperäisten tulevien tietovirtojen bitit on vaihdettu niin, että mikäli limitettäviä tulovirtoja on N määrä, ensimmäinen bittivaihdetuista, 15 IL-piiriin kohdistettavista tulovirroista olisi muodossa 1, N+l, 2N+1 ... 7N+1, toinen muodossa 2, N+2, 2N+2 jne. Tämä merkitsee sitä, että IL-piirit voivat sitten limittää vaihdetut signaalit yksinkertaisella tavalla saavuttaakseen toivotun tavulimitetyn lähdön.

20

Claims (10)

98581 9

1. Digitaalinen viestijärjestelmälaite useiden rinnakkaisten digitaalisten tulosignaalien (INI - IN16) vastaanottamiseksi samalla nopeudella ja moninkertaisten, pituudeltaan ennalta 5 määritetyn suuruisten bittivaiheiden limittämiseksi kustakin tulotietovirrasta yhdeksi suurempinopeuksiseksi tietovirraksi; laite sisältää useita ensimmäisiä vaihelohkoja (BIC1), joista jokaisen tehtävänä on vastaanottaa useita tulotieto-virtoja ja lähettää samansuuruinen määrä tietovirtoja samalla 10 bittinopeudella mutta siten, että tulevien tietosignaalien bitit on vaihdettu; laite on tunnettu siitä, että siihen kuuluu lisäksi useita toisia vaihelohkoja (BIC2), joista kukin on liitetty mainittuihin ensimmäisiin vaihelohkoihin (BIC1) lähtövirtojen vastaanottamiseksi siten, että jokainen 15 toinen vaihelohko on yhdistetty ensimmäiseen vaihelohkoon yhden tietovirran avulla, jolloin toiset vaihelohkot (BIC2) muodostavat useita digitaalisia lähtötietovirtoja bittien ollessa edelleen vaihdettuina, ja laitteen (IL) lähtötieto-virtojen limittämiseksi toisista vaihelohkoista (BIC2) maini-20 tun suurempinopeuksisen lähtötietovirran tuottamiseksi.

2. Patenttivaatimuksen l mukainen laite, tunnettu siitä, että jokainen ensimmäinen vaihelohko (BIC1) sisältää useita ensimmäisiä muistilaitteita (20 - 23), joista kukin on 25 liitetty tulotietosignaaliin (INI - IN4) ja joiden tehtävänä on sarjamaisesti toimien tallentaa signaalin peräkkäisiä bittejä; lisäksi lohko sisältää laitteen kunkin mainittuun muistilaitteeseen (20 - 23) tallennetun bittivaiheen lukemiseksi rinnakkain useisiin toisiin muistilaitteisiin (24 - 27) 30 siten, että mainittujen tallennettujen vaiheiden bitit vaihdetaan; lisäksi siihen kuuluu laite (28) mainitun toisen muistilaitteen sisällön lukemiseksi sarjamaisesti bittivaih-dettujen lähtösignaalien tuottamiseksi lohkosta. 98581 10

3. Patenttivaatimuksen 2 mukainen laite, tunnettu siitä, että kukin ensimmisistä ja toisista muistilaitteista (20 - 27) koostuu sarjaan kytketyistä kaksivaihelaitteista, joiden lukumäärä kussakin vaiheessa vastaa mainittujen mo- 5 ninkertaisten bittivaiheiden sisältämien bittien lukumäärää.

4. Patenttivaatimuksen 3 mukainen laite, tunnettu siitä, että mainittu toinen muistilaitejärjestys (24 - 27) on kytketty siihen liittyvään ensimmäiseen järjestykseen 10 (20 - 23) ensimmäisen porttisarjan avulla kunkin ensimmäisen porttisarjan sisältäessä parin NOR-portteja, joiden lähdöt on johdettu kolmanteen NOR-porttiin, jonka lähtö on kytketty seuraavan bistabiililaitteen tuloon seuraavassa toisessa j ärj estyksessä. 15

5. Patenttivaatimuksen 4 mukainen laite, tunnettu siitä, että kunkin porttisarjan NOR-porttien pari vastaanottaa vastaaviin tuloihin mainittujen muistilaitteiden ensimmäisen järjestyksen eri bistabiilien lähdöt, mainitun 20 toisen järjestyksen edellisen bistabiililaitteen lähdöt ja ajastussignaalit yhden NOR-porttiparin yhteen tuloon vastaanotetun ajastussignaalin (cc) ollessa käänteinen parin toisen NOR-portin vastaanottamaan ajastussignaaliin (cc) nähden. 25

6. Patenttivaatimuksen 5 mukainen laite, tunnettu siitä, että kukin lohko (BIC1, BIC2) sisältää neljä ensimmäistä muistilaitetta, joista kukin on liitetty yksittäiseen tulotietosignaaliin, ja neljä toista muistilaitetta, jotka 30 on kytketty ensimmäisiin muistilaitteisiin; kunkin lohkon tehtävänä on vaihtaa neljän tulotietosignaalin bitit siten, että jokainen lohkon lähettämästä neljästä tietovirrasta sisältää bittejä jokaisesta tulotietosignaalista. 98581 11

7. Patenttivaatimuksen 6 mukainen laite, tunnettu siitä, että laite (IL) yhden lohkon lähettämien bittivaih-dettujen tietosignaalien limittämiseksi sisältää useita bistabiililaitteita, jotka on liitetty sarjaan ja jotka 5 vastaavat lukumäärältään tietosignaalien lukumäärää; lisäksi laitteeseen kuuluu laite tietosignaalien perusbit-tinopeuden jakamiseksi tietosignaalien lukumäärällä ja jokaiseen mainittuun bittilimitettyyn tietosignaaliin kytkettyjä porttisarjoja, jotka mainittu jakolaite käyn-10 nistää.

8. Patenttivaatimuksen 7 mukainen laite, tunnettu siitä, että jokainen porttisarja sisältää kolme porttia kunkin sarjan kahden portin ollessa yhdistettyinä eri 15 limitettyihin bittivirtoihin siten, että niiden lähdöt on liitetty yhden sarjaan kytketyn bistabiililaitteen tuloon.

9. Patenttivaatimuksen 6 mukainen laite, tunnettu siitä, että laite yhden lohkon lähettämien bittivaihdettu- 20 jen tietosignaalien limittämiseksi sisältää laitteen tietosignaalien perusbittinopeuden jakamiseksi tietosignaalien lukumäärällä, jokaiseen bittilimitettyyn tietosignaaliin yhdistetyn porttilaitteen, jota valvotaan mainitun jakolaitteen avulla, ja yhden portin, johon kaikkien mai-25 nittujen porttilaitteiden lähdöt on yhdistetty.

10. Jonkin edellä mainitun patenttivaatimuksen mukainen laite, tunnettu siitä, että mainitut lohkot (BIC) bittivaihdettuja signaaleja varten sisältävät enemmän kuin 30 kaksi vaihetta ja että kaikki seuraavat vaiheet sisältävät saman määrän lohkoja kuin ensimmäinen vaihe (BIC1). 98581 12