FI62795C - Digital databehandlingsanordning saerskilt foer jaernvaegssaekerhetsteknik - Google Patents

Digital databehandlingsanordning saerskilt foer jaernvaegssaekerhetsteknik Download PDF

Info

Publication number
FI62795C
FI62795C FI762907A FI762907A FI62795C FI 62795 C FI62795 C FI 62795C FI 762907 A FI762907 A FI 762907A FI 762907 A FI762907 A FI 762907A FI 62795 C FI62795 C FI 62795C
Authority
FI
Finland
Prior art keywords
data processing
processing device
microprocessors
comparators
channel
Prior art date
Application number
FI762907A
Other languages
English (en)
Swedish (sv)
Other versions
FI62795B (fi
FI762907A (fi
Inventor
Horst Strelow
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Publication of FI762907A publication Critical patent/FI762907A/fi
Publication of FI62795B publication Critical patent/FI62795B/fi
Application granted granted Critical
Publication of FI62795C publication Critical patent/FI62795C/fi

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1629Error detection by comparing the output of redundant processing systems
    • G06F11/1654Error detection by comparing the output of redundant processing systems where the output of only one of the redundant processing components can drive the attached hardware, e.g. memory or I/O
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1629Error detection by comparing the output of redundant processing systems
    • G06F11/1641Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Debugging And Monitoring (AREA)
  • Safety Devices In Control Systems (AREA)

Description

R5SF*I [Bl MD *^υ ULUTUSJULKAISU 0 -
Ma M ( 1) UTLÄGGNINGSSKRIFT 62795 c ^iJer liVoo, <51) Kv.ik./*.ö. G 06 F 11/08 SUO M I — Fl N LAN D (21) PttunttihakumM — PrtuMaraMMinc 762907 (22) Hukumtopllvl — Aiueknlngfd·· 12.10.76 ' ' (23) AlkupUvi—GlMghutadag 12.10.76 (41) Tullut |ulklMkil — Bllvlt offuntHf 23.09-77 P»t*ntti- ]« rekisterihallitut , . _ (44) Nihttvikslpunon |« ktniLkilluliun pvm. — ,, ηΛ
Patent· ocn registerstyrelsen AmM(M uthgd och utl-skrlfeun puMIcerud 30.11. Ö2 (32)(33)(31) fyy^utty ucuoikuus—Begtrd priorkst 22.03.76
Saksan Liittotasavalta-Förbundsrepubliken
Tyskland(DE) P 2612100.6 (Tl) Siemens Aktiengesellschaft, Berlin/Munchen, DE; Wittelsbacherplatz 2, D-8000 Munchen, Saksan Liittotasavalta-Förbundsrepubliken Tyskland(DE) (72) Horst Strelow, Weddel, Saksan Liittotasavalta-FÖrbundsrepubliken Tyskland(DE) (jb) Berggren Oy Ab (5I+) Digitaalinen tietojenkäsittelylaite, etenkin rautateiden turva-tekniikkaa varten - Digital databehandlingsanordning, särskilt för järnvägssäkerhetsteknik
Keksinnön kohteena on digitaalinen tietojenkäsittelylaite, etenkin rautateiden turvatekniikkaa varten, jossa on kahteen kanavaan sijoitettuja yksiköitä, joita ohjataan askeleittain yhteisellä kellolla, joka antaa jokaisella käsittelyaskeleella useiden ohjaussignaalien lisäksi valvontapulssin vertaajien, joita on sarjaankytketty-nä yksi kutakin kahta, kummankin kanavan toisiaan vastaavaa signaalia kohti, kyselyä varten, jotka vertaajat antavat asianmukaisten signaaliparien esiintyessä valvontapulssin virheettömyys!Innoituksena kellolle seuraavan käsittelyaskeleen edellyttämien ohjaussignaalien ja seuraavan valvontapulssin antamiseksi.
Rautateiden välittömään ohjaukseen tai ydinreaktoreiden valvontaan tarkoitettujen tietojenkäsittelylaitteistojen on toimittava tunnetun turvallisuuperiaatteen mukaisesti, jolloin virheiden esiintyessä tietojenkäsittelylaitteistossa prosessi, siis ohjattava rautatie tai valvottava ydinreaktori, ohjataan ihmiselle vaarattomaan tilaan.
62795 Tämä voi tapahtua esimerkiksi siten, että rautateiden turvalaitteiden alalla kauan käytetyn turvallisuusfilosofiän huomioon ottaen kaikkiin vaarallisiksi tiedettyihin signaaleihin liitetään korkea signaalitaso, joka kytketään häiriön esiintyessä tietojenkäsittely-laitteistossa kaikkiin antokanaviin. Tätä varten tarvitaan kuitenkin laitteet, jotka tunnistavat virheellisen tietojenkäsittelyn niin ajoissa, että annetut ohjauskäskyt eivät vielä ole ehtineet kohteena ohjattavaan prosessiin.
Eräs mahdollisuus tietojenkäsittelylaitteen käytettävyyden parantamiseksi voidaan saada siten, että virheen esiintyessä ensimmäisessä tietojenkäsittelylaitteessa vaihdetaan toiseen tietojenkäsittely-laitteeseen, joka toimii jatkuvasti rinnakkaiskäytössä ja josta oletetaan, että myös se ei ole viallinen ajankohtana, jolloin ensiksi mainittu tietojenkäsittelylaite antoi virheellisiä signaaleja. Samanaikaisesti rinnakkain toimivien tietojenkäsittelylaitteiden käyttämistä on kuvattu esimerkiksi DT-jcuulutusjulkaisussa 1 280 5 93 sekä DT-hakemusjulkaisuissa 1 499 262 ja 1 802 999.
Koko tietojenkäsittelylaitteiston poiskytkemisen sijasta on myös ajateltavissa kytkeä pois vain vialliseksi havaitut osat tietojenkäsittelylaitteistosta.
Vaaditun turvallisuuden huomioon ottaen ei sillä, että vain määrätyt kahdennetun tietojenkäsittelyjärjestelmän osat kytketään pois, voida säästää mitään, koska riittävän varmaa virheidentunnistusmeka-nismia ei tällöin ole. Toimintaa ei olisi myöskään syytä jatkaa vain yhdellä varmasti kunnossa olevaksi tiedetyllä laskimella, koska tämä voisi yksittäiskäytössä aiheuttaa varman virheidentunnistusmeka-nismin puuttuessa ihmisten ja omaisuuden joutumisen vasaraan.
Määrätyissä käyttötapauksissa, joissa vaaditaan varmuuden lisäksi erityisen suurta käytettävyyttä, ei kahden tietojenkäsittelylaitteiston toiminta rinnakkaiskäytössä riitä, koska molemmat tietojenkäsittelylaitteistot on kytkettävä pois heti, kun virhe on havaittu. Tästä on seurauksena ainakin käyttöhäiriö. Näiden käyttöhäiriöiden välttämiseksi on tunnettua (aikakausjulkaisu "Elektrotechnische Rechenanlagen” 17. vuosikerta, 1975, n:o 3, sivut 113-124) aikaansaada varma monilaskinjärjestelmä, jolla on suuri käytettävyys, siten, että tietojenkäsittelylaite toteutetaan käyttämällä kolmea 3 62795 samanaikaisesti toimivaa täydellistä tietojenkäsittelylaitteistoa. Kolmilaskinkäytöllä saadaan tosin käytettävyyttä merkittävästi parannettua ja siten virheiden aiheuttamat käyttöhäiriöt pidettyä erittäin vähäisinä, kuitenkaan kolmilaskinkäytön toteuttaminen ei ole aivan yksinkertaista, koska ilman tällaisen järjestelmän riittävää tasakäyntiä muistien sisältöjen tai prosessiin syötettävien tietojen vertailu ei ole mahdollista. Tällöin on erityisen suotavaa, että mainituilla kolmella tietojenkäsittelylaitteistolla on kiinteästi asetetut kellot, joita ei voi huoltosyistä muuttaa tai vielä enemmän, että kaikkia kolmea tietojenkäsittelylaitteistoa ohjataan yhdellä yhteisellä kellolla, mikä auttaa kolmen tietojenkäsittely-laitteiston asianmukaisessa synkronoinnissa. Erillisten kellojen haitoista johtuen tarpeellinen kolmen tietojenkäsittelylaitteiston koordinaatio tapahtuu tunnetuissa laitteistoissa erikoisen hardware-yksikön, n.s. minilaskinjärjestelmän koordinaattoriyksikön avulla, joka on yhdistetty tähtimäisestä kaikkiin kolmeen tietojenkäsittely-laitteistoon. Monilaskinjärjestelmän koordinaattoriyksikköä käytettäessä ohjelmien tahdistus tapahtuu oleellisesti siten, että laskimet antavat ennen jokaisen käytettävän ohjelman alkua monilaskinjärjestelmän koordinaattoriyksikölle kaikkien aloitusvalmiiden ohjelmien numerot ja saavat siltä aloitusluvan vain nille ohjelmien numeroille, jotka olivat aloitusvalmiina kaikissa laskimissa. Virheiden havaitsemisen viiveen pienentämiseksi monilaskinjärjestelmän koor-dinaattoriyksikössä verrataan lisäksi käytetyn ohjelman välitietoja keskenään ja tietoja, jotka saadaan välillä olevista tarkastusohjelmista (ns. varmistusohjeImista).
Tämän tunnetun kolmilaskinjärjestelmän ja varmasti ohjattavan prosessin välillä on varmistettujen käskyjen antamiseksi oltava jokaisessa käskykanavassa äänestyselin, joka on luotettavuutta varten päättävä yhdyseIin.Tämä äänestyselin vertaa kaikista kolmesta tulostuskanavasta asianaomaiselle käskykanavalle kulloinkin tarjottu-2 3a tietoja )-valintamenetelmällä ja antaa aina ne tiedot edelleen ohjattavalle prosessille, joita tarjotaan ainakin kahdesta kolmilaskin järjestelmän tulostuskanavasta. Tällöin se tulostuskanava, joka antaa poikkeavan tiedon, tulee estetyksi ja ilmoitetuksi poisjääneeksi. Tämä pitää myös paikkansa monilaskinjärjestelmän koordinaattor iyksikön tähän liittyvän ohjaussignaalin suhteen. Äänestys-elimen tehtävänä on lisäksi, että kolmilaskinkäytöstä kaksilaskin-käyttöön siirryttyä informaation anto tulee kokonaan katkaistuksi, 4 62795 kun jonunassa kummassa jäljelle jäännessä tietojenkäsittelylaitteistossa vielä esiintyy virhe, jolloin vielä poiskytkemättömissä anto-kanavissa esiintyy informaatioero. Tällöin äänestyselin pitää huolen siitä, että prosessiin annetaan vain sellainen signaali, joka vastaa energiatonta, käytön keskeyttävää ja siten vaaratonta tilaa. Tällöin on oleellista, että äänestyselin on rakennettava digitaalisista piireistä, joilla on signaaliteknillisesti luotettavat ominaisuudet.
Tällaisen kolmilaskinjärjestelmän, jota käytetään yhdessä monilaskin-järjestelmän koordinaattoriyksikön kanssa, kustannukset tarvittavan luotettavuuden saavuttamiseksi eivät ole vähäisiä, kun ajatellaan, että ohjattavan prosessin jokaisessa kohdassa ja sen tietokanavassa tarvitaan erityinen äänestyselin.
Koska edellä mainittuja tietojenkäsittelylaitteistoja, etenkin tunnettuja monilaskinjärjestelmiä, käytetään hyväksi hyvin monimutkaisissa tehtävissä, joihin sisältyy massatiedon käsittely kaupallisella tasolla esimerkiksi teollisen sektorin monimutkaisimpien teknisten toimintojen ohjaamiseksi ja valvomiseksi, on tällaisia tietojenkäsittelylaitteistoja tähän asti ollut saatavana vain hyvin suurina ja kalliina laitteina. Tämän tilanteen on muuttanut puolijohdetekniikan kehitys mistä johtuen mikrotietokoneen aikaansaaminen on tullut mahdolliseksi. Tällaiset mikrotietokoneet ovat laitteita, jotka ovat toisaalta tilavuutensa ja hintansa puolesta suurten laitteiden alapuolella ja tämän vuoksi toisaalta kuitenkin vähemmän tehokkaita ja mukavia. Mikrotietokoneen sydämenä on kuten suurissa koneissakin keskusyksikkö, jota mikrotietokoneen tapauksessa nimitetään mikroprosessoriksi ja jota voidaan ostaa LSI-piirinä kaupallisesti saatavana komponenttina. Mikrotietokoneessa tarvitaan mikroprosessorin lisäksi ainakin yksi lisämuisti ja yksi syöttö-tulostusohjaus.
Määrätyissä käyttötapauksissa ei ole ehdottoman välttämätöntä käyttää edellä mainittuja suuria laitteistoja, useilla tehtäväalueilla tullaan toimeen yhdellä tai useammilla mikroprosessoreilla, joiden on samoin toimittava tehtävän asettelun mukaisesti luotettavuudeltaan varmistetussa tietojenkäsittelylaitteessa. Toteutettaessa moni-laskintietojenkäsittelylaitteistoa, jossa on tunnettu monilaskin-järjestelmän koordinaattoriyksikkö ja joukko äänestvselimiä ylittäisivät tietojen varmistuksen kustannukset paljon itse mikroprosessorin kustannukset. Kehittämällä moderneja, luotettavia mikrotieto- 5 62795 konekytkentälaitteita tällä tavoin ei siten taataisi aikaan taloudellisesti yllättävää ja edullista ratkaisua.
Keksntö lähtee tunnetusta johdannossa esitetyn kaltaisesta digitaalisesta tietojenkäsittelylaitteesta, jota on kuvattu tarkemmin esimerkiksi julkaisussa Siemens-Zeitschrift 48. vuosikerta n:o 7 heinäkuu 1974 sivuilla 490-506 otsikolla "URTL-Schaltkreissystem UI mit hoher Sicherheit und automatischer Fehlerdiagnose”. Tämä piirijärjestelmä takaa suuren luotettavuuden, ilman että yksityiset kombinaatio- ja muistielimet olisi rakennettava Fail-Safe-periaatteen mukaisesti. Tässä turvallisuuskytkentälaitoksiin tarkoitetussa digitaalisessa tietojenkäsittelylaitteessa on yksityisiä käsittely-yksiköitä parittain ja ne muodostavat alkuperäisen käsittelykana-van ja synkroonisti käytetyn komplementäärisen käsittelykanavan. Tällöin sekä alkuperäisessä käsittelykanavassa että komplementääri-sessä kanavassa on kutakin käsittely-yksikköä kohden erityinen kombinaatio- tai sekvenssielin, jolloin kummatkin kanavat antavat asianmukaisessa toiminnassa vastakkaiset signaalit. Tällöin on oleellista, että vastakkaisuutta voidaan valvoa tietovirrasta riippumatta, jolloin turvallisuus ajatellen oikea-aikaista virheen tunnistusta ei riipu tämän tietojenkäsittelylaitteen kanavien yleisestä kytken-tätilasta. Piirijärjestelmän merkittävänä ominaisuutena on lisäksi, että kytkentämuuttujana käytetään taajuudeltaan ja amplitudiltaan määrätyn suuruisia suorakulmiojännitteitä, jotka saadaan yhteisestä kellosta, jossa ohjaussignaalit vapautetaan askeleittain, jolloin kytkentämuuttujien kummatkin arvot NOLLA ja YKSI eroavat toisistaan 180° vaiheensiirrolla. Täten varmuuskytkentälaitoksen alkuperäisessä ja komplementäärisessä käsittelykanavassa on aina kytkentämuuttujien kulloisestakin arvosta riippumatta dynaamiset signaalit. Turvalli-suuskytkennän erikoisesta ominaisuudesta ja käytetyistä piirielimistä johtuen kummankin kanavan käsittelyelimet toimivat dynaamisessa käytössä vuorotellen positiivisen ja negatiivisen logiikan mukaisesti. Vastakkaisuus kahden vastaavan piirielimen annoissa tarkastetaan tietojenkäsittelylaitteen jokaisella käsittelyaskfeleella. Vertaajät muodostavat sarjaankytkennän. Sarjaankytkennässä viimeisenä oleva vertaaja antaa vastakkaisuuden vallitessa sille syötetyn valvonta-pulssin virheettömyysilmoituksena yhteiselle kellolle seuraavan käsittelyaskeleen tarvitsemien ohjaussignaalien vapauttamiseksi sekä seuraavan valvontapulssin.
6 62795 Tällaisella luotettavuusperiaatteella saavutetaan korkea signaali-tekninen luotettavuus. Vertailuun perustuvan virheiden havaitsemisen pettämisen estää varmuutta lähentelevä todennäköisyys.
Edellä lyhyesti selitettu URTL-piirijärjestelmä UI edellyttää vaaditun luotettavuuden saavuttamiseksi erikoiskomponentteja, joten tällä piirijärjestelmällä toteutettua luotettavuusperiaatetta ei vielä voida toteuttaa LSI-piireillä. Tästä johtuen mikrotietokoneen tehokkuutta vastaava tietojenkäsittelylaite vaatisi suhteellisen paljon erillisiä komponentteja ja siten suuren tilavuuden.
Keksintö pohjautuu tehtävään saada aikaan hyvin luotettava tietojen-käsittelylaite mikroprosessoreita käytettäessä, jossa vältetään monilaskinjärjestelmien antokanavissa muuten tarvittavat monimutkaiset vertaajät. Lisäksi on toivottavaa toteuttaa suunniteltava tie-tojenkäsittelylaite tilavuudentarpeeltaan pienillä kaupallisesti saatavilla yksiköillä ja komponenteilla.
Keksinnön mukaisesti tehtävä ratkaistaan kahdesta toisistaan riippumattomasta tasajännitelähteestä syötetyillä mikrotietokoneilla, joiden mikroprosessorien samanarvoiset osoitteiden, tietojen ja ulos-tulevien phjaussignaalien liitännät on yhdistetty parittain kulloinkin aina yhteen vertaajaan ja lisäksi siten, että kelloon sisältyy valvoja dynaamisille signaaleille, joka virheettömyysilmoituksen jäädessä pois kytkee irti tasajännitelähteet.
Kaksikanavainen tietojenkäsittelylaite muodostuu siten kahdesta toisistaan riippumattomasta samoja tehtäviä käsittelevästä, ei-luotettavasta ohjauslaitteesta, jotka voidaan toteuttaa ensisijaisesti ohjelmoituna mikrotietokoneena mutta myös TTL-tekniikalla kiinteästi langoitettuna logiikkana. Keksinnön mukaisen tietojenkäsitte-lylaitteen erityisenä etuna on yleinen soveltuvuus yksinkertaisilla vertaajilla, jolloin vertaajat voidaan toteuttaa rakenteeltaan suhteellisen yksinkertaisina. Tietojenkäsittelylaitteen avulla tulee mahdolliseksi vaihtaa varmistettuja tiedoituksia ja/tai käskyjä lähes mielivaltaisen monen naapurijärjestelmän kanssa ilman, että tähän tarvittaisiin, kuten vastaavissa tunnetuissa järjestelmissä, lisälaitteita vertaajayksiköihin.
Etuna on lisäksi, että keksinnön mukainen tietojenkäsittelylaite 7 62795 vaatii äärimmäisen lyhyen aikavälin tietovirrasta riippuvan virhe-vaikutuksen ja koko laitteen poiskytkemisen välillä. Tämä johtuu siitä, että ei verrata prosessille annettavia tietoja, kuten on tavanomaista, vaan jokaisen kellojakson jälkeen suoritetaan sisäinen vertailu, joka virheellisellä vertailutuloksella johtaa välittömästi poiskytkemiseen. Tietovirrasta riippuvan virhetoiminnan ja poiskyt-kennän välistä aikaa ei voida tästä enää kaupallisesti saatavilla olevilla mikroprosessoreilla rakennetussa ohjauslaitteessa lyhentää. Koska käsittelytaukojen aikana on ajettava ns. "tarkistusohjelmia", joiden aikana kaikkia käsittely-yksiköitä käytetään tietojen siirtoon ja käsittelyyn, havaitaan esiintyvä vika myös silloin kun tietojenkäsittelyjärjestelmää ei ainakaan joiltakin osiltaan käytetä käytännöllisessä käytössä. Tällä toimenpiteellä lyhennetään aikavälit; virheen esiintymisen ja sen tietovirrasta riippuvan vaikutuksen välillä .
Kun on otaksuttava, että tietojenkäsittelylaite sijaitsee alueella, jossa huolimatta laajoista suojaustoimenpiteistä sähköiset häiriöt voivat vaikuttaa samalla tavoin mikrotietokoneen samanlaisiin kyt-kentäosiin, niin niiden mahdollisesti kumpaankin kanavaan aiheuttamia samanlaisia vääriä tietoja ei voida ilman muuta havaita vertaajalla vääriksi. Siten turvallisuussyistä haluttu koko tietojenkä-sittelylaitteen poiskytkeminen voi jäädä suorittamatta. Nämä negatiiviset vaikutukset tulee tehtävän asettelun perusteella voida välttää keksinnön suoritusmuodossa.
Tälle edulliselle kehitysmuodolle on tunnusomaista, että kummankin kanavan yhteisessä kellossa on toisistaan riippumattomasti ohjattavissa olevat piirin osat toisiinsa nähden siirrettyjen kellosignaalien aikaansaamiseksi, niin että mikroprosessorien toimintavaiheet siirtyvät ajallisesti toistensa suhteen.
Tämän edullisen toimenpiteen ansiosta on edellä mainitun, huolimatta määrätystä suojauksesta tietojenkäsittelylaitteen kummankin kanavan yhteen tai useampaan yksikköpariin mahdollisesti vaikuttavan sähköisen häiriön vaikutus melko todennäköisesti erilainen ja siten havaittavissa asianomaisilla vertaajilla.
Vaaditun luotettavuuden edelleen kohottamiseksi voidaan vielä ottaa huomioon, että mikrotietokoneiden elementtien toiminta-aikojen to-leranssirajät voivat tulla ylitetyiksi ja tämä tulee voida havaita.
8 62795
Keksinnön erään kehitysmuodon mukaisesti edellä mainittu haitta vältetään vertaajilla,jotka kukin käsittävät transistorivahvistimen, jonka kytkinväli on yhdistetty tasasuuntaussiltakytkennän välityksellä ensimmäisen D-kiikun antoon ja toisaalta toisen D-kiikun käänteiseen antoon, jolloin ensimmäisen ja toisen D-kiikun ottoihin syötetään vertail tavat signaalit ja kaikkien ensimmäisten ja toisten D-kiikkujen kellosisäänmenot on yhdistetty kahdella erillisellä linjalla kelloon, jolla vertailtavien signaalien ottoa D-kiikkuihin ohjataan ajallisesti kulloinkin kummankin mikroprosessorin toimintavaiheiden mukaisesti.
Sen lisäksi, että tämä edullinen toimenpide estää turvallisuutta vaarantavat vaikutukset, joita mikrotietokone-elementtien aikato-leranssien ylitykset voivat aiheuttaa, sillä saavutetaan kaksikanavaisen tietojenkäsittelylaitteen käsittelynopeuden pienin mahdollinen hidastuminen.
Viimeksi mainittu johtuu siitä, että mikroprosessorien kellojaksoa kohti suorittama käsittely ja edellisellä käsittelyaskeleella vallinneiden ja D-kiikkuihin varastoitujen mikroprosessorien antosig-naalitilojen vertailu puretaan samanaikaisesti.
Piirustuksessa on esitetty keksinnön suoritusesimerkkejä ja niitä selitetään lähemmin seuraavassa. Piirustuksessa esittää: kuvio 1 kaksikanavaista tietojenkäsittelylaitetta, jossa on käytetty 8080-sarjan mikrotietokonetta, ja kuvio 2 edullisen vertaajan erästä erityistä suoritusmuotoa.
Kuvion 1 tietojenkäsittelylaite on muodostettu kaksikanavaiseksi ja sen toisessa kanavassa on mikroprosessori CPUl, joka on yhdistet-tu 16 bitin levyisellä osoiteväylällä ASl, 8 bitin levyisellä tieto-väylällä DB1 sekä kuudella ohjausjohtimella STG1 lisäkomponentteihin EB1. Lisäkomponentteihin voi sisältyä lukumuisteja ja/tai luku-kirjoitusmuisteja sekä syöttö- ja tulostusyksiköitä. Näiden lisäkom-ponenttien, etenkin niiden syöttö- ja tulostuselimien, ja johtimien Li ja L2 välityksellä tapahtuu tietojen vaihto ohjattavan prosessin kanssa.
Toisessa kanavassa on samoin mikroprosessori CPU2, joka on osoite- 62795 väylän AS2, tietoväylän DB2 ja ohjausjohtimien STG2 välityksellä yhteydessä siihen kuuluviin lisäkomponentteihin EB2.
Kummankin kanavan mikroprosessori muodostaa yhdessä lisäkomponentti-ensa kanssa mikrotietokoneen. Lisäkomponenttien EB2 suhteen on sanottava, että niistä puuttuu osaksi lisäelimen EB1 tyypilliset tu-lostuselimet, koska jotkut tulostukset voidaan viedä ohjattavalle prosessille yksikanavaisesti lisäkomponenttien EBl välityksellä. Tietyt ohjaussignaalit, joista kirjallisuudessa käytetään nimityksiä INT, READY ja HOLD ja jotka ohjaavat kumpaakin mikroprosessoria CPU1 ja CPU2, syötetään niiden tahdistamiseksi kummassakin kanavassa ja siten syöttämiseksi samanaikaisesti johtimille L3 ja L4 lisä-komponenttien EBl ja EB2 välityksellä tahdistuspiirin SG kautta.
Turvallisuussyistä molempia mikroprosessoreita ei syötetä yhteisestä tasajännitelähteestä, vaan toisistaan riippumattomista tasajänni-telähteistä GE1 ja GE2. Nämä jännitelähteet on kytketty toisessa kanavassa kellon TG yhteyteen kytketyn releen R, jonka toiminta selitetään myöhemmin, koskettimen Rl ja toisessa kanavassa koskettimen R2 kautta. Esitetyssä järjestelmän perustilassa ei kumpaankaan mikroprosessoriin CPU1 ja CPU2 syötetä virtaa. Tämä tapahtuu vasta koko kaksikanavaisen tietojenkäsittelylaitteiston käynnistämisen jälkeen ja erikoisesti ohjaamalla painikekosketinta TT, jonka jälkeen rele R tulee herätetyksi ja sulkee koskettimensa Rl ja R2. Pai-nikekoskettimen TT ohjauksen päätyttyä rele R pysyy vetäneenä, kun molemmat mikrotietokoneet toimivat yhtäpitävästi.
Ensimmäinen edellytys tälle synkronille toiminnalle on kummallekin mikroprosessorille kello TG, jonka energiansyöttö tulee erillisestä tasajännitelähteestä GE3. Kello TG antaa johtimien L5 ja L6 välityksellä mikroprosessorille CPUl askeleittain kellovaiheet j311 ja 012 ja toisten erillisten johtimien L7 ja L8 välityksellä mikroprosessorille CPU2 askeleittain kellovaiheet 021 ja 022. Mikroprosessorien CPUl ja CPU2 ohjaussignaalit RESET1 ja RESET2 syötetään samoin toisistaan riippumattomien johtimien L9 ja L10 välityksellä, jotka on yhdistetty kellossa TG toisistaan riippumattomiin yksikköihin johtimia L5, L6 ja L7, L8 vastaten. Edellä mainitut signaalit syötetään eri kanavien mikroprosessoreille CPUl ja CPU2 toisistaan riippumattomien laitteen osien avulla, koska ohjausjohtimien vikaantuessa tai signaalin jäädessä pois tai muuttuessa tietojen käsittely muuttuu toiseen kanavaan verrattuna, mikä voidaan havaita.
62795 10
Vertailutehtävää varten on olemassa joukko vertaajia, jotka on yhdistetty toiminnallisesti kummankin kanavan signaaliryhmiä vastaavasti. Viitemerkillä VGA varustettu yksikkö sisältää 16 vertaajaa VGAl, VGA2 - VGA16 kummankin mikroprosessorin CPUl ja CPU2 osoite-väylien ASl ja AS2 samanarvoisille osoitelinjoille. Tällöin toisin sanoen vertaaja VGAl on yhdistetty molempien mikroprosessorien CPUl ja CPU2 vastaaviin liitäntöihin, joista asianmukaisessa tietojenkäsittelyssä saadaan kaksi toisiaan vastaavaa osoitebittiä.
Viitemerkillä VGD on merkitty kahdeksaa vertaajaa VGDl, VGD2 - VGD8 molempien mikroprosessoreiden CPUl ja CPU2 tietoväylien DB1 ja DB2 samankaltaisten tietolinjojen signaalien vertaamiseksi. Vertaajia VGDl - VGD8 ei ole yhdistetty suoraan asianomaiset tietolinjojen signaalit antaviin mikroprosessorien CPUl ja CPU2 liitäntöihin, vaan mikroprosessorin CPUl käsittelykanavassa invertoivalla sisään-menolla varustettujen JA-porttien UDll, UD21 - UD81 välityksellä. Toisessa käsitelykanavassa, jossa on mikroprosessori CPU2, signaalien syöttö tietoväylältä DB2 tapahtuu JA-porttien UD12, UD22 -UD82 välityksellä.
Ensimmäisessä käsittelykanavassa, johon sisältyy mikroprosessori CPUl, on JA-elimien UDll - UD81 invertoivat otot yhdistetty toisiinsa ja yhteen kuudesta ohjausjohtimesta STG1, jotka antavat määrättyinä ajankohtina ohjaussignaalin DBIN1 varsinaisesti lisäkomponent-teja EEl varten. Tämä ohjaussignaalin DBINl merkitsee sitä, että lisäkomponenttien EB1 muistista voidaan siirtää käsiteltäviä tietoja mikroprosessoriin CPUl sen kaksisuuntaisen tietoväylän DBl välityksellä .
Lisäkomponenttien EBl mainitussa muistissa olevat tiedot voivat tulla esimerkiksi prosessista linjan L2 välityksellä mielivaltaisena ajankohtana. Signaalin DBINl esiintyessä tietoväylän DBl tiedot eivät saa päästä vertaajille VGDl - VGD8. Tämä saadaan aikaan sulkemalla JA-portit UDll - UD81. Vastaava pitää paikkansa toisen mikroprosessorin CPU2 käsittelykanavan ohjaussignaalin DBIN2 suhteen. Ohjaussignaalin DEIN2 esiintyessä JA-portit UD12 - UD82 sulkeutuvat, niin että lisäkomponenteilta EB2 mikroprosessorille CPU2 annetut tiedot eivät myöskään pääse vertaajille VGDl - VGD8. Tämä johtuu seuraavista syistä: 11 62 795
Lisäkomponenttien EBl ja EB2 muisteista asianomaiselle mikroprosessorille CPUl, CPU2 siirrettävät tiedot voivat vastaavien muistipaikkojen samanaikaisesta osoittamisesta huolimatta, lähteä toisiinsa verrattuna hieman eri aikoina, niin että vertailu ei ole ilman muuta mahdollista tai se voi johtaa negatiiviseen tulokseen. Tämän vuoksi vertaajissa VGDl - VGD8 on verrattava vain sellaisia tietoja, jotka tulevat määrättyinä ajankohtina mikroprosessoreista CPUl, CPU2 asianomaisiin lisäkomponenttien EBl ja EB2 muisteihin. Näinä ajankohtina signaalit DBIUl ja DBIN2 eivät ole olemassa ja lohkon VGD JA-elimet eivät ole suljettuina.
Viitemerkillä VGS on merkitty kuutta vertaajaa VGSl, VGS2 - VGS6 yhdistettynä ohjaussignaaleille, jotka tulevat mikroprosessoreista CPUl ja CPU2 niiden ohjausjohtimia STGl ja £TG2 pitkin. Yksi näistä ohjaussignaaleista on signaali DBINl tai DBIN2, joiden erityiskäyttöä suoritusesimerkin puitteissa on jo esitetty. Jokaisen vertaajän VGSl - VGS6 otot on yhdistetty mikroprosessoreista CPUl ja CPU2 tulevien samanlaisten ohjaussignaalien samanarvoisiin liitäntöihin.
Kaikki viitemerkeillä VGA, VGD ja VGS merkityt vertaajät on kytketty sarjaan siten, että vertailutulokset tulevat yhdistetyiksi konjuk-tiivisesti. Tätä kombinointia varten kello TG, joka huolehtii myös synkronoinnista tahdistuspiirissä SG, antaa jokaisella käsittelyas-keleella valvontapulssin US, joka viedään sarjaankytkennässä ensimmäisenä olevalle vertaajalle VGAl. Asianmukaisen vertailutuloksen vallitessa eli vertaajan VGAl otoissa 1 VGAl ja 2 VGAl olevien signaalien ollessa yhtäpitäviä tämä vertaaja siirtää sille tuodun valvontapulssin edelleen sarjaankytkennässä seuraavalle vertaajalie VGA2. Kaksikanavaisen tietojenkäsittelylaitteen toimiessa asianmu-mukaisesti valvontapulssi US kulkee siten kaikkien vertaajien kautta ja saapuu virheettömyysilmoituksena FG kelloon TG, joka antaa tämän tosiasian perusteella kaksikanavaisen tietojenkäsittelylaitteen seuraavan käsittelyaskeleen tarvitsemat ohjauspulssit.
Tämän jaksottaisen tarkastuksen perusteella tullaan dynaamiseen toimintaan, jossa kello toimii pitopiirin tavoin, joka palautuu heti, kun yksi osallisena olevista vertaajista antaa negatiivisen vertaustuloksen ja siten sille tuotu valvontapulssi ei etene edelleen tai kun ainakin yksi vertaajista on tullut vialliseksi. Sen lisäksi, että tästä seurauksena tietojenkäsittelyn jatkumiselle välttämättö- 12 62795 mät kellopulssit tulevat estetyksi, myös rele R päästää irrottaen koskettamillaan Rl ja R2 kummankin mikroprosessin CPU1 ja CPU2 tasa-jännitelähteet GE1 ja GE2. Tätä tarkoitusta varten kellossa TG on valvoja UR dynaamisille signaaleille, joka valvoo virheettömyys-ilmoitusten FG jaksottaista esiintymistä ja sen jäädessä pois katkaisee virransyötön releelle R.
Lienee ilman muuta selvää, että keksintöä voidaan käyttää myös muiden mikroprosessoreiden yhteydessä, joissa on leveämmät tai kapeammat yhteisväylät ja/tai erilainen ohjaussignaalien ohjausjohtimien lukumäärä. Tällöin on vain vastaavasti lisättävä tai vähennettävä vertaajien lukumäärää.
Kuvion 2 kytkentäjärjestely esittää vertaajan VG edullista suoritusmuotoa, jota voidaan käyttää kuvion 1 kaksikanavaisessa tietojenkäsittely laitteessa . Kuvion 2 vertaaja muodostuu transistorivahvisti-mesta TR, jonka kytkinväliä syötetään tasasuuntaissiltakytkennän Dl, D2, D3 ja D4 sekä ohmisen vastuksen V® välityksellä. Tasasuun-taussiltakytkentä on yhdistetty toiselta puolelta D-kiikun DFl ulostuloon DF1A ja toiselta puolelta toisen D-kiikun DF2 käänteiseen ulostuloon DF2AN. Koska kuvion 1 tietojenkäsittelylaitteen toimiessa asianmukaisesti kummatkin D-kiikut DFl ja DF2 ovat valvontapulssin US (kuvio 1) ohjaaman vertailun ajankohtana yhtäpitävästi joko toisessa tai toisessa kytkentätilassa, transistorivahvistin TR saa aina riittävän syöttöjännitteen, koska tasasuuntaussiltakytkentä on eri potentiaaleissa. Kuvion 1 tietojenkäsittelyjärjestelyn toimiessa virheellisesti D-kiikut DFl ja DF2 ovat vastakkaisissa kytkentäti-loissa, niin että tasasuuntaussiltakytkennän kumpikin napa saa saman potentiaalin eli kaksi kertaa alemman tai kaksi kertaa ylemmän syöt-töpotentiaalin, jolloin transistorivahvistimen tarvitsemaa syöttö-jännitettä ei ole käytettävissä.
Vertailtavat signaalit tuodaan D-kiikkujen DFl ja DF2 ottoihin DF1E ja DF2E. Otot DFlE ja DF2E vastaavat esimerkiksi kuvion 1 laitteen vertaajan VGAl ottoja 1VGA1 ja 2VGA1. D-kiikun DFl kellosisäänmeno TDFl on yhdistetty erillisellä johtimella LTl kelloon TG (kuvio 1). Vastaava pitää paikkansa kellosisäänmenolle TDF2 D-kiikulle DF2 erillisen johtimen LT2 suhteen. Koska, kuten kuvion 1 järjestelystä ilmenee, tarvitaan useita vertaajia, yhdistetään kaikkien toiseen kanavaan liittyvien D-kiikkujen, esim. DFl, kellosisäänmenot, esim.
13 62795 TDFl, toiseen johtimeen LTl. Kaikki toiseen kanavaan liittyvien D-kiikkujen, esim. DF2, kellosisäänmenot, esim. TDF2, yhdistetään toiseen erilliseen johtimeen LT2. Tällä varmistetaan, että kello-syötön D-kiikuille vikaantuessa vika vaikuttaisi vain toisessa käsi ttelykanavassa ja voitaisiin siten havaita. Johtimilla LTl ja LT2 syötetyt pulssit asetetaan kellolla TG (kuvio 1) ajallisesti siten, että D-kiikut DFl ja DF2 sekä muut ei esitetyt D-kiikut kytketään silloin, kun kumpaankin kanavaan liittyvät mikroprosessorit CPU1 ja CPU2 (kuvio 1) ovat kulloisenkin suoritusvaiheensa lopussa, niin että D-kiikuille tulevat signaalitilat ovat asettuneet vakaiksi asianomaisilla johtimilla.
Vertaajan VG transistorivahvistimen TR kantaelektrodi BE saa sisään-menon EG kautta kuvion 1 laitteen yhteydessä esitetyn valvontapuls-sin US. Vertaajan VG ulostulo AG on yhdistetty transistorivahvistimen TR kollektorielektrodille KE ja se antaa vain positiivisella vertailutuloksella ulostulosignaalin, joka viedään sarjaankytken-nässä seuraavalle vertaajalle (ei esitetty kuviossa 2).
Keksintöä voidaan tietojenkäsittelylaitteen käytettävyyden parantamiseksi vielä täydentää edullisesti siten, että prosessin ohjaukseen ei käytetä vain yhtä kaksikanavaista tietojenkäsittelylaitetta, vaan kahta kaksikanavaista tietojenkäsittelylaitetta, jotka voidaan yhdistää ulostulopuoleltaan prosessiin valinnaisesti valvojan (UR kuviossa 1) ohjaaman releen (R) koskettimien avulla.

Claims (4)

14 6 2 7 9 Γ) Patenttivaatimukset ' ^
1. Digitaalinen tietojenkäsittelylaite, etenkin rautateiden turva-tekniikkaa varten, jossa on kahteen kanavaan sijoitettuja yksiköitä, joita ohjataan askeleittain yhteisellä kellolla, joka antaa jokaisella käsittelyaskeleella useiden ohjaussignaalien lisäksi valvonta-pulssin vertaajien, joita on sarjaankytkettynä yksi kutakin kahta, kummankin kanavan toisiaan vastaavaa signaalia kohti, kyselyä varten, jotka vertaajat antavat asianmukaisten signaaliparien esiintyessä valvontapulssin virheettömyysilmoituksena kellolle seuraavan käsittelyaskeleen edellyttämien ohjaussignaalien ja seuraavan valvontapulssin antamiseksi, tunnettu kahdesta toisistaan riippumattomasta tasajännitelähteestä (GE1, GE2) syötetystä mikrotietokoneesta, joiden mikroprosessorien (CPU1, CPU2) samanarvoiset osoitteiden, tietojen ja ulostulevien ohjaussignaalien liitännät on yhdistetty parittain kulloinkin aina yhteen vertaajaan (VGAl) ja lisäksi siitä, että kelloon (TG) sisältyy valvoja (UH, R) dynaamisille signaaleille, joka virheettömyys!lmoituksen (EC ) jäädessä pois kytkee irti tasajännitelähteet (GE1, GE2) (kuvxo 1).
2. Patenttivaatimuksen 1 mukainen tietojenkäsittelylaite, tunnettu siitä, että kummankin kanavan yhteisessä kellossa (TG) on toisistaan riippumattomasti ohjattavissa olevat piirin osat toisiinsa nähden siirrettyjen kellosignaalien aikaansaamiseksi, niin että mikroprosessorien (CPU1, CPU2) toimintavaiheet siirtyvät ajallisesti toistensa suhteen.
3. Patenttivaatimuksen 1 tai 2 mukainen tietojenkäsittelylaite, tunnettu vertaamista, jotka kukin käsittävät transistori-vahvistimen (TR), jonka kytkinväli on yhdistetty tasasuuntaussilta-kytkennän (Dl, D2, D3, D4) välityksellä ensimmäisen D-kiikun (DF1) antoon (DF1A) ja toisaalta toisen D-kiikun (DF2) käänteiseen antoon (DF2AN), jolloin ensimmäisen ja toisen D-kiikun (DF1, DF2) ottoihin (DFlE, DF2E) syötetään vertailtavat signaalit ja kaikkien ensimmäisten ja toisten D-kiikkujen (DFl, DF2) kellosisäänmenot (TDF1, TDF2) on yhdistetty kahdella erillisellä linjalla (LTl, LT2) kelloon (TG), jolla vertailtavien signaalien ottoa D-kiikkuihin (DFl, DF2) ohjataan ajallisesti kulloinkin kummankin mikroprosessorin (CPU1, CPU2, kuvio 1) toimintavaiheiden mukaisesti. 15 62795
4. Patenttivaatimuksen 1 mukainen tietojenkäsittely.laite, tunnettu useista kaksikanavaisista tietojenkäsittelylaitteista, jotka käsittelevät samanaikaisesti samoja tietoja rinnakkain, jolloin valvojan (UR) kytkinkoskettimia käytetään yhdistämään kulloinkin vain yhden asianmukaisesti toimivan kaksikanavaisen tietojenkäsittely laitteen anto ohjattavaan prosessiin.
FI762907A 1976-03-22 1976-10-12 Digital databehandlingsanordning saerskilt foer jaernvaegssaekerhetsteknik FI62795C (fi)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19762612100 DE2612100A1 (de) 1976-03-22 1976-03-22 Digitale datenverarbeitungsanordnung, insbesondere fuer die eisenbahnsicherungstechnik
DE2612100 1976-03-22

Publications (3)

Publication Number Publication Date
FI762907A FI762907A (fi) 1977-09-23
FI62795B FI62795B (fi) 1982-11-30
FI62795C true FI62795C (fi) 1983-03-10

Family

ID=5973123

Family Applications (1)

Application Number Title Priority Date Filing Date
FI762907A FI62795C (fi) 1976-03-22 1976-10-12 Digital databehandlingsanordning saerskilt foer jaernvaegssaekerhetsteknik

Country Status (18)

Country Link
US (1) US4096990A (fi)
JP (1) JPS52115141A (fi)
AT (1) AT355093B (fi)
BE (1) BE852688A (fi)
CA (1) CA1078967A (fi)
CH (1) CH607142A5 (fi)
DE (1) DE2612100A1 (fi)
DK (1) DK151652C (fi)
FI (1) FI62795C (fi)
FR (1) FR2345766A1 (fi)
GB (1) GB1548218A (fi)
IN (1) IN146293B (fi)
IT (1) IT1073043B (fi)
LU (1) LU75934A1 (fi)
NL (1) NL7611317A (fi)
SE (1) SE428610B (fi)
YU (1) YU37239B (fi)
ZA (1) ZA766493B (fi)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2725922C2 (de) * 1977-06-08 1984-08-23 Standard Elektrik Lorenz Ag, 7000 Stuttgart Mehrrechnersystem zur Steuerung von trassengebundenen Verkehrsmitteln
DE2729362C2 (de) * 1977-06-29 1982-07-08 Siemens AG, 1000 Berlin und 8000 München Digitale Datenverarbeitungsanordnung, insbesondere für die Eisenbahnsicherungstechnik, mit in zwei Kanälen dieselben Informationen verarbeitenden Schaltwerken
DE2841073A1 (de) * 1978-09-21 1980-04-03 Ruhrtal Gmbh Schaltungsanordnung zur verarbeitung von elektrisch dargestellten informationen
DE2854779A1 (de) * 1978-12-19 1980-07-10 Herion Werke Kg Schaltungsanordnung
US4276593A (en) * 1979-03-30 1981-06-30 Beckman Instruments, Inc. Transfer system for multi-variable control units
DE2939935A1 (de) * 1979-09-28 1981-04-09 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Sichere datenverarbeitungseinrichtung
IT8024701A0 (it) * 1980-09-17 1980-09-17 Italtel Spa Disposizione circuitale atta a rilevare la presenza di malfunzionamenti in un sistema di elaborazione di dati utilizzante un microprocessore di tipo commerciale.
FR2512980B1 (fi) * 1981-09-14 1983-12-23 Aero Etudes Conseils
DE3137450C2 (de) * 1981-09-21 1984-03-22 Siemens AG, 1000 Berlin und 8000 München Sicherheits-Ausgabeschaltung für eine Datenverarbeitungsanlage
DE3211265C2 (de) * 1982-03-26 1984-06-20 Siemens AG, 1000 Berlin und 8000 München Zweikanaliges Fail-Safe-Mikrocomputerschaltwerk, insbesondere für Eisenbahnsicherungsanlagen
EP0096510B1 (en) * 1982-06-03 1988-07-27 LUCAS INDUSTRIES public limited company Control system primarily responsive to signals from digital computers
JPS58221453A (ja) * 1982-06-17 1983-12-23 Toshiba Corp 多重系情報処理装置
DE3332802A1 (de) * 1983-09-12 1985-03-28 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zum pruefen des ordnungsgerechten anlaufens eines zweikanaligen fail-safe-mikrocomputerschaltwerkes, insbesondere fuer eisenbahnsicherungsanlagen
JPS60105974A (ja) * 1983-11-14 1985-06-11 Nissan Motor Co Ltd 車両用制御装置の点検方法
JPS6182201A (ja) * 1984-09-29 1986-04-25 Nec Home Electronics Ltd フエイルセ−フ制御回路
DE3439563A1 (de) * 1984-10-29 1986-04-30 Siemens AG, 1000 Berlin und 8000 München Datenverarbeitungsanlage mit in zwei kanaelen dieselben daten verarbeitenden rechnern
AU568977B2 (en) * 1985-05-10 1988-01-14 Tandem Computers Inc. Dual processor error detection system
DE3739227A1 (de) * 1987-11-19 1989-06-01 Siemens Ag Datenverarbeitungsanlage mit in mehreren kanaelen dieselben daten verarbeitenden rechnern
JPH0792764B2 (ja) * 1988-05-25 1995-10-09 日本電気株式会社 マイクロプロセッサ
GB2228114B (en) * 1989-02-13 1993-02-10 Westinghouse Brake & Signal A system comprising a processor
DE4341082A1 (de) * 1993-12-02 1995-06-08 Teves Gmbh Alfred Schaltungsanordnung für sicherheitskritische Regelungssysteme
DE4407860C1 (de) * 1994-03-04 1995-04-20 Siemens Ag Doppelrechnersystem
DE4407867C1 (de) * 1994-03-04 1995-04-20 Siemens Ag Doppelrechnersystem
DE19536518C2 (de) * 1995-09-29 1998-07-09 Siemens Ag Verfahren zur Aufrechterhaltung des mikrosynchronen Betriebs von gedoppelten informationsverarbeitenden Einheiten
DE19626184C2 (de) * 1996-06-29 1998-07-30 Alexander Ernst Erdwin Lahmann Vorrichtung zum Betreiben eines Systems mit zwei funktionsmäßig in einem Rechner parallel geschalteten Prozessoren
US6393582B1 (en) * 1998-12-10 2002-05-21 Compaq Computer Corporation Error self-checking and recovery using lock-step processor pair architecture
US6948092B2 (en) * 1998-12-10 2005-09-20 Hewlett-Packard Development Company, L.P. System recovery from errors for processor and associated components
GB0602641D0 (en) * 2006-02-09 2006-03-22 Eads Defence And Security Syst High speed data processing system
DE502008002379D1 (de) * 2008-03-03 2011-03-03 Sick Ag Sicherheitsvorrichtung zur sicheren Ansteuerung angeschlossener Aktoren
CN101580073B (zh) * 2008-05-12 2012-01-25 卡斯柯信号有限公司 计算机联锁系统码位级冗余方法
JP5404437B2 (ja) * 2010-01-13 2014-01-29 株式会社東芝 安全出力装置
RU2642347C1 (ru) * 2016-08-31 2018-01-24 Общество с ограниченной ответственностью "Диалог-транс" Способ сравнения контрольных сигналов и устройство для его реализации

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1524239B2 (de) * 1965-11-16 1971-07-22 Telefonaktiebolaget Lm Ericsson, Stockholm Schaltungsanordnung zur aufrechterhaltung eines fehler freien betriebes bei einer rechenanlage mit mindestens zwei parallel arbeitenden rechengeraeten
GB1265013A (fi) * 1969-04-24 1972-03-01
US3810119A (en) * 1971-05-04 1974-05-07 Us Navy Processor synchronization scheme
FR2182259A5 (fi) * 1972-04-24 1973-12-07 Cii
IT1014277B (it) * 1974-06-03 1977-04-20 Cselt Centro Studi Lab Telecom Sistema di controllo di elaboratori di processo operanti in parallelo
US4020349A (en) * 1975-10-28 1977-04-26 Mccall Richard C Apparatus for reading and recharging condenser ionization chambers

Also Published As

Publication number Publication date
FI62795B (fi) 1982-11-30
ZA766493B (en) 1977-10-26
JPS52115141A (en) 1977-09-27
CA1078967A (en) 1980-06-03
YU259276A (en) 1983-04-27
FR2345766A1 (fr) 1977-10-21
FR2345766B1 (fi) 1980-06-20
ATA743976A (de) 1979-07-15
JPS5438029B2 (fi) 1979-11-19
US4096990A (en) 1978-06-27
CH607142A5 (fi) 1978-11-30
SE428610B (sv) 1983-07-11
DK458476A (da) 1977-09-23
DE2612100A1 (de) 1977-10-06
DK151652C (da) 1988-05-30
DK151652B (da) 1987-12-21
AT355093B (de) 1980-02-11
YU37239B (en) 1984-08-31
NL7611317A (nl) 1977-09-26
IN146293B (fi) 1979-04-14
IT1073043B (it) 1985-04-13
SE7611356L (sv) 1977-09-23
LU75934A1 (fi) 1977-05-06
GB1548218A (en) 1979-07-04
FI762907A (fi) 1977-09-23
BE852688A (fr) 1977-09-21

Similar Documents

Publication Publication Date Title
FI62795C (fi) Digital databehandlingsanordning saerskilt foer jaernvaegssaekerhetsteknik
US3921149A (en) Computer comprising three data processors
US7272681B2 (en) System having parallel data processors which generate redundant effector date to detect errors
ATE72066T1 (de) Selbstpruefende rechnerschaltungsanordnung.
JPH0792765B2 (ja) 入/出力コントローラ
GB2110855A (en) Computer-based interlocking system
KR970071268A (ko) 전자제어장치용 감시시스템
US4665522A (en) Multi-channel redundant processing systems
US3286175A (en) Binary tester for logic circuit sub-assemblies
KR20070038543A (ko) 듀얼 컴퓨터 시스템의 데이터 및/또는 명령에 대한 액세스지연 방법 및, 상응하는 지연 유닛
RU2679754C1 (ru) Релейный объектный контроллер для железнодорожной автоматики и телемеханики, способ безопасного определения состояния реле, способ безопасного управления реле, способ тестирования обмотки реле
US4222515A (en) Parallel digital data processing system with automatic fault recognition utilizing sequential comparators having a delay element therein
US20090024908A1 (en) Method for error registration and corresponding register
GB1444513A (en) Control method using computers operating in parallel
JPH0378647B2 (fi)
JPH11143841A (ja) 照合回路
EP3367242B1 (en) Method of error detection in a microcontroller unit
Steininger et al. Integral design of hardware and operating system for a DCCS
JPS6342978B2 (fi)
FI72396B (fi) Foerfarande foer aostadkommande av ett elektroniskt system somtolererar fel samt motsvarande system
Kottke et al. A generic dual core architecture with error containment
JPS5851360A (ja) エラ−・チエック方式
SU1236474A2 (ru) Устройство управлени
Duato Fault-tolerant microprocessor-based control system for multiple lift installations
JPS6373350A (ja) 転送装置

Legal Events

Date Code Title Description
MM Patent lapsed

Owner name: SIEMENS AKTIENGESELLSCHAFT