FI101180B - Adresseringsförfarande i en signalprocessor samt periferikrets som kan användas vid adresseringsförfarandet - Google Patents
Adresseringsförfarande i en signalprocessor samt periferikrets som kan användas vid adresseringsförfarandet Download PDFInfo
- Publication number
- FI101180B FI101180B FI934976A FI934976A FI101180B FI 101180 B FI101180 B FI 101180B FI 934976 A FI934976 A FI 934976A FI 934976 A FI934976 A FI 934976A FI 101180 B FI101180 B FI 101180B
- Authority
- FI
- Finland
- Prior art keywords
- address
- signal processor
- peripheral device
- memory
- conversion table
- Prior art date
Links
Landscapes
- Bus Control (AREA)
- Image Processing (AREA)
Claims (5)
1. Adresseringsförfarande i en signalprocessoranordning om-fattande en signalprocessor (20) samt en via en data- (11) 5 och adressbuss (1) till processorn kopplad perifer enhet (21), vid vilket förfarande minnesadresser adresseras till den perifera enheten under successiva funktionsperioder N (31-35) medelst signalprocessorn (20) för överföring av min-nesadressernas innehäll till databussen (11) för att användas 10 av signalprocessorn (20), och minnet av den för processorns (20) användning under funktionsperioden N avsedda perifera enheten (21) adresseras pa förhand för att bringa minnesinne-hället till databussen (11) till en punkt i början av funktionsperioden N, kännetecknat av att den perife-15 ra enhetens (21) minne adresseras via en separat omräknings-tabell (3) och den perifera enheten (21) styrs till en förut-seende funktionsform genom adressering av ett första pä förhand bestämt minnesadressomräde eller en adress och genom adressering av ett andra pä förhand bestämt minnesadressomrä-20 de eller en adress bort frän den förutseende funktionsformen.
2. Förfarande enligt patentkrav 1, kännetecknat av att den perifera enheten (21) styrs tili den förutseende funktionsformen medelst en separat signallinje (15). 25
3. Perifer enhet (21) i en signalprocessoranordning omfattan-de en signalprocessor (20) samt en via en data- (11) och adressbuss (1) tili processorn kopplad perifer enhet (21), \ kännetecknad av att den perifera enheten (21) 30 omfattar förutseende adresseringsdon (2, 3, 4, 5, 6) för förutseende adressering av minnet (9, 10).
4. Perifer enhet enligt patentkrav 3, kännetecknad av att den omfattar don (2, 3, 4, 5, 6) för överföring av den 35 perifera enheten (21) tili och frän den förutseende funk- 12 101180 tionsformen.
5. Perifer enhet enligt patentkrav 3 eller 4, kanne-tecknad av att omräkningstabellen (3) omfattar en egen 5 styrlinje (15) för uppdatering av innehället i ändringstabel-len (3) .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI934976A FI101180B1 (sv) | 1993-11-11 | 1993-11-11 | Adresseringsförfarande i en signalprocessor samt periferikrets som kan användas vid adresseringsförfarandet |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI934976A FI101180B1 (sv) | 1993-11-11 | 1993-11-11 | Adresseringsförfarande i en signalprocessor samt periferikrets som kan användas vid adresseringsförfarandet |
| FI934976 | 1993-11-11 |
Publications (4)
| Publication Number | Publication Date |
|---|---|
| FI934976A0 FI934976A0 (fi) | 1993-11-11 |
| FI934976A FI934976A (sv) | 1995-05-12 |
| FI101180B true FI101180B (sv) | 1998-04-30 |
| FI101180B1 FI101180B1 (sv) | 1998-04-30 |
Family
ID=8538932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FI934976A FI101180B1 (sv) | 1993-11-11 | 1993-11-11 | Adresseringsförfarande i en signalprocessor samt periferikrets som kan användas vid adresseringsförfarandet |
Country Status (1)
| Country | Link |
|---|---|
| FI (1) | FI101180B1 (sv) |
-
1993
- 1993-11-11 FI FI934976A patent/FI101180B1/sv not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| FI934976A (sv) | 1995-05-12 |
| FI101180B1 (sv) | 1998-04-30 |
| FI934976A0 (fi) | 1993-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100276475B1 (ko) | 마이크로 컴퓨터 시스템 | |
| US5553246A (en) | Shared bus mediation system for multiprocessor system | |
| US5125084A (en) | Control of pipelined operation in a microcomputer system employing dynamic bus sizing with 80386 processor and 82385 cache controller | |
| KR100381823B1 (ko) | 가변성의폭데이터전송들을위해조정가능한깊이/폭의fifo버퍼를포함한데이터처리시스템 | |
| US6480929B1 (en) | Pseudo-concurrency between a volatile memory and a non-volatile memory on a same data bus | |
| US4181934A (en) | Microprocessor architecture with integrated interrupts and cycle steals prioritized channel | |
| US4378589A (en) | Undirectional looped bus microcomputer architecture | |
| KR0133236B1 (ko) | 공유메모리 시스템 및 조정시스템과 조정방법 | |
| KR950033856A (ko) | 데이타 전송 제어방법과 이것에 사용하는 주변회로, 데이타 프로세서 및 데이타 처리 시스템 | |
| KR20020029760A (ko) | 집적 회로 시스템 | |
| JP2006228194A (ja) | 内部メモリデバイス間の直接的データ移動が可能な複合メモリチップおよびデータ移動方法 | |
| US6195720B1 (en) | Device and method for communication between asynchronous computer buses using an adapter | |
| KR100395383B1 (ko) | 데이터 전송 장치 | |
| KR930001584B1 (ko) | 마이크로 컴퓨터 시스템 | |
| US20060004949A1 (en) | Apparatus and method for fetching data from memory | |
| JPS63175287A (ja) | 記憶装置 | |
| US5594880A (en) | System for executing a plurality of tasks within an instruction in different orders depending upon a conditional value | |
| US6058439A (en) | Asynchronous first-in-first-out buffer circuit burst mode control | |
| US6157971A (en) | Source-destination re-timed cooperative communication bus | |
| US5634139A (en) | Microprocessor using feedback memory address to internally generate bust mode transfer period signal for controlling burst mode data transfer to external memory | |
| JP4642531B2 (ja) | データ要求のアービトレーション | |
| US6003120A (en) | Method and apparatus for performing variable length processor write cycles | |
| JPH01120660A (ja) | マイクロコンピュータ装置 | |
| FI101180B (sv) | Adresseringsförfarande i en signalprocessor samt periferikrets som kan användas vid adresseringsförfarandet | |
| US4974157A (en) | Data processing system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GB | Transfer or assigment of application |
Owner name: TELLABS OY |
|
| MA | Patent expired |