ES489547A1 - Un dispositivo para dividir una senal de entrada recurrente - Google Patents

Un dispositivo para dividir una senal de entrada recurrente

Info

Publication number
ES489547A1
ES489547A1 ES489547A ES489547A ES489547A1 ES 489547 A1 ES489547 A1 ES 489547A1 ES 489547 A ES489547 A ES 489547A ES 489547 A ES489547 A ES 489547A ES 489547 A1 ES489547 A1 ES 489547A1
Authority
ES
Spain
Prior art keywords
notably
dividing
input signal
integer divisor
television receiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
ES489547A
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of ES489547A1 publication Critical patent/ES489547A1/es
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/68—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a base which is a non-integer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/004—Counters counting in a non-natural counting order, e.g. random counters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
    • H03K23/502—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits with a base or a radix other than a power of two
    • H03K23/507—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits with a base or a radix other than a power of two with a base which is a non-integer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronizing For Television (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Television Systems (AREA)

Abstract

Un objeto del invento es crear un dispositivo del tipo descrito en el cual no se producen señales rápidas del tipo mencionado, mientras que el diseño de tal dispositivo para una gran variedad de divisores diferentes se convierte entonces en un proceso directo. El objeto de acuerdo con el invento se consigue por cuanto dicho al menos un primer elemento biestable puede ser activado exclusivamente por dichos primeros flancos, debido a que su entrada de señal de sincronismo está conectada a dicha primera conexión sin elementos lógicos intermedios que están controlados por la posición de contador, siendo activable al menos un segundo elemento de dichos elementos biestables exclusivamente por dichos segundos flancos, porque su entrada de señal de sincronismo está conectada a dicha primera conexión sin elementos lógicos intermedios que estén controlados por la posición de contador, completando el circuito contador un ciclo de 4 N-2 posiciones de cómputo durante 4 N-2 primeros y segundos intervalossucesivos, de modo que dentro de un ciclo todas las posiciones de cómputo son mutuamente diferentes durante los primeros intervalos y todas las posiciones de cómputo son mutuamente diferentes durante los primeros intervalos y todas las posiciones de cómputo son mutuamente diferentes durante los segundos intervalos, presentando un ciclo al menos dos pares de posiciones de cómputo mutuamente iguales y apareciendo al menos uno de dichos pares durante un par directamente sucesivo de un primero y un segundo intervalos. Ha de entenderse que los términos "elementos biestables dinámicos" significan aquí elementos que son capaces de cambiar su estado bajo el control de un único flanco de señal sobre su entrada de sincronismo,, sometido posiblemente a condiciones secundarias para señales presentes en su entrada o entradas de datos. Son ejemplos de tales elementos los circuitos biestables JK y los circuitos biestables D dinámicos. Una posibilidad adicional consiste en la utilización de elementos estáticos en donde un flanco de señal sobre una entrada de señal da lugar a un estado predeterminado del elemento biestable, independientemente del estado que prevalece hasta ese momento. Son ejemplos de estos elementos los circuitos biestables SR y los circuitos biestables D estáticos. Por cada ciclo, un circuito contador de acuerdo con el invento puede tener tres tipos diferentes de posiciones: a. dos posiciones iguales directamente sucesivas; b. dos posiciones mutuamente iguales que están separadas por un número par de otras posiciones; c. posiciones singulares que difieren de todas las demás posiciones dentro del ciclo. Si es necesario, un descodificador de salida adapta la forma de la señal de salida, por ejemplo con el fin de obtener una forma más simétrica. Resultará claro que el número N, en lo expuesto anteriormente, indica un número entero mayor que la unidad.
ES489547A 1979-03-16 1980-03-14 Un dispositivo para dividir una senal de entrada recurrente Expired ES489547A1 (es)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7902111A NL7902111A (nl) 1979-03-16 1979-03-16 Inrichting voor het delen van een terugkerend ingangs- signaal door een gebroken faktor f, met name voor f=n-1/2.

Publications (1)

Publication Number Publication Date
ES489547A1 true ES489547A1 (es) 1980-09-16

Family

ID=19832823

Family Applications (1)

Application Number Title Priority Date Filing Date
ES489547A Expired ES489547A1 (es) 1979-03-16 1980-03-14 Un dispositivo para dividir una senal de entrada recurrente

Country Status (12)

Country Link
US (1) US4354188A (es)
EP (1) EP0017268B1 (es)
JP (1) JPS55127734A (es)
AU (1) AU531205B2 (es)
CA (1) CA1139887A (es)
DE (1) DE3061017D1 (es)
ES (1) ES489547A1 (es)
FI (1) FI69229C (es)
HK (1) HK30183A (es)
NL (1) NL7902111A (es)
NZ (1) NZ193118A (es)
SG (1) SG13683G (es)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59181831A (ja) * 1983-03-31 1984-10-16 Toshiba Corp 可変分周器
US4587664A (en) * 1983-09-21 1986-05-06 Nec Corporation High speed frequency divider dividing pulse by a number obtained by dividing an odd number by two
SE445868B (sv) * 1984-12-12 1986-07-21 Ellemtel Utvecklings Ab Anordning for neddelning av en klockfrekvens
JPS623229A (ja) * 1985-06-28 1987-01-09 Sharp Corp 液晶駆動方式
JP2853894B2 (ja) * 1990-08-24 1999-02-03 三菱電機株式会社 分周回路及びパルス信号作成回路
JPH09114443A (ja) 1995-10-20 1997-05-02 Seiko Epson Corp 映像スケーリング装置
US6707326B1 (en) * 1999-08-06 2004-03-16 Skyworks Solutions, Inc. Programmable frequency divider
US7227920B2 (en) * 2001-06-26 2007-06-05 Nokia Corporation Circuit and method for correcting clock duty cycle
US6882229B1 (en) 2003-07-23 2005-04-19 Pericom Semiconductor Corp. Divide-by-X.5 circuit with frequency doubler and differential oscillator
DE202012011916U1 (de) 2012-12-13 2013-02-18 Heinz Polak Lawinen- und Tiefschneeband

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3189832A (en) * 1962-09-18 1965-06-15 Bell Telephone Labor Inc Pulse train repetition rate divider that divides by n+1/2 where n is a whole number
US3446947A (en) * 1965-11-30 1969-05-27 Bell Telephone Labor Inc Pulse train repetition rate divider that divides by a fractional number
JPS5017958A (es) * 1973-06-19 1975-02-25
US3906374A (en) * 1974-03-12 1975-09-16 Nasa Symmetrical odd-modulus frequency divider
US3943379A (en) * 1974-10-29 1976-03-09 Rca Corporation Symmetrical odd modulus frequency divider
US4041403A (en) * 1975-07-28 1977-08-09 Bell Telephone Laboratories, Incorporated Divide-by-N/2 frequency division arrangement

Also Published As

Publication number Publication date
JPH0255975B2 (es) 1990-11-28
JPS55127734A (en) 1980-10-02
CA1139887A (en) 1983-01-18
NZ193118A (en) 1982-11-23
EP0017268B1 (en) 1982-11-03
AU5644280A (en) 1980-09-18
DE3061017D1 (en) 1982-12-09
AU531205B2 (en) 1983-08-11
US4354188A (en) 1982-10-12
SG13683G (en) 1983-09-16
NL7902111A (nl) 1980-09-18
FI69229C (fi) 1985-12-10
FI800778A (fi) 1980-09-17
HK30183A (en) 1983-09-02
FI69229B (fi) 1985-08-30
EP0017268A1 (en) 1980-10-15

Similar Documents

Publication Publication Date Title
ES489547A1 (es) Un dispositivo para dividir una senal de entrada recurrente
CA939071A (en) Synchronous frequency shift data transmission system
IT1032972B (it) Disposizione circuitale per la sincronizzazione di un segnale d uscita con un segnale periodico pulsatorio d ingresso particolarmente per televisori
JPS5113279A (es)
ES384061A1 (es) Sistema de transmision multiplex por division en el tiempo.
CA851612A (en) Cabinet for portable television receiver
JPS52123661A (en) Digital electronic watch
GB1076557A (en) Improvements in data transmission apparatus
JPS5268303A (en) Digital data transmitter
JPS52128044A (en) High frequency noise elimination
JPS5624888A (en) Agreement detecting circuit of receiving screen
JPS5274270A (en) Clamping circuit
CA802422A (en) Television tuner input circuit
JPS5272107A (en) Circuit monitoring system
JPS51132866A (en) Full electronic clock
JPS5351911A (en) Digital display unit for receivers
CA695585A (en) Timing signal synchronizing circuits
CA564904A (en) Radar display having jitter alleviating circuit
CA727205A (en) Block signal phase shifting and synchronizing device
JPS51132865A (en) Digital display type electronic clock
AU287183B2 (en) Synchronizing circuit forthe line oscillator ina television receiver
AU425467B2 (en) Circuit arrangement for synchronising an oscillator, in particular for television receivers
CA853893A (en) Television horizontal oscillator and afc circuit
CA796426A (en) Frequency discriminators for use in electrical signal receivers
AU4918464A (en) Synchronizing circuit forthe line oscillator ina television receiver