ES2875479T3

ES2875479T3 - Procedimiento y aparato para codificación y descodificación en un sistema de comunicación que usa códigos de comprobación de paridad de baja densidad

Info

Publication number: ES2875479T3
Application number: ES12166288T
Authority: ES
Inventors: Seho Myung; Hwan-Joon Kwon; Kyung-Joong Kim; Kyeong-Cheol Yang; Hyun-Koo Yang; Jae-Yoel Kim; Hak-Ju Lee
Original assignee: Samsung Electronics Co Ltd; Academy Industry Foundation of POSTECH
Current assignee: Samsung Electronics Co Ltd; Academy Industry Foundation of POSTECH
Priority date: 2008-02-26
Filing date: 2009-02-26
Publication date: 2021-11-10
Anticipated expiration: 2029-02-26
Also published as: JP2014014192A; CN102017426B; AU2009217934A1; ES2873091T3; US20090217129A1; JP5648224B2; DK2363962T3; CY1124205T1; AU2009217934B2; CN102017426A; SG10201401192SA; LT3849088T; HUE055053T2; PL2363962T3; DK3849088T3; HRP20210936T1; LT2490337T; TWI506964B; SG188821A1; HUE060734T2

Abstract

Un procedimiento de descodificación de datos en un receptor en un sistema de retransmisión, comprendiendo el procedimiento: desmodular una señal recibida, incluyendo la señal datos de una palabra clave de comprobación de paridad de baja densidad, LDPC, en el que la palabra clave LDPC se obtiene por codificación LDPC usando una matriz de comprobación de paridad que tiene una longitud de N1, una parte de información con una longitud de información K1 y una parte de paridad con una longitud de paridad de (N1-K1), agrupándose columnas K1 en la parte de información en K1/M1 grupos de columnas, en que cada grupo de columnas comprende M1 columnas, determinar un patrón de acortamiento desde la señal desmodulada; determinar información de posición para bits de información acortados en función del patrón de acortamiento; y descodificar datos en la señal desmodulada en función de la información de posición, en que N1 es 16 200, K1 es 7200 y M1 es 360, en el que la palabra clave LDPC tiene una longitud igual a N1 bits, K1 bits de información correspondientes a la parte de información, y los N1-K1 bits de paridad correspondientes a la parte de paridad, en el que la parte de información tiene una estructura definida por: **(Ver fórmula)** en que: i = índice que indica el grupo de columnas iésimo; j = índice que indica la columna jésima en un grupo de columnas; q=(N1-K1)/M1; M1 = número de columnas por grupo de columnas; Di = un grado, es decir, un número de entradas distintas de cero, de una columna 0ésima en cada grupo de columnas iésimo; iésimo; y = posiciones de filas con un valor de 1 en una columna 0ésima en cada grupo de columnas (k = 1, 2,⋯, Di) = posiciones de filas con un valor de 1 en una columna jésima en un grupo de columnas iésimo, en el que el patrón de acortamiento se asocia con índices π (0), ,⋯ π (m-1) correspondientes a m grupos de bits de información de los grupos de bits de información K1/M1 = 20 correspondientes a los grupos de columnas en los que se acortan todos los bits de información, en que en el que KΔ = K1 - K2, siendo K2 longitud de información de una palabra clave LDPC acortada a obtener mediante el acortamiento de la palabra clave LDPC, y siendo KΔ un número de bits de información acortados, y en el que el patrón de acortamiento se determina en función de un esquema de modulación, y en el que en caso de que el esquema de modulación sea un esquema de Modulación por Desplazamiento de Fase de Cuadratura, QPSK, el patrón de acortamiento se define por una siguiente tabla, **Tabla**

Description

DESCRIPCIÓN

Procedimiento y aparato para codificación y descodificación en un sistema de comunicación que usa códigos de comprobación de paridad de baja densidad

Campo técnico

La presente invención se refiere generalmente a un sistema de comunicación que usa códigos de comprobación de paridad de baja densidad (LDPC) y más en particular a un aparato y procedimiento de codificación/descodificación para generar palabras clave LDPC que tienen diversas longitudes de palabras clave y tasas de código desde un código LDPC proporcionado en un esquema de modulación de alto orden.

Antecedentes de la técnica

En los sistemas de comunicación inalámbricos, el rendimiento por enlace disminuye significativamente debido a diversos ruidos en los canales, un fenómeno de debilitamiento y una Interferencia Intersimbólica (ISI). Por tanto, para proporcionar sistemas de comunicaciones digitales de alta velocidad, que necesitan una alta fiabilidad y rendimiento de datos, tal como la comunicación móvil de próxima generación, retransmisión digital r Internet portátil, es importante desarrollar tecnologías para superar los ruidos del canal, el debilitamiento y la ISI. Recientemente, un estudio intensivo de un código de corrección de error se ha realizado como un procedimiento para incrementar la fiabilidad de la comunicación recuperando eficazmente la información distorsionada.

El código LDPC, es decir, un tipo de código de corrección de error, se define generalmente como una matriz de comprobación de paridad, y puede representarse usando un gráfico bipartito, que se denomina gráfico Tanner. El gráfico bipartito significa que los vértices que constituyen el gráfico se dividen en dos tipos diferentes, y el código LDPC se representa con el gráfico bipartito compuesto de vértices, algunos de los cuales se llaman nodos variables y otros que se llaman nodos de comprobación. Los nodos variables se mapean uno a uno en los bits codificados.

La Figura 1 ilustra un ejemplo de una matriz H1 de comprobación de paridad del código LDPC que tiene 4 filas y 8 columnas.

En referencia a la Figura 1, ya que el número de columnas es 8, la matriz H1 de comprobación de paridad es un código LDPC que genera una palabra clave de longitud 8, y las columnas se mapean en 8 bits codificados.

La Figura 2 ilustra un gráfico Tanner correspondiente a la matriz H1 de comprobación de paridad de la Figura 1. En referencia a la Figura 2, el gráfico Tanner del código LDPC incluye 8 nodos x1 (202), x2 (204), x3 (206), x4 (208), x5 (210), x6 (212), x7 (214) y x8 (216) variables y 4 nodos 218, 220, 222 y 224 de comprobación. Una columna iésima y una fila jésima en la matriz H1 de comprobación de paridad del código LDPC se mapean en un nodo xi variable y un nodo jésimo de comprobación, respectivamente. Además, un valor de 1, es decir, un valor distinto de cero, en el punto donde la columna iésimay la fila jésima en la matriz H1 de comprobación de paridad del código LDPC se cruzan entre sí, indica que existe un borde entre el nodo xi variable y el nodo jésimo de comprobación en el gráfico Tanner como se ilustra en la Figura 2.

En el gráfico Tanner del código LDPC, un grado del nodo variable y el nodo de comprobación indica el número de bordes conectados a cada nodo respectivo y el grado es igual al número de entradas distintas de cero en la columna o fila correspondiente al nodo pertinente en la matriz de comprobación de paridad del código LDPC. Por ejemplo, en la Figura 2, los grados de los nodos x1 (202), x2 (204), x3 (206), x4 (208), x5 (210), x6 (212), x7 (214) y x8(216) variables son 4, 3, 3, 3, 2, 2, 2 y 2, respectivamente, y los grados de los nodos 218, 220, 222 y 224 de comprobación son 6, 5, 5 y 5, respectivamente. Además, los números de las entradas distintas de cero en las columnas de la matriz H1 de comprobación de paridad de la Figura 1, que se corresponden con los nodos variables de la Figura 2, coinciden con sus grados 4, 3, 3, 3, 2, 2, 2 y 2, respectivamente, y los números de las entradas distintas de cero en las filas de la matriz H1 de comprobación de paridad de la Figura 1, que se corresponden con los nodos de comprobación de la Figura 2, coinciden con sus grados 6, 5, 5 y 5 respectivamente.

Para expresar el grado de distribución para los nodos del código LDPC, una relación del número nodos variables de grado i con el número total de nodos variables se define como fi y la relación del número de nodos de comprobación de grado j respecto al número total de nodos de comprobación se define como g¡. Por ejemplo, para el código LDPC correspondiente a las Figuras 1 y 2, f2=4/8, f3=3/8, f4=1/8 y fj=0 para i^2, 3, 4; y g5=3/4, g6=1/4 y g=0 para j^5,6. Cuando una longitud del código LDPC, es decir, el número de columnas, se define como N y el número de filas se define como N/2, la densidad de las entradas distintas de cero en la matriz de comprobación de paridad total que tiene la distribución anterior de grados se computa como la Ecuación (1) mostrada.

2 f2N I f j N 4 f4N _ 5,25

N -N /2 N .....................

En la ecuación (1), a medida que se incrementa N, la densidad de los 1 en la matriz de comprobación de paridad disminuye. En general, para el código LDPC, debido a que la longitud de palabra clave N es inversamente proporcional a la densidad de las entradas distintas de cero, el código LDPC con una gran N tiene una densidad muy baja de entradas distintas de cero. El término "baja densidad" en el nombre del código LDPC se origina a partir de la anterior relación.

La Figura 3 ilustra esquemáticamente un código LDPC adoptado como la tecnología estándar en la transmisión Satélite de Radiodifusión de Vídeo Digital de segunda generación (DVB-S2), que es uno de los estándares de radiodifusión digital de Europa.

En la Figura 3, N1 y K1 indican una longitud de palabra clave y una longitud de información (o longitud de palabra de información) de un código LDPC, respectivamente y (N1-K1) proporciona una longitud de paridad. Además, los números enteros Mi y q satisfacen q= (Ni-Ki)/Mi. Preferentemente, K 1/M 1 es un número entero. En referencia a la Figura 3, una estructura de una parte de paridad, es decir, la columna K-iésima hasta la columna (N-i-1)ésima, en la matriz de comprobación de paridad, tiene una forma diagonal doble. Por tanto, en cuanto a la distribución de grado sobre columnas correspondiente a la parte de paridad, todas las columnas tienen un grado 2, excepto por la última columna que tiene un grado de 1.

En la matriz de comprobación de paridad, una parte de información, es decir una columna 0ésima hasta la columna (K1-1)ésimase crea usando las siguientes reglas.

Regla 1: un total K1/M 1 grupos de columnas se genera agrupando las columnas Ki correspondientes a la palabra de información en la matriz de comprobación de paridad en múltiples grupos incluyendo cada uno Mi columnas. Un procedimiento para formar columnas que pertenece a cada grupo de columnas sigue la Regla 2 a continuación.

Regla 2: primero, se determinan las posiciones de los 1 en cada columna 0ésima y los grupos de columnas iésimos (donde i=1,...,KilMi). Cuando un grado de la columna oés¡ma en cada grupo de columnas iés¡m° se indica mediante D-i, si las d (J) »(2> d (° /) R ^ ( k = 12 D ) posiciones de filas con 1 se asumen como *'•**’ í o ’ las posiciones de ‘ -J v ’ ’ •"* ' , de filas con 1 se definen como se muestra en la Ecuación 2, en una columna jésima (donde j=1,2,...,M1-1) en un grupo de columnas iésimas.

Rf? =(R % U

k = 1,2,

De acuerdo con las anteriores reglas, puede apreciarse que los grados de columnas que pertenecen al grupo de columnas iésimas son todos iguales a Di. Para un mejor entendimiento de una estructura de un código LDPC DVD-S2 que almacena información en el matriz de comprobación de paridad de acuerdo con las anteriores reglas, se proporcionará el siguiente ejemplo más detallado.

Como un ejemplo detallado, para Ni=30, Ki=15, Mi=5, y q=3, tres secuencias para la información de las posiciones de filas con 1 para columnas 0ésimas en 3 grupos de columnas pueden expresarse como sigue. En este caso, estas secuencias se denominan "secuencias de posición peso-1"

K o = 0, * $ = 1, * $ = 2,

* $ = 0 , * $ = 11 , * $ = 13 ,

* 3,o = 0, * 3$ = 10 , * $ = 14.

En referencia a la secuencia de posición peso-1 para las columnas 0ésimas en cada grupo de columnas, solo las secuencias de posición correspondientes pueden expresarse como sigue para cada grupo de columnas. Por ejemplo:

0 1 2

0 11 13

0 10 14.

Es decir, la secuencia de posición peso-1 iésima en la línea iésima representa secuencialmente la información de las posiciones de filas con 1 para el grupo de columnas iésimo.

Es posible generar un código LDPC que tenga el mismo concepto que el del código LDPC DVB-S2 ilustrado en la Figura 4, formando una matriz de comprobación de paridad usando la información correspondiente al ejemplo detallado, y las Reglas 1 y 2.

Se conoce que el código LDPC DVB-S2 diseñado de acuerdo con las Reglas 1 y 2 puede codificarse eficazmente usando la forma estructural. Las etapas respectivas en un procedimiento de realización de codificación LDPC usando la matriz de comprobación de paridad basada en DVB-S2 se describirán a continuación a modo de ejemplo.

En la siguiente descripción, como un ejemplo en detalle, un código LDPC DVB-S2 con Ni=16200, Ki=10 800, Mi=360 y q=15 experimenta un procedimiento de codificación. Por conveniencia, los bits de información con una longitud Ki se representan como i0,i1,...,ik1-1), y los bits de paridad con una longitud (Ni-Ki) se expresan como (p0,pv..,pwi-Ki-1). Etapa 1: un codificador LDPC inicializa bits de paridad como sigue:

Po= P l = ■■■ = Av,-A',-1 = 0

Etapa 2: el codificador LDPC lee la información en filas donde un 1 se ubica en un grupo de columnas a partir de una secuencia de posición peso-1 0ésima fuera de las secuencias almacenadas que indican la matriz de comprobación de paridad.

0 2084 1613 1548 1286 1460319642972481 33693451 46202622

6,

3369,

R$j¡> = 3451, R™ = 4620, R™ = 2622.

El codificador LDPC actualiza particularmente bits de paridad px de acuerdo con la Ecuación (3), usando la R. ^(JO

información de lectura y el primer bit i0 de información. En este caso, x es un valor de para k=1,2,..., 13.

En la Ecuación (3) px=px©o también puede expresarse como px ^ px©io, y © representa la adición binaria.

Etapa 3: el codificador LDPC determina un valor de la Ecuación (4) para los siguientes 359 bits im de información (donde m=1, 2,..., 359) después de i0

{x+ ím m o d M ^x g J m o d ^ ,M] =360, m = 1,2,...359 (4)

^(í=1.2,...,13)

En la Ecuación (4), x es un valor de ■Debería apreciarse que la Ecuación 4 tiene el mismo concepto que la Ecuación (2).

A continuación, el codificador LDPC realiza una operación similar a la Ecuación (3) usando los valores encontrados

en la r E-cuación (4). ^ Es decir, el codificad Jor L ^DPC ac 4tualiza u b.ivts J de paridad J r { x ■ + ( " m m o d A * / ■ ,W lm o ' O j L - K , l ) " para im. Por ejemplo, para m=1, es decir para h el codificador LDPC actualiza bits de paridad p(x+q)mod(N1-K1) tal como se define en la Ecuación (5).

Pi5= P\s®h» Pim = Pvm ® *i > P\eis ~ P\m ® h'

A 563 = A 563 ® h> A 301 = Pim © j'i> Piáis = Pws®h>

A211 = A3211 ®h> A1312 ~ P aíu ®.*i » A2496 ~ Pia96 ®*i> • .................(5) Pssu = Pnu ® h > Psm ~ A3466® zi> P^asís= Pms ® *i > .

Pim = A2637 ® h .

En la Ecuación (5), q=15. El codificador LDPC realiza el anterior procedimiento para m=1,2,..., 359, de la misma manera antes descrita.

Etapa 4: al igual que en la Etapa 2, el codificador LDPC lee la información de la primera secuencia de posición peso-¹i?^{2*0 (^=1> 2. ■■■13) para un bit ¡36ode información número 361, y actualiza un px particular, donde x es El}codificador LDPC actualiza P{x+(m mod ÍW1)3q}mod(N1-K1), m = 361,362,...,719, aplicando de manera similar la Ecuación (4) a los siguientes 359 bits isei, Í362,..., Í719 de información después de Í360.

Etapa 5: el codificador LDPC repite las Etapas 2, 3, y 4 para todos los grupos que tienen 360 bits de información.

Etapa 6: el codificador LDPC determina finalmente los bits de paridad usando la Ecuación (6).

P ¡-P ¡® P ¡-u i = l ’2.....N ¡ - K ¡ - \ : ................ (6)

Los bits de paridad pi, de la Ecuación (6) han sufrido una codificación LDPC.

Tal como se ha descrito antes, DVB-S2 realiza la codificación tal como se describe en las etapas 1 a 6.

Divulgación

Problema técnico

Para aplicar el código LDPC al sistema de comunicación actual, el código LDPC debería diseñarse para ser adecuado para la tasa de datos requerida en el sistema de comunicación. En particular, los códigos LDPC que tienen diversas longitudes de palabra clave son necesarios para soportar diversas tasas de datos de acuerdo con los requisitos del sistema en un sistema de comunicación adaptable que emplea Solicitud de Retransmisión Automática Híbrida (HARQ) y Modulación y Codificación Adaptable (AMC), y también en un sistema de comunicación que soporta diversos dispositivos de retransmisión.

Sin embargo, como se ha descrito antes, el código LDPC usado en los sistemas DVB-S2 tiene solo dos tipos de longitud de palabra clave debido a su uso limitado, y cada tipo de código LDPC usa una matriz de comprobación de paridad independiente. Por consiguiente, existe en la técnica una necesidad desde hace tiempo de un procedimiento para soportar diversas longitudes de código de palabra clave para incrementar la extensibilidad y flexibilidad del sistema. En particular, en el sistema DVB-S2, la transmisión de datos con varios cientos a miles de bits es necesaria para transmitir información de señalización. Sin embargo, ya que solo están disponibles 16200 y 64 800 para una longitud del código LDPC DVB-S2, todavía existe la necesidad de soporte de diversas longitudes de palabra clave. Sin embargo, ya que almacenar matrices de comprobación de paridad independientes para respectivas longitudes de palabra clave del código LDPC puede reducir la eficacia de la memoria, también existe la necesidad de un esquema capaz de soportar eficazmente diversas longitudes de palabra clave desde la matriz de comprobación de paridad existente, sin necesitar una nueva matriz de comprobación de paridad.

Se aprecia que las fiabilidades de bits incluidas en los símbolos de modulación de alto orden son diferentes cuando la modulación de alto orden se usa en el sistema de comunicación que necesita código LDPC con diversas longitudes de palabra clave, a diferencia de cuando se aplica la modulación de alto orden en el sistema de comunicación que emplea Modulación por Desplazamiento de Fase Binaria (BPSK) o Modulación por Desplazamiento de Fase de Cuadratura (QPSK).

Para demostrar la diferencia de fiabilidad en la modulación de alto orden, se realizará ahora una descripción a continuación en cuanto a constelaciones de señal para la Modulación de Amplitud de Cuadratura (QAM), que es la modulación de alto orden usada normalmente en sistemas de comunicación. Un símbolo modulado QAM incluye una parte real y una parte imaginaria, y diversos símbolos de modulación pueden generarse diferenciando magnitudes y signos de sus partes reales y partes imaginarias. La QAM se describirá junto con la modulación QPSK para proporcionar más claramente los detalles de las características QAM.

(a) de la Figura 5 ilustra esquemáticamente una constelación de señal para una modulación QPSK convencional.

En referencia a (a) de la Figura 5, y0 determina un signo para una parte real mientras que yi determina un signo para una parte imaginaria. Es decir, un signo de la parte real es más (+) para y0=0, y menos (-) para y0=1. Además, un signo de la parte imaginaria es más (+) para yi=0 y menos (-) para yi=1. Ya que y0 e yi son iguales en probabilidad de ocurrencia de errores, ya que son bits de indicación de signos que Indican respectivamente signos de la parte real y la parte imaginaria, las fiabilidades de (y0, yi) de bits que se corresponden con una señal de modulación son iguales en la modulación QPSK. Para y0,q e yi,q, el segundo índice de subíndice q indica una salida qésima de bits incluidos en una señal de modulación.

(b) de la Figura 5 ilustra esquemáticamente una constelación de señal para una modulación convencional de 16-QAM.

En referencia a (b) de la Figura 5, (y0, yi, y2, y3) corresponden a bits de una señal de modulación. Más específicamente, los bits y0 e y2 determinan un signo y una magnitud de la parte real, respectivamente, mientras los bits yi e y3 determinan un signo y una magnitud de la parte imaginaria, respectivamente. Es decir, y0 e yi determinan signos de la parte real y la parte imaginaria de la señal de modulación, mientras que y2 e y3 determinan magnitudes de la parte real y la parte imaginaria de la señal de modulación. Ya que la distinción de un signo de una señal modulada es más fácil que la distinción de una magnitud de la señal modulada, y2 e y3 son mayores en probabilidad de ocurrencia de errores que y0e yi. Por tanto, en términos de probabilidad de no ocurrencia de errores (es decir, fiabilidades) de los bits, y0= yi>y2=y3. Es decir, los bits (y0, yi, y2, y3), que se incluyen en una señal de modulación QAM, a diferencia de los de una señal de modulación QPSK, tienen diferentes fiabilidades.

En una modulación de 16-QAM, entre 4 bits que constituyen una señal, 2 bits determinan signos de la parte real y la parte imaginaria de la señal y los 2 bits restantes solo necesitan determinar magnitudes de la parte real y la parte imaginaria de la señal. De esta manera, los órdenes de (y0, yi, y2, y3) y un papel de cada bit se someten a cambios.

(c) de la Figura 5 ilustra esquemáticamente una constelación de señal para una modulación convencional de 64-QAM.

De entre (yo, yi, y2, y3, y4, ys), que se corresponden con bits de una señal de modulación, los bits yo, y2 e y4 determinan una magnitud y un signo de la parte real, e yi, y3 e ys determinan una magnitud y un signo de la parte imaginaria. En este caso, yo e yi determinan signos de la parte real y la parte imaginaria, respectivamente, y una combinación de y2 e y4 y una combinación de y3 e ys determinan magnitudes de la parte real y la parte imaginaria, respectivamente. Como se ha descrito antes, ya que distinguir signos de la señal modulada es más fácil que distinguir magnitudes de la señal modulada, las fiabilidades de yo e yi son mayores que las fiabilidades de y2, y3, y4 e ys.

Los bits y2 e y3 se determinan dependiendo de si una magnitud del símbolo modulado es mayor o menor de 4 y los bits y4 e ys se determinan de acuerdo con si la magnitud del símbolo modulado está más cerca de 4 o 0, con 2 centrado entremedias, o más cerca de 4 o de 8 con 6 centrado. Por consiguiente, un intervalo en el que la magnitud se determina mediante y2 e y3 es 4, mientras que un intervalo para y4 e ys es 2. Por tanto, y2 e y3 son mayores que y4 e ys en fiabilidad. Como resultado, yo=yi>y2=y3>y4=ys en términos de probabilidades de no ocurrencia de errores (es decir, fiabilidades) de los bits.

En la modulación de 64-QAM, de 6 bits que constituyen una señal, 2 bits determinan signos de la parte real y la parte imaginaria de la señal y 4 bits solo necesitan determinar magnitudes de la parte real y la parte imaginaria de la señal. Por consiguiente, los órdenes de (yo, yi, y2, y3, y4, ys) y un papel de cada bit se someten a cambios. Incluso en una constelación de señal de 2s6-QAM o superior, los papeles y fiabilidades de los bits que constituyen una señal de modulación son diferentes tal como se ha descrito antes. Por consiguiente, una descripción detallada de los mismos se omite en el presente documento.

Tian, y col, Construction of Rate-Compatible LDPC Codes Utilizing Information Shortening and Parity Puncturing, Journal on Wireless Communications and Networking 2oos^ 789-79s, desvela la aplicación de acortamiento (y perforación) en asociación con códigos LDPC. Ambas técnicas se implementan, en el lado del transmisor, omitiendo los símbolos de código acortados y perforados cuando se transmite la palabra clave a un receptor. En Tian, y col., el acortamiento corresponde al uso de ceros en lugar de datos de carga útil de un cierto número de bits de información más izquierdos en el proceso de codificación/descodificación.

En resumen, en la modulación BPSK o QPSK, no es necesario considerar un esquema de modulación cuando se determinan patrones de acortamiento y perforación ya que como las fiabilidades de los bits incluidos en un símbolo son iguales, las fiabilidades de los bits de palabras clave también son iguales en una palabra clave LDPC que ha sufrido un acortamiento o perforación. Sin embargo, en la modulación de alto orden tal como i6-QAM, 64-QAM y 2s6-QAM, ya que los roles y fiabilidades de los bits incluidos en un símbolo son diferentes, cuando un esquema de modulación y un esquema de constelación de señal/mapeo de bits (mapeo de bits en la constelación de señal) se han determinado, la fiabilidad de cada bit de palabra clave en una palabra clave LDPC, después de que sufra el acortamiento o perforación, puede ser diferente de la de la palabra clave LDPC antes de que sufra el acortamiento o perforación.

Por tanto, existe la demanda de un aparato y procedimiento para generar un código LDPC usando acortamiento o perforación en consideración de la modulación de alto orden.

Solución técnica

La presente invención se ha diseñado para abordar al menos los problemas y/o desventajas anteriores y proporcionar al menos las ventajas descritas a continuación. Por consiguiente, se proporciona un procedimiento para descodificar datos en un receptor en un sistema de retransmisión como se define en la reivindicación independiente i. Además, un aparato configurado para realizar ese procedimiento de descodificación se define en la reivindicación independiente 3. Un aparato en el que se genera una palabra clave LDPC por codificación de datos LDPC usando una matriz de comprobación de paridad y un patrón de acortamiento se define en la reivindicación independiente s.

La presente invención proporciona un procedimiento y aparato de codificación/descodificación para proporcionar un rendimiento óptimo considerando una estructura DVB-S2 en un sistema de comunicación que usa códigos LDPC.

Efectos ventajosos

La presente invención puede generar un código LDPC separado con una longitud de palabra clave diferente usando información sobre la matriz de comprobación de paridad proporcionada en el sistema de comunicación que usa modulación de alto orden y un código LDPC.

Además, las realizaciones de la presente invención pueden realizar acortamiento usando diferentes patrones de acortamiento de acuerdo con esquemas de modulación.

Descripción de los dibujos

Los anteriores y otros aspectos, características y ventajas de ciertas realizaciones de la presente invención serán más aparentes a partir de la siguiente descripción tomada junto con los dibujos adjuntos, en los que:

la Figura 1 ilustra un ejemplo de una matriz de comprobación de paridad de un código LDPC de longitud 8; la figura 2 ilustra un gráfico Tanner para una matriz de comprobación de paridad de un código LDPC de longitud 8;

la Figura 3 ilustra una estructura esquemática de un código LDPC DVB-S2;

la Figura 4 ilustra un ejemplo de una matriz de comprobación de paridad de un código LDPC DVB-S2;

(a) de la Figura 5 ilustra esquemáticamente una constelación de señal para una modulación convencional QPSK usada en un sistema de comunicación digital;

(b) de la Figura 5 ilustra esquemáticamente una constelación de señal para una modulación convencional de 16-QAM usada en un sistema de comunicación digital;

(c) de la Figura 5 ilustra esquemáticamente una constelación de señal para una modulación convencional de 64-QAM usada en un sistema de comunicación digital;

la Figura 6 es un diagrama de bloques de un transceptor en un sistema de comunicación que usa un código LDPC; (a) de la Figura 7 ilustra un ejemplo de una constelación de señal/mapeo de bits en una modulación de 16-QAM; (b) de la Figura 7 ilustra un ejemplo de una constelación de señal/mapeo de bits modificada mediante acortamiento en modulación de 16-QAM;

(a) de la Figura 8 ilustra un ejemplo de una constelación de señal/mapeo de bits en modulación de 64-QAM; (b) de la Figura 8 ilustra un ejemplo de una constelación de señal/mapeo de bits modificada mediante acortamiento en modulación de 64-QAM;

la Figura 9 ilustra un procedimiento para generar un código LDPC con una longitud de palabra clave diferente a partir de una matriz de comprobación de paridad de un código LDPC almacenado de acuerdo con una realización de la presente invención;

la Figura 10 ilustra un diagrama de bloques de un aparato de transmisión que usa un código LDPC acortado propuesto de acuerdo con una realización de la presente invención;

la Figura 11 ilustra un diagrama de bloques de un aparato de transmisión que usa un código LDPC perforado/acortado propuesto de acuerdo con una realización de la presente invención;

la Figura 12 ilustra un diagrama de bloques de un aparato de recepción que usa un código LDPC al que se aplica un acortamiento propuesto, de acuerdo con una realización de la presente invención;

la Figura 13 ilustra un diagrama de bloques de un aparato de recepción que usa un código LDPC al que se aplican un acortamiento y perforación propuesto, de acuerdo con una realización de la presente invención; y la Figura 14 ilustra un diagrama de flujo de una operación de recepción de un aparato de recepción de acuerdo con una realización de la presente invención.

A través de los dibujos, se entenderá que los mismos números de referencia se refieren a los mismos elementos, características y estructuras.

Modo para la invención

La siguiente descripción en referencia a los dibujos adjuntos se proporciona para ayudar a tener un entendimiento completo de las realizaciones de la invención como se define mediante las reivindicaciones.

Esto incluye diversos detalles específicos para ayudar en ese entendimiento, pero estos no deberían interpretarse como limitaciones. Por consiguiente, los expertos en la materia reconocerán que diversos cambios y modificaciones de las realizaciones descritas en el presente documento pueden realizarse sin apartarse del alcance de la presente invención. Además, las descripciones de funciones y construcciones bien conocidas se omiten por claridad y concisión

Además, los términos y palabras usadas en la siguiente descripción y reivindicaciones no se limitan a los significados bibliográficos, sino que se usan mediante el inventor para permitir un entendimiento claro y consistente de la presente invención. Por consiguiente, debería ser aparente para los expertos en la materia que la siguiente descripción de las realizaciones de la presente invención se proporciona por motivos únicamente de ilustración y no con el fin de limitar la invención tal como se define mediante las reivindicaciones adjuntas.

La siguiente descripción de las realizaciones de la presente invención proporciona un procedimiento para soportar un código LDPC con diversas longitudes de palabra clave adecuadas para modulación de alto orden, usando una matriz de comprobación de paridad de un código LDPC estructurado con una forma particular. Además, la descripción de las realizaciones de la presente invención proporciona un aparato para soportar diversas longitudes de palabras clave de acuerdo con la modulación de alto orden en un sistema de comunicación que usa un código LDPC en una forma particular, y un procedimiento para controlar el mismo. En particular, la descripción de las realizaciones de la presente invención proporciona un procedimiento para generar un código LDPC usando una matriz de comprobación de paridad de un código LDPC determinado, siendo el código LDPC generado menor que el código LDPC proporcionado, y un aparato del mismo.

La Figura 6 es un diagrama de bloques de un transceptor en un sistema de comunicación que usa un código LDPC.

En referencia a la Figura 6, un mensaje u se introduce en un codificador 611 LDPC en un transmisor 610 antes de que se transmita a un receptor 630. El codificador 612 LDPC codifica el mensaje de entrada u, y envía la señal c codificada a un modulador 613. El modulador 613 modula la señal c codificada, y transmite la señal s modulada al receptor 630 sobre un canal 620 inalámbrico. Un desmodulador 631 en el receptor 630 desmodula la señal r recibida, y envía la señal x desmodulada a un descodificador 633 LDPC. El decodificador 633 LDPC descodifica la señal x desmodulada, teniendo como resultado una estimación u del mensaje basándose en los datos recibidos a través del canal 620 inalámbrico.

El codificador 611 LDPC genera una matriz de comprobación de paridad de acuerdo con una longitud de palabra clave requerida por un sistema de comunicación, usando un esquema preestablecido. En particular, de acuerdo con una realización de la presente invención, un codificador LDPC soportará diversas longitudes de palabra clave usando el código LDPC sin la necesidad separada de información adicional almacenada.

De acuerdo con una realización de la presente invención, un procedimiento de adquisición de diversas longitudes de palabras clave a partir de un código LDPC proporcionado usa acortamiento o perforación. Los procedimientos que optimizan el rendimiento aplicando acortamiento o perforación en un código LDPC de acuerdo con una tasa de código o una longitud de palabra clave se conocen actualmente. Sin embargo, en la mayoría de los casos, ya que el procedimiento conocido para la determinación de los patrones de acortamiento y perforación realiza el procedimiento de optimización considerando solo la Modulación por Desplazamiento de Fase Binaria (BPSK) o Modulación por Desplazamiento de Fase de Cuadratura (QPSK), solo un patrón de acortamiento y/o perforación optimizado puede existir para un código LDPC determinado.

Sin embargo, los patrones de perforación y acortamiento optimizados cuando se ha determinado un esquema de constelación de señal/mapeo de bits en la modulación de alto orden pueden ser diferente de los de la modulación BPSK o QPSK.

En la modulación BPSK o QPSK, ya que las fiabilidades de los bits incluidos en un símbolo son iguales, las fiabilidades de los bits de palabra clave en una palabra clave LDPC después de que sufra el acortamiento o perforación también son iguales. Por consiguiente, no existe la necesidad de considerar un esquema de modulación en el procedimiento de determinación de los patrones de acortamiento y perforación. Sin embargo, como se ha descrito antes, en la modulación de alto orden, tal como 16-QAM, 64-QAM y 256-QAM, ya que las fiabilidades de los bits incluidos en el símbolo son diferentes, cuando un esquema de modulación y un esquema de constelación de señal/mapeo de bits se han determinado, la fiabilidad de cada bit de palabra clave en una palabra clave LDPC después de que sufra el acortamiento o perforación puede ser diferente de la de la palabra clave LDPC antes de que sufra el acortamiento o perforación.

(a) de la Figura 7, (b) de la Figura 7, (a) de la Figura 8 y (b) de la Figura 8 ilustran ejemplos de mapeo de bits en los que los bits se mapean en un símbolo de acuerdo con grados de nodos variables en una palabra clave LDPC, para 16-QAM y 64-QAM, respectivamente. Más específicamente, (a) de la Figura 7 ilustra un ejemplo de una constelación de señal/mapeo de bits en modulación de 16-QAM y (b) de la Figura 7 ilustra un ejemplo de una constelación de señal/mapeo de bits modificado mediante acortamiento en modulación de 16-QAM. Por conveniencia, una palabra clave LDPC se divide en el presente documento en un bloque parcial de 8 o 12 bits.

En referencia a (a) de la Figura 7, y0 e y1 indican la alta fiabilidad de bits que determinan los signos de una parte real y una parte imaginaria en un símbolo 16-QAM, respectivamente. Es decir, la relación de fiabilidad entre los bits es y0 = y-i > y2 = y3. En (a) de la Figura 7, ya que y1 e y3 se mapean en una parte de bits de palabra clave LDPC correspondiente a los nodos variables de grado más alto, 1/2 de los nodos variables de grado más alto se mapean en una parte de mayor fiabilidad mientras que el otro 1/2 se conecta a una parte de baja fiabilidad.

Asumiendo que la mitad de los nodos variables de grado más alto sufren un acortamiento tal como se ilustra en (b) de la Figura 7, cuando los bits de símbolo correspondientes al nodo variable de grado más alto no acortado se consideran en la palabra clave LDPC acortada, 7/8 del nodo variable de grado más alto se mapea en y3 y el otro 1/8 se mapea en y-i. Es decir, la relación de bits es muy diferente de la que ocurre antes del acortamiento.

De manera similar, (a) de la Figura 8 ilustra un ejemplo de una constelación de señal/mapeo de bits en una modulación de 64-QAM y (b) de la Figura 8 ilustra un ejemplo de una constelación de señal/mapeo de bits modificado mediante acortamiento de una modulación de 64-QAM.

En (a) de la Figura 8, una relación de fiabilidad entre los bits incluidos en un símbolo es y0 = y1 > y2 = y3 > y4 = y5. En este caso, puede apreciarse que 1/3 de nodos variables con el grado más alto en la palabra clave LDPC se mapean en el bit y5 de fiabilidad más baja. Sin embargo, cuando 2/3 de los nodos variables de grado más alto sufren un acortamiento como se ilustra en (b) de la Figura 8, puede entenderse que 5/6 de los restantes nodos variables de grado más alto no acortados se mapeen en el bit y5 de fiabilidad más baja, por lo que la relación de bits es diferente de la que ocurre antes del acortamiento.

Cuando el esquema de modulación de alto orden y el esquema de constelación de señal/mapeo de bits se fijan para un código LDPC como se ha descrito antes, el patrón de acortamiento o perforación usado en la modulación BPSK o QPSK, podría no ser adecuado ya que una relación del bit de palabra clave LDPC mapeado en cada bit de un símbolo de modulación es muy diferente de acuerdo con la técnica de acortamiento.

También se conoce que en el caso de un código LDPC, la distribución de grado de una matriz de comprobación de paridad de su código LDPC optimizado es muy diferente de acuerdo con el esquema de modulación. Es decir, la distribución de grado de un código LDPC optimizado para modulación BPSK o QPSK y las distribuciones de grado de códigos LDPC optimizados para 16-QAM, 64-QAM y 256-QAM son diferentes.

Por razones similares, es obvio que cuando se asume que se proporciona un código LDPC que tiene una distribución de grado, el patrón de acortamiento o perforación optimizado es diferente de acuerdo con el esquema de modulación de alto orden. Por consiguiente, un patrón de acortamiento debería determinarse considerando un esquema de modulación previsto para encontrar un patrón de acortamiento o perforación optimizado de un código LDPC.

El acortamiento se describirá ahora a continuación antes de una descripción de un procedimiento para determinar un patrón de acortamiento o perforación en consideración de un esquema de modulación. El término “acortamiento” como se usa en el presente documento hace referencia a un procedimiento que no transmite sustancialmente una parte especificada de una palabra clave LDPC, después de generar la palabra clave LDPC a partir de una matriz de comprobación de paridad proporcionada en particular mediante la realización de codificación LDPC. Para un mejor entendimiento del acortamiento, una matriz de comprobación de paridad del código LDPC DVB-S2 ilustrado en la Figura 3 se describirá en más detalle a continuación.

Para la matriz de comprobación de paridad del código LDPC DVB-S2 ilustrado en la Figura 3, la longitud total es Ni, donde los bits (io, ii, ..., íki-i ) de información de longitud Ki se corresponden con una parte delantera de la matriz de comprobación de paridad, y los bits (po, pi, ..., pni-ki-i ) de paridad de longitud (Ni-Ki) se corresponden con una parte trasera de la matriz de comprobación de paridad. Comúnmente, los bits de información tienen libremente un valor de 0 o 1, y la técnica de acortamiento limita los valores de dicha información en una parte particular que se somete a acortamiento. Por ejemplo, acortar Ns bits de información io a Íns-i significa comúnmente que io = iNs-i.

Es decir, al limitar los valores para Ns bits de información io hasta íns-i , a 0, la técnica de acortamiento puede obtener el mismo efecto que al no usar sustancialmente Ns columnas delanteras en la matriz de comprobación de paridad del código LDPC DVB-S2 ilustrado en la Figura 3. El término “acortamiento” se origina actualmente a partir de la operación de limitación antes describa. Por tanto, aplicar el acortamiento en este caso también significa considerar valores de los bits de información acortados, como 0.

Con respecto a la técnica de acortamiento, cuando el sistema se configura, un transmisor y un receptor pueden compartir o generar la misma información de posición para los bits de información acortados. Por tanto, aunque el transmisor no ha transmitido los bits acortados, el receptor puede realizar la descodificación, sabiendo ya que los bits de información en las posiciones correspondientes de los bits acortados tienen un valor de 0.

En la técnica de acortamiento, ya que una longitud de una palabra clave que el transmisor transmite actualmente es Ni-Ns y una longitud de una palabra de información es Ki-Ns, la tasa de código se convierte en (Ki - Ns)/(Ni - Ns) que es siempre menor que la primera tasa de código Ki/N i determinada. Generalmente, una técnica de perforación puede aplicarse tanto a los bits de información como a los bits de paridad. Aunque la técnica de perforación y la técnica de acortamiento reducen normalmente las longitudes de palabra clave, la técnica de perforación, a diferencia de la técnica de acortamiento antes descrita, no limita valores de bits particulares.

Más específicamente, la técnica de perforación es simplemente un procedimiento para no transmitir bits de información particulares de una parte particular de bits de paridad generados, de manera que un receptor pueda eliminar los bits correspondientes. Es decir, al no transmitir simplemente bits en Np posiciones predefinidas en una palabra clave LDPC generada de longitud Ni, la técnica de perforación obtiene el mismo efecto que el obtenido al transmitir una palabra clave LDPC de longitud (Ni-Np). Ya que las columnas correspondientes a los bits perforados en la matriz de comprobación de paridad se usan intactas en un proceso de descodificación, la técnica de perforación es distinta de la técnica de acortamiento.

Además, de acuerdo con una realización de la presente invención, ya que la información de posición para los bits perforados puede compartirse o estimarse en común mediante el transmisor y el receptor cuando el sistema se configura, el receptor puede simplemente eliminar los bits perforados correspondientes, antes de la descodificación.

En la técnica de perforación, ya que una longitud de una palabra clave que el transmisor transmite actualmente es Ni-Np y una longitud de una palabra de información es la constante Ki, la tasa de código se convierte en Ki/(Ni-Np), que es siempre mayor que la primera tasa de código Ki/N i determinada.

Ahora se realizará una descripción de una técnica de acortamiento y una técnica de perforación adecuadas para el código LDPC DVB-S2. El código LDPC DVB-S2 tal como se ha descrito antes, es un código LDPC que tiene una estructura particular, por lo tanto, en comparación con el código LDPC normal, el código LDPC DVB-S2 puede experimentar un acortamiento y perforación más eficaz.

Por conveniencia de este ejemplo, se asume que el código LDPC DVB-S2 tiene una longitud de palabra clave y una longitud de información de Ni y Ki respectivamente, y una longitud de palabra clave y una longitud de información de un código LDPC que se desea que se obtengan finalmente a partir del código LDPC DVB-S2 usando la técnica de acortamiento y la técnica de perforación son N2 y K2 respectivamente.

Si se proporciona una definición de N i-N2= N y K i-K2= K, es posible generar el código LDPC cuya longitud de palabra clave y longitud de información son N2 y K2 respectivamente, acortando los bits K y perforando los bits (N-K) desde la matriz de comprobación de paridad del código LDPC DVB-S2. Para el código LDPC generado con N> 0 o K> 0, ya que su tasa de código

es generalmente diferente de la tasa de código K 1/N 1 del código DVB-S2, su característica algebraica cambia. Para Ns = Kñ, el código LDPC se genera no realizando el acortamiento y perforación o solo realizando el acortamiento.

Sin embargo, en referencia al código LDPC DVB-S2, tal como se describe en las Reglas 1 y 2, ya que un valor jR^k) (k = 1, 2, D¡, i = 1, K1/M 1, j= 0, Mi-1) corresponde a Mi columnas, un total de K1/M 1 grupos de columnas tienen una forma estructural. Por tanto, el código LDPC DVB-S2 es igual a un código LDPC que no usa Mi columnas, si no usa un valor R^kj ■ El siguiente procedimiento de acortamiento, que se describe en referencia a la Figura 9, se propone considerando tales características.

La Figura 9 ilustra un procedimiento para generar un código LDPC con una longitud de palabra clave diferente a partir de una matriz de comprobación de paridad de un código LDPC almacenado de acuerdo con una realización de la presente invención.

En referencia a la Figura 9, un codificador LDPC determina un esquema de modulación de transmisión para un símbolo en la etapa 901, y lee la información de grupo de columna de un código LDPC DVB-S2 a someter a acortamiento de la etapa 903. Es decir, el codificador LDPC lee la información de matriz de comprobación de paridad almacenada. Por tanto, el codificador LDPC determina una longitud de palabra clave N2 y una longitud de información K2 basándose en la información de grupo de columna del código LDPC DVB-S2 en la etapa 905. Por tanto, el codificador LDPC realiza un procedimiento de acortamiento de las etapas 907 a 913, en las que el codificador LDPC realiza el acortamiento correspondiente a una longitud de información requerida de un código LDPC, basándose en la información leída de la matriz de comprobación de paridad almacenada.

Etapa de acortamiento 1: el codificador LDPC determina

en la etapa 907, donde [x] es un número entero

máximo que es menor o igual a x.

Etapa de acortamiento 2: el codificador LDPC selecciona una secuencia para (A+1) grupos de columnas de entre R jk^

(i = 1, ..., K1/M 1) grupos de columnas en la etapa 909. Las secuencias seleccionadas se definen como S ¡^ (i = 1, A 1). El codificador LDPC considera que no existe la secuencia para los K1/M 1 -A-1 grupos de columnas restantes excepto para la secuencia parcial

en la secuencia R fk¿

Etapa de acortamiento 3: el codificador LDPC determina las posiciones de grupos de columnas correspondiente a una palabra de información del código LDPC DVB-S2 a partir de la secuencia S de (A+ 1) grupos de columnas seleccionados en la Etapa de acortamiento 2, generando un código LDPC DVB-S2 acortado en la etapa 911. Debería apreciarse que el código LDPC acortado tiene una longitud de información (A 1) Mi, que es siempre mayor o igual a K2. Etapa de acortamiento 4: el codificador LDPC acorta adicionalmente las columnas (A+1) M1-K2 a partir del código acortado LDPC generado en la Etapa de acortamiento 3 en la etapa 913.

En la Etapa de acortamiento 4, el acortamiento adicional se implementa más fácilmente si el procedimiento se realiza secuencialmente desde la parte trasera a la delantera del grupo de columnas donde se logra el acortamiento adicional.

Como se ha descrito antes, una realización de la presente invención aplica una técnica de acortamiento eficaz que no usa información sobre grupos de columnas del código LDPC DVB-S2 dependiendo de las características estructurales del código LDPC DVB- S2, en comparación con una técnica de acortamiento de bit por bit convencional, que se usa normalmente para acortamiento del código LDPC DVB-S2.

Los criterios de selección de una secuencia de grupos de columnas pueden resumirse como sigue en la Etapa 2 en el procedimiento de acortamiento del código LDPC DVB-S2.

Criterio 1: el codificador LDPC selecciona una secuencia de patrón de acortamiento para grupos de columnas definidos de manera que la distribución de grado óptima que puede obtenerse considerando un esquema de modulación proporcionado para un código LDPC normal con una longitud de palabra clave N2 y una longitud de información K2 sea lo más similar posible a una distribución de grado de un código LDPC acortado con una longitud de palabra clave N2 y una longitud de información K2, obtenida realizando el acortamiento en un código LDPC DVB-S2 con una longitud de palabra clave Ni y una longitud de información Ki.

Criterio 2: el codificador LDPC selecciona una secuencia de patrón de acortamiento para un grupo de columnas definidos para proporcionar un código que tiene una buena característica de ciclo en el gráfico Tanner entre los códigos seleccionados acortados en el Criterio 1. De acuerdo con una realización de la presente invención, referente a los criterios para una característica de ciclo, el codificador LDPC selecciona una secuencia donde el ciclo de longitud mínima en el gráfico Tanner es lo más grande posible y el número de ciclos de longitud mínima es lo más pequeño posible.

La distribución de grado óptima del código LDPC normal en la que se considera el esquema de modulación puede encontrarse en el Criterio 1 usando un procedimiento de análisis de evolución de densidad, donde diversas implementaciones se conocen en la técnica. Sin embargo, ya que el procedimiento de determinación de la distribución de grado que usa el procedimiento de evolución de densidad no es esencial para el entendimiento de la presente invención, una descripción detallada del mismo no se proporcionará.

Si el número de todas las posibles secuencias (de patrón de acortamiento) para grupos de columnas no es grande, el codificador LDPC puede seleccionar la secuencia (de patrón de acortamiento) para grupos de columnas que tienen el mejor rendimiento buscando totalmente todas las secuencias independientemente de los Criterios 1 y 2. Sin embargo, los criterios de selección para grupos de columnas, aplicados en la Etapa de acortamiento 2 para el código LDPC DVB-S2, permiten seleccionar eficazmente un (patrón de acortamiento) seleccionando un código LDPC que satisfaga ambas condiciones cuando el número de todas las secuencias (de patrón de acortamiento) posibles para el grupo de columnas es demasiado grande.

El Criterio 1 y el Criterio 2 se aplican cuando N2 y K2 son valores fijos. Sin embargo, si los valores de N2 y K2 requeridos en el sistema varían, los patrones de acortamiento utilizados de acuerdo con el valor de K2 pueden no tener correlación. Es decir, cuando los valores de N2 y K2 requeridos en el sistema varían, todos los patrones de acortamiento optimizados de acuerdo con el valor de K2 deberían almacenarse por separado, para un rendimiento optimizado.

Por tanto, para la eficacia del sistema, pueden encontrarse patrones de acortamiento subóptimos, tal como se describirá a continuación, cuando los valores de N2 y K2 requeridos en el sistema varían.

Encontrar una secuencia de patrón de acortamiento subóptima

Asumiendo que la selección de un grupo de columnas es necesaria para el acortamiento, ya que el número de grupos de columnas seleccionables solo es uno, es posible seleccionar un grupo de columnas que tengan el mejor rendimiento. Cuando la selección de dos grupos de columnas es necesaria para el acortamiento, un grupo de columnas que muestran mejor rendimiento, junto con el grupo de columna ya seleccionado, se seleccionan a partir del grupo de columnas restantes. De manera similar, cuando la selección de i grupos de columnas se necesita para el acortamiento, un grupo de columnas que tienen mejor rendimiento, junto con (i-1) grupos de columnas seleccionados en la etapa previa de acortamiento, se seleccionan a partir de los grupos de columnas restantes.

Aunque el anterior procedimiento no garantiza una selección óptima para todos los casos, tiene un rendimiento relativamente estable desde el patrón de acortamiento que tiene una regla regular, independientemente del cambio en el valor de K2. Por tanto, el procedimiento antes descrito tiene ventajas de rendimiento relativamente estable y con fácil almacenamiento de patrones de acortamiento.

Un código LDPC DVB-S2 que tiene un total de G grupos de columnas correspondientes a bits de información se describirá a continuación a modo de ejemplo. Asumiendo que los órdenes de grupos de columnas, que se someten a “acortamiento” de acuerdo con el procedimiento de determinación de patrones de acortamiento se establece como 6¹, B², B³..... Bx, cuando solo se almacena la secuencia referente a los órdenes de los grupos de columnas, un acortamiento eficaz es posible para una K2 arbitraria a través de la Etapa de acortamiento 1 hasta la Etapa de acortamiento 4.

Para mostrar un ejemplo de la diferencia entre los patrones de acortamiento encontrados de acuerdo con esquemas de modulación respectivos usando los anteriores procedimientos, la Tabla 1A y la Tabla 1B a continuación muestran procedimientos de acortamiento y patrones de acortamiento suboptimizados para modulaciones BPSK/QPSK, 16-QAM y 64-QAM con respecto al código LDPC DVB-S2 con una longitud de palabra clave Ni= 16200 y una longitud de información Ki=7200.

Tabla 1A

Tabla 1B

En referencia a la Tabla 1A y la Tabla 1B, puede apreciarse que cuando se determina una longitud de bits de información a acortar, el procedimiento de acortamiento se realiza a través de un procedimiento predeterminado independientemente del esquema de modulación, pero las relaciones entre las funciones de permutación que indican patrones de acortamiento optimizados son diferentes de acuerdo con los esquemas de modulación. Es decir, cuando el procedimiento de acortamiento se aplica sin considerar el esquema de modulación, una degradación de rendimiento significativo puede ocurrir de acuerdo con el esquema de modulación.

Los patrones de acortamiento suboptimizados mostrados en la Tabla 1B, encontrados en el procedimiento de acortamiento de la Tabla 1A, pueden no ser únicos de acuerdo con condiciones para encontrar los patrones de acortamiento. Por ejemplo, pueden existir varios grupos de columnas que muestran un rendimiento similar en el procedimiento interino antes descrito, es decir, Encontrar una secuencia de patrón de acortamiento subóptima. En este caso, ya que la selección del siguiente grupo de columnas puede diferir de acuerdo con la selección de grupos de columnas, los patrones de acortamiento suboptimizados pueden no ser únicos de acuerdo con la diferencia de rendimiento del procedimiento de acortamiento. Actualmente, los patrones de acortamiento mostrados en la Tabla 1C también proporcionan un rendimiento excelente, similar al rendimiento del procedimiento de acortamiento mostrado en la Tabla 1a .

Tabla 1C

Los procedimientos de mapeo de bits correspondientes a las constelaciones de señal usadas en las modulaciones de16-QAM y 64-QAM de la Tabla 1C son los resultados obtenidos aplicando los mismos procedimientos de mapeo de bits ilustrados en (a) de la Figura 7, (b) de la Figura 7, (a) de la Figura 8 y (b) de la Figura 8.

En referencia de nuevo a la Figura 9, después de la etapa 913 cuando se realiza la perforación, el codificador LDPC aplica la perforación en el procedimiento de codificación LDPC en la etapa 915. El procedimiento de perforación se describirá ahora a continuación.

Asumiendo que una longitud de palabra clave y una longitud de información de un código LDPC son N2 y K2, respectivamente, que la invención desea obtener finalmente esto a partir del código LDPC DVB-S2 cuya longitud de palabra clave y longitud de información son Ni y Ki respectivamente, usando la técnica de acortamiento y la técnica de perforación, y que se proporciona una definición de Ni-N2=N y Ki-K2=K, es posible generar el código LDPC con una longitud de palabra clave y longitud de información de N2 y K2, respectivamente, acortando K bits y perforando (N-K) bits desde la matriz de comprobación de paridad del código LDPC DVB-S2. Por conveniencia, cuando se asume que la técnica de perforación se aplica solo a la parte de paridad, existe un posible procedimiento para perforar 1 bit desde la parte de paridad cada (Ni-Ki)/(N-K) bits porque la longitud de paridad es N1-K 1. Sin embargo, otros diversos procedimientos de perforación también están disponibles.

La Figura 10 ilustra un diagrama de bloques de un aparato de transmisión usando un código LDPC acortado de acuerdo con una realización de la presente invención.

En referencia a la Figura 10, un aparto de transmisión incluye un controlador 1010, un aplicador 1020 de patrón de acortamiento, un extractor 1040 de matriz de comprobación de paridad de código LDPC y un codificador 1060 LDPC. El extractor 1040 de matriz de comprobación de paridad de código LDPC extrae una matriz de comprobación de paridad de código LDPC que ha sufrido un “acortamiento”. La matriz de comprobación de paridad de código LDPC puede extraerse usando una memoria, puede proporcionarse en el aparato de transmisión o puede generarse en el aparato de transmisión. Además, el extractor 1040 de matriz de comprobación de paridad de código LDPC determina un esquema de modulación de transmisión para un símbolo de transmisión, correspondiéndose las columnas de grupos con una palabra de información en la matriz de comprobación de paridad del código LDPC en una pluralidad de grupos de columnas, y ordena los grupos de columnas.

El aplicador 1020 de patrón de acortamiento determina un intervalo de una palabra de información que se desea obtener a través del acortamiento, y basándose en el intervalo de la palabra de información, realiza un “acortamiento” de grupo de columna por grupo de columna en los grupos de columnas de acuerdo con un patrón de acortamiento determinado en consideración con el esquema de modulación determinado.

El controlador 1010 controla el aplicador 1020 de patrón de acortamiento para determinar un patrón de acortamiento de acuerdo con el esquema de modulación de transmisión y la longitud de información, y el aplicador 1020 de patrón de acortamiento inserta bits que tienen un valor de 0 en posiciones correspondientes a los bits acortados, o retira las columnas correspondientes a los bits acortados desde una matriz de comprobación de paridad de un código LDPC proporcionado. El patrón de acortamiento puede ser un patrón de acortamiento almacenado en una memoria, generado usando un generador de secuencia (no se muestra) o adquirido usando un algoritmo de análisis de evolución de densidad a partir de una matriz de comprobación de paridad y una longitud de información proporcionada.

El codificador 1060 LDPC realiza una codificación en función del código LDPC acortado mediante el controlador 1010 y el aplicador 1020 de patrón de acortamiento.

La Figura 11 ilustra un diagrama de bloques de un aparato de transmisión para un código LDPC DVB-S2 usando tanto acortamiento como perforación. Más específicamente, el aparato de transmisión de la Figura 11 también incluye un aplicador 1180 de patrón de perforación cuando se compara con el aparato de transmisión de la Figura 10.

En referencia a la Figura 11, el acortamiento se realiza en una fase de entrada del codificador 1060 LDPC, y la perforación se realiza en una fase de salida del codificador 1060 LDPC. El aplicador 1180 de patrón de perforación aplica la perforación a una salida del codificador 1060 LDPC. El procedimiento de aplicar perforación se ha descrito anteriormente en la etapa 915 de la Figura 9.

La Figura 12 ilustra un diagrama de bloques de un aparato de recepción que usa un código LDPC en el que se aplica el “acortamiento”, de acuerdo con una realización de la presente invención. Más específicamente, la Figura 12 ilustra un ejemplo de un aparato de recepción que recibe una señal transmitida de un sistema de comunicación usando el código LDPC DVB-S2 “acortado”, y recupera los datos deseados por el usuario desde la señal recibida cuando detecta un esquema de modulación de transmisión y una longitud del código LDPC DVB-S2 “acortado” desde la señal recibida.

En referencia a la Figura 12, el aparato de recepción incluye un controlador 1210, una unidad 1220 de determinación/estimación de patrón de acortamiento, un desmodulador 1230 y un descodificador 1240 LDPC. El desmodulador 1230 recibe y desmodula una palabra clave LDPC acortada, y proporciona la señal desmodulada a la unidad 1220 de determinación/estimación de patrón de acortamiento y al descodificador 1240 LDPC. La unidad 1220 de estimación/determinación de patrón de acortamiento controlada por el controlador 1210, estima o determina la información sobre un patrón de acortamiento de un código LDPC a partir de la señal desmodulada, y proporciona la información de posición de los bits acortados al descodificador 1240 LDPC. Determinar o estimar los patrones de acortamiento en la unidad 1220 de determinación/estimación de patrón de acortamiento puede usar los patrones de acortamientos almacenados en la memoria, puede generar patrones de acortamiento usando un generador de secuencia (no se muestra) o puede obtener patrones de acortamiento usando un algoritmo de análisis de evolución de densidad a partir de una matriz de comprobación de paridad y una longitud de formación proporcionada.

El controlador 1210 controla la unidad 1220 de determinación/estimación de patrón de acortamiento para suministrar un patrón de acortamiento al descodificador 1240 LDPC dependiendo del esquema de modulación y la longitud de información. Ya que la probabilidad de que los valores de los bits acortados sea cero es igual a 1 (es decir, 100 %), el descodificador 1240 LDPC determina si permitir o no que los bits acortados tomen parte en su operación de descodificación dependiendo del valor 1 de la probabilidad de que los bits acortados sean iguales a cero.

Cuando el descodificador 1240 LDPC recibe información sobre una longitud del código LDPC DVB-S2 “acortado” mediante la unidad 1220 de determinación/estimación de patrón de acortamiento, se restauran los datos deseados por el usuario a partir de las señales recibidas.

La Figura 13 ilustra un diagrama de bloques de un aparato de recepción que usa un código LDPC en el que se aplican el “acortamiento” y perforación, de acuerdo con una realización de la presente invención. Más específicamente, el aparato de recepción ilustrado en la Figura 13 incluye una unidad 1320 de determinación/estimación de patrón de perforación/acortamiento que sustituye a la unidad 1220 de determinación/estimación de patrón de acortamiento en el aparato de recepción ilustrado en la Figura 12.

En referencia a la Figura 13, cuando tanto el acortamiento como la perforación se aplican en el aparato de transmisión, la unidad 1320 de determinación/estimación de patrón de acortamiento/perforación en el aparato de recepción puede realizar la determinación o estimación del patrón en el acortamiento primero, realizar la determinación o estimación del patrón en la perforación primero o realizar la determinación o estimación del patrón tanto en el acortamiento como en la perforación.

El descodificador 1240 LDPC debería tener información sobre el acortamiento y la perforación para realizar la descodificación.

La Figura 14 ilustra un diagrama de flujo de una operación de recepción y un aparato de recepción de acuerdo con una realización de la presente invención.

En referencia a la Figura 14, un desmodulador 1230 recibe y desmodula una palabra clave LDPC acortada en la etapa 1401. En la etapa 1403, una unidad 1220 de determinación/estimación de patrón de acortamiento determina o estima los patrones de acortamiento/perforación desde la señal desmodulada.

La unidad 1220 de determinación/estimación de patrón de acortamiento determina en la etapa 1405 si existe algún bit acortado o perforado. Si no existen bits acortados o perforados, un descodificador 1240 LDPC realiza la descodificación en la etapa 1411. Sin embargo, si existen bits acortados o perforados, la unidad 1220 de determinación/estimación de patrón de acortamiento suministra la información de posición de los bits acortados/perforados al descodificador 1240 LDPC en la etapa 1407.

En la etapa 1409, basándose en la información de posición de los bits acortados/perforados, el descodificador 1240 LDPC determina que la probabilidad de que los valores de los bits acortados sea 0 es 1, y determina que los bits perforados son bits eliminados. Por tanto, el descodificador 1240 LDPC realiza la descodificación LDPC en la etapa 1411.

Aunque la presente invención se ha mostrado y descrito en referencia a ciertas realizaciones de la misma, los expertos de la materia entenderán que diversos cambios en forma y detalles pueden realizarse en la misma sin apartarse del alcance de la presente invención como se define mediante las reivindicaciones adjuntas.

Claims

REIVINDICACIONES

1. Un procedimiento de descodificación de datos en un receptor en un sistema de retransmisión, comprendiendo el procedimiento:

desmodular una señal recibida, incluyendo la señal datos de una palabra clave de comprobación de paridad de baja densidad, LDPC, en el que la palabra clave LDPC se obtiene por codificación LDPC usando una matriz de comprobación de paridad que tiene una longitud de Ni, una parte de información con una longitud de información Ki y una parte de paridad con una longitud de paridad de (Ni-Ki), agrupándose columnas Ki en la parte de información en Ki/M i grupos de columnas, en que cada grupo de columnas comprende Mi columnas,

determinar un patrón de acortamiento desde la señal desmodulada;

determinar información de posición para bits de información acortados en función del patrón de acortamiento; y descodificar datos en la señal desmodulada en función de la información de posición, en que Ni es 16200, Ki es 7200 y Mi es 360,

en el que la palabra clave LDPC tiene una longitud igual a Ni bits, Ki bits de información correspondientes a la parte de información, y los Ni-K i bits de paridad correspondientes a la parte de paridad,

en el que la parte de información tiene una estructura definida por:

en que:

i = índice que indica el grupo de columnas iésimo;

j = índice que indica la columna jésima en un grupo de columnas;

g=(N-i-K1 )/M-i;

M1 = número de columnas por grupo de columnas;

Di = un grado, es decir, un número de entradas distintas de cero, de una columna 0ésima en cada grupo de columnas iésimo;

d O) n(2) n(A ) .

-Aí,o»-l\\o v > - í\ >o = posiciones de filas con un valor de 1 en una columna oésima en cada grupo de columnas jésimo- y

R ¡kj (k = 1, 2,..., D¡) = posiciones de filas con un valor de 1 en una columna jés¡ma en un grupo de columnas iés¡m°,

en el que el patrón de acortamiento se asocia con índices n (0), ,... n (m-1) correspondientes a m grupos de bits de información de los grupos de bits de información Ki/M i = 20 correspondientes a los grupos de columnas en los que se acortan todos los bits de información,

777 =

en que 360, en el que Ka = K 1 - K2, siendo K2 longitud de información de una palabra clave LDPC acortada a obtener mediante el acortamiento de la palabra clave LDPC, y siendo Ka un número de bits de información acortados, y en el que el patrón de acortamiento se determina en función de un esquema de modulación, y

en el que en caso de que el esquema de modulación sea un esquema de Modulación por Desplazamiento de Fase de Cuadratura, QPSK, el patrón de acortamiento se define por una siguiente tabla,

2. Procedimiento de acuerdo con la reivindicación 1, en el que el patrón de acortamiento comprende además el índice n(m) correspondiente a un grupo de bits de información en el que (Ka - 360m) bits de información se acortan adicionalmente, en caso de que el número de bits de información Ka a acortar sea mayor que un número de todos los bits de información incluidos en los m grupos de bits de información.

3. Un aparato para descodificar datos, comprendiendo el aparato:

un desmodulador configurado para desmodular una señal recibida, incluyendo la señal datos de una palabra clave de comprobación de paridad de baja densidad, LDPC, en el que la palabra clave LDPC se obtiene por codificación LDPC usando una matriz de comprobación de paridad que tiene una longitud de Ni, una parte de información con una longitud de información Ki y una parte de paridad con una longitud de paridad de (N1-K 1), agrupándose columnas Ki en la parte de información en Ki/M i grupos de columnas, en que cada grupo de columnas comprende Mi columnas, y

comprendiendo el aparato, además:

un determinador de patrón de acortamiento configurado para

determinar un patrón de acortamiento desde la señal desmodulada; y

determinar información de posición para bits de información acortados en función del patrón de acortamiento; y un decodificador configurado para descodificar datos en la señal desmodulada en función de la información de posición, en que Ni es 16200, Ki es 7200 y Mi es 360,

en que la palabra clave LDPC tiene una longitud igual a Ni bits, Ki bits de información correspondientes a la parte de información, y los Ni-Ki bits de paridad correspondientes a la parte de paridad, en que la parte de información tiene una estructura definida por:

en que:

i = índice que indica el grupo de columnas iésimo;

j = índice que indica la columna jésima en un grupo de columnas;

g=(N1-K1)/M-i;

M1 = número de columnas por grupo de columnas;

pd) 0(2) n(A ) .

= posiciones de filas con un valor de 1 en una columna oesima en cada grupo de columnas jésimo- y

p(£) .. ..

(k = 1, 2,..., D¡) = posiciones de filas con un valor de 1 en una columna jesima en un grupo de columnas iesim°,

en el que el patrón de acortamiento se asocia con índices n (0),... n (m-1) correspondientes a m grupos de bits de información de los grupos de bits de información Ki/M i = 20 correspondientes a los grupos de columnas en los que se acortan todos los bits de información,

m =

en que .360. en el que K& = K 1 - K2, siendo K2 longitud de información de una palabra clave LDPC acortada a obtener mediante el acortamiento de la palabra clave LDPC, y siendo Kñ un número de bits de información acortados, y en el que el patrón de acortamiento se determina en función de un esquema de modulación, y

4. Procedimiento de acuerdo con la reivindicación 3, en el que el patrón de acortamiento comprende además el índice n(m) correspondiente a un grupo de bits de información en el que (Kñ - 360m) bits de información se acortan adicionalmente, en caso de que el número de bits de información Kñ a acortar sea mayor que un número de todos los bits de información incluidos en los m grupos de bits de información.

5. Aparato dispuesto para codificar datos para generar una palabra clave de comprobación de paridad de baja densidad, LDPC, en el que la palabra clave LDPC se obtiene por codificación LDPC usando una matriz de comprobación de paridad que tiene una longitud de Ni, una parte de información con una longitud de información Ki y una parte de paridad con una longitud de paridad de (Ni-Ki), agrupándose columnas Ki en la parte de información en Ki/M i grupos de columnas, en que cada grupo de columnas comprende Mi columnas, y en que Ni es 16200, Ki es 7200 y Mi es 360,

en que la palabra clave LDPC tiene una longitud igual a Ni bits, Ki bits de información correspondientes a la parte de información, y los Ni-K i bits de paridad correspondientes a la parte de paridad, en que la parte de información tiene una estructura definida por:

R l ^ ^ q m o d i N - K , )

en que:

i = índice que indica el grupo de columnas iésimo;

j = índice que indica la columna jésima en un grupo de columnas;

g=(N1-K1)/M1;

M1 = número de columnas por grupo de columnas;

Di = un grado, es decir, el número de entradas distintas de cero, de una columna 0ésima en cada grupo de columnas, iésimo;

D(1) d (2) n(A)

í,o > /,o ’ •••> if i = posiciones de filas con un valor de 1 en una columna oésima en cada grupo de columnas jésimo- y

£ (*)

(k = 1, 2,..., D¡) = posiciones de filas con un valor de 1 en una columna jés¡ma en un grupo de columnas iés¡m°,

comprendiendo el aparato un aplicador de patrón de acortamiento y un codificador,

en el que el aplicador de patrón de acortamiento está dispuesto para:

determinar un número m de grupos de bits de información entre los grupos de bits de información K1/M 1 = 20 correspondientes a los grupos de columnas, en función de un número Kñ de bits de información a acortar, en que Kñ = Ki - K2, en el que K2 es longitud de información de una palabra clave LDPC acortada a obtener mediante el acortamiento de la palabra clave LDPC, y

; y

acortar todos los bits de información incluidos en los m grupos de bits de información correspondientes a índices n (0) ,... n (m-1) en función de un patrón de acortamiento, determinándose el patrón de acortamiento en función de un esquema de modulación, en el que en caso de que el esquema de modulación sea un esquema de Modulación por Desplazamiento de Fase de Cuadratura, QPSK, el patrón de acortamiento se define por una siguiente tabla,

en el que el codificador está dispuesto para:

codificar por LDPC los bits de información incluyendo los bits de información acortados para generar la palabra clave LDPC.

6. Aparato de acuerdo con la reivindicación 5, que comprende, además:

el aplicador de patrón de acortamiento dispuesto para acortar adicionalmente (Kñ - 360m) bits de información incluidos en un grupo de bits de información correspondientes a un índice n(m) en función del patrón de acortamiento, en caso de que el número de bits de información Kñ a acortar sea mayor que todos los bits de información incluidos en dichos m grupos de bits de información.