RU2543553C2

RU2543553C2 - Способ и устройство для канального кодирования и декодирования в системе связи, в которой используются коды контроля четности с низкой плотностью

Info

Publication number: RU2543553C2
Application number: RU2013115889/08A
Authority: RU
Inventors: Сехо МИУНГ; Хван-Дзоон КВОН; Киунг-Дзоонг КИМ; Киеонг-Чеол ЯНГ; Хиун-Коо ЯНГ; Дзае-Йоел КИМ; Хак-Дзу ЛИ
Original assignee: Самсунг Электроникс Ко., Лтд.; Поустек Акадэми Индастри Фаундейшн
Priority date: 2008-02-26
Filing date: 2013-04-09
Publication date: 2015-03-10
Also published as: TW201338430A; AU2009217934A1; TW201338429A; PL3849088T3; JP5648223B2; SG188821A1; US8176384B2; RU2013115889A; RU2454794C2; SI3849088T1; TW201004157A; LT3849088T; PL2490337T3; RU2490791C1; LT2490337T; DK3849088T3; ES2927436T3; CY1124200T1; HRP20210937T1; CN103281089A

Abstract

Изобретение относится к системе связи, использующей коды Контроля Четности с Низкой Плотностью (Low-Density Parity-Check, LDPC). Техническим результатом является повышение производительности канального декодирования в системе связи, где применяются LDPC-коды. Предложен способ для декодирования канала с использованием кода LDPC. Способ включает в себя этапы, на которых демодулируют принятый сигнал, определяют позицию сокращенных информационных битов. А также согласно способу, декодируют демодулированный сигнал, принимая во внимание определенную позицию сокращенных информационных битов, причем позиция определяется исходя из числа информационных битов, которые должны быть сокращены. А также, определяют число групп битов, которые должны быть сокращены на основе определенного числа информационных битов, которые должны быть сокращены, и получают предварительно определенный порядок групп битов. 2 н. и 8 з.п. ф-лы, 10 ил., 3 табл.

Description

Область техники

Настоящее изобретение относится в общем к системе связи, использующей коды Контроля Четности с Низкой Плотностью (Low-Density Parity-Check, LDPC), и, в частности, к устройству и способу канального кодирования/декодирования для генерации LDPC-кодов с разными длинами кодового слова и разными скоростями кодирования из LDPC-кода, заданного в модуляции высшего порядка.

Уровень техники

В системах беспроводной связи производительность линии значительно ухудшается из-за различных шумов в каналах, явления замирания и Межсимвольных Помех (Inter-Symbol Interference, ISI). Следовательно, чтобы предоставить высокоскоростные системы цифровой связи, которые требуют большой пропускной способности и высокой надежности, например, для систем мобильной связи следующего поколения, систем цифрового вещания и портативного Интернета, важно разработать технологии для преодоления канальных шумов, замирания и ISI. В последнее время проводятся обширные исследования в области кодов с коррекцией ошибок, которые рассматриваются как способ для повышения надежности связи посредством эффективного восстановления искаженной информации.

LDPC-код, который представляет собой некоторый вид кода с коррекцией ошибок, обычно определяется матрицей контроля четности, и он может быть выражен, используя двудольный граф, который называют графом Таннера. Термин "двудольный граф" обозначает граф, у которого вершины, составляющие граф, разделены на два разных типа, и LDPC-код представляется как двудольный граф, состоящий из вершин, некоторые из которых называются переменными узлами, а другие называются контрольными узлами. Переменные узлы взаимно-однозначно сопоставляются кодированным битам.

Фиг.1 представляет собой иллюстрацию примера матрицы H₁ контроля четности LDPC-кода, содержащей 4 строки и 8 столбцов.

Ссылаясь на Фиг.1, поскольку количество столбцов составляет 8, матрица H₁ контроля четности является LDPC-кодом, который генерирует кодовое слово длиной 8, и столбцы сопоставляются 8 кодированным битам.

Фиг.2 представляет собой иллюстрацию графа Таннера, соответствующего матрице H₁ контроля четности с Фиг.1.

Ссылаясь на Фиг.2, граф Таннера для LDPC-кода включает в себя 8 переменных узлов x₁ (202), x₂ (204), x₃ (206), x₄ (208), x₅ (210), x₆ (212), x₇ (214) и x₈ (216), а также 4 контрольных узла 218, 220, 222 и 224. i-ый столбец и j-ая строка матрицы H₁ контроля четности LDPC-кода сопоставляются переменному узлу x_i и j-му контрольному узлу, соответственно. Кроме того, величина 1, то есть, ненулевая величина в точке, где пересекаются i-ый столбец и j-ая строка в матрице H₁ контроля четности LDPC-кода, указывает, что существует ребро между переменным узлом x₁ и j-ым контрольным узлом в графе Таннера с Фиг.2.

В графе Таннера для LDPC-кода степень переменного узла и контрольного узла указывает количество ребер, присоединенных к каждому соответствующему узлу, и эта степень равна количеству ненулевых элементов в столбце или строке, соответствующей подходящему узлу в матрице контроля четности LDPC-кода. Например, ссылаясь на Фиг.2, степени переменных узлов x₁ (202), x₂ (204), x₃ (206), x₄ (208), x₅ (210), x₆ (212), x₇ (214) и x₈ (216) равны 4, 3, 3, 3, 2, 2, 2 и 2, соответственно, а степени контрольных узлов 218, 220, 222 и 224 равны 6, 5, 5 и 5, соответственно. Кроме того, количества ненулевых элементов в столбцах матрицы H₁ контроля четности с Фиг.1, которые соответствуют переменным узлам с Фиг.2, совпадают с их степенями 4, 3, 3, 3, 2, 2, 2 и 2, а количества ненулевых элементов в строках матрицы H₁ контроля четности с Фиг.1, которые соответствуют контрольным узлам с Фиг.2, совпадают с их степенями 6, 5, 5 и 5.

Чтобы выразить распределение степени для узлов LDPC-кода, отношение количества переменных узлов со степенью i к общему количеству переменных узлов определяется как f_i, а отношение количества контрольных узлов со степенью j к общему количеству контрольных узлов определяется как g_j. Например, для LDPC-кода, соответствующего Фиг.1 и 2, f₂=4/8, f₃=3/8, f₄=1/8 и f_i=0 для i≠2, 3, 4, и g₅=3/4, g₆=1/4 и g_j=0 для j≠5, 6. Когда длина LDPC-кода определена как N, то есть количество столбцов равно N, и когда количество строк определено как N/2, плотность ненулевых элементов во всей матрице контроля четности с вышеупомянутым распределением степени вычисляется согласно Уравнению (1)

. (1)

В Уравнении (1), по мере увеличения N, плотность элементов "1" в матрице контроля четности уменьшается. В целом для LDPC-кода, поскольку длина N кодового слова обратно пропорциональна плотности ненулевых элементов, LDPC-код с большим значением N имеет очень низкую плотность ненулевых элементов. Термин "низкая плотность" в названии LDPC-кода берет начало из вышеупомянутой связи.

Фиг.3 представляет собой схематическую иллюстрацию LDPC-кода, применяемого в качестве стандартного способа во 2-м Поколении Спутниковой Передачи - Цифрового Видео Вещания (Digital Video Broadcasting-Satellite Transmission 2^nd Generation, DVB-S2), который является одним из Европейских стандартов цифрового вещания.

На Фиг.3, N₁ и K₁ обозначают длину кодового слова и длину информации (или длину информационного слова) LDPC-кода, соответственно, а (N₁-K₁) предоставляет длину контроля по четности. Кроме того, целые M₁ и q удовлетворяют равенству q=(N₁-K₁)/M₁. Предпочтительно, величина K₁/M₁ является целой. Ссылаясь на Фиг.3, структура части контроля четности, то есть с K-го столба по (N₁-1)-ый столбец в матрице контроля четности имеет двойную диагональную форму. Следовательно, что касается распределения степени по столбцам, соответствующим части контроля четности, то все столбцы имеют степень "2", за исключением последнего столба, который имеет степень "1".

В матрице контроля четности структура информационной части, то есть, с 0-го столбца по (K₁-1)-ый столбец, формируется с применением следующих правил.

Правило 1: Генерируется всего K₁/M₁ групп столбцов посредством группирования K₁ столбцов, соответствующих информационному слову в матрице контроля четности, во множество групп, каждая из которых включает в себя M₁ столбцов. Способ для формирования столбцов в каждой группе определяется нижеизложенным Правилом 2.

Правило 2: Сначала определяются позиции элементов "1" в каждом 0-ом столбце в i-ой группе столбцов (где i=1,..., K₁/M₁). Степень 0-го столбца в каждой i-ой группе столбцов обозначается как D_i, если позициями столбцов с 1 являются

,

,...,

, то позиции

(k=1, 2,..., D_i) строк с 1 определяются согласно Уравнению (2) в j-ом столбце (где j=1,2,..., M₁-1) в i-ой группе столбцов.

(2)

Из вышеизложенных правил следует, что степени всех столбцов из i-ой группы столбцов равны D_i. Для лучшего понимания структуры DVB-S2 LDPC-кода, который хранит информацию о матрице контроля четности согласно вышеупомянутым правилам, ниже приведено подробное описание одного примера.

Для подробного примера для N₁=30, K₁=15, M₁=5 и q=3 три последовательности для информации о позициях строк с элементами "1" для 0-ых столбцов в 3 группах столбцов могут быть выражены следующим образом. Так, эти последовательности называются "последовательностями позиций с весовым коэффициентом 1".

(3)

Что касается последовательности позиций с весовым коэффициентом 1 для 0-ых столбцов в каждой группе столбцов, то для каждой группы столбцов только соответствующие последовательности позиций могут быть выражены следующим образом. Например:

0 1 2

0 11 13

0 10 14.

Иначе говоря, i-ая последовательность позиций с весовым коэффициентом 1 в i-ой линии последовательно представляет информацию о позициях строк с элементом "1" для i-ой группы столбцов.

Можно сгенерировать LDPC-код с концепцией, соответствующей DVB-S2 LDPC-коду иллюстрированному Фиг.4, посредством формирования матрицы контроля четности посредством информации, соответствующей упомянутому подробному примеру и Правилам 1 и 2.

Известно, что DVB-S2 LDPC-код, созданный согласно Правилу 1 и Правилу 2, может быть эффективно закодирован посредством структурной формы. Ниже в качестве примера описаны последовательные этапы процесса выполнения LDPC-кодирования, используя матрицу контроля четности на основе DVB-S2.

В следующем описании DVB-S2 LDPC-код с N₁=16200, K₁ =10800, M₁=360 и q=15 подвергается процессу кодирования. Для удобства информационные биты с длиной K_i представлены как

, а биты четности с длиной (N₁-K₁) представлены как

.

Этап 1: LDPC-код инициализирует биты четности следующим образом:

Этап 2: LDPC-кодер считывает информацию по строке, где элемент "1" расположен в группе столбцов из 0-ой последовательности позиций с весовым коэффициентом 1 среди сохраненных последовательностей, указывающих матрицу контроля четности.

0 2084 1613 1548 1286 1460 3196 4297 2481 3369 3451 4620 2622

LDPC-кодер обновляет конкретные биты p_x четности согласно Уравнению (3), используя считанную информацию и первый информационный бит i₀. Здесь, x представляет собой величину

для k = 1,2,...,13.

(3)

В Уравнении (3), p_x = p_x⊕i₀ также может быть выражено как p_x ←⊕i₀, где ⊕ представляет бинарное суммирование.

Этап 3: LDPC-кодер определяет значение по Уравнению (4) для следующих 359 информационных битов i_m (где m=1, 2,..., 359) после i₀.

В Уравнении (4), x представляет собой величину

для (k = 1, 2,..., 13). Следует отметить, что Уравнение (4) следует той же концепции, что и Уравнение (2).

Далее, LDPC-кодер выполняет операцию, похожую на Уравнение (3), используя величину, полученную в Уравнении (4). То есть, LDPC-кодер обновляет биты четности

для i_m. Например, для m=1, то есть, для i₁ LDPC-кодер обновляет биты четности

как задано в Уравнении (5).

(5)

В Уравнении (5) q=15. LDPC-кодер аналогичным образом выполняет вышеописанный процесс для m=1, 2,..., 359.

Этап 4: Как и на Этапе 2, LDPC-кодер считывает информацию 1-ой последовательности

(k=1, 2,..., 13) позиций с весовым коэффициентом 1 для 361-го информационного бита i₃₆₀, и обновляет конкретный p_x, где величина x равна

. LDPC-кодер обновляет

, m=361, 362,..., 719 посредством аналогичного применения Уравнения (4) к следующим 359 информационным битам i₃₆₁, i₃₆₂,..., i₇₁₉ после i₃₆₀.

Этап 5: LDPC-кодер повторяет Этапы 2, 3 и 4 для всех групп, каждая из которых имеет 360 информационных битов.

Этап 6: LDPC-кодер определяет биты четности, используя Уравнение (6).

(6)

Биты p_i четности в Уравнении (6) были подвергнуты LDPC-кодированию.

Как описано выше, DVB-S2 выполняет кодирование, как описано на Этапах 1-6.

Раскрытие изобретения

Техническая проблема

Для применения LDPC-кода к действительной системе связи этот LDPC-код должен быть разработан так, чтобы подходить под запрошенную скорость передачи данных в системе связи. В частности, LDPC-коды с разными длинами кодовых слов необходимы для поддержки разных скоростей передачи данных согласно системным требованиям в адаптивных системах связи применяющих Гибридный Автоматический Запрос Повторной Передачи (Hybrid Automatic Retransmission Request, HARQ) и Адаптивную Модуляцию и Кодирование (Adaptive Modulation and Coding, AMC), а также и в других системах связи, поддерживающих разные службы вещания.

Тем не менее, как описано выше, LDPC-код, используемый в системе DVB-S2, имеет только два типа длины кодового слова из-за ограниченного применения, и каждый тип LDPC-кода использует независимую матрицу контроля четности. Соответственно, в области техники существует давно ощущаемая необходимость в способе поддержки разных длин кодового слова, чтобы повысить расширяемость и гибкость системы. Так, в системе DVB-S2 для передачи информации сигнализации требуется передача данных объемом от сотен до тысяч битов. Тем не менее, поскольку для длины DVB-S2 LDPC-кода доступно только два варианта - 16200 и 64800, все же есть необходимость в поддержке разных длин кодовых слов. Тем не менее, поскольку хранение независимых матриц контроля четности для каждой длины кодового слова LDPC-кода может сократить общую эффективность памяти, также существует необходимость в схеме, обеспечивающей эффективную поддержку разных длин кодового слова из заданной существующей матрицы контроля четности, без необходимости в новой матрице контроля четности.

Отмечено, что надежности битов, включенных в символы модуляции высшего порядка, различаются, когда в системе связи, требующей LDPC-коды с разными длинами кодового слова, используется модуляция высшего порядка, в отличие от случаев, когда модуляция высшего порядка применяется в системе связи, в которой используется только Двоичная Фазовая Манипуляция (Binary Phase Shift Keying, BPSK) или Квадратурная Фазовая Манипуляция (Quadrature Phase Shift Keying, QPSK).

Для демонстрации различия надежности в модуляции высшего порядка ниже предоставлено описание сигнальных совокупностей для Квадратурной Амплитудной Модуляции (Quadrature Amplitude Modulation, QAM), которая представляет собой модуляцию высшего порядка, обычно используемую в системах связи. QAM-модулированный символ включает в себя действительную часть и мнимую часть, и разные символы модуляции могут быть сгенерированы посредством дифференциации амплитуды и знаков их действительных и мнимых частей. QAM описана вместе с QPSK-модуляцией, чтобы более ясно предоставить детали характеристик QAM.

Фиг.5(a) представляет собой схематическую иллюстрацию сигнальной совокупности для обычной QPSK-модуляции.

Ссылаясь на Фиг.5(a), y₀ определяет знак действительной части, тогда как y₁ определяет знак мнимой части. То есть знак действительной части будет плюсом (+) для y₀=0 и минусом (-) для y₀=1. Кроме того, знак мнимой части будет плюсом (+) для y₁=0 и минусом (-) для y₁=1. Поскольку y₀ и y₁ равны в терминах вероятности возникновения ошибки, поскольку они представляют собой биты индикации знака, которые указывают соответствующие знаки действительной части и мнимой части, надежности битов (y₀, y₁), соответствующих одному сигналу модуляции, равны при QPSK-модуляции. Для y_0,q и y_1,q второй нижний индекс q указывает q-ый вывод битов, включенных в сигнал модуляции.

Фиг.5(b) представляет собой схематическую иллюстрацию сигнальной совокупности для обычной 16-QAM-модуляции.

Ссылаясь на Фиг.5(b), (y₀, y₁, y₂, y₃) соответствуют битам одного сигнала модуляции. В частности, биты y₀ и y₂ определяют знак и амплитуду действительной части, соответственно, тогда как биты y₁ и y₃ определяют знак и амплитуду мнимой части, соответственно. То есть y₀ и y₁ определяют знаки действительной части и мнимой части сигнала модуляции, а y₂ и y₃ определяют амплитуды действительной части и мнимой части сигнала модуляции. Поскольку различить знак модулированного сигнала проще, чем различить амплитуду модулированного сигнала, y₂ и y₃ выше, чем y₀ и y₁ по вероятности возникновения ошибки. Следовательно, в терминах вероятности отсутствия ошибок (то есть надежностей) битов: y₀ = y₁> y₂ = y_3. То есть биты (y₀, y₁, y₂, y₃), включенные в сигнал QAM-модуляции, в отличие от сигнала QPSK-модуляции, имеют разные надежности.

При 16-QAM-модуляции среди 4 битов, образующих сигнал, 2 бита определяют знаки действительной части и мнимой части сигнала, а остальные 2 бита требуются только для определения амплитуды действительной части и мнимой части сигнала. Таким образом, порядки (y₀, y₁, y₂, y₃) и роль каждого бита подвержены изменению.

Фиг.5(c) представляет собой схематическую иллюстрацию сигнальной совокупности для обычной 64-QAM-модуляции.

Среди (y₀, y₁, y₂, y₃, y₄, y₅), которые соответствуют битам одного сигнала модуляции, биты y₀, y₂и y₄ определяют амплитуду и знак действительной части, а биты y₁, y₃ и y₅ определяют амплитуду и знак мнимой части. Так, y₀ и y₁ определяют знаки действительной части и мнимой части, соответственно, а комбинация y₂иy₄и комбинация y₃ и y₅ определяют амплитуду действительной части и мнимой части, соответственно. Как описано выше, поскольку различить знаки модулированного сигнала легче, чем различить амплитуды модулированного сигнала, надежности y₀ и y₁ выше, чем надежности y₂, y₃, y₄ и y₅.

Биты y₂ и y₃ определяются в зависимости от того, больше или меньше ли амплитуда модулированного символа, чем 4, а биты y₄ и y₅определяются согласно тому, ближе ли амплитуды модулированного символа к значению 4 или значению 0, где значение 2 располагается между ними, или к значению 4 или значению 8, где значение 6 располагается между ними. Соответственно, диапазон, в котором величина определяется посредством y₂ и y_3,составляет 4, тогда как диапазон для y₄ и y₅ составляет 2. Следовательно, y₂ и y₃ выше по надежности, чем y₄ и y₅. Следовательно, в терминах вероятности отсутствия ошибок (то есть надежностей) битов y₀=y₁ > y₂=y₃> y₄=y_5.

При 64-QAM-модуляции среди 6 битов, образующих сигнал, 2 бита определяют знаки действительной части и мнимой части сигнала, а остальные 4 бита требуются только для определения амплитуды действительной части и мнимой части сигнала. Таким образом, порядки (y₀, y₁, y₂, y₃, y₄, y₅) и роль каждого бита подвержены изменению. Даже в сигнальной совокупности при 256-QAM или выше роли и надежности битов, образующих сигнал модуляции, отличаются, как описано выше. Соответственно, подробное описание этого случая опущено.

Резюмируя, можно отметить, что при BPSK или QPSK-модуляции нет необходимости рассматривать схему модуляции, когда определяются шаблоны сокращения или прокалывания, поскольку надежности битов, включенных в символ, равны, то также равны надежности битов кодового слова LDPC, которое было подвергнуто сокращению или прокалыванию. Тем не менее, при модуляции высшего порядка, такой как 16-QAM, 64-QAM и 256-QAM, поскольку роли и надежности битов, включенных в символ, отличаются, когда определяется схема модуляции и схема сопоставления сигнальной совокупности/бита (сопоставления бита по сигнальной совокупности), надежности каждого бита в кодовом слове LDPC, после того как оно подвергается сокращению или прокалыванию, может отличаться от надежности кодового слова LDPC до того, как оно было подвергнуто сокращению или прокалыванию.

Следовательно, существует необходимость в устройстве и способе для генерации LDPC-кода с использованием сокращения или прокалывания с учетом модуляции высшего порядка.

Техническое решение

Соответственно, настоящее изобретение было сделано с целью решения, по меньшей мере, упомянутых проблем и/или недостатков и обеспечения, по меньшей мере, нижеописанных преимуществ. Соответственно, одной целью настоящего изобретения является предоставление способа и устройства канального кодирования/декодирования для генерации из заданного LDPC-кода нового LDPC-кода с другой длиной кодового слова посредством применения сокращения или прокалывания, которое определяется с учетом модуляции высшего уровня в системе связи, и для кодирования информационного слова, чтобы сгенерировать кодовое слово для передачи через канал с использованием сгенерированного LDPC-кода и для декодирования упомянутого кодового слова в системе связи.

Еще одной целью настоящего изобретения является предоставление способа и устройства канального кодирования/декодирования для обеспечения оптимальной производительности относительно структуры DVB-S2 в системе связи, где применяются LDPC-коды.

Согласно одному аспекту настоящего изобретения предоставлен способ для разделения информационных битов на множество групп битов; определения числа информационных битов, которые должны быть сокращены; определения числа групп битов, которые должны быть сокращены на основе определенного числа информационных битов, которые должны быть сокращены; сокращения информационных битов в определенном числе групп битов согласно предварительно определенному порядку; и LDPC-кодирования сокращенных информационных битов.

Согласно еще одному аспекту варианта осуществления настоящего изобретения устройство включает в себя блок извлечения матрицы контроля четности для разделения информационных битов на множество групп битов, определения числа информационных битов, которые должны быть сокращены, определения числа групп битов, которые должны быть сокращены на основе определенного числа информационных битов, которые должны быть сокращены, и сокращения информационных битов в определенном числе групп битов согласно предварительно определенному порядку; и LDPC-кодер для выполнения LDPC-кодирования сокращенных информационных битов.

Полезные эффекты

Настоящее изобретение может генерировать отдельный LDPC-код с разной длиной кодового слова, используя информацию о матрице контроля четности, заданной в системе связи, в которой используется модуляция высшего порядка и LDPC-код.

В добавление, варианты осуществления настоящего изобретения могут выполнять сокращение, используя разные шаблоны сокращения согласно схемам модуляции.

Краткое описание чертежей

Вышеупомянутые и другие аспекты, отличительные признаки и преимущества определенных вариантов осуществления настоящего изобретения будут очевидны из следующего подробного описания с сопутствующими чертежами, на которых:

Фиг.1 - иллюстрация примера матрицы контроля четности LDPC-кода длиной 8;

Фиг.2 - иллюстрация графа Таннера для матрицы контроля четности LDPC-кода длиной 8;

Фиг.3 - иллюстрация схематической структуры DVB-S2 LDPC-кода;

Фиг.4 - иллюстрация примера матрицы контроля четности DVB-S2 LDPC-кода;

Фиг.5(a) - схематическая иллюстрация сигнальной совокупности для обычной QPSK-модуляции, используемой в цифровой системе связи;

Фиг.5(b) - схематическая иллюстрация сигнальной совокупности для обычной 16-QAM-модуляции, используемой в цифровой системе связи;

Фиг.5(c) - схематическая иллюстрация сигнальной совокупности для обычной 64-QAM-модуляции, используемой в цифровой системе связи;

Фиг.6 - иллюстрация структурной схемы приемопередатчика в системе связи, в которой используется LDPC-код;

Фиг.7(a) - иллюстрация примера сопоставления сигнальной совокупности/бита при 16-QAM-модуляции;

Фиг.7(b) - иллюстрация примера сопоставления сигнальной совокупности/бита, которое было модифицировано посредством сокращения при 16-QAM-модуляции;

Фиг.8(a) - иллюстрация примера сопоставления сигнальной совокупности/бита при 64-QAM-модуляции;

Фиг.8(b) - иллюстрация примера сопоставления сигнальной совокупности/бита, которое было модифицировано посредством сокращения при 64-QAM-модуляции;

Фиг.9 - иллюстрация процедуры для генерации LDPC-кода с разной длиной кодового слова из матрицы контроля четности сохраненного LDPC-кода согласно одному варианту осуществления настоящего изобретения;

Фиг.10 - иллюстрация структурной схемы передающего устройства, в котором применяется предлагаемый сокращенный LDPC-код, согласно одному варианту осуществления настоящего изобретения;

Фиг.11 - иллюстрация структурной схемы передающего устройства, в котором применяется предлагаемый сокращенный/проколотый LDPC-код, согласно одному варианту осуществления настоящего изобретения;

Фиг.12 - иллюстрация структурной схемы приемного устройства, в котором используется LDPC-код, к которому применяется предлагаемое сокращение, согласно одному варианту осуществления настоящего изобретения;

Фиг.13 - иллюстрация структурной схемы приемного устройства, в котором используется LDPC-код, к которому применяется предлагаемое сокращение и прокалывание, согласно одному варианту осуществления настоящего изобретения; и

Фиг.14 - иллюстрация схемы последовательности операций, иллюстрирующей процесс приема в приемном устройстве согласно одному варианту осуществления настоящего изобретения.

Во всех чертежах одинаковые позиционные обозначения относятся к одинаковым элементам, признакам и структурам.

Вариант осуществления

Нижеприведенное описание в сочетании с прилагаемыми чертежами предназначено для помощи в полном понимании вариантов осуществления настоящего изобретения, как определено формулой изобретения и ее эквивалентами. Оно включает в себя различные конкретные детали, которые помогают понять изобретение, однако эти конкретные детали не должны рассматриваться как ограничения. Соответственно, специалистам в данной области техники будет очевидно, что в рамках объема и сущности настоящего изобретения могут быть выполнены различные изменения и модификации описанных вариантов осуществления. К тому же описание известных функций и конструкций опущено для краткости и ясности.

Сверх того, термины и слова, использованные в следующем описании и формуле изобретения, не ограничиваются библиографическими значениями, и они использовались настоящим изобретателем, чтобы обеспечить ясное и последовательное понимание настоящего изобретения. Соответственно, специалистам в данной области техники будет очевидно, что следующее описание вариантов осуществления настоящего изобретения предоставлено только в целях иллюстрации, а не в целях ограничения изобретения, как определено прилагаемой формулой изобретения и ее эквивалентами.

Следующее описание вариантов осуществления настоящего изобретения предоставляет способ для поддержки LDPC-кодов с разными длинами кодового слова, подходящими для модуляции высшего порядка, используя матрицу контроля четности структурированного LDPC-кода определенного типа. В добавление, описание вариантов осуществления настоящего изобретения предоставляет устройство для поддержки разных длин кодового слова согласно модуляции высшего порядка в системе связи, в которой используется LDPC-код определенного типа, и способ для управления таким устройством. В частности, описание вариантов осуществления настоящего изобретения предоставляет способ для генерации LDPC-кода, используя матрицу контроля четности заданного LDPC-кода, где сгенерированный LDPC-код меньше, чем заданный LDPC-код, а также соответствующее устройство.

Фиг.6 представляет собой структурную схему приемопередатчика в системе связи, в которой используется LDPC-код.

Ссылаясь на Фиг.6, сообщение u вводится в LDPC-кодер 611 в передатчике 610 до выполнения его передачи в приемник 630. LDPC-кодер 611 кодирует введенное сообщение u и выводит кодированный сигнал c в модулятор 613. Модулятор 613 модулирует кодированный сигнал c и передает модулированный сигнал s в приемник 630 через беспроводной канал 620. Демодулятор 631 в приемнике 630 демодулирует принятый сигнал r и выводит демодулированный сигнал x в LDPC-декодер 633. LDPC-декодер 633 декодирует демодулированный сигнал x, в результате чего получается оценка u сообщения, основанного на данных, которые были приняты через беспроводной канал 620.

Используя предопределенную схему, LDPC-кодер 611 генерирует матрицу контроля четности согласно длине кодового слова, необходимой для системы связи. В частности, согласно одному варианту осуществления настоящего изобретения LDPC-кодер 611 будет поддерживать разные длины кодового слова, используя LDPC-код без отдельной необходимости дополнительной сохраненной информации.

Согласно одному варианту осуществления настоящего изобретения в способе получения разных длин кодового слова из заданного LDPC-кода используется способ сокращения и/или способ прокалывания. В настоящее время известны способы, которые оптимизируют производительность посредством применения сокращения или прокалывания к LDPC-коду согласно кодовой скорости и длине кодового слова. Тем не менее, в большинстве случаев, поскольку известный способ определения шаблонов сокращения и прокалывания выполняет процесс оптимизации с учетом только Двоичной Фазовой Манипуляции (Binary Phase Shift Keying, BPSK) или Квадратурной Фазовой Манипуляции (Quadrature Phase Shift Keying, QPSK), для заданного LDPC-кода может существовать только один оптимизированный шаблон сокращения и/или прокалывания.

Тем не менее, шаблоны прокалывания и сокращения, оптимизированные для схемы сопоставления сигнальной совокупности/бита, определенной в модуляции высшего порядка, могут отличаться от таковых для BPSK- или QPSK-модуляции.

При BPSK- или QPSK-модуляции, поскольку надежности битов, включенных в символ, равны, надежности битов кодового слова LDPC, после того как оно подвергается сокращению или прокалыванию, также равны. Следовательно, нет необходимости учитывать схему модуляции при определении шаблонов сокращения и прокалывания. Тем не менее, как описано выше, при модуляции высшего порядка, такой как 16-QAM, 64-QAM и 256-QAM, поскольку надежности битов, включенных в символ, отличаются, когда определена схема модуляции и схема сопоставления сигнальной совокупности/бита, надежности каждого бита в кодовом слове LDPC, после того как оно подвергается сокращению или прокалыванию, могут отличаться от надежности кодового слова LDPC до того как оно было подвергнуто сокращению или прокалыванию.

Фиг.7(a), 7(b), 8(a) и 8(b) иллюстрируют примеры сопоставления битов, где биты сопоставляются символу согласно степеням переменных узлов в кодовом слове LDPC для 16-QAM и 64-QAM, соответственно. В частности, Фиг.7(a) иллюстрирует пример сопоставления сигнальной совокупности/бита при 16-QAM-модуляции, а Фиг.7(b) иллюстрирует пример сопоставления сигнальной совокупности/бита, которое было модифицировано посредством сокращения при 16-QAM-модуляции. Для удобства, кодовое слово LDPC разделено на 8-битные или 12-битные блоки.

Ссылаясь на Фиг.7(a), y₀ и y₁ указывают биты с высокой надежностью, которые определяют знаки действительной части и мнимой части в символе 16-QAM, соответственно. То есть, отношение надежности между этими битами выражается как y₀=y₁ >y₂=y₃. На Фиг.7(a), поскольку y₁ и y₃сопоставляются части кодового слова LDPC, которая соответствует переменным узлам наивысшей степени, 1/2 переменных узлов наивысшей степени сопоставляются части с высокой надежностью, а другая 1/2 сопоставляются части с низкой надежностью.

Предполагая, что половина переменных узлов наивысшей степени была подвергнута сокращению, как проиллюстрировано на Фиг.7(b), когда биты символа, соответствующие несокращенным переменным узлам наивысшей степени рассматриваются в сокращенном кодовом слове LDPC, 7/8 переменных узлов наивысшей степени, сопоставляется y₃, а 1/8 сопоставляется y₁. То есть битовое отношение сильно отличается до и после сокращения.

Аналогично, Фиг.8(a) иллюстрирует пример сопоставления сигнальной совокупности/бита при 64-QAM-модуляции, а Фиг.8(b) иллюстрирует пример сопоставления сигнальной совокупности/бита, которое было модифицировано посредством сокращения при 64-QAM-модуляции.

На Фиг.8(a) отношение надежности между битами, включенными в символ, выражается как y₀=y₁ > y₂=y₃> y₄=y₅. В этом случае, 1/3 переменных узлов с наивысшей степенью в кодовом слове LDPC сопоставляются биту y₅ с наименьшей надежностью. Тем не менее, когда 2/3 переменных узлов наивысшей степени подвергаются сокращению, как проиллюстрировано на Фиг.8(b), 5/6 остальных несокращенных переменных узлов наивысшей степени сопоставляются биту y₅с наименьшей надежностью, так что битовое отношение отличается до и после сокращения.

Когда, как описано здесь, для заданного LDPC-кода фиксируются схема модуляции высшего порядка и схема сопоставления сигнальной совокупности/бита, шаблон сокращения или прокалывания, используемый в BPSK- или QPSK-модуляции, может быть непригоден, поскольку отношение бита кодового слова LDPC, сопоставляемого каждому биту символа модуляции, сильно отличается согласно способу сокращения.

Известно, что в случае LDPC-кода, распределение степени матрицы контроля четности оптимизированного LDPC-кода очень отличается согласно схеме модуляции. То есть распределение степени LDPC-кода, оптимизированного для BPSK или QPSK-модуляции и распределение степени LDPC-кодов, оптимизированных для 16-QAM, 64-QAM и 256-QAM, отличаются друг от друга.

По схожим причинам, очевидно, что, когда предполагается, что задан LDPC-код с одним распределением степени, оптимизированный шаблон сокращения или прокалывания отличается согласно схеме модуляции высшего порядка. Соответственно, шаблон сокращения должен быть определен с учетом целевой схемы модуляции, чтобы найти оптимизированный шаблон сокращения или прокалывания для LDPC-кода.

Описание сокращения приведено ниже, до описания способа определения шаблона сокращения или прокалывания с учетом схемы модуляции. Термин "сокращение" обозначает способ, согласно которому, по существу, не передается специфицированная часть кодового слова LDPC после генерации кодового слова LDPC из заданной конкретной матрицы контроля четности посредством выполнения LDPC-кодирования. Для лучшего понимания сокращения, ниже, со ссылкой на Фиг.3, подробно описана матрица контроля четности DVB-S2 LDPC-кода.

Для матрицы контроля четности DVB-S2 LDPC-кода, проиллюстрированной на Фиг.3 общая длина равна N₁, начальная часть матрицы контроля четности соответствует информационным битам (i₀, i₁,..., i_K1-1) и имеет длину K₁, а задняя часть соответствует битам (p₀, p₁,..., p_K1-1) четности и имеет длину (N₁-K₁). Обычно, информационные биты могут иметь произвольное значение 0 или 1, и способ сокращения ограничивает значения информационных битов в определенной части, которая подвергается сокращению. Например, сокращение N_s информационных битов с i₀ по

i_Ns-1обычно означает, что i₀=i₁=i_Ns-1=0. То есть посредством ограничения значений для N_s информационных битов с i₀ по i_Ns-1 величиной "0" способ сокращения может обеспечить, по существу, такой же эффект, как при неиспользовании N_S начальных столбцов в матрице контроля четности DVB-S2 LDPC-кода, проиллюстрированной на Фиг.3. Термин "сокращение" происходит от вышеописанной операции ограничения. Следовательно, применение сокращения также означает, что значения сокращенных информационных битов рассматриваются как равные 0.

Что касается способа сокращения, когда система настраивается, передатчик и приемник могут совместно использовать или сгенерировать одинаковую информацию позиции для сокращенных информационных битов. Следовательно, хотя передатчик не передал сокращенные биты, приемник может выполнить декодирование, поскольку ему уже известно, что информационные биты в позициях, соответствующих сокращенным битам, имеют значение 0.

В способе сокращения, поскольку длина кодового слова, которое передатчик фактически передает, равна N₁-N_sи длина информационного слова равна K₁-N₁, кодовая скорость становится равной K₁-N_s/(N₁-N_s), что всегда меньше, чем первая заданная кодовая скорость K₁/N₁.

Обычно, способ прокалывания может быть применен как к информационным битам, так и к битам четности. Хотя способ прокалывания и способ сокращения обычно сокращают длины кодового слова, способ прокалывания в отличие от способа сокращения не ограничивает величины конкретных битов.

В частности, способ прокалывания является просто способом, в котором конкретные информационные биты или конкретная часть сгенерированных битов четности просто не передается, так что приемник может стереть соответствующие биты. Иначе говоря, посредством невыполнения передачи битов в N_pпредопределенных позициях в сгенерированном кодовом слове LDPC длиной N₁, прокалывание может обеспечить такой же эффект, что и при передаче кодового слова LDPC длиной (N₁-N_p). Поскольку все столбцы, соответствующие битам, проколотым в матрице контроля четности, остаются нетронутыми в процессе декодирования, способ прокалывания отличается от способа сокращения.

Сверх того, согласно одному варианту осуществления настоящего изобретения, поскольку информация позиции для проколотых битов может быть распространена или совместно оценена передатчиком и приемником при настройке системы, приемник может просто стереть соответствующие проколотые биты до выполнения декодирования.

Согласно способу прокалывания, поскольку длина кодового слова, которое передатчик фактически передает, равна N₁-N_pи длина информационного слова постоянно равна K₁, кодовая скорость становится равной K₁/(N₁-N_p), что всегда больше, чем первая заданная кодовая скорость K₁/N₁.

Ниже приведено описание способа сокращения и способа прокалывания, которые подходят для DVB-S2 LDPC-кода. DVB-S2 LDPC-код, как описано выше, представляет собой LDPC-код с конкретной структурой. Соответственно, по сравнению с обычным LDPC-кодом, DVB-S2 LDPC-код может подвергаться более эффективному сокращению и прокалыванию.

Для удобства этого примера предполагается, что DVB-S2 LDPC-код имеет длину кодового слова и длину информации, которые равны N₁ и K₁, соответственно, а длина кодового слова и длина информации LDPC-кода, которые желательно получить в итоге из этого DVB-S2 LDPC-кода, используя способ сокращения и способ прокалывания, составляют N₂ и K₂, соответственно.

Если задается определение N₁-N₂=N и K₁-K₂=K, то можно генерировать LDPC-код, для которого длина кодового слова и длина информации равны N₂ и K₂, соответственно, посредством сокращения K битов и прокалывания (N-K) битов из матрицы контроля четности DVB-S2 LDPC-кода. Для сгенерированного LDPC-кода при N>0 или K>0, поскольку его кодовая скорость

обычно отличается от кодовой скорости K₁/N₁ DVB-S2 LDPC-кода, его алгебраическая характеристика изменяется. Для N_∆=K_∆LDPC-код генерируется посредством невыполнения сокращения и прокалывания или посредством выполнения только сокращения. Тем не менее, касательно DVB-S2 LDPC-кода, как описано в Правилах 1 и 2, поскольку одно значение

соответствует M₁ столбцам, каждая из K₁/N₁ групп столбцов имеет структурную форму. Следовательно, DVB-S2 LDPC-код равен LDPC-коду, который не использует M₁ столбцов, если он не использует одно значение

. Следующий процесс сокращения, который описан со ссылкой на Фиг.9, предлагается с учетом подобных характеристик.

Фиг.9 представляет собой иллюстрацию процедуры для генерации LDPC-кода с разной длиной кодового слова из матрицы контроля четности сохраненного LDPC-кода согласно одному варианту осуществления настоящего изобретения.

Ссылаясь на Фиг.9, на этапе 901 LDPC-кодер определяет схему модуляции передачи для символа, и считывает информацию группы столбцов DVB-S2 LDPC-кода, который должен быть подвергнут сокращению, на этапе 903. То есть, LDPC-кодер считывает сохраненную информацию матрицы контроля четности. Далее, на этапе 905 LDPC-кодер определяет длину N2 кодового слова и длину K2 информации на основании информации группы столбцов DVB-S2 LDPC-кода. Далее, LDPC-кодер выполняет процесс сокращения согласно этапам 907-913, на которых LDPC-кодер выполняет сокращение в соответствие с требуемой длиной информации LDPC-кода, на основании считанной информации сохраненной матрицы контроля четности.

Этап 1 Сокращения: LDPC-кодер определяет

на этапе 907, где

x

представляет собой максимальное целое, которое меньше или равно x.

Этап 2 Сокращения: LDPC-кодер выбирает последовательность для (A+1) групп столбцов из

групп столбцов на этапе 909. Выбранная последовательность определяется как

LDPC-кодер полагает, что для остающихся

групп столбцов нет последовательностей, за исключением частичной последовательности

в последовательности

Этап 3 Сокращения: LDPC-кодер определяет позиции групп столбцов, соответствующие информационному слову DVB-S2 LDPC-кода, из последовательности

(A+1) групп столбцов, выбранных на Этапе 2 Сокращения, и на этапе 911 генерируется сокращенный DVB-S2 LDPC-код. Следует отметить, что сокращенный LDPC-код имеет длину (A+1)M₁, которая всегда больше или равна K₂.

Этап 4 Сокращения: На этапе 913 LDPC-кодер дополнительно сокращает (A+1)M₁-K₂ столбцов из сокращенного LDPC-кода, сгенерированного на Этапе 3 Сокращения.

На Этапе 4 Сокращения дополнительное сокращение реализуется легче, если процесс последовательно выполняется с задней или передней группы столбцов, посредством чего достигается дополнительное сокращение.

Как описано выше, один вариант осуществления настоящего изобретения применяет эффективный способ сокращения, который не использует информацию о группах столбцов DVB-S2 LDPC-кода в зависимости от структурных особенностей DVB-S2 LDPC-кода, в отличие от обычного способа побитного сокращения, который обычно используется для сокращения DVB-S2 LDPC-кода.

Критерий выбора последовательности для групп столбцов может быть подытожен, как указано на Этапе 2, в процессе сокращения DVB-S2 LDPC-кода.

Критерий 1: LDPC-кодер выбирает последовательность шаблона сокращения для заданных групп столбцов таким образом, что оптимальное распределение степени, достижимое с учетом схемы модуляции, заданной для нормального LDPC-кода с длиной N₂ кодового слова и длиной K₂ информации, получается максимально похожим на распределение степени сокращенного LDPC-кода с длиной N₂ кодового слова и длиной K₂ информации, которое получается посредством выполнения сокращения DVB-S2 LDPC-кода с длиной N₁ кодового слова и длиной K₁информации.

Критерий 2: LDPC-кодер выбирает последовательность шаблона сокращения для заданной группы столбцов, чтобы предоставить код, имеющий хорошую циклическую характеристику на графе Таннера среди сокращенных кодов, выбранных по Критерию 1. Согласно одному варианту осуществления настоящего изобретения, касательно критерия для циклической характеристики, LDPC-кодер выбирает последовательность, где цикл минимальной длины в графе Таннера на сколько возможно большой, и количество циклов минимальной длины на сколько возможно мало.

Оптимальное распределение степени LDPC-кода, в котором рассматривается схема модуляции может быть найдена по Критерию 1 с использованием способа анализа эволюции плотности, различные реализации которого известны в технике. Тем не менее, поскольку процесс определения распределения степени с использованием способа анализа эволюции плотности не является существенным с точки зрения настоящего изобретения, его детальное описание в настоящем документе не предоставлено.

Если количество всех возможных последовательностей (шаблонов сокращения) для групп столбцов не велико, LDPC-кодер может выбрать последовательность (шаблон сокращения) для группы столбцов, имеющей наилучшую производительность посредством выполнения полного поиска по всем последовательностям независимо от Критериев 1 и 2. Тем не менее, критерии выбора для групп столбцов, применяемые на Этапе 2 Сокращения для DVB-S2 LDPC-кода, обеспечивают возможность эффективно выбирать (шаблон сокращения) посредством выбора LDPC-кода, удовлетворяющего обоим условиям, когда количество всех возможных последовательностей (шаблона сокращения) для группы столбцов слишком большое.

Критерий 1 и Критерий 2 применяются, когда N₂ и K₂ являются фиксированными величинами. Тем не менее, если величины N₂ и K₂ согласно требованиям системы варьируют, то шаблон сокращения, оптимизированный согласно величине K₂, может не иметь какой-либо корреляции. То есть, когда величины N₂ и K₂, необходимые в системе, варьируют, все шаблоны сокращения, оптимизированные согласно величине K₂, должны храниться отдельно для оптимальной производительности.

Следовательно, для эффективной работы системы могут быть найдены субоптимальные шаблоны сокращения, когда величины N₂ и K₂, необходимые в системе, варьируют.

Поиск субоптимальной последовательности шаблона сокращения

Предполагая, что выбор группы столбцов необходим для сокращения, поскольку количество выбираемых групп столбцов равно одному, можно выбрать группу столбцов с наилучшей производительностью. Когда для сокращения необходим выбор двух групп столбцов, вместе с уже выбранной одной группой столбцов из остальных групп столбцов выбирается еще одна группа столбцов, демонстрирующая наилучшую производительность. Аналогично, когда для сокращения необходим выбор i групп столбцов, из остальных групп столбцов выбирается одна группа столбцов, имеющая наилучшую производительность, вместе с (i-1) группами столбцов, которые были выбраны на предыдущем этапе для сокращения.

Хотя вышеописанный способ не может гарантировать оптимального выбора для всех случаев, он обеспечивает относительно стабильную производительность шаблона сокращения с одним регулярным правилом, независимо от изменения величины K₂. Следовательно, вышеописанный способ имеет преимущества, заключающиеся в относительно стабильной производительности и простоте хранения шаблонов сокращения.

DVB-S2 LDPC-код, содержащий всего G групп столбцов, соответствующих информационным битам, описан ниже в качестве примера. Предполагая, что порядки групп столбцов, которые подвергаются сокращению согласно способу определения шаблонов сокращения, устанавливаются как B₁, B₂, B₃,..., B_x, когда сохраняется только последовательность, означающая порядки групп столбцов, возможно реализовать эффективное сокращение для случайного значения K₂ посредством Этапов Сокращения с 1 по 4.

Чтобы проиллюстрировать пример разницы между шаблонами сокращения, найденными согласно соответствующим схемам модуляции с использованием вышеописанных способов, в Таблице 1A и Таблице 1B приведены способы сокращения и шаблоны сокращения, субоптимизированные для BPSK/QPSK, 16-QAM и 64-QAM относительно DVB-S2 LDPC-кода с длиной N₁=16200 кодового слова и длиной K₁=7200.

Таблица 1A
Основные переменные DVB-S2 LDPC-кода	N₁=16200, K₁=7200, M₁=360, q=25
Диапазон K₂	Способ сокращения
1) 528≤K₂<7200	Для целой величины , сократить все m групп столбцов, соответствующих π(0)-ой, π(1)-ой,..., π(m-1)-ой строкам, и дополнительно сократить 7200-K₂-360m информационных битов из группы столбцов, соответствующей π(m)-ой строке. Здесь π обозначает функцию перестановки, которая указывает шаблон сокращения, и отношения показаны в нижней части таблицы. Тем не менее, когда сокращается часть группы столбцов, соответствующей π(18)=19-ой строке, столбцы в позициях, соответствующих 168 битам четности Bose-Chaudhuri-Hocquenghem (BCH), не подвергаются сокращению.
2) 168≤K₂<528	Сократить все группы столбцов, соответствующие π(0)-ой, π(1)-ой,..., π(17)-ой строке, и сократить все столбцы за исключением столбцов в позициях, соответствующих 168 битам четности BCH из группы столбцов, соответствующей π(18)=19-ой строке. Кроме того, дополнительно сократить 528-K₂ информационных битов из группы столбцов, соответствующей π(19)=0-ой строке.

Таблица 1B
Отношение между функциями перестановки, субоптимизированными для BPSK/QPSK
π(0)	π(1)	π(2)	π(3)	π(4)	π(5)	π(6)	π(7)	π(8)	π(9)
18	17	16	15	14	13	12	11	4	10
π(10)	π(11)	π(12)	π(13)	π(14)	π(15)	π(16)	π(17)	π(18)	π(19)
9	8	3	2	7	6	5	1	19	0
Отношение между функциями перестановки, субоптимизированными для 16QAM
π(0)	π(1)	π(2)	π(3)	π(4)	π(5)	π(6)	π(7)	π(8)	π(9)
18	17	16	15	14	13	12	11	4	10
π(10)	π(11)	π(12)	π(13)	π(14)	π(15)	π(16)	π(17)	π(18)	π(19)
3	9	2	8	7	6	1	5	19	0

Отношение между функциями перестановки, субоптимизированными для 64QAM
π(0)	π(1)	π(2)	π(3)	π(4)	π(5)	π(6)	π(7)	π(8)	π(9)
4	3	18	17	2	16	15	14	13	12
π(10)	π(11)	π(12)	π(13)	π(14)	π(15)	π(16)	π(17)	π(18)	π(19)
11	10	9	1	8	7	6	5	19	0

Ссылаясь на Таблицу 1A и Таблицу 1B, можно заметить, что, когда определяется длина информационных битов, которые должны быть сокращены, способ сокращения реализуется посредством предопределенного процесса независимо от схемы модуляции, но отношения между функциями перестановок, указывающими оптимизированные шаблоны сокращения, отличаются согласно схемам модуляции. То есть, когда способ сокращения применяется без учета схемы модуляции, в зависимости от схем модуляции может иметь место существенная деградация производительности.

Субоптимизированные шаблоны сокращения из Таблицы 1B, найденные для способа сокращения из Таблицы 1A, могут не быть уникальными согласно условиям для обнаружения шаблонов сокращения. Например, может существовать несколько групп столбцов, которые демонстрируют схожую производительность в процессе, описанном выше, то есть, в разделе Поиск субоптимальной последовательности шаблона сокращения. В этом случае, поскольку выбор следующих групп столбцов может отличаться согласно выбору групп столбцов, субоптимизированные шаблоны сокращения могут не быть уникальными согласно разности производительности процесса сокращения. В действительности, шаблоны сокращения из Таблицы 1C также обеспечивают превосходную производительность, схожую с производительностью способа сокращения из Таблицы 1A.

Таблица 1C
Отношение между функциями перестановки, субоптимизированными для BPSK/QPSK(2)
π(0)	π(1)	π(2)	π(3)	π(4)		π(5)	π(6)	π(7)	π(8)	π(9)
18	17	16	15	14		13	12	11	4	10
π(10)	π(11)	π(12)	π(13)	π(14)		π(15)	π(16)	π(17)	π(18)	π(19)
9	8	3	2	7		6	5	1	19	0
Отношение между функциями перестановки, субоптимизированными для 16QAM(2)
π(0)	π(1)	π(2)	π(3)		π(4)	π(5)	π(6)	π(7)	π(8)	π(9)
18	17	16	15		14	13	12	11	4	10
π(10)	π(11)	π(12)	π(13)		π(14)	π(15)	π(16)	π(17)	π(18)	π(19)
9	8	7	3		2	1	6	5	19	0
Отношение между функциями перестановки, субоптимизированными для 64QAM(2)
π(0)	π(1)	π(2)	π(3)		π(4)	π(5)	π(6)	π(7)	π(8)	π(9)
18	17	16	4		15	14	13	12	3	11
π(10)	π(11)	π(12)	π(13)		π(14)	π(15)	π(16)	π(17)	π(18)	π(19)
10	9	2	8		7	1	6	5	19	0

Способы сопоставления битов, соответствующие сигнальным совокупностям, которые используются в 16-QAM-модуляции и 64-QAM-модуляции из Таблицы 1C, представляют собой результаты, которые получаются посредством применения таких же способов сопоставления битов, какие проиллюстрированы на Фиг.7(a), 7(b), 8(a) и 8(b).

Ссылаясь на Фиг.9, после этапа 913, когда необходимо прокалывание, LDPC-кодер применяет прокалывание в процессе LDPC-кодирования на этапе 915. Ниже описан способ прокалывания.

Предполагая, что длина кодового слова и длина информации LDPC-кода равны N₂и K₂, соответственно, что в итоге желательно получить из DVB-S2 LDPC-кода, длина кодового слова и длина информации которого равны N₁и K₁, соответственно, используя способ сокращения и способ прокалывания, и что задано определение N₁-N₂=N и K₁-K₂=K, то возможно сгенерировать LDPC-код с длиной N₂ кодового слова и длиной K₂ информации посредством сокращения K битов и прокалывания (N-K) битов из матрицы контроля четности DVB-S2 LDPC-кода. Для удобства, когда предполагается, что способ прокалывания применяется только к части контроля четности, существует один возможный способ для прокалывания 1 бита из части контроля четности на каждые (N₁-K₁)/(N-K) битов, поскольку длина четности составляет N₁-K₁. Тем не менее, также доступны другие способы прокалывания.

Фиг.10 представляет собой иллюстрацию структурной схемы передающего устройства, в котором применяется сокращенный LDPC-код, согласно одному варианту осуществления настоящего изобретения.

Ссылаясь на Фиг.10, передающее устройство включает в себя контроллер 1010, блок 1020 применения шаблона сокращения, блок 1040 извлечения матрицы контроля четности для LDPC-кода и LDPC-кодер 1060. Блок 1040 извлечения матрицы контроля четности для LDPC-кода извлекает матрицу контроля четности LDPC-кода, которая была подвергнута сокращению. Матрица контроля четности LDPC-кода может быть извлечена из памяти, может быть задана в передающем устройстве или может быть сгенерирована в передающем устройстве. В добавление, блок 1040 извлечения матрицы контроля четности LDPC-кода определяет схему модуляции передачи для символа передачи, группирует столбцы, соответствующие информационному слову в матрице контроля четности LDPC-кода, в множество групп столбцов, и упорядочивает эти группы столбцов.

Блок 1020 применения шаблона сокращения определяет диапазон информационного слова, который желательно получить посредством сокращения, и на основании этого диапазона информационного слова выполняет сокращение группы столбцов за группой столбцов в порядке согласно шаблону сокращения, определенному с учетом определенной схемы модуляции.

Контроллер 1010 управляет блоком 1020 применения шаблона сокращения, чтобы определить шаблон сокращения согласно схеме модуляции передачи и длине информации, и блок 1020 применения шаблона сокращения вставляет биты со значением 0 в позиции, соответствующие сокращенным битам, или удаляет столбцы, соответствующие сокращенным битам из матрицы контроля четности заданного LDPC-кода. Шаблон сокращения может представлять собой шаблон сокращения, который хранится в памяти, который генерируется генератором последовательности (не показан), или который получается используя алгоритм анализа эволюции плотности для матрицы контроля четности и заданной длины информации.

LDPC-кодер 1060 выполняет кодирование на основе LDPC-кода, который был подвергнут сокращению контроллером 1010 и блоком 1020 применения шаблона сокращения.

Фиг.11 представляет собой иллюстрацию структурной схемы передающего устройства для DVB-S2 LDPC-кода, где используется как сокращение, так и прокалывание. В частности, в сравнении с передающим устройством с Фиг.10, передающее устройство с Фиг.11 также включает в себя блок 1180 применения шаблона прокалывания.

Ссылаясь на Фиг.11, сокращение выполняется на входной ступени LDPC-кодера 1060, а прокалывание выполняется на выходной ступени LDPC-кодера 1060. Блок 1180 применения шаблона прокалывания применяет прокалывание к выводу LDPC-кодера 1060. Способ применения прокалывания описан выше, со ссылкой на этап 915 с Фиг.9.

Фиг.12 представляет собой иллюстрацию структурной схемы приемного устройства, в котором используется LDPC-код, к которому применяется сокращение, согласно одному варианту осуществления настоящего изобретения. В частности, Фиг.12 иллюстрирует пример приемного устройства, которое принимает сигнал, переданный из системы связи, в которой используется сокращенный DVB-S2 LDPC-код, и восстанавливает пользовательские данные из принятого сигнала, когда оно детектирует схему модуляции передачи и длину сокращенного DVB-S2 LDPC-кода из принятого сигнала.

Ссылаясь на Фиг.12, приемное устройство включает в себя контроллер 1210, блок 1220 определения/оценки шаблона сокращения, демодулятор 1230 и LDPC-декодер 1240. Демодулятор 1230 принимает и демодулирует сокращенное кодовое слово LDPC, и предоставляет демодулированный сигнал в блок 1220 определения/оценки шаблона сокращения и LDPC-декодер 1240. Под управлением контроллера 1210 блок 1220 определения/оценки шаблона сокращения определяет или оценивает информацию о шаблоне сокращения LDPC-кода из демодулированного сигнала, и предоставляет информацию позиции сокращенных битов в LDPC-декодер 1240. Блок 1220 определения/оценки шаблона сокращения может использовать шаблоны сокращения, хранимые в памяти, может генерировать шаблоны сокращения, используя ранее реализованный способ генерации, или может получать шаблоны сокращения, используя алгоритм анализа эволюции плотности для матрицы контроля четности и заданную длину информации.

Контроллер 1210 управляет блоком 1220 определения/оценки шаблона сокращения, чтобы доставить сокращенный шаблон в LDPC-декодер 1240 в зависимости от схемы модуляции и длины информации. Поскольку вероятность, что величины сокращенных битов будут равны нулю, равна 1 (то есть, 100%), LDPC-декодер 1240 определяет, разрешит ли он участвовать сокращенным битам в операции декодирования, в зависимости от величины 1 вероятности того, что сокращенные биты будут нулевыми.

Когда LDPC-декодер 1240 получает информацию о длине DVB-S2 LDPC-кода, сокращенного посредством блока 1220 определения/оценки шаблона сокращения, он восстанавливает данные из принятых сигналов.

Фиг.13 представляет собой иллюстрацию структурной схемы приемного устройства, в котором используется LDPC-код, к которому применяется сокращение и прокалывание, согласно одному варианту осуществления настоящего изобретения. В частности, приемное устройство проиллюстрированное на Фиг.13 включает в себя блок 1320 определения оценки шаблона сокращения/прокалывания, который заменяет блок 1220 определения/оценки шаблона сокращения в приемном устройстве, проиллюстрированном на Фиг.12.

Ссылаясь на Фиг.13, когда в передающем устройстве применяется как сокращение, так и прокалывание, блок 1320 определения/оценки шаблона сокращения/прокалывания в приемном устройстве может сначала выполнить определение или оценку сокращения, может сначала выполнить определение или оценку прокалывания, или может сразу выполнить определение или оценку и сокращения, и прокалывания.

Чтобы выполнять декодирование, LDPC-декодер 1240 должен иметь информацию как о сокращении, так и о прокалывании.

Фиг.14 представляет собой схему последовательности операций, иллюстрирующую процесс приема в приемном устройстве согласно одному варианту осуществления настоящего изобретения.

Ссылаясь на Фиг.14, на этапе 1401 демодулятор 1230 принимает и демодулирует сокращенное кодовое слово LDPC. На этапе 1403, блок 1220 определения/оценки шаблона сокращения определяет или оценивает шаблоны сокращения/прокалывания из демодулированного сигнала.

На этапе 1405 блок 1220 определения/оценки шаблона сокращения определяет, присутствуют ли какие-либо сокращенные или проколотые биты. Если проколотые или сокращенные биты отсутствуют, то LDPC-декодер 1240 выполняет декодирование на этапе 1411. Тем не менее, если присутствуют сокращенные или проколотые биты, блок 1220 определения/оценки шаблона сокращения доставляет информацию позиции сокращенных/проколотых битов в LDPC-декодер 1240 на этапе 1407.

На этапе 1409, на основании информации позиции сокращенных/проколотых битов LDPC-декодер 1240 определяет, что вероятность того, что значения сокращенных битов будут нулевыми, равна 1, и определяет, что проколотые биты являются стертыми битами. После этого на этапе 1411 LDPC-кодер 1240 выполняет декодирование.

Несмотря на то что настоящее изобретение было проиллюстрировано и описано со ссылкой на определенные варианты осуществления, специалистам в данной области техники будет очевидно, без выхода из объема и сущности настоящего изобретения могут быть выполнены различные изменения в форме и деталях, как определено прилагаемой формулой изобретения.

Claims

1. Способ для декодирования канала с использованием кода Контроля Четности с Низкой Плотностью (LDPC), причем способ содержит этапы, на которых:
демодулируют принятый сигнал;
определяют позицию сокращенных информационных битов; и
декодируют демодулированный сигнал, принимая во внимание определенную позицию сокращенных информационных битов,
причем определение позиции сокращенных информационных битов содержит
определение числа информационных битов, которые должны быть сокращены; и
определение числа групп битов, которые должны быть сокращены на основе определенного числа информационных битов, которые должны быть сокращены; и
получают предварительно определенный порядок групп битов.

2. Способ по п.1, в котором определение позиции сокращенных информационных битов дополнительно содержит:
определение числа информационных битов, которые необходимо получить посредством сокращения, для определения числа информационных битов, которые должны быть сокращены.

3. Способ по п.1, в котором предварительно определенный порядок - это 18-я группа битов, 17-я группа битов, 16-я группа битов, 15-я группа битов, 14-я группа битов, 13-я группа битов, 12-я группа битов, 11-я группа битов, 4-я группа битов, 10-я группа битов, 9-я группа битов, 8-я группа битов, 7-я группа битов, 3-я группа битов, 2-я группа битов, 1-я группа битов, 6-я группа битов, 5-я группа битов, 19-я группа битов и 0-я группа битов, когда длина кодового слова 16200, информационных битов 7200 и схема модуляции 16 QAM.

4. Способ по п.1, в котором предварительно определенный порядок - это 18-я группа битов, 17 группа битов, 16-я группа битов, 4-я группа битов, 15-я группа битов, 14-я группа битов, 13-я группа битов, 12-я группа битов, 3-я группа битов, 11-я группа битов, 10-я группа битов, 9-я группа битов, 2-я группа битов, 8-я группа битов, 7-я группа битов, 1-я группа битов, 6-я группа битов, 5-я группа битов, 19-я группа битов и 0-я группа битов, когда длина кодового слова 16200, информационных битов 7200 и схема модуляции 64 QAM.

5. Способ по п.1, содержащий этапы, на которых,
когда число битов каждой группы битов равно 360 и информационных битов 7200,
определяют, что все информационные биты в группах битов от нулевой группы битов до (m-1)-й группы битов в предварительно определенном порядке сокращены,
определяют, что информационные биты (7200-K₂-360m) в m-й группе битов в упомянутом предварительно определенном порядке сокращены,
причем K₂ представляет собой число информационных битов, которые необходимо получить посредством сокращения, (7200-K₂) представляет собой число информационных битов, которые должны быть сокращены, и

_.

6. Устройство для декодирования канала с использованием кода Контроля Четности с Низкой Плотностью (LDPC), устройство содержащее:
демодулятор для демодулирования принятого сигнала;
определитель шаблона сокращения для определения позиции сокращенных информационных битов; и
декодер для декодирования демодулированного сигнала, принимая во внимание определенную позицию сокращенных информационных битов,
причем определение позиции сокращенных информационных битов содержит
определение числа информационных битов, которые должны быть сокращены; и
определение числа групп битов, которые должны быть сокращены на основе определенного числа информационных битов, которые должны быть сокращены; и
получение предварительно определенного порядка групп битов.

7. Устройство по п.6, в котором блок применения шаблона сокращения сконфигурирован с возможностью определять число информационных битов, которые необходимо получить посредством сокращения, для определения числа информационных битов, которые должны быть сокращены.

8. Устройство по п.6, в котором предварительно определенный порядок - это 18-я группа битов, 17-я группа битов, 16-я группа битов, 15-я группа битов, 14-я группа битов, 13-я группа битов, 12-я группа битов, 11-я группа битов, 4-я группа битов, 10-я группа битов, 9-я группа битов, 8-я группа битов, 7-я группа битов, 3-я группа битов, 2-я группа битов, 1-я группа битов, 6-я группа битов, 5-я группа битов, 19-я группа битов и 0-я группа битов, когда длина кодового слова 16200, информационных битов 7200 и схема модуляции 16 QAM.

9. Устройство по п.6, в котором предварительно определенный порядок - это 18-я группа битов, 17-я группа битов, 16-я группа битов, 4-я группа битов, 15-я группа битов, 14-я группа битов, 13-я группа битов, 12-я группа битов, 3-я группа битов, 11-я группа битов, 10-я группа битов, 9-я группа битов, 2-я группа битов, 8-я группа битов, 7-я группа битов, 1-я группа битов, 6-я группа битов, 5-я группа битов, 19-я группа битов и 0-я группа битов, когда длина кодового слова 16200, информационных битов 7200 и схема модуляции 64 QAM.

10. Устройство по п.6, дополнительно содержащее средство для, когда число битов каждой группы битов равно 360 и информационных битов 7200, определения, что все информационные биты в группах битов от нулевой группы битов до (m-1)-й группы битов в упомянутом предварительно определенном порядке сокращены, и определения, что информационные биты (7200-K₂-360m) в m-й группе битов в упомянутом предварительно определенном порядке сокращены,
причем K₂ представляет собой число информационных битов, которые необходимо получить посредством сокращения, (7200-K₂) представляет собой число информационных битов, которые должны быть сокращены, и

_.