ES2871173T3

ES2871173T3 - Procedimiento y aparato para codificación y descodificación de canal en un sistema de comunicación que usa códigos de verificación de paridad de baja densidad

Info

Publication number: ES2871173T3
Application number: ES12188084T
Authority: ES
Inventors: Seho Myung; Hwan-Joon Kwon; Jae-Yoel Kim; Yeon-Ju Lim; Sung-Ryul Yun; Hak-Ju Lee; Hong-Sil Jeong
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2008-02-11
Filing date: 2009-02-11
Publication date: 2021-10-28
Anticipated expiration: 2029-02-11
Also published as: CN101946413A; AU2009213247A1; CY1123813T1; RU2439793C1; DK2579467T3; ES2872381T3; JP5583833B2; CN101946413B; MY171996A; TWI384766B; KR101502623B1; WO2009102146A3; EP2088678A3; EP2557694B1; JP5506099B2; PT2582054T; HRP20210856T1; EP2093886B1; KR20090086893A; EP2582054A1

Abstract

Un procedimiento de perforación de al menos un bit de paridad en una Comprobación de Paridad de Baja Densidad, LDPC, palabra de código, por un transmisor en un sistema de radiodifusión, en el que la palabra clave LDPC se obtiene mediante codificación LDPC utilizando una matriz de comprobación de paridad que tiene una estructura predeterminada, siendo dicha estructura igual a una definida en el estándar DVB-S2 y tiene una longitud de N.), una parte de información con una longitud de información K^ y una parte de paridad con una longitud de paridad de (N1- K1), teniendo la parte de información de la matriz de comprobación de paridad una estructura definida por: **(Ver fórmula)** donde: k = 1,2,..., D, i = 1,..., K1/M1, j = 1,..., M1 -1 i = índice que indica el iº grupo de columnas; j = índice que indica la jº columna en un grupo de columnas; q = (N1- K1)/M1; M1 = número de columnas por grupo de columnas; D: = un grado, es decir, el número de entradas que no son cero, de una 0º columna en cada iº grupo de columnas; = posiciones de filas con un valor de 1 en una 0º columna en cada iº grupo de columnas; y = posiciones de filas con un valor de 1 en una jº columna en un iº grupo de columnas, en el que los bits de paridad de la palabra clave LDPC se dividen en conjuntos de bits de paridad q basados en una ecuación siguiente: **(Ver fórmula)** donde Pj representa un juego de jº bits de paridad, pk representa un kº bit paridad, y 0<j<q, comprendiendo el procedimiento: determinar una serie de bits de paridad Np a perforar; determinar un número m de juegos de bits de paridad en los que se perforan todos los bits de paridad, basado en el número de bits de paridad a perforar; y y perforar todos los bits de paridad de m conjuntos de bits de paridad Pn(0), Pπ(1), ..., Pπ(m-1) de q juegos de bits de paridad Pj basados en un patrón de perforación, en el que el patrón de perforación es determinado basado en una tasa de código K1/N1 de un código LDPC asociado con la matriz de comprobación de paridad y se asocia con π(0) índices, ..., π(m-1) correspondiendo a los m juegos de bits de paridad Pπ(0), Pπ(1), ..., Pπ(m-1), donde la tasa de código K1/N1 = 1/5, N1 = 16200, K1 = 3240, M1= 360 y q = 36, y el patrón de perforación se define mediante una tabla siguiente, **(Ver fórmula)**

Description

DESCRIPCIÓN

Procedimiento y aparato para codificación y descodificación de canal en un sistema de comunicación que usa códigos de verificación de paridad de baja densidad

Campo de la invención

La presente invención se refiere en general a un sistema de comunicación que usa códigos de verificación de paridad de baja densidad (LDPC). Más particularmente, la presente invención se refiere a un procedimiento y aparato de codificación/descodificación de canal para generar códigos de LDPC de un tipo particular.

Antecedentes de la invención

En los sistemas de comunicación inalámbrica, el desempeño de enlace disminuye de forma significativa debido a diversos ruidos en los canales, un fenómeno de desvanecimiento y la interferencia entre símbolos (ISI). Por lo tanto, con el fin de realizar sistemas de comunicación digital de alta velocidad, que requieren un caudal de datos y una fiabilidad altos, tales como la comunicación móvil de próxima generación, radiodifusión digital e Internet portátil, es importante desarrollar una tecnología para superar los ruidos de canal, el desvanecimiento y la ISI. Recientemente, se ha llevado a cabo un estudio intensivo de un código de corrección de errores como un procedimiento para aumentar la fiabilidad de comunicación mediante una recuperación eficiente de la información distorsionada.

Un código de LDPC se representa habitualmente mediante una técnica de representación en grafo, y muchas características se pueden analizar a través de los procedimientos basándose en la teoría de grafos, el álgebra y la teoría de las probabilidades. Generalmente, un modelo en grafo de códigos de canal es útil para la descripción de códigos y, correlacionando información acerca de bits codificados con los vértices en el grafo y correlacionando relaciones entre los bits con los bordes en el grafo, es posible considerar una red de comunicación en la que los vértices intercambian mensajes predeterminados a través de los bordes, haciendo de este modo posible inferir un algoritmo de descodificación natural. Por ejemplo, un algoritmo de descodificación inferido a partir de un entramado, que se puede considerar un tipo de grafo, puede incluir el algoritmo de Viterbi, bien conocido, y un algoritmo de Bahl, Cocke, Jelinek y Raviv (BCJR).

El código de LDPC se define generalmente como una matriz de verificación de paridad y se puede expresar usando un grafo bipartito, que se denomina grafo de Tanner. El grafo bipartito significa que los vértices del grafo se dividen en dos tipos diferentes, y el código de LDPC está representado por el grafo bipartito que incluye vértices, algunos de los cuales se denominan nodos variables y los otros se denominan nodos de verificación. Los nodos variables se correlacionan uno a uno con los bits codificados.

La figura 1 ilustra un ejemplo de una matriz de verificación de paridad H¹del código de LDPC que incluye 4 filas y 8 columnas. Haciendo referencia a la figura 1, debido a que el número de columnas es 8, la matriz de verificación de paridad H¹indica que un código de LDPC que genera una palabra de código de longitud 8, y las columnas se correlacionan con 8 bits codificados.

La figura 2 es un diagrama que ilustra un grafo de Tanner correspondiente a H¹de la figura 1.

Haciendo referencia a la figura 2, el grafo de Tanner del código de LDPC incluye 8 nodos variables x¹(202), x²(204), x³(206), x⁴(208), x⁵(210), x6 (212), x⁷(214) y xa (216) y 4 nodos de verificación 218, 220, 222 y 224. Una i-ésima columna y una j-ésima fila en la matriz de verificación de paridad H¹del código de LDPC se correlacionan con un nodo variable Xi y un j-ésimo nodo de verificación, respectivamente. Además, un valor de 1, es decir, un valor distinto de cero, en el punto en el que una i-ésima columna y una j-ésima fila en la matriz de verificación de paridad H¹del código de LDPC se cruzan entre sí, indica que hay un borde entre el nodo variable Xi y el j-ésimo nodo de verificación en el grafo de Tanner de la figura 2.

En el grafo de Tanner del código de LDPC, un grado del nodo variable y el nodo de verificación indica el número de bordes conectados a cada nodo respectivo, y el grado es igual al número de entradas distintas de cero en una columna o fila correspondiente al nodo asociado en la matriz de verificación de paridad del código de LDPC. Por ejemplo, en la figura 2, los grados de los nodos variables X¹(202), X²(204), X³(206), X⁴(208), X⁵(210), X6 (212), X⁷(214) y X8 (216) son 4, 3, 3, 3, 2, 2, 2 y 2, respectivamente, y los grados de los nodos de verificación 218, 220, 222 y 224 son 6, 5, 5 y 5, respectivamente. Además, el número de entradas distintas de cero en las columnas de la matriz de verificación de paridad H¹de la figura 1, que corresponden a los nodos variables de la figura 2, coinciden con sus grados 4, 3, 3, 3, 2, 2, 2 y 2, y el número de entradas distintas de cero en las filas de la matriz de verificación de paridad H¹de la figura 1, que corresponden a los nodos de verificación de la figura 2, coinciden con sus grados 6, 5, 5 y 5.

Con el fin de expresar la distribución de grados para los nodos del código de LDPC, una relación del número de nodos variables de grado i con respecto al número total de nodos variables se define como fi, y una relación del número de nodos de verificación de grado j con respecto al número total de nodos de verificación se define como gj. Por ejemplo, para el código de LDPC correspondiente a las figuras 1 y 2, f²= 4/8, f³= 3/8, f⁴= 1/8 y fi = 0 para i t 2, 3, 4; y G⁵= 3/4, g6 = 1/4 y gj = 0 para j t 5, 6. Cuando una longitud del código de LDPC se define como N, es decir, el número de columnas se define como N, y cuando el número de filas se define como N/2, la densidad de las entradas distintas de cero en la totalidad de la matriz de verificación de paridad que tiene la distribución de grados anterior se calcula como se muestra en la Ecuación (1).

2/,iy 3/3Ar 4 f t N 5,25 m

N ■ N/2N ..................

En la ecuación (1), a medida que aumenta N, disminuye la densidad de los unos en la matriz de verificación de paridad. Generalmente, al igual que para el código de LDPC, debido a que la longitud de código N es inversamente proporcional a la densidad de entradas distintas de cero, el código de LDPC con un N grande tiene una densidad muy baja de entradas distintas de cero. La expresión "baja densidad" en el nombre del código de LDPC tiene su origen en la relación antes mencionada.

La figura 3 ilustra esquemáticamente un código de LDPC adoptado como la tecnología convencional en la radiodifusión de vídeo digital por satélite de 2a generación (DVB-S2), que es una de las normas europeas de radiodifusión digital.

En la figura 3, Ni denota una longitud de una palabra de código de LDPC, Ki proporciona una longitud de una palabra de información, y (Ni - Ki) proporciona una longitud de paridad. Además, se determinan unos números enteros Mi y q para satisfacer q = (Ni - Ki) / Mi. Preferentemente, Ki / Mi también debería ser un número entero. Por conveniencia, la matriz de verificación de paridad de la figura 3 se denomina primera matriz de verificación de paridad Hi.

Haciendo referencia de nuevo a la figura 3, una estructura de una parte de paridad, es decir, de la Ki-ésima columna a la (Ni - 1)-ésima columna, en la matriz de verificación de paridad, tiene una forma diagonal doble. Por lo tanto, en cuanto a la distribución de grados a lo largo de las columnas correspondientes a la parte de paridad, todas las columnas tienen un grado '2', excepto la última columna que tiene un grado 'i'.

En la matriz de verificación de paridad, una estructura de una parte de información, es decir, de la 0-ésima columna a la (Ki - i)-ésima columna, se hace usando las siguientes reglas.

Regla i: Esta genera un total de K i/M i grupos de columnas agrupando Ki columnas correspondientes a la palabra de información en la matriz de verificación de paridad en múltiples grupos, incluyendo cada uno Mi columnas. Un procedimiento para formar columnas que pertenecen a cada grupo de columnas sigue la Regla 2 a continuación. Regla 2: En primer lugar, esta determina las posiciones de los ' i ' en cada 0-ésima columna en los i-ésimos grupos de columnas (en los que i = i, ..., K i / Mi). Cuando un grado de una 0-ésima columna en cada i-ésimo grupo de columnas se denota por D/, si se supone que las posiciones de las filas con un i son r [ 1^ ,r[2-), ...,R (d¿') , las posiciones R¡kJ)(k = 1,2, ...D i) de las filas con un i se definen como se muestra en la Ecuación (2), en una jésima columna (en la que j = i, 2, ..., Mi - i ) en un i-ésimo grupo de columnas.

.......... De acuerdo con las reglas anteriores, se puede apreciar que los grados de las columnas que pertenecen a un i-ésimo grupo de columnas son todos iguales a Di.

Como un ejemplo detallado, para Ni = 30, Ki = i5 , Mi = 5, y q = 3, tres secuencias para la información acerca de las posiciones de las filas con un i para las 0-ésimas columnas en 3 grupos de columnas se pueden expresar como sigue. En el presente documento, estas secuencias se denominan "secuencias de posiciones de peso 1" ^_JV1(_.1₀)=0 _{u ’ J}i_V?₁(_,2₀)=1 R _JV(₁ 3 _. ) ₀ =2 _{Z-’ J} R _V2 {1 _,0 ) = 0 7 _JV?₂(_,2₀)=1₁1 _J7_V?₂(_,3₀) =13 _J R _V3 a _,0 ) = _u0 _{’ J}t_Vf₃(_,2₀)=1₁0 _{U 5 J}/_V?₃(_,3₀)=14

Con respecto a la secuencia de posiciones de peso i para las 0-ésimas columnas en cada grupo de columnas, solo las secuencias de posiciones correspondientes se pueden expresar como sigue para cada grupo de columnas. Por ejemplo:

0 1 2

0 1113

0 10 14.

En otras palabras, la i-ésima secuencia de posiciones de peso i en la i-ésima línea representa secuencialmente la información acerca de las posiciones de las filas con un i para el i-ésimo grupo de columnas.

Es posible generar un código de LDPC que tenga el mismo concepto que el de un código de LDPC de DVB-S2 de la figura 4, formando una matriz de verificación de paridad usando la información correspondiente al ejemplo detallado y las Reglas i y 2.

Se sabe que el código de LDPC de DVB-S2 diseñado de acuerdo con la Regla i y la Regla 2 se puede codificar de manera eficiente usando la forma estructural. Se describirán a continuación, a modo de ejemplo, etapas respectivas en un proceso para realizar una codificación de LDPC usando la matriz de verificación de paridad basada en DVB-S2. En la siguiente descripción, como un ejemplo detallado, un código de LDPC de DVB-S2 con N¹= 16200, K = 10800, M¹ = 360 y q = 15 experimenta un proceso de codificación. Por conveniencia, los bits de información que tienen una longitud K¹se representan como (/o, /¹, ...,ík J y los bits de paridad que tienen una longitud (N¹- K¹) se expresan como ( ....

Etapa 1: Un codificador de LDPC inicializa bits de paridad como sigue:

P o = P i = - = P n 1- k 1- i = °

Etapa 2: El codificador de LDPC lee información en una fila en la que hay un 1 ubicado en un grupo de columnas a partir de una 0-ésima secuencia de posiciones de peso 1 de entre las secuencias almacenadas que indican la matriz de verificación de paridad.

El codificador de LDPC actualiza bits de paridad px particulares de acuerdo con la Ecuación (3), usando la información leída y el primer bit de información /⁰. En el presente documento, x es un valor de fí(k) para k = 1, 2, ..., 13.

P 0 = P o ® Í0 > P 2084 ~ P l064 ' Z'o’ Pl 613 — P\(¡ 13 © Z0’

P l54 S ~ P l 548 © ?0 ? Pl 286 — Pl 286 ' h ’ -Pl460 — ^1460 © *0 ’

P3196 = P3\96 © ?0’ P 4291 = P 4291 ^h ’ P ² 481 = ^2481 © h ’ (3)

P l369 ~ P3369 © ?0 ’ ^3451 — ^3451 h ’ P4629 ~ P4629 © ?0 ’

P2622 ~ P2622 © h

En la ecuación (3), px = px ® io también se puede expresar como px <— px ©/o, y © representa una suma binaria. Etapa 3: El codificador de LDPC averigua en primer lugar un valor de la Ecuación (4) para los siguientes 359 bits de información im (en los que m = 1, 2, ..., 359) después de /⁰.

En la ecuación (4), x es un valor de para k = 1, 2, ..., 13. Se ha de hacer notar que la ecuación (4) tiene el mismo concepto que la ecuación (2).

A continuación, el codificador de LDPC realiza una operación similar a la Ecuación (3) usando el valor hallado en la Ecuación (4). Es decir, el codificador de LDPC actualiza P{X+(mmodMi)xq}mod(^-^) para im. Por ejemplo, para m = 1, es decir, para ii, el codificador de LDPC actualiza los bits de paridad P(X q)mod (^ -^ ) como se define en la Ecuación (5). 1 1

Se debería hacer notar que q = 15 en la ecuación (5). El codificador de LDPC realiza el proceso anterior para m = 1, 2, ..., 359, de la misma manera que se ha mostrado anteriormente.

Etapa 4: Al igual que en la etapa 2, el codificador de LDPC lee información de la 1a secuencia de posiciones de peso 1 R²ko (k = 1,2, ..., 13) para un 361° bit de información Í³⁶⁰y actualiza un px particular, en el que x es f í2k). El codificador de LDPC actualiza P{X+(mmodMi)xq}mod(^-^), m = 361, 362, ...., 719 aplicando de manera similar la Ecuación (4) a los siguientes 359 bits de información /³⁶¹, Í³⁶², ..., Í⁷¹⁹ después de /³⁶⁰.

Etapa 5: El codificador de LDPC repite las etapas 2, 3 y 4 para todos los grupos que tienen cada uno 360 bits de información.

Etapa 6: Por último, el codificador de LDPC determina bits de paridad usando la Ecuación (6).

Pi = P¡ © Pi-\ - i = l2 ,...,N l - K l - \ .................(6)

Los bits de paridad p¡ de la Ecuación (6) son bits de paridad que experimentaron una codificación de LDPC.

Como se ha descrito anteriormente, DVB-S2 realiza una codificación a través del proceso de la etapa 1 a la etapa 6.

Con el fin de aplicar el código de LDPC al sistema de comunicación real, el código de LDPC se debería diseñar para ser adecuado para la tasa de datos requerida en el sistema de comunicación. En particular, no solo en un sistema de comunicación adaptativo que emplea Solicitud de Retransmisión Automática Híbrida (HARQ) y Modulación y Codificación Adaptativa (AMC), sino también en un sistema de comunicación que soporta diversos servicios de radiodifusión, se necesitan códigos de LDPC que tengan diversas longitudes de palabra de código para soportar diversas tasas de datos de acuerdo con los requisitos del sistema.

Sin embargo, como se ha descrito anteriormente, el código de LDPC usado en el sistema de DVB-S2 tiene solo dos tipos de longitudes de palabra de código debido a su uso limitado, y cada tipo de código de LDPC necesita una matriz de verificación de paridad independiente. Por estas razones, desde hace mucho tiempo se percibe en la técnica necesidad de un procedimiento para soportar diversas longitudes de palabra de código para aumentar la extensibilidad y la flexibilidad del sistema. En particular, en el sistema de DVB-S2, se necesita una transmisión de datos que tienen de varios cientos a miles de bits para la transmisión de información de señalización. Sin embargo, debido a que solo están disponibles 16200 y 64800 para una longitud del código de LDPC de DVB-S2, sigue existiendo la necesidad de soportar diversas longitudes de palabra de código.

Además, debido a que almacenar una matriz de verificación de paridad independiente por separado para cada longitud de palabra de código del código de LDPC reduce la eficiencia de memoria global, existe la demanda de un esquema capaz de soportar de manera eficiente diversas longitudes de palabra de código a partir de la matriz de verificación de paridad existente dada, sin diseñar una matriz de verificación de paridad nueva.

T. Tao y col., "Construction o f Rate-Compatible LDPC Codes utilizing information shortening and paríty puncturing", EURASIP Journal on Wireless Communications and Networking 2005, páginas 789-795, desvela un procedimiento para construir códigos de verificación de paridad de baja densidad compatible con tasa (LDPC) mediante una combinación de acortamiento de información y perforación de paridad en la que se usa una evolución de densidad para optimizar la distribución de grados de nodo para una tasa de código dada.

El documento WO 00/21234 desvela un procedimiento para transmitir datos perforados en el que las posiciones de los bits perforados son equidistantes de principio a fin de la trama y en el que esas posiciones perforadas se seleccionan dividiendo el número de bits en una trama por el número de bits a perforar y seleccionando posiciones en valores enteros correspondientes a la división.

Hagenauer J: "Rate-compatible punctured convolutional codes (rcpc codes) and their applications", IEEE transactions on communications, IEEE Service Center, Piscataway, Nueva Jersey, Estados Unidos de América, vol. 36, n.° 4, 1 de abril de 1988, páginas 389-400, XP000670428, ISSN: 0090-6778, D0I: 10.1109/26.2763, desvela códigos convolucionales perforados compatibles con tasa que se perforan con un período P.

Hossein Pishro-Nik y Faramarz Fekri, "Results on punctured LDPC codes", Information Theory Workshop, 2004. IEEE, 1 de noviembre de 2004, XP-002692697, desvela un procedimiento para perforar códigos de LDPC en el que las posiciones perforadas se eligen agrupando en primer lugar los nodos variables basándose en su grado y perforando aleatoriamente una fracción de los nodos variables en el interior de cada grupo.

Jeongseok Ha y Steven W. McLaughlin, "Optimal Puncturing of Irregular Low-Density Parity-Check Code" 2003, IEEE, páginas 3110 - 3114, XP-002687857, desvela un procedimiento compatible con tasa para perforar códigos de LDPC en el que los nodos variables se agrupan de acuerdo con sus grados y se perfora una proporción aleatoria de los bits en cada grupo.

Se aplica la evolución de densidad con el fin de calcular la proporción óptima.

Sumario de la invención

Un objeto de ciertas realizaciones de la invención es resolver, mitigar u obviar, al menos en parte, al menos uno de los problemas y/o desventajas asociados con la técnica anterior.

Por consiguiente, la presente invención se ha diseñado para abordar al menos los problemas y/o desventajas y para proporcionar al menos las ventajas descritas posteriormente. Un aspecto de la presente invención es proporcionar un aparato y procedimiento de codificación/descodificación para generar códigos de LDPC que tienen diferentes longitudes de palabra de código a partir de un código de LDPC dado, usando una perforación en un sistema de comunicación que emplea códigos de LDPC.

Otro aspecto de la presente invención es proporcionar un procedimiento y aparato de codificación/descodificación para garantizar el desempeño óptimo con respecto a la arquitectura de DVB-S2 en un sistema de comunicación que usa códigos de LDPC.

De acuerdo con la presente invención, se proporciona un procedimiento y aparato para codificar/decodificar un sistema de comunicación utilizando un código de Comprobación de Paridad de Baja Densidad (LDPC) como se reivindica en las reivindicaciones independientes.

Otros aspectos, ventajas y características de la invención se harán evidentes para los expertos en la materia a partir de la siguiente descripción detallada, que, tomada junto con los dibujos adjuntos, desvela realizaciones ilustrativas de la invención.

Breve descripción de los dibujos

Los anteriores y otros aspectos, características y ventajas de la presente invención se harán más evidentes a partir de la siguiente descripción detallada cuando se toman junto con los dibujos adjuntos, en los que:

la figura 1 es un diagrama que ilustra un ejemplo de una matriz de verificación de paridad de un código de LDPC de longitud 8;

la figura 2 es un diagrama que ilustra un grafo de Tanner para un ejemplo de la matriz de verificación de paridad del código de LDPC de longitud 8;

la figura 3 es un diagrama que ilustra esquemáticamente una estructura de un código de LDPC de DVB-S2; la figura 4 es un diagrama que ilustra un ejemplo de una matriz de verificación de paridad de un código de LDPC de DVB-S2;

la figura 5 es un diagrama de bloques que ilustra una estructura de un transceptor en un sistema de comunicación que usa códigos de LDPC;

la figura 6 es un diagrama que ilustra un primer ejemplo en el que se aplica una perforación aleatoria al código de LDPC de la figura 4;

la figura 7 es un diagrama que ilustra un segundo ejemplo en el que se aplica una perforación no aleatoria al código de LDPC de la figura 4;

la figura 8 es un diagrama que ilustra un tercer ejemplo en el que se aplica una perforación no aleatoria al código de LDPC de la figura 4;

la figura 9 es un diagrama de flujo que ilustra un procedimiento para generar un código de LDPC con una longitud de palabra de código diferente a partir de una matriz de verificación de paridad de un código de LDPC almacenado de acuerdo con una realización de la presente invención;

la figura 10 es un diagrama de flujo que ilustra un procedimiento de descodificación de LDPC en un aparato de recepción cuando se aplica un patrón de perforación, de acuerdo con una realización de la presente invención; la figura 11 es un diagrama de bloques que ilustra una estructura de un aparato de transmisión que usa códigos de LDPC a los que se aplica la perforación y el acortamiento propuestos por la presente invención; y la figura 12 es un diagrama de bloques que ilustra una estructura de un aparato de recepción que usa códigos de LDPC a los que se aplica la perforación y el acortamiento propuestos por la presente invención.

De principio a fin de los dibujos, se entenderá que los mismos números de referencia de dibujo se refieren a los mismos elementos, características y estructuras.

Descripción detallada de realizaciones preferidas

A continuación se describirán realizaciones de la presente invención con detalle con referencia a los dibujos adjuntos. En la siguiente descripción, se puede haber omitido por claridad y concisión una descripción detallada de funciones y configuraciones conocidas incorporadas en el presente documento cuando su inclusión podría obstaculizar la apreciación de la invención por un experto en la materia.

Las realizaciones de la presente invención proporcionan un procedimiento y aparato para soportar códigos de LDPC que tienen diversas longitudes de palabra de código usando una matriz de verificación de paridad de un código de LDPC estructurado de un tipo particular. Además, las realizaciones de la presente invención proporcionan un aparato para soportar diversas longitudes de palabra de código en un sistema de comunicación que usa códigos de LDPC de un tipo particular, y un procedimiento para controlar el mismo. En particular, las realizaciones de la presente invención proporcionan un procedimiento y aparato para generar un código de LDPC usando una matriz de verificación de paridad de un código de LDPC dado, siendo el código de LDPC generado más corto que el código de LDPC dado.

La figura 5 es un diagrama de bloques que ilustra una estructura de un transceptor en un sistema de comunicación que usa códigos de LDPC.

Haciendo referencia a la figura 5, se introduce un mensaje u en un codificador de LDPC 511 en un transmisor 510 antes de transmitirse a un receptor 530. El codificador de LDPC 511 codifica el mensaje de entrada u, y emite la señal codificada c a un modulador 513. El modulador 513 modula la señal codificada c, y transmite la señal modulada s al receptor 530 a través de un canal inalámbrico 520. Un desmodulador 531 en el receptor 530 desmodula la señal recibida r, y emite la señal desmodulada x a un descodificador de LDPC 533. El descodificador de LDPC 533 estima un valor de estimación u del mensaje basándose en los datos recibidos a través del canal inalámbrico 520.

El codificador de LDPC 511 genera una matriz de verificación de paridad de acuerdo con una longitud de palabra de código requerida por un sistema de comunicación, usando un esquema preestablecido. En particular, de acuerdo con una realización de la presente invención, el codificador de LDPC 511 puede soportar diversas longitudes de palabra de código usando el código de LDPC sin la necesidad separada de información de almacenamiento adicional.

De acuerdo con una realización de la presente invención, un procedimiento para soportar diversas longitudes de palabra de código usa una técnica de acortamiento y/o una técnica de perforación. La expresión "técnica de perforación", como se usa en el presente documento, indica un procedimiento que no transmite sustancialmente una parte especificada de una palabra de código de LDPC después de generar la palabra de código de LDPC a partir de una matriz de verificación de paridad particular dada realizando una codificación de LDPC. Por lo tanto, un receptor determina que se borró la parte no transmitida.

Para una mejor comprensión de la técnica de perforación, a continuación se describirá con más detalle una matriz de verificación de paridad del código de LDPC de DVB-S2 ilustrada en las figuras 3 y 4.

Con respecto a la matriz de verificación de paridad del código de LDPC de DVB-S2 ilustrado en la figura 3, su longitud total es Ni, la parte delantera corresponde a bits de información de longitudKi (/o, ii, ¿fe ), y la parte trasera corresponde a bits de paridad de longitud (A/i - Ki) (p0,Pi ■■■■’F>n-\-k ¹-¹)-

Generalmente, la técnica de perforación se puede aplicar tanto a los bits de información como a los bits de paridad. Aunque la técnica de perforación y la técnica de acortamiento reducen comúnmente las longitudes de palabra de código, la técnica de perforación, a diferencia de la técnica de acortamiento, descrita anteriormente en el presente documento, no limita los valores de bits particulares. La técnica de perforación es un procedimiento para simplemente no transmitir bits de información particulares o una parte particular de los bits de paridad generados, de tal modo que un receptor pueda borrar los bits correspondientes. En otras palabras, simplemente no transmitiendo bits en Np posiciones predefinidas en una palabra de código de LDPC de longitud N¹generada, la técnica de perforación puede obtener el mismo efecto que se obtiene transmitiendo una palabra de código de LDPC de longitud (N¹- Np). Debido a que las columnas correspondientes a los bits perforados en la matriz de verificación de paridad se usan todas ellas intactas en un proceso de descodificación, la técnica de perforación es distinta de la técnica de acortamiento.

Además, de acuerdo con la invención, debido a que la información de posición para los bits perforados puede ser compartida o estimada en común por el transmisor y el receptor cuando se estructura el sistema, el receptor puede simplemente borrar los bits perforados correspondientes antes de la descodificación.

En la técnica de perforación, debido a que una longitud de una palabra de código que el transmisor transmite realmente es Ni - Np y una longitud de una palabra de información es constantemente Ki, la tasa de código se convierte en K¹/ (N¹- Np), que siempre es mayor que la primera tasa de código K¹/ N¹dada.

A continuación, se hará una descripción de una técnica de acortamiento y una técnica de perforación adecuadas para el código de LDPC de DVB-S2. El código de LDPC de DVB-S2, como se ha descrito anteriormente, es un código de LDPC que tiene una estructura particular. Por lo tanto, en comparación con el código de LDPC normal, el código de LDPC de DVB-S2 es capaz de experimentar un acortamiento y una perforación más eficientes.

Por conveniencia de este ejemplo, se supone que una longitud de palabra de código y una longitud de información de un código de LDPC son N²y K², respectivamente. Si se da una definición de N¹- N²= N¿ y Ki - K²= Kñ, es posible generar el código de LDPC cuya longitud de palabra de código y longitud de información son N²y K², respectivamente, acortando K ^¿1bits y perforando NP (= Na - Ka) bits a partir de la matriz de verificación de paridad del código de LDPC ^{* 1} ~ K a

de DVB-S2. Para el código de LDPC generado con Na > 0 o Ka > 0, debido a que su tasa de código N 1 - N A es generalmente diferente de la tasa de código Ki / Ni del código de LDPC de DVB-S2, su característica algebraica cambia. Para Nñ = Kñ, el código de LDPC se genera no realizando un acortamiento y una perforación o realizando solo un acortamiento.

Con referencia a la figura 4, se hará una descripción detallada de características de un código de LDPC de DVB-S2 al que se aplica una perforación de paridad. Se ha de hacer notar que, para el código de LDPC de DVB-S2 de la figura 4, N¹= 30, K¹= 15, M¹= 5 y q = 3, y una secuencia de posiciones de peso 1 para las 0-ésimas columnas en tres grupos de columnas son como sigue:

O 12

0 1113

O 1014

Una i-ésima secuencia de posiciones de peso 1 en una i-ésima columna representa secuencialmente la información acerca de las posiciones de las filas con un 1 en un i-ésimo grupo de columnas.

La figura 6 es un diagrama que ilustra un primer ejemplo en el que se aplica una perforación aleatoria al código de LDPC de la figura 4. Debido a que los bits de paridad perforados en la figura 6 se someten a un procesamiento de borrado en un descodificador, los bits de paridad perforados, en comparación con los otros bits no borrados, no presentan un efecto de mejora de desempeño mayor en un proceso de descodificación de LDPC, provocando una disminución en la fiabilidad. En consecuencia, los otros bits conectados directamente a los bits de paridad perforados, que presentan una fiabilidad baja, también adolecen de una disminución en el efecto de mejora de desempeño en el proceso de descodificación. La disminución en el efecto de mejora de desempeño es más significativa a medida que el número de bordes conectados directamente a los bits perforados en el grafo de Tanner es mayor.

En la figura 6, por ejemplo, un 0-ésimo bit de información correspondiente a una 0-ésima columna está conectado directamente al bit de paridad perforado dos veces, un 3er bit de información correspondiente a una 3a columna está conectado directamente al bit de paridad perforado una vez, y un 8° bit de información correspondiente a una 8a columna está conectado directamente al bit de paridad perforado tres veces. En este caso, el 3°, el 0-ésimo y el 8° bits de información son superiores en el efecto de mejora de desempeño en el orden en el proceso de descodificación. En otras palabras, cuando los grados de los nodos variables son iguales entre sí, el efecto de mejora de desempeño es menor a medida que aumenta el número de bits perforados conectados.

Se puede apreciar, a partir de la figura 6, que el número de bits de paridad perforados, que están conectados directamente a cada palabra de información por el patrón de perforación aleatorio, es aleatorio. Por lo tanto, existe una probabilidad alta de que la fiabilidad de cada bit de información también sea aleatoria. En otras palabras, mientras que algunos bits de información pueden obtener un desempeño de descodificación superior al necesario, otros bits de información pueden adolecer de una degradación de desempeño significativa. Este patrón de perforación aleatorio puede conducir a una irregularidad considerable de la fiabilidad de los bits de información en el proceso de descodificación.

La figura 7 es un diagrama que ilustra un segundo ejemplo en el que se aplica una perforación no aleatoria al código de LDPC de la figura 4. Más específicamente, se aplica un patrón de perforación relativamente no aleatorio de un tipo particular en el ejemplo ilustrado en la figura 7.

Haciendo referencia a la figura 7, incluso aunque se aplica el patrón de perforación relativamente no aleatorio, las conexiones con los bits de información pueden ser irregulares de acuerdo con el patrón de perforación correspondiente. El patrón de perforación no aleatorio de la figura 7 puede ser más irregular en comparación con el patrón de perforación aleatorio de la figura 6.

En el caso del código de LDPC con una matriz de verificación de paridad que tiene una estructura particular como el código de LDPC de DVB-S2, las conexiones entre los bits de información y los bits de paridad perforados de acuerdo con el patrón de perforación se pueden cambiar de forma significativa.

Las realizaciones de la presente invención sugieren un patrón de perforación que proporciona un desempeño de descodificación estable suprimiendo al máximo la irregularidad de la fiabilidad de los bits de información en el proceso de descodificación usando las características estructurales del código de LDPC de DVB-S2.

La figura 8 es un diagrama que ilustra un tercer ejemplo en el que se aplica una perforación no aleatoria al código de LDPC de la figura 4. En el ejemplo de la figura 8, se aplica a la matriz de verificación de paridad ilustrada en la figura 4 un patrón de perforación que mantiene un intervalo constante de 3 entre bits de paridad perforados debido a que un valor q es 3, que es una de las variables constituyentes. Como se puede ver en la figura 8, cada uno de todos los bits de información está conectado igualmente a 2 bits perforados.

La irregularidad entre los bits perforados y bits de información se reduce notablemente cuando el intervalo entre los bits de paridad perforados se establece de acuerdo con el valor de q debido a la estructura del código de LDPC de DVB-S2. Esto se describe mejor con referencia a la figura 3.

Haciendo referencia a las Reglas 1 y 2 y a la figura 3, con respecto a cada grupo de columnas, las posiciones de los '1' en la primera columna en el grupo de columnas correspondiente determinan las posiciones de los '1' en las columnas restantes. Los índices de las filas en las que hay un 1 ubicado en las columnas restantes difieren exactamente en un múltiplo de q de un índice de una fila en la que hay un 1 ubicado en la primera columna, con respecto a módulo (N¹-K¹), en el que Ni denota una longitud de una palabra de código de LDPC y K¹indica una longitud de una palabra de información. Más específicamente, los índices de filas en las que hay un 1 ubicado en dos columnas consecutivas en un grupo de columnas particular difieren entre sí exactamente en q, para módulo (N¹- K¹).

Otra característica del código de LDPC de DVB-S2 radica en una submatriz correspondiente a la paridad en la matriz de verificación de paridad. Haciendo referencia a la figura 3, la parte de paridad tiene una estructura de una matriz triangular inferior en la que existe un 1 en todas las partes diagonales y, en esta estructura, un i-ésimo bit de paridad corresponde a un '1' ubicado en una i-ésima fila.

Debido a la característica estructural del código de LDPC de DVB-S2, suponiendo que se perforan bits de paridad particulares, si la perforación de paridad se repite exactamente a intervalos de q, el número de bordes de los bits de información conectados a los bits de paridad perforados en un grupo de columnas particular es regular en grado máximo. Por ejemplo, suponiendo que un i-ésimo bit de paridad se perfora para 0 < i < q y un (i + kq)-ésimo bit de paridad se perfora repetidamente para 0 < k < Mi, un bit de información que está conectado al i-ésimo bit de paridad indica que existe un '1' en una i-ésima fila para una columna correspondiente al bit de información correspondiente. Por lo tanto, se puede entender que existe un '1' en la (i + kq)-ésima fila en una columna correspondiente a un bit de información que está separado por k del bit de información anterior entre las columnas en un grupo de columnas de acuerdo con la Regla 1 y la Regla 2. Como resultado, el bit de información está conectado al (i + kq)-ésimo bit perforado.

Para el código de LDPC de DVB-S2, debido a que los grados de los nodos variables correspondientes a todas las palabras de información son iguales entre sí en un grupo de columnas y uno o menos de '1' se distribuye en una fila, cuando se aplica el patrón de perforación, los bits de información correspondientes a un grupo de columnas están conectados a un mismo número de bits perforados. Por lo tanto, las conexiones entre los bits perforados y los bits de información se vuelven regulares, de tal modo que se puede esperar una descodificación estabilizada en el proceso de descodificación.

Un proceso general para la aplicación del esquema de perforación descrito anteriormente se puede resumir como sigue. En el siguiente resumen, se supone que N¹indica una longitud de una palabra de código de LDPC, cada grupo de columnas tiene M¹columnas y Np bits de paridad se someten a una perforación. El siguiente proceso de perforación se ilustra en la figura 9.

Más específicamente, la figura 9 es un diagrama de flujo que ilustra un procedimiento para generar un código de LDPC con una longitud de palabra de código diferente a partir de una matriz de verificación de paridad de un código de LDPC almacenado de acuerdo con una realización de la presente invención.

Etapa de Perforación 1: Un aparato de transmisión genera, en la etapa 901, una palabra de código de LDPC de DVB-S2 existente que ha experimentado, o no, un acortamiento.

Etapa de Perforación 2: El aparato de transmisión determina una longitud A/p mediante la cual realizará una perforación,

en la etapa 903, y calcula

en la etapa 905, en la que kx-1 es el número entero máximo que es menor o igual que x.

Etapa de Perforación 3: El aparato de transmisión determina los bits de paridad p'o,p'i ’- ’Pw-i a someter a una perforación para 0 < x < A y 0 < ix < q en la etapa 907. Se supone que, para 0 < x < q, se determinaron previamente valores de ix considerando el desempeño (en el presente documento, se da una relación de A < q).

Etapa de Perforación 4: El aparato de transmisión aplica una perforación a todos los bits de paridad pix+kqB para 0 < x < A y 0 < k < M¹en la etapa 907. En el presente caso, la constante B es un número entero preestablecido distinto de cero.

Etapa de Perforación 5: El aparato de transmisión perfora adicionalmente los bits de paridad pÍA+kqB para 0 < k < Np -A M i en la etapa 907. A continuación de lo anterior, el aparato de transmisión transmite bits excepto los bits perforados en la etapa 909.

Se puede entender que, en el proceso de perforación, se perforan AMi bits de paridad en la etapa de perforación 3 y la etapa de perforación 4, y se perforan (Np-AM i) bits de paridad en la etapa de perforación 5, dando como resultado que se perfore un total de Np bits de paridad. En cuanto a la palabra de código de LDPC de DVB-S2 transmitida después de experimentar la perforación, un aparato de recepción restablece una señal recibida a su señal original a través de un proceso de descodificación que se describirá con más detalle a continuación con referencia a la figura 10.

El siguiente ejemplo detallado se describirá para una mejor comprensión del proceso de perforación de la etapa de perforación 3 a la etapa de perforación 5. El código de LDPC de DVB-S2 usado en el presente documento es un código con N¹= 16200, Ki = 3240, Mi = 360 y q = 36.

Ejemplo de Etapa de Perforación 1: Un aparato de transmisión genera la palabra de código de LDPC de DVB-S2 existente que ha experimentado, o no, un acortamiento.

Ejemplo de Etapa de Perforación 2: El aparato de transmisión determina una longitud NP mediante el cual este realizará A =

_{una perforación, y calcula \~} M_IV, _{1 J en la que kx-1 es el número entero máximo que es menor o igual que x.}Ejemplo de Etapa de Perforación 3: El aparato de transmisión determina los bits de paridadp,o, p¡i, ..., p¡A-i a someter a una perforación para 0 < x < A y 0 < ix < 36. Para 0 < x < 36, se seleccionan valores de ix como sigue usando las conexiones entre los bits de paridad perforados y los bits de paridad y el procedimiento de análisis de evolución de densidad considerando el caso en el que el desempeño asintótico es excelente.

27, 13, 29, 32, 5, 0, 11,21, 33, 20, 25, 28, 18, 35, 8, 3, 9, 31,22, 24, 7, 14, 17, 4, 2, 26, 16, 34, 19, 10, 12, 23, 1,6, 30, 15

En la secuencia anterior, una x-ésima secuencia de posiciones de peso 1 corresponde a un valor de ix para 0 < x < 36. Ejemplo de Etapa de Perforación 4: El aparato de transmisión aplica una perforación a todos los bits de paridad pix+36k para 0 < x < A y 0 < k < 360. En el presente caso, un valor de B se establece a 1.

Ejemplo de Etapa de Perforación 5: El aparato de transmisión perfora complementariamente bits de paridad pÍA+36k para 0 < k < Np- 360 • A.

Se puede entender a partir de los ejemplos de la etapa de perforación 1 a la etapa de perforación 5 que el patrón de perforación se puede definir con precisión cuando se conocen el número Np de bits a perforar, la información de secuencia que define los valores de ix y un valor de q.

Cuando todos los bits de paridad del código de LDPC de DVB-S2 aplicados a los Ejemplos de la etapa de perforación 1 a la etapa de perforación 5 se representan como (p⁰, p-i, p²... , P¹²⁹⁵⁹), los ejemplos de las etapas de perforación se pueden resumir como se muestra en la Tabla 1.

Tabla 1

Como otra realización de las etapas de perforación, el patrón de perforación que se muestra en la Tabla 2 se puede determinar para un código de LDPC de DVB-S2 con N¹= 16200. K = 7200, Mi = 360 y q = 25.

Tabla 2

Como se ha descrito anteriormente, las realizaciones de la presente invención pueden aplicar la técnica de perforación eficiente capaz de estabilizar el desempeño del código de LDPC de DVB-S2 usando las características estructurales del código de LDPC de DVB-S2, en lugar de aplicar una técnica de perforación arbitraria o una técnica de perforación ordinaria simple que se usa comúnmente para la perforación del código de LDPC de DVB-S2.

Haciendo referencia de nuevo a un procedimiento para determinar el orden de los bits perforados en la etapa de perforación 3 para el código de LDPC de DVB-S2, el procedimiento determina el orden de los bits perforados usando el procedimiento de análisis de evolución de densidad y un procedimiento de análisis de ciclo en el grafo de Tanner.

La técnica de perforación contribuye a una tasa de código aumentada debido a que esta cambia una longitud de la palabra de código de LDPC y también disminuye la longitud de palabra de código sin cambiar una longitud de la palabra de información. Por lo tanto, la técnica de perforación y también la técnica de acortamiento se pueden aplicar conjuntamente para obtener la tasa de código y la longitud de palabra de código necesarias en el sistema.

Como se ha descrito anteriormente, cuando la longitud de palabra de código y la longitud de información del código de LDPC que las realizaciones de la presente invención pretenden obtener por último a partir de un código de LDPC dado con una longitud de palabra de código Ni y una longitud de información Ki usando la técnica de acortamiento y la técnica de perforación se denotan por N²y K², respectivamente, si se da una definición de Ni - N²= Nñ y K - K ²= Kñ, el código de LDPC con la longitud de palabra de código N² y la longitud de información K² se puede generar acortando Kñ bits y perforando Np(= N¿ - K¿) bits a partir de una matriz de verificación de paridad del código de LDPC. Para el código de LDPC generado, se pueden establecer longitudes de perforación y de acortamiento considerando k x - k a

debido a que su tasa de código es N , - N a _{para N¿ > 0 o K¿ > 0.}

La figura 10 es un diagrama de flujo que ilustra un procedimiento de recepción en un aparato de recepción de acuerdo con una realización de la presente invención.

Haciendo referencia a la figura 10, el aparato de recepción determina (o estima) patrones de perforación/acortamiento a partir de señales recibidas en la etapa 1001. A continuación de lo anterior, el aparato de recepción determina en la etapa 1003 si hay algún bit perforado o acortado.

Si no hay bit perforado o acortado alguno, el aparato de recepción realiza una descodificación en la etapa 1009. Sin embargo, si hay bits acortados o perforados, el aparato de recepción entrega los patrones de perforación/acortamiento a un codificador de LDPC 1160 en la etapa 1005.

En la etapa 1007, el codificador de LDPC 1160 determina que los bits perforados son bits borrados y determina que la probabilidad de que los valores de los bits acortados sean cero (0) es 1. A continuación de lo anterior, el codificador de LDPC 1160 realiza una descodificación.

En la figura 11 se ilustra un ejemplo detallado de un aparato de transmisión para implementar el proceso de perforación del código de LDPC de DVB-S2. Más específicamente, la figura 11 ilustra un diagrama de bloques de una estructura de un aparato de transmisión que usa códigos de LDPC perforados/acortados de acuerdo con una realización de la presente invención.

Haciendo referencia a la figura 11, un aparato de transmisión incluye un controlador 1110, un aplicador de patrones de acortamiento 1120, un extractor de matrices de verificación de paridad de código de LDPC 1140, un codificador de LDPC 1160 y un aplicador de patrones de perforación 1180.

El extractor de matrices de verificación de paridad de código de LDPC 1140 extrae una matriz de verificación de paridad de código de LDPC que experimentó un acortamiento. La matriz de verificación de paridad de código de LDPC se puede extraer usando una memoria, se puede dar en el aparato de transmisión o se puede generar en el aparato de transmisión.

El controlador 1110 controla el aplicador de patrones de acortamiento 1120 para determinar un patrón de acortamiento de acuerdo con una longitud de información, y el aplicador de patrones de acortamiento 1120 inserta bits que tienen un valor de 0 en posiciones correspondientes a los bits acortados, o elimina columnas correspondientes a los bits acortados de una matriz de verificación de paridad de un código de LDPC dado. El patrón de acortamiento puede ser un patrón de acortamiento almacenado en una memoria, generarse usando un generador de secuencias (no mostrado) o adquirirse usando un algoritmo de análisis de evolución de densidad para una matriz de verificación de paridad y una longitud de información dada.

El codificador de LDPC 1160 realiza una codificación basándose en el código de LDPC que experimentó un acortamiento por el controlador 1110 y el aplicador de patrones de acortamiento 1120.

El controlador 1110 controla el aplicador de patrones de perforación 1180. El aplicador de patrones de perforación 1180 determina un número de bits de paridad a someter a una perforación, divide los bits de paridad a intervalos predeterminados para determinar un número de bits de perforación, que se someten a una perforación dentro del intervalo predeterminado, determina posiciones de bits de paridad de perforación correspondientes al número determinado de bits de perforación dentro del intervalo predeterminado, y realiza repetidamente una perforación sobre los bits de paridad de perforación correspondientes a las posiciones determinadas a los intervalos predeterminados.

La figura 12 es un diagrama de bloques que ilustra una estructura de un aparato de recepción de acuerdo con una realización de la presente invención. Más específicamente, el aparato de recepción ilustrado en la figura 12 recibe señales transmitidas desde un sistema de comunicación que usa códigos de LDPC de DVB-S2 que experimentaron una perforación o acortamiento, y recupera los datos que quiere el usuario, a partir de las señales recibidas.

Haciendo referencia a la figura 12, el aparato de recepción incluye un controlador 1210, una unidad de decisión/estimación de patrones de acortamiento/perforación 1220, un desmodulador 1230 y un descodificador de LDPC 1240.

El desmodulador 1230 recibe y desmodula un código de LDPC que experimentó un acortamiento, y entrega la señal desmodulada a la unidad de decisión/estimación de patrones de acortamiento/perforación 1220 y al descodificador de LDPC 1240.

La unidad de decisión/estimación de patrones de acortamiento/perforación 1220, bajo el control del controlador 1210, determina (o estima) información acerca del patrón de perforación o de acortamiento de un código de LDPC a partir de la señal desmodulada, y entrega información de posición de los bits perforados y acortados al descodificador de LDPC 1240. La determinación o estimación de los patrones de perforación/acortamiento en la unidad de decisión/estimación de patrones de acortamiento/perforación 1220 puede usar patrones de perforación/acortamiento almacenados en una memoria, puede generar patrones de perforación/acortamiento usando un procedimiento de generación implementado previamente o puede obtener patrones de perforación/acortamiento usando un algoritmo de análisis de evolución de densidad para una matriz de verificación de paridad y una longitud de información dada. El descodificador de LDPC 1240 realiza un procesamiento de borrado sobre los bits perforados y realiza una descodificación sobre los mismos.

Además, cuando el aparato de transmisión aplica tanto un acortamiento como una perforación, la unidad de decisión/estimación de patrones de acortamiento/perforación 1220 en el aparato de recepción puede llevar a cabo una determinación o estimación sobre el acortamiento en primer lugar, realizar una determinación o estimación de patrón sobre la perforación en primer lugar, o hacer una determinación o estimación de patrón tanto sobre el acortamiento como sobre la perforación.

El descodificador de LDPC 1240 realiza una descodificación en el supuesto de que tanto la probabilidad de que los bits perforados sean cero (0) como la probabilidad de que los bits perforados sean 1 son iguales a 1/2. Debido a que la probabilidad de que los valores de los bits acortados sean cero es 1 (es decir, un 100 %), el descodificador de LDPC 1240 determina si permitirá o no que los bits acortados tomen parte en su operación de descodificación dependiendo del valor 1 de la probabilidad de que los bits acortados sean cero.

Cuando el descodificador de LDPC 1240 obtiene información acerca de una longitud del código de LDPC de DVB-S2 acortado por la unidad de decisión/estimación de patrones de acortamiento/perforación 1220, este restablece los datos deseados por el usuario a partir de las señales recibidas.

A partir del aparato de transmisión ilustrado en la figura 11, se puede apreciar que el acortamiento se realiza en la fase de entrada del codificador de LDPC 1160 y la perforación se realiza en la fase de salida del codificador de LDPC 1160. Sin embargo, en el aparato de recepción ilustrado en la figura 12, el descodificador de LDPC 1240 debería recibir información tanto acerca de la perforación como acerca del acortamiento para hacer posible la descodificación.

Como es evidente a partir de la descripción anterior, las realizaciones de la presente invención pueden generar un código de LDPC separado con una longitud de palabra de código diferente usando información acerca de la matriz de verificación de paridad dada en el sistema de comunicación que usa un código de LDPC.

Además, las realizaciones de la presente invención pueden optimizar el desempeño del código de LDPC de DVB-S2 empleando una perforación.

Se apreciará que las realizaciones de la presente invención se pueden realizar en forma de hardware, software o una combinación de hardware y software. Cualquier software de este tipo puede almacenarse en forma de almacenamiento volátil o no volátil tal como, por ejemplo, un dispositivo de almacenamiento como una ROM, ya sea o no borrable o regrabable, o en forma de memoria tal como, por ejemplo, RAM, chips de memoria, dispositivo o circuitos integrados o en un medio legible óptica o magnéticamente tal como, por ejemplo, un CD, DVD, disco magnético o cinta magnética o similar. Se apreciará que los dispositivos de almacenamiento y medios de almacenamiento son realizaciones de almacenamiento legible por máquina que son adecuados para el almacenamiento de un programa o programas que comprenden instrucciones que, cuando se ejecutan, implementan realizaciones de la presente invención. Por consiguiente, las realizaciones proporcionan un programa que comprende código para implementar un sistema o procedimiento como se reivindica en una cualquiera de las reivindicaciones de esta memoria descriptiva y un almacenamiento legible por máquina que almacena un programa de este tipo. Aún además, tales programas se pueden transmitir electrónicamente a través de cualquier medio, tal como una señal de comunicación portada a través de una conexión cableada o inalámbrica y las realizaciones abarcan esto convenientemente.

De principio a fin de la descripción y reivindicaciones de esta memoria descriptiva, las palabras "comprender" y "contener" y variaciones de las palabras, por ejemplo, "que comprende" y "comprende", significan "que incluye pero sin limitación", y no pretende excluir (y no excluye) otros restos, aditivos, componentes, elementos integrantes o etapas.

De principio a fin de la descripción y reivindicaciones de esta memoria descriptiva, el singular abarca el plural a menos que el contexto requiera lo contrario. En particular, cuando se usa el artículo indefinido, se ha de entender que la memoria descriptiva contempla pluralidad así como singularidad, a menos que el contexto requiera lo contrario.

Se ha de entender que los rasgos distintivos, elementos integrantes, características, compuestos, grupos o restos químicos descritos junto con un aspecto, realización o ejemplo particular de la invención, son aplicables a cualquier otro aspecto, realización o ejemplo descrito en el presente documento a menos que sean incompatibles con los mismos.

También se apreciará que, de principio a fin de la descripción y realizaciones de esta memoria descriptiva, el lenguaje en forma general de "X para Y" (en la que Y es alguna acción, actividad o etapa y X son algunos medios para llevar a cabo esa acción, actividad o etapa) abarca medios X adaptados o dispuestos específicamente, pero no exclusivamente, para hacer Y.

Claims

REIVINDICACIONES

1. Un procedimiento de perforación de al menos un bit de paridad en una Comprobación de Paridad de Baja Densidad, LDPC, palabra de código, por un transmisor en un sistema de radiodifusión, en el que la palabra clave LDPC se obtiene mediante codificación LDPC utilizando una matriz de comprobación de paridad que tiene una estructura predeterminada, siendo dicha estructura igual a una definida en el estándar DVB-S2 y tiene una longitud de N.), una parte de información con una longitud de información KA y una parte de paridad con una longitud de paridad de (N1-K1), teniendo la parte de información de la matriz de comprobación de paridad una estructura definida por:

donde:

k = 1,2,..., D, i = 1,..., K¹/ M¹, j = 1,..., Mi -1

i = índice que indica el i° grupo de columnas; j = índice que indica la j° columna en un grupo de columnas; q = (N¹-K1)/M1;

M1 = número de columnas por grupo de columnas;

D: = un grado, es decir, el número de entradas que no son cero, de una 0° columna en cada i° grupo de columnas;

^{o •>} ^{o ">' ■ ■ "> o}' ’ ’ = posiciones de filas con un valor de 1 en una 0° columna en cada i° grupo de columnas; y

R ¡‘ \ k = \ , 2 , , , D , )

= posiciones de filas con un valor de 1 en una j° columna en un i° grupo de columnas,

en el que los bits de paridad de la palabra clave LDPC se dividen en conjuntos de bits de paridad q basados en una ecuación siguiente:

donde

Pj representa un juego de j° bits de paridad,

pk representa un k° bit paridad, y 0<j<q,

comprendiendo el procedimiento:

determinar una serie de bits de paridad Np a perforar;

determinar un número m de juegos de bits de paridad en los que se perforan todos los bits de paridad, basado en el número de bits de paridad a perforar; y

y perforar todos los bits de paridad de m conjuntos de bits de paridad Pn(⁰), Pn(¹), ..., Pn(m-¹) de q juegos de bits de paridad Pj basados en un patrón de perforación, en el que el patrón de perforación es determinado basado en una tasa de código K¹/N¹de un código LDPC asociado con la matriz de comprobación de paridad y se asocia con n(0) índices, ..., n(m-1) correspondiendo a los m juegos de bits de paridad Pn(0), Pn(1), ..., Pn(m-1), donde la tasa de código K¹/N¹= 1/5, N¹= 16200, K¹= 3240, Mi= 360 y q = 36, y el patrón de perforación se define mediante una tabla siguiente,

2. El procedimiento de la reivindicación 1, comprendiendo, además:

adicionalmente (Np-360m) bits de paridad entre bits de paridad correspondientes a Pn(m) basándose en el patrón de perforación.

3. Un aparato dispuesto a perforar al menos un bit de paridad en una Comprobación de Paridad de Baja Densidad, LDPC, palabra de código, en el que la palabra clave LDPC se obtiene mediante codificación LDPC utilizando una matriz de comprobación de paridad que tiene una estructura predeterminada, siendo dicha estructura igual a una definida en el estándar DVB-S2 y tiene una longitud de N1, una parte de información con una longitud de información K¹, y una parte de paridad con una longitud de paridad de (N¹-K¹), teniendo la parte de información de la matriz de comprobación de paridad una estructura definida por:

* 5 ’ = < ; - , , ? n ' ° d ( A ' , - * , ) .

donde:

k = 1,2,..., D, i = 1,..., K¹/M ¹, j = 1,..., M i-1

i = índice que indica el i° grupo de columnas;

j = índice que indica la j° columna en un grupo de columnas;

q=(N1-Ki)/M1;

M1 = número de columnas por grupo de columnas;

D¡ = un grado, es decir, el número de entradas que no son cero, de una 0° columna en cada i° grupo de columnas;

posiciones de filas con un valor de 1 en una 0° columna en cada i° grupo de

columnas; y

donde

Pj representa un juego de j° bits de paridad, pk representa un k° bit paridad, y 0<j<q,

comprendiendo el aparato: un aplicador de patrón de perforación dispuesto para: determinar una serie de bits de paridad Np a perforar;

perforar todos los bits de paridad de m conjuntos de bits de paridad Pn(⁰), Pn(¹), ..., P(m-1) de q juegos de bits de paridad Pj basados en un patrón de perforación,

en el que el patrón de perforación es determinado basado en una tasa de código K¹/N ¹ de un código LDPC asociado con la matriz de comprobación de paridad y se asocia con n(0) índices, ..., n(m-1) correspondiendo a los m juegos de bits de paridad Pn(0), Pn(1), .., Pn(m-1),

donde la tasa de código K¹/N¹= 1/5, N¹= 16200, K¹= 3240, Mi = 360 y q = 36, y el patrón de perforación se define mediante una tabla siguiente,

continuación

4. El aparato de la reivindicación 3, comprendiendo, además:

el aplicador de patrón de perforación perfora adicionalmente (Np-360m) bits de paridad entre bits de paridad correspondientes a Pn(m) basado en el patrón de perforación.

5. Un aparato dispuesto para decodificar datos en un sistema de radiodifusión, comprendiendo el aparato:

un demodulador dispuesto para demodular una señal recibida, incluyendo la señal que los datos de un Comprobación de Paridad de Baja Densidad, LDPC, palabra de código, en el que la palabra clave LDPC se obtiene mediante codificación LDPC utilizando una matriz de comprobación de paridad que tiene una estructura predeterminada, siendo dicha estructura igual a una definida en el estándar DVB-S2 y tiene una longitud de N1, una parte de información con una longitud de información Ki, y una parte de paridad con una longitud de paridad de (Ni-Ki), teniendo la parte de información de la matriz de comprobación de paridad una estructura definida por:

donde:

k = 1,2,..., D, i = 1,..., K¹/M ¹, j = 1,...,Mi -1

i = índice que indica el i° grupo de columnas; j = índice que indica la j° columna en un grupo de columnas; q = (Ni-Ki)/Mi;

M i = número de columnas por grupo de columnas;

posiciones de filas con un valor de i en una 0° columna en cada i° grupo de

columnas; y

= posiciones de filas con un valor de i en una j° columna en un i° grupo de columnas;

una unidad de decisión de patrón de perforación dispuesta para:

determinar un patrón de perforación desde la señal demodulada; y

determinar la información de posición para los bits de paridad perforados basados en el patrón de perforación; y un decodificador LDPC dispuesto para decodificar datos LDPC en la señal demodulada basada en la información de posición, caracterizado porque

el patrón de perforación es determinado basado en una tasa de código Ki/Ni de un código LDPC asociado con la matriz de comprobación de paridad,

en el que los q conjuntos de bits de paridad son definidos por:

donde

Pj denota un juego de j° bits de paridad,

pk denota un k° bit paridad, y

0<j<q,

en el que el patrón de perforación está asociado con n(0) índices, ..., n (m -i) correspondiendo a los m juegos de bits de paridad Pn(⁰),

i6

360

Ptt(Í), Pn(m-1) en el que se perforan todos los bits de paridad, donde Np siendo un número de bits de paridad perforados, donde la tasa de código K¹/N ¹es 1/5, Ni = 16200, Ki = 3240, Mi= 360 y q=36, y el patrón de perforación se define mediante una tabla siguiente:

6. El aparato de la reivindicación 5, en el que el índice n(m) corresponde a Pn(m) en el que (Np-360m) bits de paridad se perforan adicionalmente.