ES2664496T3 - Aparato y procedimiento para codificar y decodificar canales en un sistema de comunicación usando códigos de verificación de paridad de baja densidad - Google Patents

Aparato y procedimiento para codificar y decodificar canales en un sistema de comunicación usando códigos de verificación de paridad de baja densidad Download PDF

Info

Publication number
ES2664496T3
ES2664496T3 ES09154123.5T ES09154123T ES2664496T3 ES 2664496 T3 ES2664496 T3 ES 2664496T3 ES 09154123 T ES09154123 T ES 09154123T ES 2664496 T3 ES2664496 T3 ES 2664496T3
Authority
ES
Spain
Prior art keywords
bits
shortening
shortened
ldpc
punched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES09154123.5T
Other languages
English (en)
Inventor
Seho Myung
Hwan-Joon Kwon
Jae-Yoel Kim
Yeon-Ju Lim
Sung-Ryul Yun
Hak-Ju Lee
Hong-Sil Jeong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020090006722A external-priority patent/KR101552355B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of ES2664496T3 publication Critical patent/ES2664496T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/155—Shortening or extension of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Error Detection And Correction (AREA)

Abstract

Un procedimiento para codificar bits de información para su transmisión a través de un canal en un sistema de comunicación que usa un código de verificación de paridad de baja densidad (LDPC), comprendiendo el procedimiento las etapas de: realizar un acortamiento usando un número de bits acortados; realizar una codificación de LDPC; y realizar una perforación basada en un número de bits a perforar, caracterizado porque el número de bits a perforar se determina de acuerdo con una proporción predeterminada del número de bits a perforar con el número de bits acortados, en el que, la proporción predeterminada del número de bits a perforar con el número de bits acortados se establece en (B + 1)/B, en la que B es un número entero.

Description

5
10
15
20
25
30
35
40
45
50
DESCRIPCION
Aparato y procedimiento para codificar y decodificar canales en un sistema de comunicación usando códigos de verificación de paridad de baja densidad
Antecedentes de la invención
1. Campo de la invención
La presente invención se refiere, en general, a un sistema de comunicación que usa un código de verificación de paridad de baja densidad (LDPC), y más específicamente, a un aparato y un procedimiento, que generan de manera eficaz un código de LDPC e implementan la codificación y la decodificación de un canal.
2. Descripción de la técnica relacionada
La interferencia entre símbolos (ISI), así como diversos ruidos y la atenuación de un canal reducen significativamente el rendimiento de un enlace en un sistema de comunicación inalámbrica. Por lo tanto, es esencial desarrollar una tecnología para superar el ruido, la atenuación y la ISI con el fin de implementar sistemas de comunicación digital de alta velocidad, que requieren una gran cantidad de procesamiento de datos, procesamiento de datos de alta velocidad y alta confiabilidad de los datos, tal como la comunicación móvil de próxima generación, la radiodifusión digital y la Internet móvil. Se ha realizado recientemente una investigación activa para la utilización de un código de corrección de errores como un procedimiento para restaurar de manera eficaz la información distorsionada a su estado original y mejorar la confiabilidad de la comunicación.
El código de LDPC, que fue introducido por primera vez por Gallagher en la década de 1960, se ha usado poco debido a su implementación compleja, que superó con creces la tecnología en ese momento. Sin embargo, debido a que un código turbo descubierto por Berrou, Glavieux y Thitimajshima en 1993 muestra un rendimiento que se acerca a la capacidad de canal de Shannon, se ha realizado mucha investigación analítica sobre el rendimiento y las características del código turbo. Con esto, se ha realizado mucha investigación sobre la codificación de canales basada en la decodificación iterativa y las gráficas.
La investigación descrita anteriormente ha llevado a reestudios del código de LDPC en la década de 1990. Los reestudios mostraron que el rendimiento del código de LDPC se acerca a la capacidad de canal de Shannon cuando se realiza la decodificación usando la decodificación iterativa basada en un algoritmo de suma-producto en una gráfica Tanner (un caso especial de una gráfica de factores) correspondiente al código de LDPC.
El código de LDPC se suele representar mediante un procedimiento de representación gráfica. Además, muchas características del código de LDPC pueden analizarse usando procedimientos basados en la teoría de grafos, el álgebra y la teoría de la probabilidad. En general, un modelo gráfico de un código de canal es útil para describir un código. Cuando la información en un bit codificado corresponde a un vértice en una gráfica y la proporción entre los bits codificados corresponde a un borde (es decir, un segmento de línea) en la gráfica, el modelo gráfico del código de canal puede considerarse una red de comunicación en la que los vértices intercambian mensajes predeterminados a través de los bordes. En consecuencia, es posible obtener un algoritmo de decodificación natural. Por ejemplo, un algoritmo de decodificación obtenido a partir de un enrejado, que puede considerarse un tipo de gráfica, incluye un algoritmo de Viterbi y un algoritmo Bahl, Cocke, Jelinek y Raviv (BCJR) bien conocidos.
El código de LDPC se define normalmente por una matriz de verificación de paridad, y puede representarse usando una gráfica bipartita comúnmente llamada gráfica Tanner. En la gráfica bipartita, los vértices se dividen en dos tipos diferentes. El código de LDPC está representado por la gráfica bipartita formada por vértices llamados “nodo de variable” y “nodo de verificación”. Un nodo de variable corresponde a un bit codificado en la proporción de uno a uno.
Haciendo referencia a las figuras 1 y 2, se proporciona una descripción de un procedimiento de representación gráfica del código de LDPC.
En primer lugar, la figura 1 ilustra un ejemplo de una matriz H1 de verificación de paridad del código de LDPC, que incluye cuatro filas y ocho columnas. Haciendo referencia a la figura 1, 8 columnas significa un código de LDPC, que genera una palabra de código con una longitud de 8, y cada columna corresponde a 8 bits codificados.
La figura 2 es un diagrama que ilustra una gráfica de Tanner correspondiente a la H1 de la figura 1.
Haciendo referencia a la figura 2, la gráfica Tanner del código de LDPC incluye ocho nodos x1 202, x2 204, x3 206, x4 208, x5 210, x6 212, x7 214 y xa 216 variables y 4 nodos 218, 220, 222 y 224 de verificación.
En el presente documento, la iésima columna y la jésima fila en la matriz H1 de verificación de paridad del código de LDPC se corresponden con el nodo Xi variable y el nodo jésimo de verificación, respectivamente. Además, el valor 1, concretamente, que no es cero, de una posición donde la iésima columna intersecta con la jésima fila en la matriz H1 de verificación de paridad del código de LDPC, implica que existe un borde entre el nodo Xi variable y el nodo jésimo de verificación en la gráfica Tanner de la figura 2.
5
10
15
20
25
30
35
40
45
Los grados de cada nodo de variable y de cada nodo de verificación en la gráfica de Tanner del código de LDPC significan el número de bordes que hacen una conexión entre los nodos. El número de bordes es igual al número de entradas (es decir, elementos), que no son ceros, en una columna o fila correspondiente a un nodo relevante en la matriz H1 de verificación de paridad del código de LDPC.
Por ejemplo, en la figura 2, los grados de los nodos x1 202, x2 204, x3 206, x4 208, x5 210, x6 212, x7 214 y xa 216 variable son 4, 3, 3, 3, 2, 2, 2 y 2, respectivamente. Los grados de los nodos 218, 220, 222 y 224 de verificación son 6, 5, 5 y 5, respectivamente. Además, los números de entradas, que no son ceros, en las columnas de la matriz H1 de verificación de paridad de la figura 1 que corresponden respectivamente a los nodos de variable de la figura 2 coinciden con los grados 4, 3, 3, 3, 2, 2, 2 y 2, en secuencia regular. Los números de entradas, que no son ceros, en las filas de la matriz H1 de verificación de paridad de la figura 1 corresponden respectivamente a los nodos de verificación de la figura 2 que coinciden con los grados 6, 5, 5 y 5, en la secuencia regular.
Con el fin de representar la distribución de grado de los nodos del código de LDPC, la proporción del número de nodos de variable, teniendo todos un grado de I, con el número total de nodos de variable, se establece a fi, y la proporción del número de nodos de verificación, teniendo todos un grado de j, con el número total de nodos de verificación, se establece en gj.
Por ejemplo, en el caso del código de LDPC, como se muestra en las figuras 1 y 2, fi = 0 con respecto a f2 = 4/8, f3 = 3/8, f4 = 1/8, e i 4 2, 3 y 4, y gj = 0 con respecto a g5 = 3/4, ge = 1/4, y j 4 5 y 6. Cuando la longitud del código de LDPC se establece en N (es decir, el número de columnas se establece en N) y el número de filas se establece en N/2, una densidad de entradas, que son no ceros, en toda la matriz de verificación de paridad que tiene la distribución de grados como se ha descrito anteriormente se calcula mediante la siguiente ecuación (1).
2f2N + 3f3N + 4f4N _5,25 ...........
NxN/2 N 1
En la ecuación (1), la densidad de 1 continúa disminuyendo en la matriz H1 de verificación de paridad cuando N aumenta. Es habitual que la densidad de las entradas, que no son ceros, sea inversamente proporcional a la longitud N del código en el código de LDPC. En consecuencia, cuando N es grande, la densidad de las entradas, que no son ceros, es muy pequeña. Por esta razón, el código de LDPC incluye el significado de baja densidad en su nombre.
Las características estructurales de la matriz H1 de verificación de paridad del código de LDPC, a las que se aplica la presente invención, se describen haciendo referencia a la figura 3.
La figura 3 ilustra el código de LDPC adoptado como tecnología convencional en la 2a generación de transmisión por satélite-radiodifusión de vídeo digital (DVB-S2), uno de los estándares de radiodifusión digital.
En la figura 3, N1 y K representan una longitud y una longitud de bloque de una palabra de información en el código de LDPC. (N1 - K1) representa la longitud de paridad. Además, M1 y q se determinan de tal manera que puede establecerse q = (Ni-Ki)/Mi. En este momento, se determina que K1/M1 es un número entero.
Haciendo referencia a la figura 3, la estructura de una parte de paridad (es decir, desde la columna Kiésima hasta la columna (Ni - i)ésima) en la matriz de verificación de paridad está en una forma diagonal doble. En consecuencia, las distribuciones de grado de las columnas, que corresponden a la parte de paridad, tienen todas un valor de 2, excepto para la última columna de todas que tiene un valor de 1.
Las reglas aplicadas a la estructura de la parte de palabra de información (es decir, desde la columna 0th hasta la columna (Ki - i)ésima) en la matriz de verificación de paridad son las siguientes.
Regla 1: se generan en total K1/M1 grupos de columna dividiendo Ki columnas correspondientes a la palabra de información en la matriz de verificación de paridad en grupos, cada uno de los cuales tiene Mi columnas.
Un procedimiento para formar una columna que pertenece a cada grupo de columnas sigue la regla 2 siguiente.
Regla 2: las posiciones de 1 se determinan en la 0th columna del iésimo grupo de columnas (i = 1,..., K1/M1).
Cuando el grado de la 0th columna que pertenece al iésimo grupo de columnas está representado como Di, si se supone que las posiciones de las filas que tienen 1 como sus entradas están representadas como Ri,0 (1), Ri,0 (2),... Ri,0 (Di), las posiciones Rj(k) (k = 1, 2, ... Di) de las filas, que tienen 1 como sus entradas en la columna/h (j = 1,2,..., Mi -1) que pertenecen al iésimo grupo de columnas, se definen mediante la siguiente ecuación (2).
C=C-i) + 4modW-^i)
* = 1,2i = l,...,Kl/Ml,y j = U,Aí1-l -■ (2)
5
10
15
20
25
30
35
40
Cuando se aplica la Regla 2, los grados de las columnas pertenecientes al iésimo grupo de columnas (i = 1,..., K1/M1) son todos fijos para Di. Con el fin de facilitar una comprensión fácil de la estructura del código de LDPC DVB-S2, que almacena información en el mismo sobre la matriz de verificación de paridad mediante la Regla 2, se considera el siguiente ejemplo.
Cuando se supone que N = 30, K1 = 15, M1 = 5, y q = 3, la información de posición de las filas que tienen 1 como sus entradas en cada una de las 0th columnas de tres grupos de columnas puede expresarse como las tres secuencias a continuación. En el presente documento, para la conveniencia de la descripción, las tres secuencias se definen mediante las secuencias de posición de peso-1 siguientes.
R(l) = 0 R(2) = 1 R(3) = 2
Jvi,o w 15 Jvi,o ^9
4!¿ = o, *$=n, 4,0 =13,
4.» =°> 4o =10- 4,0=14
Las secuencias de posición de peso-1 pueden expresarse como solamente una información de posición correspondiente a cada grupo de columnas de la siguiente manera:
0 1 2 0 11 13 0 10 14.
Concretamente, una secuencia de la iésima columna se obtiene representando de manera secuencial la información de posición de las filas que tienen 1 como sus entradas en el iésimo grupo de columnas.
Cuando se forma una matriz de verificación de paridad usando tanto la información correspondiente al ejemplo como las reglas 1 y 2, como se han descrito anteriormente, a continuación puede generarse un código de LDPC de la figura 4 de tal manera que tengan la misma concepción que la del código de LDPC DVB-S2.
La figura 4 ilustra un ejemplo de la matriz de verificación de paridad del código de LDPC.
Es posible realizar una codificación eficaz usando una forma estructural en el código de LDPC DVB-S2 diseñado por las Reglas 1 y 2. Se describe un procedimiento para realizar la codificación de LDPC usando la matriz de verificación de paridad del DVB-S2 usando el siguiente ejemplo.
Un procedimiento de codificación que usa el código de LDPC DVB-S2 cuando se proporcionan N1 = 16200, K1 = 10800, M1 = 360 y q = 15. Además, los bits de palabras de información con una longitud de K1 se representan como (/0, i1,..., ÍK1 -1), y los bits de paridad con una longitud de (N1 - K1) se representan como (pe, P1,..., pN1 -K1 -1).
Etapa 1: un codificador inicializa los bits de paridad de la siguiente manera:
Po=Pí = - = PNl-K¡-1 = 0 ■
Etapa 2: la información sobre las filas, que tienen 1 como sus entradas en la 0th columna perteneciente al primer grupo de columnas de una palabra de información, se lee a partir de la información de posición de la matriz de verificación de paridad almacenada.
Un ejemplo de solamente la información de posición correspondiente de la información de lectura puede representarse de la siguiente manera:
0 2084 1613 1548 1286 1460 3196 4297 2481 3369 3451 4620 2622.
También, múltiples piezas de la información de posición relevante de la información de lectura pueden expresarse como secuencias de posición de peso-1 de la siguiente manera:
= 0, /?,';/ = 2084,72$ =1613, = 1548, = 1286,
=1460,4(70) =3196,4® =4297,4(90) =2481,4(100) =3369,
4,o’ = 345 l,4‘o2) =4620,4,01 =2622.
La información de lectura y un bit /0 de información se usan para actualizar los bits pxs de paridad específicos, tal como se define en la siguiente ecuación (3), donde x representa cada uno de R1,0(k), k +1,2,...,13.
5
10
15
20
25
30
Po ~ Po © ¿o ’ P20&4 ~ P20&4 © *0 ’ Pl6l3 ~ Píen © 4 ’
^1548 — ^1548 ® h ’ P\2Í6 ~ Pl286 © h ’ P\460 ~ Pl460 © Z0 ’
P3196 ~ P3196 © h ’ P4291 ~ P4291 © Í0 ’ ^2481 — ^2481 © *0 ’
P3369 ~ P3369 © Z0 J P3451 — P3451 ® 4 > P4620 ~ P4620 © Z0 ’
P2622 ~ P2622 © Z0
En la ecuación (3), p = px © io puede representarse como px px © io, y © significa una
(3)
suma binaria.
Etapa 3: el valor de cada uno de los 359 bits de palabra de información im (m = 1,2,..., 359) que siguen a i0 se calcula por la siguiente ecuación (4).
{x + (mmoáMi)xq)moá(Nl-Kl), M{=360, y m= 1,2,...359 ■■■ (4)
En la ecuación (4), x representa el valor de cada uno de Ri,ow, k +1, 2,...,13. En este caso, la ecuación (4) tiene el mismo concepto que la ecuación (2).
A continuación, los valores obtenidos por la ecuación (4) se usan para realizar cálculos similares a la ecuación (3).
Concretamente, P {x + (m mod M1) x q} mod (N1 - K1) se actualiza para im. Por ejemplo, cuando m = 1, es decir, para /1, P (x + q) mod (N1-K1) se actualizan por la siguiente Ecuación (5).
imagen1
La ecuación (5) corresponde a un caso donde se supone que q es igual a 15. El procedimiento como se ha descrito anteriormente se realiza de la misma manera para m = 1, 2,..., 359.
Etapa 4: se lee la información de R2,o(k) (k +1, 2,.,13) y se actualiza un bit px de paridad específico, con respecto al 361ésimo bit /36o de palabra de información de la misma manera que en la etapa 2 como se ha descrito anteriormente. En el presente documento, x representa R2,0(k). P{x + (m mod Mi) x q} mod (N1 - K1) (donde m = 361, 362,..., 719) se actualiza aplicando de manera similar la ecuación (4) a 359 bits íb61, te,..., i/19 de palabra de información que siguen al /36o.
Etapa 5: el procedimiento de las etapas 2, 3 y 4 se repite para cada grupo de bits de palabra de información con 360 bits de palabra de información.
Etapa 6: finalmente, los bits de paridad se determinan por la siguiente Ecuación (6).
Pi=P¡®Pi-1 (*' = 1,2.......................................... (6)
En la ecuación (6), los p¡ son bits de paridad obtenidos completando la codificación de LDPC. La codificación de LDPC se realiza a través del procedimiento de las etapas 1 a 6 en el DVB-S2, como se ha descrito anteriormente.
Mientras tanto, la codificación de LDPC como se ha descrito anteriormente debería diseñarse de una manera adecuada para soportar la cantidad de transmisión de datos necesaria por un sistema de comunicación real. Específicamente, la codificación de LDPC que tiene varias longitudes de bloque para soportar diversas cantidades de transmisión de datos de acuerdo con las solicitudes de servicio es necesariamente para un sistema de comunicación que soporte diversos servicios de radiodifusión, así como un sistema de comunicación adaptativo, al que se aplica un esquema de consulta de retransmisión automática híbrida (HARQ), un esquema de codificación y se aplica modulación adaptativa (AMC), etc. para soportar la transmisión de datos a alta velocidad.
Sin embargo, en la codificación de LDPC convencional, se generan todas las palabras de código LDPC que tienen la misma longitud, por lo que hay un límite en la codificación y decodificación de un canal.
5
10
15
20
25
30
35
40
45
50
55
Por lo tanto, un esquema de codificación de LDPC es necesario para un sistema de comunicación digital de alta velocidad, lo que requiere una mayor cantidad de procesamiento de datos, procesamiento de datos de mayor velocidad y mayor fiabilidad de los datos. Además, existe una necesidad de esquemas de codificación y decodificación de canales, a los que se aplique una palabra de código de LDPC más eficaz.
La publicación de solicitud de patente de los Estados Unidos número US 2007 / 143 656 desvela un procedimiento de acortamiento/perforación general para la codificación de LDPC.
Sumario de la invención
La presente invención se ha hecho para abordar al menos los problemas y/o desventajas anteriores y para proporcionar al menos las ventajas descritas a continuación. En consecuencia, un aspecto de la presente invención proporciona un aparato y un procedimiento, que aplican un acortamiento o perforación a un código de LDPC con una longitud fija y generan un código de LDPC con una longitud variable en un sistema de comunicación.
Otro aspecto de la presente invención proporciona un aparato y un procedimiento, que cambia una proporción del número de bits acortados con el número de bits perforados mediante las reglas predeterminadas y genera un código de LDPC con una longitud variable en un sistema de comunicación.
Un aspecto adicional de la presente invención proporciona un aparato y un procedimiento, que usan el acortamiento o la perforación para generar un código de LDPC con una longitud variable a partir de un código de LDPC con una longitud fija y la codificación/decodificación de un canal usando el código de LDPC generado.
De acuerdo con un aspecto de la presente invención, se proporciona un procedimiento para la codificación de un canal en un sistema de comunicación usando un código de verificación de paridad de baja densidad (LDPC). El acortamiento se realiza usando un número predeterminado de bits acortados. Se realiza la codificación de LDPC. Las reglas predeterminadas se aplican de acuerdo con el número predeterminado de bits acortados, y se determina un número de bits a perforar. La perforación se realiza basándose en el número determinado de bits a perforar.
De acuerdo con otro aspecto de la presente invención, se proporciona un procedimiento para la decodificación de un canal en un sistema de comunicación usando un código de verificación de paridad de baja densidad (LDPC). Un patrón de acortamiento y perforación se determina basándose en una señal recibida. Un valor de un bit acortado se establece en 0 de acuerdo con el patrón de acortamiento determinado, los borrados se establecen de acuerdo con el patrón de perforación determinado, y se realiza la decodificación de LDPC cuando existen bits que se han usado para realizar el acortamiento o la perforación. La etapa de determinar un patrón de acortamiento y perforación comprende la configuración de una proporción del número de bits perforados con el número de bits acortados en (B + 1)/B, en la que B es un número entero.
De acuerdo con un aspecto adicional de la presente invención, se proporciona un aparato para la codificación de un canal en un sistema de comunicación usando un código de verificación de paridad de baja densidad (LDPC). El aparato incluye una unidad de aplicación de patrón de acortamiento para realizar el acortamiento usando un número predeterminado de bits acortados. El aparato también incluye un codificador LDPC para realizar la codificación basándose en un código de LDPC acortado por la unidad de aplicación de patrón de acortamiento. El aparato incluye además una unidad de control para aplicar las reglas predeterminadas al número de bits acortados, y para determinar un número de bits a perforar. El aparato incluye adicionalmente una unidad de aplicación de patrón de perforación para realizar la perforación en una palabra de código de LDPC generada por el codificador LDPC basándose en el número determinado de bits a perforar.
De acuerdo con un aspecto adicional de la presente invención, se proporciona un aparato para la decodificación de un canal en un sistema de comunicación usando un código de verificación de paridad de baja densidad (LDPC). El aparato incluye un demodulador para recibir y desmodular un canal. El aparato también incluye una unidad de estimación o determinación de patrón de acortamiento/perforación para determinar un patrón predeterminado de acortamiento y perforación basándose en la señal demodulada, y proporcionar la información de posición sobre los bits a acortar y perforar a un decodificador de LDPC. El aparato incluye además el decodificador de LDPC para insertar tantos ceros como el número de bits acortados y para configurar tantos borrados como el número de bits perforados, de acuerdo con la información de posición proporcionada sobre los bits q a acortar y perforar, y para decodificar el código de LDPC.
Breve descripción de los dibujos
Las anteriores y otras características, aspectos y ventajas de la presente invención serán más evidentes a partir de la siguiente descripción detallada cuando se toma junto con los dibujos adjuntos, en los que:
la figura 1 ilustra una matriz de verificación de paridad de un código de LDPC con una longitud de 8;
la figura 2 es un diagrama que ilustra una gráfica Tanner de la matriz de verificación de paridad del código de
LDPC con la longitud de 8;
la figura 3 es un diagrama que ilustra una estructura esquemática de un código de LDPC DVB-S2; la figura 4 ilustra una matriz de verificación de paridad de un código de LDPC en forma de DVB-S2;
5
10
15
20
25
30
35
40
45
50
55
la figura 5 es un diagrama de bloques que ilustra una configuración de un transceptor en un sistema de
comunicación que usa un código de LDPC, al que se aplica una realización de la presente invención;
las figuras 6A y 6B son gráficas que muestran las curvas de rendimiento obtenidas aplicando el acortamiento y la
perforación a la codificación de LDPC DVB-S2, a las que se aplica una realización de la presente invención;
las figuras 7A, 7B y 7C son gráficas que muestran fórmulas relacionales del número de bits acortados frente al
número de bits perforados, de acuerdo con una realización de la presente invención;
las figuras 8A y 8B son gráficas que muestran los rendimientos mejorados de la codificación de LDPC DVB-S2, a las que se aplican el acortamiento y la perforación, de acuerdo con una realización de la presente invención; la figura 9 es una gráfica que muestra el cambio de una tasa de código con respecto a la longitud de una palabra de información de LDPC, de acuerdo con una realización de la presente invención;
la figura 10 es un diagrama de flujo que ilustra un procedimiento de decodificación de LDPC en un receptor cuando se aplica un patrón de perforación, de acuerdo con una realización de la presente invención; la figura 11 es un diagrama de bloques que ilustra una configuración de un transmisor que usa el código de LDPC, al que se aplican la perforación y el acortamiento propuestos por una realización de la presente invención;
y
la figura 12 es un diagrama de bloques que ilustra una configuración de un receptor que usa el código de LDPC, al que se aplican la perforación y el acortamiento propuestos por una realización de la presente invención.
Descripción detallada de las realizaciones preferidas
Las realizaciones preferidas de la presente invención se describen en detalle haciendo referencia a los dibujos adjuntos. Debería observarse que los componentes iguales o similares se designan con los mismos o similares números de referencia aunque se ilustran en diferentes dibujos. Las descripciones detalladas de las construcciones o procedimientos conocidos en la técnica pueden omitirse para evitar eclipsar el objeto de la presente invención.
La presente invención proporciona un procedimiento por el que, en un sistema para aplicar un acortamiento y una perforación a la codificación de LDPC, una proporción de bits reducido a bits perforados se cambia mediante las reglas predeterminadas con el fin de minimizar el cambio de un intervalo de recepción efectivo provocado porque la proporción de los bits acortados con los bits perforados es fija. Además, la presente invención proporciona un aparato, que genera un bloque codificado de LDPC con diversas longitudes de bloque en un sistema de comunicación que usa un código de LDPC, y un procedimiento para controlar el mismo.
La figura 5 es un diagrama de bloques que ilustra una configuración de un transceptor en el sistema de comunicación que usa el código de LDPC, al que se aplica la presente invención.
Haciendo referencia a la figura 5, se codifica una señal de entrada mediante un codificador 511 de LDPC de un transmisor 510 que emite la señal c. La señal c está modulada por un modulador 513, que emite la señal c para su transmisión a través de un canal 520 inalámbrico. A continuación, un demodulador 531 de un receptor 530 demodula una señal r a partir de un canal (Rx) de recepción y emite la señal x. Un decodificador 533 de LDPC estima una estimación u basándose en el canal Rx demodulado. En este caso, el codificador 511 de LDPC genera una matriz de verificación de paridad de tal manera que satisface una longitud de bloque necesaria por el sistema de comunicación en un esquema preestablecido.
En particular, el codificador 511 de LDPC de acuerdo con la presente invención, que usa el código de LDPC y por lo tanto no necesita información de almacenamiento separado adicional, soporta diversas longitudes de bloque. Un procedimiento para soportar las diversas longitudes de bloque de acuerdo con la presente invención usa una técnica de perforación o acortamiento.
La perforación se refiere a una técnica que realiza la codificación de LDPC en una matriz de verificación de paridad específica dada, genera una palabra de código de LDPC, y a continuación en realidad no transmite una parte específica de la palabra de código de LDPC. En consecuencia, el receptor determina que la parte, que no se transmite, se borra.
Mientras tanto, cuando la perforación se compara con el acortamiento, las dos técnicas tienen una característica común en la reducción de la longitud de bloque de la palabra de código de LDPC. Sin embargo, la perforación difiere del acortamiento en que no pone ninguna limitación en el valor de un bit específico. Concretamente, en la perforación, no se transmite una parte específica de entre los bits de palabra de información específicos o bits de paridad generados, y el receptor procesa la parte específica no transmitida como borrada.
La perforación se describirá usando una matriz de verificación de paridad de un código de LDPC DVB-S2 mostrado en la figura 3.
En la matriz de verificación de paridad mostrada en la figura 3, la longitud total es N1, la parte frontal corresponde a los bits de palabra de información (/0, /1,..., K1 -1) con una longitud de K1, y la parte posterior corresponde a los bits de paridad (pü, p-i,..., pwi-K1 -1) con una longitud de N1 - K1.
Es decir, cuando solo los bits en las Np posiciones prometidas de entre las palabras de código de LDPC ya generadas, teniendo todas la longitud de N1, no se transmiten, se produce el mismo efecto que el de la transmisión
5
10
15
20
25
30
35
40
45
50
de una palabra de código de LDPC con una longitud de N1- Np.
En la matriz de verificación de paridad descrita anteriormente, las columnas correspondientes a los bits perforados se usan todas con nada perdido en un procedimiento de decodificación. Por lo tanto, la perforación difiere del acortamiento a este respecto.
Cuando se establece el sistema, el transmisor y el receptor pueden compartir o estimar la información de posición sobre los bits perforados de la misma manera. Por lo tanto, el receptor procesa los bits perforados relevantes solo como borrados, y realiza la decodificación.
En función de la perforación, la longitud de un bloque, que se transmite en realidad por el transmisor, es N1 - Np, y la longitud de una palabra de información es inmutablemente K1. En consecuencia, una tasa de código se convierte en K|/(N1 - NP), y siempre es mayor que una tasa K1/N1 de código inicial dada.
A continuación, se describen las características cuando la perforación y el acortamiento se aplican simultáneamente a la codificación de LDPC dada.
Para la conveniencia de la descripción, una longitud de bloque y una longitud de palabra de información de un código de LDPC inicial se establecen en N1 y K1, respectivamente. Además, la longitud de bloque y la longitud de palabra de información de un código de LDPC final se establecen en N2 y K2, respectivamente. El código de LDPC final está destinado a obtenerse finalmente al realizar el acortamiento y la perforación en el código de LDPC inicial.
Al definir N1 - N2 = NA y K1- K2 = Ks, si tantos bits como Ks se acortan y tantos bits como Np (= NA - Ks) se perforan en la matriz de verificación de paridad del código de LDPC DVB-S2, puede generarse el código de LDPC con N2 y K2 como su longitud de bloque y longitud de palabra de información.
Cuando NA > 0 o Ks > 0 en el código de LDPC generado, la tasa de código se convierte en (K1- Ks) / (N1 - NA) que en general es diferente de la tasa K1/N1 de código del código de LDPC DVB-S2. En consecuencia, las características algebraicas cambian. En el presente documento, el caso de Na = Ks corresponde a un caso donde no se aplican tanto el acortamiento como la perforación, o solo se toma el acortamiento.
Como se ha descrito anteriormente, cuando se ajusta correctamente el número de bits acortados y el número de bits perforados, la codificación de LDPC puede proporcionar la tasa de código y la longitud de bloque necesarias por el sistema.
En relación con esto, las realizaciones de la presente invención proponen un procedimiento, que ajusta correctamente la proporción de acortamiento con la perforación usando las características del acortamiento y la perforación, que genera códigos con diferentes tasas de código, y como máximo mantiene un intervalo de recepción efectivo predeterminado.
Cuando se aplican el acortamiento y la perforación de un patrón específico en una proporción predeterminada, tanto para un código de DVB-S2, que tiene una tasa de código de 1/5, N1 = 16200, K1 = 324o, M1 = 360, y q1 = 36, como para un código de LDPC DVB-S2, que tiene una tasa de código de 4/9, N1 = 16200, K1 = 7200, M1 = 360 y q1 = 25, se ilustran los rendimientos de sistema en las figuras 6A y 6B.
Haciendo referencia a las figuras 6A y 6B, una diferencia de rendimiento entre un caso en el que el acortamiento y la perforación no se aplican en absoluto cerca de la tasa de errores de bits (BER) = 10'5 y un caso cuando K2 = 360, alcanza aproximadamente 2 dB.
Con el fin de compensar la pérdida del intervalo de recepción efectivo provocada por la diferencia de rendimiento como se ha descrito anteriormente, la misma tasa de código no debería aplicarse a un código de LDPC después del acortamiento y se aplica la perforación a la codificación de LDPC. Concretamente, con el fin de obtener una ganancia de codificación aún mayor, debería transmitirse un código de LDPC con una tasa de código baja mediante la perforación de incluso menos bits.
En la figura 6A, por ejemplo, Np se ha establecido en 11520 con el fin de mantener una tasa de código de 1/5 cuando K2 = 360. Sin embargo, como Np es se reduce en pulgadas, la tasa de código se reduce gradualmente, y se produce un caso donde el rendimiento del código de LDPC DVB-S2 es casi similar al del código DVB-S2 que tiene N1 = 16200, K1 = 3240, M1 = 360, y q1 = 36.
Por consiguiente, debería realizarse poca perforación cuando se aplica una gran cantidad de acortamiento de tal manera que el rendimiento del código de LDPC dado y el del código de LDPC, al que se aplican el acortamiento y la perforación, tengan todos un valor predeterminado tan alto como sea posible.
Por lo tanto, la presente invención propone los procedimientos de acortamiento y perforación, que tienen gráficas relacionales de las figuras 7A, 7B y 7C de manera que puedan aplicarse simplemente mientras se evita, en la medida de lo posible, un gran cambio en el intervalo de recepción efectivo.
En primer lugar, la gráfica relacional de la figura 7A puede expresarse mediante la siguiente ecuación (7).
5
10
15
20
25
30
35
40
Np^K.-K^xA^l-AxK^AxK^ ..... (7)
Donde LxJ representa el entero máximo, que es menor que o igual a x.
En la ecuación (7), A, que determina un valor de pendiente, se establece en un valor para determinar un valor adecuado de Np de tal manera que el rendimiento del código de LDPC no puede degradarse incluso cuando el valor de K2 se hace más pequeño.
La gráfica relacional de la figura 7B puede expresarse mediante la siguiente ecuación (8).
k2<x,np = b
' K2>X,Np=(K¡-K2)A-1) ......(8)
^ K
En la ecuación (8), cuando el valor de K2 es menor que o igual a un valor específico, se mantiene el número predeterminado de bits perforados. Por otro lado, cuando el valor de K2 es mayor que el valor específico, se aplica el número de bits que se va a perforar mediante una proporción específica de (K1- K2).
Mientras tanto, en la figura 7B, se establece una región de K2 en dos intervalos. Sin embargo, la región de K2 puede dividirse en más intervalos que 2, y puede establecerse en más intervalos que 2.
La gráfica relacional de la figura 7C puede expresarse por la siguiente ecuación (9).
' K2 < Xu NP -C
<Xy<K2<X2 Np =D (9)
K2>X2, NP=0
La ecuación (9) define discretamente el número de bits perforados, en función de cada región de K2. En la figura 7C, una región de K2 se establece en tres intervalos. Sin embargo, la región de K2 puede dividirse en más de 3 intervalos, y puede establecerse en más de 3 intervalos.
Una característica común de las figuras 7A, 7B y 7C correspondientes a las ecuaciones (7), (8) y (9) es que la proporción del acortamiento con la perforación se vuelve baja cuando la longitud de K2 es corta. En consecuencia, incluso cuando K2 continúa haciéndose más pequeña, el rendimiento del código de LDPC, al que se aplican el acortamiento y la perforación, no se sigue degradando. Específicamente, en la ecuación (7) de entre las ecuaciones (7), (8) y (9), puede obtenerse una buena mejora del rendimiento tomando diferentes proporciones de bits perforados para todas las K2.
Sin embargo, cuando se desean una cierta mejora de rendimiento y un bajo grado de complejidad de implementación en función de cada sistema, el procedimiento tal como se define por la ecuación (8) o (9) puede ser más eficaz.
Las figuras 8A y 8B son gráficas que muestran los rendimientos obtenidos aplicando el procedimiento correspondiente de la ecuación (7) al código de LDPC DVB-S2 de las figuras 6A y 6B con el fin de comprender el rendimiento de los procedimientos de acortamiento y de perforación propuestos por las realizaciones de la presente invención.
Como se muestra en las figuras 6A y 6B, el valor de una diferencia de rendimiento entre el caso de K2 con el valor más pequeño y el de K2 con el valor más grande es de aproximadamente 2 dB. Sin embargo, se observa a partir de las figuras 8A y 8B que la diferencia de rendimiento cerca de BER = 10-5 se reduce significativamente a 0,4 dB. Específicamente, las figuras 8A y 8B muestran las curvas de rendimiento del código de LDPC DVB-S2, que tienen características, que incluyen N1 = 16200, K1 = 7200, M1 = 360 y q1 = 25, y una tasa R de código de 4/9.
En la figura 8A, la ecuación (10) se usa para aplicar la perforación a la codificación de LDPC DVB-S2.
imagen2
En este caso, ya que el número Np de bits a perforar debe convertirse en un número entero, se realiza una operación LxJ. Cuando se usa la ecuación (10), la tasa de código tiene un valor, que es casi el mismo que 4/9. Esto puede verificarse usando la siguiente ecuación (11).
imagen3
Como se muestra en la figura 8B, puede definirse una fórmula relacional mediante la ecuación (12) de tal manera que un código, después de se aplique el acortamiento y la perforación a la codificación de LDPC DVB-S2, puede mantener al máximo un intervalo de recepción efectivo predeterminado.
imagen4
5
En la ecuación (12), un número entero 6/5 es un factor relacionado con una pendiente, y tiene el mejor valor cuando está limitado a la forma de (B + 1) / B (B es un número entero) por la conveniencia del diseño.
Cuando se aplica la ecuación (12), una tasa Reff de código de LDPC, que es efectiva para la longitud de palabra de información K2, puede expresarse por la siguiente ecuación (13).
10
K2
k2
eff N2 K2+N1{\-R)-Np k2
K2 + —-T ~ Ky —
6AKX-K2)
R
[5 J
k2
+
k2 _ k2
— K, +—K? 360 +— Z,
20 5 5
-■ (13)
La figura 9 es una gráfica que muestra un cambio en la tasa Reff de código de LDPC efectiva con respecto a la longitud de palabra de información K2, de acuerdo con una realización de la presente invención.
La figura 9 muestra que cuanto menor es la longitud de palabra de información K2, menor es la tasa Reff de código de LDPC efectiva. Además, cuanto más larga es la longitud de palabra de información K2, mayor es la tasa Reff de 15 código de LDPC efectiva. Concretamente, la tasa Reff de código de LDPC efectiva también cambia de acuerdo con el cambio de la longitud de palabra de información K2. Además, el valor de Reff en un intervalo de K2 < 7200 es siempre menor que o igual a 4/9.
Para referencia, una longitud de bloque del código de LDPC de acuerdo con el cambio de la tasa Reff de código de LDPC efectiva puede expresarse aproximadamente por la siguiente ecuación (14).
imagen5
Como se ha descrito anteriormente, puede mantenerse un intervalo de recepción efectivo predeterminado cambiando la tasa de código en respuesta a la longitud de palabra de información.
5
10
15
20
25
30
35
40
45
Una fórmula, que se realiza de manera sustancialmente similar a la de la ecuación (13) puede expresarse por la siguiente ecuación (15).
imagen6
Incluso en todos los casos diferentes de emisión de valores Np similares, como se define en la ecuación (15), las operaciones pueden ajustarse adecuadamente de acuerdo con la conveniencia de la implementación, y pueden soportarse rendimientos similares.
Cuando el valor de una longitud K2 + (N1 - K1 - Np) de bloque, después de la aplicación del acortamiento y de la perforación a la codificación de LDPC DVB-S2, debe convertirse en un múltiplo de m, puede realizarse una operación adicional en cada procedimiento para calcular los valores de la ecuación (7) a través de la ecuación (15) de tal manera que K2 + (N1 - K1 - Np) = mC puede satisfacerse para un determinado entero C.
En el presente documento, (N1 - K1 - Np) es el número de bits de paridad, que en realidad se transmiten después de la perforación. Concretamente, cada procedimiento de calcular los valores dados en la ecuación (7) a través de la ecuación (14) puede cambiar en pulgadas en respuesta a unas condiciones adicionales.
La figura 10 es un diagrama de flujo que ilustra un procedimiento de recepción por el receptor de acuerdo con una realización de la presente invención.
Haciendo referencia a la figura 10, el receptor determina o estima un patrón de perforación y acortamiento basándose en una señal recibida en la etapa 1001.
El receptor determina en la etapa 1003 si existen bits perforados o acortados.
Cuando la determinación en la etapa 1003 muestra que no existen bits perforados o acortados, el receptor va a la etapa 1009 y realiza la decodificación.
Por otro lado, cuando la determinación en la etapa 1003 muestra que existen bits perforados o acortados, el receptor pasa a la etapa 1005. El patrón de perforación/acortamiento determinado se proporciona al decodificador de LDPC en la etapa 1005.
El decodificador de LDPC establece los bits perforados determinados como borrados en la etapa 1007. Además, el decodificador de LDPC establece, a 1, una probabilidad de que el valor de un bit acortado sea cero.
A partir de aquí, el decodificador de LDPC realiza la decodificación sobre los bits, a los que se aplican la perforación y el acortamiento, en la etapa 1009.
La figura 11 es un diagrama de bloques que ilustra una configuración del transmisor que usa el código de LDPC, al que se aplican la perforación y el acortamiento, de acuerdo con una realización de la presente invención.
Haciendo referencia a la figura 11, el transmisor incluye una unidad 1110 de control, una unidad 1120 de aplicación de patrón de acortamiento, una unidad 1140 de extracción de matriz de verificación de paridad de código de LDPC, un codificador 1160 de LDPC, y una unidad 1180 de aplicación de patrón de perforación.
La unidad 1140 de extracción de matriz de verificación de paridad de código de LDPC extrae una matriz de verificación de paridad del código de LDPC, que ha realizado el acortamiento. La matriz de verificación de paridad del código de LDPC puede extraerse usando una matriz de verificación, que se establece anteriormente en una memoria. Además, el transmisor puede generar directamente la matriz de verificación de paridad del código de LDPC.
La unidad 1110 de control controla la unidad 1120 de aplicación de patrón de acortamiento para determinar un patrón de acortamiento variable considerando un intervalo de recepción efectivo que depende de cada longitud de la palabra de información. La unidad 1120 de aplicación de patrón de acortamiento actúa como insertando un bit con un valor de cero en una posición correspondiente a un bit acortado, o eliminando una columna correspondiente a los bits acortados de la matriz de verificación de paridad del código de LDPC dado.
En este momento, el patrón de acortamiento puede determinarse basándose en los patrones de acortamiento almacenados en una memoria, o puede generarse por un generador de secuencias (no mostrado), etc. Además, el patrón de acortamiento puede determinarse aplicando un algoritmo de análisis de evolución de densidad, etc. a la matriz de verificación de paridad y a la longitud de palabra de información dada.
Además, la unidad 1110 de control controla la unidad 1180 de aplicación de patrón de perforación para determinar un patrón de perforación adecuado para un esquema de modulación y la longitud de los bits a perforar y para aplicar el patrón de perforación determinado. En este momento, se determina el patrón de perforación con el fin de corregir
5
10
15
20
25
30
35
40
45
50
55
el intervalo de recepción efectivo de acuerdo con la longitud de la información de señalización. Además, la unidad 1180 de aplicación de patrón de perforación puede determinar la perforación de menos bits en consideración del patrón de acortamiento.
La unidad 1110 de control y la unidad 1120 de aplicación de patrón de acortamiento realizan la codificación basándose en el código de LDPC acortado a través del codificador 1160 LDPC. Una palabra de código de LDPC, que se ha generado por el codificador 1160 LDPC, se usa para realizar la perforación por la unidad 1180 de aplicación de patrón de perforación de una manera adecuada para el esquema de modulación y la longitud de los bits a perforar.
La figura 12 es un diagrama de bloques que ilustra una configuración del receptor de acuerdo con una realización de la presente invención. Específicamente, la figura 12 muestra un ejemplo del receptor, que recibe una señal transmitida, y restaura los datos deseados por un usuario a partir de la señal recibida, en el sistema de comunicación que usa el código de LDPC DVB-S2, al que se aplica la perforación o el acortamiento.
Haciendo referencia a la figura 12, el receptor incluye una unidad 1210 de control, una unidad 1220 de estimación o determinación de patrón de acortamiento/perforación, un demodulador 1230 y un decodificador 1240 de LDPC.
El demodulador 1230 recibe y demodula el código de LDPC, al que se aplica el acortamiento. La unidad 1220 de estimación o determinación de patrón de acortamiento/perforación y el decodificador 1240 de LDPC reciben la señal demodulada desde el demodulador 1230.
La unidad 1210 de control controla la unidad 1220 de estimación o determinación de patrón de acortamiento/perforación para determinar o estimar la información sobre un patrón de perforación o acortamiento del código de LDPC de la señal demodulada. A continuación, la unidad 1220 de estimación o determinación de patrón de acortamiento/perforación proporciona la información de posición sobre los bits perforados y los bits acortados, que se ha determinado, al decodificador 1240 de LDPC.
La unidad 1220 de estimación o determinación de patrón de acortamiento/perforación puede generar un patrón de perforación o acortamiento usando los patrones de perforación y acortamiento almacenados en una memoria o un procedimiento de generación implementado anteriormente, etc. Aparte de esto, la unidad 1220 de estimación o determinación de patrón de acortamiento/perforación puede determinar o estimar el patrón de perforación y acortamiento aplicando el algoritmo de análisis de evolución de densidad a la matriz de verificación de paridad y a la longitud de palabra de información dada.
Cuando se aplican tanto el acortamiento como la perforación al receptor de la misma manera que la aplicación de lo mismo al transmisor de acuerdo con una realización de la presente invención, la unidad 1220 de estimación o determinación de patrón de acortamiento/perforación puede primero determinar o estimar el patrón de acortamiento, o puede primero determinar o estimar el patrón de perforación. Además, la determinación o estimación del patrón de acortamiento puede producirse simultáneamente con la del patrón de perforación.
El decodificador 1240 de LDPC asume que la probabilidad de que un bit perforado con cero y la de un bit perforado con 1 sea igualmente 1/2, y realiza la decodificación. Aparte de esto, el decodificador 1240 de LDPC procesa los bits perforados como borrados, y realiza la decodificación. Además, la probabilidad de que el valor de un bit acortado sea cero es 1, es decir, el 100 %. Por lo tanto, el decodificador 1240 de LDPC evita que los bits acortados participen en su operación. Aparte de esto, el decodificador 1240 de LDPC determina, basándose en la probabilidad 1 de un bit acortado con cero, si permite que los bits acortados participen en la decodificación.
Al verificar la longitud del código de LDPC, que se ha acortado por la unidad 1220 de estimación o determinación de patrón de acortamiento/perforación, el decodificador 1240 de LDPC restaura los datos deseados por el usuario a partir de la señal recibida.
Como se muestra en la figura 11, el transmisor de acuerdo con una realización de la presente invención realiza el acortamiento en una etapa previa de la entrada del codificador 1160 de LDPC, y realiza la perforación en una etapa de salida del codificador 1160 de LDPC. Mientras tanto, en el receptor, como se muestra en la figura 12, el decodificador 1240 de LDPC realiza la decodificación mientras reconoce la información sobre la perforación y el acortamiento.
El aparato y el procedimiento de las realizaciones de la presente invención generan un código de LDPC con una longitud variable usando la información sobre una matriz de verificación de paridad dada en un sistema de comunicación usando el código de LDPC, y garantizan la extensibilidad y la flexibilidad del sistema de comunicación.
Además, el aparato y el procedimiento de las realizaciones de la presente invención generan un código de LDPC, que puede mantener al máximo un intervalo de recepción efectivo predeterminado, usando la información sobre la matriz de verificación de paridad dada, y garantizar al máximo la transmisión de canal, en el sistema de comunicación usando el código de LDPC.
Cuando se aplica el acortamiento o la perforación a una palabra de código de LDPC generada para soportar diversas longitudes de bloque de acuerdo con los requisitos de un sistema, el aparato y el procedimiento de las realizaciones de la presente invención garantizan el rendimiento de un código de LDPC, que ha realizado el acortamiento o la perforación, es similar al rendimiento del sistema de un código de LDPC antes de realizar el 5 acortamiento o la perforación. Por lo tanto, el aparato y el procedimiento de las realizaciones de la presente invención garantizan una velocidad de procesamiento de datos más rápida a través de la aplicación del acortamiento y la perforación a la codificación de LDPc.
Aunque la invención se ha mostrado y descrito haciendo referencia a ciertas realizaciones preferidas de la misma, se entenderá por los expertos en la materia que pueden hacerse en la misma diversos cambios en la forma y los 10 detalles sin alejarse del ámbito de la invención como se define por las reivindicaciones adjuntas.

Claims (13)

  1. 5
    10
    15
    20
    25
    30
    35
    40
    45
    50
    REIVINDICACIONES
    1. Un procedimiento para codificar bits de información para su transmisión a través de un canal en un sistema de comunicación que usa un código de verificación de paridad de baja densidad (LDPC), comprendiendo el procedimiento las etapas de:
    realizar un acortamiento usando un número de bits acortados; realizar una codificación de LDPC; y
    realizar una perforación basada en un número de bits a perforar,
    caracterizado porque el número de bits a perforar se determina de acuerdo con una proporción predeterminada del número de bits a perforar con el número de bits acortados,
    en el que, la proporción predeterminada del número de bits a perforar con el número de bits acortados se establece en (B + 1)/B, en la que B es un número entero.
  2. 2. El procedimiento de acuerdo con la reivindicación 1, en el que, al aplicar unas reglas predeterminadas, la proporción predeterminada del número de bits a perforar con el número de bits acortados se establece en 6/5.
  3. 3. El procedimiento de acuerdo con la reivindicación 1, en el que, al aplicar unas reglas predeterminadas, la proporción predeterminada del número de bits a perforar con el número de bits acortados se establece en 5/4.
  4. 4. El procedimiento de acuerdo con la reivindicación 1, en el que realizar un acortamiento usando el número de bits acortados comprende el uso de un patrón de acortamiento almacenado en una memoria, o el uso de una matriz de verificación de paridad y una longitud dada de una palabra de información.
  5. 5. Un procedimiento para decodificar los bits de información recibidos a través de un canal en un sistema de comunicación que usa un código de verificación de paridad de baja densidad (LDPC), comprendiendo el procedimiento las etapas de:
    determinar un patrón de acortamiento y un patrón de perforación basándose en una señal recibida; y establecer un valor de un bit acortado en 0 de acuerdo con el patrón de acortamiento determinado, establecer los borrados de acuerdo con el patrón de perforación determinado, y realizar una decodificación de LDPC, cuando se han usado los bits existentes para realizar un acortamiento o una perforación,
    caracterizado porque la determinación del patrón de acortamiento y del patrón de perforación comprende establecer una proporción predeterminada del número de bits perforados con el número de bits acortados en (B + 1)/B, en la que B es un número entero.
  6. 6. El procedimiento de acuerdo con la reivindicación 5, en el que, en la etapa para determinar un patrón de acortamiento y perforación, la proporción predeterminada del número de bits perforados con el número de bits acortados es 6/5.
  7. 7. El procedimiento de acuerdo con la reivindicación 5, en el que, en la etapa para determinar un patrón de acortamiento y perforación, la proporción del número de bits perforados con el número de bits acortados es 5/4.
  8. 8. Un aparato para codificar bits de información para su transmisión a través de un canal en un sistema de comunicación que usa un código de verificación de paridad de baja densidad (LDPC), comprendiendo el aparato:
    una unidad de aplicación de patrón de acortamiento para realizar un acortamiento usando un número de bits acortados;
    un codificador LDPC para realizar una codificación basándose en un código de LDPC acortado por la unidad de aplicación de patrón de acortamiento;
    una unidad de control para determinar un número de bits a perforar de acuerdo con una proporción predeterminada del número de bits a perforar con el número de bits acortados; y
    una unidad de aplicación de patrón de perforación para realizar una perforación en una palabra de código de LDPC generada por el codificador LDPC basándose en el número determinado de bits a perforar, caracterizado porque la unidad de control establece la proporción predeterminada del número de bits a perforar con el número de bits acortados en (B + 1)/B, en la que B es un número entero.
  9. 9. El aparato de acuerdo con la reivindicación 8, en el que la unidad de control establece la proporción predeterminada del número de bits a perforar con el número de bits acortados en 6/5.
  10. 10. El aparato de acuerdo con la reivindicación 8, en el que la unidad de control establece la proporción predeterminada del número de bits a perforar con el número de bits acortados en 5/4.
  11. 11. Un aparato para decodificar bits de información recibidos a través de un canal en un sistema de comunicación que usa un código de verificación de paridad de baja densidad (LDPC), comprendiendo el aparato:
    un demodulador para recibir y demodular un canal;
    una unidad de estimación o determinación de patrón de acortamiento/perforación para determinar un patrón de acortamiento y perforación predeterminado basándose en una señal demodulada, y proporcionar una
    10
    información de posición sobre los bits a acortar y perforar a un decodificador de LDPC; y
    el decodificador de LDPC para insertar tantos ceros como un número de bits acortados y establecer tantos borrados como un número de bits perforados, de acuerdo con la información de posición sobre los bits a acortar y perforar, y decodificar el código de LDPC,
    caracterizado porque en el patrón de acortamiento y perforación se establece una proporción del número de bits perforados con el número de bits acortados en (B + 1)/B, en la que B es un número entero.
  12. 12. El aparato de acuerdo con la reivindicación 11, en el que la unidad de determinación o estimación de patrón de acortamiento/perforación determina que la proporción del número de bits perforados con el número de bits acortados se establezca en 6/5.
  13. 13. El aparato de acuerdo con la reivindicación 11, en el que la unidad de determinación o estimación de patrón de acortamiento/perforación determina que la proporción del número de bits perforados con el número de bits acortados se establezca en 5/4.
ES09154123.5T 2008-03-03 2009-03-02 Aparato y procedimiento para codificar y decodificar canales en un sistema de comunicación usando códigos de verificación de paridad de baja densidad Active ES2664496T3 (es)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
KR20080019607 2008-03-03
KR20080019607 2008-03-03
KR20080023516 2008-03-13
KR20080023516 2008-03-13
KR20080057553 2008-06-18
KR1020080057553A KR20090095432A (ko) 2008-03-03 2008-06-18 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서채널부호/복호 방법 및 장치
KR20090006722 2009-01-28
KR1020090006722A KR101552355B1 (ko) 2008-03-03 2009-01-28 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호 및 복호 장치 및 방법

Publications (1)

Publication Number Publication Date
ES2664496T3 true ES2664496T3 (es) 2018-04-19

Family

ID=41295723

Family Applications (1)

Application Number Title Priority Date Filing Date
ES09154123.5T Active ES2664496T3 (es) 2008-03-03 2009-03-02 Aparato y procedimiento para codificar y decodificar canales en un sistema de comunicación usando códigos de verificación de paridad de baja densidad

Country Status (5)

Country Link
JP (2) JP5301575B2 (es)
KR (1) KR20090095432A (es)
CN (2) CN101965687B (es)
AU (1) AU2009220393B2 (es)
ES (1) ES2664496T3 (es)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090095432A (ko) * 2008-03-03 2009-09-09 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서채널부호/복호 방법 및 장치
EP2510623B1 (en) 2009-12-07 2021-01-27 Samsung Electronics Co., Ltd. Method and apparatus for channel encoding and decoding in a communication system using a low-density parity check code
CA2818126C (en) 2010-12-03 2018-06-19 Samsung Electronics Co., Ltd. Apparatus and method for transmitting and receiving data in communication system
WO2013032156A1 (en) 2011-08-30 2013-03-07 Samsung Electronics Co., Ltd. Method and apparatus for transmitting and receiving information in a broadcasting/communication system
KR101922555B1 (ko) * 2011-08-30 2018-11-28 삼성전자주식회사 방송/통신시스템에서 정보 송수신 방법 및 장치
CN102315911B (zh) * 2011-09-29 2017-10-27 中兴通讯股份有限公司 一种低密度奇偶校验码编码方法及装置
KR102015121B1 (ko) * 2012-10-17 2019-08-28 삼성전자주식회사 불휘발성 메모리 장치를 제어하도록 구성되는 컨트롤러 및 컨트롤러의 동작 방법
CN107645358B (zh) * 2016-07-22 2020-07-28 北京大学 一种用于连续变量量子密钥分发中的码率自适应数据协调方法
US20180034588A1 (en) * 2016-08-01 2018-02-01 Mediatek Inc. Apparatus and method for data transmission using coded-combining or hybrid-coding
KR102378706B1 (ko) 2017-06-23 2022-03-28 삼성전자 주식회사 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1902828B (zh) * 2003-08-08 2012-02-29 英特尔公司 用于改变低密度奇偶校验码字长度的方法和装置
US7395495B2 (en) * 2004-01-12 2008-07-01 Intel Corporation Method and apparatus for decoding forward error correction codes
KR20050118056A (ko) * 2004-05-12 2005-12-15 삼성전자주식회사 다양한 부호율을 갖는 Ｂｌｏｃｋ ＬＤＰＣ 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치
WO2006039801A1 (en) * 2004-10-12 2006-04-20 Nortel Networks Limited System and method for low density parity check encoding of data
US7695710B2 (en) * 2005-06-20 2010-04-13 Pepgen Corporation Antitumor and antiviral combination therapies using low-toxicity, long-circulating human interferon-alpha analogs
US7584406B2 (en) * 2005-12-20 2009-09-01 Samsung Electronics Co., Ltd. LDPC concatenation rules for IEEE 802.11n system with packets length specific in octets
US7631246B2 (en) * 2006-01-09 2009-12-08 Broadcom Corporation LDPC (low density parity check) code size adjustment by shortening and puncturing
US7861134B2 (en) * 2007-02-28 2010-12-28 Cenk Kose Methods and systems for LDPC coding
KR20090095432A (ko) * 2008-03-03 2009-09-09 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서채널부호/복호 방법 및 장치

Also Published As

Publication number Publication date
KR20090095432A (ko) 2009-09-09
AU2009220393B2 (en) 2013-05-23
CN103227645B (zh) 2016-11-23
AU2009220393A1 (en) 2009-09-11
CN101965687A (zh) 2011-02-02
CN101965687B (zh) 2013-09-04
CN103227645A (zh) 2013-07-31
JP2011514775A (ja) 2011-05-06
JP5461728B2 (ja) 2014-04-02
JP5301575B2 (ja) 2013-09-25
JP2013179617A (ja) 2013-09-09

Similar Documents

Publication Publication Date Title
ES2664496T3 (es) Aparato y procedimiento para codificar y decodificar canales en un sistema de comunicación usando códigos de verificación de paridad de baja densidad
JP5583833B2 (ja) 低密度パリティ検査符号を使用する通信システムにおけるチャネル復号化方法及びその装置
ES2965396T3 (es) Patrón de perforación específico del formato de modulación para códigos LDPC en combinación con 16QAM
JP5302972B2 (ja) 低密度パリティ検査符号を使用するシステムにおけるチャネル符号化方法及び復号化方法並びにそれらの装置
KR101670511B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치
JP5120862B2 (ja) 低密度パリティ検査符号を使用する通信システムのチャネル符号化装置及びその方法
EP2099135B1 (en) Apparatus and method for channel encoding and decoding in communication system using low-density parity-check codes
JP5436688B2 (ja) 線形ブロック符号を使用する通信システムにおけるパリティ検査行列を生成する方法及び装置とそれを用いる送受信装置及び方法
KR101503653B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호화/복호화 방법 및 장치
KR101413783B1 (ko) 가변 블록 길이의 저밀도 패리티 검사 부호를 이용한 채널 부호화/복호화 방법 및 장치
KR101552355B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호 및 복호 장치 및 방법
JP2009077371A (ja) インタリーブ方法、送信機、無線機、および無線通信システム。