ES2836221T3

ES2836221T3 - Método de transmisión de datos, transmisor y receptor

Info

Publication number: ES2836221T3
Application number: ES16829745T
Authority: ES
Inventors: Qiuyou Wu; Qiwen Zhong
Original assignee: Huawei Technologies Co Ltd
Current assignee: Huawei Technologies Co Ltd
Priority date: 2015-07-30
Filing date: 2016-07-06
Publication date: 2021-06-24
Anticipated expiration: 2036-07-06
Also published as: JP6488058B2; WO2017016379A1; CN106411454A; EP3319254A1; CN106411454B; US20180159785A1; US10623327B2; EP3787208A1; US20200236058A1; EP3319254B1; JP2018523409A; EP3787208B1; CN110719143A; US11252098B2; EP3319254A4

Abstract

Un método de transmisión de datos, que comprende: obtener (S110) datos de servicio de tasa de bits constante, CBR; caracterizado por realizar (S120) codificación de subcapa de codificación física, PCS, en los datos de servicio de CBR; insertar (S130) un bloque de código de adaptación de tasa en un flujo de bits de PCS obtenido por medio de codificación de PCS, para realizar la adaptación de tasa en el flujo de bits de PCS; correlacionar (S140) el flujo de bits de PCS adaptado a N intervalos de tiempo de una trama de Ethernet flexible, FlexE, en donde N es un número entero positivo mayor o igual que 1; y enviar (S150) la trama de FlexE, en donde la sobrecarga de FlexE de la trama de FlexE comprende información usada para indicar los N intervalos de tiempo correspondientes al flujo de bits de PCS.

Description

DESCRIPCIÓN

Método de transmisión de datos, transmisor y receptor

Campo técnico

Las realizaciones de la presente invención se refieren al campo de las comunicaciones y, más específicamente, a los métodos de transmisión de datos y un transmisor.

Antecedentes

La Ethernet basada en 802.3 definida por el Instituto de Ingenieros Eléctricos y Electrónicos (IEEE) se ha usado como interfaz de servicio en diversos escenarios. La tasa de Ethernet aumenta gradualmente con el rápido desarrollo de las tecnologías de las comunicaciones, de modo que la Ethernet de 10M, la Ethernet rápida (en inglés, Fast Ethernet, FE) y la de 1 (GE) evolucionan gradualmente hacia la actual Ethernet de 100GE y la Ethernet de 400GE a ser definida por el IEEE. La rápida popularización de Ethernet impulsa la evolución de la Ethernet de una tecnología de interfaz pura a una tecnología de red similar a una red de transporte.

Actualmente, el Foro de Interconexión Óptica (OIF) está discutiendo la expansión de un escenario de aplicación de Ethernet convencional, para soportar funciones tales como una subtasa, canalización y multiplexación inversa para un servicio de Ethernet. Se hace referencia a tal tecnología de Ethernet como Ethernet Flexible (FlexE). Por ejemplo, en un escenario de aplicación de subtasa de un servicio de Ethernet, un servicio de Ethernet de 250G (flujo de bits de Control de Acceso al Medio (MAC)) se puede transmitir usando tres subcapas Dependientes del Medio Físico (PMD) de 100GE existentes. En un escenario de aplicación de multiplexación inversa de un servicio de Ethernet, se puede transmitir un servicio de Ethernet de 200G usando dos PMD de 100GE existentes. En un escenario de aplicación de canalización de un servicio de Ethernet, similar a una función de multiplexación de una Red de transporte óptico (OTN), múltiples servicios de Ethernet de baja tasa se pueden multiplexar a una Ethernet flexible de alta tasa.

Como tecnología de red de transporte convencional, la tecnología de OTN puede implementar una programación y gestión flexible de un servicio de gran capacidad en virtud de Operación, Administración y Mantenimiento (OAM) abundante, una capacidad de Monitorización de Conexión en Tándem (TCM) alta, y una capacidad de Corrección de Errores sin Canal de Retorno (FEC) fuera de banda. Una interfaz de OTN se usa ampliamente en una red existente. Además, tecnologías tales como interfaz de Jerarquía Digital Síncrona (SDH) e interfaz de Tasa de bits constante (CBR) en otra forma existen ampliamente en la red existente.

En la técnica anterior, una capa de corrector de compatibilidad de Ethernet flexible (FlexE SHIM) se define en la Ethernet flexible, de modo que una capa de servicio de múltiples servicios de Ethernet agregue tráfico de una capa de cliente. No obstante, el método anterior necesita ser basado en una trama de MAC de Ethernet, y necesita ser suprimido un bloque de código inactivo (IDLE) definido en Ethernet para realizar la adaptación de tasa. Ni una trama de MAC ni una trama inactiva se definen en un servicio de CBR, tal como un servicio de OTN o un servicio de SDH. Por lo tanto, no se puede implementar la correlación con FlexE y no se puede realizar la adaptación de tasa. El documento US 2010/098415 A1 se refiere a un método y un dispositivo para correlacionar bloques de código de Ethernet a una red de transporte óptico (OTN) para su transmisión. Según una manera de correlación preestablecida, cuatro grupos de bloques de código de Ethernet de 10 Gigabits (10G) se correlacionan uniformemente con un área de carga útil de una trama de provisión de tramas general (GFP), o cada grupo de bloques de código de Ethernet de 10G se intercala en el área de carga útil de cada fila de la trama de OTN.

Compendio

La invención se define por las reivindicaciones adjuntas. Las realizaciones de la presente invención proporcionan métodos de transmisión de datos y un transmisor, de modo que los datos de servicio de CBR se puedan correlacionar con una Ethernet flexible y se mejore la capacidad de transporte de la Ethernet flexible.

Según un primer aspecto, se proporciona un método de transmisión de datos, que incluye:

obtener datos de servicio de tasa de bits constante CBR;

realizar codificación de subcapa de codificación física PCS en los datos de servicio de CBR;

insertar un bloque de código de adaptación de tasa en un flujo de bits de PCS obtenido por medio de codificación de PCS, para realizar la adaptación de tasa en el flujo de bits de PCS;

correlacionar el flujo de bits de PCS adaptado con N intervalos de tiempo de una trama de Ethernet flexible FlexE, donde N es un número entero positivo mayor o igual que 1; y

enviar la trama de FlexE, donde la sobrecarga de FlexE de la trama de FlexE incluye información usada para indicar los N intervalos de tiempo correspondientes al flujo de bits de PCS.

Con referencia al primer aspecto, en una implementaoión del primer aspecto, la inserción de un bloque de código de adaptación de tasa en un flujo de bits de PCS obtenido por medio de codificación de PCS, para realizar la adaptación de tasa en el flujo de bits de PCS, incluye;

insertar el bloque de código de adaptación de tasa en el flujo de bits de PCS según una tasa del flujo de bits de PCS y una tasa total de los N intervalos de tiempo de la trama de FlexE que se usan para transmitir el flujo de bits de PCS, de modo que el flujo de bits de PCS en el que se inserta el bloque de código de adaptación de tasa que se pueda correlacionar con los N intervalos de tiempo de la trama de FlexE que se usan para transmitir el flujo de bits de PCS.

Con referencia o bien al primer aspecto o bien a la implementación correspondiente anterior, en otra implementación del primer aspecto, la sobrecarga de FlexE incluye además información que indica una relación de una tasa de los datos de servicio de CBR a la tasa total de los N intervalos de tiempo de la trama de FlexE que se usan para transmitir el flujo de bits de PCS.

Con referencia a uno cualquiera del primer aspecto o las implementaciones correspondientes anteriores, en otra implementación del primer aspecto, la sobrecarga de FlexE incluye además información que indica una cantidad de bloques de bits de los datos de servicio de CBR en un período de trama de FlexE específico y/o información que indica una cantidad de bits de los datos de servicio de CBR en un período de trama de FlexE específico.

Con referencia a uno cualquiera del primer aspecto o las implementaciones correspondientes anteriores, en otra implementación del primer aspecto, la obtención de datos de servicio de tasa de bits constante CBR incluye;

recibir una trama de datos de servicio de CBR, donde la trama de datos incluye sobrecarga de corrección de errores sin canal de retorno FEC;

realizar corrección de errores en la trama de datos según la sobrecarga de FEC; y

terminar la sobrecarga de FEC en la trama de datos corregida, para obtener los datos de servicio de CBR.

Con referencia a uno cualquiera del primer aspecto o las implementaciones correspondientes anteriores, en otra implementación del primer aspecto, el bloque de código de adaptación de tasa es un bloque de código inactivo (IDLE).

Con referencia a uno cualquiera del primer aspecto o las implementaciones correspondientes anteriores, en otra implementación del primer aspecto, la sobrecarga de FlexE incluye además información que indica una secuencia de un dispositivo de capa física PHY y/o información que indica un tipo de los datos de servicio de CBR.

Con referencia a uno cualquiera del primer aspecto o las implementaciones correspondientes anteriores, en otra implementación del primer aspecto, la realización de la codificación de subcapa de codificación física PCS en los datos de servicio de CBR incluye;

realizar la codificación 64B/66B, la codificación 256B/257B o la codificación 512B/513B en los datos de servicio de CBR, para obtener el flujo de bits de PCS.

Con referencia a uno cualquiera del primer aspecto o las implementaciones correspondientes anteriores, en otra implementación del primer aspecto, los datos de servicio de CBR son datos de servicio de red de transporte óptico OTN o datos de servicio de jerarquía digital síncrona SDH.

Según un segundo aspecto, se proporciona un método de transmisión de datos, que incluye;

obtener datos de servicio de tasa de bits constante CBR;

correlacionar los datos de servicio de CBR con una trama intermedia, donde una tasa de un flujo de bits de PCS obtenida realizando codificación de subcapa de codificación física PCS en la trama intermedia es igual a una tasa total de N intervalos de tiempo de una trama de Ethernet flexible FlexE;

realizar codificación de PCS en la trama intermedia;

correlacionar el flujo de bits de PCS obtenido por medio de la codificación de PCS con los N intervalos de tiempo de la trama de FlexE; y

Con referencia al segundo aspecto, en una implementación del segundo aspecto, la correlación de los datos de servicio de CBR con una trama intermedia incluye;

correlacionar los datos de servicio de CBR con la trama intermedia usando un procedimiento de correlación asíncrono AMP o un procedimiento de correlación genérico GMP, y añadir la sobrecarga del AMP o la sobrecarga del GMP a la trama intermedia.

Con referencia ^obien al segundo aspecto ^obien a la implementación correspondiente anterior, en otra implementación del segundo aspecto, la sobrecarga de FlexE incluye además información que indica una secuencia de un dispositivo de capa física PHY y/o información que indica un tipo de los datos de servicio de CBR.

Con referencia a uno cualquiera del segundo aspecto o las implementaciones correspondientes anteriores, en otra implementación del segundo aspecto, la realización de codificación de PCS en la trama intermedia incluye: realizar la codificación 64B/66B, la codificación 256B/257B o la codificación 512B/513B en la trama intermedia, para obtener el flujo de bits de PCS.

Con referencia a uno cualquiera del segundo aspecto o las implementaciones correspondientes anteriores, en otra implementación del segundo aspecto, los datos de servicio de CBR son datos de servicio de red de transporte óptico OTN o datos de servicio de jerarquía digital síncrona SDH.

Según un tercer aspecto, se proporciona un método de transmisión de datos, que incluye:

recibir una trama de Ethernet flexible FlexE, donde la trama de FlexE incluye un flujo de bits de subcapa de codificación física PCS correspondiente a datos de servicio de tasa de bits constante CBR, y la sobrecarga de FlexE de la trama de FlexE incluye información usada para indicar N intervalos de tiempo de la trama de FlexE que son correspondientes al flujo de bits de PCS;

obtener, a partir de los N intervalos de tiempo de la trama de FlexE por medio de análisis sintáctico, el flujo de bits de PCS que incluye un bloque de código de adaptación de tasa según la información usada para indicar los N intervalos de tiempo de la trama de FlexE que son correspondientes al flujo de bits de PCS;

suprimir el bloque de código de adaptación de tasa en el flujo de bits de PCS; y

realizar la decodificación de PCS en el flujo de bits de PCS del cual se suprime el bloque de código de adaptación de tasa, para obtener los datos de servicio de CBR.

Con referencia al tercer aspecto, en una implementación del tercer aspecto, una cantidad de bloques de código de adaptación de tasa incluidos en el flujo de bits de PCS se determina por un transmisor según una tasa del flujo de bits de PCS y una tasa total de los N intervalos de tiempo de la trama de FlexE que se usan para transmitir el flujo de bits de PCS.

Con referencia o bien al tercer aspecto o bien a la implementación correspondiente anterior, en otra implementación del tercer aspecto, la sobrecarga de FlexE incluye además información que indica una cantidad de bloques de bits de los datos de servicio de CBR en un período de trama de FlexE específico y/o información que indica una cantidad de bits de los datos de servicio de CBR en un período de trama de FlexE específico; y

la supresión del bloque de código de adaptación de tasa en el flujo de bits de PCS incluye:

suprimir el bloque de código de adaptación de tasa en el flujo de bits de PCS según la información acerca de una cantidad de bloques de bits y/o la información acerca de una cantidad de bits.

Con referencia a uno cualquiera del tercer aspecto o las implementaciones correspondientes anteriores, en otra implementación del tercer aspecto, el bloque de código de adaptación de tasa es un bloque de código IDLE.

Con referencia a uno cualquiera del tercer aspecto o las implementaciones correspondientes anteriores, en otra implementación del tercer aspecto, la sobrecarga de FlexE incluye además información que indica una secuencia de un dispositivo de capa física PHY y/o información que indica un tipo de los datos de servicio de CBR.

Con referencia a uno cualquiera del tercer aspecto o las implementaciones correspondientes anteriores, en otra implementación del tercer aspecto, la realización de decodificación de PCS en el flujo de bits de PCS del cual se suprime el bloque de código de adaptación de tasa, para obtener los datos de servicio de CBR incluye: realizar la decodificación 64B/66B, la decodificación 256B/257B o la decodificación 512B/513B en el flujo de bits de PCS del cual se suprime el bloque de código de adaptación de tasa, para obtener los datos de servicio de CBR. Con referencia a uno cualquiera del tercer aspecto o las implementaciones correspondientes anteriores, en otra implementación del tercer aspecto, los datos de servicio de CBR son datos de servicio de red de transporte óptico OTN o datos de servicio de jerarquía digital síncrona SDH.

Según un cuarto aspecto, se proporciona un método de transmisión de datos, que incluye:

obtener, a partir de I^osN intervalos de tiempo de la trama de FlexE por medio de análisis sintáctico, el flujo de bits de PCS que incluye un bloque de código de adaptación de tasa según la información usada para indicar los N intervalos de tiempo de la trama de FlexE que son correspondientes al flujo de bits de PCS;

realizar decodificación de PCS en el flujo de bits de PCS, para obtener una trama intermedia; y

obtener los datos de servicio de CBR correlacionados de la trama intermedia.

Con referencia al cuarto aspecto, en una implementación del cuarto aspecto, los datos de servicio de CBR se correlacionan con la trama intermedia usando un procedimiento de correlación asincrono AMP o un procedimiento de correlación genérico GMP, y la trama intermedia incluye la sobrecarga del AMP o la sobrecarga del GMP.

Según un quinto aspecto, se proporciona un transmisor, que incluye:

un módulo de obtención, configurado para obtener datos de servicio de tasa de bits constante CBR;

un módulo de codificación, configurado para realizar codificación de subcapa de codificación física PCS en los datos de servicio de CBR obtenidos por el módulo de obtención;

un módulo de adaptación de tasa, configurado para insertar un bloque de código de adaptación de tasa en un flujo de bits de PCS obtenido por el módulo de codificación, para realizar adaptación de tasa en el flujo de bits de PCS;

un módulo de correlación, configurado para correlacionar el flujo de bits de PCS adaptado por el módulo de adaptación de tasa con N intervalos de tiempo de una trama de Ethernet flexible FlexE, donde N es un número entero positivo mayor o igual que 1; y

un módulo de envío, configurado para enviar la trama de FlexE, donde la sobrecarga de FlexE de la trama de FlexE incluye información usada para indicar los N intervalos de tiempo correspondientes al flujo de bits de PCS.

Con referencia al quinto aspecto, en una implementación del quinto aspecto, el módulo de adaptación de tasa está configurado específicamente para:

insertar el bloque de código de adaptación de tasa en el flujo de bits de PCS según una tasa del flujo de bits de PCS y una tasa total de los N intervalos de tiempo de la trama de FlexE que se usan para transmitir el flujo de bits de PCS, de modo que el flujo de bits de PCS en el que se inserta el bloque de código de adaptación de tasa se pueda correlacionar con los N intervalos de tiempo de la trama de FlexE que se usan para transmitir el flujo de bits de PCS.

Con referencia o bien al quinto aspecto o bien a la implementación correspondiente anterior, en otra implementación del quinto aspecto, la sobrecarga de FlexE incluye además información que indica una relación de una tasa de los datos de servicio de CBR a la tasa total de los N intervalos de tiempo de la trama de FlexE que se usan para transmitir el flujo de bits de PCS.

Con referencia a uno cualquiera del quinto aspecto o las implementaciones correspondientes anteriores, en otra implementación del quinto aspecto, la sobrecarga de FlexE incluye además información que indica una cantidad de bloques de bits de los datos de servicio de CBR en un periodo de trama de FlexE especifico y/o información que indica una cantidad de bits de los datos de servicio de CBR en un periodo de trama de FlexE especifico.

Con referencia a uno cualquiera del quinto aspecto o las implementaciones correspondientes anteriores, en otra implementación del quinto aspecto, el módulo de obtención se configura especificamente para:

Con referencia a uno cualquiera del quinto aspecto o las implementaciones correspondientes anteriores, en otra implementación del quinto aspecto, el bloque de código de adaptación de tasa es un bloque de código IDLE.

Con referencia a uno cualquiera del quinto aspecto o las implementaciones correspondientes anteriores, en otra implementación del quinto aspecto, la sobrecarga de FlexE incluye además información que indica una secuencia de un dispositivo de capa fisica PHY y/o información que indica un tipo de los datos de servicio de CBR.

Con referencia a uno cualquiera del quinto aspecto o las implementaciones correspondientes anteriores, en otra implementación del quinto aspecto, el módulo de codificación está configurado especificamente para:

Con referencia a uno cualquiera del quinto aspecto ^olas implementaciones correspondientes anteriores, en otra implementación del quinto aspecto, los datos de servicio de CBR son datos de servicio de red de transporte óptico OTN o datos de servicio de jerarquía digital síncrona SDH.

Según un sexto aspecto, se proporciona un transmisor, que incluye;

un primer módulo de correlación, configurado para correlacionar los datos de servicio de CBR obtenidos por el módulo de obtención con una trama intermedia, donde una tasa de un flujo de bits de PCS obtenido realizando la codificación de subcapa de codificación física PCS en la trama intermedia es igual a una tasa total de N intervalos de tiempo de una trama de Ethernet flexible FlexE;

un módulo de codificación, configurado para realizar la codificación de PCS en la trama intermedia obtenida por el primer módulo de correlación;

un segundo módulo de correlación, configurado para correlacionar el flujo de bits de PCS obtenido por el módulo de codificación con los N intervalos de tiempo de la trama de FlexE; y

un módulo de envío, configurado para enviar la trama de FlexE, donde la sobrecarga de FlexE de la trama de FlexE incluye información usada para indicar los N intervalos de tiempo correspondientes al flujo de bits de PCS. Con referencia al sexto aspecto, en una implementación del sexto aspecto, el primer módulo de correlación está configurado específicamente para;

Con referencia o bien al sexto aspecto o bien a la implementación correspondiente anterior, en otra implementación del sexto aspecto, la sobrecarga de FlexE incluye además información que indica una secuencia de un dispositivo de capa física PHY y/o información que indica un tipo de los datos de servicio de CBR.

Con referencia a uno cualquiera del sexto aspecto o las implementaciones correspondientes anteriores, en otra implementación del sexto aspecto, el módulo de codificación está configurado específicamente para;

realizar la codificación 64B/66B, la codificación 256B/257B o la codificación 512B/513B en la trama intermedia, para obtener el flujo de bits de PCS.

Con referencia a uno cualquiera del sexto aspecto o las implementaciones correspondientes anteriores, en otra implementación del sexto aspecto, los datos de servicio de CBR son datos de servicio de red de transporte óptico OTN o datos de servicio de jerarquía digital síncrona SDH.

Según un séptimo aspecto, se proporciona un receptor, que incluye;

un módulo de recepción, configurado para recibir una trama de Ethernet flexible FlexE, donde la trama de FlexE incluye un flujo de bits de subcapa de codificación física PCS correspondiente a datos de servicio de tasa de bits constante CBR, y la sobrecarga de FlexE de la trama de FlexE incluye información usada para indicar N intervalos de tiempo de la trama de FlexE que son correspondientes al flujo de bits de PCS;

un módulo de análisis sintáctico, configurado para obtener, de los N intervalos de tiempo de la trama de FlexE recibida por el módulo de recepción y por medio de análisis sintáctico, el flujo de bits de PCS que incluye un bloque de código de adaptación de tasa según la información usada para indicar los N intervalos de tiempo de la trama de FlexE que son correspondientes al flujo de bits de PCS;

un módulo de supresión, configurado para suprimir el bloque de código de adaptación de tasa en el flujo de bits de PCS obtenido por medio de análisis sintáctico por el módulo de análisis sintáctico; y

un módulo de decodificación, configurado para realizar la decodificación de PCS en el flujo de bits de PCS que se obtiene por el módulo de supresión y del cual se suprime el bloque de código de adaptación de tasa, para obtener los datos de servicio de CBR.

Con referencia al séptimo aspecto, en una implementación del séptimo aspecto, una cantidad de bloques de código de adaptación de tasa incluidos en el flujo de bits de PCS se determina por un transmisor según una tasa del flujo de bits de PCS y una tasa total de los N intervalos de tiempo de la trama de FlexE que se usan para transmitir el flujo de bits de PCS.

Con referencia o bien al séptimo aspecto o bien a la implementación correspondiente anterior, en otra implementación del séptimo aspecto, la sobrecarga de FlexE incluye además información que indica una cantidad de bloques de bits de I^osdatos de servicio de CBR en un período de trama de FlexE específico y/o información que indica una cantidad de bits de I^osdatos de servicio de CBR en un período de trama de FlexE específico; y

el módulo de supresión está configurado específicamente para:

Con referencia a uno cualquiera del séptimo aspecto ^olas implementaciones correspondientes anteriores, en otra implementación del séptimo aspecto, el bloque de código de adaptación de tasa es un bloque de código IDLE.

Con referencia a uno cualquiera del séptimo aspecto ^olas implementaciones correspondientes anteriores, en otra implementación del séptimo aspecto, la sobrecarga de FlexE incluye además información que indica una secuencia de un dispositivo de capa física PHY y/o información que indica un tipo de I^osdatos de servicio de CBR.

Con referencia a uno cualquiera del séptimo aspecto ^olas implementaciones correspondientes anteriores, en otra implementación del séptimo aspecto, el módulo de decodificación está configurado específicamente para:

realizar la decodificación 64B/66B, la decodificación 256B/257B ^ola decodificación 512B/513B en el flujo de bits de PCS del cual se suprime el bloque de código de adaptación de tasa, para obtener I^osdatos de servicio de CBR.

Con referencia a uno cualquiera del séptimo aspecto ^olas implementaciones correspondientes anteriores, en otra implementación del séptimo aspecto, I^osdatos de servicio de CBR son datos de servicio de red de transporte óptico OTN ^odatos de servicio de jerarquía digital síncrona SDH.

Según un octavo aspecto, se proporciona un receptor, que incluye:

un módulo de análisis sintáctico, configurado para obtener, a partir de I^osN intervalos de tiempo de la trama de FlexE recibidos por el módulo de recepción y por medio de análisis sintáctico, el flujo de bits de PCS que incluye un bloque de código de adaptación de tasa según la información usada para indicar I^osN intervalos de tiempo de la trama de FlexE que son correspondientes al flujo de bits de PCS;

un módulo de decodificación, configurado para realizar la decodificación de PCS en el flujo de bits de PCS obtenido por medio de análisis sintáctico por el módulo de análisis sintáctico, para obtener una trama intermedia;

un módulo de procesamiento, configurado para obtener I^osdatos de servicio de CBR correlacionados de la trama intermedia obtenida por el módulo de decodificación.

Con referencia al octavo aspecto, en una implementación del octavo aspecto, I^osdatos de servicio de CBR se correlacionan con la trama intermedia usando un procedimiento de correlación asíncrono AMP ^oun procedimiento de correlación genérico GMP, y la trama intermedia incluye la sobrecarga del AMP ^ola sobrecarga del GMP.

Según un noveno aspecto, se proporciona un transmisor, que incluye un procesador, una memoria y un transceptor, donde

la memoria está configurada para almacenar una instrucción, el procesador está configurado para ejecutar la instrucción almacenada por la memoria, para controlar el transceptor para recibir y enviar una señal, y cuando el procesador ejecuta la instrucción almacenada por la memoria, el transmisor está configurado para realizar el método según uno cualquiera del primer aspecto ^olas implementaciones del primer aspecto.

Según un décimo aspecto, se proporciona un transmisor, que incluye un procesador, una memoria y un transceptor, donde

la memoria está configurada para almacenar una instrucción, el procesador está configurado para ejecutar la instrucción almacenada por la memoria, para controlar el transceptor para recibir y enviar una señal, y cuando el procesador ejecuta la instrucción almacenada por la memoria, el transmisor está configurado para realizar el método según uno cualquiera del segundo aspecto ^olas implementaciones del segundo aspecto.

Según un undécimo aspecto, se proporciona un receptor, que incluye un procesador, una memoria y un transceptor, donde

la memoria está configurada para almacenar una instrucción, el procesador está configurado para ejecutar la instrucción almacenada por la memoria, para controlar el transceptor para recibir y enviar una señal, y cuando el procesador ejecuta la instrucción almacenada por la memoria, el transmisor está configurado para realizar el método según uno cualquiera del tercer aspecto o las implementaciones del tercer aspecto.

Según un duodécimo aspecto, se proporciona un receptor, que incluye un procesador, una memoria y un transceptor, donde

la memoria está configurada para almacenar una instrucción, el procesador está configurado para ejecutar la instrucción almacenada por la memoria, para controlar el transceptor para recibir y enviar una señal, y cuando el procesador ejecuta la instrucción almacenada por la memoria, el transmisor está configurado para realizar el método según uno cualquiera del cuarto aspecto o las implementaciones del cuarto aspecto.

En base en las soluciones técnicas anteriores, según el método de transmisión de datos, el transmisor y el receptor en las realizaciones de la presente invención, la codificación de PCS se realiza en datos de servicio de CBR, se inserta un bloque de código de adaptación de tasa en un flujo de bits de PCS obtenido por medio de codificación, de modo que una tasa del flujo de bits de PCS en el que se inserta el bloque de código de adaptación de tasa se adapte a una tasa total de los intervalos de tiempo correspondientes de una trama de FlexE, la sobrecarga de FlexE que incluye información relacionada acerca de los datos de servicio de CBR se añade al flujo de bits de PCS, y luego se envía el flujo de bits de PCS. De esta forma, los datos de servicio de CBR se pueden correlacionar con una Ethernet flexible y se mejora la capacidad de transporte de la Ethernet flexible.

Breve descripción de los dibujos

Para describir más claramente las soluciones técnicas en las realizaciones de la presente invención, lo siguiente describe brevemente los dibujos que se acompañan requeridos para describir las realizaciones o la técnica anterior. Evidentemente, los dibujos que se acompañan en la siguiente descripción muestran meramente algunas realizaciones de la presente invención, y una persona con experiencia normal en la técnica todavía puede derivar otros dibujos a partir de estos dibujos que se acompañan sin esfuerzos creativos.

La FIG. 1 es un diagrama esquemático de una estructura de trama de datos de una Ethernet flexible;

La FIG. 2 es un diagrama esquemático de una estructura de trama de datos periódica de una Ethernet flexible; La FIG. 3 es un diagrama de flujo esquemático de un método de transmisión de datos según una realización de la presente invención;

La FIG. 4 es un diagrama esquemático de realización de codificación según un formato 64B/66B según una realización de la presente invención;

La FIG. 5 es un diagrama esquemático de procesamiento de datos de servicio de OTN según una realización de la presente invención;

La FIG. 6 es un diagrama esquemático de un formato de bloque de código inactivo según una realización de la presente invención;

La FIG. 7A, la FIG. 7B y la FIG. 7C son diagramas esquemáticos de otros formatos de bloque de código inactivo según una realización de la presente invención;

La FIG. 8 es un diagrama esquemático de distribución de una PHY según una realización de la presente invención; La FIG. 9 es un diagrama esquemático de sobrecarga de FlexE según una realización de la presente invención; La FIG. 10 es un diagrama de flujo esquemático de un método de transmisión de datos según otra realización de la presente invención;

La FIG. 11 es un diagrama de flujo esquemático de un método de transmisión de datos según otra realización de la presente invención;

La FIG. 12 es un diagrama de flujo esquemático de un método de transmisión de datos según otra realización de la presente invención;

La FIG. 13 es un diagrama de bloques esquemático de un transmisor según una realización de la presente invención; La FIG. 14 es un diagrama de bloques esquemático de un transmisor según otra realización de la presente invención; La FIG. 15 es un diagrama de bloques esquemático de un receptor según una realización de la presente invención; La FIG. 16 es un diagrama de bloques esquemático de un receptor según otra realización de la presente invención; La FIG. 17 es un diagrama de bloques esquemático de un transmisor según otra realización de la presente invención; La FIG. 18 es un diagrama de bloques esquemático de un transmisor según otra realización de la presente invención;

La FIG. 19 es un diagrama de bloques esquemático de un receptor según otra realización de la presente invención; y

La FIG. 20 es un diagrama de bloques esquemático de un receptor según otra realización de la presente invención.

Descripción de las realizaciones

Lo siguiente describe de manera clara y completa las soluciones técnicas en las realizaciones de la presente invención con referencia a los dibujos que se acompañan en las realizaciones de la presente invención. Evidentemente, las realizaciones descritas son algunas pero no todas las realizaciones de la presente invención. Todas las demás realizaciones obtenidas por un experto en la técnica en base a las realizaciones de la presente invención sin esfuerzos creativos caerán dentro del alcance de protección de la presente invención que se define por las reivindicaciones adjuntas.

En primer lugar, se describen brevemente conceptos relacionados en las realizaciones de la presente invención.

Ethernet flexible (FlexE): La FlexE es similar a una OTN, y tiene conceptos de una capa de cliente de FlexE y una capa de servicio de FlexE. La capa de cliente de FlexE, tal como las interfaces de Ethernet 10G, 25G, 40G y N * 50G, es principalmente para agregar señales de cliente. La capa de servicio de FlexE es una capa funcional usada principalmente para transportar una señal de cliente de FlexE. Actualmente, la capa de servicio de FlexE se implementa principalmente usando un Dispositivo de Capa Física (PHY) N 100GE, y también se puede implementar usando N p Hy de 400GE en el futuro.

Servicio de tasa de bits constante (CBR): es un servicio cuya tasa de bits es constante, y puede incluir un servicio de OTN, un servicio de SDH y similares.

Codificación de subcapa de codificación física (PCS): es una tecnología usada para codificar datos en una Ethernet o una Ethernet flexible para obtener un formato de codificación que cumpla con Ethernet o Ethernet flexible. La codificación de PCS puede incluir codificación 64B/66B, codificación 256B/257B, codificación 512B/513B y similares.

Dispositivo de capa física: es principalmente una interfaz física de Ethernet, e incluye una PCS, una subcapa de Conexión al Medio Físico (PMA) y una subcapa Dependiente del Medio Físico (PMD).

Capa de calendario maestro (Calendario maestro): es una estructura de capa de servicio de FlexE con NxM bloques de código de Ethernet consecutivos (tales como bloques 66B). N representa la cantidad de capas de subcalendario (Subcalendario) en las que necesita ser dividida la capa de calendario maestro, y M representa la cantidad de intervalos de tiempo (Intervalo de Calendario) soportados por cada capa de subcalendario. Generalmente, M = 20.

Capa de subcalendario: es cada una de las N estructuras de capas de servicio de FlexE obtenidas dividiendo una capa de calendario maestro. La capa de subcalendario tiene M bloques de código de Ethernet consecutivos, y M representa una cantidad de intervalos de tiempo.

Bloque de código O: es un bloque de código de control 66B definido en Ethernet. Un tipo de bloque se indica mediante BT = 0x4B, y D1, D2 y D3 son bytes de datos en el bloque de código O. Se incluye un campo O y se usa para indicar los usos de D1, D2 y D3 en el bloque de código. En la Ethernet actual, O = 0x0, y en la FlexE, está planeado que O = 0x5.

Por facilidad de comprensión, se describe brevemente en primer lugar la técnica anterior.

La introducción de un concepto de una Ethernet flexible proporciona una dirección de evolución factible para la virtualización de una conexión física de Ethernet. En la FlexE, una o más conexiones físicas se agrupan por medio de cascada para formar un grupo de conexiones físicas, para obtener un grupo de recursos de ancho de banda. Los recursos de ancho de banda totales del grupo de recursos de ancho de banda son una suma de recursos de ancho de banda de todas las conexiones físicas en el grupo de conexiones físicas. Desde otra perspectiva, el grupo de conexiones físicas se puede considerar como una conexión lógica de alta velocidad implementada entre un extremo de recepción y un extremo de transmisión. La conexión lógica tiene un ancho de banda total de conexiones de interfaz física agrupadas por medio de cascada. La FlexE divide además los recursos de ancho de banda del grupo de conexiones físicas en algunos intervalos de tiempo de división en el tiempo, y los intervalos de tiempo se agrupan por medio de cascada para soportar algunas conexiones virtuales, de modo que la transmisión de datos en Ethernet sea altamente flexible.

Cada conexión física en el grupo de conexiones físicas transmite datos en un período de una trama de datos. Una subtrama se usa como ejemplo. Una parte inicial de la subtrama incluye un bloque de código de sobrecarga seguido de 1024 grupos de bloques de código de información. Cada grupo de bloques de código de información normalmente incluye 20 bloques de código correspondientes a 20 recursos de ancho de banda de intervalo de tiempo de división en el tiempo respectivamente.

La FIG. 1 muestra una estructura de trama de datos de una Ethernet flexible. En la Fig.1, en un período de subtrama, un bloque de código de sobrecarga de FlexE (sobrecarga de FlexE para abreviar en esta especificación) es seguido por algunos bloques de código de información de una estructura de 64x66b, por ejemplo, 20480 bloques de código de información de la estructura de 64x66b. Algunos períodos de subtramas consecutivas (normalmente cuatro subtramas) forman una trama básica (Trama Básica). Algunas tramas básicas consecutivas (normalmente 40 tramas básicas) forman una super trama (Super Trama).

En la técnica anterior, una secuencia de un miembro en un grupo de conexiones físicas se identifica en un área de sobrecarga que incluye bloques de códigos de sobrecarga. Específicamente, en un proceso de transmisión de un flujo de datos por un extremo de transmisión a un extremo de recepción usando un grupo de conexiones físicas, el extremo de transmisión distribuye el flujo de datos a todas las conexiones físicas según una secuencia de cada conexión física en el grupo de conexiones físicas. Una conexión física en una secuencia más frontal es responsable de transmitir un subflujo en una ubicación más frontal en todo el flujo de datos. Después de que se distribuya el flujo de datos, cada conexión física transmite un subflujo distribuido a la conexión física. Cada subflujo transmitido en una interfaz física de Ethernet flexible se transmite en forma de una trama de datos. Una trama de datos transmitida por cada conexión física tiene una estructura periódica mostrada en la FIG. 2. Una trama básica normalmente incluye cuatro subtramas, un bloque de código de sobrecarga está dispuesto en una cabecera de cada subtrama, y hay un total de cuatro bloques de código de sobrecarga. Un bloque de código de información de la FlexE normalmente incluye 66 bits, y todos los 4x66 bits de los cuatro bloques de código de sobrecarga forman un área de sobrecarga mostrada en la FIG. 2. En la técnica anterior, el área de sobrecarga se usa para indicar una configuración de un grupo de conexiones físicas. La Tabla 1 muestra una parte de un área de sobrecarga (31 bits más significativos) en la técnica anterior.

Tabla 1 Parte de un área de sobrecarga en la técnica anterior

Esta PHY es un identificador de esta conexión física y Número de Grupo de FlexE es un identificador de un grupo de conexiones físicas al que pertenece esta conexión física.

En la técnica anterior, Ethernet se usa ampliamente como interfaz de servicio en una red de acceso y una red de área metropolitana y, por lo tanto, la tecnología de FlexE basada en una función de agregación de tráfico de servicio de la tecnología de Ethernet puede implementar una conexión sin discontinuidad a una interfaz de Ethernet de una red de servicio subyacente. La introducción de funciones de subtasa, canalización y multiplexación inversa de FlexE expande significativamente los escenarios de aplicación de Ethernet, mejora la flexibilidad de una aplicación de Ethernet y hace que la tecnología de Ethernet penetre gradualmente en el campo de la red de transporte.

Para multiplexación de múltiples servicios de Ethernet (tales como 10GE, 25GE, 40GE, 100GE, y similares), en Ethernet flexible, como expansión de la tecnología de Ethernet convencional, se define nuevamente un corrector de compatibilidad de FlexE para una capa de servicio de FlexE después de una PCS existente en una arquitectura de Ethernet 802.3 se defina por el IEEE, de modo que la capa de servicio agregue tráfico de una capa de cliente. La arquitectura de FlexE anterior solamente puede agregar múltiples servicios de Ethernet.

La arquitectura de FlexE anterior necesita ser basada en una trama de MAC de Ethernet, y un bloque de código inactivo definido en Ethernet necesita ser suprimido para realizar la adaptación de tasa. Solamente se pueden agregar múltiples servicios de Ethernet y no se puede transportar un servicio de otro protocolo. Por ejemplo, un servicio de CBR, tal como un servicio de OTN o un servicio de SDH, no tiene trama de MAC y no se define ninguna trama inactiva. La adaptación de tasa no se puede realizar en el servicio de CBR y, por lo tanto, el servicio de OTN o el servicio de SDH no se pueden correlacionar con la FlexE. Por lo tanto, necesita ser resuelto un problema técnico de transportar un servicio tal como el servicio de OTN y/o el servicio de SDH por Ethernet flexible.

Las realizaciones de la presente invención aspiran a resolver el problema anterior. Un método de transmisión de datos en las realizaciones de la presente invención se describe a continuación en detalle.

La FIG. 3 muestra un método de transmisión de datos 100 según una realización de la presente invención. El método 100 se ejecuta por un transmisor usado para transmisión de datos, e incluye;

S110. Obtener datos de servicio de tasa de bits constante CBR.

S120. Realizar codificación de subcapa de codificación física PCS en los datos de servicio de CBR.

S130. Insertar un bloque de código de adaptación de tasa en un flujo de bits de PCS obtenido por medio de codificación de PCS, para realizar adaptación de tasa en el flujo de bits de PCS.

S140. Correlacionar el flujo de bits de PCS adaptado con N intervalos de tiempo de una trama de Ethernet flexible FlexE, donde N es un número entero positivo mayor o igual que 1.

S150. Enviar la trama de FlexE, donde la sobrecarga de FlexE de la trama de FlexE incluye información usada para indicar los N intervalos de tiempo correspondientes al flujo de bits de PCS.

Por lo tanto, según el método de transmisión de datos en esta realización de la presente invención, la codificación de PCS se realiza en datos de servicio de CBR, se inserta un bloque de código de adaptación de tasa en un flujo de bits de PCS obtenido por medio de codificación, de modo que una tasa del flujo de bits de PCS en el que se inserta el bloque de código de adaptación de tasa se adapte a una FlexE, la sobrecarga de FlexE que incluye información relacionada acerca de los datos de servicio de CBR se añade al flujo de bits de PCS, y luego se envía el flujo de bits de PCS. De esta forma, los datos de servicio de CBR se pueden correlacionar con una Ethernet flexible y se mejora la capacidad de transporte de la Ethernet flexible.

Específicamente, los datos de servicio de CBR obtenidos en S110 son datos de servicio de una red basada en una tecnología de interfaz de CBR. Por ejemplo, los datos de servicio de CBR pueden ser datos de servicio de OTN de una red de transporte óptico, pueden ser datos del servicio de SDH de una jerarquía digital síncrona o pueden ser otros datos del servicio de una red basada en la tecnología de interfaz de CBR. Esto no se limita en esta realización de la presente invención. Los datos de servicio de CBR de la red de transporte óptico, la jerarquía digital síncrona o similar pueden incluir sobrecarga de corrección de errores sin canal de retorno (en inglés, Forward Error Correction, FEC) para aumentar una distancia de transmisión, o puede no incluir la sobrecarga de FEC, y esto no se limita en esta realización de la presente invención.

Opcionalmente, S110 en el que se obtienen los datos de servicio de tasa de bits constante CBR incluye;

recibir una trama de datos de servicio de CBR, donde la trama de datos incluye la sobrecarga de corrección de errores sin canal de retorno FEC;

realizar la corrección de errores en la trama de datos según la sobrecarga de FEC; y

Específicamente, en esta realización de la presente invención, la trama de datos de servicio de CBR se puede recibir desde una red OTN o una red SDH, o se puede recibir desde un aparato, un nodo o un dispositivo. Una trama de datos enviada por la red OTN o la red SDH puede incluir la sobrecarga de FEC. Después de que se reciba la trama de datos de servicio de CBR, se puede realizar un reconocimiento de trama para reconocer la sobrecarga de FEC en la trama de datos, se realiza una corrección de errores en la trama de datos según la sobrecarga de FEC, luego la sobrecarga de FEC en la trama de datos se termina o se suprime, y una parte restante se usa como datos de servicio de CBR a ser codificados. De esta forma, no se desperdicia ancho de banda de intervalo de tiempo de FlexE.

Además, no se puede realizar un reconocimiento de trama, y la trama de datos recibida se usa directamente como datos de servicio de CBR a ser codificados. De esta forma, si la trama de datos incluye la sobrecarga de FEC, la codificación de PCS también se realiza en la sobrecarga de FEC en un proceso de codificación de PCS posterior. La terminación de la sobrecarga de FEC puede mejorar la eficiencia de transmisión de datos de servicio en FlexE, pero daña la transparencia de datos de servicio; y retener la sobrecarga de FEC puede mantener la transparencia de datos de servicio de CBR, pero desperdicia una parte del ancho de banda de intervalo de tiempo de FlexE.

Se debería entender que en esta realización de la presente invención, después de que se reciban los datos de servicio de la OTN o la SDH, se puede realizar un procesamiento correspondiente en los datos de servicio. Por ejemplo, después de que los datos de servicio se reciban desde la OTN, primero necesita ser realizada una conversión óptica a eléctrica en los datos de servicio. Además, si la sobrecarga de FEC se ha de terminar o suprimir, necesita ser realizado un reconocimiento en una trama de datos de los datos de servicio recibidos, para reconocer con precisión la sobrecarga de FEC en los datos de servicio de CBR. El procesamiento anterior se puede implementar de algunas maneras existentes, y los detalles no se describen en la presente memoria.

En S120, la codificación de PCS se realiza en I^osdatos de servicio de CBR, para obtener el flujo de bits de PCS que cumpla con un formato de codificación de FlexE. Específicamente, un flujo de bits de los datos de servicio de CBR cuya sobrecarga de FEC se termina o un flujo de bits de los datos de servicio de CBR cuya sobrecarga de FEC se retiene se puede dividir en bloques de bits, y luego se añade una indicación de cabecera de sincronización al bloque de bits.

Por ejemplo, la codificación se puede realizar en los datos de servicio de CBR usando un formato 64B/66B ampliamente usado en FlexE actualmente, para obtener el flujo de bits de PCS que cumpla con el formato de codificación de FlexE. Específicamente, para realizar la codificación 64B/66B, el flujo de bits de los datos de servicio de CBR primero necesita ser dividido en múltiples bloques 64B consecutivos, y se añade una cabecera de sincronización de dos bits (en inglés, Sync header) a cada bloque 64B, para formar múltiples bloques 66B. Esto se muestra específicamente en la FIG. 4. Los múltiples bloques 66B forman el flujo de bits de PCS. Se debería entender que una capa de servicio de FlexE también puede usar una codificación 512B/513B más eficiente, y una manera de codificación de PCS no está limitada en esta realización de la presente invención.

S110 y S120 se describen a continuación cuando los datos de servicio de CBR son datos de servicio de OTN. En un ejemplo específico, obtener los datos del servicio de OTN incluye específicamente: obtener una unidad de transporte de canal óptico OTUK (en inglés, Optical Channel Transport Unit) con sobrecarga de FEC, u obtener una trama de OTUCn sin sobrecarga de FEC. Como se muestra en la FIG. 5, en un caso de la trama de OTUK, se puede terminar primero la sobrecarga de FEC (256 columnas de sobrecarga de FEC en la parte posterior de la trama) en una estructura de trama 4080x4 de la trama de OTUK, para obtener una trama de unidad de datos de canal óptico ODUK (en inglés Optical Channel Data Unit), y luego se realiza la codificación en la trama de ODUK según el formato 64B/66B. Ciertamente, cuando la trama de OTUK necesita ser transmitida de manera transparente, la codificación 64B/66B se puede realizar directamente sin terminar las 256 columnas de sobrecarga FEC en la parte posterior. En el caso de la trama de OTUCn, la codificación se puede realizar directamente según el formato 64B/66B.

En esta realización de la presente invención, necesitan ser determinados los N intervalos de tiempo de la trama de FlexE que se usan para transmitir el flujo de bits de PCS, donde N es un número entero positivo mayor o igual que 1. Determinar los N intervalos de tiempo puede incluir: determinar una cantidad N de intervalos de tiempo de la trama de FlexE que se usan para transmitir el flujo de bits de PCS, y determinar las ubicaciones de los N intervalos de tiempo. Los N intervalos de tiempo de la trama de FlexE que se usan para transmitir el flujo de bits de PCS son intervalos de tiempo que son de la trama de FlexE y con los que se ha de correlacionar el flujo de bits de PCS, o intervalos de tiempo de la trama de FlexE que se distribuyen para el flujo de bits de PCS. Los N intervalos de tiempo de la trama de FlexE que se usan para transmitir el flujo de bits de PCS se pueden determinar por el transmisor según un parámetro de configuración en el transmisor, o se pueden determinar según una tasa del flujo de bits de PCS. Una tasa total de los N intervalos de tiempo debería ser mayor que una tasa de los datos de servicio de CBR. Por ejemplo, si la tasa de los datos de servicio de CBR es de 10,4 Gbit/s, y la tasa de cada intervalo de tiempo de la FlexE es de 5 Gbit/s, se pueden seleccionar tres o más intervalos de tiempo para transportar los datos de servicio de CBR.

En S130, el bloque de código de adaptación de tasa se inserta en el flujo de bits de PCS, para realizar la adaptación de tasa. Una cantidad específica de bloques de código de adaptación de tasa insertados se puede determinar por la tasa del flujo de bits de PCS y la tasa total de los N intervalos de tiempo de la trama de FlexE que se usan para transmitir el flujo de bits de PCS (por ejemplo, determinado por un valor de diferencia o una proporción de relación entre la tasa del flujo de bits de PCS y la tasa total de los N intervalos de tiempo de la trama de FlexE que se usan para transmitir el flujo de bits de PCS), o se puede determinar usando otro parámetro. Esto no se limita en esta realización de la presente invención. Es decir, primero se obtiene un parámetro de configuración del intervalo de tiempo de la trama de FlexE, y luego se determinan además los intervalos de tiempo (por ejemplo, N intervalos de tiempo) de la trama de FlexE que están ocupados por el flujo de bits de PCS según el parámetro de configuración. Es necesario asegurar que la tasa total de los intervalos de tiempo de la trama de FlexE que se distribuyen para el flujo de bits de PCS sea mayor o igual que la tasa del flujo de bits de PCS. Una diferencia entre la tasa total de los intervalos de tiempo de la trama de FlexE y la tasa de los datos de servicio de CBR se compensa por el bloque de código de adaptación de tasa, y el flujo de bits de PCS adaptado se correlaciona finalmente con un intervalo de tiempo correspondiente de la trama de FlexE.

De manera correspondiente, S130 en el que el bloque de código de adaptación de tasa se inserta en el flujo de bits de PCS obtenido por medio de codificación de PCS, para realizar la adaptación de tasa en el flujo de bits de PCS incluye:

insertar el bloque de código de adaptación de tasa en el flujo de bits de PCS según la tasa del flujo de bits de PCS y la tasa total de los N intervalos de tiempo de la trama de FlexE que se usan para transmitir el flujo de bits de PCS, de modo que el flujo de bits de PCS en el que se inserta el bloque de código de adaptación de tasa se pueda correlacionar con los N intervalos de tiempo de la trama de FlexE que se usan para transmitir el flujo de bits de PCS.

Una idea de esta realización de la presente invención es realizar codificación de PCS en datos de servicio de CBR que no son Ethernet y luego transmitir los datos en la FlexE. Por lo tanto, no se limita una ubicación de un bloque de código de adaptación de tasa insertado para realizar la adaptación de tasa. Es decir, independientemente de la ubicación del bloque de código de adaptación de tasa en el flujo de bits de PCS, el bloque de código de adaptación de tasa se puede reconocer correctamente usando una cabecera de sincronización en la codificación de PCS y, por lo tanto, no se ve afectada la transmisión y la recepción de los datos de servicio de CBR.

Se debería entender que, preferiblemente, el bloque de código de adaptación de tasa es un bloque de código inactivo (en inglés, IDLE). El bloque de código de adaptación de tasa también puede ser un bloque de código de control distinto del bloque de código inactivo.

Cuando la codificación se realiza usando el formato 64B/66B, la codificación puede cumplir con una definición del estándar IEEE 802.3. Cabecera de Sincronización = 01 indica que este bloque de código 66B es un bloque de datos obtenido realizando la codificación en datos de servicio de CBR, y Cabecera de Sincronización = 10 indica que este bloque de código 66B es un bloque de código de control (tal como un bloque de código de adaptación de tasa). Para reconocer que el bloque de código de control es un bloque de código de sobrecarga de FlexE, un bloque de código inactivo u otro bloque de código, necesita ser realizado además un reconocimiento en un campo de tipo de bloque (BT) u otro campo en el bloque de código 66B. Opcionalmente, (BT = 0x1e) en el bloque de código de control 66B se puede usar como bloque de código inactivo, es decir, el bloque de código inactivo insertado para realizar la adaptación de tasa. Es decir, un bloque 64B después de que Cabecera de Sincronización = 10 está inactivo.

La FIG. 6 muestra un posible formato de bloque de código inactivo en el que Cabecera de Sincronización = 10 ocupa dos bits, BT = 0x1e ocupa ocho bits y cada uno de los demás bytes de control 0x00 ocupa siete bits. Se debería entender que un valor llenado en un bloque de código inactivo es 0x07 en una Interfaz Independiente de Medios (MII), y 0x07 se traduce a 0x00 en una PCS.

Opcionalmente, cuando la codificación se realiza usando el formato 64B/66B, también hay otro esquema de codificación inactivo. Por ejemplo, cuando sincronización = 10, se puede usar otro valor como valor de BT, por ejemplo, BT = 0x87 (como se muestra en la FIG. 7A), BT = 0x99 (como se muestra en la FIG. 7B), o BT = 0xAA (como se muestra en la FIG. 7C). Además, un carácter de control inactivo con una granularidad más fina, tal como un byte D (tal como D0 y D1) mostrado en la FIG. 7B o la FIG. 7C, se puede usar para transmisión de datos. Un byte en un área de sombra es una parte inválida y no reconocida, y un byte de control restante se llena con 0x00 para identificar un carácter inactivo. Además, opcionalmente, la inserción (o supresión relacionada en el lado del receptor) de un bloque de código inactivo puede ajustarse a una limitación en un bloque de código inactivo de Ethernet en el estándar IEEE 802.3. Se debería entender que puede haber diversos esquemas de codificación inactivos y maneras de inserción y supresión. El transmisor y el receptor pueden llegar a un acuerdo, de modo que el receptor pueda realizar correctamente la decodificación después de que el transmisor realice la codificación.

Se debería entender que cuando la capa de servicio de FlexE usa una codificación 256B/257B o una codificación 512B/513B más eficientes, en consecuencia, un bloque de código inactivo también se codifica usando un formato 256B/257B o un formato 512B/513B. Una implementación específica en la que la capa de servicio de FlexE realiza una codificación usando otro formato es similar a la de la codificación 64B/66B descrita anteriormente, y los detalles no se describen de nuevo en la presente memoria.

Todos los intervalos de tiempo de la FlexE se distribuyen finalmente a múltiples PHY, y algunos intervalos de tiempo de la FlexE transportan el flujo de bits de PCS en el que se realiza la adaptación de tasa. Se debería entender que después de que se correlacione y distribuya el flujo de bits de PCS con una PHY, la información relacionada acerca de los datos de servicio de CBR se debería registrar, por ejemplo, una PHY con la que se correlacionan los datos de servicio de CBR, y un intervalo de tiempo con el que se correlaciona el flujo de bits de PCS, de modo que el receptor sea notificado, y los datos de servicio de CBR originales se puedan recuperar por el receptor.

Entonces, en S150, la trama de FlexE se envía al receptor usando al menos un dispositivo de capa física PHY. La sobrecarga de FlexE transmitida usando la al menos una PHY incluye información usada para indicar los N intervalos de tiempo correspondientes al flujo de bits de PCS de los datos de servicio de CBR. Se notifica la información al receptor, de modo que el receptor pueda reconocer una PHY en la que se sitúan los datos de servicio de CBR y un intervalo de tiempo de la trama de FlexE, y se puedan recuperar los datos de servicio de CBR originales.

Se debería entender que la al menos una PHY son todas las PHY en un grupo de conexiones físicas, y el transmisor envía el flujo de bits de PCS usando el grupo de conexiones físicas. La información acerca de los N intervalos de tiempo correspondientes a los datos de servicio de CBR se puede transportar en la sobrecarga de FlexE de una PHY que transmite los datos de servicio de CBR, se puede transportar en la sobrecarga de FlexE de todas las PHY en el grupo de conexiones físicas, o se puede transportar en la sobrecarga de FlexE de una PHY específica. Esto no se limita en esta realización de la presente invención.

Además, la sobrecarga de FlexE puede incluir además información que indique una secuencia de una PHY y/o información que indique un tipo de los datos de servicio de CBR. Por lo tanto, el receptor puede recuperar los datos de servicio de CBR originales en secuencia según la secuencia de la PHY; o el receptor puede distinguir los datos de servicio de CBR de múltiples datos según la información acerca del tipo de datos de servicio de CBR.

Opcionalmente, en esta realización de la presente invención, múltiples intervalos de tiempo de la FlexE forman una capa de calendario maestro de la FlexE, y después de que el flujo de bits de PCS adaptado se correlacione con los N intervalos de tiempo de la FlexE, el método incluye además;

dividir la capa de calendario maestro de la FlexE en múltiples capas de subcalendario por medio de sondeo, donde cada capa de subcalendario forma una PHY.

Específicamente, la capa de servicio de FlexE puede usar una tecnología de entramado de Multiplexación por División en el Tiempo (TDM) que se basa en la codificación de PCS. Por ejemplo, la capa de servicio de FlexE puede incluir una capa de calendario maestro (en inglés, Master calendar) cuya longitud es Nx20 bloques 66B consecutivos. La capa de calendario maestro tiene Nx20 intervalos de tiempo (Intervalo de calendario) en una unidad de un bloque 66B. Cada 20 intervalos de tiempo, es decir, 20 bloques 66B, son correspondientes a una capa de subcalendario.

En esta realización de la presente invención, el flujo de bits de PCS en el que se realiza la adaptación de tasa se correlaciona con algunos intervalos de tiempo específicos de la capa de servicio de FlexE. Por ejemplo, como se muestra en la FIG. 8, el flujo de bits de PCS se puede correlacionar con los tres primeros intervalos de tiempo (es decir, los tres primeros bloques 66B) de la primera capa de subcalendario mostrada por un área de sombra. Otro intervalo de tiempo de la capa de calendario maestro puede transportar otros datos. Luego, la capa de calendario maestro con los Nx20 bloques 66B consecutivos se distribuye a N capas de subcalendario (en inglés, Subcalendar) por medio de sondeo, y cada capa de subcalendario forma una PHY. Después de que se distribuya un grupo de Nx20 bloques 66B, continúa siendo enviado otro grupo de Nx20 bloques 66B. De esta forma, cada PHY forma una estructura con múltiples 20 bloques 66B consecutivos. Si la capa de servicio de FlexE se implementa cuando cada PHY es 100 GE, el ancho de banda de cada intervalo de tiempo es de alrededor de 5 Gbit/s.

Se debería entender que el flujo de bits de PCS en el que se realiza la adaptación de tasa se puede correlacionar con intervalos de tiempo de solamente una capa de subcalendario y, finalmente, enviar usando una PHY; o el flujo de bits de PCS en el que se realiza la adaptación de tasa se puede correlacionar con intervalos de tiempo de múltiples capas de subcalendario y, finalmente, enviar usando múltiples PHY. Esto no se limita en esta realización de la presente invención.

Se debería entender además que la FlexE añade sobrecarga de FlexE a cada PHY, para identificar una estructura de trama de FlexE, para identificar una secuencia de cada PHY, para identificar una correspondencia entre los datos de servicio de CBR y un intervalo de tiempo, para identificar un tipo de los datos de servicio de CBR y similares. Específicamente, para cada PHY de la FlexE, la sobrecarga de FlexE de cada PHY se inserta a una frecuencia específica o usando una cantidad específica (tal como 1024) de bloques de código 20x66B como periodo. La sobrecarga de FlexE puede ser un tipo de bloque de código de control 66B. Por ejemplo, se puede usar un bloque de código O para identificar y transmitir la sobrecarga. Como se muestra en la FIG. 9, se usa un bloque de código O que es un bloque de código de control 66B y cuyo BT = 4B y O = 0x5. D1, D2 y D3 del bloque de código O se pueden usar para definir diversas funciones de la sobrecarga. También se puede usar una variación del bloque de código O. Por ejemplo, un campo 0x000_0000 reservado también se puede usar como parte de la sobrecarga de FlexE. Opcionalmente, la sobrecarga de FlexE puede ser otro tipo de bloque de código de control 66B, tal como un bloque de código S cuyo BT = 0x78. Opcionalmente, la sobrecarga de FlexE se puede transportar usando una combinación de un bloque de código O en bloques de código de control 66B y un bloque de código de datos cuya sincronización = 01, o la sobrecarga de FlexE se puede transportar usando una combinación de un bloque de código S en bloques de código de control 66B y un bloque de código de datos cuya sincronización = 01. Un esquema de sobrecarga específico no se limita en la presente invención.

Se puede usar un campo de puerto de cliente (en inglés, Client Port) para identificar la correspondencia entre los datos de servicio de CBR y un intervalo de tiempo, y se puede usar un campo de tipo de cliente (en inglés, Client Type) para identificar el tipo de los datos de servicio de CBR. Todos los campos de un bloque de código O se distribuyen cíclicamente según el período anterior. Por ejemplo, la Tabla 2 muestra 24 bits correspondientes a D1, D2 y D3 del bloque de código O. Campos tales como Tipo de Cliente, #PHY y Esta PHY se transmiten en el bloque de código O en el primer período, el Puerto de Cliente y la información acerca de una parte de los canales de gestión se transmiten en el bloque de código O en el segundo período, la información acerca de una parte restante de los canales de gestión (en inglés, Management Channel) se transmite en el bloque de código O en el tercer período, e información tal como Reservado y CRC-8 se transmite en el bloque de código O en el cuarto período. Información acerca de toda la sobrecarga de FlexE se puede obtener combinando bloques de código O en los cuatro períodos.

Tabla 224 bits correspondientes a D1, D2 y D3 de un bloque de código O

Opcionalmente, en esta realización de la presente invención, la sobrecarga de FlexE incluye además información que indica una relación (o una diferencia) entre la tasa de los datos de servicio de CBR y la tasa total de los N intervalos de tiempo de la trama de FlexE que se usan para transmitir el flujo de bits de PCS. La tasa en la presente memoria es una tasa de bits (en inglés, bit rate).

Específicamente, en esta realización de la presente invención, la transmisión de algunos datos de servicio de CBR requiere transparencia de reloj. No obstante, una manera en la que la adaptación de tasa se realiza insertando solamente un bloque de código inactivo no puede proporcionar transparencia de reloj. Por lo tanto, cuando se usa la manera en esta realización de la presente invención para insertar el bloque de código inactivo en el flujo de bits de PCS y correlacionar el flujo de bits de PCS con la FlexE, el transmisor puede realizar una comparación entre la tasa de datos de servicio de c Br y la tasa total de los N intervalos de tiempo de la trama de FlexE, para obtener información acerca de una relación entre las tasas de bits de las dos, y añadir la información que indica la relación entre las tasas de bits y la sobrecarga de FlexE.

Opcionalmente, para obtener la información acerca de la relación entre las tasas de bits de las dos, se puede calcular una cantidad de bloques de bits (tal como una cantidad en una unidad de un bloque de 8 bits, o una cantidad en una unidad de un bloque de bits de otro tamaño tal como 16 bits o 32 bits) de datos de servicio de CBR que se pueden transmitir en un período de trama de FlexE específico; y luego se inserta información acerca de la cantidad de bloques de bits en la sobrecarga de FlexE en tiempo real. La información acerca de la cantidad de bloques de bits puede representar en tiempo real la relación de la tasa de los datos de servicio de CBR a la tasa total de los N intervalos de tiempo de la trama de FlexE que se usan para transmitir el flujo de bits de PCS.

Opcionalmente, con más precisión, la información acerca de una cantidad de bits de datos de servicio de CBR en un período de trama de FlexE específico se puede añadir en tiempo real a la información que es acerca de la cantidad de bloques de bits y que se ha descrito anteriormente, y la información acerca de la cantidad de bloques de bits en el período y la información acerca de la cantidad de bits se insertan por separado en algunos campos de la sobrecarga de FlexE, para representar información de reloj en tiempo real. Se debería entender que en esta realización de la presente invención, la información de relación puede incluir solamente la información acerca de la cantidad de bits de los datos de servicio de CBR en el período de trama de FlexE específico.

Por consiguiente, la sobrecarga de FlexE incluye además la información que indica la cantidad de bloques de bits de los datos de servicio de CBR en el período de trama de FlexE específico y/o la información que indica la cantidad de bits de los datos de servicio de CBR en el período de trama de FlexE específico.

El receptor obtiene, a partir de la sobrecarga de FlexE por medio de análisis sintáctico, la información acerca de la cantidad de bloques de bits de los datos de servicio de CBR transmitidos en el período de trama de FlexE específico. Cuando necesita ser proporcionada una precisión de reloj más alta, la información acerca de la cantidad de bits de los datos de servicio de CBR transmitidos en el período de trama de FlexE específico se obtiene de la sobrecarga de FlexE por medio análisis sintáctico. De esta forma, se obtiene información de reloj en base a un bloque de bits o en base a un bit. Un reloj original de los datos de servicio de CBR se recupera según la información obtenida, y los datos de servicio de CBR se recuperan todavía según el método de esta realización de la presente invención.

Opcionalmente, en esta realización de la presente invención, S150 en el que el flujo de bits de PCS se envía al receptor usando al menos un dispositivo de capa física PHY incluye:

dividir cada PHY en la al menos una PHY, y añadir por separado la sobrecarga del Marcador de Alineación (AM) a múltiples ramas PHY obtenidas dividiendo; y

enviar el flujo de bits de PCS al receptor usando las múltiples ramas PHY.

Específicamente, cada PHY que incluye la sobrecarga de FlexE se puede dividir además, se añade la sobrecarga de AM, se alinean las múltiples ramas PHY obtenidas dividiendo, y luego el flujo de bits de PCS se envía en las múltiples ramas PHY concurrentemente, mejorando por ello aún más la eficiencia de transmisión de datos.

Se debería entender que los números de secuencia de los procesos anteriores no significan secuencias de ejecución. Las secuencias de ejecución de los procesos se deberían determinar según las funciones y la lógica interna de los procesos, y no establecerán ninguna limitación en los procesos de implementación de las realizaciones de la presente invención.

La FIG. 10 muestra un método de transmisión de datos 200 según otra realización de la presente invención. Como se muestra en la FIG. 10, el método 200 incluye:

S210. Obtener datos de servicio de tasa de bits constante CBR.

S220. Correlacionar los datos de servicio de CBR con una trama intermedia, donde una tasa de un flujo de bits de PCS obtenido realizando la codificación de subcapa de codificación física PCS en la trama intermedia es igual a una tasa total de N intervalos de tiempo de una trama de Ethernet flexible FlexE.

S230. Realizar la codificación de PCS en la trama intermedia.

S240. Correlacionar el flujo de bits de PCS obtenido por medio de codificación de PCS con los N intervalos de tiempo de la trama de FlexE.

S250. Enviar la trama de FlexE, donde la sobrecarga de FlexE de la trama de FlexE incluye información usada para indicar los N intervalos de tiempo correspondientes al flujo de bits de PCS.

Por lo tanto, según el método de transmisión de datos en esta realización de la presente invención, los datos de servicio de CBR se correlacionan con una trama intermedia, la trama intermedia se usa para ajustar una tasa, de modo que una tasa de un flujo de bits de PCS obtenida realizando codificación de PCS en la trama intermedia se adapte a una tasa total de intervalos de tiempo correspondientes de una trama de FlexE, luego el flujo de bits de PCS obtenido por medio de codificación se distribuye a una PHY, la sobrecarga de FlexE se añade al flujo de bits de PCS, y luego se envía el flujo de bits de PCS. De esta forma, los datos de servicio de CBR se pueden correlacionar con una Ethernet flexible y se mejora la capacidad de transporte de la Ethernet flexible.

Específicamente, en la realización que describe el método 100, se usa un esquema en el que se inserta un bloque de código de adaptación de tasa (tal como un bloque de código inactivo) para realizar la adaptación de tasa. El método 200 describe principalmente un esquema en el que la adaptación de tasa se realiza sin usar un bloque de código de adaptación de tasa. Se obtienen primero los datos de servicio de CBR, y los N intervalos de tiempo de la trama de FlexE que se usan para transmitir los datos de servicio de CBR se determinan según un parámetro de configuración. Luego, se correlaciona un servicio de CBR con la trama intermedia, y la trama intermedia incluye un área de sobrecarga y un área de carga útil, y puede adaptar los datos de servicio a una capa de servicio, de modo que después de la codificación de PCS, una tasa de la trama intermedia se adapta a la tasa total de los N intervalos de tiempo de la trama de FlexE que están ocupados por la trama intermedia. La trama intermedia puede tener una estructura de trama de TDM, o puede tener otra estructura de trama, y esto no se limita en esta realización de la presente invención.

Opcionalmente, en esta realización de la presente invención, S230 en el que los datos de servicio de CBR se correlacionan con la trama intermedia incluye:

correlacionar los datos de servicio de CBR con la trama intermedia usando un procedimiento de correlación asíncrono AMP o un procedimiento de correlación genérico GMP, y añadir la sobrecarga del AMP o la sobrecarga de GMP a la trama intermedia.

Específicamente, los datos de servicio de CBR se pueden correlacionar con la trama intermedia usando un Procedimiento de Correlación Asíncrono (AMP), o usando un Procedimiento de Correlación Genérico (GMP). De manera correspondiente, la sobrecarga del AMP se añade a la trama intermedia si la correlación se realiza usando el AMP, o la sobrecarga del GMP se añade si la correlación se realiza usando el GMP. Preferiblemente, los datos de servicio de CBR se pueden correlacionar con una trama intermedia con una estructura de trama de multiplexación por división en el tiempo TDM.

Se debería entender que la correlación de los datos de servicio de CBR con la trama intermedia se puede realizar según una tasa de los datos de servicio de CBR y la tasa total de los N intervalos de tiempo de la trama de FlexE que se usan para transmitir los datos de servicio de CBR, de modo que el flujo de bits de PCS obtenido realizando la codificación de PCS en la trama intermedia se pueda correlacionar con los N intervalos de tiempo de la trama de FlexE.

Después de que se obtenga la trama intermedia, la codificación de PCS se realiza en la trama intermedia para obtener el flujo de bits de PCS. Por ejemplo, los datos de la trama intermedia se dividen en bloques 64B, y se añade una Cabecera de Sincronización de 2 bits para formar un flujo de bits de 66B. Cabecera de Sincronización = 01 indica que los bloques 64B son bloques de datos. Luego, los bloques 66B se insertan en un intervalo de tiempo configurado en la FlexE. Este paso y un paso posterior son similares a los pasos posteriores en el método 100, y los detalles no se describen de nuevo en la presente memoria. Se debería entender que la sobrecarga de FlexE que incluye al menos una señal PHY de los datos de servicio de CBR puede incluir además información que indica una secuencia de una PHY e información que identifica un tipo de los datos de servicio de CBR.

Opcionalmente, en esta realización de la presente invención, la sobrecarga de FlexE incluye además información que indica una secuencia de una PHY y/o información que indica un tipo de los datos de servicio de CBR.

Opcionalmente, en esta realización de la presente invención, la realización de la codificación de PCS en la trama intermedia incluye:

Opcionalmente, en esta realización de la presente invención, los datos de servicio de CBR son datos de servicio de red de transporte óptico OTN o datos de servicio de jerarquía digital síncrona SDH.

Además, si los datos de servicio de CBR tienen una estructura de trama específica y tienen una indicación de cabecera de trama específica, se puede reconocer primero una cabecera de trama de los datos de servicio de CBR, y se inserta un byte de relleno con un patrón específico en una cola de una trama de los datos de servicio de CBR, de modo que la adaptación de tasa se realice en los datos de servicio de CBR, y después de que se realice la codificación de PCS, una tasa de los datos de servicio de CBR a los que se añade el byte de relleno con el patrón específico se adapta a una tasa total de intervalos de tiempo de la trama de FlexE que están ocupados por los datos de servicio de CBR. El patrón específico relleno debería ser diferente de la cabecera de trama de los datos de servicio de CBR, de modo que el receptor pueda reconocer el patrón, recuperando por ello los datos de servicio de CBR originales.

Por lo tanto, según el método de transmisión de datos en esta realización de la presente invención, los datos de servicio de CBR se correlacionan con una trama intermedia, la trama intermedia se usa para ajustar una tasa, de modo que una tasa de un flujo de bits de PCS obtenida realizando codificación de PCS en la trama intermedia se adapta a una tasa total de intervalos de tiempo correspondientes de una trama de FlexE, luego el flujo de bits de PCS obtenido por medio de codificación se distribuye a una PHY, la sobrecarga de FlexE se añade al flujo de bits de PCS, y luego se envía el flujo de bits de PCS. De esta forma, los datos de servicio de CBR se pueden correlacionar con una Ethernet flexible y se mejora la capacidad de transporte de la Ethernet flexible.

Con referencia a la FIG. 3 a la FIG. 10, los métodos de transmisión de datos en las realizaciones de la presente invención se describen en detalle desde la perspectiva del transmisor, y un método de transmisión de datos en una realización de la presente invención se describe a continuación desde la perspectiva del receptor.

La FIG. 11 muestra un diagrama de flujo esquemático de un método de transmisión de datos 300 según otra realización más de la presente invención. El método 300 se ejecuta por un receptor, y es correspondiente al método 100 que se ha descrito anteriormente y que se ejecuta por un transmisor. El método 300 incluye:

S310. Recibir una trama de Ethernet flexible FlexE, donde la trama de FlexE incluye un flujo de bits de subcapa de codificación física PCS correspondiente a datos de servicio de tasa de bits constante CBR, y la sobrecarga de FlexE de la trama de FlexE incluye información usada para indicar N intervalos de tiempo de la trama de FlexE que son correspondientes al flujo de bits de PCS.

S320. Obtener, a partir de los N intervalos de tiempo de la trama de FlexE por medio de análisis sintáctico, el flujo de bits de PCS que incluye un bloque de código de adaptación de tasa según la información usada para indicar los N intervalos de tiempo de la trama de FlexE que son correspondientes al flujo de bits de PCS.

S330. Suprimir el bloque de código de adaptación de tasa en el flujo de bits de PCS.

S340. Realizar la decodificación de PCS en el flujo de bits de PCS del cual se suprime el bloque de código de adaptación de tasa para obtener los datos de servicio de CBR.

Por lo tanto, según el método de transmisión de datos en esta realización de la presente invención, se recibe una trama de FlexE, los intervalos de tiempo de la trama de FlexE que son correspondientes a los datos de servicio de CBR se determinan según la información que se incluye en la sobrecarga de FlexE y que indica una correspondencia entre un flujo de bits de PCS y un intervalo de tiempo, un flujo de bits de PCS que incluye un bloque de código de adaptación de tasa se obtiene a partir de los intervalos de tiempo por medio de análisis sintáctico, se suprime el bloque de código de adaptación de tasa en el flujo de bits de PCS, y la decodificación de PCS se realiza en el flujo de bits del que se suprime el bloque de código de adaptación de tasa, para obtener los datos de servicio de CBR. De esta forma, los datos de servicio de CBR se pueden correlacionar con una Ethernet flexible y se mejora la capacidad de transporte de la Ethernet flexible.

Específicamente, el receptor recibe la trama de FlexE de un transmisor usando al menos una PHY, reconoce la codificación de PCS de FlexE (por ejemplo, codificación 64B/66B), y puede obtener cada señal PHY de la FlexE después de analizar sintácticamente la sobrecarga de AM y realizar alineación. Luego, se analiza sintácticamente la sobrecarga de FlexE de cada señal PHY, y la sobrecarga de FlexE puede incluir información tal como una secuencia de una PHY, una correspondencia entre un intervalo de tiempo y un flujo de bits de PCS correspondiente a los datos de servicio de CBR, y un tipo de los datos de servicio de CBR. Según la sobrecarga de FlexE anterior, el receptor puede recuperar una secuencia de clasificación de cada PHY, obtener, a partir de los intervalos de tiempo correspondientes de la FlexE por medio de análisis sintáctico, el flujo de bits de PCS que incluye el bloque de código de adaptación de tasa, y recuperar los datos de servicio de CBR originales después de suprimir el bloque de código de adaptación de tasa y realizar la decodificación.

Opcionalmente, en esta realización de la presente invención, una cantidad de bloques de código de adaptación de tasa incluidos en el flujo de bits de PCS se determina por el transmisor según una tasa del flujo de bits de PCS y una tasa total de los N intervalos de tiempo de la trama de FlexE que se usan para transmitir el flujo de bits de PCS.

Opcionalmente, en esta realización de la presente invención, la sobrecarga de FlexE incluye además información que indica una cantidad de bloques de bits de los datos de servicio de CBR en un período de trama de FlexE específico y/o información que indica una cantidad de bits de los datos de servicio de CBR en un período de trama de FlexE específico.

Opcionalmente, en esta realización de la presente invención, el bloque de código de adaptación de tasa es un bloque de código INACTIVO.

Opcionalmente, en esta realización de la presente invención, S340 en el que la decodificación de PCS se realiza en el flujo de bits de PCS del cual se suprime el bloque de código de adaptación de tasa, para obtener los datos de servicio de CBR, incluye:

realizar la decodificación 64B/66B, la decodificación 256B/257B o la decodificación 512B/513B en el flujo de bits de PCS del que se suprime el bloque de código de adaptación de tasa, para obtener los datos de servicio de CBR.

Opcionalmente, en esta realización de la presente invención, S310 en el que se recibe la trama de Ethernet flexible FlexE incluye:

recibir ramas PHY desde un transmisor, donde cada una de las ramas PHY incluye una sobrecarga de marcador de alineación AM; y

combinar múltiples ramas PHY en al menos una PHY según la sobrecarga de AM, donde la al menos una señal PHY incluye el flujo de bits de PCS.

Por lo tanto, según el método de transmisión de datos en esta realización de la presente invención, se recibe una trama de FlexE, los intervalos de tiempo de la trama de FlexE que son correspondientes a los datos de servicio de CBR se determinan según la información que se incluye en la sobrecarga de FlexE y que indica una correspondencia entre un flujo de bits de PCS y un intervalo de tiempo, un flujo de bits de PCS que incluye un bloque de código de adaptación de tasa se obtiene de los intervalos de tiempo por medio de análisis sintáctico, se suprime el bloque de código de adaptación de tasa en el flujo de bits de PCS, y la decodificación de PCS se realiza en el flujo de bits del que se suprime el bloque de código de adaptación de tasa, para obtener los datos de servicio de CBR. De esta forma, los datos de servicio de CBR se pueden correlacionar con una Ethernet flexible, y se mejora la capacidad de transporte de la Ethernet flexible.

Se debería entender que los números de secuencia de los procesos anteriores no significan secuencias de ejecución. Las secuencias de ejecución de los procesos se deberían determinar según las funciones y la lógica interna de los procesos, y no establecerán ninguna limitación en I^osprocesos de implementaoión de las realizaciones de la presente invención.

Se debería entender además que el receptor en esta realización de la presente invención puede ser correspondiente al receptor en el método 100. Las operaciones y/o funciones ejecutadas en el método 300 se pueden considerar como operaciones inversas de los procedimientos correspondientes en el método 100. Por brevedad, los detalles no se describen en la presente memoria.

La FIG. 12 muestra un diagrama de flujo esquemático de un método de transmisión de datos 400 según otra realización más de la presente invención. El método 400 se ejecuta por un receptor, y es correspondiente al método 200 que se ha descrito anteriormente y que se ejecuta por un transmisor. El método 400 incluye:

S410. Recibir una trama de Ethernet flexible FlexE, donde la trama de FlexE incluye un flujo de bits de subcapa de codificación física PCS correspondiente a datos de servicio de tasa de bits constante CBR, y la sobrecarga de FlexE de la trama de FlexE incluye información usada para indicar N intervalos de tiempo de la trama de FlexE que son correspondientes al flujo de bits de PCS.

S420. Obtener, a partir de los N intervalos de tiempo de la trama de FlexE por medio de análisis sintáctico, el flujo de bits de PCS que incluye un bloque de código de adaptación de tasa según la información usada para indicar los N intervalos de tiempo de la trama de FlexE que son correspondientes al flujo de bits de PCS.

S430. Realizar decodificación de PCS en el flujo de bits de PCS, para obtener una trama intermedia.

S440. Obtener los datos de servicio de CBR correlacionados de la trama intermedia.

Por lo tanto, según el método de transmisión de datos en esta realización de la presente invención, se recibe una trama de FlexE, los intervalos de tiempo de la trama de FlexE que son correspondientes a los datos de servicio de CBR se determinan según la información que se incluye en la sobrecarga de FlexE y que indica una correspondencia entre un flujo de bits de PCS y un intervalo de tiempo, y una trama intermedia se obtiene de los intervalos de tiempo por medio de análisis sintáctico, para obtener los datos de servicio de CBR. De esta forma, los datos de servicio de CBR se pueden correlacionar con una Ethernet flexible y se mejora la capacidad de transporte de la Ethernet flexible.

Opcionalmente, en esta realización de la presente invención, los datos de servicio de CBR se correlacionan con la trama intermedia usando un procedimiento de correlación asíncrono AMP o un procedimiento de correlación genérico GMP, y la trama intermedia incluye la sobrecarga del AMP o la sobrecarga del GMP.

Opcionalmente, en esta realización de la presente invención, S430 en el que la decodificación de PCS se realiza en el flujo de bits de PCS para obtener la trama intermedia incluye:

realizar la decodificación 64B/66B, la decodificación 256B/257B o la decodificación 512B/513B en el flujo de bits de PCS para obtener la trama intermedia.

Opcionalmente, en esta realización de la presente invención, S410 en el que se recibe la trama de Ethernet flexible FlexE incluye:

Por lo tanto, según el método de transmisión de datos en esta realización de la presente invención, se recibe una trama de FlexE, los intervalos de tiempo de la trama de FlexE que son correspondientes a los datos de servicio de CBR se determinan según la información que se incluye en la sobrecarga de FlexE y que indica una correspondencia entre un flujo de bits de PCS y un intervalo de tiempo, y se obtiene una trama intermedia de los intervalos de tiempo por medio de análisis sintáctico, para obtener los datos de servicio de CBR. De esta forma, los datos de servicio de CBR se pueden correlacionar con una Ethernet flexible y se mejora la capacidad de transporte de la Ethernet flexible.

Se debería entender además que el receptor en esta realización de la presente invención puede ser correspondiente al receptor en el método 200. Las operaciones y/o funciones ejecutadas en el método 400 se pueden considerar como operaciones inversas de los procedimientos correspondientes en el método 200. Por brevedad, los detalles no se describen en la presente memoria.

Los métodos de transmisión de datos en las realizaciones de la presente invención se han descrito anteriormente en detalle, y un transmisor y un receptor según las realizaciones de la presente invención se describen a continuación en detalle con referencia a la FIG. 13 a la FIG. 20.

La FIG. 13 muestra un diagrama de bloques esquemático de un transmisor 500 según una realización de la presente invención. El transmisor 500 es correspondiente a un cuerpo de ejecución del método 100, y el transmisor 500 incluye:

un módulo de obtención 510, configurado para obtener datos de servicio de tasa de bits constante CBR;

un módulo de codificación 520, configurado para realizar una codificación de subcapa de codificación física PCS en los datos de servicio de CBR obtenidos por el módulo de obtención 510;

un módulo de adaptación de tasa 530, configurado para insertar un bloque de código de adaptación de tasa en un flujo de bits de PCS obtenido por el módulo de codificación 520, para realizar la adaptación de tasa en el flujo de bits de PCS;

un módulo de correlación 540, configurado para correlacionar el flujo de bits de PCS adaptado por el módulo de adaptación de tasa 530 con N intervalos de tiempo de una trama de Ethernet flexible FlexE, donde N es un número entero positivo mayor o igual que 1; y

un módulo de envío 550, configurado para enviar la trama de FlexE, donde la sobrecarga de FlexE de la trama de FlexE incluye información usada para indicar los N intervalos de tiempo correspondientes al flujo de bits de PCS.

Por lo tanto, el transmisor en esta realización de la presente invención realiza codificación de PCS en datos de servicio de CBR, inserta un bloque de código de adaptación de tasa en un flujo de bits de PCS obtenido por medio de codificación, de modo que una tasa del flujo de bits de PCS en el que se inserta el bloque de código de adaptación de tasa se adapta a una FlexE, añade la sobrecarga de FlexE que incluye información relacionada acerca de los datos de servicio de CBR al flujo de bits de PCS, y luego envía el flujo de bits de PCS. De esta forma, los datos de servicio de CBR se pueden correlacionar con una Ethernet flexible, y se mejora la capacidad de transporte de la Ethernet flexible.

Opcionalmente, en esta realización de la presente invención, el módulo de adaptación de tasa 530 está configurado específicamente para:

insertar el bloque de código de adaptación de tasa en el flujo de bits de PCS según una tasa de flujo de bits de PCS y una tasa total de los N intervalos de tiempo de la trama de FlexE que se usan para transmitir el flujo de bits de PCS, de modo que el flujo de bits de PCS en el que se inserta el bloque de código de adaptación de tasa se pueda correlacionar con los N intervalos de tiempo de la trama de FlexE que se usan para transmitir el flujo de bits de PCS.

Opcionalmente, en esta realización de la presente invención, la sobrecarga de FlexE incluye además información que indica una relación de una tasa de los datos de servicio de CBR y la tasa total de los N intervalos de tiempo de la trama de FlexE que se usan para transmitir el flujo de bits de PCS.

Opcionalmente, en esta realización de la presente invención, el módulo de obtención 510 está configurado específicamente para:

Opcionalmente, en esta realización de la presente invención, el módulo de codificación 520 está configurado específicamente para:

Opcionalmente, en esta realización de la presente invención, el módulo de envío 550 está configurado específicamente para:

dividir cada PHY en al menos una PHY, y añadir por separado la sobrecarga de marcador de alineación AM a múltiples ramas PHY obtenidas dividiendo; y

enviar la trama de FlexE a un receptor usando las múltiples ramas PHY.

Opcionalmente, en esta realización de la presente invención, múltiples intervalos de tiempo de la trama de FlexE forman una capa de calendario maestro de la FlexE, y el transmisor 500 incluye además:

un módulo de división, configurado para: después de que el flujo de bits de PCS adaptado se correlacione con los N intervalos de tiempo de la trama de FlexE, dividir la capa de calendario maestro de la FlexE en múltiples capas de subcalendario por medio de sondeo, donde cada capa de subcalendario forma una PHY.

Se debería entender que el transmisor 500 según esta realización de la presente invención puede ejecutar correspondientemente el método de transmisión de datos 100 en la realización de la presente invención, y las operaciones y/o funciones anteriores y otras de los módulos en el transmisor 500 se usan respectivamente para implementar los procedimientos correspondientes de los métodos de la FIG. 3 y la FIG. 10. Por brevedad, los detalles no se describen de nuevo en la presente memoria.

Por lo tanto, el transmisor en esta realización de la presente invención realiza codificación de PCS en los datos de servicio de CBR, inserta un bloque de código de adaptación de tasa en un flujo de bits de PCS obtenido por medio de codificación, de modo que una tasa del flujo de bits de PCS en el que se inserta el bloque de código de adaptación de tasa se adapta a una FlexE, añade la sobrecarga de FlexE que incluye información relacionada acerca de los datos de servicio de CBR al flujo de bits de PCS, y luego envía el flujo de bits de PCS. De esta forma, los datos de servicio de CBR se pueden correlacionar con una Ethernet flexible, y se mejora la capacidad de transporte de la Ethernet flexible.

La FIG. 14 muestra un diagrama de bloques esquemático de un transmisor 600 según una realización de la presente invención. El transmisor 600 es correspondiente a un cuerpo de ejecución del método 200, y el transmisor 600 incluye:

un módulo de obtención 610, configurado para obtener datos de servicio de tasa de bits constante CBR;

un primer módulo de correlación 620, configurado para correlacionar los datos de servicio de CBR obtenidos por el módulo de obtención 610 con una trama intermedia, donde una tasa de un flujo de bits de PCS obtenido realizando la codificación de subcapa de codificación física PCS en la trama intermedia es igual a una tasa total de N intervalos de tiempo de una trama de Ethernet flexible FlexE;

un módulo de codificación 630, configurado para realizar la codificación de PCS en la trama intermedia obtenida por el primer módulo de correlación 620;

un segundo módulo de correlación 640, configurado para correlacionar el flujo de bits de PCS obtenido por el módulo de codificación 630 con los N intervalos de tiempo de la trama de FlexE; y

un módulo de envío 650, configurado para enviar la trama de FlexE, donde la sobrecarga de FlexE de la trama de FlexE incluye información usada para indicar los N intervalos de tiempo correspondientes al flujo de bits de PCS.

Por lo tanto, el transmisor en esta realización de la presente invención correlaciona datos de servicio de CBR con una trama intermedia, ajusta una tasa usando la trama intermedia, de modo que una tasa de un flujo de bits de PCS obtenida al realizando la codificación de PCS en la trama intermedia se adapte a una tasa total de intervalos de tiempo correspondientes de una trama de FlexE, y luego el flujo de bits de PCS obtenido por medio de la codificación se distribuye a una PHY, añade la sobrecarga de FlexE al flujo de bits de PCS, y luego envía el flujo de bits de PCS. De esta forma, los datos de servicio de CBR se pueden correlacionar con una Ethernet flexible y se mejora la capacidad de transporte de la Ethernet flexible.

Opcionalmente, en esta realización de la presente invención, el primer módulo de correlación 620 está configurado específicamente para:

correlacionar I^osdatos de servicio de CBR con la trama Intermedia usando un procedimiento de correlación asincrono AMP o un procedimiento de correlación genérico GMP, y añadir la sobrecarga del AMP o la sobrecarga del GMP a la trama intermedia.

Opcionalmente, en esta realización de la presente invención, el módulo de codificación 630 está configurado específicamente para:

Se debería entender que el transmisor 600 según esta realización de la presente invención puede ejecutar correspondientemente el método de transmisión de datos 200 en la realización de la presente invención, y las operaciones y/o funciones anteriores y otras de los módulos en el transmisor 600 se usan respectivamente para implementar los procedimientos correspondientes de los métodos de la FIG. 3 y la FIG. 10. Por brevedad, los detalles no se describen de nuevo en la presente memoria.

Por lo tanto, el transmisor en esta realización de la presente invención realiza la codificación de PCS en los datos de servicio de CBR, inserta un bloque de código de adaptación de tasa en un flujo de bits de PCS obtenido por medio de codificación, de modo que una tasa del flujo de bits de PCS en la que se inserta el bloque de código de adaptación de tasa se adapte a una FlexE, añade sobrecarga de FlexE que incluye información relacionada acerca de los datos de servicio de CBR al flujo de bits de PCS, y luego envia el flujo de bits de PCS. De esta forma, los datos de servicio de CBR se pueden correlacionar con una Ethernet flexible y se mejora la capacidad de transporte de la Ethernet flexible.

La FIG. 15 muestra un diagrama de bloques esquemático de un receptor 700 según una realización de la presente invención. El receptor 700 es correspondiente a un cuerpo de ejecución del método 300, y el receptor 700 incluye:

un módulo de recepción 710, configurado para recibir una trama de Ethernet flexible FlexE, donde la trama de FlexE incluye un flujo de bits de subcapa de codificación física PCS correspondiente a datos de servicio de tasa de bits constante CBR, y la sobrecarga de FlexE de la trama de FlexE incluye información usada para indicar N intervalos de tiempo de la trama de FlexE que son correspondientes al flujo de bits de PCS;

un módulo de análisis sintáctico 720, configurado para obtener, a partir de los N intervalos de tiempo de la trama de FlexE recibida por el módulo de recepción 710 y por medio del análisis sintáctico, el flujo de bits de PCS que incluye un bloque de código de adaptación de tasa según la información usada para indicar los N intervalos de tiempo de la trama de FlexE que son correspondientes al flujo de bits de PCS;

un módulo de supresión 730, configurado para suprimir el bloque de código de adaptación de tasa en el flujo de bits de PCS obtenido por medio de análisis sintáctico por el módulo de análisis sintáctico 720; y

un módulo de decodificación 740, configurado para realizar la decodificación de PCS en el flujo de bits de PCS que se obtiene por el módulo de supresión 730 y del que se suprime el bloque de código de adaptación de tasa, para obtener los datos de servicio de CBR.

Por lo tanto, el receptor en esta realización de la presente invención recibe una trama de FlexE, determina, según la información que se incluye en la sobrecarga de FlexE y que indica una correspondencia entre un flujo de bits de PCS y un intervalo de tiempo, intervalos de tiempo de la trama de FlexE que son correspondientes a los datos de servicio de CBR, obtiene, de los intervalos de tiempo por medio de análisis sintáctico, un flujo de bits de PCS que incluye un bloque de código de adaptación de tasa, suprime el bloque de código de adaptación de tasa en el flujo de bits de PCS, y realiza la decodificación de PCS en el flujo de bits del que se suprime el bloque de código de adaptación de tasa, para obtener los datos de servicio de CBR. De esta forma, los datos de servicio de CBR se pueden correlacionar con una Ethernet flexible y se mejora la capacidad de transporte de la Ethernet flexible.

El módulo de supresión 730 está configurado específicamente para:

Opcionalmente, en esta realización de la presente invención, el módulo de decodificación 740 está configurado específicamente para:

Opcionalmente, en esta realización de la presente invención, el módulo de recepción 710 está configurado específicamente para:

recibir ramas PHY de un transmisor, donde cada una de las ramas PHY incluye la sobrecarga de marcador de alineación AM; y

combinar múltiples ramas PHY en al menos una PHY según la sobrecarga de AM, donde la al menos una señal PHY incluye la trama de FlexE.

Se debería entender que el receptor 700 según esta realización de la presente invención puede ejecutar correspondientemente el método de transmisión de datos 300 en la realización de la presente invención, y las operaciones y/o funciones anteriores y otras de los módulos en el receptor 700 se usan respectivamente para implementar los procedimientos correspondientes de los métodos de la FIG. 10 y la FIG. 11. Por brevedad, los detalles no se describen de nuevo en la presente memoria.

La FIG. 16 muestra un diagrama de bloques esquemático de un receptor 800 según una realización de la presente invención. El receptor 800 es correspondiente a un cuerpo de ejecución del método 400, y el receptor 800 incluye:

un módulo de recepción 810, configurado para recibir una trama de Ethernet flexible FlexE, donde la trama de FlexE incluye un flujo de bits de subcapa de codificación física PCS correspondiente a datos de servicio de tasa de bits constante CBR, y la sobrecarga de FlexE de la trama de FlexE incluye información usada para indicar N intervalos de tiempo de la trama de FlexE que son correspondientes al flujo de bits de PCS;

un módulo de análisis sintáctico 820, configurado para obtener, a partir de los N intervalos de tiempo de la trama de FlexE recibida por el módulo de recepción 810 y por medio del análisis sintáctico, el flujo de bits de PCS que incluye un bloque de código de adaptación de tasa según la información usada para indicar los N intervalos de tiempo de la trama de FlexE que son correspondientes al flujo de bits de PCS;

un módulo de decodificación 830, configurado para realizar la decodificación de PCS en el flujo de bits de PCS obtenido por medio de análisis sintáctico por el módulo de análisis sintáctico 820, para obtener una trama intermedia; y

un módulo de procesamiento 840, configurado para obtener los datos de servicio de CBR correlacionados de la trama intermedia obtenidos por el módulo de decodificación 830.

Por lo tanto, el receptor en esta realización de la presente invención recibe una trama de FlexE, determina, según la información que se incluye en la sobrecarga de FlexE y que indica una correspondencia entre un flujo de bits de PCS y un intervalo de tiempo, intervalos de tiempo de la trama de FlexE que son correspondiente a los datos de servicio de CBR, y obtiene, por medio de análisis sintáctico, una trama intermedia de los intervalos de tiempo, para obtener los datos de servicio de CBR. De esta forma, los datos de servicio de CBR se pueden correlacionar con una Ethernet flexible y se mejora la capacidad de transporte de la Ethernet flexible.

Opcionalmente, en esta realización de la presente invención, I^osdatos de servicio de CBR se correlacionan con la trama intermedia usando un procedimiento de correlación asincrono AMP o un procedimiento de correlación genérico GMP, y la trama intermedia incluye la sobrecarga del AMP o la sobrecarga del GMP.

Opcionalmente, en esta realización de la presente invención, el módulo de decodificación 830 está configurado específicamente para:

realizar la decodificación 64B/66B, la decodificación 256B/257B o la decodificación 512B/513B en el flujo de bits de PCS, para obtener la trama intermedia.

Opcionalmente, en esta realización de la presente invención, el módulo de recepción 810 está configurado específicamente para:

recibir ramas PHY de un transmisor, donde cada una de las ramas PHY incluye una sobrecarga de marcador de alineación AM; y

Se debería entender que el receptor 800 según esta realización de la presente invención puede ejecutar correspondientemente el método de transmisión de datos 400 en la realización de la presente invención, y las operaciones y/o funciones anteriores y otras de los módulos en el receptor 800 se usan respectivamente para implementar los procedimientos correspondientes de los métodos de la FIG. 10 y la FIG. 11. Por brevedad, los detalles no se describen de nuevo en la presente memoria.

Por lo tanto, el receptor en esta realización de la presente invención recibe una trama de FlexE, determina, según la información que se incluye en la sobrecarga de FlexE y que indica una correspondencia entre un flujo de bits de PCS y un intervalo de tiempo, intervalos de tiempo de la trama de FlexE que son correspondientes a los datos de servicio de CBR, y obtiene, por medio de análisis sintáctico, una trama intermedia de los intervalos de tiempo, para obtener los datos de servicio de CBR. De esta forma, los datos de servicio de CBR se pueden correlacionar con una Ethernet flexible y se mejora la capacidad de transporte de la Ethernet flexible.

Una realización de la presente invención proporciona además un transmisor, que incluye un procesador, una memoria y un transceptor.

La memoria está configurada para almacenar una instrucción, el procesador está configurado para ejecutar la instrucción almacenada por la memoria, para controlar el transceptor para recibir y enviar una señal, y cuando el procesador ejecuta la instrucción almacenada por la memoria, el transmisor está configurado para realizar el método 100.

Específicamente, como se muestra en la FIG. 17, una realización de la presente invención proporciona además un transmisor 900. El transmisor 900 incluye un procesador 901, una memoria 902, un sistema de bus 903 y un transceptor 904. El procesador 901, la memoria 902 y el transceptor 904 se conectan usando el sistema de bus 903. La memoria 902 está configurada para almacenar una instrucción, y el procesador 901 está configurado para ejecutar la instrucción almacenada por la memoria 902. El transceptor 904 está configurado para:

obtener datos de servicio de tasa de bits constante CBR.

El procesador 901 está configurado para:

realizar la codificación de subcapa de codificación física PCS en los datos de servicio de CBR;

insertar un bloque de código de adaptación de tasa en un flujo de bits de PCS obtenido por medio de codificación de PCS, para realizar la adaptación de tasa en el flujo de bits de PCS; y

correlacionar el flujo de bits de PCS adaptado con N intervalos de tiempo de una trama de Ethernet flexible FlexE, donde N es un número entero positivo mayor o igual que 1.

El transceptor 904 está configurado además para:

Por lo tanto, el transmisor en esta realización de la presente Invención realiza codificación de PCS en datos de servicio de CBR, inserta un bloque de código de adaptación de tasa en un flujo de bits de PCS obtenido por medio de codificación, de modo que una tasa del flujo de bits de PCS en el que se inserta el bloque de código de adaptación de tasa se adapte a una FlexE, añada la sobrecarga de FlexE que incluye información relacionada acerca de los datos de servicio de CBR al flujo de bits de PCS y luego envíe el flujo de bits de PCS. De esta forma, los datos de servicio de CBR se pueden correlacionar con una Ethernet flexible y se mejora la capacidad de transporte de la Ethernet flexible.

Se debería entender que, en esta realización de la presente invención, el procesador 901 puede ser una Unidad Central de Procesamiento (CPU), o el procesador 901 puede ser otro procesador de propósito general, un Procesador de Señal Digital (DSP), un Circuito Integrado de Aplicaciones Específicas (ASIC), una Agrupación de Puertas Programables en Campo (FPGA) u otro dispositivo lógico programable, una puerta discreta o un dispositivo lógico de transistor, un componente de hardware discreto o similar. El procesador de propósito general puede ser un microprocesador o el procesador puede ser cualquier procesador normal o similar.

La memoria 902 puede incluir una memoria de sólo lectura y una memoria de acceso aleatorio, y proporciona una instrucción y datos para el procesador 901. Una parte de la memoria 902 puede incluir además una memoria de acceso aleatorio no volátil. Por ejemplo, la memoria 902 puede almacenar además información acerca de un tipo de dispositivo.

Además de un bus de datos, el sistema de bus 903 puede incluir además un bus de potencia, un bus de control, un bus de señal de estado y similares. No obstante, por claridad, diversos tipos de buses en la figura están marcados como el sistema de bus 903.

En un proceso de implementación, los pasos de los métodos anteriores se pueden completar por medio de un circuito lógico integrado de hardware en el procesador 901 o una instrucción en forma de software. Los pasos de los métodos descritos con referencia a las realizaciones de la presente invención se pueden realizar directamente por un procesador de hardware, o se pueden realizar usando una combinación de hardware en el procesador y un módulo de software. El módulo de software se puede situar en un medio de almacenamiento maduro en el campo, tal como una memoria de acceso aleatorio, una memoria rápida, una memoria de sólo lectura, una memoria de sólo lectura programable, una memoria programable borrable eléctricamente o un registro. El medio de almacenamiento se sitúa en la memoria 902. El procesador 901 lee información de la memoria 902 y completa los pasos de los métodos anteriores en combinación con el hardware. Para evitar una repetición, los detalles no se describen de nuevo en la presente memoria.

Opcionalmente, en esta realización de la presente invención, que el procesador 901 inserte el bloque de código de adaptación de tasa en el flujo de bits de PCS obtenido por medio de la codificación de PCS, para realizar la adaptación de tasa en el flujo de bits de PCS incluye:

Opcionalmente, en esta realización de la presente invención, la sobrecarga de FlexE incluye además información que indica una relación de una tasa de datos de servicio de CBR a la tasa total de los N intervalos de tiempo de la trama de FlexE que se usan para transmitir el flujo de bits de PCS.

Opcionalmente, en esta realización de la presente invención, que el transceptor 904 obtenga los datos de servicio de tasa de bits constante CBR incluye:

recibir una trama de datos de servicio de CBR, en la que la trama de datos incluye la sobrecarga de corrección de errores sin canal de retorno FEC;

Opcionalmente, en esta realización de la presente invención, que el procesador 901 realice la codificación de subcapa de codificación física PCS en los datos de servicio de CBR incluye:

realizar la codificación 64B/66B, la codificación 256B/257B ^ola codificación 512B/513B en I^osdatos de servicio de CBR, para obtener el flujo de bits de PCS.

Se debería entender que el transmisor 900 según esta realización de la presente invención puede ejecutar correspondientemente el método de transmisión de datos 100 en la realización de la presente invención, y puede ser correspondiente al transmisor 500. Las operaciones y/o funciones anteriores y otras de los módulos en el transmisor 900 se usan respectivamente para implementar los procedimientos correspondientes de los métodos de la FIG. 3 y la FIG. 10. Por brevedad, los detalles no se describen de nuevo en la presente memoria.

Por lo tanto, el transmisor en esta realización de la presente invención realiza la codificación de PCS en datos de servicio de CBR, inserta un bloque de código de adaptación de tasa en un flujo de bits de PCS obtenido por medio de codificación, de modo que una tasa del flujo de bits de PCS en el que se inserta el bloque de código de adaptación de tasa se adapte a una FlexE, añada la sobrecarga de FlexE, que incluye la información relacionada acerca de los datos de servicio de CBR al flujo de bits de PCS, y luego envíe el flujo de bits de PCS. De esta forma, los datos de servicio de CBR se pueden correlacionar con una Ethernet flexible y se mejora la capacidad de transporte de la Ethernet flexible.

La memoria está configurada para almacenar una instrucción, el procesador está configurado para ejecutar la instrucción almacenada por la memoria, para controlar el transceptor para recibir y enviar una señal, y cuando el procesador ejecuta la instrucción almacenada por la memoria, el transmisor está configurado para realizar el método 200.

Específicamente, como se muestra en la FIG. 18, una realización de la presente invención proporciona además un transmisor 1000. El transmisor 1000 incluye un procesador 1001, una memoria 1002, un sistema de bus 1003 y un transceptor 1004. El procesador 1001, la memoria 1002 y el transceptor 1004 se conectan usando el sistema de bus 1003. La memoria 1002 está configurada para almacenar una instrucción, y el procesador 1001 está configurado para ejecutar la instrucción almacenada por la memoria 1002. El transceptor 1004 está configurado para:

obtener datos de servicio de tasa de bits constante CBR.

El procesador 1001 está configurado para:

correlacionar los datos de servicio de CBR con una trama intermedia, donde una tasa de un flujo de bits de PCS obtenida realizando la codificación de subcapa de codificación física PCS en la trama intermedia es igual a una tasa total de N intervalos de tiempo de una trama de Ethernet flexible FlexE;

realizar la codificación de PCS en la trama intermedia; y

correlacionar el flujo de bits de PCS obtenido por medio de la codificación de PCS con los N intervalos de tiempo de la trama de FlexE.

El transceptor 1004 está configurado además para:

Por lo tanto, el transmisor en esta realización de la presente invención correlaciona los datos de servicio de CBR con una trama intermedia, ajusta una tasa usando la trama intermedia, de modo que una tasa de un flujo de bits de PCS obtenida realizando codificación de PCS en la trama intermedia se adapte a una tasa total de intervalos de tiempo correspondientes de una FlexE, y luego el flujo de bits de PCS obtenido por medio de codificación se distribuye a una PHY, añade la sobrecarga de FlexE al flujo de bits de PCS y luego envía el flujo de bits de PCS. De esta forma, los datos de servicio de CBR se pueden correlacionar con una Ethernet flexible y se mejora la capacidad de transporte de Ethernet flexible.

Se debería entender que, en esta realización de la presente invención, el procesador 1001 puede ser una CPU, o el procesador 1001 puede ser otro procesador de propósito general, un DSP, un ASIC, una FPGA u otro dispositivo lógico programable, una puerta discreta o un dispositivo lógico de transistor, un componente de hardware discreto o similar. El procesador de propósito general puede ser un microprocesador o el procesador puede ser cualquier procesador normal o similar.

La memoria 1002 puede incluir una memoria de sólo lectura y una memoria de acceso aleatorio, y proporciona una instrucción y datos para el procesador 1001. Una parte de la memoria 1002 puede incluir además una memoria de acceso aleatorio no volátil. Por ejemplo, la memoria 1002 puede almacenar además Información acerca de un tipo de dispositivo.

Además de un bus de datos, el sistema de bus 1003 puede incluir además un bus de potencia, un bus de control, un bus de señal de estado y similares, No obstante, por claridad, diversos tipos de buses en la figura están marcados como el sistema de bus 1003,

En un proceso de implementación, los pasos de los métodos anteriores se pueden completar por medio de un circuito lógico integrado de hardware en el procesador 1001 o una instrucción en forma de software, Los pasos de los métodos descritos con referencia a las realizaciones de la presente invención se pueden realizar directamente por un procesador de hardware, o se pueden realizar usando una combinación de hardware en el procesador y un módulo de software, El módulo de software se puede situar en un medio de almacenamiento maduro en el campo, tal como una memoria de acceso aleatorio, una memoria rápida, una memoria de sólo lectura, una memoria de sólo lectura programable, una memoria programable borrable eléctricamente o un registro, El medio de almacenamiento se sitúa en la memoria 1002, El procesador 1001 lee información de la memoria 1002 y completa los pasos de los métodos anteriores en combinación con el hardware, Para evitar una repetición, los detalles no se describen de nuevo en la presente memoria,

Opcionalmente, en esta realización de la presente invención, que el procesador 1001 correlacione los datos de servicio de CBR con la trama intermedia incluye:

correlacionar los datos de servicio de CBR con la trama intermedia usando un procedimiento de correlación asincrono AMP o un procedimiento de correlación genérico GMP, y añadir la sobrecarga del AMP o la sobrecarga del GMP a la trama intermedia,

Opcionalmente, en esta realización de la presente invención, la sobrecarga de FlexE incluye además información que indica una secuencia de una PHY y/o información que indica un tipo de los datos de servicio de CBR,

Opcionalmente, en esta realización de la presente invención, que el procesador 1001 realice la codificación de PCS en la trama intermedia incluye:

realizar la codificación 64B/66B, la codificación 256B/257B o la codificación 512B/513B en la trama intermedia, para obtener el flujo de bits de PCS,

Se debería entender que el transmisor 1000 según esta realización de la presente invención puede ejecutar correspondientemente el método de transmisión de datos 200 en la realización de la presente invención, y puede ser correspondiente al transmisor 600, Las operaciones y/o funciones anteriores y otras de los módulos en el transmisor 1000 se usan respectivamente para implementar los procedimientos correspondientes de los métodos de la FIG. 3 y la FIG, 10, Por brevedad, los detalles no se describen de nuevo en la presente memoria,

Por lo tanto, el transmisor en esta realización de la presente invención correlaciona los datos de servicio de CBR con una trama intermedia, ajusta una tasa usando la trama intermedia, de modo que una tasa de un flujo de bits de PCS obtenida realizando la codificación de PCS en la trama intermedia se adapte a una tasa total de intervalos de tiempo correspondientes de una FlexE, y luego el flujo de bits de PCS obtenido por medio de la codificación se distribuye a una PHY, añade la sobrecarga de FlexE al flujo de bits de PCS, y luego envía el flujo de bits de PCS, De esta forma, los datos de servicio de CBR se pueden correlacionar con una Ethernet flexible y se mejora la capacidad de transporte de la Ethernet flexible,

Una realización de la presente invención proporciona además un receptor, que incluye un procesador, una memoria y un transceptor,

La memoria está configurada para almacenar una instrucción, el procesador está configurado para ejecutar la instrucción almacenada por la memoria, para controlar el transceptor para recibir y enviar una señal, y cuando el procesador ejecuta la instrucción almacenada por la memoria, el transmisor está configurado para realizar el método 300,

Específicamente, como se muestra en la FIG, 19, una realización de la presente invención proporciona además un receptor 1100, El receptor 1100 incluye un procesador 1101, una memoria 1102, un sistema de bus 1103 y un transceptor 1104, El procesador 1101, la memoria 1102 y el transceptor 1104 se conectan usando el sistema de bus 1103, La memoria 1102 está configurada para almacenar una instrucción, y el procesador 1101 está configurado para ejecutar la instrucción almacenada por la memoria 1102, El transceptor 1104 está configurado para:

recibir una trama de Ethernet flexible FlexE, donde la trama de FlexE incluye un flujo de bits de subcapa de codificación física PCS correspondiente a datos de servicio de tasa de bits constante CBR, y la sobrecarga de FlexE de la trama de FlexE incluye Información usada para Indicar N Intervalos de tiempo de la trama de FlexE que son correspondientes al flujo de bits de PCS.

El procesador 1101 está configurado para:

realizar la decodificación de PCS en el flujo de bits de PCS del que se suprime el bloque de código de adaptación de tasa, para obtener los datos de servicio de CBR.

Por lo tanto, el receptor en esta realización de la presente invención recibe una trama de FlexE, determina, según la información que se incluye en la sobrecarga de FlexE y que indica una correspondencia entre un flujo de bits de PCS y un intervalo de tiempo, intervalos de tiempo de la trama de FlexE que son correspondientes a los datos de servicio de CBR, obtiene, de los intervalos de tiempo por medio de análisis sintáctico, un flujo de bits de PCS que incluye un bloque de código de adaptación de tasa, suprime el bloque de código de adaptación de tasa en el flujo de bits de PCS y realiza la decodificación de PCS en el flujo de bits del que se suprime el bloque de código de adaptación de tasa, para obtener los datos de servicio de CBR. De esta forma, los datos de servicio de CBR se pueden correlacionar con una Ethernet flexible y se mejora la capacidad de transporte de la Ethernet flexible.

Se debería entender que, en esta realización de la presente invención, el procesador 1101 puede ser una CPU, o el procesador 1101 puede ser otro procesador de propósito general, un DSP, un ASIC, una FPGA u otro dispositivo lógico programable, una puerta discreta o un dispositivo lógico de transistor, un componente de hardware discreto o similar. El procesador de propósito general puede ser un microprocesador o el procesador puede ser cualquier procesador normal o similar.

La memoria 1102 puede incluir una memoria de sólo lectura y una memoria de acceso aleatorio, y proporciona una instrucción y datos para el procesador 1101. Una parte de la memoria 1102 puede incluir además una memoria de acceso aleatorio no volátil. Por ejemplo, la memoria 1102 puede almacenar además información acerca de un tipo de dispositivo.

Además de un bus de datos, el sistema de bus 1103 puede incluir además un bus de potencia, un bus de control, un bus de señal de estado y similares. No obstante, por claridad, diversos tipos de buses en la figura están marcados como el sistema de bus 1103.

En un proceso de implementación, los pasos de los métodos anteriores se pueden completar por medio de un circuito lógico integrado de hardware en el procesador 1101 o una instrucción en forma de software. Los pasos de los métodos descritos con referencia a las realizaciones de la presente invención se pueden realizar directamente mediante un procesador de hardware, o se pueden realizar usando una combinación de hardware en el procesador y un módulo de software. El módulo de software se puede situar en un medio de almacenamiento maduro en el campo, tal como una memoria de acceso aleatorio, una memoria rápida, una memoria de sólo lectura, una memoria de sólo lectura programable, una memoria programable borrable eléctricamente o un registro. El medio de almacenamiento se sitúa en la memoria 1102. El procesador 1101 lee información de la memoria 1102 y completa los pasos de los métodos anteriores en combinación con el hardware. Para evitar una repetición, los detalles no se describen de nuevo en la presente memoria.

Que el procesador 1101 suprima el bloque de código de adaptación de tasa en el flujo de bits de PCS incluye:

Opcionalmente, en esta realización de la presente invención, que el procesador 1101 realice la decodificación de PCS en el flujo de bits de PCS del que se suprime el bloque de código de adaptación de tasa, para obtener los datos de servicio de CBR incluye;

Se debería entender que el receptor 1100 según esta realización de la presente invención puede ejecutar correspondientemente el método de transmisión de datos 300 en la realización de la presente invención, y puede ser correspondiente al receptor 700. Las operaciones y/o funciones anteriores y otras de los módulos en el receptor 1100 se usan respectivamente para implementar los procedimientos correspondientes de los métodos en la FIG. 10 y la FIG. 11. Por brevedad, los detalles no se describen de nuevo en la presente memoria.

Una realización de la presente invención proporciona además un receptor, que incluye un procesador, una memoria y un transceptor.

La memoria está configurada para almacenar una instrucción, el procesador está configurado para ejecutar la instrucción almacenada por la memoria, para controlar el transceptor para recibir y enviar una señal, y cuando el procesador ejecuta la instrucción almacenada por la memoria, el transmisor está configurado para realizar el método 400.

Específicamente, como se muestra en la FIG. 20, una realización de la presente invención proporciona además un receptor 1200. El receptor 1200 incluye un procesador 1201, una memoria 1202, un sistema de bus 1203 y un transceptor 1204. El procesador 1201, la memoria 1202 y el transceptor 1204 se conectan usando el sistema de bus 1203. La memoria 1202 está configurada para almacenar una instrucción, y el procesador 1201 está configurado para ejecutar la instrucción almacenada por la memoria 1202. El transceptor 1204 está configurado para;

recibir una trama de Ethernet flexible FlexE, donde la trama de FlexE incluye un flujo de bits de subcapa de codificación física PCS correspondiente a los datos de servicio de tasa de bits constante CBR, y la sobrecarga de FlexE de la trama de FlexE incluye información usada para indicar N intervalos de tiempo de la trama de FlexE que son correspondientes al flujo de bits de PCS.

El procesador 1201 está configurado para;

obtener los datos de servicio de CBR correlacionados de la trama intermedia.

Por lo tanto, el receptor en esta realización de la presente invención recibe una trama de FlexE, determina, según la información que se incluye en la sobrecarga de FlexE y que indica una correspondencia entre un flujo de bits de PCS y un intervalo de tiempo, los intervalos de tiempo de la trama de FlexE que son correspondientes a los datos de servicio de CBR, y obtiene, por medio de análisis sintáctico, una trama intermedia de los intervalos de tiempo, para obtener los datos de servicio de CBR. De esta forma, los datos de servicio de CBR se pueden correlacionar con una Ethernet flexible y se mejora la capacidad de transporte de la Ethernet flexible.

Se debería entender que, en esta realización de la presente invención, el procesador 1201 puede ser una CPU, o el procesador 1201 puede ser otro procesador de propósito general, un DSP, un ASIC, una FPGA u otro dispositivo lógico programable, una puerta discreta o un dispositivo lógico de transistor, un componente de hardware discreto o similar. El procesador de propósito general puede ser un microprocesador o el procesador puede ser cualquier procesador normal o similar.

La memoria 1202 puede incluir una memoria de sólo lectura y una memoria de acceso aleatorio, y proporciona una instrucción y datos para el procesador 1201. Una parte de la memoria 1202 puede incluir además una memoria de acceso aleatorio no volátil. Por ejemplo, la memoria 1202 puede almacenar además Información acerca de un tipo de dispositivo.

Además de un bus de datos, el sistema de bus 1203 puede incluir además un bus de potencia, un bus de control, un bus de señal de estado y similares, No obstante, por claridad, diversos tipos de buses de la figura están marcados como el sistema de bus 1203,

En un proceso de implementación, los pasos de los métodos anteriores se pueden completar por medio de un circuito lógico integrado de hardware en el procesador 1201 o una instrucción en forma de software, Los pasos de los métodos descritos con referencia a las realizaciones de la presente invención se pueden realizar directamente por un procesador de hardware, o se pueden realizar usando una combinación de hardware en el procesador y un módulo de software, El módulo de software se puede situar en un medio de almacenamiento maduro en el campo, tal como una memoria de acceso aleatorio, una memoria rápida, una memoria de sólo lectura, una memoria de sólo lectura programable, una memoria programable borrable eléctricamente o un registro, El medio de almacenamiento se sitúa en la memoria 1202, El procesador 1201 lee información de la memoria 1202 y completa los pasos de los métodos anteriores en combinación con el hardware, Para evitar una repetición, los detalles no se describen de nuevo en la presente memoria,

Opcionalmente, en esta realización de la presente invención, los datos de servicio de CBR se correlacionan con la trama intermedia usando un procedimiento de correlación asincrono AMP o un procedimiento de correlación genérico GMP, y la trama intermedia incluye la sobrecarga del AMP o la sobrecarga del GMP.

Se debería entender que el receptor 1200 según esta realización de la presente invención puede ejecutar correspondientemente el método de transmisión de datos 400 en la realización de la presente invención, y puede ser correspondiente al receptor 800, Las operaciones y/o funciones anteriores y otras de los módulos en el receptor 1200 se usan respectivamente para implementar los procedimientos correspondientes de los métodos de la FIG. 10 y la FIG. 11, Por brevedad, los detalles no se describen de nuevo en la presente memoria,

Por lo tanto, el receptor en esta realización de la presente invención recibe una trama de FlexE, determina, según la información que se incluye en la sobrecarga de FlexE y que indica una correspondencia entre un flujo de bits de PCS y un intervalo de tiempo, intervalos de tiempo de la trama de FlexE que son correspondientes a los datos de servicio de CBR, y obtiene, por medio de análisis sintáctico, una trama intermedia de los intervalos de tiempo, para obtener los datos de servicio de CBR, De esta forma, los datos de servicio de CBR se pueden correlacionar con una Ethernet flexible y se mejora la capacidad de transporte de la Ethernet flexible,

Un experto en la técnica puede ser consciente de que, en combinación con los ejemplos descritos en las realizaciones descritas en esta especificación, las unidades y los pasos del algoritmo ser pueden implementar mediante hardware electrónico o una combinación de software informático y hardware electrónico, Si las funciones se realizan por hardware o software depende de las aplicaciones particulares y las condiciones de restricción de diseño de las soluciones técnicas, Un experto en la técnica puede usar diferentes métodos para implementar las funciones descritas para cada aplicación en particular, pero no se debería considerar que la implementación vaya más allá del alcance de la presente invención que se define por las reivindicaciones adjuntas,

Se puede entender claramente por un experto en la técnica que, con el propósito de una descripción breve y conveniente, para un proceso de trabajo detallado del sistema, aparato y unidad anteriores, se puede hacer referencia a un proceso correspondiente en las realizaciones del método anteriores, y los detalles no se describen de nuevo en la presente memoria,

En las diversas realizaciones proporcionadas en esta solicitud, se debería entender que el sistema, el aparato y el método descritos se pueden implementar de otras maneras, Por ejemplo, la realización del aparato descrita es meramente un ejemplo, Por ejemplo, la división de unidades es meramente una división de función lógica y puede ser otra división en una implementación real, Por ejemplo, una pluralidad de unidades o componentes se pueden combinar o integrar en otro sistema, o se pueden ignorar o no realizar algunas características, Además, los acoplamientos mutuos o acoplamientos directos o conexiones de comunicación mostrados o discutidos se pueden implementar usando algunas interfaces, Los acoplamientos indirectos o las conexiones de comunicación entre los aparatos o unidades se pueden implementar en formas electrónicas, mecánicas u otras,

Las unidades descritas como partes separadas pueden estar o no separadas físicamente, y las partes mostradas como unidades pueden ser o no unidades físicas, se pueden situar en una posición, o se pueden distribuir en una pluralidad de unidades de red, Algunas o todas las unidades se pueden seleccionar según los requisitos reales para lograr los objetivos de las soluciones de las realizaciones,

Además, las unidades funcionales en las realizaciones de la presente invención se pueden integrar en una unidad de procesamiento, o cada una de las unidades puede existir sola físicamente, o dos o más unidades están integradas en una unidad,

Cuando las funciones se implementan en forma de una unidad funcional de software y se venden o se usan como un producto independiente, las funciones se pueden almacenar en un medio de almacenamiento legible por ordenador, En base a tal entendimiento, las soluciones técnicas de la presente invención esencialmente, ^ola parte que contribuye a la técnica anterior, o algunas de las soluciones técnicas se pueden implementar en forma de un producto de software. El producto de software se almacena en un medio de almacenamiento e incluye varias instrucciones para instruir a un dispositivo informático (que puede ser un ordenador personal, un servidor o un dispositivo de red) para realizar todos o algunos de los pasos de los métodos descritos en las realizaciones de la presente invención, El medio de almacenamiento anterior incluye: cualquier medio que pueda almacenar código de programa, tal como una unidad de memoria rápida USB, un disco duro extraíble, una Memoria de Sólo Lectura (ROM), una Memoria de Acceso Aleatorio (RAM), un disco magnético o un disco óptico,

Las descripciones anteriores son meramente implementaciones específicas de la presente invención, pero no se pretende que limiten el alcance de protección de la presente invención, que está definido por las reivindicaciones adjuntas,

Cualquier variación o sustitución descubierta fácilmente por un experto en la técnica dentro del alcance técnico descrito en la presente invención caerá dentro del alcance de protección de la presente invención que se define por las reivindicaciones adjuntas,

Por tanto, el alcance de protección de la presente invención se someterá al alcance de protección de las reivindicaciones,

Claims

REIVINDICACIONES

1. Un método de transmisión de datos, que comprende:

obtener (S110) datos de servicio de tasa de bits constante, CBR; caracterizado por

realizar (S120) codificación de subcapa de codificación física, PCS, en los datos de servicio de CBR;

insertar (S130) un bloque de código de adaptación de tasa en un flujo de bits de PCS obtenido por medio de codificación de PCS, para realizar la adaptación de tasa en el flujo de bits de PCS;

correlacionar (S140) el flujo de bits de PCS adaptado a N intervalos de tiempo de una trama de Ethernet flexible, FlexE, en donde N es un número entero positivo mayor o igual que 1; y

enviar (S150) la trama de FlexE, en donde la sobrecarga de FlexE de la trama de FlexE comprende información usada para indicar los N intervalos de tiempo correspondientes al flujo de bits de PCS.

2. El método según la reivindicación 1, en donde la inserción de un bloque de código de adaptación de tasa en un flujo de bits de PCS obtenido por medio de codificación de PCS, para realizar adaptación de tasa en el flujo de bits de PCS, comprende:

insertar el bloque de código de adaptación de tasa en el flujo de bits de PCS según una tasa del flujo de bits de PCS y una tasa total de los N intervalos de tiempo de la trama de FlexE que se usan para transmitir el flujo de bits de PCS, de modo que el flujo de bits de PCS en el que se inserta el bloque de código de adaptación de tasa se puede correlacionar con los N intervalos de tiempo de la trama de FlexE que se usan para transmitir el flujo de bits de PCS.

3. El método según la reivindicación 1 o 2, en donde la sobrecarga de FlexE comprende además información que indica una cantidad de bloques de bits de los datos de servicio de CBR en un período de trama de FlexE específico y/o información que indica una cantidad de bits de los datos de servicio de CBR en un período de trama de FlexE específico.

4. El método según una cualquiera de las reivindicaciones 1 a 3, en donde la obtención de datos de servicio de tasa de bits constante CBR comprende:

recibir una trama de datos de servicio de CBR, en donde la trama de datos comprende sobrecarga de corrección de errores sin canal de retorno FEC;

5. El método según una cualquiera de las reivindicaciones 1 a 4, en donde el bloque de código de adaptación de tasa es un bloque de código inactivo.

6. El método según una cualquiera de las reivindicaciones 1 a 5, en donde la sobrecarga de FlexE comprende además información que indica una secuencia de un dispositivo de capa física PHY y/o información que indica un tipo de los datos de servicio de CBR.

7. El método según una cualquiera de las reivindicaciones 1 a 6, en donde la realización de la codificación de subcapa de codificación física PCS en los datos de servicio de CBR comprende:

8. Un método de transmisión de datos, que comprende:

recibir (S310) una trama de Ethernet flexible, FlexE, en donde la trama de FlexE comprende un flujo de bits de subcapa de codificación física, PCS, correspondiente a datos de servicio de tasa de bits constante, CBR, y la sobrecarga de FlexE de la trama de FlexE comprende información usada para indicar N intervalos de tiempo de la trama de FlexE que son correspondientes al flujo de bits de PCS; caracterizado por

obtener (S320), a partir de los N intervalos de tiempo de la trama de FlexE por medio de análisis sintáctico, el flujo de bits de PCS que comprende un bloque de código de adaptación de tasa según la información usada para indicar los N intervalos de tiempo de la trama de FlexE que son correspondientes al flujo de bits de PCS;

suprimir (S330) el bloque de código de adaptación de tasa en el flujo de bits de PCS; y

realizar (S340) decodificación de PCS en el flujo de bits de PCS del cual se suprime el bloque de código de adaptación de tasa, para obtener los datos de servicio de CBR.

9. El método según la reivindicación 8, en donde la sobrecarga de FlexE comprende además Información que Indica una cantidad de bloques de bits de los datos de servicio de CBR en un período de trama de FlexE específico y/o información que indica una cantidad de bits de los datos de servicio de CBR en un período de trama de FlexE específico; y

la supresión del bloque de código de adaptación de tasa en el flujo de bits de PCS comprende:

10. El método según la reivindicación 8 o 9, en donde el bloque de código de adaptación de tasa es un bloque de código inactivo IDLE.

11. Un transmisor (500), que comprende:

un módulo de obtención (510), configurado para obtener datos de servicio de tasa de bits constante, CBR; un módulo de codificación (520), configurado para realizar codificación de subcapa de codificación física, PCS, en los datos de servicio de CBR obtenidos por el módulo de obtención; caracterizado por

un módulo de adaptación de tasa (530), configurado para insertar un bloque de código de adaptación de tasa en un flujo de bits de PCS obtenido por el módulo de codificación, para realizar la adaptación de tasa en el flujo de bits de PCS;

un módulo de correlación (540), configurado para correlacionar el flujo de bits de PCS adaptado por el módulo de adaptación de tasa con N intervalos de tiempo de una trama de Ethernet flexible, FlexE, donde N es un número entero positivo mayor o igual que 1; y

un módulo de envío (550), configurado para enviar la trama de FlexE, en donde la sobrecarga de FlexE de la trama de FlexE comprende información usada para indicar los N intervalos de tiempo correspondientes al flujo de bits de PCS.

12. El transmisor (500) según la reivindicación 11, en donde el módulo de adaptación de tasa (530) está configurado específicamente para:

13. El transmisor (500) según la reivindicación 11 o 12, en donde la sobrecarga de FlexE comprende además información que indica una cantidad de bloques de bits de los datos de servicio de CBR en un período de trama de FlexE específico y/o información que indica una cantidad de bits de los datos de servicio de CBR en un período de trama de FlexE específico.

14. El transmisor (500) según una cualquiera de las reivindicaciones 11 a 13, en donde el módulo de obtención (510) está configurado específicamente para:

recibir una trama de datos de servicio de CBR, en donde la trama de datos comprende una sobrecarga de corrección de errores sin canal de retorno FEC;

15. El transmisor (500) según una cualquiera de las reivindicaciones 11 a 14, en donde la sobrecarga de FlexE comprende además información que indica una secuencia de un dispositivo de capa física PHY y/o información que indica un tipo de los datos de servicio de CBR.