BR112020008501A2 - método e aparelho de sincronização de relógio - Google Patents
método e aparelho de sincronização de relógio Download PDFInfo
- Publication number
- BR112020008501A2 BR112020008501A2 BR112020008501-4A BR112020008501A BR112020008501A2 BR 112020008501 A2 BR112020008501 A2 BR 112020008501A2 BR 112020008501 A BR112020008501 A BR 112020008501A BR 112020008501 A2 BR112020008501 A2 BR 112020008501A2
- Authority
- BR
- Brazil
- Prior art keywords
- reception time
- data
- data block
- reception
- data blocks
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 79
- 238000005070 sampling Methods 0.000 claims abstract description 35
- 238000004891 communication Methods 0.000 claims description 21
- 238000012545 processing Methods 0.000 claims description 21
- 238000013500 data storage Methods 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 230000006870 function Effects 0.000 description 21
- 230000008569 process Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 14
- 230000005540 biological transmission Effects 0.000 description 13
- 238000013507 mapping Methods 0.000 description 10
- 238000004590 computer program Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 5
- 230000000717 retained effect Effects 0.000 description 4
- 230000006978 adaptation Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0647—Synchronisation among TDM nodes
- H04J3/065—Synchronisation among TDM nodes using timestamps
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
- H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
- H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
- H04J3/0664—Clock or time synchronisation among packet nodes using timestamps unidirectional timestamps
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1652—Optical Transport Network [OTN]
- H04J3/1658—Optical Transport Network [OTN] carrying packets or ATM cells
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0073—Services, e.g. multimedia, GOS, QOS
- H04J2203/0082—Interaction of SDH with non-ATM protocols
- H04J2203/0085—Support of Ethernet
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
A presente invenção refere-se a um método de sincronização de relógio, que inclui: receber, por um aparelho de recepção, uma pluralidade de blocos de dados utilizando uma pluralidade de módulos de camada física PHYs, onde a pluralidade de blocos de dados inclui uma pluralidade de blocos de dados dianteiros; executar, pelo aparelho de recepção, uma amostragem de marca de tempo na pluralidade de blocos de dados para gerar uma pluralidade de marcas de tempo de recepção; alinhar, pelo aparelho de recepção, a pluralidade de marcas de tempo de recepção utilizando uma primeira marca de tempo de recepção como uma referência; gerar, pelo aparelho de recepção, um pacote de sincronização de relógio com base na pluralidade de blocos de dados; e escrever, pelo aparelho de recepção, um valor de uma segunda marca de tempo de recepção no pacote de sincronização de relógio, onde a segunda marca de tempo de recepção é uma marca de tempo de recepção que é de um segundo bloco de dados e que é determinada com base na pluralidade de marcas de tempo de recepção alinhadas.
Description
Relatório Descritivo da Patente de Invenção para "MÉTODO E APARELHO DE SINCRONIZAÇÃO DE RELÓGIO".
[001] Este pedido refere-se ao campo de comunicações, e especificamente, a um método e aparelho de sincronização de relógio (“clock”).
[002] Uma ethernet flexível (FlexE) é uma ethernet desenvolvida com base em um ethernet preexistente. Uma interface de taxa variável entre um roteador e uma rede de transporte ótica (OTN) é definida na FlexE, principalmente para simplificar os modos de mapeamento e transmissão de uma interface de ethernet na OTN tanto quanto possível. Uma taxa de transmissão mais alta e uma largura de banda de transmissão mais alta podem ser implementadas na FlexE com base em uma tecnologia de ligação de taxa e um modo de mapeamento flexível entre uma interface de ethernet e uma OTN.
[003] Na FlexE, um pacote dividido em uma pluralidade de pacotes de dados em um processo de transmissão, e a pluralidade de pacotes de dados é transmitida utilizando diferentes módulos de camada física (PHY). Após receber a pluralidade de pacotes de dados, um aparelho de recepção precisa restaurar o pacote de ethernet da pluralidade de pacotes de dados com base em um quadro superior. Em um processo de envio, uma pluralidade de blocos de dados é mapeada de um cliente de FlexE para um PHY. Como existe uma pluralidade de PHYs no FlexE, uma pluralidade de blocos de dados de um mesmo cliente de FlexE pode ser mapeada para qualquer um ou mais PHYs. Além disso, como uma relação de mapeamento pode mudar em um processo de transmissão, blocos de dados de um mesmo cliente de FlexE podem aparecer em diferentes PHYs em diferentes momentos. Consequentemente, um desvio ocorre entre a pluralidade de blocos de dados do mesmo cliente de FlexE após pluralidade de blocos de dados chegar no aparelho de recepção, e uma quantidade de desvio não pode ser estimada, levando a um resultado que o aparelho de recepção não pode precisamente determinar um tempo de recepção de um pacote de sincronização de relógio.
[004] Este pedido provê um método e aparelho de sincronização de relógio. Uma amostragem de marca de tempo (“timestamp”) é executada sobre blocos de dados recebidos para gerar uma pluralidade de marcas de tempo de recepção, e a pluralidade de marcas de tempo de recepção é alinhada, de modo que um desvio que ocorre entre uma pluralidade de blocos de dados de um mesmo cliente de FlexE após a pluralidade de blocos de dados chegar em um aparelho de recepção pode ser corrigido, para precisamente determinar um tempo de recepção de um pacote de sincronização de relógio.
[005] De acordo com um primeiro aspecto, um método de sincronização de relógio está provido, que inclui: receber, por um aparelho de recepção, uma pluralidade de blocos de dados utilizando uma pluralidade de módulos de camada física PHY's, onde a pluralidade de blocos de dados inclui uma pluralidade de blocos de dados dianteiros, o bloco de dados dianteiro é um bloco de dados que é o primeiro a chegar no aparelho de recepção em blocos de dados transmitidos em um PHY, e a pluralidade de blocos de dados dianteiros está em uma correspondência de um para um com a pluralidade de PHYs; executar, pelo aparelho de recepção, uma amostragem de marca de tempo na pluralidade de blocos de dados para gerar uma pluralidade de marcas de tempo de recepção; alinhar, pelo aparelho de recepção, a pluralidade de marcas de tempo de recepção utilizando uma primeira marca de tempo de recepção como uma referência, onde a primeira marca de tempo de recepção é uma marca de tempo de recepção que corresponde a um primeiro bloco de dados na pluralidade de marcas de tempo de recepção, o primeiro bloco de dados é um bloco de dados transmitido utilizando um primeiro PHY, e o primeiro PHY é um PHY que corresponde a um bloco de dados dianteiro que é o último a chegar no aparelho de recepção na pluralidade de blocos de dados dianteiros; gerar, pelo aparelho de recepção, um pacote de sincronização de relógio com base na pluralidade de blocos de dados; e escrever, pelo aparelho de recepção, um valor de uma segunda marca de tempo de recepção no pacote de sincronização de relógio, onde a segunda marca de tempo de recepção é uma marca de tempo de recepção que é de um segundo bloco de dados e que é determinada com base na pluralidade de marcas de tempo de recepção alinhadas, o segundo bloco de dados é um bloco de dados para enviar amostragem de marca de tempo na pluralidade de blocos de dados, e uma marca de tempo de envio do segundo bloco de dados é uma marca de tempo de envio do pacote de sincronização de relógio.
[006] De acordo com a solução técnica provida nesta modalidade, o aparelho de recepção continuamente e periodicamente executa marca de tempo (isto é, executa amostragem de marca de tempo em) em blocos de dados recebidos por cada PHY, para gerar uma pluralidade de marcas de tempo de recepção, onde a pluralidade de marcas de tempo de recepção inclui uma marca de tempo que corresponde a um bloco de dados (isto é, o segundo bloco de dados) para enviar amostragem de marca de tempo na pluralidade de blocos de dados; e alinha as marcas de tempo. Para ser específico, o aparelho de recepção espera por um PHY (isto é, o primeiro PHY) que é o último a receber um bloco superior (OH) na pluralidade de PHYs, e ajusta, utilizando uma marca de tempo (isto é, uma primeira marca de tempo ) de um bloco de dados que é o primeiro a ser recebido pelo primeiro PHY após o primeiro PHY receber o bloco superior como uma referência, marcas de tempo de blocos de dados recebidos pelo outro PHY na pluralidade de PHYs, e utiliza a primeira marca de tempo como uma marca de tempo comum de blocos de dados que são os primeiros a serem recebidos por todos os PHYs após os PHYs receberem os blocos superiores, de modo a alinhar os tempos nos quais a pluralidade de blocos de dados chega no aparelho de recepção. A pluralidade de blocos de dados inclui os blocos de dados que correspondem ao pacote de sincronização de relógio. Após o pacote de sincronização de relógio ser restaurado, a tampa de tempo de recepção que corresponde ao segundo bloco de dados pode ser determinada. A marca de tempo corrigi um desvio que ocorre entre uma pluralidade de blocos de dados de um mesmo cliente de FlexE após a pluralidade de blocos de dados chegar no aparelho de recepção.
[007] Opcionalmente, o alinhamento, pelo aparelho de recepção, da pluralidade de marcas de tempo de recepção utilizando uma primeira marca de tempo de recepção como uma referência inclui: ajustar, pelo aparelho de recepção, valores da pluralidade de marcas de tempo de recepção na duração de um período de recepção utilizando a primeira marca de tempo de recepção como uma referência.
[008] Opcionalmente, a duração do período de recepção é igual à duração necessária pelo aparelho de recepção para receber dados de X bits, e X é um valor de uma largura de bit de barramento de dados do aparelho de recepção ou um menor valor em valores de larguras de bit de armazenamento de dados de uma porta de conversão serial para paralela do aparelho de recepção.
[009] Uma menor largura de bit indica um período de recepção mais curto, uma frequência de amostragem de marca de tempo de recepção mais alta, e uma menor granularidade de tempo de ajustar a pluralidade de marcas de tempo, para ajudar a aperfeiçoar a precisão da marca de tempo de recepção finalmente determinada do pacote de sincronização de relógio.
[0010] Opcionalmente, antes da geração, pelo aparelho de recepção, de um pacote de sincronização de relógio com base na pluralidade de blocos de dados, o método ainda inclui: apagar, pelo aparelho de recepção, uma marca de tempo de recepção diferente da tampa de tempo de recepção que corresponde ao primeiro PHY.
[0011] As marcas de tempo de recepção dos PHYs são as mesmas após o processamento de alinhamento. Portanto, uma marca de tempo de recepção de somente um PHY pode ser retida, para reduzir a ocupação de espaço de armazenamento.
[0012] Opcionalmente, o segundo bloco de dados é um bloco de dados que corresponde a um início de delimitador de quadro (SFD) no pacote de sincronização de relógio.
[0013] O SFD é um campo que é o primeiro a ser enviado e o primeiro a ser recebido no pacote de sincronização de relógio, e em uma ethernet preexistente, uma amostragem de marca de tempo é executada utilizando o SFD como um ponto de referência. Portanto, a compatibilidade do método de sincronização de relógio na FlexE pode ser aperfeiçoada utilizando um bit que é o primeiro a ser recebido no período de recepção como um ponto de amostragem de marca de tempo .
[0014] Opcionalmente, o pacote de sincronização de relógio é carregado em uma carga de cliente do FlexE.
[0015] No método provido nesta modalidade, o pacote de sincronização de relógio é recebido utilizando a carga de cliente do FlexE, e este e o mesmo que um método de recepção de pacote de sincronização de relógio na ethernet preexistente, de modo que a compatibilidade do método de sincronização de relógio na FlexE pode ser aperfeiçoada. Além disso, em um cenário de conexão de direção de FlexE-FlexE, uma marca de tempo de envio é diretamente transmitida para um demux de FlexE. Comparado com um método para enviar uma marca de tempo utilizando um quadro superior na técnica anterior, nesta modalidade, um aparelho de envio não precisa extrair uma marca de tempo de envio de uma carga de cliente e adicionar a marca de tempo de envio a um quadro superior, e o aparelho de recepção não precisa extrair a marca de tempo de envio do quadro superior e adicionar a marca de tempo de envio à carga de cliente, para reduzir a complexidade lógica.
[0016] De acordo com um segundo aspecto, um aparelho de sincronização de relógio está provido. O aparelho pode implementar funções executadas pelo aparelho de recepção no método no primeiro aspecto. As funções podem ser implementadas utilizando hardware, ou podem ser implementadas por um hardware que executa um software correspondente. O hardware ou software inclui uma ou mais unidades ou módulos que correspondem às funções acima.
[0017] Em um possível projeto, uma estrutura do aparelho inclui um processador e uma interface de comunicações. O processador está configurado para suportar o aparelho na execução de uma função correspondente no método no primeiro aspecto. A interface de comunicações está configurada para suportar comunicação interna do aparelho e a comunicação entre o aparelho e outro aparelho. O aparelho pode ainda incluir uma memória. A memória está configurada para: ser acoplada no processador, e armazenar uma instrução de programa e dados que são necessários para o aparelho.
[0018] De acordo com um terceiro aspecto, um meio de armazenamento legível por computador está provido. O meio de armazenamento legível por computador armazena um código de programa de computador. Quando o código de programa de computador é executado por uma unidade de processamento ou um processador, um aparelho de recepção é permitido executar o método no primeiro aspecto.
[0019] De acordo com um quarto aspecto, um chip está provido, onde o chip armazena uma instrução, e quando a instrução é executada em um aparelho de recepção, o chip é permitido executar o método no primeiro aspecto.
[0020] De acordo com um quinto aspecto, um produto de programa de computador está provido, onde o produto de programa de computador inclui um código de programa de computador, e quando o código de programa de computador é executado por uma unidade de comunicações ou uma interface de comunicações e uma unidade de processamento ou um processador de um aparelho de recepção, um aparelho é permitido executar o método no primeiro aspecto.
[0021] Figura 1 é um diagrama esquemático de uma arquitetura geral de uma FlexE;
[0022] Figura 2 é um diagrama esquemático de uma arquitetura parcial de uma FlexE aplicável a este pedido;
[0023] Figura 3 é um diagrama esquemático de um formato de pacote de dados de um pacote de ethernet;
[0024] Figura 4 é um diagrama esquemático de um método para transmitir um pacote utilizando dois PHYs;
[0025] Figura 5 é um diagrama esquemático de um resultado de mapear pacotes de dados de dois clientes para dois PHYs;
[0026] Figura 6 é um diagrama esquemático de uma relação de desvio entre uma pluralidade de PHYs;
[0027] Figura 7 é um diagrama esquemático de um método de sincronização de relógio de acordo com este pedido;
[0028] Figura 8 é um diagrama esquemático de um método de alinhamento de marca de tempo de recepção de acordo com este pedido;
[0029] Figura 9 é um diagrama esquemático de um possível aparelho de recepção de acordo com este pedido; e
[0030] Figura 10 é um diagrama esquemático de outro possível aparelho de recepção de acordo com este pedido.
[0031] O seguinte descreve as soluções técnicas deste pedido com referência aos desenhos acompanhantes.
[0032] Em uma ethernet preexistente, após passar através de um painel! de comutação, um fluxo de serviço é usualmente sequencialmente processado por módulos ou dispositivos tal como um módulo de gerenciamento de tráfego (TM), uma unidade processo de rede (NPUs), um módulo de camada de controle de acesso de meio (MAC), e um módulo de camada física ("PHY" abreviado abaixo).
[0033] O módulo de TM executa um processamento de qualidade de serviço (QoS) sobre o fluxo de serviço com base em uma largura de banda disponível de uma rede e uma prioridade de do fluxo de serviço. Por exemplo, se a largura de banda disponível da rede for insuficiente para transmitir todos os fluxos de serviço, o módulo de TM pode transmitir um fluxo de serviço de alta prioridade e descartar um fluxo de serviço de baixa prioridade.
[0034] NP é um chip que processa um serviço de ethernet, e está configurado para processar um quadro de ethernet. O processamento de quadro de ethernet inclui análise de quadro de ethernet e pesquisa de rota.
[0035] O módulo de camada de MAC é principalmente responsável por conectar e controlar um meio físico em uma camada física. Para um pacote de serviço na ethernet, informações de camada física podem ser encapsuladas e desencapsuladas nesta camada.
[0036] O PHY pode ser definido como provendo atributos mecânicos, eletrônicos, funcionais, e normativos para configuração de conexão física, manutenção ou desmontagem necessários para transmissão de dados. O PHY mencionado nesta especificação pode incluir dispositivos de trabalho de camada física em uma extremidade de transmissão e uma extremidade de recepção, e uma fibra entre a extremidade de transmissão e a extremidade de recepção. Os dispositivos de trabalho de camada física podem incluir, por exemplo, um dispositivo de interface de camada física da ethernet.
[0037] Referindo-se à Figura 1, com base na ethernet preexistente, novos conceitos tais como um grupo de feixes, um cliente de ethernet flexível (FlexE client, resumidamente referido como "cliente" abaixo), um calendário, e uma camada de multiplexação de divisão de tempo de ethernet flexível (FlexE shim, resumidamente referido como "camada de multiplexação de divisão de tempo" abaixo) são introduzidos a uma FlexE.
[0038] Grupo de feixes: O grupo de feixes pode incluir uma pluralidade de PHYs. Por exemplo, o grupo de feixes pode incluir de 1 a 256 PHYs que suportam uma taxa de ethernet de 100 gigabits (GE).
[0039] Cliente: O cliente pode ser considerado como um fluxo de ethernet com base em um endereço físico. Os clientes que executam envio utilizando um mesmo grupo de feixes precisam compartilhar um mesmo relógio, e estes clientes precisam executar uma adaptação com base em taxas de fenda alocadas. Excessos de largura de banda de cada cliente podem ser adaptados inserindo / apagando um bloco ocioso).
[0040] Fenda: Um recurso de largura de banda de um PHY é usualmente dividido em uma pluralidade de fendas (por exemplo, 20 fendas). Durante a utilização real, os dados do serviço são primeiro encapsulados em uma fenda, e então a fenda é mapeada para um PHY no grupo de feixes. Uma relação de mapeamento entre a fenda e o PHY é registrada no calendário da FlexE. A FlexE usualmente suporta dois calendários. Um calendário é um calendário que está correntemente em utilização, e o outro calendário pode ser utilizado como um calendário de espera. Os dois calendários podem ser comutados entre si e um tempo de comutação específico pode ser negociado entre um mux de FlexE e um demux de FlexE e a comutação é executada sincronizadamente. Neste modo, quando uma configuração de serviço de um cliente muda, um serviço de outro cliente não é afetado.
[0041] Camada de multiplexação de divisão de tempo: A camada de multiplexação de divisão de tempo é principalmente utilizada para fatiar dados de serviço com base em um mesmo relógio, encapsular dados de serviço fatiados em fendas pré-divididas, e então mapear, com base em um calendário pré-configurado (o qual pode ser especificamente configurado por um usuário), as fendas divididas para PHYs no grupo de feixes para transmissão. Cada fenda é mapeada para um PHY no grupo de feixes.
[0042] Como uma tecnologia baseada em multiplexação de divisão de tempo (TDM), na FlexE, todos os pacotes de ethernet são divididos em blocos de dados de 64 B / 66 B ("B" é a abreviação de "bit"), e estes blocos de dados são mapeados para uma pluralidade de diferentes PHYs com base em fendas. Um 100 GE PHY é utilizado como um exemplo. Cada 100 GE PHY corresponde a 20 blocos de código de 64 B / 66 B e cada bloco de código corresponde a uma taxa de carga de 5 gigabits por segundo (Gbps). Na nova arquitetura de rede, uma sequência de tempo na qual os blocos de dados chegam em um aparelho de recepção muda. No entanto, uma premissa de aplicar uma tecnologia de sincronização de relógio na Ethernet preexistente é que uma sequência de tempo na qual os blocos de dados chegam em um aparelho de recepção não muda. Consequentemente, é muito difícil aplicar a tecnologia de sincronização de relógio na ethernet preexistente na FlexE. A dificuldade é subsequentemente especificamente analisada nesta especificação.
[0043] Para facilidade de compreensão das soluções técnicas deste pedido, o seguinte descreve algumas características técnicas neste pedido.
[0044] A Figura 2 é um diagrama esquemático de uma arquitetura parcial de uma FlexE aplicável a este pedido.
[0045] Como mostrado na Figura 2, a arquitetura parcial da FlexE inclui uma subcamada de MAC, uma camada de multiplexação de divisão de tempo, e uma camada física, onde a subcamada de MAC é uma subcamada de uma camada de conexão de dados e está conectada a uma subcamada de controle de conexão lógica a montante. A camada física pode ser ainda dividida em uma subcamada de codificação física (PCS), uma subcamada de anexação de meio físico (PMA), e uma subcamada dependente de meio físico (PMD). À subcamada de MAC está conectada na camada de multiplexação de divisão de tempo utilizando uma interface independente de meio (MII), e a camada de multiplexação de divisão de tempo está conectada na camada física utilizando uma interface independente de meio. A camada física está conectada a um meio de transmissão a jusante, e a camada física está conectada no meio de transmissão utilizando uma interface dependente de meio (MDI). As funções das camadas e interfaces acima são implementadas por chips ou módulos correspondentes. Por exemplo, as funções que correspondem à PCS, à subcamada de PMA, e à subcamada de PMD podem ser separadamente implementadas por diferentes PHYs.
[0046] Um endereço de MAC de dados que passam através de um mesmo módulo de MAC é o mesmo. Portanto, o módulo de MAC é um cliente de FlexE. Em um processo de envio de sinal, a PCS está configurada para executar operações, por exemplo, codificação, mistura, inserir o excesso (OH), e inserir um marcador de alinhamento
(AM), nos dados. Em um processo de recepção de sinal, a PCS executa processos de processamento reversos das etapas acima. Os sinais podem ser enviados e recebidos por diferentes módulos de função da PCS.
[0047] As principais funções da subcamada de PMA são monitoramento de conexão, monitoramento de portadora, codificação e decodificação, envio de síntese de relógio, e recebimento de recuperação de relógio. As funções principais da subcamada de PMD são: misturar / desmisturar e codificar / decodificar um fluxo de dados, executar restauração de corrente contínua e equalização adaptável sobre um sinal recebido.
[0048] Deve ser compreendido que a arquitetura acima é meramente uma descrição exemplar, e uma arquitetura da FlexE aplicável a este pedido não está limitado a isto. Por exemplo, pode existir uma subcamada de reconciliação (RS) entre a subcamada de MAC e a camada de multiplexação de divisão de tempo, para prover um mecanismo de mapeamento de sinal entre a MIl e a subcamada de MAC, e pode existir uma subcamada de correção de erro direta (FEC) entre a PCS e a subcamada de PMA, para aperfeiçoar a confiabilidade dos dados enviados.
[0049] A Figura 3 mostra uma estrutura de um pacote de ethernet e uma localização de um início de delimitador de quadro (SFD) no pacote de ethernet. Um pacote de ethernet inclui sete preâmbulos de octeto, um SFD de octeto, e um quadro de comprimento variável. O SFD e os preâmbulos estão usualmente localizados em um bloco de dados de 66 B. Uma sequência de envio no pacote de ethernet é uma sequência da esquerda para a direita na Figura 3, isto é, os preâmbulos são primeiro enviados, então o SFD é enviado e, finalmente o quadro é enviado. Como em um processo de envio real, um bit menos significativo (LSB) é enviado primeiro, e então um bit mais significativo (MSB) é enviado,
no processo de envio real, o SFD é uma parte que é a primeira a ser enviada no pacote de ethernet inteiro.
[0050] Em um processo de sincronização de relógio de uma Ethernet preexistente, um aparelho de envio utiliza um momento no qual um bloco de dados que corresponde ao SFD chega na MDI após passar através da subcamada de PMA como uma marca de tempo de envio de um pacote de sincronização de relógio. Como a transmissão é executada utilizando um único PHY na ethernet preexistente não existe nenhuma camada de multiplexação de divisão de tempo mostrada na Figura 2 na ethernet preexistente, uma sequência de tempo na qual os blocos de dados chegam em um aparelho de recepção não muda, e uma MDI do aparelho de envio pode identificar um bloco de dados que pode corresponde ao pacote de sincronização do relógio e executar marca de tempo no bloco de dados. O aparelho de recepção pode identificar um bloco de dados que corresponde a um SFD do pacote de sincronização de relógio, e registrar o SFD no pacote de sincronização do relógio.
[0051] Como mostrado na Figura 1, na FlexE, os dados são transmitidos utilizando uma pluralidade de PHYs, e na FlexE, os blocos de dados são mapeados para diferentes PHYs utilizando a camada de multiplexação de divisão de tempo mostrada na Figura 2, de modo que uma sequência dos blocos de dados é interrompida. Se um método de sincronização de relógio na ethernet preexistente for utilizado, os módulos de amostragem de marca de tempo do aparelho de envio e do aparelho de recepção não podem determinar um SFD de um pacote de sincronização de relógio, e como resultado, a sincronização de relógio não pode ser executada.
[0052] O seguinte, descreve em detalhes uma dificuldade de aplicar uma tecnologia de sincronização de relógio na ethernet preexistente à FlexE.
[0053] A Figura 4 é um diagrama esquemático de um método para transmitir um pacote utilizando dois PHYs. Como mostrado na Figura 4, um PHY A e um PHY B são duas conexões físicas e pertencem a um grupo de feixes de 2 x 100 GE FlexE. Com base no grupo de feixes de FlexE, existem dois clientes de 100 Gbps, a saber, um cliente 1 e um cliente 2.
[0054] Uma largura de banda de cada PHY pode ser correspondente a 20 fendas, e o grupo de feixes de FlexE é correspondente a um total de 40 fendas, numeradas de O a 39. Um modo de mapeamento de fenda de dois clientes está mostrado na Figura 4. O cliente 1 ocupa as fendas O a 9 e as fendas 20 a29,e o cliente 2 ocupa as fendas 10 a 19 e as fendas 30 a 39. Um pacote de ethernet enviado pelo cliente 1 inclui um pacote de PTP, um pacote de Ethernet enviado pelo cliente 2 inclui um pacote de dados 1, e o pacote de dados 1 é um pacote não de PTP. Uma sequência de envio de pacotes do cliente 1 e do cliente 2 é da esquerda para a direita na Figura 4, e uma sequência de alocação de fendas é sequencialmente alocar as fendas em ordem ascendente dos números de fenda.
[0055] Após as fendas serem alocadas, as localizações do pacote de PTP e do pacote de dados 1 nos dois PHYs estão mostradas na Figura 5. O primeiro bloco de dados do pacote de PTP ocupa a fenda 9, e pode ser aprendido da Figura 3 que o bloco de dados é um bloco de dados que responde a um SFD do pacote de PTP. Um bloco de dados que corresponde a um SFD do pacote de dados 1 ocupa a fenda 10 e pode ser aprendido que os blocos de dados que correspondem a dois SFDs sucessivamente aparecem no PHY A. Para um aparelho de envio, como um módulo de amostragem de marca de tempo não pode identificar o bloco de dados que corresponde ao SFD do pacote de PTP, o módulo de amostragem de estampa de tampa não pode executar marca de tempo no bloco de dados. Além disso, mesmo se o aparelho de envio identificar o bloco de dados que corresponde ao SFD do pacote de PTP e executar marca de tempo nos blocos de dados, como os blocos de dados do pacote de PTP chegam em um aparelho de recepção em modo fora de ordem, o aparelho de recepção não pode executar marca de tempo no bloco de dados que corresponde ao SFD do pacote de PTP porque o aparelho de recepção não pode identificar o bloco de dados.
[0056] A Figura 4 e Figura 5 são meramente simples exemplos. Em aplicação real, existem mais clientes e mais PHYs, e um cenário é mais complexo. Consequentemente, é mais difícil identificar um bloco de dados que corresponde a um SFD de um pacote de PTP.
[0057] Além da dificuldade acima, existe outra dificuldade de aplicar a tecnologia de sincronização de relógio na ethernet preexistente à FlexE: A camada de multiplexação de divisão de tempo da FlexE insere ou apaga um bloco ocioso quando executando adaptação de taxa para um cliente, e então ainda precisa executar um mapeamento de código de bloco para fenda e fenda para pista física, este processo muda uma localização relativa de um pacote de PTP em um fluxo de dados, e uma localização do pacote de PTP não pode ser predita logicamente, isto é, o pacote de PTP é não transparente em um processo de transmissão.
[0058] Um método para resolver o problema acima é que o aparelho de envio indica um bloco de dados que corresponde a um SFD em uma pluralidade de blocos de dados utilizando informações fora da banda, para que uma marca de tempo de envio possa ser coletada quando o SFD chega na MDI, e o aparelho de recepção executa amostragem de marca de tempo no bloco de dados recebido para obter uma marca de tempo de recepção do bloco de dados que corresponde ao SFD. Neste método, como existe um desvio entre a pluralidade de PHYs, existe um erro em um método de determinação de marca de tempo de recepção provido neste método.
[0059] A Figura 6 é um diagrama esquemático de um desvio que pode ocorrer entre uma pluralidade de PHYs.
[0060] Em um mecanismo de TDM da FlexE, uma pluralidade de clientes é mapeada para uma pluralidade de PHYs, e esta relação de mapeamento é randômica, isto é, um bloco de dados gerado por qualquer cliente pode aparecer em qualquer um ou mais PHYs. Em um cenário de transmissão de múltiplos PHYs, apesar de uma relação de desvio entre dois PHYs poder ser fixa (somente uma latência de conexão física pura é considerada), com os blocos de dados de um cliente podem aparecer em diferentes PHYs em diferentes momentos, para dois clientes, diferentes desvios podem ocorrer entre os blocos de dados dos dois clientes em diferentes momentos.
[0061] Como mostrado na Figura 6, após uma mudança de mapeamento (após comutação de calendário FlexE), um bloco de dados que deveria ter sido o último a chegar no aparelho de recepção é o primeiro a chegar a um PHY do aparelho de recepção, de modo que um desvio entre os blocos de dados de diferentes clientes muda. O caso mostrado na Figura 6 é meramente um simples exemplo. Existem vários status de desvio reais, e é também um fenômeno comum que os blocos de dados de um cliente sejam distribuídos em uma pluralidade de PHYs.
[0062] Para o aparelho de recepção, se o fenômeno de desvio acima ocorrer entre uma pluralidade de blocos de dados recebidos que pertence a um mesmo pacote ou um mesmo grupo de pacotes (por exemplo, um pacote de sincronização (sync) e um pacote de acompanhamento), um grande erro ocorre em uma marca de tempo de recepção, e até um pacote não pode ser restaurado porque o aparelho de envio e o aparelho de recepção podem comunicar utilizando um pacote somente quando uma pista física não muda.
[0063] O seguinte descreve em detalhes soluções que são para os problemas acima e que são providas neste pedido.
[0064] A Figura 7 mostra um método de sincronização de relógio de acordo com este pedido. O método 700 inclui as seguintes etapas:
[0065] S701. Um aparelho de recepção recebe uma pluralidade de blocos de dados utilizando uma pluralidade de PHYs, onde a pluralidade de blocos de dados inclui uma pluralidade de blocos de dados dianteiros, o bloco de dados dianteiro é um bloco de dados que é o primeiro a chegar no aparelho de recepção nos blocos de dados transmitidos em um PHY, e a pluralidade de blocos de dados dianteiros está em uma correspondência de um para um com a pluralidade de PHYs.
[0066] S702. O aparelho de recepção executa amostragem de marca de tempo na pluralidade de blocos de dados para gerar uma pluralidade de marcas de tempo de recepção.
[0067] S703. O aparelho de recepção alinha a pluralidade de marcas de tempo de recepção utilizando uma primeira marca de tempo de recepção como uma referência, onde a primeira marca de tempo de recepção é uma marca de tempo de recepção que corresponde a um primeiro bloco de dados na pluralidade de marcas de tempo de recepção, o primeiro bloco de dados é um bloco de dados transmitido utilizando um primeiro PHY, e o primeiro PHY é um PHY que corresponde a um bloco de dados dianteiro que é o último a chegar no aparelho de recepção na pluralidade de blocos de dados dianteiros.
[0068] S704. O aparelho de recepção gera um pacote de sincronização de relógio com base na pluralidade de blocos de dados.
[0069] S705. O aparelho de recepção escreve um valor de uma segunda marca de tempo de recepção no pacote de sincronização de relógio, onde a segunda marca de tempo de recepção é uma marca de tempo de recepção que é de um segundo bloco de dados e que é determinada com base na pluralidade de marcas de tempo de recepção alinhadas, o segundo bloco de dados é um bloco de dados para enviar amostragem de marca de tempo na pluralidade de blocos de dados, e uma marca de tempo de envio do segundo bloco de dados é uma marca de tempo de envio do pacote de sincronização de relógio.
[0070] Como o aparelho de recepção não pode identificar qual bloco de dados na pluralidade de blocos de dados é o segundo bloco de dados, o aparelho de recepção precisa coletar uma marca de tempo de dados que é recebida cada vez, isto é, gerar uma pluralidade de marcas de tempo de recepção, onde a pluralidade de marcas de tempo de recepção existe como informações fora de banda, e podem ser apagadas somente após o aparelho de recepção identificar o segundo bloco de dados. Deve ser notado que as marcas de tempo dos PHYs são as mesmas após alinhamento, e uma marca de tempo de somente um PHY pode ser retida, ou marcas de tempo de todos PHYs podem ser retidas.
[0071] Em S703, um PHY que é o último a receber um bloco superior na pluralidade de PHYs é, por exemplo, um PHY A, e o primeiro bloco de dados é, por exemplo, um bloco de dados que é o primeiro a ser recebido pelo PHY A após o PHY A receber o bloco superior (o primeiro bloco de dados pode alternativamente ser o bloco superior, e uma localização específica do primeiro bloco de dados não está limitada neste pedido). O aparelho de recepção executa amostragem de marca de tempo no primeiro bloco de dados para obter uma primeira marca de tempo de recepção, e um ponto de amostragem da primeira marca de tempo de recepção pode ser, por exemplo, o primeiro bit do primeiro bloco de dados.
[0072] Os dados recebidos pelo aparelho de recepção em cada período de recepção podem incluir uma pluralidade de blocos de dados, isto é, a pluralidade de blocos de dados compartilha uma marca de tempo de recepção, e um bloco de dados cujo momento de recepção é registrado é referido como um bloco de dados de referência. No método provido nesta modalidade, uma quantidade de bits entre cada bloco de dados e o bloco de dados de referência é registrada, de modo que um momento de recepção do primeiro bloco de dados possa ser calculado com base em uma correspondência entre um bit e um tempo, isto é, a estampa do tempo de recepção do primeiro bloco de dados é determinada. Além disso, mesmo se um ponto de amostragem de marca de tempo no bloco de dados de referência for apagado, no método provido neste pedido, uma localização do ponto de amostragem de marca de tempo pode ser continuamente rastreado.
[0073] Por exemplo, o aparelho de recepção recebe oito blocos de dados em um período de recepção, e executa amostragem de marca de tempo em um momento no qual o primeiro bloco de dados é recebido, onde uma quantidade de bits incluída em cada bloco de dados é 66. Após o pacote de sincronização do relógio ser restaurado, o aparelho de recepção determina que o terceiro bloco de dados nos oito blocos de dados é um bloco de dados que corresponde a um SFD, e uma quantidade de bits entre um terceiro bloco de dados e o primeiro bloco de dados é 132. Assumindo que um tempo necessário pelo aparelho de recepção para receber cada bit é t, um momento de recepção do terceiro bloco de dados é 132 t mais tarde do que um momento de recepção do primeiro bloco de dados, de modo que um momento de recepção do primeiro bloco de dados pode ser calculado.
[0074] Deve ser notado que o primeiro bloco de dados pode ser o mesmo que ou diferente do segundo bloco de dados. Correspondentemente, quando o primeiro bloco de dados é o mesmo que o segundo bloco de dados, a primeira marca de tempo de recepção é a mesma que a segunda marca de tempo de recepção, ou quando o primeiro bloco de dados é diferente do segundo bloco de dados, a primeira marca de tempo de recepção é também diferente da segunda marca de tempo .
[0075] Antes de alinhar a pluralidade de marcas de tempo de recepção, o aparelho de recepção primeiro alinha uma pluralidade de pistas incluída em cada PHY. Para um método para alinhar a pluralidade de pistas, referir ao método na técnica anterior. Para brevidade, detalhes não estão aqui descritos novamente.
[0076] Em S704, o aparelho de recepção pode restaurar o pacote de sincronização de relógio com base em um par de múltiplos quadros superiores. Para um método específico, referir a um método de restauração de pacotes na técnica anterior. Para brevidade, detalhes não estão aqui descritos novamente.
[0077] Após o pacote de sincronização de relógio ser restaurado, o aparelho de recepção pode determinar o segundo bloco de dados com base em informações pré-ajustadas no pacote, e escrever a marca de tempo de recepção que corresponde ao segundo bloco de dados no pacote de sincronização de relógio como a marca de tempo de recepção do pacote de sincronização de relógio. Como a pluralidade de marcas de tempo de recepção que inclui a segunda marca de tempo de recepção foi alinhada em S703, a segunda marca de tempo de recepção é uma marca de tempo de recepção para a qual um desvio foi cancelado, de modo que um problema da técnica anterior que devido a um desvio, um grande erro ocorre na marca de tempo de recepção, e mesmo um pacote não pode ser restaurado é resolvido.
[0078] Deve ser notado que quando a segunda marca de tempo é compensada em S705, além de uma latência gerada quando as marcas de tempo de recepção da pluralidade de PHYs são alinhadas em S703, outra latência ainda precisa ser considerada. Por exemplo, quando o segundo bloco de dados não é um bloco de dados no qual o aparelho de recepção executa amostragem de marca de tempo, o aparelho de recepção ainda precisa calcular, de acordo com o método acima, uma latência do segundo bloco de dados em relação a um bloco de dados para amostragem de marca de tempo, e compensar pela segunda marca de tempo .
[0079] Opcionalmente, o alinhamento, pelo aparelho de recepção, da pluralidade de marcas de tempo de recepção utilizando uma primeira marca de tempo de recepção como uma referência inclui a seguinte etapa:
[0080] S706. O aparelho de recepção ajusta valores da pluralidade de marcas — de tempo de recepção na duração de um período de recepção utilizando a primeira marca de tempo de recepção como uma referência.
[0081] Em um processo de alinhar a pluralidade de marcas — de tempo de recepção, o aparelho de recepção pode ajustar a pluralidade de marcas de tempo de recepção na duração do período de recepção. Como mostrado na Figura 8, um PHY C é um PHY que é o último a receber um quadro superior em quatro PHYs, as latências de um PHY A, um PHY B, e um PHY D em relação ao PHY C são respectivamente D1, D2, e D4, DO é um retardo de armazenamento de cada PHY, e o retardo de armazenamento é utilizado para compensar por D1, D2, ou D4, de modo que a duração total de D1, D2, ou D4 mais o retardo de armazenamento é igual a um inteiro múltiplo do período de recepção. Por exemplo, a duração do período de recepção é T, D1 é igual a 3,5T, D?2 é igual a 4,6T, e D4 é igual a 4,7T. Então, um valor de DO do PHY À é 0,5T, um valor de DO do PHY B é 0,4T, um valor de DO do PHY C é T, e um valor de DO do PHY D é 0,3T, de modo que as marcas de tempo de recepção da pluralidade de PHYs são alinhadas.
[0082] Em um exemplo opcional, a segunda marca de tempo de recepção é uma marca de tempo do PHY C, e então T também pertence a uma latência gerada quando a segunda marca de tempo é alinhada.
[0083] Deve ser compreendido que o método acima é meramente uma descrição exemplar. O aparelho de recepção pode ainda alinhar as marcas de tempo da pluralidade de PHYs em outra duração. Por exemplo, o aparelho de recepção pode ainda alinhar as marcas de tempo da pluralidade de PHYs na duração necessária para receber um bit.
[0084] Opcionalmente, a duração do período de recepção é igual à duração necessária pelo aparelho de recepção para receber dados de X bits, e X é um valor de uma largura de bit de barramento de dados do aparelho de recepção ou um menor valor em valores de larguras de bit de armazenamento de dados de uma porta de conversão serial para paralela do aparelho de recepção.
[0085] Uma menor largura de bit indica um período de recepção mais curto, uma frequência de amostragem de marca de tempo de recepção mais alta, e uma menor granularidade de marca de tempo de ajustar a pluralidade de marcas de tempo, para ajudar a aperfeiçoar a precisão da marca de tempo de recepção finalmente determinada do pacote de sincronização de relógio.
[0086] Opcionalmente, antes da geração, pelo aparelho de recepção, de um pacote de sincronização de relógio com base na pluralidade de blocos de dados, o método 700 ainda inclui a seguinte etapa:
[0087] S707. O aparelho de recepção apaga uma marca de tempo de recepção diferente da marca de tempo de recepção que corresponde ao primeiro PHY.
[0088] As marcas de tempo de recepção dos PHYs são as mesmas após o processamento de alinhamento. Portanto, uma marca de tempo de recepção de somente um PHY pode ser retida, para reduzir a ocupação de espaço de armazenamento.
[0089] Opcionalmente, o segundo bloco de dados é um bloco de dados que corresponde a um SFD do pacote de sincronização de relógio.
[0090] O SFD é um campo que é o primeiro a ser enviado e o primeiro a ser recebido no pacote de sincronização de relógio, e em uma ethernet preexistente, a amostragem de marca de tempo é executada utilizando o SFD como um ponto de referência. Portanto, a compatibilidade do método de sincronização de relógio na FlexE pode ser aperfeiçoada utilizando um bit que é o primeiro a ser recebido no período de recepção como um ponto de amostragem de marca de tempo .
[0091] Opcionalmente, o pacote de sincronização de relógio é carregado em uma carga de cliente da FlexE.
[0092] No método provido nesta modalidade, o pacote de sincronização de relógio é recebido utilizando a carga de cliente da FlexE, e este e o mesmo que um método de recepção de pacote de sincronização de relógio na ethernet preexistente, de modo que a compatibilidade do método de sincronização de relógio na FlexE pode ser aperfeiçoada. Além disso, em um cenário de conexão de direção de FlexE-FlexE, uma marca de tempo de envio é diretamente transmitida para um demux de FlexE. Comparado com um método para enviar uma marca de tempo utilizando um quadro superior na técnica anterior, nesta modalidade, o aparelho de envio não precisa extrair uma marca de tempo de envio de uma carga de cliente e adicionar a marca de tempo de envio a um quadro superior, e o aparelho de recepção não precisa extrair a marca de tempo de envio do quadro superior e adicionar a marca de tempo de envio à carga de cliente, para reduzir a complexidade lógica.
[0093] O acima descreve em detalhes de um exemplo de um método de envio e recepção de pacote de sincronização de relógio provido neste pedido. Pode ser compreendido que para implementar as funções acima, o aparelho de envio e o aparelho de recepção incluem estruturas de hardware e/ou módulos de software correspondentes para executar as funções. Uma pessoa versada na técnica deve facilmente estar ciente que as unidades e etapas de algoritmo nos exemplos descritos com referência às modalidades descritas nesta especificação podem ser implementadas por hardware ou uma combinação de hardware e software de computador neste pedido. Se uma função é executada por hardware ou hardware acionado por software de computador depende de aplicações específicas e restrições de projeto das soluções técnicas. Uma pessoa versada na técnica pode utilizar diferentes métodos para implementar as funções descritas para as aplicações específicas, mas não deve ser considerado que a implementação vá além do escopo deste pedido.
[0094] Neste pedido, o aparelho de envio e o aparelho de recepção podem ser divididos em unidades funcionais com base nos exemplos de método acima. Por exemplo, cada unidade de função pode ser obtida através de divisão com base em uma função correspondente, ou duas ou mais funções podem ser integradas em uma unidade de processamento. A unidade integrada pode ser implementada em uma forma de hardware, ou pode ser implementada em forma de uma unidade funcional de software. Deve ser notado que neste pedido, a divisão de unidade é esquemática e é meramente uma divisão de função lógica. Em implementação real, outro modo de divisão pode ser utilizado.
[0095] Quando uma unidade integrada é utilizada, a Figura 9 é um possível diagrama estrutural esquemático do aparelho de recepção na modalidade acima. Um aparelho de recepção 900 inclui uma unidade de processamento 902 e uma unidade de comunicações 903. A unidade de processamento 902 está configurada para controlar e gerenciar ações do aparelho de recepção 900. Por exemplo, a unidade de processamento 902 está configurada para suportar o aparelho de recepção 900 em executar S703 e/ou está configurada para outro processo da tecnologia descrita nesta especificação. A unidade de comunicações 903 está configurada para suportar a comunicação entre o aparelho de recepção 900 e um aparelho de envio e a comunicação entre módulos ou unidades no aparelho de recepção 900. O aparelho de recepção 900 pode ainda incluir uma unidade de armazenamento 901, configurada para armazenar um código de programa e dados do aparelho de recepção 900.
[0096] A unidade de processamento 902 controla a unidade de comunicações 903 para executar a seguinte operação: receber uma pluralidade de blocos de dados utilizando uma pluralidade de PHYs, onde a pluralidade de blocos de dados inclui uma pluralidade de blocos de dados dianteiros, o bloco de dados dianteiro é um bloco de dados que é o primeiro a chegar no aparelho de recepção nos blocos de dados transmitidos no PHY, e a pluralidade de blocos de dados dianteiros está em uma correspondência de um para um com a pluralidade de PHYs.
[0097] A unidade de processamento 902 executa as seguintes operações: executar amostragem de marca de tempo na pluralidade de blocos de dados recebida pela unidade de comunicações, para gerar uma pluralidade de marcas de tempo de recepção; alinhar a pluralidade de marcas de tempo de recepção utilizando uma primeira marca de tempo de recepção como uma referência, onde a primeira marca de tempo de recepção é uma marca de tempo de recepção que corresponde a um primeiro bloco de dados na pluralidade de marcas de tempo de recepção, o primeiro bloco de dados é um bloco de dados transmitido utilizando um primeiro PHY, e o primeiro PHY é um PHY que corresponde a um bloco de dados dianteiro que é o último a chegar no aparelho de recepção na pluralidade de blocos de dados dianteiros; gerar um pacote de sincronização de relógio com base na pluralidade de blocos de dados; e escrever um valor de uma segunda marca de tempo de recepção no pacote de sincronização de relógio, onde a segunda marca de tempo de recepção é uma marca de tempo de recepção que é de um segundo bloco de dados e que é determinada com base na pluralidade de marcas de tempo de recepção alinhadas, o segundo bloco de dados é um bloco de dados para enviar amostragem de marca de tempo na pluralidade de blocos de dados, e uma marca de tempo de envio do segundo bloco de dados é uma marca de tempo de envio do pacote de sincronização de relógio.
[0098] A unidade de processamento 902 pode ser um processador ou um controlador, por exemplo, pode ser uma unidade de processamento central (CPU), um processador de uso geral, um processador de sinal digital (DSP), um circuito integrado de aplicação específica (ASIC), uma rede de portas programáveis no campo (FPGA), ou outro dispositivo lógico programável, um dispositivo lógico de transistor, um componente de hardware, ou uma sua combinação. O processador pode implementar ou executar vários blocos lógicos, módulos, e circuitos exemplares descritos com referência ao conteúdo descrito neste pedido. Alternativamente, o processador pode ser uma combinação que implementa uma função de computação, por exemplo, uma combinação de um ou mais microprocessadores, ou uma combinação do DSP e um microprocessador. A unidade de comunicações 903 pode ser uma interface de comunicação ou similares. A unidade de armazenamento 901 pode ser uma memória.
[0099] Quando a unidade de processamento 902 é um processador, a unidade de comunicações 903 é um transceptor, e a unidade de armazenamento 901 é uma memória, o aparelho de recepção neste pedido pode ser uma NPU 1000 mostrada na Figura 10.
[00100] Referindo-se à Figura 10, a NPU 1000 inclui um processador 1002, uma interface de comunicações 1003, e uma memória 1001. À interface de comunicações 1003, o processador 1002, e a memória 1001 podem comunicar uns com os outros utilizando um percurso de conexão interno, para transmitir um sinal de controle e/ou um sinal de dados.
[00101] Pode ser claramente compreendido por uma pessoa versada na técnica que para uma fácil e breve descrição, para um processo de funcionamento específico do aparelhos e unidades acima, referir ao processo correspondente na modalidade de método acima, e detalhes não estão aqui descritos novamente.
[00102] O aparelho de recepção 900 ou a NPU 1000 provido neste pedido continuamente e periodicamente executa marca de tempo (isto é, executa amostragem de marca de tempo em) em blocos de dados recebidos por cada PHY, para gerar uma pluralidade de marcas de tempo de recepção, onde a pluralidade de marcas — de tempo de recepção inclui uma marca de tempo que corresponde a um bloco de dados (isto é, um segundo bloco de dados) para enviar amostragem de marca de tempo na pluralidade de blocos de dados; e alinha as marcas de tempo. Para ser específico, o aparelho de recepção 900 ou a NPU 1000 espera por um PHY (isto é, um primeiro PHY) que é o último a receber um bloco superior na pluralidade de PHYs, e ajusta, utilizando uma marca de tempo (isto é, uma primeira marca de tempo ) de um bloco de dados que é o primeiro a ser recebido pelo primeiro PHY após o primeiro PHY receber o bloco superior como uma referência, marcas de tempo de blocos de dados recebidos pelo outro PHY na pluralidade de PHYs, e utiliza a primeira marca de tempo como uma marca de tempo comum de blocos de dados que são os primeiros a serem recebidos por todos os PHYs após os PHYs receberem os blocos superiores, para alinhar tempos nos quais a pluralidade de blocos de dados chega no aparelho de recepção. A pluralidade de blocos de dados inclui os blocos de dados que correspondem ao pacote de sincronização de relógio. Após o pacote de sincronização de relógio ser restaurado, a marca de tempo de recepção que corresponde ao segundo bloco de dados pode ser determinada. A marca de tempo corrigi um desvio que ocorre entre uma pluralidade de blocos de dados de um mesmo cliente de FlexE após a pluralidade de blocos de dados chegar no aparelho de recepção.
[00103] O aparelho de envio ou o aparelho de recepção na modalidade de aparelho está completamente correspondendo ao aparelho de aparelho ou aparelho de recepção na modalidade de método. Um módulo correspondente executa uma etapa correspondente, por exemplo, um módulo de envio ou um transmissor executa uma etapa de envio na modalidade de método, um módulo de recepção ou um receptor executa uma etapa de recepção na modalidade de método, e etapas outras que a etapa de envio e a etapa de recepção podem ser executadas por um módulo de processamento ou um processador. Para uma função de um módulo específico, referir à modalidade de método correspondente. Detalhes não estão descritos novamente.
[00104] Nas modalidades deste pedido, os números de sequência dos processos acima não significam uma sequência de execução. À sequência de execução dos processos deve ser determinada com base em funções e lógica interna dos processos, e não deve ser considerada como qualquer limitação sobre o processo de implementação deste pedido.
[00105] Além disso, o termo "e/ou" nesta especificação é somente uma relação de associação para descrever objetos associados e representa que três relações podem existir. Por exemplo, A e/ou B podem representar os seguintes três casos: Somente A existe, tanto À quanto B existem e somente B existe. Além disso, o caractere "/" nesta especificação geralmente indica uma relação "ou" entre objetos associados.
[00106] As etapas de método ou algoritmo descritas com referência ao conteúdo descrito neste pedido podem ser implementadas por hardware, ou podem ser implementadas por um processador que executa uma instrução de software. A instrução de software pode incluir um módulo de software correspondente. O módulo do software pode estar armazenado em uma memória de acesso randômico (RAM), uma memória instantânea, uma memória somente de leitura (ROM), uma memória somente de leitura programável apagável (EPROM), uma memória somente de leitura programável eletricamente apagável (EPROM, EEPROM), um registro, um disco rígido, um disco rígido removível, uma memória somente de leitura de disco compacto (CD- ROM), ou qualquer outra forma de meio armazenamento bem conhecido na técnica. Por exemplo, um meio de armazenamento está acoplado a um processador, de modo que o processador possa ler as informações do meio de armazenamento ou escrever informações no meio de armazenamento. Certamente, o meio de armazenamento pode ser um componente do processador. O processador e o meio de armazenamento podem estar localizados no ASIC. Além disso, o ASIC pode estar localizado em um dispositivo de terminal. Certamente, o processador e o meio de armazenamento podem existir no aparelho de recepção como componentes discretos.
[00107] Todas ou algumas das modalidades acima podem ser implementadas utilizando software, hardware, firmware, ou qualquer sua combinação. Quando um software é utilizado para implementar as modalidades, = as modalidades podem ser implementadas completamente ou parcialmente em uma forma de um produto de programa de computador. O produto do programa de computador inclui uma ou mais instruções de computador. Quando a instrução de programa de computador é carregada e executada em um computador, o procedimento ou as funções de acordo com este pedido são todos ou parcialmente gerados. O computador pode ser um computador de uso geral, um computador dedicado, uma rede de computadores ou outro aparelho programável. A instrução de computador pode ser armazenada em um meio de armazenamento legível por computador ou pode ser transmitida utilizando o meio de armazenamento legível por computador. A instrução de computador pode ser transmitida de um website, computador, servidor ou centro de dados para outro website, computador, servidor ou centro de dados em um modo com fio (por exemplo, um cabo coaxial, uma fibra, ou uma linha de assinante digital (DSL)) ou sem fio (por exemplo, infravermelho, sem fio, ou microondas). O meio de armazenamento legível por computador pode ser qualquer meio disponível acessível por um computador ou um dispositivo de armazenamento de dados, tal como um servidor ou um centro de dados, que integra um ou mais meios utilizáveis. O meio disponível pode ser um meio magnético (por exemplo, um disco flexível, um disco rígido, ou uma fita magnética), um meio ótico (por exemplo, um disco versátil digital (DVD), um meio de semicondutor (por exemplo, uma unidade de estado sólido (SSD)), ou similares.
[00108] Os objetivos, soluções técnicas e efeitos benéficos deste pedido estão adicionalmente descritos em detalhes nas implementações específicas acima. Deve ser compreendido que as descrições acima são meramente implementações específicas deste pedido, mas não pretendem limitar o escopo de proteção deste pedido. Qualquer modificação, substituição equivalente, aperfeiçoamento ou similares feitos com base nas soluções técnicas deste pedido deverão cair dentro do escopo de proteção deste pedido.
Claims (12)
1. Método de sincronização de relógio, caracterizado pelo fato de compreender: receber, por um aparelho de recepção, uma pluralidade de blocos de dados utilizando uma pluralidade de módulos de camada física PHYs, em que a pluralidade de blocos de dados compreende uma pluralidade de blocos de dados dianteiros, o bloco de dados dianteiro é um bloco de dados que é o primeiro a chegar no aparelho de recepção nos blocos de dados transmitidos no PHY, e a pluralidade de blocos de dados dianteiros está em uma correspondência de um para um com a pluralidade de PHYs; executar, pelo aparelho de recepção, amostragem de marca de tempo na pluralidade de blocos de dados para gerar uma pluralidade de marcas de tempo de recepção; alinhar, pelo aparelho de recepção, a pluralidade de marcas de tempo de recepção utilizando uma primeira marca de tempo de recepção como uma referência, em que a primeira marca de tempo de recepção é uma marca de tempo de recepção que corresponde a um primeiro bloco de dados na pluralidade de marcas — de tempo de recepção, o primeiro bloco de dados é um bloco de dados transmitido utilizando um primeiro PHY, e o primeiro PHY é um PHY que corresponde a um bloco de dados dianteiro que é o último a chegar no aparelho de recepção na pluralidade de blocos de dados dianteiros; gerar, pelo aparelho de recepção, um pacote de sincronização de relógio com base na pluralidade de blocos de dados; e escrever, pelo aparelho de recepção, um valor de uma segunda marca de tempo de recepção no pacote de sincronização de relógio, em que a segunda marca de tempo de recepção é uma marca de tempo de recepção que é de um segundo bloco de dados e que é determinada com base na pluralidade de marcas de tempo de recepção alinhadas, o segundo bloco de dados é um bloco de dados para enviar amostragem de marca de tempo na pluralidade de blocos de dados, e uma marca de tempo de envio do segundo bloco de dados é uma marca de tempo de envio do pacote de sincronização de relógio.
2. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que o alinhamento, pelo aparelho de recepção, da pluralidade de marcas de tempo de recepção utilizando uma primeira marca de tempo de recepção como uma referência compreende: ajustar, pelo aparelho de recepção, valores da pluralidade de marcas de tempo de recepção na duração de um período de recepção utilizando a primeira marca de tempo “de recepção como uma referência, em que o período de recepção é um período de executar amostragem de marca de tempo na pluralidade de blocos de dados.
3. Método, de acordo com a reivindicação 2, caracterizado pelo fato de que a duração do período de recepção é igual à duração necessária pelo aparelho de recepção para receber dados de X bits, e X é um valor de uma largura de bit de barramento de dados do aparelho de recepção ou um menor valor em valores de larguras de bit de armazenamento de dados de uma porta de conversão serial para paralela do aparelho de recepção.
4. Método, de acordo com qualquer uma das reivindicações 1 a 3, caracterizado pelo fato de que antes da geração, pelo aparelho de recepção, do pacote de sincronização de relógio com base na pluralidade de blocos de dados, o método ainda compreende: apagar, pelo aparelho de recepção, uma marca de tempo de recepção diferente da tampa de marca de tempo de recepção que corresponde ao primeiro PHY.
5. Método, de acordo com qualquer uma das reivindicações 1 a 4, caracterizado pelo fato de que o segundo bloco de dados é um bloco de dados que corresponde a um início de delimitador de quadro SFD do pacote de sincronização de relógio.
6. Método, de acordo com qualquer uma das reivindicações 1 a5, caracterizado pelo fato de que o pacote de sincronização de relógio é carregado em uma carga de cliente de uma ethernet flexível FlexE.
7. Aparelho de sincronização de relógio, caracterizado pelo fato de compreender: uma unidade de processamento e uma unidade de comunicações, em que a unidade de comunicações está configurada para receber uma pluralidade de blocos de dados utilizando uma pluralidade de módulos de camada física PHYs, em que a pluralidade de blocos de dados compreende uma pluralidade de blocos de dados dianteiros, o bloco de dados dianteiro é um bloco de dados que é o primeiro a chegar em um aparelho de recepção nos blocos de dados transmitidos no PHY, e a pluralidade de blocos de dados dianteiros está em uma correspondência de um para um com a pluralidade de PHYs; e a unidade de processamento está configurada para: executar amostragem de marca de tempo na pluralidade de blocos de dados recebida pela unidade de comunicações, para gerar uma pluralidade de marcas de tempo de recepção; alinhar a pluralidade de marcas de tempo de recepção utilizando uma primeira marca de tempo de recepção como uma referência, em que a primeira marca de tempo de recepção é uma marca de tempo de recepção que corresponde a um primeiro bloco de dados na pluralidade de marcas de tempo de recepção, o primeiro bloco de dados é um bloco de dados transmitido utilizando um primeiro PHY, e o primeiro PHY é um PHY que corresponde a um bloco de dados dianteiro que é o último a chegar no aparelho de recepção na pluralidade de blocos de dados dianteiros; gerar um pacote de sincronização de relógio com base na pluralidade de blocos de dados; e escrever um valor de uma segunda marca de tempo de recepção no pacote de sincronização de relógio, em que a segunda marca de tempo de recepção é uma marca de tempo de recepção que é de um segundo bloco de dados e que é determinada com base na pluralidade de marcas de tempo de recepção alinhadas, o segundo bloco de dados é um bloco de dados para enviar amostragem de marca de tempo na pluralidade de blocos de dados, e uma marca de tempo de envio do segundo bloco de dados é uma marca de tempo de envio do pacote de sincronização de relógio.
8. Aparelho, de acordo com a reivindicação 7, caracterizado pelo fato de que a unidade de processamento está especificamente configurada para ajustar os valores da pluralidade de marcas de tempo de recepção na duração de um período de recepção utilizando a primeira marca de tempo de recepção como uma referência, em que o período de recepção é um período de executar amostragem de marca de tempo na pluralidade de blocos de dados.
9. Aparelho, de acordo com a reivindicação 8, caracterizado pelo fato de que a duração do período de recepção é igual à duração necessária pelo aparelho de recepção para receber dados de X bits, e X é um valor de uma largura de bit de barramento de dados do aparelho de recepção ou um menor valor em valores de larguras de bit de armazenamento de dados de uma porta de conversão serial para paralela do aparelho de recepção.
10. Aparelho, de acordo com qualquer uma das reivindicações 7 a 9, caracterizado pelo fato de que a unidade de processamento está ainda configurada para: apagar uma marca de tempo de recepção diferente da marca de tempo de recepção que corresponde ao primeiro PHY.
11. Aparelho, de acordo com qualquer uma das reivindicações 7 a 10, caracterizado pelo fato de que o segundo bloco de dados é um bloco de dados que corresponde a um início de delimitador de quadro SFD do pacote de sincronização de relógio.
12. Aparelho, de acordo com qualquer uma das reivindicações 7 a 11, caracterizado pelo fato de que o pacote de sincronização de relógio é carregado em uma carga de cliente de uma ethernet flexível FlexE.
uu = Zz uu 3 o ) Tr SS " " | WuS uw AS a | <á8õo8 2h o4= Í SH<2u 302 õ2 6 | = [e uu
E o g o
WU o o B o Bá a É wW aiõos ” Lzno4=> Sr<?u 3302" õ2 6 wu
E 2 wu = o
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2017/108417 WO2019084732A1 (zh) | 2017-10-30 | 2017-10-30 | 时钟同步的方法和装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| BR112020008501A2 true BR112020008501A2 (pt) | 2020-10-20 |
Family
ID=66333434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| BR112020008501-4A BR112020008501A2 (pt) | 2017-10-30 | 2017-10-30 | método e aparelho de sincronização de relógio |
Country Status (7)
| Country | Link |
|---|---|
| US (3) | US11108485B2 (pt) |
| EP (1) | EP3694140A4 (pt) |
| CN (2) | CN114944910A (pt) |
| AU (1) | AU2017437863B2 (pt) |
| BR (1) | BR112020008501A2 (pt) |
| CA (1) | CA3081109C (pt) |
| WO (1) | WO2019084732A1 (pt) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2017437863B2 (en) | 2017-10-30 | 2023-04-06 | Huawei Technologies Co., Ltd. | Clock synchronization method and apparatus |
| US11153191B2 (en) * | 2018-01-19 | 2021-10-19 | Intel Corporation | Technologies for timestamping with error correction |
| US11265096B2 (en) | 2019-05-13 | 2022-03-01 | Intel Corporation | High accuracy time stamping for multi-lane ports |
| CN112910588A (zh) * | 2019-11-19 | 2021-06-04 | 深圳市中兴微电子技术有限公司 | 以太网时间同步方法及装置 |
| CN112822125B (zh) * | 2020-04-08 | 2023-08-01 | 中兴通讯股份有限公司 | 一种业务流的传输方法、装置、设备及存储介质 |
| CN112929119B (zh) * | 2021-02-04 | 2021-10-01 | 烽火通信科技股份有限公司 | 分布式系统链路切换方法、装置、设备及存储介质 |
| CN115277870B (zh) * | 2021-04-14 | 2023-11-28 | 施耐德电气（中国）有限公司 | 通信数据处理装置和数据通信装置及对应方法、通信系统 |
| CN113143290B (zh) * | 2021-04-30 | 2024-01-19 | 西安臻泰智能科技有限公司 | 一种脑电装置的数据同步方法及脑电装置 |
| CN115834921A (zh) * | 2022-11-17 | 2023-03-21 | 北京奇艺世纪科技有限公司 | 视频处理方法、装置、服务器、存储介质及程序产品 |
Family Cites Families (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040005686A1 (en) * | 2002-03-07 | 2004-01-08 | Pharmacia Corporation | Crystalline structure of human MAPKAP kinase-2 |
| CN101523829A (zh) * | 2006-10-12 | 2009-09-02 | 皇家飞利浦电子股份有限公司 | 用于传感器网络中的时间同步的方法和系统 |
| CN101729180A (zh) * | 2008-10-21 | 2010-06-09 | 华为技术有限公司 | 精准时钟同步方法及系统、精准时钟频率/时间同步装置 |
| CN101771528B (zh) * | 2008-12-31 | 2013-08-07 | 华为技术有限公司 | 实现时钟同步的方法、装置和系统 |
| US8351437B2 (en) * | 2009-11-12 | 2013-01-08 | Sony Mobile Communications Ab | Stereo bit clock tuning |
| US20230040424A1 (en) * | 2009-12-22 | 2023-02-09 | View, Inc. | Localization of components in a component community |
| JP5560706B2 (ja) * | 2009-12-28 | 2014-07-30 | 富士通株式会社 | ノード装置 |
| US8571068B2 (en) * | 2010-01-05 | 2013-10-29 | Futurewei Technologies, Inc. | Network timing distribution and synchronization using virtual network delays |
| US8873588B2 (en) * | 2011-05-11 | 2014-10-28 | Vitesse Semiconductor Corporation | Network distributed packet-based synchronization |
| US9288777B2 (en) * | 2012-05-11 | 2016-03-15 | Apple Inc. | Methods and apparatus for synchronizing clock signals in a wireless system |
| US9396146B1 (en) * | 2012-06-18 | 2016-07-19 | Marvell International Ltd. | Timing-budget-based quality-of-service control for a system-on-chip |
| EP2864866A2 (en) * | 2012-06-22 | 2015-04-29 | Universität des Saarlandes | Method and system for displaying pixels on display devices |
| US8873589B2 (en) * | 2012-09-04 | 2014-10-28 | Khalifa University Of Science, Technology And Research | Methods and devices for clock synchronization |
| US9407733B1 (en) * | 2012-11-09 | 2016-08-02 | Marvell Israel (M.I.S.L) Ltd. | Time correction using extension fields |
| US9167058B2 (en) | 2013-03-18 | 2015-10-20 | Xilinx, Inc. | Timestamp correction in a multi-lane communication link with skew |
| CN104113517A (zh) * | 2013-04-22 | 2014-10-22 | 华为技术有限公司 | 时间戳生成方法、装置及系统 |
| CN104426631B (zh) * | 2013-09-06 | 2018-03-06 | 华为技术有限公司 | 对数据进行处理的方法及装置 |
| US9693325B1 (en) * | 2014-10-21 | 2017-06-27 | The United States Of America, As Represented By The Secretary Of The Navy | Method and apparatus for hybrid time synchronization based on broadcast sequencing for wireless ad hoc networks |
| US10637604B2 (en) * | 2014-10-24 | 2020-04-28 | Ciena Corporation | Flexible ethernet and multi link gearbox mapping procedure to optical transport network |
| US10298344B1 (en) * | 2015-03-06 | 2019-05-21 | Marvell International Ltd. | Systems and methods for indicating when frames egress a PHY module of a network device |
| US10135760B2 (en) * | 2015-06-30 | 2018-11-20 | Ciena Corporation | Flexible Ethernet chip-to-chip inteface systems and methods |
| EP3713158B1 (en) * | 2015-06-30 | 2022-02-09 | Ciena Corporation | Time transfer systems and methods over a stream of ethernet blocks |
| US10218823B2 (en) * | 2015-06-30 | 2019-02-26 | Ciena Corporation | Flexible ethernet client multi-service and timing transparency systems and methods |
| US10193688B2 (en) * | 2015-12-11 | 2019-01-29 | Ciena Corporation | Flexible Ethernet encryption systems and methods |
| US11277217B2 (en) * | 2015-06-30 | 2022-03-15 | Ciena Corporation | Flexible Ethernet switching systems and methods |
| US9800361B2 (en) * | 2015-06-30 | 2017-10-24 | Ciena Corporation | Flexible ethernet switching systems and methods |
| US9838290B2 (en) * | 2015-06-30 | 2017-12-05 | Ciena Corporation | Flexible ethernet operations, administration, and maintenance systems and methods |
| US10097480B2 (en) * | 2015-09-29 | 2018-10-09 | Ciena Corporation | Time transfer systems and methods over flexible ethernet |
| CN106411454B (zh) | 2015-07-30 | 2019-10-25 | 华为技术有限公司 | 用于数据传输的方法、发送机和接收机 |
| CN106612203A (zh) * | 2015-10-27 | 2017-05-03 | 中兴通讯股份有限公司 | 一种处理灵活以太网客户端数据流的方法及装置 |
| CN106788855B (zh) * | 2015-11-23 | 2018-12-07 | 华为技术有限公司 | 一种灵活以太网业务的光传送网承载方法及装置 |
| US10567352B2 (en) * | 2015-12-11 | 2020-02-18 | Ciena Corporation | Flexible ethernet encryption systems and methods |
| US9825696B2 (en) * | 2016-01-13 | 2017-11-21 | Ciena Corporation | Ethernet link state signaling for packet flows mapped into optical transport network with generic framing procedure |
| US10341020B2 (en) * | 2016-03-17 | 2019-07-02 | Avago Technologies International Sales Pte. Limited | Flexible ethernet logical lane aggregation |
| US10084592B2 (en) * | 2016-05-06 | 2018-09-25 | Futurewei Technologies, Inc. | Skew calculation in channel-bonded passive optical networks (PONs) |
| US10284414B2 (en) * | 2016-06-10 | 2019-05-07 | Khalifa University of Scence, Technology and Research | Systems and methods for estimating skew |
| JP2018046373A (ja) * | 2016-09-13 | 2018-03-22 | 富士通株式会社 | 伝送装置及び伝送方法 |
| CN106488550B (zh) * | 2016-12-20 | 2019-11-12 | 华为技术有限公司 | 确定终端与基站时钟时间偏差的方法与装置 |
| US10097339B1 (en) * | 2016-12-22 | 2018-10-09 | Amazon Technologies, Inc. | Time synchronization using timestamp exchanges |
| CN106850465B (zh) * | 2016-12-27 | 2019-10-25 | 深圳市海思半导体有限公司 | 一种Flex E数据交换方法及交换设备 |
| US10104148B2 (en) * | 2017-01-03 | 2018-10-16 | Globalfoundries Inc. | Nanosecond accuracy under precision time protocol for ethernet by using high accuracy timestamp assist device |
| US10627782B2 (en) * | 2017-01-06 | 2020-04-21 | The Trustees Of Princeton University | Global time server for high accuracy musical tempo and event synchronization |
| US10523352B2 (en) * | 2017-02-06 | 2019-12-31 | Valens Semiconductor Ltd. | Forward error correction for incomplete blocks |
| CN110337679B (zh) * | 2017-02-17 | 2021-12-31 | 日本电信电话株式会社 | 感测系统及时间戳校正方法 |
| US10887078B2 (en) * | 2017-07-11 | 2021-01-05 | Wind River Systems, Inc. | Device, system, and method for determining a forwarding delay through a networking device |
| AU2017437863B2 (en) * | 2017-10-30 | 2023-04-06 | Huawei Technologies Co., Ltd. | Clock synchronization method and apparatus |
| US11018789B2 (en) * | 2018-07-16 | 2021-05-25 | Khalifa University of Science and Technology | End-to-end transparent clocks and methods of estimating skew in end-to-end transparent clocks |
| US11646886B2 (en) * | 2019-06-28 | 2023-05-09 | Intel Corporation | Data offload and time synchronization for ubiquitous visual computing witness |
| US11544029B2 (en) * | 2020-02-21 | 2023-01-03 | Userful Corporation | System and method for synchronized streaming of a video-wall |
-
2017
- 2017-10-30 AU AU2017437863A patent/AU2017437863B2/en active Active
- 2017-10-30 CN CN202210351019.5A patent/CN114944910A/zh active Pending
- 2017-10-30 CA CA3081109A patent/CA3081109C/en active Active
- 2017-10-30 EP EP17930848.1A patent/EP3694140A4/en active Pending
- 2017-10-30 BR BR112020008501-4A patent/BR112020008501A2/pt unknown
- 2017-10-30 WO PCT/CN2017/108417 patent/WO2019084732A1/zh unknown
- 2017-10-30 CN CN201780094495.0A patent/CN111095860B/zh active Active
-
2020
- 2020-04-28 US US16/860,688 patent/US11108485B2/en active Active
-
2021
- 2021-08-16 US US17/403,131 patent/US11552721B2/en active Active
-
2022
- 2022-12-27 US US18/146,634 patent/US11843452B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CA3081109A1 (en) | 2019-05-09 |
| CA3081109C (en) | 2024-05-21 |
| CN111095860A (zh) | 2020-05-01 |
| US20200259578A1 (en) | 2020-08-13 |
| US20230138058A1 (en) | 2023-05-04 |
| CN114944910A (zh) | 2022-08-26 |
| US11108485B2 (en) | 2021-08-31 |
| US11552721B2 (en) | 2023-01-10 |
| WO2019084732A1 (zh) | 2019-05-09 |
| US11843452B2 (en) | 2023-12-12 |
| AU2017437863A1 (en) | 2020-05-21 |
| AU2017437863B2 (en) | 2023-04-06 |
| EP3694140A1 (en) | 2020-08-12 |
| CN111095860B (zh) | 2022-04-12 |
| US20210376943A1 (en) | 2021-12-02 |
| EP3694140A4 (en) | 2020-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| BR112020008501A2 (pt) | método e aparelho de sincronização de relógio | |
| BR112020007273A2 (pt) | método e aparelho para enviar e receber pacote de sincronização de relógio | |
| US10903929B2 (en) | Flexible ethernet group establishment method and device | |
| BR102012003342A2 (pt) | metodo para sincronizaÇço de uma estimativa local de tempo de rede global e metodo para classificar mensagens recebidas por um nà de recebimento | |
| JP5518191B2 (ja) | 光伝送網が時刻同期プロトコルをキャリングする方法及びシステム | |
| WO2019062227A1 (zh) | 数据传输方法、传输设备和传输系统 | |
| CN109787703B (zh) | 一种时间戳的修正方法、时钟同步方法及系统 | |
| BRPI1014797B1 (pt) | método de computação de percurso | |
| WO2022017509A1 (zh) | 带宽调整方法、业务传输方法、网络设备和可读存储介质 | |
| US20220200908A1 (en) | OTN transport over a leaf/spine packet network | |
| CN113037417B (zh) | 实现精确时间协议报文一步模式的方法、装置及存储介质 | |
| EP2068471A1 (en) | Method for emulating digital trunk TDM services over synchronous ethernet packets | |
| WO2018120549A1 (zh) | 以太网无源光网络时间戳处理方法和装置、存储介质 | |
| US8644347B2 (en) | Transporting optical data units in an optical transport network | |
| US20170093673A1 (en) | Transmission apparatus and transmission system | |
| EP3741059B1 (en) | Automatic clock phase synchronization in otn multi-chassis system with fail over mechanism |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| B350 | Update of information on the portal [chapter 15.35 patent gazette] |