ES2711928T3 - Dispositivos y procedimientos de intercalación y desintercalación - Google Patents

Abstract

Un dispositivo de transmisión, que comprende: un codificador de control de paridad de baja densidad, LDPC, que genera una palabra de código a partir de una cadena de datos usando un esquema de codificación de verificación de paridad de baja densidad cuasi-cíclica, QC-LDPC, estando compuesta la palabra de código de 45 bloques cíclicos, incluyendo cada bloque cíclico 360 bits; un intercalador que realiza una primera permutación y una segunda permutación en la palabra de código, dividiendo en la primera permutación los 45 bloques cíclicos en 15 secciones según una primera regla que se muestra en la Tabla 1, según una tasa de códigos del esquema de codificación QC-LDPC, incluyendo cada sección 3 bloques cíclicos, reorganizando así los 45 bloques cíclicos, reorganizando la segunda permutación los bits dentro de cada sección de acuerdo con una segunda regla, generando así 180 bloques de multiplexación espacial para cada sección, incluyendo cada bloque de multiplexación espacial 2 bits de cada uno de los 3 bloques cíclicos que constituyen la sección;**Tabla** un mapeador de constelaciones que modula cada bloque de multiplexación espacial para generar un símbolo complejo de cambio de fase en cuadratura, QPSK, y un símbolo complejo de modulación en cuadratura de amplitud 16, 16QAM; y un transmisor que transmite, en un intervalo de tiempo idéntico a una frecuencia idéntica, una señal generada a partir del símbolo complejo QPSK desde una primera antena y una señal generada a partir del símbolo complejo 16QAM desde una segunda antena, en el que una relación de la intensidad de transmisión de la primera antena a la intensidad de transmisión de la segunda antena es 1:1.

Description

DESCRIPCION

Dispositivos y procedimientos de intercalacion y desintercalacion

Campo tecnico

La presente invencion se refiere al campo de las comunicaciones digitales, y mas espedficamente a un procedimiento de intercalacion, un intercalador, un transmisor proporcionado con el intercalador, un procedimiento de desintercalacion que corresponde al procedimiento de intercalacion, un desintercalador que corresponde al intercalador y un receptor proporcionado con el desintercalador, que se usan en sistemas de codificacion y modulacion de bits intercalados (BICM) con codigos de comprobacion de paridad de baja densidad cuasi dclicos (QC-LDPC), modulacion por amplitud en cuadratura (QAM) y multiplexacion espacial para multiples antenas de transmision.

Antecedentes de la tecnica

En los ultimos anos, se han propuesto sistemas de comunicacion que incluyen un transmisor proporcionado con un codificador de codificacion y modulacion de bits intercalados (BICM) (por ejemplo Bibliografia Distinta de Patente 1). Un codificador de BICM realiza las siguientes etapas, por ejemplo:

(1 ) codificar bloques de datos usando, por ejemplo, codigos de comprobacion de paridad de baja densidad cuasi dclicos (QC-LDpC);

(2) intercalar bits de los bits de palabra de codigo obtenidos mediante la codificacion, que incluye intercalacion de paridad e intercalacion de columna-fila;

(3) demultiplexar palabras de codigo de bits intercalados para obtener palabras de constelacion. La demultiplexacion incluye el procesamiento equivalente a permutacion de columnas de una matriz intercaladora usada en la intercalacion de columna-fila cuando se adopta 16QAM, 64QAM o 256QAM, por ejemplo, como el esquema de modulacion; y

(4) mapear las palabras de constelacion en constelaciones.

Lista de citas

Bibliografia Distinta de Patente

[Bibliografia Distinta de Patente 1]

Documento ETSI EN 302735 VL2.1 (normas DVB-T2)

[Bibliografia Distinta de Patente 2]

Documento ETSI EN 302307 V1.2.1 (normas DVB-S2)

Sumario de la invencion

Problema tecnico

El rendimiento de recepcion de un sistema de comunicacion puede mejorarse mapeando apropiadamente los bits de la palabra de codigo, que estan basados en codigos de QC-LDPC, en palabras de constelacion.

De manera similar, en un sistema de comunicacion que incluye un transmisor proporcionado con un codificador de BICM que usa multiplexacion espacial, el rendimiento de recepcion del sistema de comunicacion puede mejorarse mapeando apropiadamente bits de palabra de codigo, que estan basados en codigos de QC-LDPC, en palabras de constelacion de un bloque de multiplexacion espacial.

La presente invencion tiene por objeto proporcionar un procedimiento de intercalacion, un intercalador, un transmisor proporcionado con el intercalador que se usa para aplicar permutacion de bits a bits de palabra de codigo basandose en codigos de QC-LDPC y mapear apropiadamente los bits de palabra de codigo en palabras de constelacion de bloques de multiplexacion espacial y mejorar de esta manera el rendimiento de recepcion de un sistema de comunicacion, un procedimiento de desintercalacion que corresponde al procedimiento de intercalacion, un desintercalador que corresponde al intercalador, y un receptor proporcionado con el desintercalador.

"Macro Interleaver Design for Bit Interleaved Coded Modulation with Low-Density Parity-Check Codes", Frank Kienle, et al., 11 de mayo de 2008, divulga un intercalador de bloque dclico para LDPC. En base a un esquema de modulacion dado, el intercalador de bloque dclico distribuye grupos de Nodos Variables del codigo LDPC a grupos de sfmbolos de constelacion.

"Quasi-Cyclic Low-Density Parity-Check Codes for Space-Time Bit-Interleaved Coded Modulation", Song-Nam Hong, et. al., 1 de octubre de 2008, divulga una construccion de codigos LDPC cuasi-dclico para ST-BICM.

El estandar IEEE para redes de area locales y metropolitanas, Parte 16: Interfaz aerea para sistemas de acceso inalambricos de banda ancha, 29 de mayo de 2009, divulga intercalacion de bloques y modulacion para WiMAX (IEEE 802.16).

Solucion al problema

Para solucionar los problemas anteriores, la presente invencion proporciona un dispositivo de transmision, un dispositivo de recepcion, un procedimiento de transmision y un procedimiento de recepcion, como se define mediante las reivindicaciones independientes adjuntas.

Efectos ventajosos de la invencion

Con el procedimiento de intercalacion anteriormente descrito, es posible mapear apropiadamente bits de palabra de codigo basandose en codigos de QC-LDPC en palabras de constelacion y mejorar de esta manera el rendimiento de recepcion de un sistema de comunicacion.

Breve descripcion de los dibujos

La Figura 1 es un diagrama de bloques de un transmisor general que realiza codificacion y modulacion de bits intercalados con multiplexacion espacial a traves de multiples antenas.

La Figura 2 es un diagrama de bloques de un codificador de codificacion y modulacion de bits intercalados para multiplexacion espacial.

La Figura 3 muestra una matriz de comprobacion de paridad de un codigo de QC-LDPC ejemplar con factor dclico Q = 8.

La Figura 4 muestra una definicion de codigo de LDPC de repetir-acumular ejemplar.

La Figura 5 muestra la parte de informacion de la matriz de comprobacion de paridad, y representa posicion de “1” unicamente para el primer bit en cada bloque dclico que corresponde a la Figura 4.

La Figura 6 muestra la matriz de comprobacion de paridad completa de la Figura 4, que contiene las entradas para todos los bits de informacion, asf como la parte de paridad en escalera.

La Figura 7 muestra la estructura cuasi-dclica de la matriz de comprobacion de paridad de la Figura 6.

La Figura 8 muestra la definicion del codigo de LDPC para una longitud de palabra de codigo de 16200 bits y tasa de codigo 5/15 (1/3).

La Figura 9 muestra la definicion del codigo de LDPC para una longitud de palabra de codigo de 16200 bits y tasa de codigo 6/15 (2/5).

La Figura 10 muestra la definicion del codigo de LDPC para una longitud de palabra de codigo de 16200 bits y tasa de codigo 7/15.

La Figura 11 muestra la definicion del codigo de LDPC para una longitud de palabra de codigo de 16200 bits y tasa de codigo 8/15.

La Figura 12 muestra la definicion del codigo de LDPC para una longitud de palabra de codigo de 16200 bits y tasa de codigo 9/15 (3/5).

La Figura 13 muestra la definicion del codigo de LDPC para una longitud de palabra de codigo de 16200 bits y tasa de codigo 10/15 (2/3).

La Figura 14 muestra la definicion del codigo de LDPC para una longitud de palabra de codigo de 16200 bits y tasa de codigo 11/15.

Las Figuras 15A a 15C muestran una constelacion 4-QAM (QPSK), una constelacion 16-QAM y una constelacion 64-QAM, respectivamente.

Las Figuras 16A a 16C son un diagrama de bloques de un mapeador de QAM para constelacion 4-QAM (QPSK), un diagrama de bloques de un mapeador de QAM para constelacion 16-QAM y un diagrama de bloques de un mapeador de QAM para constelacion 64-QAM, respectivamente.

La Figura 17 es una ilustracion esquematica de los diferentes niveles de robustez en un sfmbolo 8-PAM con codificacion de Gray.

La Figura 18A es una representacion esquematica de un sistema de multiplexacion espacial con 2 antenas y un numero de bits por bloque de multiplexacion espacial igual a 6.

La Figura 18B es una representacion esquematica de un sistema de multiplexacion espacial con 2 antenas y un numero de bits por bloque de multiplexacion espacial igual a 8.

La Figura 18C es una representacion esquematica de un sistema de multiplexacion espacial con 2 antenas y un numero de bits por bloque de multiplexacion espacial igual a 10.

La Figura 19 es un diagrama de bloques de un transmisor incluido en un sistema de comunicacion de acuerdo con una realizacion de la presente invencion.

La Figura 20 es un diagrama de bloques del codificador de BICM mostrado en la Figura 19.

La Figura 21 es un diagrama de bloques que muestra una estructura de ejemplo del intercalador de bits mostrado en la Figura 20.

La Figura 22A muestra un ejemplo de la funcion de permutacion de bits realizada mediante una unidad de permutacion de seccion mostrada en la Figura 21 cuando B = 6.

La Figura 22B muestra un ejemplo de la funcion de permutacion de bits realizada mediante una unidad de permutacion de seccion mostrada en la Figura 21 cuando B = 8.

La Figura 22C muestra un ejemplo de la funcion de permutacion de bits realizada mediante una unidad de permutacion de seccion mostrada en la Figura 21 cuando B = 10.

La Figura 23A muestra una operacion de ejemplo para permutacion de bits realizada mediante una unidad de permutacion de seccion mostrada en la Figura 22A.

La Figura 23B muestra una operacion de ejemplo para permutacion de bits realizada mediante una unidad de permutacion de seccion mostrada en la Figura 22B.

La Figura 23C muestra una operacion de ejemplo para permutacion de bits realizada mediante una unidad de permutacion de seccion mostrada en la Figura 22c .

La Figura 24A muestra una estructura de ejemplo del codificador de codificacion y modulacion de bits intercalados mostrado en la Figura 20 cuando B = 6.

La Figura 24B muestra una estructura de ejemplo del codificador de codificacion y modulacion de bits intercalados mostrado en la Figura 20 cuando B = 8.

La Figura 24C muestra una estructura de ejemplo del codificador de codificacion y modulacion de bits intercalados mostrado en la Figura 20 cuando B = l0.

La Figura 25 es un diagrama de bloques que muestra otra estructura de ejemplo del intercalador de bits mostrado en la Figura 20.

La Figura 26 es un diagrama de bloques que muestra una estructura de ejemplo del intercalador de bits mostrado en la Figura 25, cuando Q = 8, N = 12 y B = 6.

La Figura 27 muestra resultados de simulaciones de Monte-Carlo con desmapeo ciego e iterativo para tasa de codigo 8/15 y 8 bits por intervalo de canal.

Las Figuras 28A a 28C ilustran un procedimiento para encontrar permutaciones de QB optimas.

La Figura 29A muestra permutaciones de QB optimizadas para B = 6 y relacion de potencia de transmisor 1/1. La Figura 29B muestra permutaciones de QB optimizadas para B = 8 y relacion de potencia de transmisor 1/1. La Figura 29C muestra permutaciones de QB optimizadas para B = 10 y relacion de potencia de transmisor 1/1. La Figura 30A muestra permutaciones de QB optimizadas para B = 6 y relacion de potencia de transmisor 1/2. La Figura 30B muestra permutaciones de QB optimizadas para B = 8 y relacion de potencia de transmisor 1/2. La Figura 30C muestra permutaciones de QB optimizadas para B = 10 y relacion de potencia de transmisor 1/2. La Figura 31A muestra permutaciones de QB optimizadas para B = 6 y relacion de potencia de transmisor 1/4. La Figura 31B muestra permutaciones de QB optimizadas para B = 8 y relacion de potencia de transmisor 1/4. La Figura 31C muestra permutaciones de QB optimizadas para B = 10 y relacion de potencia de transmisor 1/4. La Figura 32 es un diagrama de bloques de un receptor incluido en un sistema de comunicacion de acuerdo con una realizacion de la presente invencion.

Descripcion de las realizaciones

Antecedentes de la invencion

La invencion solamente se define mediante las reivindicaciones adjuntas. Cualquier otra referencia a la(s) realizacion(es) que no caen dentro del alcance del objeto de las reivindicaciones debe entenderse como ejemplo(s) utiles para comprender la invencion.

La Figura 1 es un diagrama de bloques que muestra una estructura de un transmisor general 1000.

El transmisor 1000 incluye una unidad de procesamiento de entrada 1100, un codificador de codificacion y modulacion de bits intercalados (BICM) 1200, moduladores 1300-1 a 1300-2, conversores de aumento de frecuencia 1400-1 a 1400-2, amplificadores de potencia de frecuencia de radio (RF) 1500-1 a 1500-2, y antenas de transmision 1600-1 a 1600-2.

La unidad de procesamiento de entrada 1100 formatea a flujos de bits de entrada relacionados con un servicio de difusion en bloques de una longitud predeterminada. Estos bloques se denominan tramas de banda base.

El codificador de BICM 1200 convierte las tramas de banda base en una pluralidad de flujos de datos que consisten en valores complejos. El numero de flujos de datos es igual al numero de antenas.

Cada flujo se procesa adicionalmente mediante una cadena de modulacion, que comprende al menos los moduladores 1300-1 a 1300-2, los conversores de aumento de frecuencia 1400-1 a 1400-2 y el amplificador de potencia de RF 1500-1 a 1500-2, y se emite desde las antenas de transmision 1600-1 a 1600-2.

Cada uno de los moduladores 1300-1 a 1300-2 realiza procesamiento tal como modulacion de Multiplexacion por Division de Frecuencia Ortogonal (OFDM) en la entrada desde el codificador de BICM 1200, e incluye normalmente intercalacion de tiempo y frecuencia para diversidad aumentada.

Los conversores de aumento de frecuencia 1400-1 a 1400-2 realizan respectivamente conversion de frecuencia en la entrada desde los moduladores 1300-1 a 1300-2 desde la banda base digital a RF analogica.

Cada uno de los amplificadores de potencia de RF 1500-1 a 1500-2 realiza amplificacion de potencia en la entrada desde los conversores de aumento de frecuencia 1400-1 a 1400-2, respectivamente.

Lo siguiente describe los detalles del codificador de BICM 1200 mostrado en la Figura 1, con referencia a la Figura La Figura 2 es un diagrama de bloques del codificador de BICM 1200 mostrado en la Figura 1 para multiplexacion espacial.

El codificador de BICM 1200 incluye un codificador de LDPC 1210, un intercalador de bits, 1220, un demultiplexor 1230, mapeadores de QAM 1240-1 a 1240-2, y un codificador de multiplexacion espacial (SM) 1250.

El codificador de LDPC 1210 codifica los bloques de entrada, es decir tramas de banda base, usando codigos de LDPC, para obtener una palabra de codigo, y emite la palabra de codigo al intercalador de bits 1220.

El intercalador de bits 1220 realiza intercalacion de bits en los bits de cada palabra de codigo de LDPC, y emite el codigo de bits intercalados al demultiplexor 1230.

El demultiplexor 1230 demultiplexa la palabra de codigo de bits intercalados en dos flujos de bits, y emite los flujos de bits a los mapeadores de Q^a M 1240-1 a 1240-2.

Cada uno de los mapeadores de QAM 1240-1 a 1240-2 mapea una pluralidad de palabras de constelacion que constituyen el flujo de bits de entrada en una pluralidad de sfmbolos complejos, y emite los sfmbolos al codificador de SM 1250 que es opcional. Cada palabra de constelacion indica uno de una pluralidad de puntos de constelacion de una constelacion predefinida usada para mapeo de constelacion de la palabra de constelacion. Observese que cada uno de B1 y B2 en la Figura 2 indica el numero de bits de una palabra de constelacion.

El codificador de SM 1250 normalmente se proporciona para multiplicar el vector de dos senales de entrada complejas por una matriz cuadrada ortogonal.

Los componentes del codificador de BICM 1200 en la Figura 2 se explicaran ahora en mas detalle.

Lo siguiente describe la codificacion de LDPC.

El codificador de LDPC 1210 codifica tramas de banda base de acuerdo con un codigo de LDPC especificado para obtener una palabra de codigo. La presente invencion esta espedficamente disenada para codigos de bloque de LDPC con estructura de paridad en escalera, como se encuentra en las normas DVB-S2, DVB-T2 y DVB-C2.

Observese que “DVB-S2” significa “Difusion de Video Digital - Satelite de Segunda Generacion”, “DVB-T2” significa “Difusion de Video Digital - Terrestre de Segunda Generacion”, y “DVB-C2” significa “Difusion de Video Digital -Cable de Segunda Generacion”.

El codigo de bloque de LDPC se explicara ahora en mas detalle.

Un codigo de bloque de LDPC es un codigo de correccion de errores lineal que se define completamente mediante su matriz de comprobacion de paridad (PCM), que es una matriz dispersa binaria que representa la relacion de los bits de palabra de codigo (tambien denominados como nodos de bits o nodos variables) a las comprobaciones de paridad (tambien denominadas como nodos de comprobacion). Las columnas y las filas de la PCM corresponden a los nodos variables y a los de comprobacion respectivamente. Las relaciones de los nodos variables a los nodos de comprobacion se representan mediante las entradas “1” en la PCM. Observese que los nodos de comprobacion se indican mediante CN.

Los codigos de LDPC tienen variaciones, y una de las cuales son los codigos de comprobacion de paridad de baja densidad cuasi dclicos (QC-LDPC). Los codigos de QC-LDPC tienen una estructura que los hace particularmente adecuados para implementacion de hardware. De hecho, la mayona, si no todas las normas, usan hoy en dfa codigos de QC-LDPC. La PCM de un codigo de QC-LDPC tiene una estructura especial que consiste en matrices circulantes. Una matriz circulante es una matriz cuadrada en la que cada fila es un desplazamiento dclico de la fila anterior con una posicion, y puede tener una, dos o mas diagonales plegadas.

El tamano de cada matriz circulante es Q*Q, donde Q se denomina como el factor dclico del codigo de LDPC. Una estructura cuasi dclica de este tipo permite que se procesen Q nodos de comprobacion en paralelo, que es evidentemente ventajoso para implementacion de hardware eficaz.

La PCM de un codigo de QC LDPC tiene Q*M filas y Q*N columnas, consistiendo una palabra de codigo en N bloques de Q bits. Un bloque de Q bits se denomina como un bloque cuasi dclico o simplemente bloque dclico a lo largo de todo este documento y se abrevia como QB.

La Figura 3 muestra una PCM ejemplar de un codigo de QC-LDPC cuando M = 6, N = 18 y Q = 8. En cada una de la Figura 3, y las Figuras 5-7 descritas mas adelante, cada uno de los cuadrados mas pequenos representa una entrada de la PCM, donde las entradas negras corresponden a “1” y el resto corresponde a “0”.

La PCM mostrada en la Figura 3 tiene matrices circulantes con una o dos diagonales plegadas. El codigo de QC-LDPC que corresponde a la PCM mostrada en la Figura 3 codifica un bloque de 8*12 = 96 bits a una palabra de codigo de 8*18 = 144 bits, que tiene por lo tanto una tasa de codigo de 96/144 = 2/3.

El codigo en la Figura 3 pertenece a una familia especial de codigos de QC-LDPC denominados codigos de comprobacion de paridad de baja densidad cuasi dclicos de repetir y acumular (RA QC-LDPC). Los codigos RA QC-LDPC son bien conocidos por su facilidad para codificar y se encuentran en un gran numero de normas, tales como las normas de DVB de segunda generacion: DVB-S2, DVB-T2 y DVB-C2. La parte del lado izquierdo de la PCM corresponde a la parte de informacion. La parte del lado derecho de la PCM corresponde a la parte de paridad, y las entradas “1” en esta parte estan dispuestas en una estructura en escalera.

Observese que “DVB” significa “Difusion de Video Digital”.

A continuacion, se analizara la definicion de los codigos RA QC LDPC usados en la familia de normas DVB-S2, DVB-T2 y DVB-C2, como se introduce en la Seccion 5.3.2 y Anexos B y C de la norma DVB-S2 ETSI EN 302307, V1.2.1 (Agosto de 2009), que es la Bibliograffa Distinta de Patente 2. En esta familia de normas el factor dclico Q es 360.

Cada codigo de QC LDPC se define completamente mediante una tabla que contiene, para el primer bit de cada bloque dclico en la parte de informacion, los indices basados en cero de los nodos de comprobacion a los que el bit esta conectado. Estos indices se denominan como “direcciones de los acumuladores de bits de paridad” en la norma DVB-S2.

La Figura 4 muestra una tabla que corresponde, por ejemplo, al codigo de QC LDPC de la Figura 3. Observese que los valores de la columna de Qb en la Figura 4 enumeran indices de bloques dclicos de unicamente la parte de informacion de la PCM. En el ejemplo de la Figura 4, los indices de los nodos de comprobacion para el primer bit en el bloque ciclico QB1 son “13”, “24”, “27”, “31” y “47”.

La Figura 5 muestra la parte de informacion de la PCM y representa posiciones de “1” unicamente para el primer bit en cada bloque ciclico de la Figura 4. Por ejemplo, con respecto al primer bit en el bloque ciclico Q^b - las entradas de matriz de CN13, CN24, CN27, CN31 y CN47 son “1”.

La matriz de comprobacion de paridad completa de la Figura 4, que contiene las entradas para todos los bits de informacion, asf como la parte de paridad en escalera, se muestra en la Figura 6.

En cada bloque dclico, para los otros bits de informacion (excluyendo el primer bit en el bloque dclico), los indices de CN se calculan con la siguiente formula 1:

[Formula 1] '

iq = Oo <7 x M ) % { Q x M )

donde q es el mdice de bit (0...Q-1) en un bloque dclico; iq es el mdice de CN para el bit q; i0 es uno de los indices de los nodos de comprobacion para el primer bit en la Figura 4; M es el numero de bloques dclicos en la parte de paridad, es decir 6 en este ejemplo de la Figura 6; Q*M es el numero de bits de paridad, es decir 48 en este ejemplo de la Figura 6; y % indica el operador modulo.

Para revelar la estructura cuasi dclica de la matriz de comprobacion de paridad en la Figura 6, se aplica la siguiente permutacion calculada con la siguiente formula 2 a las filas de la PCM, mostrandose la matriz resultante en la Figura 7. La permutacion calculada mediante la formula 2 se denomina como permutacion de fila a lo largo de todo este documento:

[Form ula2].. .

j - ( i % M ) x Q + f lo o r ( i / M )

donde i y j son los indices basados en cero de los CN no permutados y los permutados, respectivamente, M es el numero de bloques dclicos en la parte de paridad, Q es el numero de bits de cada bloque dclico, % indica el operador modulo, y floor (i/M) es una funcion que devuelve el mayor entero que es igual a o menor que i/M.

Puesto que no se aplica la permutacion de fila a los bits (es decir, las columnas no se permutan), la definicion de codigo de LDPC no cambia. Sin embargo, la parte de paridad de la matriz de comprobacion de paridad resultante no es cuasi dclica. Para hacerla cuasi dclica, debe aplicarse una permutacion especial calculada con la siguiente formula 3 a los bits de paridad unicamente. Observese que la permutacion calculada con la siguiente formula 3 se denominara como permutacion de paridad o intercalacion de paridad a lo largo de todo este documento.

[Formula 3]

j = (z% Q) x M + floor (i / Q )

donde i y j son los indices basados en cero de los bits de paridad no permutados y permutados, respectivamente, M es el numero de bloques cmlicos en la parte de paridad, Q es el numero de bits de cada bloque cmlico, % indica el operador modulo, y floor (i/Q) es una funcion que devuelve el mayor entero que es igual a o menor que i/Q.

Esta permutacion calculada con la formula 3 no cambia la definicion de codigo de QC LDPC. Ademas, esta permutacion se considerara como parte del proceso de codificacion de LDPC a partir de ahora.

A continuacion, introducimos los siete codigos de QC LDPC que se especificaran mediante la futura norma DVB-NGH, que esta ahora bajo desarrollo y se pretende para recepcion terrestre de servicios de video digital en dispositivos portatiles. NGH significa portatil de la siguiente generacion.

La norma DVB-NGH especificara siete codigos de QC LDPC. Todos los codigos tienen un factor dclico Q = 360 y N = 45 bloques dclicos por palabra de codigo. La longitud de la palabra de codigo es por lo tanto 16200 bits. Se definen las siguientes tasas de codigo mediante la norma DVB-Ng H: 5/15 (1/3), 6/15 (2/5), 7/15, 8/15, 9/15 (3/5), 10/15 (2/3) y 11/15. Las definiciones de estos siete codigos de QC LDPC se proporcionan en las tablas mostradas en las Figuras 8 a 14, respectivamente, en el formato introducido en la Figura 4 anterior.

Observese que puesto que el proceso de codificacion de LDPC que usa los codigos de QC LDPC mostrados en las Figuras 8 a 14 es sustancialmente el mismo que el proceso descrito en la norma DVB-S2, se asume que los expertos en la materia entienden el proceso.

En este punto, el proceso de codificacion de LDPC realizado mediante el codificador de LDPC 1210 se describe espedficamente en el formato descrito en la norma DVB-S2, con referencia a la Figura 8, como un ejemplo.

El codificador de LDPC codifica sistematicamente un bloque de informacion (introducido desde el codificador de LDPC) i de tamano Kldpc en un codigo de LDPC c de tamano de Nldpc, como en la formula 4 a continuacion.

[Formula 4]

donde /0,/v",/Kidpc-1 : bits de informacion

p0,pv,pwwpc - Kdpc-1: bits de paridad

Observese que los parametros (Nldpc, Kldpc) para el codigo de QC LDPC con tasa de codigo 5/15 son (16200, 5400). La tarea del codificador de LDPC 1210 es calcular los bits de paridad Nldpc-Kldpc para cada bloque de Kldpc bits de informacion. El procedimiento es como se muestra a continuacion.

En primer lugar, se inicializan los bits de paridad como se muestra en la formula 5.

[Formula 5]

El primer bit de informacion i0 se acumula en cada direccion de bit de paridad especificada en la primera fila (cada mdice de nodo de comprobacion) de la Figura 8. Mas espedficamente, se realizan las operaciones de la Ecuacion 3. Para ser espedficos, se realiza el calculo en la siguiente formula 6.

[Formula 6]

P 4\6z=P4\6®h)

Pl56QrP2560® k

P l9 12~ P29 12© %

£3112= #3112©^)

P i2 \6 = P l2 \$ k >

P 4\56=P 4 \ s $ k )

P496Sr=P496 S©^)

/ ?6405= /7640^®^0

/ ?6723= /?6723©fy

7^ 6912:=/ 7691

P & 593 = P & 59 ^ k )

. /&909^^ 90S©*0

donde, el sfmbolo © significa XOR.

Para los siguientes 359 bits de informacion im (m = 1,2, ..., 359), im se acumula en cada direccion de bit de paridad {x (m mod 360) x q}mod (Nldpc-Kldpc). Observese que x indica la direccion del acumulador de bit de paridad que corresponde al primer bit de informacion io, y q es una constante dependiente de la tasa de codigo 5/15. El valor de q se proporciona mediante q = (Nldpc-Kldpc) / 360 = (16200 - 5400) / 360=30.

Para el 361-esimo bit de informacion i360, las direcciones de los acumuladores de bits de paridad se proporcionan en la segunda fila de la Figura 8. De una manera similar, para los siguientes 359 bits de informacion im (m = 361, 362, ...

719), las direcciones de los acumuladores de bits de paridad se proporcionan mediante {x (m mod 360) x q} mod (Nldpc - Kldpc). Observese que x indica la direccion del acumulador de bit de paridad para el 360-esimo bit de informacion i360, es decir las entradas en la segunda fila de la Figura 8.

De una manera similar, para cada grupo de 360 nuevos bits de informacion, se usa una nueva fila a partir de la Figura 8 para encontrar las direcciones de los acumuladores de bits de paridad.

Despues de que todos los bits de informacion se hayan agotado, los bits de paridad final se obtienen como sigue. Realizar secuencialmente las operaciones de la formula 7 empezando con i = 1.

[Formula 7]

Pt = P i ® Pi-i , i = U 2 ,--,N ldpe - K ldpc ^{- 1}

donde, el sfmbolo © significa XOR.

Contenido final de pi (i = 0, 1, ... Nldpc - Kldpc -1) es igual al bit de paridad pi.

Observese que la misma descripcion como se ha proporcionado anteriormente en el ejemplo referido a la Figura 8 es aplicable a las Figuras 9 a 14, sustituyendo simplemente los valores de las entradas en cada fila de la Figura 8 con aquellos de las Figuras 9 a 14.

Ademas, en el caso de la Figura 9 (tasa de codigo 2/5), los parametros (Nldpc, Kldpc) para el codigo de QC LDPC son (16200, 6480) y q = 27. En el caso de la Figura 10 (tasa de codigo 7/15), los parametros (Nldpc, Kldpc) para el codigo de QC LDPC son (16200, 7560) y q = 24. En el caso de la Figura 11 (tasa de codigo 8/15), los parametros (Nldpc, Kldpc) para el codigo de QC LDPC son (16200, 8640) y q = 21. En el caso de la Figura 12 (tasa de codigo 9/15), los parametros (Nldpc, Kldpc) para el codigo de QC LDPC son (16200, 9720) y q = 18. En el caso de la Figura 13 (tasa de codigo 10/15), los parametros (Nldpc, Kldpc) para el codigo de QC LDPC son (16200, 10800) y q = 15. En el caso de la Figura 14 (tasa de codigo 11/15), los parametros (Nldpc, Kldpc) para el codigo de QC LDPC son (16200, 11880) y q = 12.

Aunque la descripcion anterior de los codigos de QC LDPC cumple con la notacion de DVB-S2, de acuerdo con la notacion de DVB-T2 o DVB-NGH, q anteriormente mencionado se escribe, por ejemplo, como Qldpc.

El codificador de LDPC 1120 realiza las operaciones de la siguiente formula 8 en la palabra de codigo obtenida a partir de la codificacion. Sean X y u los bits de los bits de paridad no permutados y permutados respectivamente:

[Formula 8] .

En la formula 8, Kldpc indica el numero de bits de informacion de una palabra de codigo de QC LDPC y los bits de informacion no estan intercalados. El factor dclico Q de la matriz de comprobacion de paridad es 360. Observese que Qldpc=(Nldpc-Kldpc)/360=30 para tasa de codigo 5/15, mientras que Qldpc = 27 para tasa de codigo 2/5, Qldpc = 24 para tasa de codigo 7/15, Qldpc = 21 para tasa de codigo 8/15, Qldpc = 18 para tasa de codigo 9/15, Qldpc = 15 para tasa de codigo 10/15, y Qldpc = 12 para tasa de codigo 11/15.

Lo siguiente describe brevemente los bloques dclicos que constituyen el codigo de QC LDPC en este documento, y los indices de los bloques dclicos. La palabra de codigo de QC LDpC permutada (la palabra de codigo de QC LDPC cuyos bits de paridad estan permutados) se agrupa secuencialmente en bloques compuestos de Q bits, es decir, 360 bits empezando desde uo en la formula 8. Tales bloques son los bloques dclicos de la palabra de codigo de QC LDPC. Posteriormente, los indices “1”, “2” y asf sucesivamente se asignan secuencialmente a los bloques dclicos empezando desde u0.

Lo siguiente describe la codificacion para multiplexacion espacial.

La presente invencion trata espedficamente con sistemas de multiplexacion espacial con dos antenas de transmision. En un sistema de este tipo, se transmiten dos sfmbolos de QAM complejos, indicados mediante s1 y s2 en la Figura 2, en el mismo intervalo de canal. En caso de modulacion de OFDM, un intervalo de canal se representa mediante una celda de OFDM, que se define como una subportadora en un sfmbolo de OFDM. Los dos sfmbolos de QAM complejos forman un par de multiplexacion espacial (SM).

Los dos sfmbolos de QAM complejos en un par de SM pueden transmitirse sin codificar, es decir cada uno a traves de su propia antena, o puede aplicarse una etapa de codificacion de multiplexacion espacial adicional mediante el codificador de SM 1250, como se muestra en la Figura 2, en la cual los dos sfmbolos de QAM complejos s1 y s2 se codifican conjuntamente para producir dos sfmbolos complejos x1 y x2. La codificacion de SM consiste normalmente en multiplicar el vector [s1 s2] por una matriz generadora compleja 2 x 2 G, como se muestra mediante la siguiente formula 9:

[Formula 9]

Lo siguiente describe el mapeo de QAM.

La presente invencion trata espedficamente con el caso cuando ambos sfmbolos de QAM complejos de un par de SM (s-i, s2) tienen constelaciones de QAM de modulacion por amplitud en cuadratura cuadradas. Las dos constelaciones de QAM cuadradas no son necesariamente del mismo tamano.

Se obtiene un sfmbolo de QAM modulando independientemente los componentes real e imaginario usando modulacion de amplitud por pulso (PAM), correspondiendo cada punto en la constelacion a una unica combinacion de bits.

Las Figuras 15A-15C muestran los tres tipos de constelaciones de QAM cuadradas pertinentes a la presente invencion: 4-QAM, 16-QAM y 64-QAM.

En las constelaciones de QAM cuadradas, los componentes real e imaginario tienen la misma modulacion de PAM. Para ser espedficos, en el caso de la constelacion 4-QAM, los componentes real e imaginario tienen la misma modulacion 2-PAM, en el caso de la constelacion 16-QAM, los componentes real e imaginario tienen la misma modulacion 4-PAM, y en el caso de la constelacion 64-QAM, los componentes real e imaginario tienen la misma modulacion 8-PAM.

La presente invencion supone tambien que el mapeo PAM tiene una codificacion de Gray, como se muestra en las Figuras 15A-15C.

Las Figuras 16A-16C muestran los mapeadores de QAM correspondientes para las tres constelaciones de QAM cuadradas mostradas en las Figuras 15A-15C.

Como se muestra en las Figuras 16A-16C, cada mapeador QAM consiste en dos mapeadores de PAM independientes, codificando cada uno el mismo numero de bits.

La Figura 16A muestra un diagrama de bloques de un mapeador de QAM para la constelacion QPSK (4-QAM). Un mapeador de QAM 1240A incluye dos mapeadores de PAM 1241A y 1245A independientes para la constelacion 2-PAM, uno para la parte real y el otro para la parte imaginaria. Cada uno de los mapeadores de PAM 1241A y 1245A codifica un bit, y por lo tanto el mapeador de QAM 1240A codifica dos bits en total.

La Figura 16B muestra un diagrama de bloques de un mapeador de QAM para la constelacion 16-QAM. Un mapeador de QAM 12408 incluye dos mapeadores de PAM 1241B y 1245B independientes para la constelacion 4-PAM, uno para la parte real y el otro para la parte imaginaria. Cada uno de los mapeadores de PAM 1241B y 1245B codifica dos bits, y por lo tanto el mapeador de QAM 1240B codifica cuatro bits en total.

La Figura 16C muestra un diagrama de bloques de un mapeador de QAM para la constelacion 64-QAM. Un mapeador de QAM 1240C incluye dos mapeadores de PAM 1241C y 1245C independientes para la constelacion 8-PAM, uno para la parte real y el otro para la parte imaginaria. Cada uno de los mapeadores de PAM 1241C y 1245C codifica tres bits, y por lo tanto el mapeador de QAM 1240C codifica seis bits en total.

Los bits codificados en un sfmbolo de PAM tienen diferentes niveles de robustez (fiabilidades) cuando se desmapea el sfmbolo de PAM recibido en el receptor. Esto es un hecho bien conocido y se ilustra en la Figura 17 para un sfmbolo de 8-PAM con codificacion de Gray. Los diferentes niveles de robustez resultan del hecho de que la distancia entre las dos particiones definidas mediante un bit (0 o 1) es diferente para cada uno de los tres bits. La fiabilidad de un bit es proporcional a la distancia media entre las dos particiones definidas para ese bit. En el ejemplo mostrado en la Figura 17, el bit bi tiene el nivel de robustez mas bajo (fiabilidad), el bit b2 tiene el segundo nivel de robustez mas bajo (fiabilidad), y el bit b3 tiene el nivel de robustez mas alto (fiabilidad).

Observese que, la constelacion 4-QAM tiene un nivel de robustez, la constelacion 16-QAM tiene dos niveles de robustez y la constelacion 64-QAM tiene tres niveles de robustez.

En cada constelacion de QAM cuadrada (por ejemplo, las constelaciones de QAM cuadradas que corresponden a las Figuras 16A-16C), b1, Re y bi, im (i = 1, ...) tienen el mismo nivel de robustez, y el nivel de robustez (fiabilidad) de bi+1,Rey bi+1,im (i = 1 , ...) es mayor que el nivel de robustez (fiabilidad) de bi,Re, bi,im.

Antes de la transmision, los sfmbolos de QAM se normalizan en potencia multiplicandolos con un factor de escala K. El valor de K es: (i) sqrt(2) para QPSK (4-QAM), (ii) sqrt(10) para 16-QAM, y (iii) sqrt(42) para 64-QAM, donde sqrt(x) es una funcion que devuelve la rafz cuadrada de x. Observese que multiplicar los sfmbolos de QAM con un factor de escala K se realiza mediante el mapeador de QAM.

A partir de ahora indicamos el numero de bits en los dos sfmbolos de QAM de un par de SM mediante B1 y B2 respectivamente. Puesto que las constelaciones de QAM son cuadradas, B1 y B2 son pares. A continuacion, los bits codificados en una constelacion de QAM se denominaran como una palabra de constelacion, y los bits codificados en un par de constelacion de SM se denominaran como una palabra de multiplexacion espacial (SM), o un bloque de multiplexacion espacial (SM).

Un aspecto adicional pertinente a la presente invencion es que, puesto que un sfmbolo de QAM cuadrada consiste en dos sfmbolos de PAM independientes, los bits codificados en un sfmbolo de QAM pueden agruparse en pares que tienen la misma robustez.

Lo siguiente describe las configuraciones en DVB-NGH.

El perfil de multiplexacion espacial de la norma DVB-NGH soportara las tres configuraciones de SM mostradas en la Tabla 1. Las configuraciones de SM se definen para la combinacion de tamanos de sfmbolo de QAM de dos sfmbolos de QAM complejos S1 y S2. Observese que el numero de bits de un intervalo de canal (el numero de bits de un bloque de SM) coincide con la suma de bits de constelaciones de QAM usadas para generar los dos sfmbolos de QAM complejos S1 y S2 (la suma de bits de palabras de constelacion que constituyen el bloque de SM). De acuerdo con la norma DVB-NGH, para cada una de las tres configuraciones de SM hay tres relaciones diferentes de la potencia de transmision aplicada a las dos antenas de transmision, en concreto, relacion de potencia de transmision 1/1, 1/2 y 1/4.

[Tabla 1]

Observese que la relacion de potencia de transmision es una relacion de potencia de transmision del s^bolo complejo x1 a la potencia de transmision del sfmbolo complejo x2 (potencia de transmision del sfmbolo complejo x1 / potencia de transmision del sfmbolo complejo X2), que se emite desde el codificador de SM 1250. La matriz generadora G usada mediante el codificador de SM 1250 ajusta la relacion de potencia de transmision.

La matriz generadora G del codificador de SM 1250 tiene la siguiente expresion generica, mostrada en la formula 10:

La fase 9 (k) es una fase variable que cambia para cada intervalo de canal. Los parametros p, 0, y a pueden cambiar en la version final de la norma. Sus valores concretos no son pertinentes a la presente invencion. Lo que es importante es el tamano de QAM en cada antena de transmision para las tres configuraciones y las relaciones de potencia de transmision.

Lo siguiente describe la intercalacion realizada en los bits de una palabra de codigo de LDPC.

Normalmente, los bits de una palabra de codigo de LDPC tienen diferentes niveles de importancia, y los bits de una constelacion tienen diferentes niveles de robustez. Un mapeo directo, es decir, no intercalado, de los bits de la palabra de codigo de LDPC a los bits de constelacion conduce a un rendimiento suboptimo. Para evitar tal degradacion de rendimiento los bits de palabra de codigo necesitan intercalarse antes de mapearse en constelaciones.

Para intercalar los bits de palabra de codigo de LDPC, el intercalador de bits 1220 y el demultiplexor 1230 se usan entre el codificador de LDPC 1210 y los mapeadores de QAM 1240-1 a 1240-2, como se ilustra en la Figura 2. Disenando cuidadosamente el intercalador de bits 1220 y el demultiplexor 1230, puede conseguirse una asociacion optima entre los bits de la palabra de codigo de LDPC y los bits codificados mediante la constelacion, que conduce a mejora del rendimiento de recepcion. Una medida tfpica del rendimiento es la tasa de errores de bits (BER) o la tasa de errores de bloques (BLER) como una funcion de la relacion de senal a ruido (SNR).

Los diferentes niveles de importancia de los bits de una palabra de codigo de LDPC resultan principalmente del hecho de que no todos los bits estan implicados en el mismo numero de comprobaciones de paridad. En cuantas mas comprobaciones de paridad (nodos de comprobacion) este implicado un bit de palabra de codigo (nodo variable), mas importante es ese bit en el proceso de decodificacion de LDPC iterativo. Una razon adicional es el hecho de que los nodos variables tienen diferentes conectividades en los ciclos en la representacion de grafo de Tanner del codigo de LDPC, por lo que los bits de palabra de codigo pueden tener diferentes niveles de importancia incluso cuando los bits de palabra de codigo estan implicados en el mismo numero de comprobaciones de paridad. Estos aspectos son bien entendidos en la tecnica. Como una regla general, el nivel de importancia de un nodo variable aumenta con el numero de nodos de comprobacion a los que esta conectado.

En el caso particular de codigos de QC-LDPC, todos los bits en un bloque dclico de Q bits tienen la misma importancia puesto que todos de ellos estan implicados en el mismo numero de comprobaciones de paridad y tienen la misma conectividad a los ciclos en el grafo de Tanner.

Por lo tanto, para mejorar el rendimiento de recepcion, la presente invencion proporciona un procedimiento para mapear los bits de una palabra de codigo de QC LDPC a dos palabras de constelacion que constituyen un bloque de SM.

[Realizacion 1]

Una realizacion de la presente invencion proporciona un procedimiento de intercalacion para intercalar los bits de una palabra de codigo basandose en codigos de QC-LDPC (palabra de codigo de QC-LDPC) mientras se aseguran las siguientes condiciones:

(A1) los Bt bits de cada s^bolo de QAM se mapean a exactamente Bt/2 bloques dclicos de la palabra de codigo de QC-LDPC de tal manera que cada uno de los Bt/2 bloques dclicos esta asociado con bits de la misma robustez; y

(A2) los T sfmbolos de QAM (por ejemplo, dos sfmbolos de QAM) de un bloque de multiplexacion espacial (SM) se mapean en diferentes bloques dclicos de la palabra de codigo de QC-LDPC.

En otras palabras:

(B1) cada palabra de constelacion (el numero de bits Bt) esta compuesta de bits desde Bt/2 diferentes bloques dclicos de la palabra de codigo de QC-LDPC;

(B2) cada par de bits de palabra de constelacion que tienen la misma robustez esta compuesto de bits desde el mismo bloque dclico; y

(B3) palabras de constelacion para diferentes antenas estan compuestas de bits desde diferentes bloques dclicos.

Un bloque de SM esta compuesto de bits desde B/2 bloques dclicos.

Un bloque de SM consiste en B bits, y consiste en T palabras de constelacion.

La t en Bt son indices de antenas (indices de palabras de constelacion en un bloque de SM).

Como se ha descrito anteriormente, los bloques dclicos del codigo de QC-LDPC predeterminado tienen diferentes niveles de importancia. El nivel de importancia de un bloque dclico depende del numero de nodos de comprobacion conectados a los bits (nodos variables) que constituyen el bloque dclico. Por lo tanto, el rendimiento de la transmision puede mejorarse coincidiendo el nivel de importancia del bloque dclico con el nivel de robustez de bits de una palabra de constelacion en la que esta mapeado el bloque dclico. Especialmente, un bit del bloque dclico que tiene el nivel de importancia mas alto necesita mapearse en un bit de la palabra de constelacion que tiene el nivel de robustez mas alto. En contraste, un bit del bloque dclico que tiene el nivel de importancia mas bajo necesita mapearse en un bit de la palabra de constelacion que tiene el nivel de robustez mas bajo.

Cuando el numero de antenas de transmision es dos (las palabras de constelacion del bloque de SM son dos), el mapeo de los bits de la palabra de codigo de QC LDPC en las dos palabras de constelacion que constituyen el bloque de SM (palabra de SM) se explicara a continuacion. La presente invencion esta optimizada espedficamente para y funciona junto con un mapeo de este tipo.

Los bits de los codigos de QC LDPC se mapean a dos palabras de constelacion que constituyen el bloque de SM de manera que:

(C1) cada palabra de SM esta compuesta de los bits desde (B1 B2) / 2 diferentes bloques dclicos de la palabra de codigo,

(C2) cada par de bits de palabra de SM que se codifican en el mismo sfmbolo de QAM y tienen la misma robustez estan compuestos de bits desde el mismo bloque dclico, y

(C3) las palabras de constelacion para diferentes antenas de transmision estan compuestas de bits desde diferentes bloques dclicos.

Espedficamente, los Q*B/2 bits de los B/2 bloques dclicos se mapean a Q/2 bloques de multiplexacion espacial. En este caso, los B/2 bloques dclicos se denominan como una seccion.

Una configuracion de este tipo se muestra en las Figuras 18A a 18C para un sistema de multiplexacion espacial con dos antenas y un numero de bits por bloque de multiplexacion espacial igual a 6, 8 y 10 respectivamente. Los bits del grupo de bordes gruesos pertenecen al mismo bloque de SM. En estos ejemplos los parametros de LDPC son: el factor dclico Q = 8, y el numero de bloques dclicos por palabra de codigo N = l5.

Para los casos donde N no es un multiplo de B/2, es decir B = 8 en los ejemplos anteriores, la palabra de codigo no puede dividirse en secciones de B/2 bloques dclicos cada una. Por lo tanto, la palabra de codigo se divide en (i) un grupo de X bloques dclicos, donde X es el resto de N dividido por B/2 (este grupo se denomina en lo sucesivo como “grupo restante”), y (ii) un grupo de una o mas secciones consistiendo cada una en B/2 bloques dclicos. El mapeo para el grupo restante no es un objeto de la presente invencion. Una opcion es realizar el mapeo secuencialmente. Para los casos donde N es un multiplo de B/2, es decir B = 6 y 10 en los ejemplos anteriores, la palabra codificada puede dividirse en una o mas secciones de B/2 bloques dclicos cada una.

<Transmisor>

Lo siguiente describe un transmisor incluido en un sistema de comunicacion de acuerdo con una realizacion de la presente invencion, con referencia a los dibujos.

La Figura 19 es un diagrama de bloques de un transmisor 100 de acuerdo con una realizacion de la presente invencion. El transmisor 100 incluye una unidad de procesamiento de entrada 110, un codificador de codificacion y modulacion de bits intercalados (BICM) 120, moduladores (OFDM) 130-1 a 130-4, conversores de aumento de frecuencia 140-1 a 140-2, amplificadores de potencia de RF 150-1 a 150-2, y antenas de transmision 160-1 a 160-2. Excepto por el codificador de BICM 120, cada componente realiza sustancialmente el mismo procesamiento que el componente correspondiente del transmisor 1000 mostrado en la Figura 1, y se omiten las descripciones detalladas. Lo siguiente describe en detalle el codificador de BICM 120 mostrado en la Figura 19, con referencia a la Figura 20. La Figura 20 es un diagrama de bloques del codificador de BICM 120 mostrado en la Figura 19 para multiplexacion espacial.

El codificador de BICM 120 incluye un codificador de LDPC 121, un intercalador de bits 122, un demultiplexor 123, mapeadores de QAM 124-1 a 124-4, y un codificador de multiplexacion espacial (SM) 125. Excepto por el intercalador de bits 122 y el demultiplexor 123, cada componente realiza sustancialmente el mismo procesamiento que el componente correspondiente del codificador de BICM 1200 mostrado en la Figura 2.

El codificador de LDPC 121 genera una palabra de codigo usando codigos de LDPC y emite la palabra de codigo al intercalador de bits 122. La palabra de codigo generada mediante el codificador de LDPC 121 consiste en N bloques dclicos, y cada bloque cfclico consiste en Q bits.

Por ejemplo, el codificador de LDPC 121 usa, como un codigo de QC LDPC, los codigos de QC LDPC mostrados en las Figuras 8 a 14. En este caso, Q = 360 y N = 45.

El intercalador de bits 122 recibe la palabra de codigo desde el codificador de LDPC 121, e intercala los bits de la palabra de codigo recibida. El demultiplexor 123 demultiplexa los bits intercalados de la palabra de codigo (es decir, divide los bits en una pluralidad de secuencias de bits, y aplica permutacion a las secuencias de bits), y mapea los bits en palabras de constelacion. El intercalador de bits 122 y el demultiplexor 123 realizan su procesamiento respectivo en uno o todos los bits de la palabra de codigo de LDPC para satisfacer las condiciones (A1) y (A2) (en concreto, las condiciones (B1), (B2) y (b3), cuando T = 2, condiciones (C1), (C2) y (C3)).

Cada uno de los mapeadores de QAM 124-1 a 124-2 mapea las palabras de constelacion proporcionadas mediante el demultiplexor 123 en sfmbolos de QAM complejos. El codificador de SM 125 realiza codificacion para multiplexacion espacial en los sfmbolos de QAM complejos proporcionados mediante los mapeadores de QAM 124­ 1 a 124-2.

Lo siguiente explica un ejemplo del intercalador de bits 122 mostrado en la Figura 20, con referencia a la Figura 21. La Figura 21 es un diagrama de bloques que muestra una estructura de ejemplo del intercalador de bits 122 mostrado en la Figura 20.

En el caso del intercalador de bits 122 cuya estructura de ejemplo se muestra en la Figura 21, N bloques dclicos se dividen en (i) un grupo de una o mas secciones consistiendo cada una en B/2 bloques dclicos y (ii) un grupo de X bloques dclicos, donde X es el resto de N dividido por B/2 (es decir, el grupo restante). Cuando N es un multiplo de B/2, no existen grupo restante.

Por ejemplo, cuando N = 15, Q = 8, B = 6, que es el caso que corresponde al caso mostrado en la Figura 18A, el numero de los bloques dclicos asociados con una seccion es B/2 = 3, el numero de los bloques de SM es Q/2 = 4, y el numero de las secciones es 5.

Cuando N = 15, Q = 8, B = 8, que es el caso que corresponde al caso mostrado en la Figura 18B, el numero de los bloques dclicos asociados con una seccion es B/2 = 4, el numero de los bloques de SM es Q/2 = 4, el numero de las secciones es 3, y el numero de los bloques dclicos en el grupo restante es 3.

Cuando N = 15, Q = 8, B = 10, que es el caso que corresponde al caso mostrado en la Figura 18C, el numero de los bloques dclicos asociados con una seccion es B/2 = 5, el numero de los bloques de SM es Q/2 = 4, y el numero de las secciones es 3.

El intercalador de bits 122, cuya estructura de ejemplo se muestra en la Figura 21, incluye las unidades de permutacion de seccion 122-1, 122-2, 122-3 y asf sucesivamente, para cada seccion. Cuando N no es un multiplo de B/2, algunos bloques dclicos no pertenecen a ninguna seccion. Con respecto a tales bloques dclicos, en concreto los bloques que no pertenecen a ninguna seccion, no puede realizarse permutacion de bits o realizarse de acuerdo con una regla de permutacion dada.

Cada una de las unidades de permutacion de seccion 122-1, 122-2, 122-3 y asf sucesivamente emiten Q*(B/2) bits de los B/2 bloques dclicos despues de aplicarlas permutacion de bits de modo que Q bits del bloque dclico QB se mapean a dos bits de cada uno de los Q/2 bloques de SM. A continuacion, el demultiplexor 123 emite las palabras de constelacion despues de aplicar permutacion de bits para cada bloque de SM de modo que dos bits en el mismo bloque dclico en cada bloque de SM se mapean a dos bits que tienen la misma robustez en la misma palabra de constelacion. Las unidades de permutacion de seccion 122-1, 122-2, 122-3 y asf sucesivamente pueden operar independientemente entre su No es necesario que se proporcione una unidad de permutacion de seccion para cada seccion. Puede usarse un numero menor de unidades de permutacion de seccion que el numero de secciones usadas mediante un esquema de division de tiempo.

Lo siguiente explica una operacion de ejemplo de una unidad de permutacion de seccion mostrada en la Figura 21 cuando Q = 8 y B = 6, 8 o 1o, con referencia a las Figuras 22A a 22c y las Figuras 23A a 23C.

La Figura 22A muestra un ejemplo de la funcion de permutacion de bits realizada mediante una unidad de permutacion de seccion cuando Q = 8 y B = 6. La Figura 23A muestra una operacion de ejemplo para permutacion de bits realizada mediante la unidad de permutacion de seccion mostrada en la Figura 22A.

Como se muestra en la Figura 22A, la unidad de permutacion de seccion 122-1A aplica permutacion de bits a los bits de entrada de modo que los bits de los tres (es decir B/2 = 3) bloques dclicos QB1 a QB3 se mapean a los bits de cuatro (es decir Q/2 = 4) bloques de SM SMB1 a SMB4.

Para aplicar permutacion de bits a los bits de entrada mostrados en la Figura 22A, la unidad de permutacion de seccion 122-1A realiza el procesamiento que es equivalente, por ejemplo, a intercalacion de columna-fila como se muestra en la Figura 23A, mediante el cual la unidad de permutacion de seccion 122-1A escribe bits a nivel de filas en una matriz intercaladora que tiene Q columnas y B/2 filas (= ocho columnas y tres filas) y lee bits a nivel de columnas desde la matriz intercaladora. En la Figura 23A, y en las Figuras 23B a 23C que se describiran mas adelante, el orden de escritura de bits se representa mediante una flecha de puntos, y el orden de lectura de bits se representa mediante una flecha en negrita.

La Figura 22B muestra un ejemplo de la funcion de permutacion de bits realizada mediante una unidad de permutacion de seccion cuando Q = 8 y B = 8. La Figura 23B muestra una operacion de ejemplo para permutacion de bits realizada mediante la unidad de permutacion de seccion mostrada en la Figura 22B.

Como se muestra en la Figura 22B, la unidad de permutacion de seccion 122-1B aplica permutacion de bits a los bits de entrada de modo que los bits de los cuatro (es decir B/2 = 4) bloques dclicos QB1 a QB4 se mapean a los bits de cuatro (es decir Q/2 = 4) bloques de SM SMB1 a SMB4.

Para aplicar permutacion de bits a los bits de entrada mostrados en la Figura 22B, la unidad de permutacion de seccion 122-1B realiza el procesamiento que es equivalente a intercalacion de columna-fila como se muestra en la Figura 23C por ejemplo, mediante el cual la unidad de permutacion de seccion 122-1B escribe bits a nivel de filas en una matriz intercaladora que tiene Q columnas y B/2 filas (= ocho columnas y cuatro filas) y lee bits a nivel de columnas desde la matriz intercaladora.

La Figura 22C muestra un ejemplo de la funcion de permutacion de bits realizada mediante una unidad de permutacion de seccion cuando Q = 8 y B = 10. La Figura 23C muestra una operacion de ejemplo para permutacion de bits realizada mediante la unidad de permutacion de seccion mostrada en la Figura 22C.

Como se muestra en la Figura 22C, la unidad de permutacion de seccion 122-1C aplica permutacion de bits a los bits de entrada de modo que los bits de los cinco (es decir B/2 = 5) bloques dclicos QB1 a QB5 se mapean a los bits de cuatro (es decir Q/2 = 4) bloques de SM SMB1 a SMB4.

Para aplicar permutacion de bits a los bits de entrada mostrados en la Figura 22C, la unidad de permutacion de seccion 122-1C realiza el procesamiento que es equivalente a intercalacion de columna-fila como se muestra en la Figura 23C por ejemplo, mediante el cual la unidad de permutacion de seccion 122-1C escribe bits a nivel de filas en una matriz intercaladora que tiene Q columnas y B/2 filas (= ocho columnas y cinco filas) y lee bits a nivel de columnas desde la matriz intercaladora.

Cada unidad de permutacion de seccion descrita con referencia a las Figuras 22A a 22C y a las Figuras 23A a 23C puede generalizarse como sigue.

Los bits de entrada a la unidad de permutacion de seccion son los bits de los bloques dclicos QBe/2*i+1 a QBe/2*i+B/2, y los bits de salida a la unidad de permutacion de seccion son los bits de los bloques de SM SMBQ/2*i+1 a SMBQ/2*i+Q/2. La unidad de permutacion de seccion realiza el procesamiento que es equivalente a intercalacion de columna-fila, mediante el cual la unidad de permutacion de seccion escribe bits a nivel de filas en una matriz intercaladora que tiene Q columnas y B/2 filas, y los lee a nivel de columnas desde la matriz intercaladora. Observese que Q es un factor dclico, y B es el numero de bits de un bloque de SM.

Lo siguiente describe operaciones de ejemplo realizadas mediante el intercalador de bits, el demultiplexor y la trayectoria del mapeador de QAM del codificador de BICM 120 mostrado en la Figura 20, con referencia a las Figuras 24A a 24C. Se supone que el numero de antenas de transmision (es decir el numero de palabras de constelacion para cada bloque de SM) es dos.

La Figura 24A muestra una estructura de ejemplo del intercalador de bits, el demultiplexor y la trayectoria del mapeador de QAM de un codificador de BICM cuando B = 6.

Las palabras de codigo de QC LDPC generadas mediante el codificador de LDPC (no representado en esta figura.

Vease la Figura 20) incluido en el codificador de BICM 120A se alimentan al intercalador de bits 122A, que incluye la unidad de permutacion de seccion descrita con referencia a la Figura 22A y la Figura 23A. Los bits de las palabras de codigo de QC LDPC se intercalan mediante el intercalador de bits 122A, y las palabras de codigos con los bits intercalados se alimentan al demultiplexor 123A.

En el ejemplo mostrado en la Figura 24A, el demultiplexor 123A aplica permutacion de bits a los bits yi a y6 para disponerlos en el orden de yi, y4, y2, y3, y5, y6. Como resultado, los bits (yi, y4) se mapean a la palabra de constelacion C^a (bi, Re, bi, im) y los bits (y2, y3, y5, y6) se mapean a la palabra de constelacion C^b (bi, Re, b2, Re, bi, im, b2, Im).

El mapeador 4-QAM i24A-i mapea las palabras de constelacion Ca, en concreto (bi, Re, bi, im), a los sfmbolos complejos (Re, Im) usando dos mapeadores 2-PAM. En contraste, el mapeador i 6-QAM i24A-2 mapea las palabras de constelacion C^b, en concreto (bi, Re, b2, Re, bi, im, b2, im), a los s^bolos complejos (Re, Im) usando dos mapeadores 4-PAM.

El codificador de SM i25A realiza codificacion para multiplexacion espacial en los sfmbolos complejos si, s2 para generar las senales de transmision xi y X2.

La Figura 24B muestra una estructura de ejemplo del intercalador de bits, el demultiplexor y la trayectoria del mapeador de QAM de un codificador de BICM cuando B = 8.

Las palabras de codigo de QC LDPC generadas mediante el codificador de LDPC (no representado en esta figura.

Vease la Figura 20) incluidas en el codificador de BICM i20B se alimentan al intercalador de bits i22B, que incluye la unidad de permutacion de seccion descrita con referencia a la Figura 22B y la Figura 23B. Los bits de las palabras de codigo QC LDPC se intercalan mediante el intercalador de bits i22B, y las palabras de codigo con los bits intercalados se alimentan al demultiplexor i23B.

En el ejemplo mostrado en la Figura 24B, el demultiplexor i23B aplica permutacion de bits a los bits yi a ye para disponerlos en el orden de yi, y2, y5, ya, y3, y4 y7, ye. Como resultado, los bits (yi, y2, y5, ya) se mapean a la palabra de constelacion C^a (bi,Re, b2,Re, bi,im, b2,im) y los bits (y3, y4, y7, ye) se mapean a la palabra de constelacion C^b (bi,Re, b2,Re, bi im, b2,Im).

Los mapeadores i 6-QAM i24B-i y i24B-2 mapean la palabra de constelacion C^a, C^b (bi, Re, b2, Re, bi, im, b2, Im) al s^bolo complejo (Re, Im) usando dos mapeadores 4-PAm , respectivamente.

El codificador de SM i25B realiza codificacion para multiplexacion espacial en los sfmbolos complejos si y s2 para generar las senales de transmision xi y x2.

La Figura 24C muestra una estructura de ejemplo del intercalador de bits, el demultiplexor y la trayectoria del mapeador de QAM de un codificador de BICM cuando B = i0.

Las palabras de codigo de QC LDPC generadas mediante el codificador de LDPC (no representado en esta figura.

Vease la Figura 20) incluidas en el codificador de BICM i20C se alimentan al intercalador de bits i22C, que incluye la unidad de permutacion de seccion descrita con referencia a la Figura 22C y la Figura 23C. Los bits de las palabras de codigo de QC LDPC se intercalan mediante el intercalador de bits i22C, y las palabras de codigo con los bits intercalados se alimentan al demultiplexor i23C.

En el ejemplo mostrado en la Figura i3C, el demultiplexor i23C aplica permutacion de bits a los bits yi a yio para disponerlos en el orden de yi, y2, ya, y7, y3, y4, y5, ye, yg, yio. Como resultado, los bits (yi, y2, ya, y7) se mapean a la palabra de constelacion C^a (bi, Re, b2, Re, bi, im, b2, im), y los bits (y3, y4, y5, constelacion CB(bi,Re, b2,Re, b3,Re, bi,im, b2,Im, b3,Im).

El mapeador i 6-QAM i24C-i mapea las palabras de constelacion C^a, en concreto (bi, Re, b2, Re, bi, im, b2, im), a los s^bolos complejos (Re, Im) usando dos mapeadores 4-PAM. En contraste, el mapeador 64-QAM i24C-2 mapea las palabras de constelacion Cb, en concreto (bi,Re, b2,Re, b3,Re, bi,im, b2,im, b3,im), a los s^bolos comple usando dos mapeadores e-PAM.

El codificador de SM i25C realiza codificacion para multiplexacion espacial en los sfmbolos complejos si y s2 para generar las senales de transmision xi y x2.

Cada demultiplexor descrito con referencia a las Figuras 24A a 24C puede generalizarse como sigue. En este punto, se supone que el numero de bits de un bloque de SM es B, el numero de antenas (palabras de constelacion) es T, el numero de bits de una palabra de constelacion Ci es Bi = 2*Fi. En este punto, i indica el mdice de una antena (palabra de constelacion) y es un numero entero que cae en el intervalo de i a T.

Cuando Li = Li-i Fi-i (donde Li = 0), el demultiplexor aplica permutacion de bits a los bits de entrada de modo que

i5

los bits (yLi+i, yLi+2, ... , yLi+Fi, yB/2+Li+i, yB/2+Li+2, ... , yB/2+Li+Fi) se mapean a la palabra de constelacion Ci.

[Realizacion 2]

En la realizacion 2, se hace la descripcion de un intercalador de bits con una estructura diferente del intercalador de bits 122 descrito en la realizacion 1. Observese que en la realizacion 2, los elementos constituyentes que realizan sustancialmente el mismo procesamiento que el procesamiento realizado mediante los elementos constituyentes de la realizacion 1 se indican con los mismos signos de referencia, y se omite una descripcion de los mismos.

La Figura 25 es un diagrama de bloques que muestra otra estructura de ejemplo del intercalador de bits que pertenece a la realizacion de la presente invencion. Un intercalador de bits 300 mostrado en la Figura 25 incluye la unidad de permutacion de bloque dclico 310 ademas de la estructura del intercalador de bits 122 mostrado en la Figura 21.

La Figura 26 muestra como un ejemplo de un intercalador de bits mostrado en la Figura 25, cuando Q = 8, N = 12 y

B = 6. Sin embargo, un codigo de LDPC consiste en N = 12 bloques dclicos QB1, ..., QB12 con Q = 8 bits cada uno.

Los bits del codigo de LDPC se mapean a 16 bloques de SM SMB1, SMB2, ..., SMB16 que tienen 6 bits cada uno.

El intercalador de bits 300 mostrado en la Figura 25 realiza permutacion que consiste en al menos dos etapas de la palabra de codigo de QC LDPC, e incluye la unidad de permutacion de bloque dclico 310 y las unidades de permutacion de seccion 122-1, 122-2 y asf sucesivamente.

En una primera etapa, el intercalador de bits 300 aplica una permutacion de bloque dclico a la palabra de codigo de

QC LDPC para reorganizar la secuencia de N bloques dclicos que constituyen el codigo de QC LDPC, sin afectar a la secuencia de los bits en cada bloque dclico. La primera etapa se realiza mediante la unidad de permutacion de bloque dclico 310.

En una segunda etapa, el intercalador de bits 300 mapea los bits de la palabra de codigo de QC LDPC permutada (palabra de codigo de LDPC con los bloques dclicos mezclados) a bloques de SM. Tal mapeo se implementa dividiendo la palabra de codigo de QC LDPC en una pluralidad de secciones de manera que los bits de la palabra de codigo de QC LDPC se mapean a los bloques de SM en una base seccion por seccion. Observese que la segunda etapa se realiza mediante las unidades de permutacion de seccion 122-1,122-2, y asf sucesivamente. Los bits mapeados a los bloques de SM mediante el intercalador de bits 300 se demultiplexan mediante el demultiplexor 123 (vease la Figura 20), y posteriormente, se mapean a una pluralidad de las palabras de constelacion de los bloques de SM.

Cada seccion esta compuesta preferentemente de B/2 bloques dclicos de manera que pueden cumplirse las condiciones (i) y (ii) anteriores.

El inventor se ha dado cuenta que el rendimiento del sistema de comunicacion puede mejorarse para un codigo de LDPC dado optimizando la permutacion del bloque dclico, es decir, eligiendo una permutacion de bloque dclico que coincida bits de constelacion de diferentes fiabilidades con bloques dclicos de diferentes niveles de importancia.

El mapeo de bloques dclicos a bits de palabras de constelacion, sin embargo, no es sencillo. Encontrar permutaciones de bloques dclicos optimizadas es un proceso que lleva mucho tiempo ya que no se conocen soluciones analfticas hasta ahora. El procedimiento usado para encontrar las permutaciones de bloque dclico optimizadas desveladas en la presente invencion consiste en las siguientes etapas, que se aplican para cada una de las 3 x 3 x 7 = 63 configuraciones, usando la formula (numero de B) x (numero de relaciones de potencia de transmision) x (numero de tasas de codigo).

Como una etapa preliminar, se generan varias (10...100) permutaciones de QB aleatorias no restringidas. Para estas permutaciones de bloques dclicos, se realizan simulaciones de Monte-Carlo con desmapeo ciego e iterativo para generar las representaciones BLER frente a SNR correspondientes. La Figura 27 muestra 20 representaciones de este tipo para la tasa de codigo 8/15 y B = 8 bits por intervalo de canal. La Figura 27 muestra tambien en lmeas en negrita resultados de simulacion para la permutacion optimizada encontrada aplicando las etapas desveladas en la presente invencion.

El inventor descubrio que optimizar la permutacion de QB para desmapeo ciego da como resultado rendimiento suboptimo con desmapeo iterativo y viceversa. Encontrar permutaciones que sean buenas para ambos tipos de desmapeo sigue siendo una tarea desafiante.

Es por lo tanto un objeto de la presente invencion presentar permutaciones de bloques dclicos que tengan buen rendimiento con tanto desmapeo ciego como iterativo.

A partir de la etapa preliminar, puede determinarse el intervalo de SNR para diversas permutaciones de bloques dclicos. A continuacion, se establece una SNR umbral para seleccionar unicamente permutaciones que tienen buen rendimiento con desmapeo ciego. Buen rendimiento significa baja SNR. En la Figura 27, por ejemplo, la SNR umbral podna ser 9,8 dB. La SNR umbral no debena establecerse demasiado baja puesto que excluira muchas permutaciones que son muy buenas con desmapeo iterativo. Ademas, las permutaciones de bloques dclicos que estan fuertemente optimizadas para desmapeo ciego funcionan peor con el desmapeo iterativo. Seleccionar la SNR umbral inicial apropiadamente es una cuestion de experiencia.

En una primera etapa de seleccion, se genera un gran numero de permutaciones de bloques dclicos aleatorias no restringidas (por ejemplo >1-000). Para cada permutacion de bloque dclico, se determina la curva BLER correspondiente, por ejemplo, a traves de simulaciones de Monte-Carlo, y unicamente se seleccionan las permutaciones de bloques dclicos con una SNR a la BLER objetivo inferiores a la SNR umbral definida.

Para las permutaciones que sobreviven, se determinan las curvas BLER con desmapeo iterativo y se selecciona la mejor permutacion. Como un ejemplo se supone que esta permutacion es:

06033804 3420022643252832 1221 354140133715083009160711 1042443924222919360123 33171827143105

Esta permutacion de bloque dclico reorganiza la secuencia de los bloques dclicos QB1, QB2, QB3 y asf sucesivamente a la secuencia QB6, QB3, QB38 y asf sucesivamente.

Esta permutacion de bloques dclicos se muestra adicionalmente en la Figura 28A. Observese que cada una de la Figura 28A y de las Figuras 28B y 28C descritas mas adelante muestran bits de constelacion y secciones. En los ejemplos mostrados en las Figuras 28A-28C, el numero de bloques dclicos por seccion es cuatro, y los sfmbolos de QAM complejos S1 y S2 son sfmbolos 16-QAM.

En una segunda etapa de seleccion, generamos un numero medio (por ejemplo 100...1.000) de permutaciones de bloques dclicos aleatorias no restringidas deducidas a partir de la permutacion de bloques dclicos devuelta mediante la primera etapa de seleccion, y se aplica el criterio de seleccion desde la primera etapa de seleccion a las permutaciones de bloques dclicos generadas. Las permutaciones de bloques dclicos restringidas se deducen aplicando una permutacion de bloques dclicos aleatoria a los bloques dclicos de una unica seleccion aleatoriamente seleccionada, es decir a una columna de la Figura 28A. Esto se ilustra en la Figura 28B, en que se selecciono la seccion 7 y se permuto para obtener [10 1142 07] en lugar de la secuencia de bloques dclicos original [07 11 10 42]. Aplicar una restriccion de este tipo asegura que las variaciones en rendimiento son pequenas y estan concentradas alrededor de la ya buena permutacion seleccionada en la primera etapa. De esta manera, pueden encontrarse mejores permutaciones mas eficazmente que usando una busqueda no restringida ciega.

En una tercera etapa de seleccion, se deduce un numero medio (por ejemplo, 100...1.000) de permutaciones de bloques dclicos aleatorias restringidas desde la permutacion devuelta mediante la segunda etapa de seleccion y el criterio de seleccion desde la primera etapa de seleccion se aplica a las permutaciones de bloques dclicos generadas. Las permutaciones de bloques dclicos restringidas se deducen aplicando permutaciones aleatorias a los bloques dclicos de las filas de la Figura 28B. Se aplica una permutacion aleatoria a cada fila, es decir, nivel de robustez, siendo la longitud de cada permutacion el numero de secciones. Un ejemplo de este tipo se muestra en la Figura 28C.

En esta tercera etapa de seleccion las variaciones en rendimiento son bastante pequenas y afectan al desmapeo iterativo mas que al desmapeo ciego. El rendimiento con el desmapeo iterativo puede optimizarse por lo tanto sin sacrificar el rendimiento con el desmapeo ciego.

Para las tres relaciones de potencia de transmisor (anteriormente descritas), se ilustran diversos numeros de bits para cada uno de los tres intervalos de canal (numero de bits de bloques de SM), y siete tasas tasa de codigos diferentes resultan del proceso de optimizacion basandose en el procedimiento anterior en las Figuras 29A a 29C, Figuras 30A a 30C y Figuras 31A a 31C. Observese que los codigos de QC LDPC en estas figuras son codigos definidos mediante la norma DVB-NGH con tasas de codigo CR de 1/3, 2/5, 7/15, 8/15, 3/5, 2/3 y 11/15, como se muestra en las Figuras 8 a 14, respectivamente. Ademas, cada una de estas figuras muestra el caso donde el numero de antenas de transmision (el numero de palabras de constelacion de un bloque de SM) es dos.

La Figura 29A indica permutaciones de bloques dclicos optimizadas donde la relacion de potencia de transmisor = 1/1, el numero de bits de intervalos de canal = 6, y tasas de codigo CR = 1/3, 2/5, 7/15, 8/15, 3/5, 2/3 y 11/15.

La Figura 29B indica permutaciones de bloques dclicos optimizadas donde la relacion de potencia de transmisor = 1/1, el numero de bits de intervalos de canal = 8, y tasas de codigo CR = 1/3, 2/5, 7/15, 8/15, 3/5, 2/3 y 11/15.

La Figura 29C indica permutaciones de bloques dclicos optimizadas donde la relacion de potencia de transmisor = 1/1, el numero de bits de intervalos de canal = 10, y tasas de codigo CR = 1/3, 2/5, 7/15, 8/15, 3/5, 2/3 y 11/15. La Figura 30A indica permutaciones de bloques dclicos optimizadas donde la relacion de potencia de transmisor = 1/2, el numero de bits de intervalos de canal = 6, y tasas de codigo CR = 1/3, 2/5, 7/15, 8/15, 3/55, 2/3 y 11/15. La Figura 30B indica permutaciones de bloques dclicos optimizadas donde la relacion de potencia de transmisor = 1/2, el numero de bits de intervalos de canal = 8, y tasas de codigo CR = 1/3, 2/5, 7/15, 8/15, 3/5, 2/3 y 11/15.

La Figura 30C indica permutaciones de bloques dclicos optimizadas donde la relacion de potencia de transmisor = 1/2, el numero de bits de intervalos de canal = 10, y tasas de codigo CR = 1/3, 2/5, 7/15, 8/15, 3/5, 2/3 y 11/15. La Figura 31A indica permutaciones de bloques dclicos optimizadas donde la relacion de potencia de transmisor = 1/4, el numero de bits de intervalos de canal = 6, y tasas de codigo CR = 1/3, 2/5, 7/15, 8/15, 3/5, 2/3 y 11/15.

La Figura 31B indica permutaciones de bloques dclicos optimizadas donde la relacion de potencia de transmisor = 1/4, el numero de bits de intervalos de canal = 8, y tasas de codigo CR = 1/3, 2/5, 7/15, 8/15, 3/5, 2/3 y 11/15.

La Figura 31C indica permutaciones de bloques dclicos optimizadas donde la relacion de potencia de transmisor = 1/4, el numero de bits de intervalos de canal = 10, y tasas de codigo CR = 1/3, 2/5, 7/15, 8/15, 3/5, 2/3 y 11/15. Cada fila de las Figuras 29A a 29C, Figuras 30A a 30C y Figuras 31A a 31C indica una permutacion de bloque dclico. Observese que los valores tales como “17” mostrados en cada figura indican indices de los bloques dclicos. La segunda fila de la Figura 29A por ejemplo, indica una permutacion de bloque dclico optimizada para la palabra de codigo de QC LDPC definida en la Figura 9 con relacion de potencia de transmisor 1/1, B = 6 bits por intervalo de canal y tasa de codigo 2/5. En este caso, los bloques dclicos de cada palabra de codigo se permutan de manera que la seccion 1 esta compuesta de los bloques dclicos QB20, QB16 y QB34, en el orden establecido. La seccion 2 esta compuesta de los bloques dclicos QB41, QB28 y QB36, y asf sucesivamente.

La unidad de permutacion de bloque dclico 310 incluida en el intercalador de bits 300 mostrado en la Figura 25 permuta N bloques dclicos del codigo de QC LDPC (N = 45, Q360) recibidos desde el codificador de LDPC 121 anterior (vease la Figura 20) en un orden de las permutaciones de bloques dclicos mostradas en las Figuras 29A a 29C, Figuras 30A a 30C y Figuras 31A a 31C que corresponden a una tasa de codigo, el numero de bits de un intervalo de canal (el numero de bits de un bloque de SM), y relacion de potencia de transmisor, que se usan mediante el transmisor para transmision. Por consiguiente, los bloques dclicos de N = 45 emitidos desde la unidad de permutacion de bloque dclico 310 se disponen, de izquierda a derecha en la Figura 25, en el orden de filas que corresponden a una tasa de codigo, el numero de bits de un intervalo de canal (el numero de bits de un bloque de SM), y relacion de potencia de transmisor, que se usan mediante el transmisor para la transmision mostrada en las Figuras 29A a 29C, Figuras 30A a 30C y Figuras 31A a 31C.

Cada una de las unidades de permutacion de seccion 122-1, 122-2 y asf sucesivamente incluidas en el intercalador de bits 300 y el demultiplexor 123 mapean, en palabras de constelacion, los bits del codigo de LDPC (codigo de LDPC con bloques dclicos reorganizados) despues de aplicar permutacion de bloque dclico a los mismos realizando el procesamiento descrito con el uso de las Figuras 22A a 22C, Figuras 23A a 23C y Figuras 24C a 24C dependiendo del numero de bits de un intervalo de canal (el numero de bits de un bloque de SM), el valor del factor dclico Q, y los tamanos de dos constelaciones de QAM usadas para mapeo de constelacion de QAM.

El procesamiento de las Figuras 22A a 22C y las Figuras 23A a 23C se realiza despues de sustituir el factor dclico Q de 8 a 360 (vease la explicacion generalizada).

Lo siguiente describe adicionalmente el procesamiento para mapear los bits de la palabra de codigo de LDPC en palabras de constelacion realizado mediante el intercalador de bits y el demultiplexor. Observese que en la siguiente seccion, el k-esimo bloque dclico es el k-esimo desde el bit superior de la palabra de codigo de LDPC reorganizada (en la Figura 25, desde el lado izquierdo de la entrada de las unidades de permutacion de seccion, en las Figuras 22A a 22C, Figuras 30A a 30C y Figuras 31C a 31C, desde el lado izquierdo de la seccion).

Cuando el numero de bits de un intervalo de canal (el numero de bits de un bloque de SM) B = 6, los bits de la palabra de codigo de QC LDPC reorganizados mediante la permutacion de bloque dclico se mapean en las palabras de constelacion como sigue. Observese que las relaciones de potencia de transmision son 1/1, 1/2 y 1/4, las tasas de codigo son 1/3, 2/5, 7/15, 8/15, 3/5, 2/3 y 11/15 (el codigo de QC LDPC definido mediante la Tabla mostrada en las Figuras 8 a 14).

El procesamiento de mapeo se realiza de manera que dos bits de la palabra de constelacion 4-QAM de un nivel de modulacion inferior consisten en dos bits del primer bloque dclico de cada seccion, dos bits que tienen el nivel de robustez mas bajo de la palabra de constelacion 16-QAM de un nivel de modulacion superior consisten en dos bits del segundo bloque dclico de cada seccion, y dos bits que tienen el nivel de robustez mas alto de la palabra de constelacion 16-QAM consisten en los dos bits del tercer bloque dclico de cada seccion.

Por ejemplo, cuando B = 6, la tasa de codigo CR = 2/5, la relacion de potencia de transmision = 1/1, los dos bits de la palabra de constelacion 4-QAM consisten en los bits del primer bloque dclico de cada seccion (en el caso de la seccion 1, el bloque dclico QB20), dos bits de la palabra de constelacion 16-QAM que tienen la fiabilidad mas baja consisten en dos bits del segundo bloque dclico de cada seccion (en el caso de la seccion 1 , el bloque dclico QB16), y dos bits de la palabra de constelacion 16-QAM que tienen la fiabilidad mas alta consisten en dos bits del tercer bloque dclico de cada seccion (en el caso de la seccion 1 , el bloque dclico QB34).

Cuando el numero de bits de un intervalo de canal (el numero de bits de un bloque de SM) B = 8, los bits de la palabra de codigo de QC LDPC reorganizados mediante la permutacion de bloque dclico se mapean en las palabras de constelacion como sigue. Observese que las relaciones de potencia de transmision son 1/1, 1/2 y 1/4, las tasas de codigo son 1/3, 2/5, 7/15, 8/15, 3/5, 2/3 y 11/15 (el codigo de QC LDPC definido mediante la Tabla mostrada en las Figuras 8 a 14).

El procesamiento de mapeo se realiza de manera que los dos bits que tienen el nivel de robustez mas bajo de una palabra de constelacion 16-QAM consisten en dos bits del primer bloque dclico de cada seccion, dos bits que tienen el nivel de robustez mas alto de la una palabra de constelacion 16-QAM consisten en dos bits del segundo bloque dclico de cada seccion, dos bits que tienen el nivel de robustez mas bajo de otra palabra de constelacion 16-QA^m consisten en los dos bits del tercer bloque dclico de cada seccion, y dos bits que tienen el nivel de robustez mas alto de la otra palabra de constelacion 16-QAM consisten en los dos bits del cuarto bloque dclico de cada seccion. Cuando el numero de bits de un intervalo de canal (el numero de bits de un bloque de SM) B = 10, los bits de la palabra de codigo de QC LDPC reorganizados mediante la permutacion de bloque dclico se mapean en las palabras de constelacion como sigue. Observese que las relaciones de potencia de transmision son 1/1, 1/2 y 1/4, las tasas de codigo son 1/3, 2/5, 7/15, 8/15, 3/5, 2/3 y 11/15 (El codigo de QC LDPC definido mediante la Tabla mostrada en las Figuras 8 a 14).

El procesamiento de mapeo se realiza de manera que los dos bits que tienen el nivel de robustez mas bajo de una palabra de constelacion 16-QAM de un nivel de modulacion inferior consisten en dos bits del primer bloque dclico de cada seccion, dos bits que tienen el nivel de robustez mas alto de la palabra de constelacion 16-QAM consisten en dos bits del segundo bloque dclico de cada seccion, dos bits que tienen el nivel de robustez mas bajo de una palabra de constelacion 64-QAM de un nivel de modulacion superior consisten en los dos bits del tercer bloque dclico de cada seccion, dos bits que tienen el segundo nivel de robustez mas bajo de la palabra de constelacion 64-QAM consisten en los dos bits del cuarto bloque dclico de cada seccion, y dos bits que tienen el nivel de robustez mas alto de la palabra de constelacion 64-QAM consisten en los dos bits del quinto bloque dclico de cada seccion.

[Realizacion 3]

<Receptor>

Lo siguiente explica un receptor incluido en un sistema de comunicacion de acuerdo con una realizacion de la presente invencion.

La Figura 32 es un diagrama de bloques de un receptor 500 de acuerdo con una realizacion de la presente invencion. El receptor refleja la funcionalidad del transmisor. Un receptor generico tiene R antenas de recepcion y recibe la senal desde las T antenas de transmision. R y T no son necesariamente lo mismo. En la Figura 32, R = T = 2.

El receptor 500 mostrado en la Figura 32 incluye las antenas de recepcion 510-1 a 510-2, los extremos frontales de frecuencia de radio (RF) 520-1 a 520-2, los demoduladores 530-1 a 530-2, un decodificador de MIMO 540, un multiplexor 550, un desintercalador de bits 560 y un decodificador de LDPC 570. El decodificador de MIMO 540 incluye un decodificador de multiplexacion espacial (SM) 541 y desmapeadores de QAM 545-1 a 545-2.

La senal desde cada antena de recepcion 510-1, ..., 510-2 se procesa mediante un extremo frontal de RF 520-1, ..., 520-2 y un demodulador 530-1, ..., 530-2. El extremo frontal de RF 520-1, ..., 520-2 comprende normalmente un sintonizador y un conversor reductor de frecuencia. El sintonizador selecciona un canal de frecuencia deseado, y el conversor reductor de frecuencia realiza conversion reduciendo la frecuencia a una banda de frecuencia deseada. El demodulador 530-1, ..., 530-4 produce para cada intervalo de canal un sfmbolo recibido y T coeficientes de desvanecimiento de canal. Los sfmbolos recibidos y los coeficientes de desvanecimiento de canal asociados son valores complejos. Para cada intervalo de canal, los R sfmbolos recibidos y los T*R coeficientes de desvanecimiento de canal asociados se proporcionan como entrada al decodificador de SM 541. Con el uso de los R sfmbolos recibidos y los T*R coeficientes de desvanecimiento de canal asociados, el decodificador de SM 541 produce T sfmbolos de QAM complejos como su salida. Estos sfmbolos complejos a continuacion experimentan desmapeo de constelacion de QAM, multiplexacion, des-intercalacion y decodificacion de LDPC, es decir las etapas inversas exactas en el transmisor como se ha explicado anteriormente en relacion con las realizaciones 1 y 2.

Los desmapeadores de QAM 545-1 a 545-2 realizan respectivamente desmapeo de constelacion de QAM, que corresponde al mapeo de constelacion de QAM realizado mediante los mapeadores de QAM 124-1 a 124-2 incluidos en el transmisor, en los sfmbolos de QAM complejos de entrada.

El multiplexor 550 realiza, en la entrada desde los desmapeadores de QAM 545-1 a 545-2, el inverso del procesamiento realizado mediante el demultiplexor 123 incluido en el transmisor (es decir, el procesamiento de restaurar el orden de los bits antes de la permutacion de bits mediante el demultiplexor 123, y multiplexar los bits). El desintercalador de bits 560 realiza, en la entrada desde el multiplexor 550, el inverso del procesamiento realizado mediante los intercaladores de bits 122 y 300 incluidos en el transmisor (es decir, el procesamiento de restaurar el orden de los bits antes de la intercalacion de bits mediante el intercalador de bits 122 y 300), es decir, realiza desintercalacion de bits.

El decodificador de LDPC 570 realiza, en la entrada desde el desintercalador de bits 560, decodificacion de LDPC basandose en los mismos codigos de QC-LDPC que el codificador de LDPC 121 del transmisor.

La combinacion de decodificacion de SM y desmapeo de constelacion de QAM se denomina en ocasiones en la tecnica como decodificacion de multiple-entrada multiple-salida (MIMO). En las implementaciones de gama alta, se emplea una denominada decodificacion de maxima probabilidad, en la cual la decodificacion de SM y el desmapeo de constelacion de QAM se realizan conjuntamente en un decodificador de MIMO 540. Estos aspectos son bien conocidos en la tecnica.

<Suplemento 1>

La presente invencion no esta limitada a los detalles particulares como se han descrito para las realizaciones anteriores. La presente invencion puede implementarse en cualquier modo para conseguir el objetivo anteriormente descrito y otros objetivos pertinentes o complementarios. Por ejemplo, pueden adoptarse las siguientes modificaciones

(1) En las realizaciones anteriores, T = 2 (el numero de palabras de constelacion para un bloque de SM es dos), N = 45, Q = 360 y B = 6, 8 y 10, por ejemplo. Sin embargo, la presente invencion no esta limitada a esto.

La presente invencion puede aplicarse a cualquier numero de antenas (incluyendo dos, cuatro, ocho, etc.) excepto para una.

La presente invencion puede aplicarse tambien a cualquier constelacion de QAM para constelaciones de QAM cuadradas (4-QAM, 16-Q^a M, 64-QAM, 256-QAM, etc.). Observese que el valor de B es el numero total de los bits de la constelacion a usar, y es un numero entero igual a o mayor de 2 x T.

La presente invencion puede aplicarse tambien a cualquier codigo de LDPC para aquellos codigos que se adopten para normas de difusion de video digital de segunda generacion (por ejemplo, DVB-S2, DVB-T2, DVB-C2, etc.), como se definen, por ejemplo, en las tablas A.1 a A.6 de la norma de DVB-T2 ETSI EN 302755. Observese que los valores de N, M y Q son enteros que cambian dependiendo del codigo de LDPC a usar.

(2) La presente invencion no esta restringida a una forma particular para implementar los procedimientos y dispositivos desvelados, tanto en software o en hardware. Espedficamente, la invencion puede implementarse en forma de un medio legible por ordenador que tiene incorporado en el mismo instrucciones ejecutables por ordenador que estan adaptadas para permitir a un ordenador, un microprocesador, un microcontrolador y similares, realizar todas las etapas de un procedimiento de acuerdo con las realizaciones de la presente invencion. La presente invencion puede implementarse tambien en forma de un circuito integrado espedfico de la aplicacion (ASIC) o en forma de un campo de matriz de puertas programables (FPGA).

<Suplemento 2>

Lo siguiente resume un procedimiento de intercalacion, un intercalador, un transmisor proporcionado con el intercalador, un procedimiento de desintercalacion que corresponde al procedimiento de intercalacion, un desintercalador que corresponde al intercalador, y un receptor proporcionado con el desintercalador de acuerdo con una realizacion de la presente invencion, y sus efectos ventajosos.

(1) Un procedimiento de intercalacion realizado mediante un transmisor para un sistema de comunicacion con codigos de comprobacion de paridad de baja densidad cuasi dclicos, multiplexacion espacial, y T antenas de transmision, siendo T un numero entero mayor de 1, usandose el procedimiento de intercalacion para aplicar permutacion de bits a bits de una palabra de codigo de un codigo de comprobacion de paridad de baja densidad cuasi dclico para generar una pluralidad de palabras de constelacion que constituyen una pluralidad de bloques de multiplexacion espacial desde la palabra de codigo, consistiendo la palabra de codigo en N bloques dclicos, y consistiendo cada bloque dclico en Q bits, consistiendo cada bloque de multiplexacion espacial en B bits y consistiendo en T palabras de constelacion, comprendiendo el procedimiento de intercalacion: una primera etapa de permutacion para permutar los N bloques dclicos de la palabra de codigo; y una segunda etapa de permutacion para permutar los bits de la palabra de codigo, cuyos N bloques dclicos se han permutado, para mapear los bits a las T palabras de constelacion que constituyen el bloque de multiplexacion espacial.

El primer procedimiento de desintercalacion realizado mediante un receptor para un sistema de comunicacion con codigos de comprobacion de paridad de baja densidad cuasi dclicos, multiplexacion espacial, y T antenas de transmision, siendo T un numero entero mayor de 1, comprendiendo el procedimiento de desintercalacion la etapa de aplicar la inversa de la permutacion de bits realizada mediante el primer procedimiento de intercalacion a la pluralidad de bloques de multiplexacion espacial compuestos de una pluralidad de palabras de constelacion. El primer intercalador proporcionado en un transmisor para un sistema de comunicacion con codigos de comprobacion de paridad de baja densidad cuasi dclicos, multiplexacion espacial, y T antenas de transmision, siendo T un numero entero mayor de 1, aplicando el intercalador permutacion de bits a bits de una palabra de codigo de un codigo de comprobacion de paridad de baja densidad cuasi dclico para generar una pluralidad de palabras de constelacion de al menos un bloque de multiplexacion espacial desde la palabra de codigo, consistiendo la palabra de codigo en N bloques dclicos, consistiendo cada bloque dclico en Q bits, consistiendo el bloque de multiplexacion espacial en B bits y consistiendo en T palabras de constelacion, comprendiendo el procedimiento de intercalacion: una primera unidad de permutacion que permuta los N bloques dclicos para obtener una palabra de codigo permutada en la que se permuta una secuencia de los N bloques dclicos; y una segunda unidad de permutacion que permuta los bits de la palabra de codigo permutada para mapear los bits a las T palabras de constelacion que constituyen el bloque de multiplexacion espacial.

El primer desintercalador proporcionado en un receptor para un sistema de comunicacion con codigos de comprobacion de paridad de baja densidad cuasi dclicos, multiplexacion espacial, y T antenas de transmision, siendo T un numero entero mayor de 1, en el que el desintercalador esta configurado para aplicar la inversa de la permutacion de bits realizada mediante el primer intercalador a una pluralidad de palabras de constelacion de una pluralidad de bloques de multiplexacion espacial.

El primer transmisor para un sistema de comunicacion con codigos de comprobacion de paridad de baja densidad cuasi dclicos, multiplexacion espacial, y T antenas de transmision, siendo T un numero entero mayor de 1, comprendiendo el transmisor: un codificador de comprobacion de paridad de baja densidad cuasi dclico configurado para generar una palabra de codigo usando un codigo de comprobacion de paridad de baja densidad cuasi dclico; el primer intercalador configurado para aplicar permutacion de bits a los bits de la palabra de codigo y para generar al menos un bloque de multiplexacion espacial; y un mapeador de constelacion configurado para mapear una pluralidad de palabras de constelacion del al menos un bloque de multiplexacion espacial a una pluralidad de sfmbolos.

El primer receptor para un sistema de comunicacion con codigos de comprobacion de paridad de baja densidad cuasi dclicos, multiplexacion espacial, y T antenas de transmision, siendo T un numero entero mayor de 1, comprendiendo el receptor: un decodificador de multiple-entrada multiple-salida configurado para convertir senales desde una pluralidad de antenas de recepcion en T sfmbolos complejos que corresponden a T palabras de constelacion de al menos un bloque de multiplexacion espacial; el primer desintercalador configurado para realizar desintercalacion en los T sfmbolos complejos; y un decodificador de comprobacion de paridad de baja densidad cuasi dclico configurado para decodificar un resultado de la desintercalacion realizada mediante el desintercalador, usando los codigos de comprobacion de paridad cuasi dclicos.

Estos procedimientos y aparatos mejoran el rendimiento de recepcion de un sistema de comunicacion.

(2) De acuerdo con el segundo procedimiento de intercalacion, en el primer procedimiento de intercalacion, T = 2, N = 45, Q = 360, y B es 6, 8 o 10.

(3) De acuerdo con el tercer procedimiento de intercalacion, en el segundo procedimiento de intercalacion, cuando N es un multiplo de B/2, los N bloques dclicos se dividen en una pluralidad de secciones incluyendo cada una B/2 bloques dclicos, cuando N no es un multiplo de B/2, se dividen N - X bloques dclicos en una pluralidad de secciones incluyendo cada una B/2 bloques dclicos, donde X es el resto de N dividido por B/2, y la permutacion en la segunda etapa de permutacion se aplica de manera que cada uno de los bloques de multiplexacion espacial asociados con una de las secciones esta compuesto de unicamente bits desde los B/2 diferentes bloques dclicos incluidos en una de las secciones; cada una de las T palabras de constelacion que constituye uno de los bloques de multiplexacion espacial asociados con una de las secciones esta compuesta de bits desde Bt/2 diferentes bloques dclicos, siendo Bt el numero de bits de la palabra de constelacion; y entre una pluralidad de bits contenidos en una de las T palabras de constelacion que constituyen uno de los bloques de multiplexacion espacial asociados con una de las secciones, un par de bits que tienen la misma robustez estan compuestos de bits desde uno comun de los Bt/2 bloques dclicos.

Este procedimiento mejora la velocidad de procesamiento dividiendo, en secciones, la palabra de codigo basandose en codigos de QC-LDPC y haciendo posible el procesamiento paralelo.

(4) De acuerdo con el cuarto procedimiento de intercalacion, en el tercer procedimiento de intercalacion, con B = 6 y una relacion de potencia de transmision de 1/1, en el que el codigo de comprobacion de paridad de baja densidad cuasi dclico es un codigo definido mediante la norma DVB-NGH con una tasa de codigo de una de 1/3, 2/5, 7/15, 8/15, 3/5, 2/3 y 11/5, los bits de cada bloque de multiplexacion espacial se dividen en una palabra de constelacion 4-QAM y una palabra de constelacion 16-QAM, y la permutacion en la primera etapa de permutacion se aplica de acuerdo con la permutacion de bloques dclicos mostrada en la Tabla 2, de acuerdo con las tasas de codigo del codigo de comprobacion de paridad de baja densidad cuasi dclico:

[Tabla 2]

continuacion

la permutacion en la segunda etapa de permutacion se aplica de manera que los dos bits de la palabra de constelacion 4-QAM estan compuestos de bits del primer bloque dclico de la respectiva seccion, los dos bits de la palabra de constelacion 16-QAM que tienen la fiabilidad mas baja estan compuestos de bits del segundo bloque dclico de la respectiva seccion, y los dos bits de la palabra de constelacion 16- QAM que tienen la fiabilidad mas alta estan compuestos de bits del tercer bloque dclico de la respectiva seccion.

De acuerdo con este procedimiento, los N bloques dclicos de la palabra de codigo basandose en codigos de QC-LDPC se permutan apropiadamente, y a continuacion los bits de la palabra de codigo con los bloques dclicos permutados se mapean apropiadamente en dos palabras de constelacion. Por lo tanto, el procedimiento mejora adicionalmente el rendimiento de recepcion de un sistema de comunicacion.

(5) De acuerdo con el quinto procedimiento de intercalacion, en el tercer procedimiento de intercalacion, con B = 8 y una relacion de potencia de transmision de 1/1, en el que el codigo de comprobacion de paridad de baja densidad cuasi dclico es un codigo definido mediante la norma DVB-NGH con una tasa de codigo de una de 1/3, 2/5, 7/15, 8/15, 3/5, 2/3 y 11/15, los bits de cada bloque de multiplexacion espacial se dividen en una primera palabra de constelacion 16-QAM y una segunda palabra de constelacion 16-QAM, y la permutacion en la primera etapa de permutacion se aplica de acuerdo con la permutacion de bloques dclicos mostrada en la Tabla 3, de acuerdo con las tasas de codigo del codigo de comprobacion de paridad de baja densidad cuasi dclico:

[Tabla 3]

continuacion

la permutacion en la segunda etapa de permutacion se aplica de manera que los dos bits de la primera palabra de constelacion 16-QAM que tienen la fiabilidad mas baja estan compuestos de bits del primer bloque dclico de la respectiva seccion, y los dos bits de la primera palabra de constelacion 16-QAM que tienen la fiabilidad mas alta estan compuestos de bits del segundo bloque dclico de la respectiva seccion, los dos bits de la segunda palabra de constelacion 16-QAM que tienen la fiabilidad mas baja estan compuestos de bits del tercer bloque dclico de la respectiva seccion, y los dos bits de la segunda palabra de constelacion 16-QAM que tienen la fiabilidad mas alta estan compuestos de bits del cuarto bloque dclico de la respectiva seccion.

De acuerdo con este procedimiento, los N bloques dclicos de la palabra de codigo basandose en codigos de QC-LDPC se permutan apropiadamente, y a continuacion los bits de la palabra de codigo con los bloques dclicos permutados se mapean apropiadamente en dos palabras de constelacion. Por lo tanto, el procedimiento mejora adicionalmente el rendimiento de recepcion de un sistema de comunicacion.

(6) De acuerdo con el sexto procedimiento de intercalacion, en el tercer procedimiento de intercalacion, con B = 10 y una relacion de potencia de transmision de 1/1, en el que el codigo de comprobacion de paridad de baja densidad cuasi dclico es un codigo definido mediante la norma DVB-NGH con una tasa de codigo de una de 1/3, 2/5, 7/15, 8/15, 3/5, 2/3 y 11/15, los bits de cada bloque de multiplexacion espacial se dividen en una palabra de constelacion 16-QAM y una palabra de constelacion 64-QAM, y la permutacion en la primera etapa de permutacion se aplica de acuerdo con la permutacion de bloques dclicos mostrada en la Tabla 4, de acuerdo con las tasas de codigo del codigo de comprobacion de paridad de baja densidad cuasi dclico:

[Tabla 4]

La permutacion en la segunda etapa de permutacion se aplica de manera que los dos bits de la palabra de constelacion 16-QAM que tienen la fiabilidad mas baja estan compuestos de bits del primer bloque dclico de la respectiva seccion, los dos bits de la palabra de constelacion 16-QAM que tienen la fiabilidad mas alta estan compuestos de bits del segundo bloque dclico de la respectiva seccion, los dos bits de la palabra de constelacion 64-QAM que tienen la fiabilidad mas baja estan compuestos de bits del tercer bloque dclico de la respectiva seccion, los dos bits de la palabra de constelacion 64-QAM que tienen la segunda fiabilidad mas baja estan compuestos de bits del cuarto bloque dclico de la respectiva seccion, y los dos bits de la palabra de constelacion 64-QAM que tienen la fiabilidad mas alta estan compuestos de bits del quinto bloque dclico de la respectiva seccion.

De acuerdo con este procedimiento, los N bloques dclicos de la palabra de codigo basandose en codigos de QC-LDPC se permutan apropiadamente, y a continuacion los bits de la palabra de codigo con los bloques dclicos permutados se mapean apropiadamente en dos palabras de constelacion. Por lo tanto, el procedimiento mejora adicionalmente el rendimiento de recepcion de un sistema de comunicacion.

(7) De acuerdo con el septimo procedimiento de intercalacion, en el tercer procedimiento de intercalacion, con B = 6 y una relacion de potencia de transmision de 1/2, en el que el codigo de comprobacion de paridad de baja densidad cuasi dclico es un codigo definido mediante la norma DVB-NGH con una tasa de codigo de una de 1/3, 2/5, 7/15, 8/15, 3/5, 2/3 y 11/15, los bits de cada bloque de multiplexacion espacial se dividen en una palabra de constelacion 4-QAM y una palabra de constelacion 16-QAM, y la permutacion en la primera etapa de permutacion se aplica de acuerdo con la permutacion de bloques dclicos mostrada en la Tabla 5, de acuerdo con las tasas de codigo del codigo de comprobacion de paridad de baja densidad cuasi dclico:

[Tabla 5]

La permutacion en la segunda etapa de permutacion se aplica de manera que los dos bits de la palabra de constelacion 4-QAM estan compuestos de bits del primer bloque dclico de la respectiva seccion, los dos bits de la palabra de constelacion 16-QAM que tienen la fiabilidad mas baja estan compuestos de bits del segundo bloque dclico de la respectiva seccion, y los dos bits de la palabra de constelacion 16-QAM que tienen la fiabilidad mas alta estan compuestos de bits del tercer bloque dclico de la respectiva seccion.

De acuerdo con este procedimiento, los N bloques dclicos de la palabra de codigo basandose en codigos de

QC-LDPC se permutan apropiadamente, y a continuacion los bits de la palabra de codigo con los bloques dclicos permutados se mapean apropiadamente en dos palabras de constelacion. Por lo tanto, el procedimiento mejora adicionalmente el rendimiento de recepcion de un sistema de comunicacion.

(8) De acuerdo con el octavo procedimiento de intercalacion, en el tercer procedimiento de intercalacion, con B = 8 y una relacion de potencia de transmision de 1/2, en el que el codigo de comprobacion de paridad de baja densidad cuasi dclico es un codigo definido mediante la norma DVB-NGH con una tasa de codigo de una de 1/3, 2/5, 7/15, 8/15, 3/5, 2/3 y 11/15, los bits de cada bloque de multiplexacion espacial se dividen en una primera palabra de constelacion 16-QAM y una segunda palabra de constelacion 16-QA^m , la permutacion en la primera etapa de permutacion se aplica de acuerdo con la permutacion de bloques dclicos mostrada en la Tabla 6, de acuerdo con las tasas de codigo del codigo de comprobacion de paridad de baja densidad cuasi dclico:

[Tabla 6]

La permutacion en la segunda etapa de permutacion se aplica de manera que los dos bits de la primera palabra de constelacion 16-QAM que tienen la fiabilidad mas baja estan compuestos de bits del primer bloque dclico de la respectiva seccion, y los dos bits de la primera palabra de constelacion 16-QAM que tienen la fiabilidad mas alta estan compuestos de bits del segundo bloque dclico de la respectiva seccion, los dos bits de la segunda palabra de constelacion 16-QAM que tienen la fiabilidad mas baja estan compuestos de bits del tercer bloque dclico de la respectiva seccion, y los dos bits de la segunda palabra de constelacion 16-QAM que tienen la fiabilidad mas alta estan compuestos de bits del cuarto bloque dclico de la respectiva seccion.

De acuerdo con este procedimiento, los N bloques dclicos de la palabra de codigo basandose en codigos de QC-LDPC se permutan apropiadamente, y a continuacion los bits de la palabra de codigo con los bloques dclicos permutados se mapean apropiadamente en dos palabras de constelacion. Por lo tanto, el procedimiento mejora adicionalmente el rendimiento de recepcion de un sistema de comunicacion.

(9) De acuerdo con el noveno procedimiento de intercalacion, en el tercer procedimiento de intercalacion, con B = 10 y una relacion de potencia de transmision de 1/2, en el que el codigo de comprobacion de paridad de baja densidad cuasi dclico es un codigo definido mediante la norma DVB-NGH con una tasa de codigo de una de 1/3, 2/5, 7/15, 8/15, 3/5, 2/3 y 11/15, los bits de cada bloque de multiplexacion espacial se dividen en una palabra de constelacion 16-QAM y una palabra de constelacion 64-QAM, la permutacion en la primera etapa de permutacion se aplica de acuerdo con la permutacion de bloques dclicos mostrada en la Tabla 7, de acuerdo con las tasas de codigo del codigo de comprobacion de paridad de baja densidad cuasi dclico:

T l 71

continuacion

La permutacion en la segunda etapa de permutacion se aplica de manera que los dos bits de la palabra de constelacion 16-QAM que tienen la fiabilidad mas baja estan compuestos de bits del primer bloque dclico de la respectiva seccion, los dos bits de la palabra de constelacion 16-QAM que tienen la fiabilidad mas alta estan compuestos de bits del segundo bloque dclico de la respectiva seccion, los dos bits de la palabra de constelacion 64-QAM que tienen la fiabilidad mas baja estan compuestos de bits del tercer bloque dclico de la respectiva seccion, los dos bits de la palabra de constelacion 64-QAM que tienen la segunda fiabilidad mas baja estan compuestos de bits del cuarto bloque dclico de la respectiva seccion, y los dos bits de la palabra de constelacion 64-QAM que tienen la fiabilidad mas alta estan compuestos de bits del quinto bloque dclico de la respectiva seccion.

De acuerdo con este procedimiento, los N bloques dclicos de la palabra de codigo basandose en codigos de QC-LDPC se permutan apropiadamente, y a continuacion los bits de la palabra de codigo con los bloques dclicos permutados se mapean apropiadamente en dos palabras de constelacion. Por lo tanto, el procedimiento mejora adicionalmente el rendimiento de recepcion de un sistema de comunicacion.

(10) De acuerdo con el decimo procedimiento de intercalacion, en el tercer procedimiento de intercalacion, con B = 6 y una relacion de potencia de transmision de 1/4, en el que el codigo de comprobacion de paridad de baja densidad cuasi dclico es un codigo definido mediante la norma DVB-NGH con una tasa de codigo de una de 1/3, 2/5, 7/15, 8/15, 3/5, 2/3 y 11/15, los bits de cada bloque de multiplexacion espacial se dividen en una palabra de constelacion 4-QAM y una palabra de constelacion 16-QAM, y la permutacion en la primera etapa de permutacion se aplica de acuerdo con la permutacion de bloques dclicos mostrada en la Tabla 8, de acuerdo con las tasas de codigo del codigo de comprobacion de paridad de baja densidad cuasi dclico:

T l 1

continuacion

La permutacion en la segunda etapa de permutacion se aplica de manera que los dos bits de la palabra de constelacion 4-QAM estan compuestos de bits del primer bloque dclico de la respectiva seccion, los dos bits de la palabra de constelacion 16-QAM que tienen la fiabilidad mas baja estan compuestos de bits del segundo bloque dclico de la respectiva seccion, y los dos bits de la palabra de constelacion 16-QAM que tienen la fiabilidad mas alta estan compuestos de bits del tercer bloque dclico de la respectiva seccion. De acuerdo con este procedimiento, los N bloques dclicos de la palabra de codigo basandose en codigos de QC-LDPC se permutan apropiadamente, y a continuacion los bits de la palabra de codigo con los bloques dclicos permutados se mapean apropiadamente en dos palabras de constelacion. Por lo tanto, el procedimiento mejora adicionalmente el rendimiento de recepcion de un sistema de comunicacion.

(11) De acuerdo con el undecimo procedimiento de intercalacion, en el tercer procedimiento de intercalacion, con B = 8 y una relacion de potencia de transmision de 1/4, en el que el codigo de comprobacion de paridad de baja densidad cuasi dclico es un codigo definido mediante la norma DVB-NGH con una tasa de codigo de una de 1/3, 2/5, 7/15, 8/15, 3/5, 2/3 y 11/15 los bits de cada bloque de multiplexacion espacial se dividen en una primera palabra de constelacion 16-QAM y una segunda palabra de constelacion 16-QAM, y la permutacion en la primera etapa de permutacion se aplica de acuerdo con la permutacion de bloques dclicos mostrada en la Tabla 9, de acuerdo con la tasas de codigo del codigo de comprobacion de paridad de baja densidad cuasi dclico:

[Tabla 9]

continuacion

La permutacion en la segunda etapa de permutacion se aplica de manera que los dos bits de la primera palabra de constelacion 16-QAM que tienen la fiabilidad mas baja estan compuestos de bits del primer bloque dclico de las respectivas secciones, los dos bits de la primera palabra de constelacion 16-QAM que tienen la fiabilidad mas alta estan compuestos de bits del segundo bloque dclico de la respectiva seccion, los dos bits de la segunda palabra de constelacion 16-QAM que tienen la fiabilidad mas baja estan compuestos de bits del tercer bloque dclico de la respectiva seccion, y los dos bits de la segunda palabra de constelacion 16-QAM que tienen la fiabilidad mas alta estan compuestos de bits del cuarto bloque dclico de la respectiva seccion.

De acuerdo con este procedimiento, los N bloques dclicos de la palabra de codigo basandose en codigos de QC-LDPC se permutan apropiadamente, y a continuacion los bits de la palabra de codigo con los bloques dclicos permutados se mapean apropiadamente en dos palabras de constelacion. Por lo tanto, el procedimiento mejora adicionalmente el rendimiento de recepcion de un sistema de comunicacion.

(12) De acuerdo con el duodecimo procedimiento de intercalacion, en el tercer procedimiento de intercalacion, con B = 10 y una relacion de potencia de transmision de 1/4, en el que el codigo de comprobacion de paridad de baja densidad cuasi dclico es un codigo definido mediante la norma DVB-NGH con una tasa de codigo de una de 1/3, 2/5, 7/15, 8/15, 3/5, 2/3 y 11/15, los bits de cada bloque de multiplexacion espacial se dividen en una palabra de constelacion 16-QAM y una palabra de constelacion 64-QAM, y la permutacion en la primera etapa de permutacion se aplica de acuerdo con la permutacion de bloques dclicos mostrada en la Tabla 10, de acuerdo con las tasas de codigo del codigo de comprobacion de paridad de baja densidad cuasi dclico:

[Tabla 10]

continuacion

La permutacion en la segunda etapa de permutacion se aplica de manera que los dos bits de la palabra de constelacion 16-QAM que tienen la fiabilidad mas baja estan compuestos de bits del primer bloque dclico de la respectiva seccion, los dos bits de la palabra de constelacion 16-QAM que tienen la fiabilidad mas alta estan compuestos de bits del segundo bloque dclico de la respectiva seccion, los dos bits de la palabra de constelacion 64-QAM que tienen la fiabilidad mas baja estan compuestos de bits del tercer bloque dclico de la respectiva seccion, los dos bits de la palabra de constelacion 64-QAM que tienen la segunda fiabilidad mas baja estan compuestos de bits del cuarto bloque dclico de la respectiva seccion, y los dos bits de la palabra de constelacion 64-QAM que tienen la fiabilidad mas alta estan compuestos de bits del quinto bloque dclico de la respectiva seccion.

De acuerdo con este procedimiento, los N bloques dclicos de la palabra de codigo basandose en codigos de QC-LDPC se permutan apropiadamente, y a continuacion los bits de la palabra de codigo con los bloques dclicos permutados se mapean apropiadamente en dos palabras de constelacion. Por lo tanto, el procedimiento mejora adicionalmente el rendimiento de recepcion de un sistema de comunicacion.

De acuerdo con la 13a intercalacion

el procedimiento, en el tercer procedimiento de intercalacion, con B 6 y una relacion de intensidad de transmision de 1/1, en el que el codigo de verificacion de paridad de baja densidad casi dclico es un codigo definido por el estandar DVB-NGH con una tasa de codigo de uno de 7/15, 8/15, y 3/5,

los bits de cada bloque de multiplexacion espacial se dividen en una palabra de constelacion 4-QAM y una palabra de constelacion 16-QAM, y

se aplica permutacion en la primera etapa de permutacion.

de acuerdo con la permutacion de bloques dclicos mostrada en la Tabla 1, de acuerdo con las tasas de codigos del codigo de verificacion de paridad de baja densidad cuasi-dclico:

[Tabla 11]

continuacion

la permutacion en la segunda etapa de permutacion se aplica de manera que,

los dos bits de la palabra de constelacion 4-QAM estan formados por bits del primer bloque dclico de la seccion respectiva, los dos bits de la palabra de constelacion 16-QAM que tienen la menor fiabilidad estan formados por bits del segundo bloque dclico de la seccion respectiva y los dos bits de la palabra de constelacion 16-QAM que tienen la mayor fiabilidad estan formados por bits del tercer bloque dclico de la seccion respectiva.

De acuerdo con la 14a intercalacion

el procedimiento, en el tercer procedimiento de intercalacion, con B 8 y una relacion de intensidad de transmision de 1/1, en el que el codigo de verificacion de paridad de baja densidad casi dclico es un codigo definido por el estandar DVB-NGH con una tasa de codigo de uno de 7/15, 8/15, y 3/5,

los bits de cada bloque de multiplexacion espacial se dividen en una primera palabra de constelacion 16-QAM y una segunda palabra de constelacion 16-QAM, y

se aplica permutacion en la primera etapa de permutacion.

de acuerdo con la permutacion de bloques dclicos mostrada en la Tabla 2, de acuerdo con las tasas de codigos del codigo de verificacion de paridad de baja densidad cuasi-dclico:

T l 121

la permutacion en la segunda etapa de permutacion se aplica de manera que,

los dos bits de la primera palabra de constelacion 16-QAM que tienen la menor fiabilidad estan formados por bits del primer bloque dclico de la seccion respectiva, y los dos bits de la primera palabra de constelacion 16-QAM que tienen la mayor fiabilidad estan compuestos por los bits del segundo bloque dclico de la seccion respectiva, los dos bits de la segunda palabra de constelacion 16-QAM que tienen la fiabilidad mas baja estan formados por los bits del tercer bloque dclico de la seccion respectiva, y los dos bits de la segunda palabra de constelacion 16-QAM que tienen la mayor fiabilidad estan formados por bits del cuarto bloque dclico de la seccion respectiva. De acuerdo con la 15a intercalacion

el procedimiento, en el tercer procedimiento de intercalacion, con B = 10 y una relacion de intensidad de transmision de 1/1, en el que el codigo de verificacion de paridad de baja densidad casi dclico es un codigo definido por el estandar DVB-NGH con una tasa de codigo de uno de 7/15, 8/15, y 3/5,

los bits de cada bloque de multiplexacion espacial se dividen en una palabra de constelacion 16-QAM y una palabra de constelacion 64-QAM, y

se aplica permutacion en la primera etapa de permutacion.

de acuerdo con la permutacion de bloques dclicos mostrada en la Tabla 3, de acuerdo con las tasas de codigos del codigo de verificacion de paridad de baja densidad cuasi-dclico:

[Tabla 13]

la permutacion en la segunda etapa de permutacion se aplica de manera que

los dos bits de la palabra de constelacion 16-QAM que tienen la menor fiabilidad estan compuestos por bits del primer bloque dclico de la seccion respectiva, los dos bits de la palabra de constelacion 16-QAM que tienen la mayor fiabilidad estan compuestos por bits de la palabra de constelacion 16-QAM del segundo bloque dclico de la seccion respectiva, los dos bits de la palabra de constelacion 64-QAM que tienen la fiabilidad mas baja estan formados por bits del tercer bloque dclico de la seccion respectiva, los dos bits de la palabra de constelacion 64-QAM que tienen la segunda la fiabilidad mas baja estan compuestos de bits del cuarto bloque dclico de la seccion respectiva, y los dos bits de la palabra de constelacion 64-QAM que tienen la fiabilidad mas alta estan compuestos de bits del quinto bloque dclico de la seccion respectiva.

De acuerdo con la 16a intercalacion

el procedimiento, en el tercer procedimiento de intercalacion, con B = 6 y una relacion de intensidad de transmision de 1/2, en el que el codigo de verificacion de paridad de baja densidad casi dclico es un codigo definido por el estandar DVB-NGH con una tasa de codigo de uno de 7/15, 8/15, y 3/5,

los bits de cada bloque de multiplexacion espacial se dividen en una palabra de constelacion 4-QAM y una palabra de constelacion 16-QAM, y

se aplica permutacion en la primera etapa de permutacion.

de acuerdo con la permutacion de bloques dclicos mostrada en la Tabla 4, de acuerdo con las tasas de codigos del codigo de verificacion de paridad de baja densidad cuasi-dclico:

[Tabla 14]

la permutacion en la segunda etapa de permutacion se aplica de manera que

los dos bits de la palabra de constelacion 4-QAM estan formados por bits del primer bloque dclico de la seccion respectiva, los dos bits de la palabra de constelacion 16-QAM que tienen la menor fiabilidad estan formados por bits del segundo bloque dclico de la seccion respectiva y los dos bits de la palabra de constelacion 16-QAM que tienen la mayor fiabilidad estan formados por bits del tercer bloque dclico de la seccion respectiva.

De acuerdo con la 17a intercalacion

el procedimiento, en el tercer procedimiento de intercalacion, con B = 8 y una relacion de intensidad de transmision de 1/2, en el que el codigo de verificacion de paridad de baja densidad casi dclico es un codigo definido por el estandar DVB-NGH con una tasa de codigo de uno de 7/15, 8/15, y 3/5,

los bits de cada bloque de multiplexacion espacial se dividen en una primera palabra de constelacion 16-QAM y una segunda palabra de constelacion 16-QAM,

se aplica permutacion en la primera etapa de permutacion.

de acuerdo con la permutacion de bloques dclicos mostrada en la Tabla 5, de acuerdo con las tasas de codigos del codigo de verificacion de paridad de baja densidad cuasi-dclico:

[Tabla 15]

la permutacion en la segunda etapa de permutacion se aplica de manera que

los dos bits de la primera palabra de constelacion 16-QAM que tienen la menor fiabilidad estan formados por bits del primer bloque dclico de la seccion respectiva, y los dos bits de la primera palabra de constelacion 16-QAM que tienen la mayor fiabilidad estan compuestos por los bits del segundo bloque dclico de la seccion respectiva, los dos bits de la segunda palabra de constelacion 16-QAM que tienen la fiabilidad mas baja estan formados por los bits del tercer bloque dclico de la seccion respectiva, y los dos bits de la segunda palabra de constelacion 16-QAM que tienen la mayor fiabilidad estan formados por bits del cuarto bloque dclico de la seccion respectiva. De acuerdo con la 18a intercalacion

el procedimiento, en el tercer procedimiento de intercalacion, con B = 10 y una relacion de potencia de transmision de 1/2, en el que el codigo de verificacion de paridad de baja densidad casi dclico es un codigo definido por el estandar DVB-NGH con una tasa de codigo de uno de 7/15, 8/15, y 3/5,

los bits de cada bloque de multiplexacion espacial se dividen en una palabra de constelacion 16-QAM y una palabra de constelacion 64-QAM,

se aplica permutacion en la primera etapa de permutacion.

de acuerdo con la permutacion de bloques dclicos mostrada en la Tabla 6, de acuerdo con las tasas de codigos del codigo de verificacion de paridad de baja densidad cuasi-dclico:

[Tabla 16]

continuacion

la permutacion en la segunda etapa de permutacion se aplica de manera que

los dos bits de la palabra de constelacion 16-QAM que tienen la menor fiabilidad estan compuestos por bits del primer bloque dclico de la seccion respectiva, los dos bits de la palabra de constelacion 16-QAM que tienen la mayor fiabilidad estan compuestos por bits de la palabra de constelacion 16-QAM del segundo bloque dclico de la seccion respectiva, los dos bits de la palabra de constelacion 64-QAM que tienen la fiabilidad mas baja estan formados por bits del tercer bloque dclico de la seccion respectiva, los dos bits de la palabra de constelacion 64-QAM que tienen la segunda la fiabilidad mas baja estan compuestos de bits del cuarto bloque dclico de la seccion respectiva, y los dos bits de la palabra de constelacion 64-QAM que tienen la fiabilidad mas alta estan compuestos de bits del quinto bloque dclico de la seccion respectiva.

De acuerdo con la 19a intercalacion

el procedimiento, en el tercer procedimiento de intercalacion, con B = 6 y una relacion de intensidad de transmision de 1/4, en el que el codigo de verificacion de paridad de baja densidad casi dclico es un codigo definido por el estandar DVB-NGH con una tasa de codigo de uno de 7/15, 8/15, y 3/5,

los bits de cada bloque de multiplexacion espacial se dividen en una palabra de constelacion 4-QAM y una palabra de constelacion 16-QAM, y

se aplica permutacion en la primera etapa de permutacion.

de acuerdo con la permutacion de bloques dclicos mostrada en la Tabla 7, de acuerdo con las tasas de codigos del codigo de verificacion de paridad de baja densidad cuasi-dclico:

[Tabla 17]

continuacion

la permutacion en la segunda etapa de permutacion se aplica de manera que

los dos bits de la palabra de constelacion 4-QAM estan formados por bits del primer bloque dclico de la seccion respectiva, estando formados los dos bits de la palabra de constelacion 16-QAM que tienen la menor fiabilidad por bits del segundo bloque dclico de la seccion respectiva y estando formados los dos bits de la palabra de constelacion 16-QAM que tienen la mayor fiabilidad por bits del tercer bloque dclico de la seccion respectiva. De acuerdo con la 20a intercalacion

el procedimiento, en el tercer procedimiento de intercalacion, con B = 8 y una relacion de intensidad de transmision de 1/4, en el que el codigo de verificacion de paridad de baja densidad casi dclico es un codigo definido por el estandar DVB-NGH con una tasa de codigo de uno de 7/15, 8/15, y 3/5,

los bits de cada bloque de multiplexacion espacial se dividen en una primera palabra de constelacion 16-QAM y una segunda palabra de constelacion 16-QAM, y

se aplica permutacion en la primera etapa de permutacion.

de acuerdo con la permutacion de bloques dclicos mostrada en la Tabla 8, de acuerdo con las tasas de codigos del codigo de verificacion de paridad de baja densidad cuasi-dclico:

[Tabla 18]

continuacion

la permutacion en la segunda etapa de permutacion se aplica de manera que

los dos bits de la primera palabra de constelacion 16-QAM que tienen la menor fiabilidad estan formados por bits del primer bloque dclico de la seccion respectiva, los dos bits de la primera palabra de constelacion 16-QAm que tienen la mayor fiabilidad estan compuestos por bits del segundo bloque dclico de la seccion respectiva, los dos bits de la segunda palabra de constelacion 16-QAM que tienen la fiabilidad mas baja estan formados por bits del tercer bloque dclico de la seccion respectiva, y los dos bits de la segunda palabra de constelacion 16-QAM que tienen la mayor fiabilidad estan compuestos por bits del cuarto bloque dclico de la seccion respectiva.

De acuerdo con la 21a intercalacion

el procedimiento, en el tercer procedimiento de intercalacion, con B = 10 y una relacion de intensidad de transmision de 1/4, en el que el codigo de verificacion de paridad de baja densidad casi dclico es un codigo definido por el estandar DVB-NGH con una tasa de codigo de uno de 7/15, 8/15, y 3/5,

los bits de cada bloque de multiplexacion espacial se dividen en una palabra de constelacion 16-QAM y una palabra de constelacion 64-QAM, y

se aplica permutacion en la primera etapa de permutacion.

de acuerdo con la permutacion de bloques dclicos mostrada en la Tabla 9, de acuerdo con las tasas de codigos del codigo de verificacion de paridad de baja densidad cuasi-dclico:

[Tabla 19]

continuacion

la permutacion en la segunda etapa de permutacion se aplica de manera que

los dos bits de la palabra de constelacion 16-QAM que tienen la menor fiabilidad estan compuestos por bits del primer bloque dclico de la seccion respectiva, los dos bits de la palabra de constelacion 16-QAM que tienen la mayor fiabilidad estan compuestos por bits de la palabra de constelacion 16-QAM del segundo bloque dclico de la seccion respectiva, los dos bits de la palabra de constelacion 64-QAM que tienen la fiabilidad mas baja estan formados por bits del tercer bloque dclico de la seccion respectiva, los dos bits de la palabra de constelacion 64-QAM que tienen la segunda la fiabilidad mas baja estan compuestos de bits del cuarto bloque dclico de la seccion respectiva, y los dos bits de la palabra de constelacion 64-QAM que tienen la fiabilidad mas alta estan compuestos de bits del quinto bloque dclico de la seccion respectiva.

De acuerdo con este procedimiento, los N bloques dclicos de la palabra de codigo basada en codigos de QC-LDPC se permutan apropiadamente, y luego los bits de la palabra de codigo con los bloques dclicos permutados se asignan adecuadamente en dos palabras de constelacion. Por lo tanto, el procedimiento mejora aun mas el rendimiento de recepcion de un sistema de comunicacion.

Aplicabilidad industrial

La presente invencion es aplicable a codificacion y modulacion de bits intercalados con codigos de LDPC y multiplexacion espacial.

Lista de signos de referencia

100 transmisor

110 unidad de procesamiento de entrada

120 codificador de BICM

121 codificador de LDPC

122 intercalador de bits

122-1-122-3 unidad de permutacion de seccion

123 demultiplexor

124-1-124-2 mapeador de QAM 520-1-520-2 extremo frontal de RF 125 codificador de SM 530-1-530-2 demodulador 130-1-130-2 modulador 540 decodificador de MIMO 140-1-140-2 amplificador 541 decodificador de SM 150-1-150-2 antena de transmisiOn 545-1-545-2 desmapeador de QAM 300 intercalador de bits 550 multiplexor

310 unidad de permutaciOn de bloque 560 desintercalador de bits 500 receptor 570 decodificador de LDPC 510-1-510-2 antena de recepciOn

Claims (4)

REIVINDICACIONES

1. Un dispositivo de transmision, que comprende:

un codificador de control de paridad de baja densidad, LDPC, que genera una palabra de codigo a partir de una cadena de datos usando un esquema de codificacion de verificacion de paridad de baja densidad cuasi-dclica, QC-LDPC, estando compuesta la palabra de codigo de 45 bloques dclicos, incluyendo cada bloque dclico 360 bits;

un intercalador que realiza una primera permutacion y una segunda permutacion en la palabra de codigo, dividiendo en la primera permutacion los 45 bloques dclicos en 15 secciones segun una primera regla que se muestra en la Tabla 1, segun una tasa de codigos del esquema de codificacion QC-LDPC, incluyendo cada seccion 3 bloques dclicos, reorganizando asf los 45 bloques dclicos, reorganizando la segunda permutacion los bits dentro de cada seccion de acuerdo con una segunda regla, generando asf 180 bloques de multiplexacion espacial para cada seccion, incluyendo cada bloque de multiplexacion espacial 2 bits de cada uno de los 3 bloques dclicos que constituyen la seccion;

T l 11

un mapeador de constelaciones que modula cada bloque de multiplexacion espacial para generar un sfmbolo complejo de cambio de fase en cuadratura, QPSK, y un sfmbolo complejo de modulacion en cuadratura de amplitud 16, 16QAM; y

un transmisor que transmite, en un intervalo de tiempo identico a una frecuencia identica, una senal generada a partir del s^bolo complejo QPSK desde una primera antena y una senal generada a partir del sfmbolo complejo 16QAM desde una segunda antena, en el que una relacion de la intensidad de transmision de la primera antena a la intensidad de transmision de la segunda antena es 1:1.

2. Un procedimiento de transmision utilizado por un dispositivo de transmision, comprendiendo el procedimiento de transmision:

generar una palabra de codigo a partir de una cadena de datos utilizando un esquema de codificacion de comprobacion de paridad de baja densidad cuasi-dclica, QC-LDPC, estando la palabra de codigo compuesta por 45 bloques dclicos, incluyendo cada bloque dclico 360 bits;

realizar una primera permutacion y una segunda permutacion en la palabra de codigo, dividiendo la primera permutacion los 45 bloques dclicos en 15 secciones segun una primera regla que se muestra en la Tabla 2, segun una tasa de codigos del esquema de codificacion QC-LDPC, incluyendo cada seccion 3 bloques dclicos, reorganizando asf los 45 bloques dclicos, reorganizando la segunda permutacion los bits dentro de cada seccion de acuerdo con una segunda regla, generando asf 180 bloques de multiplexacion espacial para cada seccion, incluyendo cada bloque de multiplexacion espacial 2 bits de cada uno de los 3 bloques dclicos que constituyen la seccion;

T l 21

continuacion

modular cada bloque de multiplexacion espacial para generar un sfmbolo complejo de modulacion de cambio de fase en cuadratura, QPSK, y un sfmbolo complejo de modulacion en cuadratura de amplitud 16, 16QAM; y transmitir, en un intervalo de tiempo identico a una frecuencia identica, una senal generada a partir del sfmbolo complejo QPSK desde una primera antena y una senal generada a partir del sfmbolo complejo 16QAM desde una segunda antena, en el que una relacion de la intensidad de transmision de la primera antena a la intensidad de transmision de la segunda antena es 1:1.

3. Un dispositivo de recepcion, que comprende:

un receptor que recibe una senal de transmision transmitida desde un dispositivo de transmision, adquiriendo asf una senal de recepcion, por lo que la senal de transmision se genera al: generar una palabra de codigo a partir de una cadena de datos utilizando un esquema de codificacion de control de paridad de baja densidad cuasidclico, QC-LDPC, estando compuesta la palabra de codigo por 45 bloques dclicos, incluyendo cada bloque cfclico 360 bits; realizar un proceso de intercalacion que consiste en una primera permutacion y una segunda permutacion en la palabra de codigo, dividiendo la primera permutacion los 45 bloques dclicos en 15 secciones segun una primera regla que se muestra en la Tabla 3, de acuerdo con una tasa de codigo del esquema de codificacion, QC-LDPC, incluyendo cada seccion 3 bloques dclicos, reorganizando asf los 45 bloques dclicos, reorganizando la segunda permutacion los bits dentro de cada seccion de acuerdo con una segunda regla, generando asf 180 bloques de multiplexacion espacial para cada seccion, incluyendo cada bloque de multiplexacion espacial 2 bits de cada uno de los 3 bloques dclicos que constituyen la seccion; modular cada bloque de multiplexacion espacial para generar un sfmbolo complejo de cambio de fase en cuadratura, QPSK, y un sfmbolo complejo de modulacion en cuadratura de amplitud 16, 16QAM; y transmitir, en un intervalo de tiempo identico a una frecuencia identica, una senal generada a partir del sfmbolo complejo QPSK desde una primera antena y una senal generada a partir del sfmbolo complejo 16QAM desde una segunda antena, en el que una relacion de la intensidad de transmision de la primera antena a la intensidad de transmision de la segunda antena es 1:1;

T l

continuacion

un decodificador de multiples entradas y multiples salidas, MIMO, que desmapea la senal de recepcion y genera una senal posterior al desmapeado;

un desintercalador que reorganiza la senal posterior al desmapeado para llegar a una disposicion antes del proceso de intercalado, generando una senal desintercalada; y

un decodificador LDPC que realiza la decodificacion de correccion de errores utilizando la senal desintercalada.

4. Un procedimiento de recepcion utilizado por un dispositivo de recepcion, comprendiendo el procedimiento de recepcion:

recibir una senal de transmision transmitida desde un dispositivo de transmision, adquiriendo asf una senal de recepcion, por lo que la senal de transmision se genera al: generar una palabra de codigo a partir de una cadena de datos mediante el uso de un esquema de codificacion de control de paridad de baja densidad cuasi-dclico, QC-LDPC, estando compuesta la palabra de codigo por 45 bloques dclicos, incluyendo cada bloque dclico 360 bits; realizar un proceso de intercalacion que consiste en una primera permutacion y una segunda permutacion en la palabra de codigo, dividiendo la primera permutacion los 45 bloques dclicos en 15 secciones segun una primera regla que se muestra en la Tabla 4, segun una tasa de codigo del esquema de codificacion QC-LDPC, incluyendo cada seccion 3 bloques dclicos, reorganizando asf los 45 bloques dclicos, reorganizando la segunda permutacion los bits dentro de cada seccion de acuerdo con una segunda regla, generando asf 180 bloques de multiplexacion espacial para cada seccion, incluyendo cada bloque de multiplexacion espacial 2 bits de cada uno de los 3 bloques dclicos que constituyen la seccion; modular cada bloque de multiplexacion espacial para generar un sfmbolo complejo de cambio de fase en cuadratura, QPSK, y un sfmbolo complejo de modulacion en cuadratura de amplitud 16, 16QAM; y transmitir, en un intervalo de tiempo identico a una frecuencia identica, una senal generada desde el sfmbolo complejo QPSK desde una primera antena y una senal generada desde el sfmbolo complejo 16QAM desde una segunda antena, en el que una relacion de la intensidad de transmision de la primera antena con la intensidad de transmision de la segunda antena es 1:1;

T l 41

continuacion

una etapa de multiples entradas y multiples salidas, MIMO, de desmapeado de la senal de recepcion y que genera una senal posterior al desmapeado;

una etapa de desintercalado de reorganizacion de la senal posterior al desmapeado para llegar a una disposicion antes del proceso de intercalado, generando una senal desintercalada; y

una etapa de decodificacion LDPC para realizar la decodificacion con correccion de errores utilizando la senal desintercalada.