JP6050458B2 - インターリービング方法、及びデインターリービング方法 - Google Patents
インターリービング方法、及びデインターリービング方法 Download PDFInfo
- Publication number
- JP6050458B2 JP6050458B2 JP2015199390A JP2015199390A JP6050458B2 JP 6050458 B2 JP6050458 B2 JP 6050458B2 JP 2015199390 A JP2015199390 A JP 2015199390A JP 2015199390 A JP2015199390 A JP 2015199390A JP 6050458 B2 JP6050458 B2 JP 6050458B2
- Authority
- JP
- Japan
- Prior art keywords
- bits
- constellation
- blocks
- codeword
- cyclic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
- H03M13/1168—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices wherein the sub-matrices have column and row weights greater than one, e.g. multi-diagonal sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
- H03M13/1188—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal wherein in the part with the double-diagonal at least one column has an odd column weight equal or greater than three
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
- H03M13/356—Unequal error protection [UEP]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
- H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
- H04B7/06—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the transmitting station
- H04B7/0697—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the transmitting station using spatial multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
- H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
- H04B7/08—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
- H04L1/0058—Block-coded modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/02—Arrangements for detecting or preventing errors in the information received by diversity reception
- H04L1/06—Arrangements for detecting or preventing errors in the information received by diversity reception using space diversity
- H04L1/0618—Space-time coding
- H04L1/0637—Properties of the code
- H04L1/0643—Properties of the code block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/345—Modifications of the signal space to allow the transmission of additional information
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Error Detection And Correction (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
符号、QAM(quadrature amplitude modulation)、及び空間多重を用いるビットイン
ターリーブ符号化変調(bit-interleaved coding and modulation:BICM)システム
に用いられるインターリービング方法、インターリーバ、及びこれを備える送信機、並びにこれらに対応するデインターリービング方法、デインターリーバ、及びこれを備える受信機に関する。
BICM)エンコーダを備える送信機を含む通信システムが提案されている(例えば、非特許文献1参照)。
BICMエンコーダは、例えば、次のステップを行う。
(1)データブロックを、例えば、疑似巡回低密度パリティ検査(quasi-cyclic low-density parity-check:QC LDPC)符号を用いて、符号化する。
(3)ビットインターリーブされた符号語をコンステレーション語に多重分離する。但し、多重分離には、変調方式が16QAM、64QAM、256QAMなどの場合、カラム‐ロウインターリービングにおけるインターリーバ行列の列のパーミュテーションに等価な処理が含まれる。
同様に、空間多重を伴うBICMエンコーダを備える送信機を含む通信システムにおいても、QC LDPC符号に基づく符号語のビットを空間多重ブロックの複数のコンステレーション語に適切にマッピングすることができれば、通信システムの受信性能の向上につながる。
疑似巡回低密度パリティ検査符号、空間多重、及びT(Tは1より大きい整数)本の送信アンテナを用いる通信システムにおける送信機において実行される、前記疑似巡回低密度パリティ検査符号の符号語から1以上の空間多重ブロックの複数のコンステレーション語を生成するために、当該符号語のビットを並び換えるインターリービング方法であって、
前記符号語は、夫々がQ個のビットからなるN個の巡回ブロックで構成され、
前記空間多重ブロックはB個のビットからなり、前記空間多重ブロックはT個のコンステレーション語により構成され、
前記コンステレーション語の夫々は、当該コンステレーション語のコンステレーションマッピングに用いられる所定のコンステレーションの複数のコンステレーションポイントの1つを示し、
各前記コンステレーション語の複数のビットは同じロバストレベルのビット対に分けられ、
前記インターリービング方法は、
前記符号語のビットの並び換えを、
少なくとも1つの前記空間多重ブロックがB/2個の異なる巡回ブロックのビットから作られ、
前記少なくとも1つの前記空間多重ブロックの前記コンステレーション語の夫々が当該コンステレーション語のビット数Btの1/2であるBt/2個の巡回ブロックのビットから作られ、
前記少なくとも1つの前記空間多重ブロックの前記コンステレーション語の夫々の各前記ビット対はBt/2個の巡回ブロックのうちの1つの共通の巡回ブロックから作られる
ように、
行う
ことを特徴とする。
図1は、送信機1000の構成を示すブロック図である。送信機1000は、入力処理部1100と、ビットインターリーブ符号化変調(bit-interleaved coding and modulation:BICM)エンコーダ1200と、変調器1300−1〜1300−4と、電力増
幅器1400−1〜1400−4と、送信アンテナ1500−1〜1500−4を備える。
BICMエンコーダ1200は、ベースバンドフレームを複数の複素シンボルから構成される複数のデータストリームに変換する。データストリームの数は送信アンテナの数に等しい。
CMエンコーダ1200からの入力に対して直交周波数分割多重などの処理を行う。各電力増幅器1400−1〜1400−4は各変調器1300−1〜1300−4からの入力に対して電力増幅を行う。
図2は、図1の空間多重用のBICMエンコーダ1200のブロック図である。
BICMエンコーダ1200は、LDPCエンコーダ1210と、ビットインターリーバ1220と、デマルチプレクサ1230と、QAMマッパ1240−1〜1240−4と、空間多重(spatial-multiplexing:SM)エンコーダ1250と、を備える。
ビットインターリーバ1220は、LDPC符号語のビットを並び換えるビットインターリービングを行ってデマルチプレクサ1230へ出力する。
デマルチプレクサ1230は、ビットインターリーブされた符号語を複数のビットストリームに多重分離してQAMマッパ1240−1〜1240−4へ出力する。
LDPC符号は、パリティ検査行列(parity check matrix:PCM)によって完全に
定義される線形誤り訂正符号であり、PCMは、符号語ビット(変数ノードとも称される。)とパリティ検査(検査ノードとも称される。)との連結(connection)を表す2値の疎行列である。PCMの列と行は、夫々、変数ノードと検査ノードに対応する。変数ノードと検査ノードとの連結は、PCMにおいて、「1」という要素で示されている。
ハードウェア実装に適した構造を有する。事実、今日の規格のほとんどにおいてQC LDPC符号が用いられている。QC LDPC符号のPCMは、複数の巡回行列を有する特別な構造となっている。巡回行列とは、各行がその直前の行の要素を1つ巡回シフトした形になっている正方行列であり、重ね合わされた斜めの列(folded diagonal)が1つ
、2つ、または、それ以上存在し得る。各巡回行列のサイズはQ×Qである。ここでQはQC LDPC符号の巡回係数(cyclic factor)と称される。このような疑似巡回構造
により、Q個の検査ノードを並列処理することができ、QC LDPC符号は効率的なハードウェア実装を行うために明らかに有利な符号である。
図3のPCMは、重ね合わされた斜めの列が1つまたは2つある巡回行列を有し、図3のPCMに対応するQC LDPC符号は8×12=96ビットのブロックを8×18=144ビットの符号語に符号化する。従って、このQC LDPC符号の符号化率は96/144=2/3である。符号語ビットはQビットを有する複数のブロックに分割される。Qビットのブロックを本明細書では巡回ブロックと称し、QBと表記する。
RA QC LDPC)符号という特別な種類のQC LDPC符号に属する。RA QC LDPC符号は、符号化が容易であることで知られており、数多くの規格(例えば、DVB−S2規格、DVB−T2規格、DVB−C2規格といった第二世代DVB規格)において採用されている。PCMの右側はパリティビットに対応し、その部分における「1」の要素の配置は階段構造となっている。
通常、LDPC符号語のビットには異なる重要度のものがあり、また、コンステレーションのビットには異なるロバストレベルのものがある。LDPC符号語のビットを直接、即ちインターリービングせずにコンステレーションのビットにマッピングすると、最適な性能には至らない。このため、符号語のビットがコンステレーションにマッピングされる前にインターリーブされる必要がある。
ての符号誤り率(Bit Error Rate:BER)を用いて測定される。
同様に、コンステレーションにおいて符号化されたビットには異なるロバストレベルのものがあることも周知の事実である。例えば、複素直交振幅変調(quadrature amplitude
modulation:QAM)コンステレーションは2つの互いに独立したパルス振幅変調(pulse amplitude modulation:PAM)シンボルから成り、そのうち1つが実数部に対応し
、もう1つが虚数部に対応する。正方形コンステレーションでは、2つのPAMシンボルは互いに同数のビットを符号化する。PAMシンボルにおいて符号化された複数のビットのロバストレベルは互いに異なる。その一例として、グレイ符号化を用いた8−PAMシンボルの場合を図4に図示する。このようにPAMシンボルにおいて符号化された複数のビットのロバストレベルが互いに異なるのは、ビット(0または1)によって定義される2つのサブセット間の距離が各ビットに対して異なるためである。この距離が大きいほど、そのビットのロバストレベルまたは信頼度は高い。図4では、ビットb3のロバストレ
ベルが最も高く、ビットb1のロバストレベルが最も低い。
図5Aは、4−QAMコンステレーション用のQAMマッパのブロック図である。QAMマッパ1240Aは、実数部用と虚数部用に、2−PAMコンステレーション用のPAMマッパ1241A,1245Aを備える。QAMマッパ1240Aは、PAMマッパ1241A,1245Aで1ビットずつ合計2ビットを符号化する。4−QAMコンステレーションには1つのロバストレベルがある。
T本の伝送アンテナを用いる空間多重システムでは、T個の複素QAMシンボルが同じチャネルスロットで伝送される。OFDM変調では、チャネルスロットはOFDMセルと記述され、OFDMセルはOFDMシンボルにおけるサブキャリアである。T個の複素QAMシンボルは、必ずしも同サイズである必要はなく、空間多重(SM)ブロックを形成する。
結合符号化は、通常、2T個の実数成分からなるベクトルに直交平方行列を乗算することによって行われる。最も一般的な場合、結合符号化は、複数のK個のチャネルスロット、すなわち、K×T個の複素QAMシンボルに対して適用される。結合符号化は、K個のチャネルスロットで有効な追加的な時間ダイバーシティ及び/又は周波数ダイバーシティを有効に使用する。
のアンテナインデックスである。
≪実施の形態≫
本発明の特別な手法は、次の内容を保証するQC LDPC符号に基づく符号語(QC
LDPC符号語)のビットを並び換えるインターリービング方法を提供するものである。
/2の巡回ブロックにマッピングされる。
(ii)空間多重ブロック(SMブロック)のT個のQAMシンボルは、互いに、QC
LDPC符号語の異なる巡回ブロックにマッピングされる。
(I)各コンステレーション語(ビット数Bt)は、QC LDPC符号語の異なるBt/2個の巡回ブロックのビットから作られ、
(II)コンステレーション語の同じロバストレスレベルのビット対は同じ巡回ブロックから作られ、
(III)異なるアンテナに関するコンステレーション語は、異なる巡回ブロックのビットから作られる。
SMブロックはBビットからなり、SMブロックはT個のコンステレーション語からなる。
本発明の好ましい実施の形態では、通信システムは、平方QAMコンステレーションを用いる。従って、アンテナtに対するコンステレーション語毎のビット数Btは必ず偶数
であり、2つのQAM成分(実数部と虚数部)は夫々同数Bt/2のビットによって変調
される。
2送信アンテナで空間多重ブロック毎のビット数が4、6、8、10に等しい場合における空間多重システムに対する構造が図6Aから図6Dに示される。同じSMブロックに属するグループのビットが太線で囲まれている。この例では、LDPCパラメータの、巡回係数Q=8及び符号語毎の巡回ブロック数N=15である。
さらに、N個の巡回ブロックの順番は、通常、LDPC符号の定義における順番と異なっており、N個の要素のパーミュテーションによって定義される。
<送信機>
以下、本発明の実施の形態に係る通信システムにおける送信機について図面を参照しつつ説明する。
100は、入力処理部110と、ビットインターリーブ符号化変調(bit-interleaved coding and modulation:BICM)エンコーダ120と、変調器130−1〜130−4
と、電力増幅器140−1〜140−4と、送信アンテナ150−1〜150−4を備える。但し、BICMエンコーダ120を除く各構成ユニットは図1の送信機1000の対応する各構成ユニットと実質的に同じ処理を行い、詳細な説明を省略する。
図8は、図7の空間多重用のBICMエンコーダ120のブロック図である。
BICMエンコーダ120は、LDPCエンコーダ121と、ビットインターリーバ122と、デマルチプレクサ123と、QAMマッパ124−1〜124−4と、空間多重(spatial-multiplexing:SM)エンコーダ125と、を備える。但し、ビットインターリーバ122及びデマルチプレクサ123を除く各構成ユニットは図2のBICMエンコーダ1200の対応する各構成ユニットと実質的に同じ処理を行う。
ビットインターリーバ122は、LDPCエンコーダ121から符号語を受け取り、受け取った符号語のビットを並び換える。デマルチプレクサ123は並び換えが行われた符号語のビットを多重分離し(複数のビット列に分離し、複数のビット列を並び換えて)、コンステレーション語にマッピングする。なお、ビットインターリーバ122とデマルチプレクサ123は、上記の(i)〜(ii)、言い換えると(I)〜(III)を満たすように、処理を行う。
以下、図8のビットインターリーバ122の一例について図9を参照しつつ説明する。
図9に一構成例を示すビットインターリーバ122では、N個の巡回ブロックは、B/2個の巡回ブロックからなる1又は複数のセクションと、NをB/2で除算した余り値である個数Xの巡回ブロックからなるグループ(残りのグループ)に分けられる。NがB/2の倍数の場合には、残りのグループは存在しない。
図6Bに対応するN=15、Q=8、B=6の場合、1セクションに関連付けられる巡回ブロックの数はB/2=3、SMブロックの数はQ/2=4、セクションの数は5である。
図6Dに対応するN=15、Q=8、B=10の場合、1セクションに関連付けられる巡回ブロックの数はB/2=5、SMブロックの数はQ/2=4、セクションの数は3である。
巡回ブロック間パーミュテーションユニット310は巡回ブロックを並び換え、巡回ブロック内パーミュテーションユニット3201、・・・は巡回ブロックのビットを並び換
える。
・の一方を取り除いた構成であってもよく、図10の構成において巡回ブロック間パーミュテーションユニット310と巡回ブロック内パーミュテーションユニット3201、・
・・の並びを入れ換えた構成であってもよい。各巡回ブロック内パーミュテーションユニット3201、・・・は、他の巡回ブロック内パーミュテーションユニットと独立して動
作するようにしてもよい。なお、巡回ブロック毎に1つの巡回ブロック内パーミュテーションユニットを備える必要はなく、巡回ブロック数より少ない数の巡回ブロック内パーミュテーションユニットを時分割で使用してもよい。
図11Aは、Q=8、B=4の場合におけるセクションパーミュテーションユニットの並び換えの機能の一例を示す図であり、図12Aは図11Aに示すビットの並び換えを行うセクションパーミュテーションユニットの一動作例を説明するための図である。
〜SMB4のビットにマッピングされるように、入力ビットの並び換えを行う。
図11Aの入力ビットの並び換えのために、セクションパーミュテーションユニット122−1Aは、例えば、図12Aに示すように、Q列B/2行=8列2行のインターリーバ行列の行方向にビットを書き込み、列方向にビットを読み出すカラム‐ロウインターリービングと等価な処理を行う。なお、図12A及び後述する図12Bから図12Dでは、ビットの書き込み順序を点線矢印で示し、ビットの読み出し順序を実線矢印で示している。
セクションパーミュテーションユニット122−1Bは、図11Bに示すように、B/2=3個の巡回ブロックQB1〜QB3のビットを、Q/2=4個のSMブロックSMB1
〜SMB4のビットにマッピングされるように、入力ビットの並び換えを行う。
図11Cは、Q=8、B=8の場合におけるセクションパーミュテーションユニットの並び換えの機能の一例を示す図であり、図12Cは図11Cに示すビットの並び換えを行うセクションパーミュテーションユニットの一動作例を説明するための図である。
〜SMB4のビットにマッピングされるように、入力ビットの並び換えを行う。
図11Cの入力ビットの並び換えのために、セクションパーミュテーションユニット122−1Cは、例えば、図12Cに示すように、Q列B/2行=8列4行のインターリーバ行列の行方向にビットを書き込み、列方向にビットを読み出すカラム‐ロウインターリービングと等価な処理を行う。
セクションパーミュテーションユニット122−1Dは、図11Dに示すように、B/2=5個の巡回ブロックQB1〜QB5のビットを、Q/2=4個のSMブロックSMB1
〜SMB4ビットにマッピングされるように、入力ビットの並び換えを行う。
図11Aから図11D及び図12Aから図12Dを用いて説明したセクションパーミュテーションユニットを一般化すると次の通りとなる。
の行方向にビットを書き込み、列方向にビットを読み出すカラム‐ロウインターリービングと等価な処理を行う。
図13Aは、B=4の場合におけるBICMエンコーダのビットインターリーバ、デマルチプレクサ、QAMマッパの経路の一構成例を示すブロック図である。
語CB(b1,Re、b1,Im)にマッピングされる。
4−QAMマッパ124A−1,124A−2は、夫々、2つの2−PAMマッパによってコンステレーション語CA,CB(b1,Re、b1,Im)を複素シンボル(Re、Im)にマッピングする。
図13Bは、B=6の場合におけるBICMエンコーダのビットインターリーバ、デマルチプレクサ、QAMマッパの経路の一構成例を示すブロック図である。
BICMエンコーダ120B内の不図示のLDPCエンコーダ(図8参照)によって生成されたLDPC符号語は、図11B及び図12Bを用いて説明したセクションパーミュテーションユニットを備えるビットインターリーバ122Bに供給される。LDPC符号語のビットはビットインターリーバ122Bによって並び換えられ、ビットが並び換えられた符号語はデマルチプレクサ123Bへ供給される。
ット(y3、y6)がコンステレーション語CB(b1,Re、b1,Im)にマッピングされる。
16−QAMマッパ124B−1は、2つの4−PAMマッパによってコンステレーション語CA(b1,Re、b2,Re、b1,Im、b2,Im)を複素シンボル(Re、Im)にマッピ
ングする。一方、4−QAMマッパ124B−2は、2つの2−PAMマッパによってコンステレーション語CB(b1,Re、b1,Im)を複素シンボル(Re、Im)にマッピング
する。
図13Cは、B=8の場合におけるBICMエンコーダのビットインターリーバ、デマルチプレクサ、QAMマッパの経路の一構成例を示すブロック図である。
BICMエンコーダ120C内の不図示のLDPCエンコーダ(図8参照)によって生成されたLDPC符号語は、図11C及び図12Cを用いて説明したセクションパーミュテーションユニットを備えるビットインターリーバ122Cに供給される。LDPC符号
語のビットはビットインターリーバ122Cによって並び換えられ、ビットが並び換えられた符号語はデマルチプレクサ123Cへ供給される。
グされ、ビット(y3、y4、y7、y8)がコンステレーション語CB(b1,Re、b2,Re、
b1,Im、b2,Im)にマッピングされる。
SMエンコーダ125Cは、伝送信号Tx1、Tx2を生成するために、複素シンボルを空間多重するための符号化を行う。
BICMエンコーダ120D内の不図示のLDPCエンコーダ(図8参照)によって生成されたLDPC符号語は、図11D及び図12Dを用いて説明したセクションパーミュテータを備えるビットインターリーバ122Dに供給される。LDPC符号語のビットはビットインターリーバ122Dによって並び換えられ、ビットが並び換えられた符号語はデマルチプレクサ123Dへ供給される。
、y3、y6、y7、y8、y4、y5、y9、y10に並び換えて出力する。これにより、ビッ
ト(y1、y2、y3、y6、y7、y8)がコンステレーション語CA(b1,Re、b2,Re、b3,Re、b1,Im、b2,Im、b3,Im)にマッピングされ、ビット(y4、y5、y9、y10)がコンステレーション語CB(b1,Re、b2,Re、b1,Im、b2,Im)にマッピングされる。
、Im)にマッピングする。一方、16−QAMマッパ124D−2は、2つの4−PAMマッパによってコンステレーション語CB(b1,Re、b2,Re、b1,Im、b2,Im)を複素
シンボル(Re、Im)にマッピングする。
図13Aから図13Dを用いて説明したデマルチプレクサを一般化すると次の通りとなる。但し、SMブロックのビット数はB、アンテナ(コンステレーション語)の数をT、コンステレーション語Ciのビット数をBi=2×Miとする。なお、iはアンテナ(コンステレーション語)のインデックスであり、1以上T以下の整数である。
、入力ビットを並び換えて出力する。つまり、Li=Li-1+Mi-1(ただし、L1=0)とすると、デマルチプレクサは、i番目のコンステレーション語Ciに、ビット(yLi+1,
yLi+2,・・・,yLi+Mi,yB/2+Li+1,yB/2+Li+2,・・・,yB/2+Li+Mi)がマッピン
グされるように、入力ビットを並び換えて出力する。
以下、本発明の実施の形態に係る通信システムにおける受信機について図面を参照しつつ説明する。
図14は、本発明の実施の形態における受信機200の構成を示すブロック図である。受信機は送信機の機能を反映する。一般的な受信機はR本の受信アンテナを有し、送信機のT本の送信アンテナから送信された信号を受信する。RとTは必ずしも同じである必要はない。
、MIMOデコーダ240と、マルチプレクサ250と、ビットデインターリーバ260と、LDPCデコーダ270とを備える。MIMOデコーダ240は、空間多重(spatial-multiplexing:SM)デコーダ241とQAMデマッパ245−1〜245−4を備える。
マルチプレクサ250は、QAMデマッパ245−1〜245−4からの入力に対して、送信機が備えるデマルチプレクサ123と逆の処理(デマルチプレクサ123によって並び換えられる前の並びに戻し、多重する処理)を行う。
LDPCデコーダ270は、ビットデインターリーバ260からの入力に対して、送信機のLDPCエンコーダ121と同じQC−LCPC符号に基づくLDPC復号を行う。
グとQAMコンステレーションデマッピングは1つのMIMOデコーダ240において結合して実行される。これらの知見は当技術分野においてよく知られている。
本発明は上記の実施の形態で説明した内容に限定されず、本発明の目的とそれに関連又は付随する目的を達成するためのいかなる形態においても実施可能であり、例えば、以下であってもよい。
(1)本発明は、アンテナ数が1を除く如何なる値(例えば、2、4、8など)であっても、適用可能である。
本発明は、LDPC符号がDVB−S2、DVB−T2、DVB−C2などの第二世代デジタルビデオ放送規格で採用されている疑似巡回パリティ検査符号(例えば、DVB−T2規格のETSI EN 302 755の表A1から表6で定義されている疑似巡回パリティ検査符号)など如何なる疑似巡回パリティ検査符号であっても、適用可能である。なお、N、Qの値は使用する疑似巡回パリティ検査符号によって変わる。
実施の形態に係るインターリービング方法、インターリーバ、及びこれを備える送信機、並びにこれらに対応するデインターリービング方法、デインターリーバ、及びこれを備える受信機とその効果についてまとめる。
(1) 第1のインターリービング方法は、
疑似巡回低密度パリティ検査符号、空間多重、及びT(Tは1より大きい整数)本の送信アンテナを用いる通信システムにおける送信機において実行される、前記疑似巡回低密度パリティ検査符号の符号語から1以上の空間多重ブロックの複数のコンステレーション語を生成するために、当該符号語のビットを並び換えるインターリービング方法であって、
前記符号語は、夫々がQ個のビットからなるN個の巡回ブロックで構成され、
前記空間多重ブロックはB個のビットからなり、前記空間多重ブロックはT個のコンステレーション語により構成され、
前記コンステレーション語の夫々は、当該コンステレーション語のコンステレーションマッピングに用いられる所定のコンステレーションの複数のコンステレーションポイントの1つを示し、
各前記コンステレーション語の複数のビットは同じロバストレベルのビット対に分けられ、
前記インターリービング方法は、
前記符号語のビットの並び換えを、
少なくとも1つの前記空間多重ブロックがB/2個の異なる巡回ブロックのビットから作られ、
前記少なくとも1つの前記空間多重ブロックの前記コンステレーション語の夫々が当該コンステレーション語のビット数Btの1/2であるBt/2個の巡回ブロックのビットから作られ、
前記少なくとも1つの前記空間多重ブロックの前記コンステレーション語の夫々の各前記ビット対はBt/2個の巡回ブロックのうちの1つの共通の巡回ブロックから作られる
ように、
行う
ことを特徴とする。
疑似巡回低密度パリティ検査符号、空間多重、及びT(Tは1より大きい整数)本の送信アンテナを用いる通信システムにおける受信機において実行される、デインターリービング方法であって、
前記デインターリービング方法は、
複数のコンステレーション語からなる1以上の空間多重ブロックに対して、第1のインターリービング方法によって行われる前記ビットの並び換えと逆の処理を行う
ことを特徴とする。
疑似巡回低密度パリティ検査符号、空間多重、及びT(Tは1より大きい整数)本の送信アンテナを用いる通信システムにおける送信機が備える、前記疑似巡回低密度パリティ検査符号の符号語から1以上の空間多重ブロックの複数のコンステレーション語を生成するために、当該符号語のビットを並び換えるインターリーバであって、
前記符号語は、夫々がQ個のビットからなるN個の巡回ブロックで構成され、
前記空間多重ブロックはB個のビットからなり、前記空間多重ブロックはT個のコンステレーション語により構成され、
前記コンステレーション語の夫々は、当該コンステレーション語のコンステレーションマッピングに用いられる所定のコンステレーションの複数のコンステレーションポイントの1つを示し、
各前記コンステレーション語の複数のビットは同じロバストレベルのビット対に分けられ、
前記インターリーバは、
前記符号語のビットの並び換えを、
少なくとも1つの前記空間多重ブロックがB/2個の異なる巡回ブロックのビットから作られ、
前記少なくとも1つの前記空間多重ブロックの前記コンステレーション語の夫々が当該コンステレーション語のビット数Btの1/2であるBt/2個の巡回ブロックのビットから作られ、
前記少なくとも1つの前記空間多重ブロックの前記コンステレーション語の夫々の各前記ビット対はBt/2個の巡回ブロックのうちの1つの共通の巡回ブロックから作られる
ように、
行う
ことを特徴とする。
疑似巡回低密度パリティ検査符号、空間多重、及びT(Tは1より大きい整数)本の送信アンテナを用いる通信システムにおける受信機が備える、デインターリーバであって、
前記デインターリーバは、
T個の複数のコンステレーション語からなる1以上の空間多重ブロックの夫々に対応するT個の複素シンボルに対して、第1のインターリーバによって行われる前記ビットの並び換えと逆の処理を行う
ことを特徴とする。
疑似巡回低密度パリティ検査符号、空間多重、及びT(Tは1より大きい整数)本の送信アンテナを用いる通信システムにおける送信機であって、
疑似巡回低密度パリティ検査符号を用いて符号語を生成する疑似巡回低密度パリティ検査エンコーダと、
前記符号語のビットを並び換えて1以上の空間多重ブロックを出力する第1のインターリーバと、
各前記空間多重ブロックを構成する複数のコンステレーション語の夫々を複素シンボルにマッピングするコンステレーションマッパと、
を備えることを特徴とする。
疑似巡回低密度パリティ検査符号、空間多重、及びT(Tは1より大きい整数)本の送信アンテナを用いる通信システムにおける受信機であって、
複数の受信アンテナによって受信された信号を、T個のコンステレーション語を含む1以上の空間多重ブロックの夫々に対応するT個の複素シンボルに変換するMIMOデコーダと、
前記T個の複素シンボルに対してデインターリービング処理を行う第1のデインターリーバと、
前記デインターリーバによるデインターリービング処理結果を前記疑似巡回低密度パリティ検査符号を用いて復号する疑似巡回低密度パリティ検査デコーダと、
を備えることを特徴とする。
(2) 第2のインターリービング方法は、第1のインターリービング方法において、
前記NがB/2の倍数の場合には、前記N個の巡回ブロックはB/2個の巡回ブロックからなる複数のセクションに分けられ、
前記NがB/2の倍数でない場合には、B/2で割った余りXの巡回ブロックを除いたN−X個の巡回ブロックはB/2個の巡回ブロックからなる複数のセクションに分けられ、
前記インターリービング方法は、
前記符号語のビットの並び換えを、
さらに、前記少なくとも1つの前記空間多重ブロックについて、当該空間多重ブロックが1つの前記セクションに分けられた前記B/2個の巡回ブロックのビットからのみ作られるように、
行う
ことを特徴とする。
前記NがB/2の倍数の場合には、前記N個の巡回ブロックはB/2個の巡回ブロックからなる複数のセクションに分けられ、
前記NがB/2の倍数でない場合には、B/2で割った余りXの巡回ブロックを除いたN−X個の巡回ブロックはB/2個の巡回ブロックからなる複数のセクションに分けられ、
前記インターリーバは、
前記符号語のビットの並び換えを、
さらに、前記少なくとも1つの前記空間多重ブロックについて、当該空間多重ブロックが1つの前記セクションに分けられた前記B/2個の巡回ブロックのビットからのみ作られるように、
行う
ことを特徴とする。
(3) 第3のインターリービング方法は、第2のインターリービング方法において、
前記符号語のビットの並び換えを、各前記セクションを他の前記セクションと独立して行う
ことを特徴とする。
前記符号語のビットの並び換えを、各前記セクションを他の前記セクションと独立して行う
ことを特徴とする。
これらによれば、各セクションを他のセクションと独立してビットの並び換えを行うので、高い並列度を持ったハードウェアまたはソフトウェア実装が可能になる。
前記符号語のビットの並び換えを、
さらに、
前記N個の巡回ブロックの少なくとも一部の前記巡回ブロックの夫々において、当該巡回ブロックのQ個のビットの全てが同じロバストレベルのビットにマッピングされるように、
行う
ことを特徴とする。
前記符号語のビットの並び換えを、
さらに、
前記N個の巡回ブロックの少なくとも一部の前記巡回ブロックの夫々において、当該巡回ブロックのQ個のビットの全てが同じロバストレベルのビットにマッピングされるように、
行う
ことを特徴とする。
前記所定のコンステレーションは平方QAMコンステレーションである
ことを特徴とする。
第5のインターリーバは、第1のインターリーバにおいて、
前記所定のコンステレーションは平方QAMコンステレーションである
ことを特徴とする。
種のPAMシンボルに分割することができるので、ビット対を同じロバストレベルのビットへのマッピングを容易に行うことができる。
110 入力処理部
120 BICMエンコーダ
121 LDPCエンコーダ
122 ビットインターリーバ
123 デマルチプレクサ
124−1〜124−4 QAMマッパ
125 SMエンコーダ
130−1〜130−4 変調器
140−1〜140−4 増幅器
150−1〜150−4 送信アンテナ
200 受信機
210−1〜210−4 受信アンテナ
220−1〜220−4 RFフロントエンド部
230−1〜230−4 復調器
240 MIMOデコーダ
241 SMデコーダ
245−1〜245−4 QAMデマッパ
250 マルチプレクサ
260 ビットデインターリーバ
270 LDPCデコーダ
Claims (4)
- リピートアキュミュレート疑似巡回低密度パリティ検査符号化方式を含む疑似巡回低密度パリティ検査符号化方式を用いて生成された符号語から1以上の空間多重ブロックの複数のコンステレーション語を生成するために、当該符号語のビットを並び換えるインターリービング方法であって、
前記符号語は、夫々がQ個のビットからなるN個の巡回ブロックで構成され、
前記空間多重ブロックはB個のビットからなり、前記空間多重ブロックはT個のコンステレーション語により構成され、
前記コンステレーション語の夫々は、当該コンステレーション語のコンステレーションマッピングに用いられる所定のコンステレーションの複数のコンステレーションポイントの1つを示し、
前記インターリービング方法は、
前記符号語のビットの並び換えを、
少なくとも1つの前記空間多重ブロックがB/2個の異なる巡回ブロックのビットから作られ、
前記B/2個の異なる巡回ブロックのビットからQ/2個の前記空間多重ブロックが作られるように、
行う
ことを特徴とするインターリービング方法。 - リピートアキュミュレート疑似巡回低密度パリティ検査符号化方式を含む疑似巡回低密度パリティ検査符号化方式を用いて生成された符号語に基づく受信信号に対するデインターリービング方法であって、
前記デインターリービング方法は、
複数のコンステレーション語からなる1以上の空間多重ブロックに対して、請求項1記載のインターリービング方法によって行われる前記ビットの並び換えと逆の処理を行う
ことを特徴とするデインターリービング方法。 - リピートアキュミュレート疑似巡回低密度パリティ検査符号化方式を含む疑似巡回低密度パリティ検査符号化方式を用いて生成された符号語から1以上の空間多重ブロックの複数のコンステレーション語を生成するために、当該符号語のビットを並び換えるインターリーバであって、
前記符号語は、夫々がQ個のビットからなるN個の巡回ブロックで構成され、
前記空間多重ブロックはB個のビットからなり、前記空間多重ブロックはT個のコンステレーション語により構成され、
前記コンステレーション語の夫々は、当該コンステレーション語のコンステレーションマッピングに用いられる所定のコンステレーションの複数のコンステレーションポイントの1つを示し、
前記インターリーバは、
前記符号語のビットの並び換えを、
少なくとも1つの前記空間多重ブロックがB/2個の異なる巡回ブロックのビットから作られ、
前記B/2個の異なる巡回ブロックのビットからQ/2個の前記空間多重ブロックが作られるように、
行う
ことを特徴とするインターリーバ。 - リピートアキュミュレート疑似巡回低密度パリティ検査符号化方式を含む疑似巡回低密度パリティ検査符号化方式を用いて生成された符号語に基づく受信信号に対するデインターリーバであって、
前記デインターリーバは、
T個の複数のコンステレーション語からなる1以上の空間多重ブロックの夫々に対応するT個の複素シンボルに対して、請求項3記載のインターリーバによって行われる前記ビットの並び換えと逆の処理を行う
ことを特徴とするデインターリーバ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP11006087.8 | 2011-07-25 | ||
EP11006087A EP2552043A1 (en) | 2011-07-25 | 2011-07-25 | Spatial multiplexing for bit-interleaved coding and modulation with quasi-cyclic LDPC codes |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013558253A Division JP5824077B2 (ja) | 2011-07-25 | 2012-07-23 | インターリービング方法、及びデインターリービング方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016040915A JP2016040915A (ja) | 2016-03-24 |
JP6050458B2 true JP6050458B2 (ja) | 2016-12-21 |
Family
ID=46634485
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013558253A Active JP5824077B2 (ja) | 2011-07-25 | 2012-07-23 | インターリービング方法、及びデインターリービング方法 |
JP2015199390A Active JP6050458B2 (ja) | 2011-07-25 | 2015-10-07 | インターリービング方法、及びデインターリービング方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013558253A Active JP5824077B2 (ja) | 2011-07-25 | 2012-07-23 | インターリービング方法、及びデインターリービング方法 |
Country Status (7)
Country | Link |
---|---|
US (2) | US8953703B2 (ja) |
EP (3) | EP2552043A1 (ja) |
JP (2) | JP5824077B2 (ja) |
CN (2) | CN106160754B (ja) |
ES (2) | ES2555461T3 (ja) |
PL (1) | PL2719106T3 (ja) |
WO (1) | WO2013014906A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103488183B (zh) * | 2007-02-14 | 2017-10-17 | 株式会社五合 | 移动控制方法、移动操作装置和用于操作移动体的移动的方法 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2525495A1 (en) | 2011-05-18 | 2012-11-21 | Panasonic Corporation | Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes |
EP2552043A1 (en) | 2011-07-25 | 2013-01-30 | Panasonic Corporation | Spatial multiplexing for bit-interleaved coding and modulation with quasi-cyclic LDPC codes |
US20140344648A1 (en) * | 2013-03-15 | 2014-11-20 | Jonathan Kanter | Turbo decoding techniques |
US9608851B2 (en) | 2013-03-15 | 2017-03-28 | Jonathan Kanter | Turbo decoding techniques |
EP2978224A4 (en) * | 2013-03-17 | 2017-05-17 | LG Electronics Inc. | Broadcast signal transmitting method, broadcast signal receiving method, broadcast signal transmitting apparatus, and broadcast signal receiving apparatus |
KR101853051B1 (ko) * | 2013-11-13 | 2018-04-27 | 엘지전자 주식회사 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 |
KR101884272B1 (ko) * | 2014-02-20 | 2018-08-30 | 상하이 내셔널 엔지니어링 리서치 센터 오브 디지털 텔레비전 컴퍼니, 리미티드 | Ldpc 코드워드 인터리빙 매핑 방법 및 디인터리빙 디매핑 방법 |
CN104868970B (zh) * | 2014-02-20 | 2019-11-26 | 上海数字电视国家工程研究中心有限公司 | Ldpc码字的交织映射方法及解交织解映射方法 |
KR102336457B1 (ko) * | 2014-05-22 | 2021-12-07 | 파나소닉 주식회사 | 통신 방법 및 통신 장치 |
EP2947836A1 (en) | 2014-05-22 | 2015-11-25 | Panasonic Corporation | Cyclic-block permutations for 1D-4096-QAM with quasi-cyclic LDPC codes and code rates 6/15, 7/15, and 8/15 |
CN104168088B (zh) * | 2014-08-21 | 2017-05-24 | 江苏中兴微通信息科技有限公司 | 一种基于双重交织的空间调制方法及装置 |
KR101771091B1 (ko) | 2014-11-06 | 2017-08-24 | 엘지전자 주식회사 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 |
JP6507047B2 (ja) * | 2015-02-10 | 2019-04-24 | 日本放送協会 | 送信装置、受信装置、及び半導体チップ |
US9762346B2 (en) * | 2015-05-19 | 2017-09-12 | Samsung Electronics Co., Ltd. | Transmitting apparatus and mapping method thereof |
US11303346B2 (en) | 2015-08-25 | 2022-04-12 | Cellium Technologies, Ltd. | Systems and methods for transporting signals inside vehicles |
US10177832B2 (en) * | 2015-08-25 | 2019-01-08 | Cellium Technologies, Ltd. | Using a coaxial cable for distributing MIMO signals in-house |
US11637612B2 (en) | 2015-08-25 | 2023-04-25 | Cellium Technologies, Ltd. | Macro-diversity using hybrid transmissions via twisted pairs |
CN108667556B (zh) * | 2017-03-29 | 2021-07-30 | 上海交通大学 | 比特交织编码调制方法 |
CN113055067B (zh) * | 2019-12-27 | 2024-04-26 | 中兴通讯股份有限公司 | 下行信号处理方法、装置及基站 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2454195A (en) * | 2007-10-30 | 2009-05-06 | Sony Corp | Address generation polynomial and permutation matrix for DVB-T2 16k OFDM sub-carrier mode interleaver |
US7539261B2 (en) * | 2005-08-22 | 2009-05-26 | Nec Laboratories America, Inc. | Multi-layer coded modulation for non-ergodic block fading channels |
US7668248B2 (en) * | 2005-10-19 | 2010-02-23 | Texas Instruments Incorporated | High-performance LDPC coding for digital communications in a multiple-input, multiple-output environment |
US8464120B2 (en) * | 2006-10-18 | 2013-06-11 | Panasonic Corporation | Method and system for data transmission in a multiple input multiple output (MIMO) system including unbalanced lifting of a parity check matrix prior to encoding input data streams |
CN100463506C (zh) * | 2007-01-30 | 2009-02-18 | 北京航空航天大学 | 数字电视系统中的星座映射及交织方法和其装置 |
CN101242234B (zh) * | 2007-02-07 | 2011-08-10 | 华为技术有限公司 | 数据的交织方法和装置 |
CN101267211A (zh) * | 2007-03-14 | 2008-09-17 | 华为技术有限公司 | 数据的交织方法和装置 |
ES2407505T3 (es) * | 2007-10-30 | 2013-06-12 | Sony Corporation | Aparato y método de procesamiento de datos |
JP5247355B2 (ja) * | 2007-10-31 | 2013-07-24 | パナソニック株式会社 | 送信装置 |
TWI427937B (zh) | 2007-11-26 | 2014-02-21 | Sony Corp | Data processing device and data processing method |
TWI459724B (zh) | 2007-11-26 | 2014-11-01 | Sony Corp | Data processing device and data processing method |
TWI497920B (zh) | 2007-11-26 | 2015-08-21 | Sony Corp | Data processing device and data processing method |
TWI410055B (zh) | 2007-11-26 | 2013-09-21 | Sony Corp | Data processing device, data processing method and program product for performing data processing method on computer |
HUE027114T2 (en) | 2008-03-03 | 2016-08-29 | Rai Radiotelevisione Italiana S P A | Bitermutation pattern for LDPC coded modulation and QAM constellation patterns |
WO2009116204A1 (ja) * | 2008-03-18 | 2009-09-24 | ソニー株式会社 | データ処理装置、及びデータ処理方法 |
CN101420233B (zh) * | 2008-12-17 | 2011-07-20 | 航天恒星科技有限公司 | 一种比特交织器及交织方法 |
JP5991572B2 (ja) * | 2011-02-28 | 2016-09-14 | サン パテント トラスト | 送信方法および送信装置 |
EP2525496A1 (en) * | 2011-05-18 | 2012-11-21 | Panasonic Corporation | Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes |
EP2525497A1 (en) * | 2011-05-18 | 2012-11-21 | Panasonic Corporation | Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes |
EP2552043A1 (en) * | 2011-07-25 | 2013-01-30 | Panasonic Corporation | Spatial multiplexing for bit-interleaved coding and modulation with quasi-cyclic LDPC codes |
EP2560311A1 (en) * | 2011-08-17 | 2013-02-20 | Panasonic Corporation | Cyclic-block permutations for spatial multiplexing with quasi-cyclic LDPC codes |
KR101922990B1 (ko) * | 2011-11-11 | 2018-11-28 | 삼성전자주식회사 | 멀티미디어 통신 시스템에서 준순환 저밀도 패리티 검사 부호 송/수신 장치 및 방법 |
EP3493408B1 (en) * | 2012-07-27 | 2020-06-17 | Sun Patent Trust | Transmission method |
EP3624348B1 (en) * | 2013-01-11 | 2021-02-24 | Sun Patent Trust | Data processing method, precoding method, and communication device |
-
2011
- 2011-07-25 EP EP11006087A patent/EP2552043A1/en not_active Withdrawn
-
2012
- 2012-07-23 PL PL12743784T patent/PL2719106T3/pl unknown
- 2012-07-23 CN CN201610789070.9A patent/CN106160754B/zh active Active
- 2012-07-23 WO PCT/JP2012/004662 patent/WO2013014906A1/en active Application Filing
- 2012-07-23 ES ES12743784.6T patent/ES2555461T3/es active Active
- 2012-07-23 JP JP2013558253A patent/JP5824077B2/ja active Active
- 2012-07-23 EP EP15162227.1A patent/EP2919409B1/en active Active
- 2012-07-23 ES ES15162227.1T patent/ES2619687T3/es active Active
- 2012-07-23 EP EP12743784.6A patent/EP2719106B1/en active Active
- 2012-07-23 CN CN201280034363.6A patent/CN103650402B/zh active Active
- 2012-07-23 US US14/130,381 patent/US8953703B2/en active Active
-
2014
- 2014-12-29 US US14/584,224 patent/US9240866B2/en active Active
-
2015
- 2015-10-07 JP JP2015199390A patent/JP6050458B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103488183B (zh) * | 2007-02-14 | 2017-10-17 | 株式会社五合 | 移动控制方法、移动操作装置和用于操作移动体的移动的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103650402B (zh) | 2016-09-28 |
ES2619687T3 (es) | 2017-06-26 |
CN106160754B (zh) | 2019-11-26 |
CN106160754A (zh) | 2016-11-23 |
US20150146813A1 (en) | 2015-05-28 |
EP2552043A1 (en) | 2013-01-30 |
US20140119474A1 (en) | 2014-05-01 |
US8953703B2 (en) | 2015-02-10 |
PL2719106T3 (pl) | 2016-04-29 |
EP2919409B1 (en) | 2016-12-21 |
JP2016040915A (ja) | 2016-03-24 |
EP2719106B1 (en) | 2015-10-21 |
CN103650402A (zh) | 2014-03-19 |
WO2013014906A1 (en) | 2013-01-31 |
JP2014518462A (ja) | 2014-07-28 |
ES2555461T3 (es) | 2016-01-04 |
EP2719106A1 (en) | 2014-04-16 |
US9240866B2 (en) | 2016-01-19 |
JP5824077B2 (ja) | 2015-11-25 |
EP2919409A1 (en) | 2015-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6050458B2 (ja) | インターリービング方法、及びデインターリービング方法 | |
JP5873073B2 (ja) | インターリービング方法、及びデインターリービング方法 | |
JP6252924B2 (ja) | 送信方法、送信機、受信方法、及び受信機 | |
KR101871291B1 (ko) | 비트 인터리버 | |
EP2525498A1 (en) | Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160809 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161101 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161124 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6050458 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |