ES2675783T3 - Procedimiento de interconexión eléctrica en tres dimensiones entre chips electrónicos encapsulados o entre un chip electrónico encapsulado y un circuito impreso - Google Patents

Procedimiento de interconexión eléctrica en tres dimensiones entre chips electrónicos encapsulados o entre un chip electrónico encapsulado y un circuito impreso Download PDF

Info

Publication number
ES2675783T3
ES2675783T3 ES01905860.1T ES01905860T ES2675783T3 ES 2675783 T3 ES2675783 T3 ES 2675783T3 ES 01905860 T ES01905860 T ES 01905860T ES 2675783 T3 ES2675783 T3 ES 2675783T3
Authority
ES
Spain
Prior art keywords
capsule
capsules
electronic chip
block
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
ES01905860.1T
Other languages
English (en)
Inventor
Christian Val
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3D Plus SA
Original Assignee
3D Plus SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3D Plus SA filed Critical 3D Plus SA
Application granted granted Critical
Publication of ES2675783T3 publication Critical patent/ES2675783T3/es
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1064—Electrical connections provided on a side surface of one or more of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Procedimiento de interconexión en tres dimensiones para al menos dos cápsulas (2) plásticas de encapsulado conteniendo cada una al menos un chip electrónico (1), y provista cada una de conductores (30) de conexión para conectar, en el interior de cada cápsula, unos contactos (10) de conexión del chip electrónico con unos pines (40) de salida hacia el exterior de la cápsula, incluyendo dicho procedimiento las etapas siguientes: a) apilado y ensamblado (100) por encolado de las cápsulas; b) recorte (101) a través del plástico que encapsula las cápsulas, a una distancia del chip electrónico comprendida entre aproximadamente 0,5 y 2 mm, para formar un bloque (6) que deja asomar las secciones (31) de los conductores de conexión; c) realización (102) de conexiones eléctricas (71) entre las secciones (31) que asoman sobre las caras de dicho bloque.

Description

5
10
15
20
25
30
35
40
45
50
55
DESCRIPCION
Procedimiento de interconexión eléctrica en tres dimensiones entre chips electrónicos encapsulados o entre un chip electrónico encapsulado y un circuito impreso
La invención se refiere a un procedimiento de interconexión en tres dimensiones para cápsulas que contengan al menos un componente electrónico.
La realización de los sistemas electrónicos actuales, tanto civiles como militares, debe tener en cuenta exigencias cada vez mayores de compacidad, debido al número cada vez más elevado de circuitos aplicados.
En esta búsqueda de mayor compacidad, ya se ha propuesto la realización de unos apilados de chips de circuitos integrados como se describe en la patente de Estados Unidos US 5.637.536 A, o como se describe en la patente francesa FR 2.688.630, de cápsulas que encapsulan unos chips, efectuándose la interconexión en tres dimensiones utilizando las caras del apilado como superficies de interconexión para realizar las conexiones necesarias entre pines de salida.
El encapsulado de los chips en unas cápsulas plásticas, tales como por ejemplo las cápsulas estándar del tipo SOJ (“Small Outline J-lead”), TSOP (“Thin Small Outline Package”) o CSP (“Chip Scale Package”) presenta numerosas ventajas. Inicialmente, estas cápsulas se han ensayado y determinado por el constructor mientras que estas operaciones son muy difíciles de manejar sobre chips desnudos. Por otro lado, es difícil en general obtener unos chips desnudos de los constructores. El conjunto de estas razones conduce por tanto a favorecer la utilización de cápsulas, netamente menos costosas y más fáciles.
El apilado de las cápsulas según la solución de la patente mencionada más arriba implica las operaciones principales siguientes: alisado de los pines de salida para facilitar el centrado y el moldeo; apilado de las cápsulas plásticas; recubrimiento por resina y polimerización; recorte del bloque; metalización; grabado de los contornos de las conexiones sobre las caras del bloque. Por otro lado, como el recorte se efectúa en el exterior de las cápsulas para utilizar los pines de salida de las cápsulas para interconexión en tres dimensiones, el módulo en tres dimensiones obtenido es siempre, en el plano de las cápsulas, de dimensiones superiores a las cápsulas de origen.
La invención tiene por objeto, por un lado, simplificar las operaciones de fabricación de un modelo 3D y, por otro lado reducir notablemente el volumen ocupado. Se basa en la idea de recortar el bloque no en el exterior de las cápsulas sino a través de estas cápsulas. Según un aspecto de la invención, se prevé por tanto un procedimiento de interconexión en tres dimensiones según la reivindicación 1. Para interconectar varias cápsulas entre sí, se prevé que dicha etapa a) de apilado y ensamblado consiste en apilar y encolar las cápsulas.
Gracias a este procedimiento, se liberan así de las operaciones de alisado de los pines de salida y de recubrimiento y polimerización, siendo sustituida esta última por una simple operación de encolado. Se ha simplificado así el procedimiento.
Por otro lado, el recorte del bloque se efectúa en la proximidad de los chips, por tanto a través de las cápsulas, y ya no en el exterior de las cápsulas y de ahí una reducción de casi el 50 % de la superficie del bloque en un plano paralelo a las cápsulas.
Para llegar a esta solución con los problemas de reducción de volumen de los dispositivos electrónicos, es claro que ha sido necesario por una parte ir en contra de la idea de que es necesaria una cápsula para diferentes funciones de protección contra el ambiente exterior, de manipulación no peligrosa para el chip y de conexión eléctrica hacia el exterior y no debe ser recortado y, por otro lado, ha sido necesario constatar que las resinas de moldeo- transferencia utilizadas en el interior de las cápsulas por la industria de los semiconductores eran sensiblemente de la misma composición y contenido en carga que las resinas de recubrimiento utilizadas en la técnica anterior.
Otra aplicación particularmente interesante se refiere a la sustitución de componentes complejos aquejados de obsolescencia es decir que ya no están disponibles en el mercado, cuando, por ejemplo, debe ponerse en fabricación una nueva serie de un equipo antiguo. Durante la concepción inicial del equipo, se han podido definir principalmente los circuitos ASIC que se han realizado por un fundidor que, después, ha cambiado de tecnología. Hasta el momento, era necesario desarrollar un nuevo ASIC. Ahora bien, existen unos circuitos integrados programables de matriz de puertas, del tipo FPGA (“Field Programmable Gate Array”), que permiten programar las mismas funciones que el circuito ASIC inicial. El inconveniente es que la disposición, el número de salidas y las dimensiones del circuito ASIC son diferentes que las de los circuitos FPGA disponibles: en general los circuitos FPGA, de muy alta integración, tienen un número de salidas netamente más elevado que el circuito ASIC que se desearía sustituir. La realización de las funciones de un ASIC de 44 salidas por ejemplo no utilizará este número de salidas del circuito FPGA (por ejemplo de 144 salidas). Además la disposición de estas salidas no será la misma, y de ahí una inadaptación a la tarjeta en la que debe montarse este circuito. Finalmente, el volumen del circuito FPGA es posible que sea diferente y, en general, mayor.
La invención permite, por su principio, resolver estos problemas. Según esta nueva aplicación, se prevé asociar a un circuito complejo contenido en una cápsula un circuito de adaptación constituido por un circuito impreso, de una
5
10
15
20
25
30
35
40
45
50
55
primera plantilla de conductores de selección que permiten conectar las salidas adecuadas de la cápsula y una segunda plantilla de adaptación cuyos pines reproducen en número y disposición el motivo deseado, asegurando el circuito impreso la interconexión entre las dos plantillas.
Procediendo según la invención, se puede realizar así un circuito electrónico de interconexión en tres dimensiones de reducido volumen, adaptado a la aplicación deseada.
Según este otro aspecto de la invención, se prevé un procedimiento tal como se define en la reivindicación 2. Apilado y ensamblaje consisten en apilar y ensamblar el circuito de adaptación contra la cápsula por encolado o recubrimiento.
La invención se comprenderá mejor y surgirán otras características y ventajas con la ayuda de la descripción que sigue a continuación y de los dibujos adjuntos en los que:
- la Figura 1 es una vista del interior y desde arriba de una cápsula mostrando las conexiones de un chip hacia los pines de salida;
- la Figura 2 es una vista en sección de la cápsula de la Figura 1 según el plano B;
- la Figura 3 muestra el organigrama del procedimiento según la invención;
- la Figura 4 es una vista en sección del ensamblaje de las cápsulas durante una etapa del procedimiento según la
invención;
- la Figura 5 es una vista parcial en perspectiva del módulo 3D obtenido;
- la Figura 6 ilustra una etapa inicial de una variante de aplicación de la invención;
- las Figuras 7 y 8 muestran unas vistas en sección durante etapas sucesivas de la variante de la Figura 6;
- la Figura 9 es una vista lateral del módulo obtenido; y
- la Figura 10 es el organigrama del procedimiento según esta variante de la invención.
La Figura 1 representa a título de ejemplo y de manera simplificada el interior de una cápsula TSOP vista desde arriba. Un chip 1 (por ejemplo, memoria) incluye unos contactos de conexión 10 alineados en dos hileras. Estos contactos se conectan hacia una plantilla 4 de pines de salida 40 por medio de un juego 3 de conductores de conexión 30. El enlace entre los contactos 10 y los conductores 30 se efectúa por cableado de hilos 11. El conjunto se encierra en una cápsula plástica 2.
La Figura 2 muestra, en sección según el plano B, la cápsula 2. Los conductores 30 se terminan en unos pines 40 de salida doblados.
El procedimiento según la invención, aplicado a la interconexión en tres dimensiones de cápsulas entre sí, se ilustra por el organigrama de la Figura 3. En una primera etapa 100, las cápsulas se apilan y ensamblan por encolado como lo muestra la Figura 4, en la que la referencia 5 designa las películas de cola entre las cápsulas.
En una segunda etapa 101, se recortará el conjunto, no a la altura de los pines de salida según el plano A por ejemplo (Figura 1) como en la técnica anterior, sino a través de las cápsulas 2, según el plano de sección A' (o B') en la proximidad del chip 1 de manera que recorte los conductores 30 de conexión cuya sección 31 asoma en las caras del bloque obtenido.
Como se puede constatar, los planos de sección tales como A' o B' están mucho más próximos al chip 1, de ahí un volumen considerablemente reducido. Por ejemplo, el corte puede efectuarse a una distancia entre 0,5 y 2 mm alrededor del chip, según las técnicas de cableado de los chips utilizadas por el fabricante de semiconductores.
La etapa 102 consiste a continuación en realizar las conexiones entre los conductores de las diferentes cápsulas según las caras del bloque obtenido. Se utilizan para esto diversas técnicas. Preferentemente, en un primer tiempo, se metalizan, 1021, las caras del bloque y, en un segundo tiempo 1022, se graba el contorno de las conexiones, por ejemplo mediante grabado por láser. El bloque 6 obtenido se representa en la Figura 5. Se ve que las secciones 31 de los conductores de conexión de las cápsulas 2 se conectan mediante unas conexiones 71 sobre las caras del bloque 6, que pueden desembocar en unos contactos 72 de conexión hacia el exterior o a las secciones 77 de las plantillas 78 de salida del bloque. Esta etapa del procedimiento se describe en detalle por ejemplo en la patente antes citada FR 2.688.630.
Como se puede ver, el procedimiento según la invención permite simplificar la fabricación de los módulos 3D suprimiendo la operación de alisado de los pines o patillas de salida, puesto que se eliminan durante el recorte y sustituyendo la capa de recubrimiento y polimerización por una única operación de encolado.
Otra aplicación de la invención se describirá ahora en el marco de la sustitución de un circuito específico del tipo ASIC por un circuito de aplicación general del tipo FPGA que se puede programar para realizar las funciones del circuito ASIC de origen. Como ya se ha explicado, una programación de ese tipo consiste en general en no utilizar más que una parte de las puertas y de las salidas del circuito FPGA y en volver a repartir la disposición de las salidas para adaptarse a la aplicación concebida.
Para ello, conociendo el número de las salidas a utilizar y su reparto, se realiza un circuito de adaptación CA (Figura
5
10
15
20
25
30
35
40
45
6) que comprende una primera plantilla 52 de selección dispuesta sobre una cara y sobre los bordes del circuito impreso 50 enfrentado a la cápsula 20 del circuito FPGA. Esta cápsula contiene al menos un chip 12 cuyos contactos de conexión (no representados) se conectan a los pines 42 de una plantilla de salida mediante los conductores 41. Los pines 52 de la plantilla de selección se posicionan de manera que correspondan a los conductores 41 utilizados, en lo que será el plano de sección C. Por otro lado, la cara opuesta del circuito impreso 50 lleva, en sus bordes, una plantilla de adaptación de los pines 53 de salida cuyo posicionamiento es el de los pines del circuito ASIC que se desea sustituir. La interconexión entre las dos plantillas se efectúa gracias a las pistas del circuito impreso 50. Los pines 52 se sueldan a estas pistas mediante las soldaduras 54 y los pines 53 mediante las soldaduras 55. Para el ensamblaje de la cápsula y del circuito de adaptación CA, se prevé el soporte de la plantilla 60 en cuyas perforaciones se acopla el extremo 56 de los pines de la plantilla 53.
En una primera etapa 100' (Figura 10) se ensambla la cápsula 20 y el circuito de adaptación CA de manera que el plano de sección C esté en la proximidad del chip 12 y corte los extremos de las plantillas 52 y 53. El ensamblaje se realiza por ejemplo con ayuda de cordones de cola depositados sobre las dos caras del circuito impreso 50. La cantidad total de cola debe ser suficiente para rellenar los volúmenes comprendidos entre el circuito impreso 50 y la cápsula 20 y el soporte de la plantilla 60 respectivamente y para que desborde un exceso en 70 durante el
ensamblaje, de manera que permita el corte en el núcleo de la cola (sin vacío ni agujeros). Bajo la presión de
ensamblaje entre la cápsula 20 y el soporte 60, como se acaba de decir, la cola desborda para recubrir los extremos de los pines 52 y 53, como se representa en 70 en la Figura 7. Se puede realizar así el ensamblaje por recubrimiento entre la cápsula y el soporte 60 mediante una resina polimerizable, como el epoxi.
La etapa 101' siguiente consiste, como anteriormente, en recortar a través de la cápsula según el plano C.
Se obtiene entonces, visto en sección parcial en la Figura 8, un bloque M en el que los conductores 41 y los pines de las plantillas 52 y 53 asoman en la cara del bloque. En esta Figura 8, se ha representado además que el extremo 56
de los pines de la plantilla de adaptación se ha doblado convenientemente.
La etapa 102' (Figura 10) consiste a continuación en realizar sobre las caras del bloque M las conexiones deseadas en tres dimensiones entre los conductores 41 de la cápsula y los pines de la primera plantilla 52 de selección, utilizando cualquier tecnología clásica.
Por ejemplo, se metalizan (1021') las caras del bloque y posteriormente se graban (1022') los contornos de las conexiones, por ejemplo mediante grabado por láser.
La Figura 9 representa, visto de lado, el módulo M obtenido. En la cara representada, se ven las secciones de los conductores 41, de la plantilla 52 de selección y de la plantilla 53 de adaptación. La metalización 80 cubre todas las caras del bloque M. Un grabado 81 por láser permite grabar el contorno de las conexiones entre conductores 41 y pines de la plantilla 52 y aislar los pines de la plantilla 53 de adaptación. Por ejemplo, una salida utilizada 410 de la cápsula se conecta mediante la conexión 73 al pin 520. Por el contrario, salidas tales como la 411 no se utilizan.
Por supuesto, los ejemplos de realización descritos no son en ningún caso limitativos de la invención; principalmente se podrían utilizar otras técnicas distintas a la metalización completa del bloque para realizar las conexiones en 3D o se podrían utilizar otros procedimientos de grabado distintos al láser. Se podría igualmente prever no prolongar los pines 53 más allá del borde del circuito impreso, lo que evitaría verlos asomar y por tanto tener que aislarlos por grabado. Sin embargo, como la interconexión entre la plantilla 56 de salida y el circuito electrónico 12 se realiza gracias a la soldadura de la plantilla del circuito impreso 50, para las aplicaciones que necesiten gran fiabilidad sobre un entorno severo, no es deseable que la soldadura (estaño/plomo cuyo punto de fusión es en general de 180 °C) pueda llegar a volverse fundir cuando el conjunto en sí se suelda sobre la tarjeta de circuito impreso que incluye todos los otros componentes. La interconexión por la cara metalizada del bloque asegura por tanto esta conexión de la plantilla 56. Pero para numerosas aplicaciones no críticas, el hecho de soldar simplemente la plantilla sobre el circuito impreso 50 constituye una simplificación real.

Claims (4)

  1. 5
    10
    15
    20
    25
    30
    35
    REIVINDICACIONES
    1. Procedimiento de interconexión en tres dimensiones para al menos dos cápsulas (2) plásticas de encapsulado conteniendo cada una al menos un chip electrónico (1), y provista cada una de conductores (30) de conexión para conectar, en el interior de cada cápsula, unos contactos (10) de conexión del chip electrónico con unos pines (40) de salida hacia el exterior de la cápsula, incluyendo dicho procedimiento las etapas siguientes:
    a) apilado y ensamblado (100) por encolado de las cápsulas;
    b) recorte (101) a través del plástico que encapsula las cápsulas, a una distancia del chip electrónico comprendida entre aproximadamente 0,5 y 2 mm, para formar un bloque (6) que deja asomar las secciones (31) de los conductores de conexión;
    c) realización (102) de conexiones eléctricas (71) entre las secciones (31) que asoman sobre las caras de dicho bloque.
  2. 2. Procedimiento de interconexión en tres dimensiones para al menos una cápsula (20) plástica de encapsulado que contiene al menos un chip electrónico (12) y provista de conductores (41) de conexión en el interior de la cápsula, para conectar, en el interior de dicha cápsula, unos contactos de conexión del chip electrónico a unos pines (42) de salida hacia el exterior de la cápsula y un circuito de adaptación (CA) constituido por un circuito impreso (50), una primera plantilla (52) de selección de los pines de salida de dicha cápsula dispuesta sobre los bordes de una cara del circuito impreso y de una segunda plantilla (53, 56) de adaptación dispuesta sobre los bordes de la otra cara del circuito impreso, incluyendo el procedimiento las etapas siguientes:
    a) apilado y ensamblado (100') del circuito de adaptación (CA) contra la cápsula (20) por encolado o recubrimiento de manera que la cara del circuito impreso sobre la que se dispone la primera plantilla de selección se coloque enfrentada a la cápsula plástica de encapsulado;
    b) recorte (101') a través del plástico que encapsula la cápsula y a través del circuito de adaptación, de manera que corte los extremos de los conductores de conexión y de las plantillas (52, 53) del circuito de adaptación a una distancia del chip electrónico comprendida entre aproximadamente 0,5 y 2 mm, para formar un bloque (M) que deja asomar la sección de los conductores (41) de conexión y la sección de los pines de las plantillas (52, 53);
    c) realización (102') de conexiones eléctricas (73) entre las secciones de conductores (41) de conexión y las secciones de los pines de la primera plantilla (52) que asoman sobre las caras de dicho bloque.
  3. 3. Procedimiento según una cualquiera de las reivindicaciones 1 y 2, caracterizado porque la etapa c) de realización de las conexiones eléctricas consiste en:
    c.1) metalizar (1021; 1021') las caras de dicho bloque;
    c.2) grabar (1022; 1022') los contornos de dichas conexiones (71, 73).
  4. 4. Procedimiento según la reivindicación 3, caracterizado porque la etapa c.2) de grabar los contornos de las conexiones se efectúa mediante grabado por láser.
ES01905860.1T 2000-02-11 2001-01-30 Procedimiento de interconexión eléctrica en tres dimensiones entre chips electrónicos encapsulados o entre un chip electrónico encapsulado y un circuito impreso Expired - Lifetime ES2675783T3 (es)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0001750A FR2805082B1 (fr) 2000-02-11 2000-02-11 Procede d'interconnexion en trois dimensions et dispositif electronique obtenu par ce procede
FR0001750 2000-02-11
PCT/FR2001/000283 WO2001059841A1 (fr) 2000-02-11 2001-01-30 Procede d'interconnexion en trois dimensions et dispositif electronique obtenu par ce procede

Publications (1)

Publication Number Publication Date
ES2675783T3 true ES2675783T3 (es) 2018-07-12

Family

ID=8846934

Family Applications (1)

Application Number Title Priority Date Filing Date
ES01905860.1T Expired - Lifetime ES2675783T3 (es) 2000-02-11 2001-01-30 Procedimiento de interconexión eléctrica en tres dimensiones entre chips electrónicos encapsulados o entre un chip electrónico encapsulado y un circuito impreso

Country Status (6)

Country Link
US (1) US6716672B2 (es)
EP (1) EP1256132B1 (es)
JP (1) JP4931315B2 (es)
ES (1) ES2675783T3 (es)
FR (1) FR2805082B1 (es)
WO (1) WO2001059841A1 (es)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2832136B1 (fr) * 2001-11-09 2005-02-18 3D Plus Sa Dispositif d'encapsulation hermetique de composant devant etre protege de toute contrainte
US6806559B2 (en) * 2002-04-22 2004-10-19 Irvine Sensors Corporation Method and apparatus for connecting vertically stacked integrated circuit chips
US7777321B2 (en) * 2002-04-22 2010-08-17 Gann Keith D Stacked microelectronic layer and module with three-axis channel T-connects
US6906407B2 (en) * 2002-07-09 2005-06-14 Lucent Technologies Inc. Field programmable gate array assembly
FR2857157B1 (fr) * 2003-07-01 2005-09-23 3D Plus Sa Procede d'interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant
FR2875672B1 (fr) * 2004-09-21 2007-05-11 3D Plus Sa Sa Dispositif electronique avec repartiteur de chaleur integre
FR2884049B1 (fr) * 2005-04-01 2007-06-22 3D Plus Sa Sa Module electronique de faible epaisseur comprenant un empilement de boitiers electroniques a billes de connexion
JP4819398B2 (ja) * 2005-05-18 2011-11-24 アプロレーザ ディベロップメント カンパニー リミテッド ライアビリティー カンパニー 電子モジュール
FR2894070B1 (fr) * 2005-11-30 2008-04-11 3D Plus Sa Sa Module electronique 3d
FR2895568B1 (fr) * 2005-12-23 2008-02-08 3D Plus Sa Sa Procede de fabrication collective de modules electroniques 3d
US7663232B2 (en) * 2006-03-07 2010-02-16 Micron Technology, Inc. Elongated fasteners for securing together electronic components and substrates, semiconductor device assemblies including such fasteners, and accompanying systems
FR2905198B1 (fr) * 2006-08-22 2008-10-17 3D Plus Sa Sa Procede de fabrication collective de modules electroniques 3d
FR2911995B1 (fr) * 2007-01-30 2009-03-06 3D Plus Sa Sa Procede d'interconnexion de tranches electroniques
US8338267B2 (en) * 2007-07-11 2012-12-25 Sematech, Inc. Systems and methods for vertically integrating semiconductor devices
FR2923081B1 (fr) * 2007-10-26 2009-12-11 3D Plus Procede d'interconnexion verticale de modules electroniques 3d par des vias.
US8461542B2 (en) * 2008-09-08 2013-06-11 Koninklijke Philips Electronics N.V. Radiation detector with a stack of converter plates and interconnect layers
FR2940521B1 (fr) 2008-12-19 2011-11-11 3D Plus Procede de fabrication collective de modules electroniques pour montage en surface
FR2943176B1 (fr) 2009-03-10 2011-08-05 3D Plus Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee
ITTO20110295A1 (it) * 2011-04-01 2012-10-02 St Microelectronics Srl Dispositivo ad induttore integrato ad elevato valore di induttanza, in particolare per l'uso come antenna in un sistema di identificazione a radiofrequenza
RU2475885C1 (ru) * 2011-09-21 2013-02-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Московский государственный технический университет имени Н.Э. Баумана" (МГТУ им. Н.Э. Баумана) Способ изготовления трехмерного электронного модуля
US9252415B2 (en) 2012-06-15 2016-02-02 Medtronic, Inc. Power sources suitable for use in implantable medical devices and corresponding fabrication methods
US8824161B2 (en) 2012-06-15 2014-09-02 Medtronic, Inc. Integrated circuit packaging for implantable medical devices
US11213690B2 (en) 2012-06-15 2022-01-04 Medtronic, Inc. Wafer level packages of high voltage units for implantable medical devices
FR3033082B1 (fr) * 2015-02-20 2018-03-09 3D Plus Procede de fabrication d'un module electronique 3d a broches externes d'interconnexion
US10321569B1 (en) 2015-04-29 2019-06-11 Vpt, Inc. Electronic module and method of making same
RU2705727C1 (ru) * 2018-12-28 2019-11-11 федеральное государственное бюджетное научное учреждение "Научно-производственный комплекс "Технологический центр" Способы изготовления трехмерных электронных модулей, трехмерные электронные модули
CN113299626B (zh) * 2021-06-29 2022-10-18 广东佛智芯微电子技术研究有限公司 一种多芯片封装用的导电组件及其制作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3370203A (en) * 1965-07-19 1968-02-20 United Aircraft Corp Integrated circuit modules
WO1992003035A1 (en) * 1990-08-01 1992-02-20 Staktek Corporation Ultra high density integrated circuit packages, method and apparatus
US5847448A (en) 1990-12-11 1998-12-08 Thomson-Csf Method and device for interconnecting integrated circuits in three dimensions
US5270261A (en) * 1991-09-13 1993-12-14 International Business Machines Corporation Three dimensional multichip package methods of fabrication
FR2688629A1 (fr) * 1992-03-10 1993-09-17 Thomson Csf Procede et dispositif d'encapsulation en trois dimensions de pastilles semi-conductrices.
FR2688630B1 (fr) * 1992-03-13 2001-08-10 Thomson Csf Procede et dispositif d'interconnexion en trois dimensions de boitiers de composants electroniques.
KR100552353B1 (ko) * 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
FR2696871B1 (fr) 1992-10-13 1994-11-18 Thomson Csf Procédé d'interconnexion 3D de boîtiers de composants électroniques, et composants 3D en résultant.
FR2709020B1 (fr) * 1993-08-13 1995-09-08 Thomson Csf Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant.
FR2719967B1 (fr) 1994-05-10 1996-06-07 Thomson Csf Interconnexion en trois dimensions de boîtiers de composants électroniques utilisant des circuits imprimés.
FR2759527B1 (fr) * 1997-02-10 2002-07-19 Alsthom Cge Alkatel Structure monobloc de composants empiles

Also Published As

Publication number Publication date
EP1256132B1 (fr) 2018-05-09
JP2003534643A (ja) 2003-11-18
US6716672B2 (en) 2004-04-06
JP4931315B2 (ja) 2012-05-16
EP1256132A1 (fr) 2002-11-13
FR2805082B1 (fr) 2003-01-31
US20030013231A1 (en) 2003-01-16
WO2001059841A1 (fr) 2001-08-16
FR2805082A1 (fr) 2001-08-17

Similar Documents

Publication Publication Date Title
ES2675783T3 (es) Procedimiento de interconexión eléctrica en tres dimensiones entre chips electrónicos encapsulados o entre un chip electrónico encapsulado y un circuito impreso
ES2289770T3 (es) Circuito electronico, en particular para un dispositivo medico implantable activo tal como un estimulador o desfibrilador cardiaco, y su procedimiento de realizacion.
KR100304959B1 (ko) 칩 적층형 반도체 패키지 및 그 제조방법
US4371912A (en) Method of mounting interrelated components
US5434745A (en) Stacked silicon die carrier assembly
US5403784A (en) Process for manufacturing a stacked multiple leadframe semiconductor package using an alignment template
CN101053079A (zh) 堆叠式封装的改进
JP2002033438A (ja) 樹脂封入型回路装置
US7629679B2 (en) Semiconductor package, memory card including the same, and mold for fabricating the memory card
US6916682B2 (en) Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing
US4897602A (en) Electronic device package with peripheral carrier structure of low-cost plastic
WO1999065062A9 (en) Ic stack utilizing secondary leadframes
JPS60501335A (ja) 集積回路モジュ−ルおよびその製造方法
US20060012026A1 (en) Semiconductor package and method for its manufacture
JP2013034032A (ja) 半導体パッケージ
US6380624B1 (en) Stacked integrated circuit structure
CN107039369A (zh) 封装、包括该封装的封装堆叠结构及其制造方法
US7855437B2 (en) Semiconductor device and semiconductor package having the same
JP4435756B2 (ja) 半導体装置
JPH0677398A (ja) オーバモールド形半導体装置及びその製造方法
US20040004286A1 (en) Stackable layers containing ball grid array packages
JP2007287820A (ja) 電子装置及びその製造方法
CN207265036U (zh) 堆叠半导体封装体和电子设备
JP6764661B2 (ja) 外部相互接続リードを備える３ｄ電子モジュールを製造するための方法
CN216958001U (zh) 半导体封装结构