ES2614611T3 - Filtro digital paralelo - Google Patents

Abstract

Un filtro (Fx) digital configurado para recibir una secuencia de muestras digitales, estando configurado dicho filtro (Fx) digital para recibir en paralelo N muestras (Xk) digitales de dicha secuencia en cada ciclo de reloj de una señal de reloj adecuada para la sincronización de la operación de dicho filtro (Fx) digital, siendo N un entero mayor que 1, y para calcular una suma (XAVk) de L muestras digitales consecutivas de dicha secuencia, siendo L un entero impar igual a o mayor que 3 y menor que N, comprendiendo dicho filtro (Fx) digital: - un circuito (CS, S1, REG1, D) de integración configurado para calcular una primera integral (Intk-((L-1)/2)) de dicha secuencia hasta una primera muestra (Xk-((L-1)/2)) digital de dichas L muestras digitales consecutivas y una última integral (Intk+((L-1)/2)) de dicha secuencia hasta una última muestra (Xk+((L-1)/2)) digital de dichas L muestras digitales consecutivas; y - un circuito (REG1, REG2, MUX1, MUX2, S2) de diferenciación configurado para calcular dicha suma (XAVk) como una diferencia entre dicha última integral (Intk+((L-1)/2)) y dicha primera integral (Intk-((L-1)/2)), en el que dicho circuito (CS, S1, REG1, D) de integración comprende un módulo (CS) de suma acumulativa, un módulo (S1) de adición conectado a dicho módulo (CS) de suma acumulativa y un primer registro (REG1) conectado retroactivamente a dicho módulo (S1) de adición, en el que: - dicho módulo (CS) de suma acumulativa se configura para calcular una última suma (Sk+((L-1)/2)) acumulativa de dicha última muestra (Xk+((L-1)/2)) digital y muestras digitales precedentes de dicha secuencia recibidas dentro de un mismo ciclo de reloj que dicha última muestra (Xk+((L-1)/2)) digital; - dicho primer registro (REG1) se configura para almacenar una integral (Intk-1) retardada calculada sobre muestras digitales de dicha secuencia recibidas antes de dicho mismo ciclo de reloj; y - dicho módulo (S1) de adición se configura para calcular dicha última integral (Intk+((L-1)/2)) mediante la adición de dicha última suma (Sk+((L-1)/2)) acumulativa y dicha integral (Intk-1) retardada.

Description

5

10

15

20

25

30

35

40

45

50

DESCRIPCION

Filtro digital paralelo Campo tecnico

La presente invencion se refiere al campo del procesamiento de datos digitales. En particular, la presente invencion se refiere a un filtro digital paralelo, en particular (pero no exclusivamente) para un receptor optico coherente para una red de comunicacion optica.

Antecedentes de la tecnica

En una red de comunicacion optica conocida, los datos digitales se transmiten tipicamente en la forma de senales opticas moduladas. En particular, los datos digitales a ser transmitidos se usan para la modulacion en forma digital de una portadora optica, es decir se varian uno o mas parametros (amplitud y/o fase y/o frecuencia) de la portadora optica de acuerdo con los datos digitales generando de ese modo una senal optica modulada. La senal optica modulada puede expresarse mediante la siguiente ecuacion:

s(t) = A cos(2nft-0) = I cos(2nft) + Q sen(2nft), [1]

en la que I = A cos 0 es una componente tipicamente denominada en fase, mientras que Q = sen 0 es una componente tipicamente denominada en cuadratura. A es la amplitud de la senal optica modulada, f es la frecuencia de la senal optica modulada y 0 es la fase de la senal optica modulada.

Son conocidos diferentes tipos de modulaciones digitales, tales como por ejemplo modulaciones de fase (PSK, DPSK, QPSK, etc.) en las que 0 se varia de acuerdo con los datos digitales a ser transmitidos, y modulaciones amplitud-fase (QAM, etc.) en las que se varian tanto A como 0 de acuerdo con los datos digitales a ser transmitidos.

Tipicamente, los datos digitales a ser transmitidos comprenden una secuencia de simbolos, comprendiendo cada simbolo un numero M predefinido de bits. Por ello, puede transmitirse un conjunto discreto de 2M simbolos Si (i = 1, ...2m) posibles.

De acuerdo con una modulacion de fase digital, cada simbolo Si posible se asocia biunivocamente a un valor 0i posible de la fase 0, y por lo tanto a un valor Ii = A cos 0i de la componente I en fase y a un valor Qi = A sen 0i de la componente Q en cuadratura. Por ello, un simbolo Si posible puede representarse en un plano cartesiano (de aqui en adelante denominado como el plano I-Q) como un punto (Ii, Qi) cuyas coordenadas cartesianas son Ii = A cos 0i y Qi = A sen 0i. El conjunto de los puntos (Ii, Qi) (i = 1, ...2M) se denomina tipicamente “constelacion”, y en la descripcion presente y en las reivindicaciones se denominara “constelacion de referenda”. Dado que la amplitud A es constante, todos los puntos (Ii, Qi) de la constelacion de referencia reposan sobre una circunferencia en el plano IQ.

Por ejemplo, suponiendo que la senal optica modulada s(t) se modulada acuerdo con la conocida modulacion de fase digital QPSK, M=2 y en consecuencia los simbolos Si posibles son 22=4, es decir S1=00, S2=01, S3=10, S4=11. Dichos simbolos S1, S2, S3, S4 posibles se asocian biunivocamente a los valores 01=45°, 02=135°, 03=225° y 04=315° de la fase 0, respectivamente. Por ello los simbolos S1, S2, S3 y S4 posibles pueden representarse en el plano I-Q

como los puntos (V2/2 ,V2/2), (-V2/2 , V2/2 ), (-V2/2 , -V2/2) y (V2/2, -V2/2), que forman la constelacion de referencia para QPSK.

En el lado de recepcion, la senal optica modulada s(t) se desmodula tipicamente para la recuperacion de los datos digitales originales. Un receptor conocido adecuado para la desmodulacion de la senal optica modulada es el denominado “receptor optico coherente”.

Un receptor optico coherente comprende tipicamente un oscilador local que genera una primera portadora optica de desmodulacion cos(2nft) y una segunda portadora optica de desmodulacion sen(2nft) que tiene una frecuencia que es sustancialmente igual a la frecuencia f de la senal optica modulada s(t).

El receptor optico coherente combina tipicamente la senal optica modulada s(t) recibida con la primera portadora optica de desmodulacion cos(2nft) y con la segunda portadora optica de desmodulacion sen(2nft), y realiza normalmente una conversion fotoelectrica de las senales opticas resultantes, obteniendo de ese modo una componente I’ en fase y una componente Q’ en cuadratura en la forma de senales electricas. Las componentes I’ y Q’ corresponden a las componentes I y Q, excepto por el ruido y/o distorsion introducida por la propagacion de la senal optica modulada y/o por las anteriores operaciones realizadas por el receptor coherente optico.

A continuacion, el receptor optico coherente realiza tipicamente una conversion analogica a digital de la componente I’ en fase y de la componente Q’ en cuadratura mediante su muestreo a la tasa de simbolos, proporcionando de ese modo vuestras I’k en fase y muestras Q’k en cuadratura correspondientes (siendo k el indice de la muestra). Cada par de muestras (I’k, Q’k) puede representarse en el plano I-Q como un punto (I’k, Q’k) cuyas coordenadas cartesianas son I’k y Q’k. En la descripcion presente y en las reivindicaciones, el conjunto de puntos (I’k, Q’k) se

5

10

15

20

25

30

35

40

45

50

55

denominara “constelacion recibida”. Debido al ruido y/o distorsion anteriormente mencionados, los puntos (I’k, Q’k) en la constelacion recibida forman tfpicamente “nubes” cuyos baricentros pueden desplazarse con relacion a los puntos (Ii, Qi) correspondientes de la constelacion de referencia.

A continuacion, cada punto (I’k, Q’k) se compara tfpicamente con todos los puntos (Ii, Qi) de la constelacion de referencia, para la determinacion del mas cercano (es decir aquel que tiene la distancia mmima en el plano I-Q). El sfmbolo Si posible correspondiente al mas cercano de entre los puntos (Ii, Qi) de la constelacion de referencia se supone entonces que es el sfmbolo realmente transmitido.

Tfpicamente, la frecuencia de la primera y segunda portadoras opticas de desmodulacion cos(2nft) y sen(2nft) generadas en el receptor coherente optico es ligeramente diferente de la frecuencia de la senal optica modulada s(t) recibida en el receptor coherente optico (la diferencia es tfpicamente del orden de magnitud de unas pocas ppm). En consecuencia, la constelacion recibida gira tfpicamente en el tiempo con relacion a la constelacion de referencia, es decir las “nubes” giran con relacion a los puntos (Ii, Qi) de la constelacion de referencia. La frecuencia de rotacion de la constelacion recibida es sustancialmente igual a la diferencia entre la frecuencia de la primera y segunda portadoras de desmodulacion cos(2nft) y sen(2nft) y la frecuencia de la senal optica modulada s(t) recibida.

La rotacion de la constelacion recibida se compensa tfpicamente mediante la determinacion de la frecuencia de rotacion y aplicando una contra-rotacion a la constelacion recibida, deteniendo sustancialmente de ese modo la rotacion de la constelacion recibida.

El documento FR 2 785 747 divulga un filtro digital con una arquitectura paralela para su uso en un receptor de senal de espectro extendido para el procesamiento de una senal en fase y una senal en cuadratura. El filtro comprende un numero P de registros de desplazamiento con medios para resolver una suma ponderada de las muestras almacenadas en los registros, obteniendo de ese modo un numero P de sumas ponderadas que pueden recombinarse. El numero P puede ser igual a 2.

El documento US 4 558 454 divulga un filtro de respuesta parcial digital aplicable en un sistema de transmision de datos digitales de subportadora (SCA) en FM en el que los datos digitales se modulan en frecuencia sobre una subportadora de FM. El filtro digital de respuesta parcial incluye una memoria digital en la que se almacenan las muestras digitalizadas de la respuesta del canal de respuesta parcial a una entrada representativa de sfmbolos de datos digitales y medios de adicion digital para la suma acumulativamente de las muestras digitalizadas en grupo de modo que produzcan la respuesta del canal de respuesta parcial a un flujo de datos digitales de entrada.

Sumario de la invencion

Despues de que se detiene la constelacion recibida, puede estar aun desventajosamente rotada un angulo a de rotacion arbitrario con relacion a la constelacion de referencia. En otras palabras, las “nubes” de la constelacion recibida pueden no estar aun centradas sobre los puntos (Ii, Qi) correspondientes de la constelacion de referencia. Adicionalmente, a pesar de la contra-rotacion, el angulo a de rotacion puede variar lentamente con el tiempo. Esto puede perjudicar desventajosamente el rendimiento del receptor coherente optico, dado que puede inducir a errores cuando cada punto (I’k, Q’k) de la constelacion recibida se compara con todos los puntos (Ii, Qi) de la constelacion de referencia para de la determinacion del mas cercano.

Por lo tanto, deberfa compensarse tambien la rotacion de la constelacion recibida en relacion a la constelacion de referencia mediante la variacion lentamente del angulo a de rotacion. Esto puede implementarse mediante la estimacion del angulo a de rotacion y la rotacion de cada punto (I’k, Q’k) de la constelacion recibida en -a.

La estimacion del angulo a de rotacion puede realizarse de acuerdo con el conocido algoritmo de Viterbi y Viterbi.

De acuerdo con el algoritmo de Viterbi y Viterbi, cada par de muestras (I’k, Q’k) se convierte a una muestra 0’k angular correspondiente. A continuacion, la muestra 0’k angular se multiplica por 2M. Esto permite llevar a todas las muestras 0’k angulares a un mismo cuadrante del plano I-Q. A continuacion, cada muestra angular multiplicada se convierte en sus componentes complejas, proporcionando de ese modo una muestra real Xk = cos(2M-0’k) y una muestra imaginaria Yk = sen(2M-0’k). A continuacion, se calcula una media real XAV sobre un numero de muestras reales Xk consecutivas, en tanto que se calcula una media imaginaria YAV sobre las muestras imaginarias Yk correspondientes. Las medias XAV y YAV se convierten entonces en un angulo multiplicado por la media correspondiente, que a continuacion se divide por 2M, deduciendo de ese modo un angulo medio 0’av. El angulo medio 0’av se compara a continuacion con los valores 0i posibles de la fase 0 para la determinacion del mas cercano. Finalmente, se estima el angulo a de rotacion como la diferencia entre el angulo medio 0’av y el mas cercano de entre los valores 0i posibles de la fase 0.

En principio, el angulo a de rotacion puede estimarse periodicamente, por ejemplo con un periodo T mayor que el periodo de sfmbolo. La estimacion resultante del angulo a de rotacion puede aplicarse entonces a todos los pares de muestras (I’k, Q’k) recibidas durante el periodo T, mediante su resta de todas las muestras 0’k angulares correspondientes.

Sin embargo, esta solucion no permite desventajosamente la compensacion de la rotacion de la constelacion

5

10

15

20

25

30

35

40

45

50

recibida con una precision suficiente. Realmente, de acuerdo con esta solucion, la estimacion del angulo de rotacion se mantiene constante a lo largo de un periodo T completo. Sin embargo, el angulo a de rotacion tfpicamente no es constante a lo largo de un periodo T debido a que, como se ha mencionado anteriormente, tfpicamente varfa de modo lento en el tiempo de forma continua. Por ello, la solucion anterior proporciona una compensacion precisa solo sobre el par de muestras (I’k, Q’k) recibidas a la mitad del perfodo T. Para pares de muestras (I’k, Q’k) recibidas en instantes con distancias crecientes desde la mitad, la precision de la compensacion disminuye desventajosamente.

Puede conseguirse una compensacion mas precisa mediante la estimacion del angulo a de rotacion en cada periodo de sfmbolo. En particular, puede conseguirse una compensacion mas precisa mediante el calculo de las medidas XAV y YAV en cada periodo de sfmbolo como medias moviles sobre L pares de muestras (I’k, Q’k) (siendo L el entero impar igual o mayor que 3), siendo uno de los L pares de muestras (I’k, Q’k) el actualmente recibido. La estimacion resultante del angulo a de rotacion se aplica entonces solamente al par de muestras (I’k, Q’k) actualmente recibido. En el presente documento a continuacion, por simplicidad, se hara referencia solamente a la media real XAV. Sin embargo, se aplican las mismas consideraciones tambien a la media imaginaria YAV.

La operacion de calculo de la media real XAV en cada periodo de sfmbolo como una media movil puede expresarse mediante la siguiente ecuacion:

1 k

XAVk = 1 ■ 2 Xj. [2]

L j=k-L+1

Puede conseguirse una estimacion particularmente precisa del angulo a de rotacion si la media real XAVk se calcula sobre el par actualmente recibido (I’k, Q’k), (L-1 )/2 pares que preceden al actualmente recibido (I’k, Q’k), y (L-1 )/2 pares que siguen al actualmente recibido (I’k, Q’k).

La operacion de la ecuacion [2] puede implementarse mediante un filtro digital que tenga la siguiente funcion de transferencia:

H(z) = 1 + x-1 + z-2 + ... zL-1 [3]

siendo omitida la multiplicacion por 1/L por simplicidad.

Los presentes inventores han observado que, tfpicamente, los convertidores analogico a digital del receptor coherente optico, que muestrea las componentes I’ y Q’ proporcionando de ese modo en sus salidas los pares (I’k, Q’k), se conectan a la parte digital del receptor optico coherente por medio de buses paralelo que soportan la transmision simultanea de un numero N de pares (I’k, Q’k) en cada periodo de reloj de una senal de reloj que sincroniza la operacion del receptor. Dicho periodo de reloj es mucho mayor que un periodo de sfmbolo. N puede ser igual por ejemplo a 64, 128, 256, etc. El procesamiento sucesivo digital de los pares (I’k, Q’k) dentro de la parte digital del receptor se realiza entonces tfpicamente de acuerdo con un esquema paralelo, es decir en cada ciclo de reloj la parte digital realiza simultaneamente una misma operacion sobre N datos.

Por ello, tambien la compensacion del angulo a de rotacion deberfa realizarse de acuerdo con un esquema paralelo. Por lo tanto, el filtro digital que tiene la funcion de transferencia [3] deberfa ser capaz de recibir en paralelo N muestras reales Xk en cada ciclo de reloj, y producir la salida en paralelo de N medias moviles XAVk en cada ciclo de reloj.

Los presentes inventores han observado que dicho filtro digital es muy diffcil de implementar. Realmente, mientras que la implementacion de un filtro digital que tenga la funcion de transferencia [3] no presenta problemas de diseno particulares cuando el filtro digital funciona en serie (es decir, en un ciclo de reloj recibe una unica muestra real y produce la salida de una unica media real), pueden surgir problemas de diseno complejos en caso de una operacion paralelo. Realmente, la complejidad del filtro digital (concretamente, el numero de componentes tales como sumadores y elementos de retardo comprendidos en el) puede ser desventajosamente muy alto, especialmente cuando N es igual a 64, 128, 256 o un valor mas alto.

A la vista de lo anterior, los presentes inventores han abordado el problema de proporcionar un filtro digital (en particular, pero no exclusivamente, para un receptor optico coherente) que sea capaz de realizar la operacion descrita mediante la ecuacion anterior [2] de acuerdo con un esquema paralelo, es decir que sea capaz, en cada ciclo de reloj, de recibir simultaneamente un numero N de muestras Xk y producir la salida simultaneamente del mismo numero N de medias moviles XAVk, siendo calculada cada una de las N medias moviles XAVk sobre L muestras consecutivas de acuerdo con la ecuacion [2] anterior.

De acuerdo con un primer aspecto, la presente invencion proporciona un filtro digital configurado para recibir una secuencia de muestras digitales, estando configurado el filtro digital para recibir en paralelo N muestras digitales de la secuencia en cada ciclo de reloj de una senal de reloj adecuada para la sincronizacion de la operacion del filtro digital, siendo N un entero mayor que 1, y para calcular una suma de L muestras digitales consecutivas de la secuencia, siendo L un entero impar igual a o mayor que 3 y menor que N, comprendiendo el filtro digital:

- un circuito de integracion configurado para calcular una primera integral de la secuencia hasta una primera

5

10

15

20

25

30

35

40

45

50

muestra digital de las L muestras digitales consecutivas y una ultima integral de la secuencia hasta una ultima muestra digital de las L muestras digitales consecutivas; y

- un circuito de diferenciacion configurado para calcular la suma como una diferencia entre la ultima integral y la primera integral,

en el que el circuito de integracion comprende un modulo de suma acumulativa, un modulo de adicion conectado al modulo de suma acumulativa y un primer registro conectado retroactivamente al modulo de adicion, en el que:

- el modulo de suma acumulativa se configura para calcular una ultima suma acumulativa de la ultima muestra digital y muestras digitales precedentes de la secuencia recibidas dentro de un mismo ciclo de reloj que la ultima muestra digital;

- el primer registro se configura para almacenar una integral retardada calculada sobre muestras digitales de la secuencia recibidas antes del mismo ciclo de reloj; y

- el modulo de adicion se configura para calcular la ultima integral mediante la adicion de la ultima suma acumulativa y la integral retardada.

Preferentemente, el modulo de suma acumulativa se configura para recibir en paralelo N muestras digitales de la secuencia de muestras digitales en el mismo ciclo de reloj, y para proporcionar N sumas acumulativas en paralelo, incluyendo las N sumas acumulativas la ultima suma acumulativa.

Preferentemente, el modulo de adicion se configura para recibir en paralelo las N sumas acumulativas y para anadir la integral retardada a cada una de las N sumas acumulativas, proporcionando de ese modo en paralelo N integrales actualmente calculadas, incluyendo las N integrales actualmente calculadas la ultima integral.

Preferentemente, el primer registro se configura para:

- antes de recibir las N integrales actualmente calculadas, almacenar N integrales previamente calculadas, incluyendo las N integrales previamente calculadas la integral retardada y la primera integral; y

- recibir desde el modulo de adicion las N integrales actualmente calculadas y almacenarlas, sobrescribiendo de ese modo las N integrales previamente calculadas.

Preferentemente, el circuito de diferenciacion comprende un segundo registro que coopera con el primer registro, y el primer registro se configura para, tras la recepcion de las N integrales actualmente calculadas, enviar las N integrales previamente calculadas al segundo registro, antes de sobrescribirlas.

Preferentemente, el circuito de diferenciacion comprende adicionalmente un primer selector y un segundo selector conectado al primer registro y al segundo registro, y:

- el primer selector se configura para leer desde el primer registro y el segundo registro N integrales de minuendo seleccionadas de entre las N integrales previamente calculadas y las N integrales actualmente calculadas, incluyendo las N integrales de minuendo la ultima integral; y

- el segundo selector se configura para leer desde el primer registro y el segundo registro N integrales de sustraendo seleccionadas de entre las N integrales previamente calculadas y las N integrales actualmente calculadas, incluyendo las N integrales de sustraendo la primera integral, en la que las N integrales de minuendo se desplazan L-1 con relacion a las N integrales de sustraendo.

Preferentemente:

- las N integrales de minuendo son una concatenacion de las ultimas (N/2)-((L-1)/2) integrales de las N integrales previamente calculadas y las primeras (N/2)+((L-1)/2) integrales de las N integrales actualmente calculadas; y

- las N integrales de sustraendo son una concatenacion de las ultimas (N/2)+((L-1)/2) integrales de las N integrales previamente calculadas y las primeras (N/2)-((L-1)/2) integrales de las N integrales actualmente calculadas.

Preferentemente, el circuito de diferenciacion comprende adicionalmente un segundo modulo de adicion conectado al primer selector y al segundo selector, estando configurado el segundo modulo de adicion para calcular N diferencias entre las N integrales de minuendo y las N integrales de sustraendo, incluyendo las N diferencias la diferencia entre la ultima integral y la primera integral.

De acuerdo con variantes ventajosas, el modulo de suma acumulativa comprende log2(N)-1 modulos de suma acumulativa adicionales anidados entre si.

Preferentemente:

- el modulo de suma acumulativa comprende N/2 sumadores de entrada, (N/2)-1 sumadores de salida y un primer modulo de suma acumulativa adicional interpuesto entre los N/2 sumadores de entrada y los (N/2)-1 sumadores de salida; y

- el primer modulo de suma acumulativa comprende N/4 primeros sumadores de entrada adicionales, (N/4)-1 primeros sumadores de salida adicionales y un segundo modulo de suma acumulativa adicional interpuesto entre los N/4 primeros sumadores de entrada adicionales y los (N/4)-1 primeros sumadores de salida adicionales.

Preferentemente, los modulos de suma acumulativa adicionales incluyen un modulo de suma acumulativa adicional mas interior que comprende a su vez un unico sumador.

Alternativamente, el modulo de suma acumulativa comprende N sumadores en cascada.

De acuerdo con un segundo aspecto, la presente invencion proporciona un compensador de rotacion para un 5 receptor coherente optico configurado para recibir una senal optica modulada, procesar la senal optica modulada para la generacion de una componente en fase y una componente en cuadratura, y muestrear la componente en fase y la componente en cuadratura para la generacion de pares de muestras de la componente en fase y de la componente en cuadratura, formando los pares de muestras una constelacion recibida que esta rotada un angulo de rotacion con relacion a una constelacion de referencia, comprendiendo el compensador de rotacion:

10 - un primer modulo de angulo configurado para recibir en paralelo N pares de muestras y para convertirlas en N

muestras angulares correspondientes;

- un circuito de estimacion configurado para procesar las N muestras angulares correspondientes para la estimacion de N angulos de rotacion;

- un circuito de compensacion configurado para aplicar los N angulos de rotacion a las N muestras angulares

15 correspondientes, proporcionando de ese modo N muestras angulares compensadas; y

- un primer modulo seno-coseno configurado para recibir las N muestras angulares compensadas en paralelo y para convertirlas en N pares correspondientes de muestras compensadas,

en el que el circuito de estimacion comprende un filtro digital tal como se ha expuesto anteriormente.

De acuerdo con un tercer aspecto, la presente invencion proporciona un receptor optico coherente para una red de 20 comunicacion optica configurado para recibir una senal optica modulada y para procesar la senal optica modulada para la generacion de una componente en fase y una componente en cuadratura, comprendiendo el receptor optico coherente un compensador de rotacion tal como se ha expuesto anteriormente.

De acuerdo con un cuarto aspecto, la presente invencion proporciona una red de comunicacion optica que comprende un receptor coherente optico tal como se ha expuesto anteriormente.

25 Breve descripcion de los dibujos

Las realizaciones de la invencion se entenderan mejor mediante la lectura de la siguiente descripcion detallada, dada a modo de ejemplo y no de limitacion, para ser leida con referencia a los dibujos adjuntos, en los que:

- la Figura 1 es un diagrama de bloques de un receptor optico coherente de acuerdo con una realizacion preferida de la presente invencion;

30 - la Figura 2 es un diagrama de bloques del compensador de rotacion comprendido en el receptor optico coherente

de la Figura 1, de acuerdo con una realizacion preferida de la presente invencion;

- la Figura 3 es un diagrama de bloques de uno de los filtros digitales comprendido en el compensador de rotacion de la Figura 2;

- la Figura 4 es un diagrama de bloques de una implementacion posible de un circuito de integracion;

35 - la Figura 5 es un diagrama de bloques del modulo de suma acumulativa comprendido en el filtro digital

Figura 3 de acuerdo con una primera variante, en un caso ejemplar en el que N=8;

- la Figura 6 es un diagrama de bloques del modulo de suma acumulativa comprendido en el filtro digital Figura 3 de acuerdo con una segunda variante, en un caso ejemplar en el que N=8; y

- las Figuras 7a y 7b muestran esquematicamente la operacion del circuito de diferenciacion comprendido

40 filtro digital de la Figura 3, cuando la longitud del filtro digital es L = 3 y L = 5, respectivamente.

Descripcion detallada de realizaciones preferidas de la invencion

La Figura 1 muestra esquematicamente un receptor RX optico coherente de acuerdo con una realizacion preferida de la presente invencion.

El receptor RX optico coherente comprende preferentemente una parte analogica AP, un convertidor analogico a 45 digital en fase A/Di, un convertidor analogico a digital en cuadratura A/Dq, un compensador RC de rotacion y una unidad DU de decision. El receptor RX optico coherente puede comprender modulos adicionales, que no se muestran en la Figura 1 y no se describiran dado que no son relevantes para la presente descripcion.

La parte analogica AP tiene preferentemente una entrada que corresponde sustancialmente a la entrada del receptor RX optico coherente, y dos salidas. La parte analogica AP se implementa preferentemente como una disposicion de 50 componentes opticos, electricos y electronicos. La implementacion fisica de la parte analogica AP no se describira en detalle, dado que no es relevante para la presente descripcion.

Preferentemente, el convertidor analogico a digital en fase A/Di, y el convertidor analogico a digital en cuadratura A/Dq se conectan a la salidas de la parte analogica AP. La salidas del convertidor analogico a digital en fase A/Di, y del convertidor analogico a digital en cuadratura A/Dq se conectan preferentemente a las entradas del compensador

de la de la en el

5

10

15

20

25

30

35

40

45

50

55

RC de rotacion. La unidad DU de decision tiene dos entradas, que se conectan preferentemente a las salidas del compensador RC de rotacion. Las conexiones entre salidas de los convertidores analogico a digital A/Di, A/Dq y las entradas del compensador RC de rotacion se implementan preferentemente como buses paralelo. De modo similar, las conexiones entre salidas del compensador RC de rotacion y entradas de la unidad DU de decision se implementan preferentemente como buses paralelo.

Cuando se recibe una senal optica modulada s(t) = A cos(2nft-0) en la entrada del receptor RX optico coherente, la parte analogica AP la procesa preferentemente para la generacion de una componente I’ en fase y una componente Q’ en cuadratura que corresponden basicamente (excepto por el ruido y/o distorsiones introducidas por la propagacion y/o la parte analogica AP en si) a las componentes I y Q de la senal optica modulada s(t). Tanto la componente I’ en fase como la componente Q’ en cuadratura de salida producida por la parte analogica AP estan preferentemente en la forma de senales electricas analogicas. La operacion de la parte analogica AP no se describira con detalle adicional, dado que no es relevante para la presente descripcion.

A continuacion, de acuerdo con esta primera realizacion, el convertidor analogico a digital A/Di en fase muestrea preferentemente la componente I’ en fase, generando de ese modo una secuencia de muestras I’k de la componente en fase. Sustancialmente al mismo tiempo, el convertidor analogico a digital A/Dq en cuadratura muestrea preferentemente la componente Q’ en cuadratura, generando de ese modo una secuencia de muestras Q’k de la componente en cuadratura. En el presente documento a continuacion, por simplicidad, se supone que el muestreo se realiza a la tasa de simbolos, de modo que cada par de muestras (I’k, Q’k) corresponde a un simbolo recibido respectivo.

Como se ha mencionado anteriormente, los pares de muestras (I’k, Q’k) pueden representarse en el plano I-Q como puntos (I’k, Q’k) que forman la constelacion recibida, que esta rotada tipicamente un angulo a de rotacion que varia lentamente con relacion a la constelacion de referencia.

Preferentemente, el compensador RC de rotacion compensa dicha rotacion de acuerdo con el conocido algoritmo de Viterbi y Viterbi mencionado anteriormente, tal como se describira en detalle en el presente documento a continuacion, proporcionando de ese modo en sus salidas pares de muestras compensadas (I’’k, Q’’k). Los pares de muestras compensadas (I’’k, Q’’k) pueden representarse en el plano I-Q como puntos (I’’k, Q’’k) que forman una constelacion recibida compensada, que solapan ventajosamente con la constelacion de referencia (es decir, las “nubes” de la constelacion recibida compensada estan sustancialmente centradas alrededor de los puntos respectivos de la constelacion de referencia).

A continuacion, el compensador RC de rotacion envia preferentemente los pares de muestras compensadas (I’’k, Q’’k) a la unidad DU de decision, que las procesa para recuperar los datos digitales originalmente transmitidos. La operacion de la unidad DU de decision depende del tipo de modulacion digital aplicada a la senal optica modulada s(t), y no se describira con detalle adicional, dado que no es relevante para la presente descripcion.

Se describira ahora en detalle, con referencia a la Figura 2, el compensador RC de rotacion de acuerdo con una realizacion preferida de la presente invencion.

El compensador RC de rotacion comprende preferentemente un primer modulo ANGL1 de angulo, un primer multiplicador M1, un primer modulo SC1 seno-coseno, un primer filtro Fx digital, un segundo filtro Fy digital, un segundo modulo ANGL2 de angulo, un segundo multiplicador M2, un desencapsulador UW, un sumador S, una linea de retardo D y un segundo modulo SC2 seno-coseno.

El primer modulo ANGL1 de angulo tiene preferentemente dos entradas que corresponden a las entradas del compensador RC de rotacion, y una salida conectada a la entrada del primer multiplicador M1. La salida del primer multiplicador M1 se conecta preferentemente a la entrada del primer modulo SC1 seno-coseno. El primer modulo SC1 seno-coseno tiene preferentemente dos salidas, una conectada a la entrada del primer filtro Fx digital y la otra conectada a la entrada del segundo filtro Fy digital. Las salidas de tanto el primer filtro Fx digital como del segundo filtro Fy digital se conectan preferentemente a la entrada del segundo modulo ANGL2 de angulo. La salida del segundo modulo ANGL2 de angulo se conecta preferentemente a la entrada del segundo multiplicador M2. La salida del segundo multiplicador M2 se conecta preferentemente a la entrada del desencapsulador UW. La entrada de la linea de retardo D se conecta preferentemente a la salida del primer modulo ANGL1 de angulo. Las salidas de la linea de retardo D y del desencapsulador UW se conectan preferentemente a las entradas del sumador S. La salida del sumador S se conecta preferentemente a la entrada del segundo modulo SC2 seno-coseno. El segundo modulo SC2 seno-coseno tiene dos salidas, que corresponden basicamente a las salidas del compensador RC de rotacion.

El compensador RC de rotacion comprende preferentemente tambien una entrada de reloj adecuada para la recepcion de una senal de reloj desde una unidad de reloj (no mostrada en la Figura 1) comprendida dentro del receptor RX coherente optico.

Se describira ahora en detalle la operacion del compensador RC de rotacion de acuerdo con una realizacion preferida de la presente invencion.

Preferentemente, en cada ciclo de reloj de la senal de reloj anteriormente mencionada, el compensador RC de

5

10

15

20

25

30

35

40

45

rotacion recibe preferentemente en paralelo (es decir sustancialmente de modo simultaneo) N pares de muestras (I’k, Q’k), siendo N un entero igual a o mayor que 2. Por ejemplo, N puede ser igual a 8, 16, 32, 64, 128, etc. El primer modulo SC1 seno-coseno convierte preferentemente los N pares de muestras (I’k, Q’k) en N muestras 0’k angulares correspondientes. A continuacion, preferentemente, el primer multiplicador M1 multiplica cada una de las N muestras 0’k angulares por 2M, llevando de ese modo a todas las N muestras 0’k angulares a un mismo cuadrante del plano IQ.

A continuacion, el primer modulo SC1 seno-coseno convierte preferentemente cada una de las N muestras angulares multiplicadas 2M-0’k en sus componentes real e imaginaria respectivas, proporcionando de ese modo N muestras reales Xk = cos(2M-0’k) y N muestras imaginarias Yk = sen(2M-0’k).

Las N muestras reales Xk = cos(2M-0’k) se envian al primer filtro Fx digital, que calcula preferentemente N medias reales XAVk, siendo calculada cada una de las N medias reales XAVk sobre un numero L (siendo L igual a o mayor que 3) de muestras reales consecutivas, tal como se describira en detalle en el presente documento a continuacion. Sustancialmente al mismo tiempo, las N muestras imaginarias Yk = sen(2M-0’k) se envian al segundo filtro Fy digital, que calcula preferentemente N medias imaginarias YAVk, siendo calculada cada una de las N medias imaginarias YAVk sobre el mismo numero L de muestras imaginarias consecutivas, tal como se describira en detalle en el presente documento a continuacion.

Las N medias reales XAVk y las N medias imaginarias YAVk se envian entonces al segundo modulo ANGL2 de angulo, que preferentemente las convierte en N angulos correspondientes. A continuacion, el segundo multiplicador M2 divide preferentemente dichos N angulos correspondientes por 2M, proporcionando de ese modo N angulos medios 0’avk. A continuacion, preferentemente, el desencapsulador UW compara cada uno de los N angulos medios 0’avk con los valores 0i posibles de la fase 0 para la determinacion del mas proximo, y estima los angulos ak de rotacion como la diferencia entre el angulo medio 0’avk y el mas cercano de entre los valores 0i posibles de la fase 0.

A continuacion, el sumador S recibe preferentemente las N muestras 0’k angulares (adecuadamente retardadas por la linea de retardo D) y los N angulos ak de rotacion, y calcula N muestras 0’’k angulares compensadas mediante la resta de cada una de las muestras 0’k angulares del angulo ak de rotacion correspondiente. Las N muestras 0’’k angulares compensadas se envian entonces al segundo modulo SC2 seno-coseno, que preferentemente convierte cada una de las N muestras 0’’k angulares compensadas en sus respectivas componentes real e imaginaria, proporcionando de ese modo N pares de muestras compensadas (I’’k, Q’’k), en las que I’’k = cos(0’’k) son N muestras en fase compensadas y Q’’k = sen(0’’k) son N muestras en cuadratura compensadas.

Se describira ahora con detalle adicional con referencia a la Figura 3, el primer filtro Fx digital. El segundo filtro Fy digital tiene sustancialmente la misma estructura y operacion que el primer filtro Fx digital. Por ello, se proporcionara en el presente documento una descripcion detallada solamente para el primer filtro Fx digital. Por simplicidad, el primer filtro Fx digital se denominara brevemente en la descripcion que sigue como “filtro digital”.

Como se ha mencionado anteriormente, en cada ciclo de reloj del filtro Fx digital recibe preferentemente N muestras reales Xk y proporciona en sus salidas N medias reales XAVk, de acuerdo con la siguiente operacion (vease la ecuacion anterior [2]):

1 k

XAVk = 1 ■ 2 Xj. [2]

L j=k-L+1

En consecuencia, el filtro Fx digital tiene preferentemente la siguiente funcion de transferencia (vease la ecuacion anterior [3]):

H(z) = 1 + x-1 + z-2 + ... zL-1 [3]

siendo omitida la multiplicacion por 1/L por simplicidad.

Los presentes inventores han observado que puede aplicarse una factorizacion conocida a la funcion de transferencia de la ecuacion [3], dividiendola de ese modo en una primera funcion de transferencia:

H1(z) = [4]

1-z 1

y una segunda funcion de transferencia:

H2(z) = 1 - z-L. [5]

Por ello, el filtro Fx digital puede implementarse como una cascada de un circuito de integracion que tiene la funcion de transferencia H1 (z) y por ello se realiza la siguiente operacion:

5

10

15

20

25

30

35

40

k

Intk =2 Xp [6]

j=-~

un circuito de diferenciacion que tenga la funcion de transferencia H2(z) y por ello que realiza la siguiente operacion: Intk - Intk-L+1 [7]

y un multiplicador por 1/L que realiza la siguiente operacion

XAVk = I ■ (Intk - Intk-L+1) [8]

Si la operacion de la ecuacion [2] ha de realizarse no sobre la muestra actual y las L-1 muestras precedentes, sino sobre la muestra actual, las (L-1 )/2 muestras precedentes y las (L-1 )/2 muestras sucesivas (es decir, la media movil deberia centrarse sobre la muestra actual), la ecuacion [7] es:

Intk+((L-1)/2) - Intk-((L-1)/2), [7’]

y por lo tanto la ecuacion [8] es:

XAVk = — ■ (Intk+((L-1)/2) - Intk-((L-1)/2)) [8’]

La Figura 3 muestra esquematicamente la estructura del filtro Fx digital implementado sustancialmente como una cascada del circuito de integracion anterior, el circuito de diferenciacion anterior y un multiplicador por 1/L.

Mas particularmente, el filtro Fx digital comprende preferentemente un modulo CS de suma acumulativa, un primer modulo S1 de adicion, un elemento de retardo D1, un primer registro REG1, un segundo registro REG2, un primer selector MUX1, un segundo selector MUX2, un segundo modulo S2 de adicion y un modulo Mx de multiplicacion.

La entrada del modulo CS de suma acumulativa corresponde basicamente a la entrada del filtro Fx digital. La salida del modulo CS de suma acumulativa se conecta preferentemente a una de las entradas del primer modulo S1 de adicion. La salida del primer modulo S1 de adicion se conecta preferentemente a la entrada del primer registro REG1. El primer registro REG1 tiene una salida conectada a la otra entrada del primer modulo S1 de adicion a traves del elemento de retardo D1, de acuerdo con una configuracion de realimentacion. Ademas, preferentemente, el primer registro REG1 se conecta al segundo registro REG2. Las salidas del primer y segundo registros REG1, REG2 se conectan preferentemente a las entradas del primer y segundo selectores MUX1, MUX2, respectivamente. Las salidas del primer y segundo selectores MUX1, MUX2 se conectan preferentemente a las entradas del segundo modulo S2 de adicion. La entrada del modulo Mx de multiplicacion se conecta preferentemente a la salida del segundo modulo S2 de adicion. La salida del modulo Mx de multiplicacion corresponde preferentemente a la salida del filtro Fx digital. Las lineas gruesas de la Figura 3 indican preferentemente conexiones paralelo, es decir conexiones capaces de transportar N datos en paralelo.

Cuando, en un ciclo de reloj dado, el filtro Fx digital recibe N muestras Xk, Xk+1, ... Xk+N-1 desde el primer modulo SC1 seno-coseno, el modulo CS de suma acumulativa calcula preferentemente N sumas acumulativas como sigue:

Sk = xk;

Sk+1 = xk + xk+1;

Sk+N-1 = xk + xk+1 + xk+2 + ■■■ + xk+N-1.

El modulo CS de suma acumulativa envia entonces preferentemente las N sumas Sk, Sk+1, ... Sk+N-1 acumulativas al primer modulo S1 de adicion. Sustancialmente al mismo tiempo, el primer modulo S1 de adicion recibe desde el elemento de retardo D1 una integral Intk-1 retardada que se calculo por el primer modulo S1 de adicion sobre las N muestras recibidas en el ciclo de reloj previo y que se almaceno en el primer registro REG1.

El primer modulo S1 de adicion anade entonces preferentemente la integral Intk-1 retardada a cada una de las N sumas Sk, Sk+1, ... Sk+N-1 acumulativas, proporcionando de ese modo en sus salidas las siguientes N integrales:

Intk = Intk-1 + Sk;

Intk+1 = Intk-1 + Sk+1;

5

10

15

20

25

30

35

40

45

50

55

Intk+N-i = I ntk-i + Sk+N-i-

Las N integrales se envian entonces al primer registro REG1, que preferentemente las almacena, sobrescribiendo de ese modo N integrales Intk-N, Intk-N+1, — Intk-i calculadas por el primer modulo Si de adicion sobre las N muestras recibidas en el ciclo de reloj previo.

Puede observarse que el modulo CS de suma acumulativa, el primer modulo Si de adicion, el primer registro REG1 y el elemento de retardo D1 forman basicamente un circuito de integracion que realiza la operacion de integracion definida por la ecuacion [6] anterior. En particular, la operacion de integracion se realiza en dos etapas. En lugar del calculo, para cada muestra Xk, Xk+i, ... Xk+N-i, de la integral para todas las muestras previas (incluyendo las recibidas durante ciclos de reloj anteriores) como se proporciona por la ecuacion [6], para cada muestra Xk, Xk+i, ... Xk+N-i, el bloque CS de suma acumulativa calcula en primer lugar una “integrar parcial” (es decir las sumas Sk, Sk+i, ... Sk+N-i acumulativas) solamente sobre las muestras recibidas durante el ciclo de reloj actual. Posteriormente, el primer modulo Si de adicion desplaza todas las integrales parciales en la misma cantidad (es decir la integral Intk-i retardada) que basicamente es la integral calculada sobre todas las muestras recibidas durante los ciclos de reloj precedentes, es decir recibidas antes de las N actualmente recibidas.

Esta implementacion en dos etapas es ventajosa, dado que las N integrales Intk-N, Intk+i, ... Intk+N-i pueden calcularse ventajosamente en mas de un ciclo de reloj.

Realmente, en principio la solucion mas directa para la implementacion directamente de la operacion [6] anterior seria el circuito mostrado en la Figura 4. Por simplicidad, se supone que N=8. El circuito comprende N=8 sumadores en cascada A0, A1, ... A7 y un bloque d de retardo que forma un bucle de realimentacion entre el primer sumador A0 y el ultimo sumador A7. En un primer ciclo de reloj, el circuito recibe N=8 muestras X0, Xi, ... X7. El sumador A0 proporciona Int0 igual a X0, y a continuacion los otros sumadores A1, ... A7 cooperan en cascada para el calculo de las otras integrales Inti, ... Int7 de acuerdo con la ecuacion [6]. La ultima integral Int7 se envia entonces al bloque d de retardo. En el siguiente ciclo de reloj, el circuito recibe otras N=8 muestras X8, X9, ... X15 y la ultima integral Int7 desde el bloque d de retardo. El primer sumador A0 suma X8 con Int7 para el calculo de Int8, y a continuacion los otros sumadores A1, ... A7 cooperan en cascada para el calculo de las otras integrales Int9, ... Inti5 de acuerdo con la ecuacion [6]. En general, en el circuito de la Figura 4, en cada ciclo de reloj se reciben N=8 nuevas muestras Xk, Xk+i, ... Xk+7 y, para el calculo de las N=8 integrales correspondientes Intk, I ntk+i, ... Intk+7, la integral Intk-i debe estar disponible al inicio del ciclo de reloj actual. De modo similar, para permitir la operacion apropiada del circuito en el siguiente ciclo de reloj, la integral Intk+7 debe estar disponible al comienzo del siguiente ciclo de reloj. En otras palabras, todas las integrales Intk, Intk+i, ... Intk+7 deben calcularse en un unico ciclo de reloj. Sin embargo, en un sistema de comunicacion optico un ciclo de reloj es de pocos nanosegundos. Por lo tanto, la operacion en cascada de los N=8 sumadores deberia completarse en pocos nanosegundos. Sin embargo, la implementacion actual de sumadores no permite que mas de 2-3 sumadores funcionen en cascada en un tiempo tan corto. El circuito de la Figura 4 por lo tanto no es capaz de calcular todas las integrales Intk, I ntk+i, ... Intk+7 en un unico ciclo de reloj.

La implementacion en dos etapas de la operacion de integracion definida por la ecuacion [6] elimina ventajosamente la restriccion del calculo de las N integrales Intk, Intk+i, ... Intk+N-i que corresponden a las N muestras Xk, Xk+i, ... Xk+N-i actualmente recibidas dentro del ciclo de reloj actual. Realmente, en cada ciclo de reloj, el modulo CS de suma acumulativa recibe N muestras Xk, Xk+i, ... Xk+N-i y puede iniciar el calculo de las sumas Sk, Sk+i, ... Sk+N-i acumulativas correspondientes, sin recibir ninguna informacion deducida de las N muestras recibidas durante el ciclo de reloj previo, debido a que las sumas Sk, Sk+i, ... Sk+N-i acumulativas se calculan solamente sobre las N muestras actualmente recibidas. El procesamiento de las N muestras recibidas en el ciclo de reloj previo puede estar aun en ejecucion por lo tanto (es decir el calculo de las N integrales que corresponden a las N muestras recibidas en el ciclo de reloj previo puede no estar aun completado), dado que ninguna de estas integrales es necesaria para el inicio del calculo de las sumas Sk, Sk+i, ... Sk+N-i acumulativas. El unico requisito es que la integral Intk-i este disponible cuando se acabe el calculo de las sumas Sk, Sk+i, ... Sk+N-i acumulativas por el bloque CS de sumas acumulativas, de modo que el primer modulo de suma Si pueda anadirla a las sumas Sk, Sk+i, ... Sk+N-i acumulativas para la obtencion de las integrales Intk, Intk+i, ... Intk+N-i. Por lo tanto, ventajosamente, el calculo de las sumas Sk, Sk+i, ... Sk+N-i acumulativas y por lo tanto de las integrales Intk, Intk+i, ... Intk+N-i puede llevar mas de un ciclo de reloj.

La Figura 5 muestra esquematicamente el modulo CS de suma acumulativa de acuerdo con una primera variante de la presente invencion, en un caso ejemplar en el que N=8.

De modo similar al circuito de la Figura 4, el modulo CS de suma acumulativa comprende N=8 sumadores en cascada A0, A1, ...A7. Sin embargo, a diferencia del circuito de la Figura 4, el modulo CS de suma acumulativa no comprende ningun bucle de realimentacion entre el primer sumador A0 y el ultimo sumador A7. En cada ciclo de reloj el modulo CS de suma acumulativa recibe N=8 muestras Xk, Xk+i, ... Xk+7. El primer sumador A0 proporciona preferentemente en la salida del modulo CS de suma acumulativa una primera suma Sk=Xk acumulativa. Los otros sumadores A1, ...A7 operan a continuacion preferentemente en cascada, proporcionando de ese modo las otras sumas Sk+i, ... Sk+7 acumulativas.

La operacion completa puede llevar ventajosamente multiples ciclos de reloj. Por ejemplo, suponiendo que cada sumador realiza una suma en un ciclo de reloj, durante un primer ciclo de reloj se reciben N=8 muestras Xk, Xk+i, ...

5

10

15

20

25

30

35

40

45

50

55

Xk+7, y el primer sumador A0 calcula la suma Sk=Xk acumulativa. Durante un segundo ciclo de reloj, el segundo sumador A1 calcula la suma Sk+1=Xk+Xk+1 acumulativa, mientras se reciben N=8 muestras adicionales Xk+8, Xk+9, ... Xk+15 y el primer sumador A0 calcula la suma Sk+8=Xk+8 acumulativa. Durante el tercer ciclo de reloj, el tercer sumador A2 calcula la suma Sk+2=Xk+Xk+1+Xk+2 acumulativa, el segundo sumador A1 calcula la suma Sk+9=Xk+8+Xk+9 acumulativa, mientras se reciben N=8 muestras adicionales Xk+16, Xk+17, ... Xk+23 y el primer sumador A0 calcula la suma Sk+16=Xk+16 acumulativa. Y asi sucesivamente. En el octavo ciclo de reloj, el ultimo sumador A7 calcula la suma Sk+7= Xk+ Xk+1+ ... Xk+N-1 acumulativa. Las sumas Sk, Sk+1, Sk+2, ..., Sk+7 acumulativas calculadas sobre las N=8 muestras Xk, Xk+1, ... Xk+7 recibidas en el primer ciclo de reloj se obtienen finalmente a continuacion en paralelo por el modulo CS de suma acumulativa, mientras aun esta en progreso el procesamiento de las N=8 muestras recibidas en el segundo, tercer, .... octavo ciclo de reloj.

Para la implementacion de la operacion en cascada anteriormente descrita (en particular, para la sincronizacion de las entradas y salidas de los sumadores), el modulo CS de suma acumulativa comprende preferentemente un numero de bloques d de retardo adecuadamente distribuidos en las entradas de los sumadores A0, A1, ...A7, en las salidas de los sumadores A0, A1, ...A7 y entre cada par de sumadores A0, A1, ...A7 consecutivos, como se muestra esquematicamente en la Figura 5.

En particular, si N es el numero de muestras recibidas en cada ciclo de reloj (y por lo tanto N es el numero de sumadores en cascada comprendidos en el modulo CS de suma acumulativa), suponiendo que cada sumador realiza una suma en un ciclo de reloj y que cada bloque d de retardo introduce un retardo de un unico ciclo de reloj, el numero global de bloques d de retardo preferentemente es N2-1. En el caso ejemplar mostrado en la Figura 5, en el que N=8, el numero global de bloques d de retardo es (82-1) = 63. Mas generalmente, si un numero R (R < N) de los N sumadores puede operar en cascada dentro de un unico ciclo de reloj, se necesita un unico bloque d de retardo en la salida de la cascada de los R sumadores. Entonces, el numero global de bloques d de retardo es preferentemente aproximadamente igual a N2/R. En cualquier caso, la complejidad del modulo CS de suma acumulativa mostrado en la Figura 5 se incrementa sustancialmente en proporcion a N2.

La Figura 6 muestra esquematicamente el modulo de suma acumulativa de acuerdo con una segunda variante de la presente invencion, en un caso ejemplar en el que N=8.

De acuerdo con esta segunda variante, un modulo CS(N) de suma acumulativa adecuado para la recepcion de N muestras en paralelo comprende preferentemente N/2 sumadores de entrada, (N/2)-1 sumadores de salida y un modulo CS(N/2) de suma acumulativa anidado interpuesto entre los N/2 sumadores de entrada y los (N/2)-1 sumadores de salida. De modo similar, el modulo CS(N/2) de suma acumulativa anidado comprende preferentemente N/4 sumadores de entrada, (N/4)-1 sumadores de salida y un modulo CS(N/4) de suma acumulativa anidado interpuesto entre los N/4 sumadores de entrada y los (N/4)-1 sumadores de salida. Y asi sucesivamente. El modulo CS(N) de suma acumulativa comprende preferentemente log2(N)-1 modulos de suma acumulativa anidados entre si. El modulo CS(2) de suma acumulativa mas interior comprende preferentemente un unico sumador.

La Figura 6 muestra un modulo de suma acumulativa de acuerdo con la segunda variante, en la que N=8 a modo de ejemplo. Por ello, el modulo CS(8) de suma acumulativa comprende 4 sumadores Ai80, Ai81, Ai82, Ai83 de entrada, 3 sumadores Ao80, Ao81, Ao82 de salida y un modulo CS(4) de suma acumulativa anidado. El modulo CS(4) de suma acumulativa comprende preferentemente 2 sumadores Ai40 y Ai41 de entrada, 1 sumador Ao40 de salida y un modulo CS(2) de suma acumulativa anidado, que es tambien el mas interior. El modulo CS(2) de suma acumulativa comprende preferentemente un unico sumador A20.

De acuerdo con esta segunda variante, el modulo CS(N) de suma acumulativa tiene N entradas y N salidas, el modulo CS(N/2) de suma acumulativa tiene N/2 entradas y N/2 salidas, y asi sucesivamente. El modulo CS(2) de suma acumulativa mas interior tiene preferentemente 2 entradas y 2 salidas.

Las N entradas de los N/2 sumadores de entrada del modulo CS(N) de suma acumulativa corresponden basicamente a las N entradas del modulo CS(N) de suma acumulativa, mientras que las N/2 salidas de los N/2 sumadores entrada del modulo CS(N) de suma acumulativa se conectan a las N/2 entradas del modulo CS(N/2) de suma acumulativa. De modo similar, las N/2 entradas de los N/4 sumadores de entrada del modulo CS(N/2) de suma acumulativa corresponden basicamente a las N/2 entradas del modulo CS(N/2) de suma acumulativa, mientras que las N/4 salidas de los N/4 sumadores de entrada del modulo CS(N/2) de suma acumulativa se conectan a las N/4 entradas del modulo CS(N/4) de suma acumulativa. Y asi sucesivamente.

Por lo tanto, con referencia a la Figura 6 (caso ejemplar con N=8), el modulo CS(8) de suma acumulativa tiene 8 entradas y 8 salidas, el modulo CS(4) de suma acumulativa tiene 4 entradas y 4 salidas, y el modulo CS(2) de suma acumulativa mas interior tiene 2 entradas y 2 salidas. Todas las entradas y salidas se representan en la Figura 6 como cuadrados. Preferentemente, las 8 entradas de los 4 sumadores Ai80, Ai81, Ai82, Ai83 de entrada corresponden basicamente a las 4 entradas del modulo CS(8) de suma acumulativa, mientras que las 4 salidas de los 4 sumadores Ai80, Ai81, Ai82, Ai83 de entrada se conectan a las 4 entradas del modulo CS(4) de suma acumulativa. De modo similar, las 4 entradas de los 2 sumadores Ai40, Ai41 de entrada corresponden basicamente a las 4 entradas del modulo CS(4) de suma acumulativa, mientras que las 2 salidas de los 2 sumadores Ai40, Ai41

de entrada se conectan a las 2 entradas del modulo CS(2) de suma acumulativa.

De acuerdo con esta segunda variante, las entradas pares del modulo CS(N) de suma acumulativa contornean preferentemente todos los modulos de suma acumulativa anidados. En particular, la primera entrada del modulo CS(N) de suma acumulativa se conecta preferentemente a la primera salida del modulo CS(N) de suma acumulativa, 5 mientras que cada una de las otras (N/2)-1 entradas pares del modulo CS(N) de suma acumulativa se conectan a una entrada de uno respectivo de los (N/2)-1 sumadores de salida del modulo CS(N) de suma acumulativa. La otra entrada de los (N/2)-1 sumadores de salida del modulo CS(N) de suma acumulativa se conecta preferentemente a (N/2)-1 de las N/2 salidas del modulo CS(N/2) de suma acumulativa (excepto el ultimo). De modo similar, las entradas pares del modulo CS(N/2) de suma acumulativa contornean preferentemente todos los modulos de suma 10 acumulativa anidados. En particular, la primera entrada del modulo CS(N/2) de suma acumulativa se conecta preferentemente a la primera salida del modulo CS(N/2) de suma acumulativa, mientras que cada una de las otras (N/4)-1 entradas pares del modulo CS(N/2) de suma acumulativa se conecta a una entrada de uno respectivo de los (N/4)-1 sumadores de salida del modulo CS(N/2) de suma acumulativa. Las otras entradas de los (N/4)-1 sumadores de salida del modulo CS(N/2) de suma acumulativa se conecta preferentemente a (N/4)-1 de las N/4 salidas del 15 modulo CS(N/4) de suma acumulativa (excepto el ultimo). Y asi sucesivamente.

Por lo tanto, con referencia a la Figura 6 (caso ejemplar con N=8), las entradas pares del modulo CS(8) de suma acumulativa contornean preferentemente los modulos CS(4) y CS(2) de suma acumulativa mas interiores. En particular, la primera entrada del modulo CS(8) de suma acumulativa se conecta preferentemente a la primera salida del modulo CS(8) de suma acumulativa, mientras que cada una de las otras 3 entradas pares del modulo CS(8) de 20 suma acumulativa se conecta a una entrada de uno respectivo de los sumadores Ao80, Ao81, Ao82 de salida. La otra entrada de los sumadores Ao80, Ao81, Ao82 de salida se conecta preferentemente a 3 de las 4 salidas del modulo CS(4) de suma acumulativa (excepto el ultimo). De modo similar, las entradas pares del modulo CS(4) de suma acumulativa contornean preferentemente el modulo CS(2) de suma acumulativa mas interior. En particular, la primera entrada del modulo CS(4) de suma acumulativa se conecta preferentemente a la primera salida del modulo 25 CS(4) de suma acumulativa, mientras que las otras entradas pares del modulo CS(4) de suma acumulativa se

conectan a una entrada del sumador Ao40 de salida. La otra entrada del sumador Ao40 de salida se conecta preferentemente a una de las 2 salidas del modulo CS(2) de suma acumulativa (no el ultimo).

Cuando en un ciclo de reloj se reciben N=8 muestras Xk, Xk+1, ... Xk+7 en el modulo CS(8) de suma acumulativa, los sumadores Ai80, Ai81, Ai82, Ai83 de entrada las anaden preferentemente dos a dos proporcionando de ese modo 30 las 4 sumas siguientes:

Si80 = Xk + Xk+1;

5181 = Xk+2 + Xk+3;

5182 = Xk+4 + Xk+5;

y

35 Si83 = Xk+6 + Xk+7

al modulo CS(4) de suma acumulativa. Al mismo tiempo, las muestras pares Xk, Xk+2, Xk+4 y Xk+6 contornean

preferentemente los modulos C(4) y C(2) de suma acumulativa. En particular, la primera muestra par Xk se envia

directamente a la primera salida del modulo CS(8) de suma acumulativa, mientras que las otras muestras pares Xk+2, Xk+4 y Xk+6 se proporcionan preferentemente en una de las entradas de los sumadores Ao80, Ao81, Ao82 de salida, 40 respectivamente.

A continuacion, en el modulo CS(4) de suma acumulativa, los sumadores Ai40, Ai41 de entrada anaden preferentemente las sumas Si80, Si81, Si82, Si83 dos a dos, proporcionando de ese modo las 2 sumas siguientes:

Si40 = Si80 + Si81 = Xk + Xk+1 + Xk+2 + Xk+3;

y

45 Si41 = Si82 + Si83 = Xk+4 + Xk+5 + Xk+6 + Xk+7;

al modulo CS(2) de suma acumulativa. Al mismo tiempo, las sumas pares Si80 y Si82 contornean preferentemente

el modulo C(2) de suma acumulativa. En particular, el primer sumador par Si80 se envia directamente a la primera salida del modulo CS(4) de suma acumulativa, mientras que la otra suma par Si82 se proporciona preferentemente en una de las entradas del sumador Ao40 de salida.

50 A continuacion, en el modulo CS(2) de suma acumulativa, el sumador A20 suma preferentemente las sumas Si40 y Si41, proporcionando de ese modo la siguiente suma:

S20 = Si40 + Si41 = Xk + Xk+1 + Xk+2 + Xk+3 + Xk+4 + Xk+5 + Xk+6 + Xk+7.

en su salida. Al mismo tiempo, tambien se envfa la suma Si40 a la primera salida del modulo CS(2) de suma acumulativa.

Preferentemente, la primera muestra Xk, la suma Si80, la suma Si40 y la suma S20 se envian directamente a la salida del modulo C(8) de suma acumulativa, dado que corresponden a las sumas Sk, Sk+i, Sk+3 y Sk+7 acumulativas, 5 respectivamente.

A continuacion, en el modulo CS(4) de suma acumulativa, el sumador Ao40 de salida suma preferentemente Si40 con Si82, proporcionando de ese modo la siguiente suma:

So40 = Si40 + Si82 = Xk + Xk+i + Xk+2 + Xk+4 + Xk+5.

La suma So40 corresponde a la suma Sk+5, acumulativa y se envfa por lo tanto directamente a la salida del modulo 10 C(8) de suma acumulativa.

A continuacion, en el modulo CS(8) de suma acumulativa, los sumadores Ao80, Ao81 y Ao82 de salida suman preferentemente Si80, Si40 y So40 a las muestras pares Xk+2, Xk+4 y Xk+6, respectivamente, proporcionando de ese modo las sumas siguientes:

So80 = Si80 + Xk+2 = Xk + Xk+i + Xk+2;

15 So81 = Si40 + Xk+4 = Xk + Xk+i + Xk+2 + Xk+3 + Xk+4;

So82 = So40 + Xk+6 = Xk + Xk+1 + Xk+2 + Xk+3 + Xk+4 + Xk+5 + Xk+6.

La sumas So80, So81 y So82 corresponden a la sumas Sk+2, Sk+4 y Sk+6 acumulativas, respectivamente, y se envian por lo tanto directamente a la salida del modulo C(8) de suma acumulativa.

20 Mediante la comparacion del modulo de suma acumulativa de la Figura 5 con el modulo de suma acumulativa de la Figura 6, puede observarse que el segundo comprende un numero mayor de sumadores. Realmente, aunque el modulo de suma acumulativa de la Figura 5 comprende N sumadores, el modulo de suma acumulativa de la Figura 6 comprende 2N-log2(N)-2 sumadores. Sin embargo, el numero maximo de sumadores que operan en cascada se reduce ventajosamente. Realmente, mientras que en la configuracion de la Figura 5 todos los N sumadores estan en 25 cascada, en la configuracion de la Figura 6 no estan en cascada mas de 2log2(N)-2 sumadores (la cascada que comprende el numero maximo de sumadores es la que proporciona la suma Sk+6 acumulativa o, mas generalmente, la suma Sk+N-2 acumulativa). En otras palabras, la configuracion de la Figura 6 tiene un grado de paralelismo mayor que la configuracion de la Figura 5. En consecuencia, se requiere ventajosamente un numero reducido de bloques d de retardo para la sincronizacion de entradas y salidas de los diversos sumadores. Los bloques d de retardo no se 30 muestran en la Figura 6 para no sobrecargar la figura. En particular, si N es el numero de muestras recibidas en cada ciclo de reloj, suponiendo que cada sumador realiza la suma en un ciclo de reloj y que cada bloque d de retardo introduce un retardo de un unico ciclo de reloj, el numero global de bloques d de retardo preferentemente es N x (2log2(N)-2). Si 3-4 sumadores pueden operar en cascada dentro de un unico ciclo de reloj, solo se necesitan dos “tiras verticales” comprendiendo cada una N bloques d de retardo. En este caso, solo se necesitan 2N bloques d 35 de retardo. Por lo tanto, la complejidad del modulo CS de suma acumulativa mostrado en la Figura 6 se incrementa sustancialmente proporcionalmente a N-log2(N). La configuracion de la Figura 6 es por lo tanto ventajosamente mucho mas simple (y por lo tanto mucho mas barata) que la configuracion de la Figura 5 dado que, para un mismo valor de N, comprende un numero mucho menor de componentes.

Con referencia de nuevo a la Figura 3, mientras el primer registro REG1 recibe las N integrales Intk, Intk+1, ... Intk+N-1 40 desde el primer modulo de suma S1 y las almacena, preferentemente envfa las N integrales Intk-N, Intk-N+1, ...., Intk-1 previamente almacenadas en el al segundo registro REG2. El conjunto de los dos registros REG1 y REG2 proporciona ventajosamente por lo tanto una “ventana” de 2N integrales.

A continuacion, el primer selector MUX1 selecciona preferentemente desde el primer registro REG1 y el segundo registro REG2 N integrales, y las proporciona en paralelo en sus salidas. En particular, el primer selector MUX1 45 preferentemente selecciona desde el primer registro REG1 las ultimas (N/2)-((L-1)/2) integrales y desde el primer registro REG1 las primeras (N/2)+((L-1)/2) integrales. Las N integrales seleccionadas por el primer selector MUX1 son por lo tanto:

Intk-(N/2)+((L-1)/2)

50 I ntk+(N/2)-1+((L-1)/2).

Sustancialmente al mismo tiempo, tambien el segundo selector MUX2 selecciona preferentemente desde el primer registro REG1 y el segundo registro REG2 N integrales, y las proporciona en paralelo en sus salidas. En particular,

5

10

15

20

25

30

35

40

45

el segundo selector MUX2 preferentemente selecciona desde el primer registro REG1 las ultimas (N/2)+((L-1)/2) integrales y desde el primer registro REG1 las primeras (N/2)-((L-1)/2) integrales. Las N integrales seleccionadas por el segundo selector MUX2 son por lo tanto:

Intk-(N/2)-((L-1)/2)

Intk +(N/2)-1-((L-1)/2).

De ahi, para permitir una operacion apropiada del primer y segundo selectores MUX1, MUX2, L deberia ser menor que N.

Puede observarse que la salida de integrales del primer selector MUX1 y el segundo selector MUX2 esta desplazada L-1. Por ejemplo, las Figuras 7a y 7b muestran esquematicamente la operacion de los registros REG1, REG2 y los selectores MUX1, MUX2 en el caso L=3 (Figura 7a) y en el caso L=5 (Figura 7b). En la situacion ejemplar en la que N=8. En ambos casos, el primer registro REG1 almacena N=8 integrales Intk, Intk+1, ... Intk+7 calculadas en un ciclo de reloj, mientras que el segundo registro REG2 almacena N=8 integrales Intk-8, Intk-7, ... Intk-1, calculadas en el ciclo de reloj previo.

Con referencia primero a la Figura 7a (L=3), el primer selector MUX1 selecciona preferentemente desde el primer registro REG1 y el segundo registro REG2 las N=8 integrales Intk-3, Intk-2, ..., Intk+4 (tal como se indica por la flecha A1), mientras que el segundo selector MUX2 selecciona preferentemente desde el primer registro REG1 y el segundo registro REG2 las N=8 integrales Intk-5, Intk-4, ..., Intk+2 (tal como se indica por la flecha A2). La salida de integrales del primer selector MUX1 y del segundo selector MUX2 en este primer caso esta desplazada L-1 =2.

Con referencia ahora a la Figura 7b (L=5), el primer selector MUX1 selecciona preferentemente desde el primer registro REG1 y el segundo registro REG2 las N=8 integrales Intk-2, Intk-1, ..., Intk+5 (tal como se indica por la flecha A1), mientras que el segundo selector MUX2 selecciona preferentemente desde el primer registro REG1 y el segundo registro REG2 las N=8 integrales Intk-6, Intk-5, ..., Intk+1 (tal como se indica por la flecha A2). La salida de integrales del primer selector MUX1 y del segundo selector MUX2 en este primer caso esta desplazada L-1 =4.

La salida de integrales desde el primer selector MUX1 y la salida de integrales desde el segundo selector MUX2 se envian entonces preferentemente al segundo modulo S2 de adicion, que preferentemente calcula N diferencias de acuerdo con la ecuacion [7’] anterior, es decir:

Intk-(N/2)+((L-1)/2) - Intk-(N/2)-((L-1)/2)

Intk +(N/2)-1+((L-1)/2) - Intk +(N/2)-1-((L-1)/2).

Puede observarse que cada una de las diferencias anteriores es basicamente una diferencia entre la salida de integral desde el primer selector MUX1 correspondiente a la muestra que sigue a la muestra actual por (L-1 )/2 y la salida de integral desde el segundo selector MUX2 que corresponde a la muestra que precede a la muestra actual por (L-1 )/2, de acuerdo con la ecuacion [7’].

Por lo tanto, con referencia de nuevo a la Figura 7a (N=8, L=3), el segundo modulo S2 de adicion calcula preferentemente N=8 diferencias como sigue:

Intk-3 - Intk-5;

Intk-2 - Intk-4;

Intk+4 - Intk+2.

De modo similar, con referencia de nuevo a la figura 7b (N=8, L=5), el segundo modulo S2 de adicion calcula preferentemente N=8 diferencias como sigue:

Intk-2 - Intk-6;

Intk-1 - Intk-5;

Intk+5 - Intk+1.

Las N diferencias se envian a continuacion al modulo Mx de multiplicacion, que preferentemente multiplica cada una

5

10

15

20

25

30

35

40

45

de las N diferencias por 1/L, proporcionando de ese modo en su salida las siguientes N medias reales XAVk-(N/2), ■■■, XAVk +(N/2)-i de acuerdo con la ecuacion [8 ] anterior:

XAVk-(N/2) = — ■ (I ntk-(N/2)+((L-1 )/2) - I ntk-(N/2)-((L-1 )/2))

XAVk+(N/2)-1 = L ■ (Intk+(N/2)-1 +((L-1)/2) - Intk+(N/2)-1-((L-1)/2))

Por lo tanto, con referencia de nuevo a la Figura 7a (N=8, L=3), el modulo Mx de multiplicacion calcula preferentemente N=8 medias reales como sigue:

XAVk-4 = (1/3) ■ (Intk-3 - Intk-5);

XAVk-3 = (1/3) ■ (Intk-2 - Intk-4);

XAVk+3 = (1/3) ■ (Intk+4 - Intk+2).

De modo similar, con referencia de nuevo a la Figura 7b (N=8, L=5), el modulo Mx de multiplicacion calcula preferentemente N=8 medias reales como sigue:

XAVk-4 = (1/5) ■ (Intk-2 - Intk-a);

XAVk-3 = (1/5) ■ (Intk-1 - Intk-5);

XAVk+3 = (1/5) ■ (Intk+5 - Intk+1).

Las N medias reales XAVk-(N/2), ■■■, XAVk+(N/2)-1 se proporcionan a continuacion en la salida del filtro Fx digital. Dado que, como se ha mencionado anteriormente, la operacion del filtro Fy digital es basicamente la misma que la operacion del filtro Fx digital, mientras tanto tambien el segundo filtro Fy digital produce la salida de N medias imaginarias YAVk-(N/2), ■■■, YAVk+(N/2)-1- Las N medias real e imaginaria se reciben a continuacion por el segundo modulo ANGL2 de angulo, que las procesa tal como se ha descrito anteriormente^

Puede observarse que las N medias reales XAVk-(N/2), ■■■, XAVk+(N/2)-1 que salen del filtro Fx (y por lo tanto las medias imaginarias correspondientes que salen del filtro Fy) estan retardadas en N/2 con relacion a las N muestras reales Xk, Xk+1, ■■■ Xk+N-1 que entran en el filtro Fx (y por lo tanto las muestras imaginarias correspondientes que entran en el filtro Fy) Por lo tanto, tambien los N angulos ak de rotacion calculados por el modulo UW de desencapsulacion basandose en las N medias reales XAVk-(N/2), ■■■, XAVk+(N/2)-1 (y las medias imaginarias correspondientes) se retardan en N/2 con relacion a las N muestras 0’k angulares de salida por el primer modulo ANGL1 de angulo^ Este retardo se compensa ventajosamente por la linea de retardo D^

Por lo tanto, el conjunto de los dos registros REG1, REG2, los dos selectores MUX1, MUX2 y el segundo modulo S2 de adicion forman basicamente un circuito de diferenciacion que realiza la operacion de diferenciacion definida por la ecuacion [7’] anterior

Ventajosamente, la longitud del filtro Fx puede cambiarse cambiando L^ Esta operacion no afecta ventajosamente a la operacion del circuito de integracion, y puede implementarse simplemente mediante el desplazamiento de forma adecuada de las entradas de los selectores MUX1, MUX2^ Por ejemplo, con referencia a las Figuras 7a y 7b, el incremento de la longitud del filtro Fx digital desde L=3 (Figura 7a) a L=5 (Figura 7b) requiere simplemente el desplazamiento hacia adelante de las entradas del primer selector MUX1 en una unica posicion, y el desplazamiento hacia atras de las entradas del segundo selector MUX2 en una unica posicion Hablando en general, la variacion de la longitud del filtro Fx digital desde un primer valor L1 a un segundo valor L2 (por ejemplo, cuando cambian las condiciones de ruido o cuando se desea ensayar el rendimiento del receptor RX) requiere el desplazamiento hacia adelante de las entradas del primer selector MUX1 en (L2-L1)/2 posiciones, y el desplazamiento hacia atras de las entradas del segundo selector MUX2 en (L2-L1 )/2 posiciones^

Ventajosamente, este desplazamiento es siempre simetrico con relacion al centro de la concatenacion del primer y segundo registros REG1, REG2^ Por lo tanto, ventajosamente, el cambio de la longitud del filtro Fx digital es sin incidencia (es decir no induce ninguna perdida de datos), dado que no afecta al retardo entre las N muestras reales Xk, Xk+1, ■■■ Xk+N-1 de entrada y las N medias reales XAVk-(N/2), ■■■, XAVk+(N/2)-1 de salida^ Este retardo es ventajosamente constantemente igual a N/2, y se compensa por lo tanto por la linea de retardo D independientemente del valor de L^

En la descripcion anterior, el filtro Fx digital es parte de una compensador de rotacion para un receptor coherente optico. Esto es sin embargo no limitativo, dado que el filtro Fx digital puede usarse en otros dispositivos digitales adecuados para el procedimiento de muestras digitales. En particular, el filtro Fx digital puede usarse ventajosamente cada vez que ha de realizarse una suma movil de L muestras digitales consecutivas sobre una 5 secuencia de muestras digitales recibidas en un dispositivo digital que tenga un grado de paralelismo igual a N. El uso del filtro Fx digital para el calculo de una media movil en un compensador de rotacion para un receptor coherente optico es por lo tanto meramente ejemplar.

Las funciones de los diversos elementos mostrados en la Figura 3 pueden proporcionarse a traves del uso de hardware dedicado, hardware programable o hardware capaz de ejecutar software en asociacion con el software 10 apropiado. En particular, las funciones de los diversos elementos mostrados en la Figura 3 se proporcionan preferentemente a traves del uso de uno o mas circuitos integrados de aplicacion especifica (ASIC) y/o una o mas matrices de puertas programables en campo (FPGA). Preferentemente, las funciones de los diversos elementos mostrados en la Figura 3 se proporcionan a traves del uso de un unico ASIC o una unica FPGA. Por lo tanto, las expresiones “circuito de integracion” y “circuito de diferenciacion” mencionados en las reivindicaciones ha de 15 entenderse meramente como relaciones funcionales de los elementos del filtro digital, y no deberian entenderse necesariamente como circuitos fisicamente separados implementados sobre dispositivos de hardware separados.

Claims (15)

1. 5

   10

   15

   20

   25

   30

   35

   40

   45

   50

   55

   REIVINDICACIONES

   1. Un filtro (Fx) digital configurado para recibir una secuencia de muestras digitales, estando configurado dicho filtro (Fx) digital para recibir en paralelo N muestras (Xk) digitales de dicha secuencia en cada ciclo de reloj de una senal de reloj adecuada para la sincronizacion de la operacion de dicho filtro (Fx) digital, siendo N un entero mayor que 1, y para calcular una suma (XAVk) de L muestras digitales consecutivas de dicha secuencia, siendo L un entero impar igual a o mayor que 3 y menor que N, comprendiendo dicho filtro (Fx) digital:

   - un circuito (CS, S1, REG1, D) de integracion configurado para calcular una primera integral (Intk-((L-1)/2)) de dicha secuencia hasta una primera muestra (Xk-((L-1)/2)) digital de dichas L muestras digitales consecutivas y una ultima integral (Intk+((L-1)/2)) de dicha secuencia hasta una ultima muestra (Xk+((L-1)/2)) digital de dichas L muestras digitales consecutivas; y

   - un circuito (REG1, REG2, MUX1, MUX2, S2) de diferenciacion configurado para calcular dicha suma (XAVk) como una diferencia entre dicha ultima integral (Intk+((L-1)/2)) y dicha primera integral (Intk-((L-1)/2)),

   en el que dicho circuito (CS, S1, REG1, D) de integracion comprende un modulo (CS) de suma acumulativa, un modulo (S1) de adicion conectado a dicho modulo (CS) de suma acumulativa y un primer registro (REG1) conectado retroactivamente a dicho modulo (S1) de adicion, en el que:

   - dicho modulo (CS) de suma acumulativa se configura para calcular una ultima suma (Sk+((L-1)/2)) acumulativa de dicha ultima muestra (Xk+((L-1)/2)) digital y muestras digitales precedentes de dicha secuencia recibidas dentro de un mismo ciclo de reloj que dicha ultima muestra (Xk+((L-1)/2)) digital;

   - dicho primer registro (REG1) se configura para almacenar una integral (Intk-1) retardada calculada sobre muestras digitales de dicha secuencia recibidas antes de dicho mismo ciclo de reloj; y

   - dicho modulo (S1) de adicion se configura para calcular dicha ultima integral (Intk+((L-1)/2)) mediante la adicion de dicha ultima suma (Sk+((L-1)/2)) acumulativa y dicha integral (Intk-1) retardada.
2. 2. El filtro (Fx) digital de acuerdo con la reivindicacion 1, en el que dicho modulo (CS) de suma acumulativa se configura para recibir en paralelo N muestras (Xk, Xk+1, ... Xk+N-1) digitales de dicha secuencia de muestras digitales en dicho mismo ciclo de reloj, y para proporcionar N sumas (Sk, Sk+1, ... Sk+N-1) acumulativas en paralelo, incluyendo dichas N sumas (Sk, Sk+1, ... Sk+N-1) acumulativas dicha ultima suma (Sk+((L-1)/2)) acumulativa.
3. 3. El filtro (Fx) digital de acuerdo con la reivindicacion 2, en el que dicho modulo (S1) de adicion se configura para recibir en paralelo dichas N sumas (Sk, Sk+1, ... Sk+N-1) acumulativas y para anadir dicha integral (Intk-1) retardada a cada una de dichas N sumas (Sk, Sk+1, ... Sk+N-1) acumulativas, proporcionando de ese modo en paralelo N integrales (Intk, Intk+1, ... Intk+,N-1) actualmente calculadas, incluyendo dichas N integrales (Intk, Intk+1, ... Intk+N-1) actualmente calculadas dicha ultima integral (Intk+((L-1)/2)).
4. 4. El filtro (Fx) digital de acuerdo con la reivindicacion 3, en el que dicho primer registro (REG1) se configura para:

   - antes de recibir dichas N integrales (Intk, Intk+1, ... Intk+N-1) actualmente calculadas, almacenar N integrales (Intk-N, Intk-N+1, ... Intk-1) previamente calculadas, incluyendo dichas N integrales (Intk-N, Intk-N+1, ... Intk-1) previamente calculadas dicha integral (Intk-1) retardada y dicha primera integral (Intk-((L-1)/2)); y

   - recibir desde dicho modulo (S1) de adicion dichas N integrales (Intk, Intk+1, ... Intk+N-1) actualmente calculadas y almacenarlas, sobrescribiendo de ese modo dichas N integrales (Intk-N, Intk-N+1, ... Intk-1) previamente calculadas.
5. 5. El filtro (Fx) digital de acuerdo con la reivindicacion 4, en el que dicho circuito (REG1, REG2, MUX1, MUX2, S2) de diferenciacion comprende un segundo registro (REG2) que coopera con dicho primer registro (REG1), y en el que dicho primer registro (REG1) se configura para, tras la recepcion de dichas N integrales (Intk, Intk+1, ... Intk+N-1) actualmente calculadas, reenviar dichas N integrales (Intk-N, Intk-N+1, ... Intk-1) previamente calculadas a dicho segundo registro (REG2), antes de sobrescribirlas.
6. 6. El filtro (Fx) digital de acuerdo con la reivindicacion 5, en el que dicho circuito (REG1, REG2, MUX1, MUX2, S2) de diferenciacion comprende adicionalmente un primer selector (MUX1) y un segundo selector (MUX2) conectado a dicho primer registro (REG1) y a dicho segundo registro (REG2), y en el que:

   - dicho primer selector (MUX1) se configura para leer de dicho primer registro (REG1) y dicho segundo registro

   (REG2) N integrales (Intk-(N/2)+((L-1)/2), ... Intk+(N/2)-1 +((l-1 )/2)) de minuendo seleccionadas de entre dichas N integrales (Intk-N, Intk-N+1, ... Intk-1) previamente calculadas y dichas N integrales (Intk, Intk+1, ... Intk+N-1) actualmente

   calculadas, incluyendo dichas N integrales (Intk-(N/2)+((L-1)/2), ... Intk+(N/2)-1+((L-1)/2)) de minuendo dicha ultima integral

   (Intk+((L-1)/2)); y

   - dicho segundo selector (MUX2) se configura para leer de dicho primer registro (REG1) y dicho segundo registro

   (REG2) N integrales (Intk-(N/2)-((L-1 )/2), ... Intk+(N/2)-1 -((L-1 )/2)) de sustraendo seleccionadas de entre dichas N integrales (Intk-N, Intk-N+1, ... Intk-1) previamente calculadas y dichas N integrales (Intk, Intk+1, ... Intk+N-1) actualmente

   calculadas, incluyendo dichas N integrales (Intk-(N/2)-((L-1)/2), ... Intk+(N/2)-1 -((L-1 )/2)) de sustraendo dicha primera integral (Intk-((L-1)/2)), en la que dichas N integrales (Intk-(N/2)+((L-1)/2), ... Intk+(N/2)-1 +((l-1 )/2)) de minuendo se desplazan L-1 con relacion a dichas N integrales (Intk-(n/2)-((l-1 )/2), ... Intk+ <n/2>- 1-((l-1 )/2)) de sustraendo.

   5

   10

   15

   20

   25

   30

   35

   40

   45

   50
7. 7. El filtro (Fx) digital de acuerdo con la reivindicacion 6, en el que:

   - dichas N integrales (Intk-(N/2)+((L-1)/2), ... Intk+(N/2)-1+((L-1 )/2)) de minuendo son una concatenacion de las ultimas (N/2)- ((L-1)/2) integrales de dichas N integrales (Intk-N, Intk-N+1, ... Intk-1) previamente calculadas y las primeras (N/2)+((L-1)/2) integrales de dichas N integrales (Intk, Intk+1, ... Intk+N-1) actualmente calculadas; y

   - dichas N integrales (Intk-(N/2)-((L-1)/2), ... Intk+(N/2)-1-((L-1)/2)) de sustraendo son una concatenacion de las ultimas (N/2)+((L-1)/2) integrales de dichas N integrales (Intk-N, Intk-N+1, ... Intk-1) previamente calculadas y las primeras (N/2)-((L-1)/2) integrales de dichas N integrales (Intk, Intk+1, ... Intk+N-1) actualmente calculadas.
8. 8. El filtro (Fx) digital de acuerdo con la reivindicacion 6 o 7, en el que dicho circuito (REG1, REG2, MUX1, MUX2, S2) de diferenciacion comprende adicionalmente un segundo modulo (S2) de adicion conectado a dicho primer selector (MUX1) y a dicho segundo selector (MUX2), estando configurado dicho segundo modulo (S2) de adicion para calcular N diferencias entre dichas N integrales (Intk-(N/2)+((L-1 )/2), ... Intk+(N/2)-1 +((l-1 )/2)) de minuendo y dichas N integrales (Intk-(N/2)-((L-1)/2), ... Intk+(n/2)- 1-((l-1)/2)) de sustraendo, incluyendo dichas N diferencias dicha diferencia entre dicha ultima integral (Intk+((L-1)/2)) y dicha primera integral (Intk-((L-1)/2)).
9. 9. El filtro (Fx) digital de acuerdo con cualquiera de las reivindicaciones anteriores, en el que dicho modulo (CS(8)) de suma acumulativa comprende log2(N)-1 modulos (SC(4), CS(2)) de suma acumulativa adicionales anidados entre si.
10. 10. El filtro (Fx) digital de acuerdo con la reivindicacion 9, en el que:

    - dicho modulo (CS(8)) de suma acumulativa comprende N/2 sumadores (Ai80, Ai81, Ai82, Ai83) de entrada, (N/2)-1 sumadores (Ao80, Ao81, Ao82) de salida y un primer modulo (CS(4)) de suma acumulativa adicional interpuesto entre dichos N/2 sumadores (Ai80, Ai81, Ai82, Ai83) de entrada y dichos (N/2)-1 sumadores (Ao80, Ao81, Ao82) de salida; y

    - dicho primer modulo (CS(4)) de suma acumulativa comprende N/4 primeros sumadores (Ai40, Ai41) de entrada adicionales, (N/4)-1 primeros sumadores (Ao40) de salida adicionales y un segundo modulo (CS(2)) de suma acumulativa adicional interpuesto entre dichos N/4 primeros sumadores (Ai40, Ai41) de entrada adicionales y dichos (N/4)-1 primeros sumadores (Ao40) de salida adicionales.
11. 11. El filtro (Fx) digital de acuerdo con la reivindicacion 9 o 10, en el que dichos modulos (SC(4), CS(2)) de suma acumulativa adicionales incluyen un modulo (CS(2)) de suma acumulativa adicional mas interior que comprende a su vez un unico sumador.
12. 12. El filtro (Fx) digital de acuerdo con cualquiera de las reivindicaciones 1 a 8, en el que dicho modulo (CS) de suma acumulativa comprende N sumadores en cascada.
13. 13. Un compensador (RC) de rotacion para un receptor (RX) coherente optico configurado para recibir una senal optica (s(t)) modulada, procesar dicha senal optica (s(t)) modulada para la generacion de una componente (I’) en fase y una componente (Q’) en cuadratura, y muestrear dicha componente (I’) en fase y dicha componente (Q’) en cuadratura para la generacion de pares de muestras (I’k, Q’k) de dicha componente (I’) en fase y dicha componente (Q’) en cuadratura, formando dichos pares de muestras (I’k, Q’k) una constelacion recibida que esta rotada un angulo de rotacion con relacion a una constelacion de referencia, comprendiendo dicho compensador (RC) de rotacion:

    - un primer modulo (ANGL1) de angulo configurado para recibir en paralelo N pares de muestras (I’k, Q’k) y para convertirlas en N muestras (0’k) angulares correspondientes;

    - un circuito (M1, SC1, Fx, Fy, ANGL2, M2, UW) de estimacion configurado para procesar dichas N muestras (0’k) angulares correspondientes para la estimacion de N angulos (ak) de rotacion;

    - un circuito (D, S) de compensacion configurado para aplicar dichos N angulos (ak) de rotacion a dichas N muestras (0’k) angulares correspondientes, proporcionando de ese modo N muestras (0’’k) angulares compensadas; y

    - un primer modulo (SC2) seno-coseno configurado para recibir dichas N muestras (0’’k) angulares compensadas en paralelo y para convertirlas en N pares correspondientes de muestras (I’’k, Q’’k) compensadas,

    en el que dicho circuito (M1, SC1, Fx, Fy, ANGL2, M2, UW) de estimacion comprende un filtro (Fx, Fy) digital de acuerdo con cualquiera de las reivindicaciones anteriores.
14. 14. Un receptor (RX) optico coherente para una red de comunicacion optica configurado para recibir una senal optica (s(t)) modulada y para procesar dicha senal optica (s(t)) modulada para la generacion de una componente (I’) en fase y una componente (Q’) en cuadratura, comprendiendo dicho receptor (RX) optico coherente un compensador (RC) de rotacion de acuerdo con la reivindicacion 13.
15. 15. Una red de comunicacion optica que comprende un receptor (RX) coherente optico de acuerdo con la reivindicacion 14.