CN106972832A - 一种可任意倍数重采样的数字下变频器 - Google Patents

Abstract

本申请公开了一种可任意倍数重采样的数字下变频器，用于接收ADC输入的数字中频信号，对该数字中频信号进行数字下变频处理并输出处理后得到的i、q两路基带信号，该数字下变频器包括：数控振荡器、混频器、重采样模块和FIR滤波器，其中，重采样模块通过对经混频器数字解调后输出的信号进行重采样，可实现任意倍数的降采样率转换，该重采样模块支持大范围、大比例、高精度的降采样率转换，使得该数字下变频器具有更大的灵活性和适应性；该数字下变频器结构简单，利于软硬件实现，具有更大的灵活性和适应性，可普遍应用于各种制式下的软件无线电或者通信系统中。

Description

一种可任意倍数重采样的数字下变频器

技术领域

本申请涉及数字下变频器领域，尤其涉及一种可任意倍数重采样的数字下变频器。

背景技术

数字下变频指在超外差式接收机中经过混频后得到的中频信号比原始信号的频率低的一种混频方式，是软件无线电的核心技术之一。数字下变频器由数控振荡器(NCO)、数字正交混频模块以及抽取滤波模块构成。在软件无线电或者无线通信等领域，接收机接收从天线进来的信号进行一定级数的模拟下变频，得到模拟中频信号，然后再用ADC(模拟/数字转换器)对中频信号进行采样得到数字中频信号，最后再对该数字中频信号进行数字下变频处理，得到相应的基带信号。

现有的数字下变频技术实现过程一般如图1所示，输入信号经ADC采样后得到数字中频信号，数字中频信号与NCO产生的正弦分量和余弦分量分别相乘后得到i、q两路信号，然后对i、q两路信号进行CIC抽取滤波、半带滤波以及FIR滤波等处理后，得到i、q两路基带信号。图中的CIC抽取滤波器一般都需要采取多级级联的方法以达到足够的带外抑制；其中的半带滤波也可能是多个半带滤波器级联；而最后一级FIR滤波则主要用来实现一些补偿功能、ISI(码间干扰)抑制等。

现有技术由于采取CIC抽取滤波器和半带滤波器组合来实现采样率的转换，因此只能支持整数倍的采样率转换，这样的话就会给基带信号的采样率(或者带宽)和ADC的采样率选择和定标带来一定的限制；又由于采取CIC滤波器和半带滤波器组合的结构，使得能够支持的降采样倍数有限，一般仅能支持有限的几种降采样倍数；而且因为CIC滤波器通带增益存在不一致性，往往在CIC滤波器后面还需要增加一个补偿滤波器，用于补偿CIC滤波器的通带不平坦性，这就给实际的设计与实现增加了复杂度和工作量。

发明内容

本申请提供一种可任意倍数重采样的数字下变频器，该数字下变频器具备重采样功能，可以直接支持任意倍数的有理数采样率转换，不需要采用CIC滤波器和半带滤波器，适用范围广，能够支持设定范围内的任意倍数采样率转换。

本申请提供的一种可任意倍数重采样的数字下变频器，用于接收ADC输入的数字中频信号，对所述数字中频信号进行数字下变频处理并输出处理后得到的i、q两路基带信号，其特征在于，该数字下变频器包括：

数控振荡器，作为所述数字下变频器的本振，输出本振信号；

混频器，接收所述数字中频信号和本振信号，对所述数字中频信号进行数字下变频和数字解调，输出i、q两路信号；

重采样模块，与所述混频器输出端相连接，接收所述混频器输出的i、q两路信号，对其分别进行重采样，降低信号的采样率，使其采样频率由原始采样频率转换为目标采样频率；

FIR滤波器，与所述重采样模块输出端相连接，用于对重采样后的所述重采样模块输出的信号进行预调、频带选择和滤波，输出i、q两路基带信号。

进一步，所述重采样模块包括：

相对位置计算器，获取原始采样频率和目标采样频率，获取原始序列；根据原始采样频率和目标采样频率，在原始序列的时间维度上计算目标序列中各目标样点相对于离其最近的原始样点的相对位置信息；所述原始序列是所述i、q两路信号的各原始样点分别组成的数据序列，所述目标序列是重采样后的采用目标采样频率的各目标样点组成的数据序列；

DDS相位累加器，以频率控制字为步进值进行累加，当相对位置计算器运算一次时，相位累加器累加一次；

溢出次数统计器，在DDS相位累加器每次累加后统计该次累加过程中相位累加器的总溢出次数Q，Q(n)＝Q(n-1)+M，M为相位累加器每次累加时的溢出次数值；

原始样点选择器，根据所述总溢出次数Q，在原始序列中选择连续的原始样点作为参与原始样点，参与原始样点以原始样点X(Q)为起始原始样点；

滤波系数产生器，根据各目标样点的相对位置信息，计算每个目标样点的滤波系数；

低通滤波器，根据所述滤波系数，对所选择的原始样点进行滤波后输出目标样点，得到目标序列。

在一些实施例中，所述滤波系数产生器计算的每个目标样点所对应的滤波 系数的个数根据滤波器的长度确定，每个目标样点所需要的原始样点的个数与滤波系数的个数相同。

在一些实施例中，计算每个目标样点时，所述原始样点选择器所选择的原始样点的个数与所述滤波系数产生器计算得到的滤波系数的个数相同。

在一些实施例中，所述DDS相位累加器使用的频率控制字与原始采样频率和目标采样频率的比值成正比。

在一些实施例中，所述DDS相位累加器使用的频率控制字为

FTW＝round(2^N×f_s1/f_s2)

式中，FTW表示频率控制字；round(s)表示对s进行四舍五入取整；f_s1为原始采样频率；f_s2为目标采样频率；N为相位累加器位数。

在一些实施例中，所述相对位置计算器采用以下计算公式计算相对位置信息：

式中，index表示相对位置信息，mod(a,b)表示取a对b的模值；round(s)表示对s进行四舍五入取整；f_s1为原始采样频率；f_s2为目标采样频率；L为一个整数，并且满足L≤2^N；Acc为相位累加器的相位值，其初始值为零；N为相位累加器位数。

在一些实施例中，所述滤波系数产生器计算滤波系数的公式为：

其中，P为滤波器长度。

在一些实施例中，所述低通滤波器进行滤波的公式为：

在一些实施例中，所述混频器为乘法器。

本申请的有益效果是：由于本申请提供的数字下变频器采用的重采样模块实时性较好、可以实现任意倍数的降采样率转换，且支持大范围、大比例、高精度的降采样率转换，该数字下变频器具有更大的灵活性和适应性，可普遍应用于各种制式下的软件无线电或者通信系统中的数字下变频系统；而且该数字下变频器不需要使用CIC滤波器、半带滤波器和CIC补偿滤波器就可实现数字下变频，结构简单，利于软硬件实现。

附图说明

图1为现有技术数字下变频技术原理图；

图2为本申请提供的一种可任意倍数重采样的数字下变频器结构框图；

图3为本申请提供的一种重采样模块结构框图；

图4为本申请提供的重采样模块获取各目标样点的过程示意图。

具体实施方式

下面通过具体实施方式结合附图对本申请作进一步详细说明。

请参考图2，本申请提供了一种可任意倍数重采样的数字下变频器，该数字下变频器用于接收ADC输入的数字中频信号s(n)，对数字中频信号s(n)进行数字下变频处理并输出基带信号i和基带信号q。

其中，数字中频信号为s(n)＝A(n)cos[ω₀+θ(n)]，ω₀为数字中频信号中心频率。

该数字下变频器4包括第一混频器5、第二混频器6、NCO7、重采样模块10和FIR滤波器9。

数控振荡器(NCO)7作为数字下变频器的本振，在数字域内对信号进行频谱搬移，分别向第一混频器5输出本振信号余弦分量cos(ω₀n)，向第一混频器5输出本振信号正弦分量sin(ω₀n)。

第一混频器5接收数字中频信号s(n)和余弦分量cos(ω₀n)，第二混频器6接收数字中频信号s(n)和正弦分量sin(ω₀n)，第一混频器5和第二混频器6分别对数字中频信号s(n)进行数字下变频和数字解调。第一混频器5输出的i路信号为x_i(n)，第二混频器6输出的q路信号为x_q(n)。其中，

优选地，第一混频器5和第二混频器6为乘法器。

由此可见，因为其本振、两路乘法器均采用数字技术实现,保证了i、q两路在幅度一致性和较好的相位正交性。

重采样模块10与第一混频器5输出端和第二混频器6输出端相连接，其第一输入端接收i路信号x_i(n)，第二输入端接收q路信号x_q(n)，以信号x_i(n)和x_q(n)作为原始信号，对信号x_i(n)和x_q(n)分别进行重采样，使其采样频率由原始采样频率f_s1转换为目标采样频率f_s2，经过重采样后，重采样模块10的第一输出端输出的信号用y_i(n)表示，第二输出端输出的信号用y_q(n)表示。其中，f_s2<f_s1，重采样模块10对i、q两路宽带信号实现了降采样。为了表述方便，原始信号的各原始样点组成的数据序列称为为原始序列；经过重采样后，输出的信号的各目标样点组成的数据序列称为目标序列。

FIR滤波器9，用于对信号y_i(n)和y_q(n)进行预调、频带选择和滤波，保证数字下变频器4输出的信号具有任意幅频特性的同时还具有严格的线性相频特性以及单位抽样响应有限长，FIR滤波器9的第一输出端和第二输出端分别输出基带信号i和基带信号q。

需要指出的是，为了使FIR滤波器9对信号的处理能够不发生失真，信号的采样速度必须满足奈奎斯特定理，这样就要求对信号进行重采样。

进一步，本申请提供了一种重采样模块10可实现任意倍数的重采样，参考图3，重采样模块10包括：相对位置计算器12、DDS相位累加器11、溢出次数统计器13、原始样点选择器14、滤波系数产生器15和低通滤波器16。

相对位置计算器12，获取原始采样频率f_s1和目标采样频率f_s2，根据原始采样频率f_s1和目标采样频率f_s2，在原始序列的时间维度上计算目标序列中各目标样点相对于离其最近的原始样点的相对位置信息，因此，获取一个目标样点需要计算一次相对位置信息。

在一些实施例中，以x(n)表示原始序列，以y(n)表示目标序列，index表示相对位置信息，采用如下公式计算相对位置信息：

式中，mod(a,b)表示取a对b的模值；round(s)表示对s进行四舍五入取整；f_s1为原始采样频率；f_s2为目标采样频率；L为一个整数，并且满足L≤2^N；Acc为DDS相位累加器11的相位值，其初始值为零；N为相位累加器位数。

DDS相位累加器11以频率控制字FTW为步进值进行累加，相对位置计算器12每需要计算一次相对位置信息index(n)时，DDS相位累加器11累加一次。相位累加器的相位值Acc的计算公式如下：

Acc(n)＝mod(Acc(n-1)+FTW，2^N) (1-4)

式中，mod(a,b)表示取a对b的模值；FTW＝round(2^N×f_s1/f_s2)；N为相位累加器位数。

溢出次数统计器13在DDS相位累加器11每累加完一次时，统计该次累加过程中相位累加器的总溢出次数Q，用于调整参与原始样点的起始原始样点，而且，X(Q)也表示计算目标序列中各目标样点相对于离其最近的原始样点，其中，Q(n)＝Q(n-1)+M，M为DDS相位累加器11每次累加时的溢出次数值。

原始样点选择器14获取原始序列x(n)，并根据总溢出次数Q，在原始序列中选择连续的原始样点作为参与原始样点，其中，参与原始样点以原始样点X(Q)为起始原始样点。所选择的原始样点的个数与滤波系数产生器15计算得到的滤 波系数个数相同，而滤波系数的个数根据滤波器的长度确定。在一些实施例中，滤波系数的个数与滤波器的长度P相同，因此选取的参与原始样点可表示为{x(Q)，x(Q+1)，......，x(Q+P-1)}。

滤波系数产生器15根据各目标样点的相对位置信息，计算每个目标样点的滤波系数，通过滤波系数产生器15计算得到的滤波系数为实时生成，滤波系数的可适应性强，重采样的实时性较好，可支持任意倍数的有理数重采样。具体地，计算某个目标样点时需要用到的滤波器系数如下：

其中，P为滤波器长度，根据实现时的具体软硬件环境，P值可以选取为8～32之间的值，L≤2^N，N为相位累加器位数，index的值的范围为0～(L-1)。

低通滤波器16根据所述滤波系数h(index,k)，对所选择的原始样点进行滤波，并输出各个目标样点，得到目标序列，输出采样频率为f_s2的i、q两路宽带信号y_i(n)和y_q(n)，实现降采样率转换。该低通滤波器16具有非常一致的带内平坦性，产生的i/q基带信号正交性比较好。具体地，多用滤波的公式为：

下面详细介绍如何获取各个目标样点。

参考图4，为本申请提供的重采样模块获取各目标样点的过程示意图，此时f_s1>f_s2。图中，黑色实心圆点表示原始序列x(n)的各原始样点，其采样周期为T₁＝1/f_s1，相邻两个原始样点的相位差为2π；实心五角星表示目标序列y(n)的各目标样点，其采样周期为T₂＝1/f_s2。在DDS相位累加器11循环累加时，重复使用公式(1-4)计算相对位置信息，每获取一个目标样点，DDS相位累加器11每次累加，至少都会溢出一次。

如图4所示，DDS相位累加器11在A点，其相位值Acc初始值为零，根据公式(1-2)，index(1)＝0，这时候输出的第一个点为y(1)；之后，DDS相位累加器11以频率控制字FTW为步进值进行累加，DDS相位累加器11先后到达B、C等位置，再依次确定目标样点y(2)、y(3)、…y(n)。

假设P＝8，需要在原始样点x(n)中选择8个参与原始样点，在图4中因原始样点的初始点为x(1)，选择Q_初始＝Q(1)＝1。那么，

计算y(1)时，index(1)＝0，Q(1)＝1，y(1)与x(1)重合；

计算y(2)时，DDS相位累加器11从A点到B点，溢出了一次，在时间维度上跨越了原始样点x(2)，离y(2)最近的原始样点由x(1)变为x(2)，index(2)＝FTW-2^N，M＝1，Q(2)＝Q(1)+1＝2，Q值增加了1，所选择的参与原始样 点以原始样点x(2)为起始原始样点，因此计算y(2)的参与原始样点为{x(2)，x(3)，......，x(9)}，根据公式(1-4)，

计算y(3)时，DDS相位累加器11从B点到C点，又溢出了一次，在时间维度上跨越了原始样点x(3)，离y(3)最近的原始样点由x(2)变为x(3)，index(3)＝2FTW-2*2^N，此次累加时的溢出次数值M＝1，Q(3)＝Q(2)+1＝3，Q值增加了1，所选择的参与原始样点以原始样点x(3)为起始原始样点，因此计算y(3)的参与原始样点为{x(3)，x(3)，......，x(10)}，根据公式(1-4)，

依次类推，可获取全部目标样点，得到目标序列，即采样率为f_s2的目标信号。其中，两个相邻的目标样点在时间维度上以周期T2的间隔排列。

由此可见，重采样模块10根据原始采样频率和目标采样频率，巧妙地在原始序列的时间维度上计算各目标样点相对于离其最近的原始样点的相对位置信息，根据该相对位置信息，直接实时计算获取各目标样点时所需要的滤波系数，和根据计算相对位置信息时统计的总溢出次数，从原始序列中选择所需要的参与原始样点，然后根据该滤波系数对选择的参与原始样点进行滤波，达到重采样的目的，这样的重采样效率高、实时性较好，可支持任意倍数的有理数重采样，根据需要可连续地获得不同目标采样频率的基带信号。

综上所述，由于本申请提供的数字下变频器采用的重采样模块实时性较好、可以实现任意倍数的降采样率转换，且支持大范围、大比例、高精度的降采样率转换，该数字下变频器具有更大的灵活性和适应性，可普遍应用于各种制式下的软件无线电或者通信系统中；而且该数字下变频器不需要使用CIC滤波器、半带滤波器和CIC补偿滤波器就可实现数字下变频，结构简单，利于软硬件实现。

进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请发明构思的前提下，还可以做出若干简单推演或替换。

Claims (10)

1.一种可任意倍数重采样的数字下变频器，用于接收ADC输入的数字中频信号，对所述数字中频信号进行数字下变频处理并输出处理后得到的i、q两路基带信号，其特征在于，该数字下变频器包括：

数控振荡器，作为所述数字下变频器的本振，输出本振信号；

混频器，接收所述数字中频信号和本振信号，对所述数字中频信号进行数字下变频和数字解调，输出i、q两路信号；

重采样模块，与所述混频器输出端相连接，接收所述混频器输出的i、q两路信号，对其分别进行重采样，降低信号的采样率，使其采样频率由原始采样频率转换为目标采样频率；

FIR滤波器，与所述重采样模块输出端相连接，用于对重采样后的所述重采样模块输出的信号进行预调、频带选择和滤波，输出i、q两路基带信号。

2.如权利要求1所述的数字下变频器，其特征在于，所述重采样模块包括：

相对位置计算器，获取原始采样频率和目标采样频率，获取原始序列；根据原始采样频率和目标采样频率，在原始序列的时间维度上计算目标序列中各目标样点相对于离其最近的原始样点的相对位置信息；所述原始序列是所述i、q两路信号的各原始样点分别组成的数据序列，所述目标序列是重采样后的采用目标采样频率的各目标样点组成的数据序列；

DDS相位累加器，以频率控制字为步进值进行累加，当相对位置计算器运算一次时，相位累加器累加一次；

溢出次数统计器，在DDS相位累加器每次累加后统计该次累加过程中相位累加器的总溢出次数Q，Q(n)＝Q(n-1)+M，M为相位累加器每次累加时的溢出次数值；

原始样点选择器，根据所述总溢出次数Q，在原始序列中选择连续的原始样点作为参与原始样点，参与原始样点以原始样点X(Q)为起始原始样点；

滤波系数产生器，根据各目标样点的相对位置信息，计算每个目标样点的滤波系数；

低通滤波器，根据所述滤波系数，对所选择的原始样点进行滤波后输出目标样点，得到目标序列。

3.如权利要求2所述的数字下变频器，其特征在于，所述滤波系数产生器计算的每个目标样点所对应的滤波系数的个数根据滤波器的长度确定，每个目标样点所需要的原始样点的个数与滤波系数的个数相同。

4.如权利要求3所述的数字下变频器，其特征在于，计算每个目标样点时，所述原始样点选择器所选择的原始样点的个数与所述滤波系数产生器计算得到的滤波系数的个数相同。

5.如权利要求2所述的数字下变频器，其特征在于，所述DDS相位累加器使用的频率控制字与原始采样频率和目标采样频率的比值成正比。

6.如权利要求5所述的数字下变频器，其特征在于，所述DDS相位累加器使用的频率控制字为

FTW＝round(2^N×f_s1/f_s2)

式中，FTW表示频率控制字；round(s)表示对s进行四舍五入取整；f_s1为原始采样频率；f_s2为目标采样频率；N为相位累加器位数。

7.如权利要求2所述的数字下变频器，其特征在于，所述相对位置计算器采用以下计算公式计算相对位置信息：

式中，index表示相对位置信息，mod(a,b)表示取a对b的模值；round(s)表示对s进行四舍五入取整；f_s1为原始采样频率；f_s2为目标采样频率；L为一个整数，并且满足L≤2^N；Acc为相位累加器的相位值，其初始值为零；N为相位累加器位数。

8.如权利要求2至7任一项所述的数字下变频器，其特征在于，所述滤波系数产生器计算滤波系数的公式为：

$h(index,k)=\frac{sin(\mathrm{\&pi;}*(index/L-k))}{\mathrm{\&pi;}*(index/L-k)},k=0,1,...,P-1;$

其中，P为滤波器长度。

9.如权利要求8所述的数字下变频器，其特征在于，所述低通滤波器进行滤波的公式为：

$y\left(n\right)=\underset{k=0}{\overset{P-1}{\&Sigma;}}x(Q+k)h\left(index\right(n),k)$

10.如权利要求1所述的数字下变频器，其特征在于，所述混频器为乘法器。