ES2546072T3 - Dispositivo para controlar el acceso a una estructura de memoria caché - Google Patents

Abstract

Un dispositivo para controlar el acceso a una estructura de memoria caché que comprende varios conjuntos caché durante la ejecución de al menos un programa informático, comprendiendo el dispositivo: - un módulo para generar valores semilla aleatorios o pseudo-aleatorios durante la ejecución del al menos un programa informático; - un módulo de función hash paramétrica para generar un identificador de conjunto caché para acceder a la estructura de memoria caché, generándose el identificador mediante la combinación de un valor semilla generado por el módulo para generar valores semilla y unos bits predeterminados de una dirección para acceder a una memoria principal asociada a la estructura de memoria caché.

Description

imagen1

imagen2

imagen3

imagen4

imagen5

imagen6

imagen7

E12184447

25-08-2015

registro de control 42 de la figura 4, almacenando el registro de control 32c los bits 0 a 4 del valor semilla 16. El output del módulo de rotación 31c es enviado al módulo de concatenación 33.

-Módulo de rotación 31d (que corresponde al elemento lógico de rotación 41): el valor binario comprende los bits 5 a

5 31 (es decir, los bits predeterminados 17) de la dirección 20, que se almacenan en el registro de dirección 30 (que corresponde al registro de valor binario 40 de la figura 4); el registro de control 32d corresponde al registro de control 42 de la figura 4, almacenando el registro de control 32d los bits 5 a 9 del valor semilla 16. El output del módulo de rotación 31d es enviado al módulo de concatenación 33.

10 Más específicamente, uno de los inputs para todos los módulos de rotación 31a, 31b, 31c, 31d son los bits de la dirección 20 descartando los bits de desplazamiento 23. En la forma de realización particular de la figura 3, hay 5 bits de desplazamiento y la dirección 20 es de 32 bits de ancho, por lo que se utilizan 27 bits de la dirección. Éstos se amplían con 5 bits a la izquierda, cuyo valor es 00000, por lo que hay 32 bits en total. Cada módulo de rotación utiliza un conjunto diferente de bits como registro de control 32a; 32b; 32c; 32d. Estos bits se utilizan para determinar

15 cuántas posiciones se rota el valor binario (es decir, los bits predeterminados 17 de la dirección 20 ampliados con los 5 bits por la izquierda cuyo valor es 00000). En la figura 3, por ejemplo, el módulo de rotación de más a la izquierda 31a utiliza los 5 bits de menos peso de la dirección 20 después de descartar el desplazamiento. En otras palabras, utiliza los 5 bits de más a la derecha del par etiqueta 21 e índice 22 (bits en la posición 0, 1, 2, 3, 4 contando de derecha a izquierda). El segundo módulo de rotación de más a la izquierda 31b utiliza los siguientes 5

20 bits de menos peso del par etiqueta 21 e índice 22 (bits en las posiciones 5 a 9). Los otros dos módulos de rotación 31c, 31d usan bits del valor semilla 16. En particular, usan los bits 0 a 4 y los bits 5 a 9, respectivamente.

De esta manera, el módulo de concatenación 33 concatena los bits 5 a 31 de la dirección 20, los bits 0 a 31 del valor semilla 16, el output del primer módulo de rotación 31a (es decir, 32 bits, que son el resultado de hacer rotar el valor

25 binario que comprende los bits predeterminados 17 con 5 bits por la izquierda cuyo valor es 00000), el output del segundo módulo de rotación 31b (es decir, 32 bits) el output del tercer módulo de rotación 31c (es decir, 32 bits), y el output del cuarto módulo de rotación 31d (es decir, 32 bits), con lo que se obtiene un único valor binario de 187 bits (27 + 32 + 32 + 32 + 32 + 32 = 187 bits).

30 A continuación, varios módulos XOR 34a, 34b, 34c, 34d, 34e se aplican en cascada al output del módulo de concatenación 33 hasta que el valor binario tiene tantos bits como sea necesario para indexar todos los conjuntos caché. En consecuencia, los módulos XOR permiten reducir el número de bits del valor binario hasta que el valor binario tiene tantos bits como sea necesario para indexar todos los conjuntos caché.

35 El funcionamiento de un módulo XOR se describe de acuerdo con la figura 5. Como puede verse en la figura, el módulo XOR está configurado para el caso en que el valor binario tiene 9 bits, aunque su funcionamiento es el mismo independientemente del número de bits del valor binario utilizado como input. Básicamente, el módulo XOR divide en dos mitades los bits del valor binario almacenado en un primer registro 50 y lleva a cabo una operación XOR 51a, 51b, 51c, 51d entre cada par de bits en posiciones simétricas en cada una de las mitades, es decir, XOR

40 entre los bits 0 y 7, los bits 1 y 6, los bits 2 y 5, y los bits 3 y 4. Si el número de bits es impar, entonces el bit de mayor peso simplemente es propagado al output (este es el caso que se muestra en la figura 5). La operación XOR con 2 bits de input produce un "1" si los bits de input son diferentes (es decir, uno de ellos es "0" y el otro es "1") y un "0" si coinciden (ambos son o bien "0" o "1"). El valor binario obtenido se almacena en el registro de output 52.

45 Por ejemplo, si el valor binario de la concatenación proporcionado por el módulo de concatenación 33 tiene 200 bits, y el número de conjuntos caché es 32, se debe hacer XOR de los 200 bits hasta tener sólo 5 bits para indexar todos los conjuntos caché (5 es el logaritmo en base 2 de 32). Por lo tanto, diferentes niveles de módulos XOR reducirán el número de bitsde200 a 100, de 100 a 50, de 50 a 25, de 25 a 13, de 13a 7, y de 7 a 5.

50 Obsérvese que siempre que el número de bits del input es menor que dos veces el número de bits requerido para el índice de conjuntos (por ejemplo, 7 es menor que dos veces 5), la lógica XOR se aplica sólo para tantos pares de bits como el número de bits de input (7 en el ejemplo) menos el número de bits de output requeridos (5 en el ejemplo), lo que significa que se aplica sobre 2 pares de bits. Para ello, simplemente se propagan tantos bits como sea necesario desde el lado izquierdo del input (3 bits en este caso) y los bits restantes (4 bits en el ejemplo) son

9

imagen8

Claims (1)

1. imagen1