ES2358189T3

ES2358189T3 - Implante coclear de canales múltiples con telemetría de la respuesta neuronal.

Info

Publication number: ES2358189T3
Application number: ES03076156T
Authority: ES
Inventors: Clemens M. Zierhofer
Original assignee: MED EL Elektromedizinische Geraete GmbH
Current assignee: MED EL Elektromedizinische Geraete GmbH
Priority date: 1999-07-21
Filing date: 2000-07-21
Publication date: 2011-05-06
Anticipated expiration: 2020-07-21
Also published as: AU769596B2; EP1201103B1; US7382850B2; CA2382039C; AU6311600A; EP1351554A3; EP2291005A2; EP2291005B1; WO2001006810A2; DE60010273T2; EP1201103A2; ATE265796T1; DE60045643D1; DE60010273D1; US20030135247A1; US6600955B1; WO2001006810A3; EP2291005A3; ES2219367T3; EP1351554B1

Abstract

Un circuito en un implante coclear para la medición de potenciales de acción evocados eléctricamente que comprende: a. un electrodo (106) de medición acoplado de forma conmutable a una primera entrada de un amplificador diferencial (112); b. un electrodo (107) de referencia acoplado de forma conmutable a una segunda entrada del amplificador diferencial (112); c. una salida del amplificador diferencial (112) acoplada a una entrada de un modulador sigma-delta (113); d. una salida del modulador sigma-delta (113) acoplada a memoria (114); en el que, durante la medición, el potencial de acción evocado eléctricamente es amplificado y convertido a una secuencia sigma-delta de alta frecuencia de un solo bit, almacenándose la secuencia en la memoria (114) del implante.

Description

Campo de la invención

La presente invención versa acerca sistemas de formato de bits para la estimulación eléctrica funcional, y más en particular, acerca de sistemas para la electroestimulación del nervio acústico.

Antecedentes

Los implantes cocleares (prótesis del oído interno) constituyen un medio de ayuda para las personas con sordera profunda o con dificultades de audición severas. A diferencia de las ayudas convencionales para la audición, que se limitan simplemente a aplicar una señal sonora amplificada y modificada, el implante coclear se basa en la estimulación eléctrica directa del nervio acústico. La intención del implante coclear es estimular eléctricamente las estructuras nerviosas del oído interno de tal modo que se obtengan unas impresiones auditivas lo más similares a la audición normal.

Una prótesis coclear comprende esencialmente dos partes: el procesador de lenguaje y el estimulador implantado. El procesador de lenguaje contiene la fuente de alimentación (baterías) de todo el sistema y es utilizado para llevar a cabo el procesamiento de la señal acústica para extraer los parámetros de estimulación. El estimulador (implante) genera los patrones de estimulación y los conduce hasta al tejido nervioso por medio de un conjunto de electrodos que normalmente se colocan en la escala timpánica del oído interno. La conexión entre el procesador de lenguaje y el receptor implantado puede establecerse mediante la codificación de información digital en un canal de radiofrecuencia utilizando un sistema de bobinas acopladas inductivamente.

La decodificación de la información dentro del implante puede requerir una detección de envolvente. La detección de la envolvente de una señal de radiofrecuencia dentro de un implante se efectúa normalmente con un circuito simple, tal como el representado en la Figura 1, compuesto por un diodo rectificador 4, una red RC 1 y 2, y un comparador 7. Un inconveniente de este circuito es que la potencia total consumida por la red RC, debido en parte a la resistencia óhmica, puede ser considerable cuando se tiene en cuenta la aplicación de implante coclear.

Las estrategias de estimulación que emplean estímulos pulsátiles de alta velocidad en conjuntos de electrodos multicanal han demostrado su eficacia para proporcionar altos niveles de reconocimiento del lenguaje. Un ejemplo de ello es la estrategia denominada “Muestreo intercalado continuo (CIS)”, descrita por Wilson B. S., Finley C. C., Lawson

D. T., Wolford R. D., Eddington D. K., Rabinowitz W. M., “Better speech recognition with cochlear implants”, Nature, tomo 352: 236-238(1991), que se incorpora en el presente documento por referencia. Para el CIS se usan impulsos de corriente bifásicos simétricos, que están estrictamente no solapados en el tiempo. La velocidad por canal es típicamente superior a 800 impulsos/seg.

Las estrategias de estimulación basadas en la activación simultánea de las corrientes de electrodo no han demostrado hasta el momento ninguna ventaja sobre el CIS. El problema básico es la interacción espacial entre los canales que provoca el tejido conductor de la escala timpánica situado entre los electrodos de estimulación. Si se activan simultáneamente dos o más fuentes de corriente de estimulación, y no existe ninguna correlación entre ellas, las corrientes fluirán entre los electrodos activos y no alcanzarán las regiones de las neuronas que se pretende estimular. El problema podría ser menos grave con los nuevos diseños de electrodos de estimulación, en lo que los electrodos están mucho más cerca del modiolo que los electrodos existentes, tal como describe Kuzma J., “Evaluation of new modiolushugging electrode concepts in a transparent model of the cochlea”, 4º Simposio Europeo de Implantación Coclear Pediátrica, Bolduque, Holanda (junio de 1998), que se incorpora al presente documento por referencia.

Para las estrategias de estimulación pulsátil a alta velocidad es necesario determinar ciertos parámetros específicos del paciente. Esto se hace varias semanas después de la operación quirúrgica en lo que se denomina procedimiento de “puesta a punto”. Para una determinada duración de fase de los impulsos de estimulación y para una determinada velocidad de estimulación, es preciso determinar dos parámetros clave en cada canal de estimulación:

1.: la amplitud mínima de los impulsos bifásicos de corriente necesaria para provocar una sensación auditiva (nivel de umbral, o THL); y

2.: la amplitud que dé como resultado una sensación auditiva a un nivel confortable (nivel de bienestar máximo, o MCL).

Para la estimulación, se usan únicamente las amplitudes comprendidas entre MCL y THL (para cada canal). El intervalo dinámico entre MCL y THL es típicamente de 6 a 12 dB. Sin embargo, las posiciones absolutas de los niveles MCL y THL varían considerablemente entre pacientes, y las diferencias pueden alcanzar los 40 dB. Para cubrir estas variaciones absolutas, el intervalo dinámico total para la estimulación de los implantes utilizados actualmente es típicamente de aproximadamente 60 dB.

En la actualidad, los niveles MCL y THL se estiman durante el procedimiento de puesta a punto aplicando impulsos de estimulación y solicitando al paciente su impresión subjetiva. Este procedimiento suele funcionar sin problemas en pacientes con sordera postlocutiva. Sin embargo, hay problemas en los pacientes con sordera prelocutiva o congénita, y en este grupo se incluyen todas las edades —desde niños pequeños hasta adultos—. Normalmente estos pacientes no son capaces de interpretar ni describir las impresiones auditivas, y solo son posibles estimaciones toscas de los niveles MCL y THL en base a procedimientos conductuales. Es preciso mencionar aquí especialmente la situación de los niños pequeños con sordera congénita. Una recepción acústica adecuada es sumamente importante para el desarrollo del habla y del oído del infante, y esta recepción puede conseguirse en muchos casos con un implante coclear adecuadamente puesto a punto.

Una aproximación a una medición objetiva de los niveles MCL y THL se basa en la medición de los EAP (potenciales de acción evocados eléctricamente), tal como describen Gantz B., Brown C. J., Abbas P. J., “Intraoperative Measures of Electrically Evoked Auditory Nerve Compound Action Potentials”, American Journal of Otology 15 (2):137-144(1994), que se incorpora al presente documento por referencia. En esta aproximación, la respuesta general del nervio acústico a un estímulo eléctrico se mide muy cerca de la posición de la excitación del nervio. Esta respuesta neuronal está causada por la superposición de las respuestas neuronales individuales en el exterior de las membranas del axón. La amplitud del EAP en la posición de la medición está comprendida entre 10 μV y 1000 μV. La información sobre los niveles MCL y THL en la posición de un electrodo particular puede esperarse, en primer lugar, de la denominada “función de crecimiento de la amplitud” según describen Brown C. J., Abbas P. J., Borland J., Bertschy M. R., “Electrically evoked whole nerve action potentials in Ineraid cochlear implant users: responses to different stimulating electrode configurations and comparison to psychophysical responses”, Journal of Speech and Hearing Research, tomo 39:453-467 (junio de 1996). Esta función es la relación entre la amplitud del impulso de estimulación y la tensión entre picos del EAP. Otra relación interesante es la denominada “función de recuperación”. En este caso, la estimulación se consigue con dos impulsos separados por un intervalo variable. La función de recuperación, como la relación de la amplitud del 2º EAP y el intervalo entre impulsos, permite extraer conclusiones sobre las propiedades refractivas y las propiedades particulares relativas a la resolución en el tiempo del nervio acústico.

También puede hacerse referencia, por ejemplo, al documento WO-A-94/14376, que versa acerca de un sistema y un aparato de telemetría, y al documento WO-A-97/48447, que versa acerca de un sistema de un implante coclear de calibración automática y acerca de un procedimiento para ponerlo a punto.

Resumen de la invención

En una realización, la presente invención proporciona un circuito en un implante coclear para la medición de potenciales de acción evocados eléctricamente que comprende:

(a): un electrodo de medición acoplado de forma conmutable a una primera entrada de un amplificador diferencial;

(b): un electrodo de referencia acoplado de forma conmutable a una segunda entrada del amplificador diferencial;

(c): una salida del amplificador diferencial acoplada a una entrada de un modulador sigma-delta; y

(d): una salida del modulador sigma-delta acoplada a memoria;

en el que, durante la medición, el potencial de acción evocado eléctricamente es amplificado y convertido a una secuencia sigma-delta de alta frecuencia de un solo bit, almacenándose la secuencia en la memoria del implante.

En otra realización, la presente invención proporciona un procedimiento de medición de potenciales de acción evocados eléctricamente por un implante coclear que comprende:

(a): muestrear una señal de entrada entre un electrodo de medición y un electrodo de referencia para producir una señal muestreada;

(b): amplificar la señal muestreada con un amplificador para producir una señal analógica amplificada;

(c): digitalizar la señal analógica amplificada con un modulador sigma-delta para producir una señal digitalizada; y

(d): dar salida de la señal digitalizada a memoria;

en el que, durante la medición, el potencial de acción evocado eléctricamente es amplificado y convertido a una secuencia sigma-delta de alta frecuencia de un solo bit, almacenándose la secuencia en la memoria.

En una realización adicional, la presente invención proporciona un procedimiento de medición de interferencias de estímulo por un implante coclear que comprende:

(a): muestrear una tensión de entrada entre un electrodo de medición y un electrodo de referencia con un condensador de muestreo para crear una entrada muestreada;

(b): dar salida, en un instante temporal programable, a la entrada muestreada a un modulador sigma-delta para producir una secuencia de datos sigma-delta; y

(c): dar salida a la secuencia de datos sigma-delta a memoria.

Habiendo indicado el ámbito de la presente invención, esta será descrita e ilustrada en su contexto en lo que sigue de forma adicional en términos más generales.

Se describe también un sistema de transmisión de datos que tiene una unidad codificadora acoplada a un canal de comunicaciones, que transmite una información digital codificada que tiene definidas unas duraciones mínima y máxima de unos estados lógicos “bajo” y “alto”. Al canal de comunicación está conectada una unidad decodificadora que recibe y decodifica la información. El decodificador está compuesto por un oscilador local continuo LO acoplado a un conjunto de condensadores de muestreo que muestrean efectivamente la información utilizando la frecuencia del LO. A los condensadores de muestreo está conectado un circuito que decodifica la información y corrige cualquier diferencia entre la frecuencia nominal y real del LO. En otro enfoque relacionado, la información digital codificada está contenida en una señal de radiofrecuencia RF. El sistema de transmisión de datos puede ser utilizado en un sistema de implante coclear

o en un sistema implantable para la electroestimulación funcional.

Se describe también un sistema decodificador de datos acoplado a un canal de comunicación que decodifica la información recibida. El decodificador tiene un oscilador local LO de funcionamiento libre acoplado a un conjunto de condensadores de muestreo que muestrean efectivamente la información utilizando la frecuencia del LO. A los condensadores de muestreo está conectado un circuito que decodifica la información y corrige cualquier diferencia entre las frecuencias nominal y real del LO. La información digital codificada puede estar contenida en una señal de RF. El sistema decodificador de datos puede ser utilizado en un sistema de implante coclear o en un sistema implantable para la electroestimulación funcional.

Se describe un circuito para detectar la envolvente de una señal de entrada, teniendo el circuito un primer condensador C1 de muestreo y un segundo condensador C2 de muestreo, estando ambos condensadores conectados a tierra. Una primera matriz de conmutación S1 conecta cíclicamente C1: a una señal de entrada a través de un diodo rectificador, estando la señal de entrada codificada con datos digitales; a una primera entrada de un comparador; y a tierra. Una segunda matriz de conmutación S2 conecta cíclicamente C2: a la señal de entrada a través del diodo rectificador; a la primera entrada del comparador; y a tierra. Un oscilador local está acoplado a S1 y S2, y controla las matrices de conmutación S1 y S2, teniendo el oscilador local un periodo T. Una corriente continua de referencia está acoplada a una segunda entrada del comparador. Un biestable está acoplado a la salida del comparador, estando sincronizado el biestable por el oscilador local para que produzca un flujo de bits de datos indicativo de la envolvente de la señal de entrada. El circuito puede ser utilizado para detectar la envolvente de una señal de entrada en un implante coclear, en el que la señal de entrada es una señal de RF codificada con información digital. En un enfoque relacionado, en la señal de entrada se codifica un primer estado lógico mediante la secuencia “portadora de RF desactivada” seguida de “portadora de RF activada”, y se codifica un segundo cero lógico mediante la secuencia “portadora de RF activada” seguida de “portadora de RF desactivada”. La señal de RF de entrada puede estar codificada usando modulación con codificación por variación de la amplitud, empleando los datos digitales un formato de bits autosincronizable. En otra enfoque relacionado, C1 y C2 son acoplados secuencial y cíclicamente mediante las matrices de conmutación: a la señal de entrada, a través del diodo rectificador, durante un tiempo T/2 (fase D); al comparador durante un tiempo T (fase C); y a tierra durante un tiempo T/2 (fase G). La secuencia de conmutación de S2 está desfasada con un desfase T respecto a la secuencia de conmutación de S1. El reloj del biestable puede ser activado al final de las fases C por la pendiente negativa del oscilador local.

Se describe un procedimiento de telemetría de datos en el que los datos digitales son codificados en una señal de entrada. La señal de entrada es aplicada a través de un diodo rectificador a una primera matriz de conmutación S1 y a una segunda matriz de conmutación S2, estando acoplada S1 a un primer condensador C1 de muestreo y estando acoplada S2 a un segundo condensador S2 de muestreo. Se aplica una señal del oscilador local, que controla S1 y S2, con un periodo T, para acoplar cíclicamente C1 y C2 a la señal de RF, a una primera entrada de un comparador, y a tierra. El comparador compara la primera entrada con una tensión de corriente continua de referencia. A continuación se muestrea la salida del comparador a través de un biestable sincronizado por el oscilador local, enviando el biestable un flujo de bits de datos, representativo de la envolvente de la señal de entrada, que contiene la información codificada.

En otro enfoque relacionado, el procedimiento de telemetría de datos detecta la envolvente de una señal de entrada en un implante coclear, siendo la señal de entrada una señal de RF codificada con datos digitales. En la señal de entrada puede estar codificado un primer estado lógico mediante la secuencia “portadora de RF desactivada” seguida de “portadora de RF activada”, y se codifica un segundo estado lógico mediante la secuencia “portadora de RF activada” seguida de “portadora de RF desactivada”. La señal de entrada puede contener formatos especiales de bits, de manera que la señal pueda estar activada o desactivada durante tiempos más largos, tal como 3B/2, siendo B la duración del bit. En otra realización relacionada la señal de RF se codifica mediante modulación con codificación por variación de la amplitud, empleando los datos digitales un formato de bits autosincronizable. En otro enfoque, los condensadores C1 y C2 de muestreo, a través de las matrices de conmutación, se acoplan secuencial y cíclicamente: a la señal de entrada durante un tiempo T/2 (fase D), a la 1ª entrada del comparador durante un tiempo T (fase C), y a tierra durante un tiempo T/2 (fase G), estando desfasada la secuencia de conmutación de S2 con respecto a la secuencia de conmutación de S1 por un desfase T. En otro enfoque, el reloj del biestable es activado al final de las fases C por la pendiente negativa del oscilador local.

5

10

15

20

25

30

35

40

45

50

55

En otro enfoque relacionado, el flujo de bits de datos es decodificado incluyendo la distinción de cuatro estados diferentes del flujo de bits de datos; un estado “bajo corto” L1 definido por un patrón de flujo de bits de datos de 0 o 00, un estado “alto corto” H1 definido por un patrón de flujo de bits de datos de 11 o 111, un estado “bajo largo” L2 definido por un patrón de flujo de bits de datos de 000 o 0000, y un estado “alto largo” H2 definido un patrón de flujo de bits de datos de 1111 o 11111. Pueden distinguirse dos estados de bits adicionales, un “bajo extralargo” L3 definido por un patrón de flujo de bits de datos de 00000 o 000000, y un “alto extralargo” H3 definido por un patrón de flujo de bits de datos de 111111 o 1111111. También pueden distinguirse secuencias de tripletes, teniendo la secuencia de tripletes un estado corto de inicio L1 o H1, seguido por una secuencia de estados L3 o H3 estrictamente alternados, y un estado corto L1 o H1 de terminación. La secuencia de tripletes puede usarse para el control y la sincronización. En otro enfoque relacionado, la telemetría de datos se consigue mediante formatos de palabras de datos que tienen una secuencia de tripletes inicial, seguida por un número particular de bits de información con formato autosincronizable y una secuencia de tripletes de terminación. Estos formatos de palabras de datos pueden permitir estrategias de estimulación de alta velocidad a base de impulsos de estimulación simultáneos correlacionados por signo. En otro enfoque relacionado, la información codificada permite una estimulación con impulsos simétricos bifásicos correlacionados por signo, una estimulación con impulsos simétricos trifásicos correlacionados por signo, y una estimulación con impulsos trifásicos correlacionados por signo. En otro enfoque, un procedimiento para emplear la estimulación pulsátil de alta velocidad recibe una información codificada, decodifica la información y aplica unos modos de estimulación en base a la información decodificada. Los modos de estimulación comprenden impulsos simétricos bifásicos correlacionados por signo, impulsos simétricos trifásicos correlacionados por signo, e impulsos trifásicos correlacionados por signo.

También se dan a conocer un circuito y un procedimiento para generar en un implante coclear estímulos pulsátiles simultáneos correlacionados por signo aplicando simultáneamente una corriente del mismo signo sobre una pluralidad de electrodos Ei. Un electrodo remoto de masa es conmutado a VDD o a tierra, creándose en el electrodo remoto de masa una corriente igual a la suma de las corrientes individuales de todos los electrodos Ei. En un enfoque relacionado, cada electrodo está acoplado a través de un conmutador a una primera o a una segunda fuente de corriente, teniendo la segunda fuente de corriente un signo opuesto al de la primera fuente de corriente. En un enfoque relacionado, el nervio acústico es estimulado por los estímulos pulsátiles simultáneos correlacionados por signo. Los estímulos pulsátiles simultáneos correlacionados por signo pueden ser generados en un implante coclear. Los impulsos generados pueden incluir impulsos simétricos bifásicos correlacionados por signo, impulsos simétricos trifásicos correlacionados por signo, e impulsos trifásicos correlacionados por signo.

En una realización, un circuito y un procedimiento para la medición de potenciales de acción evocados eléctricamente muestrean una señal de entrada entre un electrodo de medición y un electrodo de referencia, estando el electrodo de medición y el electrodo de referencia acoplados en paralelo. A continuación la señal muestreada es amplificada y convertida en una secuencia sigma-delta de alta frecuencia de un solo bit, almacenándose la secuencia en la memoria del implante. En una realización relacionada, la señal de entrada es muestreada con un primer interruptor doble. En otra realización relacionada adicional, el amplificador es un amplificador diferencial. El electrodo de medición y el electrodo de referencia pueden estar acoplados al amplificador diferencial a través de condensadores de acoplamiento. En otra realización relacionada, la señal analógica amplificada es muestreada y retenida antes de ser digitalizada. En otra realización relacionada, la secuencia de datos sigma-delta es transferida al exterior desde la memoria mediante modulación de carga, lo cual permite la reconstrucción de la señal del potencial de acción evocado eléctricamente a partir de los datos digitalizados, que ha de lograrse fuera de línea. El procedimiento puede usarse en un implante coclear.

En otra realización de la invención, un circuito y un procedimiento para medir interferencias de estímulos muestrean, con un condensador de muestreo, una tensión de entrada entre un electrodo de medición y un electrodo de referencia para crear una entrada muestreada. En un instante temporal programable, la entrada muestreada es enviada a un modulador sigma-delta a través de un conmutador, para producir una secuencia de datos sigma-delta. A continuación, la secuencia de datos sigma-delta es enviada a una memoria. En una realización relacionada, la secuencia de datos sigma-delta es enviada al exterior desde la memoria mediante modulación de carga, lo cual permite la reconstrucción de la señal del potencial de acción evocado eléctricamente a partir de los datos digitalizados, que ha de lograrse fuera de línea.

Breve descripción de los dibujos

Se entenderán mejor las características anteriores de la invención por referencia a la siguiente descripción detallada, junto con los dibujos adjuntos, en los cuales:

La Figura 1 muestra esquemáticamente un circuito estándar de detección de envolvente (técnica anterior)

La Figura 2 muestra una secuencia de bits con un formato de bits autosincronizable

La Figura 3 muestra esquemáticamente un circuito para el muestreo de la envolvente

La Figura 4 muestra señales de control para el muestreo de la envolvente La Figura 5 muestra ejemplos para la correcta sincronización de los bits con una velocidad fija fLO del LO, y diferentes velocidades de bits fBIT

a.: fBIT = fLO/4,0

b.: fBIT = fLO/3,6

c.: fBIT = fLO/4,4

La Figura 6 muestra ejemplos de secuencias de triplete

La Figura 7 muestra ejemplos de estímulos simultáneos correlacionados por signo en diferentes canales

Nota: todos los impulsos simultáneos están 100% solapados en el tiempo, y los signos de todas las corrientes de estimulación simultáneas son iguales

a.: simétrico bifásico

b.: simétrico trifásico

c.: de precisión trifásico

La Figura 8 muestra esquemáticamente un circuito para la generación de impulsos para estrategias de estimulación no simultánea (técnica anterior)

La Figura 9 muestra esquemáticamente un circuito para la generación de impulsos de estimulación simultáneos correlacionados por signo

La Figura 10 se refiere a la generación y medida de EAP

a.: muestra esquemáticamente un circuito

b.: muestra esquemáticamente un circuito eléctrico equivalente

Descripción detallada de la invención

Se describe un implante coclear que está diseñado para implementar estrategias de estimulación simultánea o no simultánea de alta velocidad. En el caso de la estimulación simultánea, se emplean estímulos pulsátiles correlacionados por signo. Correlacionado por signo significa que los impulsos están solapados al 100% en el tiempo, y que, en cada fase, los signos del flujo de la corriente son idénticos. Pueden aplicarse impulsos bifásicos y trifásicos de carga equilibrada.

La elevada velocidad de transferencia de datos necesaria para transportar la suficiente información de estimulación para las estrategias simultáneas está basada en un nuevo concepto de decodificación de datos. La decodificación de datos se logra muestreando la señal de radiofrecuencia mediante dos condensadores de muestreo y un subsiguiente tratamiento de los datos digitales. Se usa un oscilador local (LO) de funcionamiento libre en el que la frecuencia de reloj es aproximadamente cuatro veces superior a la velocidad de los bits. La diferencia entre la frecuencia de reloj nominal y real del LO se corrige digitalmente.

El implante está provisto de un sistema de medición de EAP. Para la medición de EAP, uno de los electrodos intracocleares actúa como electrodo sensor. El electrodo sensor también puede ser colocado fuera de la cóclea para medir otras bioseñales. El sistema de medición consiste básicamente en un amplificador de instrumentación y en un modulador sigma-delta subsiguiente. Durante la medición, la señal del EAP es amplificada y convertida en una secuencia sigma-delta de alta frecuencia de un solo bit. Esta secuencia es almacenada en una memoria en el implante. Puede utilizarse una memoria de acceso directo (RAM). Después de la medición, estos datos se envían al exterior mediante modulación de carga, y la reconstrucción de la señal del EAP a partir de los datos delta-sigma en bruto puede lograrse fuera de línea.

Formato de bits autosincronizable con codificación por variación de la amplitud

Una posibilidad para codificar datos digitales en un canal de radio frecuencia es usar codificación por variación de la amplitud (ASK). En ASK, la portadora de rf se activa y se desactiva controlada por la secuencia de la información digital. Así, la información está contenida en la envolvente de la señal de rf, y la decodificación realizada en el implante requiere la detección de la envolvente.

Si el ancho de banda del canal de rf es suficientemente alto, puede definirse un formato de bits autosincronizable. Por ejemplo, se codifica un “uno” lógico en la secuencia “portadora de rf desactivada” seguida de “portadora de rf activada”; un “cero” lógico se codifica con la secuencia inversa. Suponiendo una relación de trabajo del 50%, el flujo medio de energía será independiente del contenido de los datos transmitidos, ya que el tiempo durante el cual la portadora de rf está activada es igual al tiempo en que está desactivada. En la Figura 2 se muestra un ejemplo de una secuencia de bits que emplea el formato de bits autosincronizable. La primera traza muestra el patrón de bits, la segunda la correspondiente secuencia de rf en formato de bits autosincronizable, en la cual los cuadrados negros representan los estados de “rf activada”. En cuanto a la correspondiente señal de envolvente de la traza 3, se producen cuatro estados diferentes: “bajo corto”, “alto corto”, “bajo largo”, y “alto largo”. Por conveniencia, estos estados se abrevian a L1, H1, L2 y H2, en donde la letra (“L” o “H”) caracteriza el estado “bajo” o “alto” y el número subsiguiente define la duración del estado en múltiplos de B/2 (siendo B la duración de un bit). Los estados L1 y H1 aparecen en secuencias continuas de “ceros” o “unos” lógicos; los estados L2 y H2 se producen si se alternan “ceros” y “unos” lógicos.

Enfoque novedoso a la detección de la envolvente: muestreo de la envolvente

Según se ha indicado más arriba, la detección de la envolvente de una señal 3 de RF de entrada dentro de un implante se efectúa normalmente con un circuito sencillo, según se muestra en la Figura 1, compuesto por un diodo rectificador 4, una red RC 1 y 2, y un comparador 7. En el estado de “rf activada” de la señal ASK, la tensión entre los extremos de la red RC 1 y 2 es aproximadamente igual a la amplitud de la señal 3 de RF de entrada. Durante el estado de “rf desactivada”, el condensador 1 se descarga a través de la resistencia 2. Idealmente, la tensión entre los extremos del condensador 1 hace seguimiento de la envolvente de la señal 3 de RF de entrada. Para obtener bordes inclinados en la señal 6 de salida hay implicado un comparador 7. Las dos señales de entrada al comparador son la tensión entre los extremos del condensador 1, y una tensión 5 de referencia de corriente continua que típicamente es aproximadamente igual al 50% de la amplitud de la rf. En el enfoque estándar, la señal 6 de salida del comparador se usa para un procesamiento ulterior de la señal.

La transición de señal que necesariamente se produce en la mitad de cada bit (compárese con la Figura 1) puede aprovecharse para la generación de las señales de reloj en el interior del implante. Para la decodificación de los bits se utiliza un monoestable no reactivable, que, cuando está en posición de espera, es activado por la pendiente tanto positiva como negativa de la señal de la envolvente, tal como describen Zierhofer C., Hochmair I., Hochmair E., “Electronic design of a cochlear implant for multichannel high-rate pulsatile stimulation strategies”, IEEE Trans. Rehab. Eng., tomo 3:112-116 (marzo de 1995), que se incorpora al presente documento por referencia.

En cuanto al consumo de energía en la red RC, está claro que, para una determinada constante de tiempo τ= RC, la resistencia 2 y el condensador 1 tienen que ser, respectivamente, lo mayor y lo menor que sea posible. Sin embargo, para que funcione de modo fiable, el condensador 1 no puede ser arbitrariamente pequeño. Suponiendo un límite inferior típico C = 10 pF, y una constante de tiempo τ= 0,1 μs, resulta una resistencia = 10 kΩ. Se supone una amplitud de rf de U = 5 V, la corriente a través de la resistencia 2 en el estado de “rf activada” es de 500 μA, lo cual da como resultado un consumo de potencia de 2,5 mW. Para un formato de bits autosincronizable, el consumo medio de potencia es PR = 1,25 mW. Otra contribución al consumo de potencia es la carga/descarga del condensador 1. Suponiendo C = 10 pF, una tensión máxima de 5 V, una velocidad de transferencia de bits de fbit = 600 kbits/s, y, suponiendo que el condensador 1 se carga/descarga una vez en un periodo de un bit, la potencia resultante es Pcarga = 0,075 mW. Por lo tanto la potencia total consumida en la red RC es aproximadamente Ptot = PR + Pcarga = 1,325 mW, lo cual es considerable en una aplicación de implante coclear. Nótese que, para los parámetros dados, Pcarga es mucho menor que PR.

El circuito de detección de envolvente aquí propuesto, según se muestra en la Figura 3, comprende un diodo rectificador 31, dos condensadores 33 y 34 de muestreo, un comparador 39, un biestable 311, y un oscilador local (LO) 310 dentro del implante (Figura 3). Se supone que la frecuencia fLO del LO es un múltiplo de la velocidad de transferencia de bits fbit (típicamente, fLO = 4 fbit). La idea básica consiste en muestrear la envolvente mediante dos condensadores 33 y 34 y suprimir la resistencia óhmica 2 de lo que antecede. Mediante unas matrices 35 y 36 de conmutación, ambos condensadores 33 y 34 de muestreo se conectan cíclicamente a uno de tres puertos durante las fases D, C y G, respectivamente, según se muestra en la Figura 4:

Fase D: conexión a la salida del diodo rectificador 31 (muestreo de la entrada),

Fase C: conexión a una entrada del comparador 39 (la otra entrada es una tensión 37 de corriente continua de referencia que típicamente es aproximadamente igual al 50% de la amplitud de la rf, como anteriormente), y

Fase G: potencial de tierra 38 (descarga).

La duración de las fases D y G es T/2, respectivamente (T es un periodo de reloj del LO). Para minimizar el consumo de energía por parte del comparador 39, la duración de la fase C es T. Las dos secuencias están desfasadas con un desfase de una T. Al final de las fases C, el estado de la salida del comparador 39 se sincroniza con un biestable 311, es decir la pendiente activa es la pendiente negativa de la señal 310 de reloj del LO.

5

10

15

20

25

30

35

Empleando un formato de bits autosincronizable, cada uno de los condensadores 33 y 34 se carga y se descarga aproximadamente una vez en cada periodo de un bit. Así, el consumo de potencia implicado en la carga/descarga de

CU 2 CU 2

12 2

los dos condensadores 33 y 34 es Pcarga  2fbit  2fbit  fbit C1  C2 U . El tamaño exacto de los

22 condensadores 33 y 34 es de importancia secundaria, ya que no es necesario implementar una constante particular de tiempo. La carga y la descarga deberían ser suficientemente rápidas, y las influencias de la inyección de carga deberían permanecer dentro de unos límites aceptables. Por lo tanto, los condensadores empleados típicamente en los diseños de condensadores conmutados, como los condensadores 33 y 34 = 1pf, parecen prácticos. Suponiendo tales condensadores, una velocidad de transferencia de bits fbit = 600 kHz, y una amplitud de rf U = 5 V, resulta una Pcarga = 0,03 mW. Suponiendo un consumo de potencia por parte del LO de PLO = 0,25 mW da como resultado una Ptot = PR + PLO = 0,28 mW, que es considerablemente inferior al consumo de potencia comparable en el enfoque con detección estándar de la envolvente.

Límites de sincronización

En aplicaciones prácticas, la relación entre la velocidad de transmisión de los bits entrantes fbit y la velocidad fLO del LO puede no ser conocida con exactitud. No obstante, es preciso garantizar una correcta sincronización de bits dentro de unos límites definidos. En una realización, el LO es de funcionamiento completamente libre, y la sincronización se logra de forma totalmente digital. No existe ningún ajuste de seguimiento de frecuencia o de fase, por ejemplo mediante enlaces de control de frecuencia o de fase.

Empleando un formato de bits autosincronizable según se ha descrito más arriba, es preciso distinguir los cuatro estados diferentes L1, H1, L2 y H2 del flujo de datos entrante. Para determinar los límites teóricos de sincronización, se supone un comportamiento ideal del sistema. En particular, si uno de los condensadores 33 o 34 de muestreo está conectado al diodo rectificador 31 (fase D), y la portadora 32 de rf se aplica únicamente durante una fracción de la faseD, entonces el condensador se carga instantáneamente y permanece cargado hasta la fase G de descarga. Únicamente si no aparece ninguna portadora 32 de rf durante la fase D, el condensador permanecería descargado. Además, se supone que la salida 311 del biestable representa el estado cargado del condensador de muestreo, retardado por un periodo de reloj del LO. Los resultados de salida son Q= 1 si la portadora 32 de rf estaba activada durante la fase D, y Q= 0 si permaneció desactivada.

Tabla 1: Límites teóricos de sincronización para los estados de entrada L1, L2, H1 y H2

Estado de entrada: Duración mínima Duración máxima Código Q de salida

L1: 3T/2 5T/2 0 00

L2: 7T/2 9T/2 000 000

H1: 3T/2 5T/2 11 111

H2: 7T/2 9T/2 1111 11111

En la Tabla 1 se resume una asociación inequívoca de etapas de entrada y patrones de bits a la salida del biestable

31. Por ejemplo, se detecta un “alto corto” H1 si la configuración de bits de salida (salida Q del biestable) contiene dos o tres unos. Si la duración de H1 está en el límite inferior 3T/2, entonces el patrón de bits de salida es Q = 11, y una duración en el límite superior 5T/2 produce una configuración Q= 111. Cualquier duración entre estos límites produce dos o tres unos, dependiendo del desfase instantáneo entre la señal 310 de reloj del LO y la entrada 32. La palabra de código con una longitud mínima es Q = 0 para un estado L1 con una duración 3T/2. Los límites de la duración mínima y máxima de los bits (suponiendo el formato de bits autosincronizable y un ciclo de trabajo del 50%) vienen impuestos por los límites de los estados de entrada más largos posibles. Para el formato de bits autosincronizable, estos estados son los estados “largos” L2 y H2. La decodificación correcta de los bits puede tener lugar con una duración B de bits

5

10

15

20

25

30

35

79

comprendida dentro del intervalo TB T ,  o de forma equivalente, con una velocidad de transferencia de



22  22 

bits fbit dentro del intervalo ff f .

 Suponiendo una velocidad fija fLO = 2,4 MHz del LO, el intervalo

 LO bit LO 

97 

correspondiente para la velocidad de bits es [533 bits/s < fbit < 685 kbits/s]. Para una velocidad determinada de fbit = 600 kbits/s, el intervalo correspondiente para la velocidad del LO es [2,1 MHz < fLO < 2,7 MHz].

La Figura 5 representa un ejemplo de una correcta decodificación de bits con diferentes relaciones entre fLO y fbit. Las cuatro trazas de cada una de las subgráficas (a), (b), y (c) muestran un ejemplo de un patrón de bits de entrada, la secuencia asociada de ASK de los bits en formato autosincronizable, la señal de reloj 310 del LO, y la salida del biestable 311, respectivamente. La velocidad de reloj del LO es igual para todas las subgráficas. En aras de la claridad, las fases de muestreo en las que está presente la amplitud de la rf durante la fase D están marcadas con una cruz. La señal 311 de salida del biestable sigue exactamente los patrones de las fases cruzadas, con un retardo de un periodo

fLO

de reloj del LO. En la subgráfica (a) la relación es exactamente f  (relación nominal), pero se introduce un

bit 4,0

desfase entre la señal de reloj del LO y la secuencia ASK. En el ejemplo representado, los estados H1, L1, H2 y L2 son detectados, respectivamente, como configuraciones 111, 0, 11111 y 000 de salida del biestable (compárese con la Tabla 1). En las subgráficas (b) y (c), las velocidades de transmisión de bits en los límites superior e inferior son

ff

LO LO

f  y f , respectivamente. Según se ha demostrado, el código de salida permite una detección

bit bit

3,6 4,4

inequívoca de los cuatro estados posibles de las entradas correspondientes a la Tabla 1, y, por lo tanto, es posible una correcta decodificación de los bits. En una aplicación práctica, la decodificación real de los bits se efectúa por medio de una posterior circuitería lógica (no mostrada aquí).

Formatos especiales de bits (“secuencias de tripletes”)

Algunas realizaciones usan las denominadas “secuencias de tripletes”, según se muestra en la Figura 6. Una secuencia de tripletes contiene estados en los que la portadora de RF está activada (o desactivada) durante un periodo de 3B/2, resultando unos estados L3 y H3, respectivamente. Estos estados pueden distinguirse inequívocamente de los estados L1, H1, L2 y H2.

Las secuencias de tripletes están compuestas en general por:

a.: un estado corto L1 o H1 de inicio;

b.: una secuencia de estados L3 y H3 estrictamente alternados;

c.: un estado corto L1 o H1 de terminación.

Los estados cortos de inicio y de terminación son complementarios con los estados vecinos L3 o H3. Las secuencias de tripletes se abrevian, por ejemplo, como T010, incluyendo T010 los estados H1 L3 H3 L3 H1. Estas condiciones permiten detectar inequívocamente las secuencias de tripletes cuando están en forma de bits con formato autosincronizable.

Cada secuencia de tripletes está asociada a una paridad particular: las secuencias de tripletes que comienzan con H1, es decir, T0, T01, T010, etc., tienen paridad par; las secuencias de tripletes que comienzan con L1, es decir, T1, T10, T101, etc., tienen paridad impar.

La decodificación de los tripletes L3 y H3 no requiere un soporte físico analógico adicional al necesario para decodificar únicamente los estados L1, H1, L2 y H2. Sin embargo, una detección inequívoca de L3 y H3 da como resultado una ligera reducción de los límites de sincronización. Los límites de duración para L3 y H3 están resumidos en la Tabla 2 (que puede considerarse como una extensión de la Tabla 1).

Tabla 2: Límites teóricos de sincronización para los estados L3 y H3

Estado de entrada: Duración mínima Duración máxima Código Q de salida

L3: 11T/2 13T/2 00000 000000

Estado de entrada: Duración mínima Duración máxima Código Q de salida

H3: 11T/2 13T/2 111111 1111111

5

10

15

20

25

30

35

La decodificación correcta de bits y de tripletes (suponiendo el formato autosincronizable de bits con un ciclo de

11 13 

trabajo del 50%) requiere una duración de bits B dentro del intervalo TB T , o, de forma equivalente,





33 33 

una velocidad de bits fbit dentro del intervalo fLO  fbit fLO . Suponiendo una velocidad fija del LO de fLO =



13 11 

2,4 MHz, el intervalo correspondiente para la velocidad de bits es [554 bits/s < fbit < 655 kbits/s], Y, para una velocidad determinada de fbit = 600 kbits/s, el intervalo correspondiente para la velocidad del LO es [2,2 MHz < fLO < 2,6 MHz].

Formato de palabras de datos para modos de estimulación activa basados en secuencias de tripletes

Las secuencias de triplete pueden utilizarse muy eficazmente en los protocolos de transferencia de datos. En el implante coclear descrito en el presente documento, la transferencia transcutánea de la información de estimulación se realiza por medio de palabras de datos, siendo la velocidad de transferencia de datos fbit = 600 kbits/s. Cada palabra de datos está compuesta por una secuencia inicial de tripletes, un número particular de bits de información (con formato autosincronizable), y una secuencia de tripletes de terminación.

La información total puede dividirse en información “estática” y “dinámica”. La información estática comprende, por ejemplo, información referente a las duraciones de las fases o a los niveles de la corriente de referencia. Un “vector de información estática” comprende 64 bits. La transferencia hacia el implante se consigue por medio de un bit particular dentro de cada palabra de datos. La información estática se transmite continuamente y se almacena en una memoria dentro del implante. La información dinámica comprende direcciones instantáneas de electrodos y amplitudes de estimulación.

El formato de las palabras de datos tal como se describe en el presente documento permite unas estrategias de estimulación de alta velocidad basadas en impulsos de estimulación simultáneos correlacionados por signo. Correlacionados por signo significa que los impulsos están 100% solapados en el tiempo y que, para cada fase, los signos del flujo de corriente son idénticos.

Son posibles los siguientes modos de estimulación activa:

a.: estimulación con impulsos simétricos bifásicos correlacionados por signo;

b.: estimulación con impulsos simétricos trifásicos correlacionados por signo; y

c.: estimulación con impulsos trifásicos correlacionados por signo (modo de precisión).

Modo de estimulación bifásico

En el modo bifásico, la estimulación se efectúa por medio de impulsos de corriente simétrica y de carga equilibrada, con igual duración de las dos fases.

Las palabras de datos en el modo de estimulación bifásico están compuestas como sigue:

T01 (o T10) ST SIGN EL_AMP1 (opcional: EL_AMP2 = …) T0 (o T1) La secuencia de tripletes de inicio es T01

o T10. El primer bit siguiente ST lleva la información estática. Si el bit ST es el primer bit del vector de información estática de 64 bits, la secuencia de inicio es T01, y en caso contrario es T10. El bit SIGN define el signo de la primera fase de los impulsos bifásicos: BIT= “0” significa: primero el catódico, BIT= “1” significa: primero el anódico. Los bloques EL_AMP1 están compuestos respectivamente por 11 bits. Cada bloque contiene cuatro bits de dirección (EL4 … EL1) y siete bits de amplitud (AMP7 … AMP1):

EL4 … EL1 AMP7 … AMP1

El número de bloques EL_AMP1 define el número de canales simultáneos. Por ejemplo, cinco bloques EL_AMP1 con direcciones diferentes producen cinco impulsos simultáneos correlacionados por signo.

5

10

15

20

25

30

35

40

Cada palabra de datos está terminada por la secuencia T0 o T1, dependiendo de la paridad de los bits precedentes de la palabra de datos. La secuencia de terminación se selecciona para obtener una paridad impar del conjunto de la palabra de datos.

Con las duraciones de 4B y 2,5B de la secuencia de inicio T01 (o T10) y la secuencia de terminación T0 (o T1), respectivamente, y el número N de canales simultáneos, la velocidad máxima de estimulación R2 para la estimulación con impulsos bifásicos es

600

(1)

R  kimpulsos /seg . 2 8,5 11 N



Modo de estimulación trifásica

En el modo trifásico, la estimulación se logra por medio de impulsos de corriente trifásica de carga equilibrada, con igual duración de las tres fases. El signo y la amplitud de la primera y la tercera fase son iguales, y en la segunda fase el signo es el opuesto y la amplitud es doble. En lo sucesivo, tales impulsos se denominarán “impulsos simétricos trifásicos”.

Las palabras de datos en el modo de estimulación trifásico son similares a las del modo bifásico:

T010 (o T101) ST SIGN EL_AMP1 (opcional: EL_AMP2 …) T0 (o T1) La secuencia de tripletes de inicio es T010 o T101. El primer bit siguiente ST lleva la información estática. Si el bit ST es el primer bit del vector de información estática de 64 bits, la secuencia de inicio es T010, y en caso contrario es T101. El bit SIGN define el signo de la primera fase de los impulsos trifásicos: BIT= “0” significa: primero el catódico, BIT= “1” significa: primero el anódico. Los bloques EL_AMP1 están compuestos respectivamente por 11 bits. Cada bloque contiene cuatro bits de dirección (EL4 … EL1) y siete bits de amplitud (AMP7 … AMP1):

EL4 … EL1 AMP7 … AMP1

Con las duraciones de 5,5B y 2,5B de la secuencia de inicio T010 (o T101) y la secuencia de terminación T0 (o T1), respectivamente, y el número N de canales simultáneos, la velocidad máxima de estimulación R3 para la estimulación con impulsos trifásicos es

600

(2)

R3  kimpulsos /seg . 10 11 N



Estimulación trifásica, modo de precisión

En el modo trifásico de precisión, la estimulación se logra por medio de impulsos de corriente trifásica de carga equilibrada, con igual duración de las tres fases. En este caso puede definirse la amplitud de la primera y la segunda fase, y la tercera amplitud se calcula como diferencia entre la segunda y la primera amplitud (carga neta cero).

Las palabras de datos en el modo trifásico de precisión están compuestos como sigue:

T01010 (o T10101) …

ST SIGN EL_AMP1 (opcional: EL_AMP2 …) T0 (o T1)

La secuencia de tripletes de inicio es T01010 o T10101. El primer bit siguiente ST lleva la información estática. Si el bit ST es el primer bit del vector de información estática de 64 bits, la secuencia de inicio es T01010, y en caso contrario es T10101. El bit SIGN define el signo de la primera fase de los impulsos trifásicos: BIT= “0” significa: primero el catódico, BIT= “1” significa: primero el anódico. Los bloques EL_AMP1 están compuestos respectivamente por 18 bits. Cada bloque contiene cuatro bits de dirección (EL4 … EL1) y siete bits de amplitud (AMP_A7 … AMP_A1) para la primera fase, y siete bits de amplitud (AMP_B7 … AMP_B1) para la segunda fase:

EL4 … EL1 AMP_A7 … AMP_A1 AMP_B7 … AMP_B1

Cada palabra de datos está terminada por la secuencia T0 o T1, dependiendo de la paridad de los bits precedentes de la palabra de datos. La secuencia de terminación se selecciona para obtener una paridad impar del conjunto de la 5 palabra de datos.

Con las duraciones de 8,5B y 2,5B de la secuencia de inicio T01010 (o T10101) y la secuencia de terminación T0 (o T1), respectivamente, y el número N de canales simultáneos, la velocidad máxima de estimulación R3,precisión para la estimulación con impulsos trifásicos en modo de precisión es

R3,precisión  600 kimpulsos /seg . (3) 13 18 N



En la Tabla 3 las velocidades máximas de estimulación según las Ecuaciones (1), (2) y (3) están calculadas en 10 función del número N de canales simultáneos.

Tabla 3: Tasas máximas de estimulación para impulsos bifásicos y trifásicos

N: R2 (kimpulsos/seg) R3 (kimpulsos/seg) R3,precisión (kimpulsos/seg)

1: 30,77 28,57 19,35

2: 19,67 18,75 12,24

3: 14,46 13,95 8,96

4: 11,43 11,11 7,06

5: 9,45 9,23 5,83

6: 8,05 7,89 4,96

7: 7,02 6,90 4,31

8: 6,22 6,12 3,82

9: 5,58 5,50 3,43

10: 5,06 5,00 3,11

11: 4,63 4,58 2,84

12: 4,27 4,23 2,62

En la Figura 7 se muestran ejemplos de las formas de los impulsos de los posibles modos de estimulación. Formato del vector de información estática En la Tabla 4 se muestra el formato del vector de información estática de 64 bits. Tabla 4: Formato del vector de información estática

12

Nº de palabra de datos: Bit ST Descripción

1: ID16 Identificación (16 bits)

2: ID15

…
…

16: ID1

17: REF2 Intervalo de la corriente de referencia (canal 1) (2 bits)

Nº de palabra de datos: Bit ST Descripción

18: REF1

19: REF2 Intervalo de la corriente de referencia (canal 2) (2 bits)

20: REF1

…
…

47: REF2 Intervalo de la corriente de referencia (canal 16) (2 bits)

48: REF1

49: DUR8 Duración del impulso (8 bits)

…
…

56: DUR1

57: CRC8 Comprobación de CRC (8 bits)

…
…

64: CRC1

Cada implante individual está asociado a una secuencia característica de identificación de 16 bits, que se almacena durante la fabricación en una memoria permanente del implante. Es posible una estimulación activa si los 16 bits ID16 … ID1 del vector de información estática coinciden con la secuencia de identificación específica del implante (aunque el

5 sistema también puede ser activado por una secuencia de identificación de 16 bits general y no específica para el implante). Los bits REF2 REF1 definen el intervalo de corriente de referencia para cada canal de estimulación. Los bits DUR8 … DUR1 definen la duración de las fases de impulsos bifásicos y trifásicos. Los bits CRC8 … CRC1 se usan para implementar una comprobación cíclica de redundancia para una transferencia de datos segura.

Modificación de la duración de fase

10 Según ha afirmado más arriba, la duración de fase está definida por una palabra de 8 bits del vector de información estática. La configuración por defecto es una duración de fase igual para todos los impulsos y todos los canales. Sin embargo, en algunos casos podría ser útil variar la duración de fase de los impulsos de estimulación únicos o correlacionados por signo. En el implante coclear descrito, la duración de fase puede mejorarse añadiendo una secuencia de “unos” lógicos a la secuencia triple T0 (o T1) de terminación de una palabra de datos. Cada “uno” lógico

15 mejora la duración de la fase exactamente en un 25% del valor por defecto definido por los bits DUR8 … DUR1 del vector de información estática. La secuencia de “unos” lógicos se termina con un “cero” lógico o con una secuencia de tripletes.

Ejemplos:

(1) … 01T0T10001…

20 (2) … 00T101011T10101…

(3): … 01T110T01001…

(4): … 10T0111010T01…

En el patrón (1) la secuencia de terminación T0 de la palabra de datos está seguida inmediatamente por la configuración de inicio T10 (impulso bifásico), y, por lo tanto, la duración de la fase del impulso que comienza 25 inmediatamente después de T0 es igual al valor definido por los bits DUR8 … DUR1 del vector de información estática.

En el patrón (2) el patrón de terminación T1 está seguido por un “cero” lógico, y, por lo tanto, la duración de la fase del impulso producido es nuevamente igual al valor definido por los bits DUR8 … DUR1 del vector de información estática.

En el patrón (3) el patrón de terminación T1 está seguido por un “uno” lógico, y, por lo tanto, la duración de la fase del 30 impulso producido mejora en un 25% del valor definido por los bits DUR8 … DUR1 del vector de información estática.

En el patrón (4) el patrón de terminación T0 está seguido por una secuencia de tres “unos” lógicos, y, por lo tanto, la duración de la fase del impulso producido mejora en un 75% del valor definido por los bits DUR8 … DUR1 del vector de información estática.

Nótese que para los impulsos correlacionados por signo la mejora de la duración de fase se aplica a todos los impulsos de estimulación activados simultáneamente.

Generación de estímulos pulsátiles simultáneos correlacionados por signo

Según se ha indicado más arriba, el implante coclear aquí presentado permite generar estímulos pulsátiles correlacionados por signo en dos o más canales de electrodos activados simultáneamente, según se muestra en la Figura 7. Las formas de onda de los impulsos son iguales en tiempo y signo (es decir, las direcciones de los flujos de corriente), y el electrodo de referencia es un electrodo remoto de masa (estimulación monopolar). Sin embargo, debe hacerse notar que no es necesario que las formas de onda de los impulsos sean iguales en el tiempo.

El empleo de estímulos correlacionados por signo garantiza que la suma de todas las corrientes individuales entregadas por las fuentes de alimentación siempre tiene que circular forzosamente hacia el electrodo de referencia. De este modo queda bien definida la cantidad de carga despolarizadora (negativa) que se envía al tejido nervioso excitable. Esto permite —al menos hasta cierto punto en lo que respecta a la interacción espacial entre canales— generar unos perfiles de activación más sutilmente diferenciados y más sofisticados que los de la actual estrategia CIS estándar, en los que solo existe un perfil asociado con cada canal.

Si no se garantiza la correlación de signo, el tejido conductor de la escala timpánica puede actuar como resistencia de derivación entre los electrodos activos. Por ejemplo, si dos electrodos vecinos disipan y generan simultáneamente una determinada corriente, la mayor parte de la corriente circulará por la escala timpánica desde un electrodo hasta el otro, y no alcanzará el lugar deseado en el tejido nervioso excitable.

Puede lograrse la generación de impulsos no solapados, por ejemplo, según se muestra en la Figura 8 (técnica anterior). Si un canal particular está activo, el correspondiente electrodo E1 88 u 89 y el electrodo remoto de masa RG 810 están conectados a la línea de suministro de tensión VDD 81 y a la entrada de la fuente 811 de corriente de estimulación, respectivamente, durante la primera fase del impulso, y al revés durante la segunda. La ventaja de tal configuración es que la tensión de alimentación mínima del implante es solo VDD,mín = Vstim,máx, siendo Vstim,máx la máxima caída de tensión esperada durante una fase entre los electrodos de estimulación (suponiendo una fuente de alimentación ideal).

En general, tal concepto de conmutación no resulta práctico si se activan simultáneamente dos o más fuentes de corriente independientes. Esto requiere que la masa remota tenga que estar conectada a un potencial fijo, por ejemplo a VDD/2, lo cual resulta en una tensión de suministro mínima para el implante de VDD,mín ≈ 2* Vstim,máx. Esto es el doble de la tensión de alimentación mínima anterior y da como resultado un consumo de potencia significativamente mejorado del implante.

Sin embargo, puede mantenerse la ventaja de tener solo VDD,mín = Vstim,máx y permitir a la vez la estimulación simultánea de dos o más canales si se supone que los signos y las formas de onda temporales de los impulsos simultáneos son iguales. Esto permite el concepto representado en la Figura 9. En este caso cada electrodo de estimulación E1 91 o 92 está conectado a dos fuentes de corriente 94 y 95 o 96 y 97, una para cada signo, y el electrodo remoto 93 de masa común se conmuta al VDD 910 o al potencial de masa GND 911. Para la estimulación, se activan simultáneamente todas las fuentes de corriente superiores o todas las fuentes de corriente inferiores, y así la corriente obligada a circular hacia el electrodo RG 93 es igual a la suma de los valores absolutos de todas las corrientes individuales de los electrodos.

Sistema de medición de EAP

La situación de la estimulación eléctrica y la detección de los EAP están representadas en el modelo sencillo de la Figura 10(a) y en el circuito eléctrico equivalente de la Figura 10(b).

El sistema de estimulación de la Figura 10(a) consiste en la fuente 101 de corriente de estimulación ISTIM(t) (resistencia 115 de salida), el interruptor 102, el condensador 103 (discreto) de acoplamiento y la pareja de electrodos de estimulación, es decir, un electrodo 104 de estimulación intracoclear y un electrodo 105 (remoto) de referencia. El sistema de medición también consiste en una pareja de electrodos, es decir, un electrodo 106 de medición (diferente del electrodo 104 de estimulación) y un electrodo (remoto) 107 de referencia (también diferente del electrodo 105 de referencia de estimulación), unos interruptores dobles 110, 122 y 124, un condensador 123 de muestreo, unos condensadores (discretos) de acoplamiento dobles 108 y 109, un amplificador diferencial 112 (amplificador de instrumentación), un modulador sigma-delta 112 y una memoria 114 (RAM).

En el circuito equivalente de la Figura 10(b), los electrodos intracocleares están sustituidos por unas impedancias de interfaz, no lineales y dependientes de la frecuencia, ZS(ω) 120 y ZM(ω) 121, respectivamente, según describen Mayer S., Geddes L. A., Bourland J. D., Ogborn L., “Faradic resistance of the electrode/electrolyte interface”, Med. & Biol. Eng. & Comput. (30):538-542 (1992); Ragheb T., Geddes L. A., “Electrical properties of metallic electrodes”, Med. & Biol. Eng. & Comput. (28):182-186 (1990) que se incorpora al presente documento por referencia. En una aproximación tosca, el tejido es sustituido por una red compuesta por cuadripolos RC discretos 116-119, con RiCi = ε0εr/γ (siendo i= 1, 2, 3 y 4), y la conductividad específica γ y la constante dieléctrica relativa εr. Uno de los cuadripolos 116 contiene una fuente de tensión UEAP(t) que representa el potencial EAP generado. En este caso se desprecia la impedancia de los dos electrodos de referencia.

Estimulación

Para la estimulación se envía al tejido un impulso de carga equilibrada y de una duración particular desde la fuente de corriente y pasando por el interruptor cerrado 102 y por el condensador 103. Con el implante coclear descrito en el presente documento pueden aplicarse impulsos bifásicos simétricos, impulsos trifásicos simétricos e impulsos trifásicos en modo de precisión. El estímulo carga todos los condensadores del sistema de la Figura 10(b), es decir, las capacitancias dentro de las impedancias de la interfaz, así como las capacitancias distribuidas en el tejido. La tensión (pasiva) del tejido en respuesta al estímulo se denomina “interferencia”. La amplitud de las interferencias a la entrada del amplificador está comprendida típicamente entre 100-200 mV, es decir de 2 a 3 órdenes de magnitud por encima de la amplitud esperada para los EAP. Una vez finalizado el impulso de corriente, se abre el interruptor 102. Esto garantiza que no podrá seguir circulando corriente a través de la impedancia ZS(ω) 120 de la interfaz, y, por ello, los procesos de relajación dentro las superficies de contacto de los electrodos quedan desacoplados de los procesos de relajación del tejido. Para evitar una situación de sobrecarga del amplificador de instrumentación, el interruptor doble 110 está abierto durante la aplicación del estímulo.

Generación de EAP

El impulso de estimulación provoca potenciales de acción en un número determinado de neuronas. Si se produce un potencial de acción, las variaciones de la diferencia de potencial de equilibrio entre el interior y el exterior de la membrana del axón son típicamente de aproximadamente 100 mV, según describen Frijns J., ten Kate J., “A model of myelinated nerve fibres for electrical prosthesis design”, Med. & Biol. Eng. & Comput. 32(4):391-398 (1994), que se incorpora al presente documento por referencia. Sin embargo, la variación absoluta de potencial en el exterior es típicamente inferior a 1 mV, según describe Rattay F., “Analysis of models for external stimulation of axons”, IEEE-Trans. Biomed. Eng., tomo 33, nº 10:974-977 (octubre de 1986), que se incorpora al presente documento por referencia. La superposición de diferencias absolutas de potencial en el exterior de muchas neuronas activas da como resultado el EAP (que a veces también se denomina “potencial de acción de todo el nervio” o “potencial de acción compuesto”). Los nervios se disparan con un retardo particular respecto al impulso de estimulación (latencia), y, en general, el EAP aparece una vez finalizado el impulso de estimulación. Sin embargo, cuando se produce el EAP, normalmente no ha finalizado la relajación del tejido. Esto significa que a la entrada del amplificador —después del impulso de corriente del estímulo— existe una fracción de tensión UEAP(t), superpuesta a una tensión exponencialmente decreciente debida a la relajación pasiva del tejido. Esta tensión posterior al estímulo de corriente se denominará en lo sucesivo “interferencia residual”. La magnitud de la interferencia residual depende de la forma del impulso de estimulación previo. Teóricamente, los impulsos trifásicos provocan una interferencia residual menor que los impulsos bifásicos. Si pueden establecerse individualmente dos de las tres fases de un impulso trifásico —tal como puede hacerse con el implante coclear en modo trifásico de precisión que se ha descrito— puede reducirse al mínimo la interferencia residual.

Medición de los EAP

Si se inicia el modo de medición de EAP (véase más abajo), se cierran los interruptores dobles 110 y 122 (baja impedancia) durante 1,7 ms (ventana de medición), y el interruptor doble 124 permanece abierto (alta impedancia). Con esta configuración de interruptores, la señal de entrada 106 se amplifica en el amplificador 112 de instrumentación en un factor de 100 (ganancia fija), y, a continuación, se introduce en el modulador sigma-delta 113. El modulador sigmadelta 113 (de 1er orden) opera como amplificador adicional de ganancia programable (ganancias posibles: 5, 10, 20 y 40), y convierte la señal analógica en una secuencia de alta frecuencia de un solo bit con una velocidad de 1,2 MHz. El modulador sigma-delta también puede estar configurado como un modulador adaptativo con ganancia 5, según describe Zierhofer C. M., “Adaptive Sigma-Delta Modulation with one bit quantization”, IEEE-Trans. CAS II, tomo 47, nº 5:408-415 (mayo de 2000), que se incorpora al presente documento por referencia. La secuencia sigma-delta está sincronizada directamente en una memoria RAM 114 de 2048×1- bits.

Una vez invocado, el procedimiento de medición trabaja de manera autónoma, y no se necesita ninguna otra instrucción procedente del exterior. Para evitar posibles perturbaciones durante la medición debidas a secuencias de datos en el enlace de radiofrecuencia, normalmente se aplica una portadora de radiofrecuencia de onda continua.

Opcionalmente, puede controlarse el interruptor doble 122 mediante una secuencia de tripletes T1010, que se denomina “interrupción en modo de retención”. Si T1010 no aparece dentro de la ventana de medición, el interruptor doble 122 permanece en estado cerrado. Cuando T1010 aparece por primera vez en la ventana de medición, el interruptor doble 122 se abre (modo de retención). El valor de la señal que se aplica inmediatamente antes de la apertura del interruptor es almacenado en el condensador 123 de muestreo y aplicado como valor constante a la entrada del modulador sigma-delta 113. Si durante el modo de retención se aplica T1010, el interruptor doble 122 se cierra aproximadamente durante 2 μs y así se muestrea la señal a la salida del amplificador 112 y se almacena en el condensador 123 de muestreo.

La opción del modo de retención permite un análisis más preciso de la señal de EAP en uno o más instantes temporales seleccionados dentro de la ventana de medición. Si la señal de EAP es aplicada de forma reiterada, puede obtenerse una mayor precisión del análisis de la señal total de EAP mediante una adecuada selección de los instantes temporales del análisis.

Aunque la secuencia T1010 del modo de retención interrumpe la portadora de rf de onda continua que se aplica en la ventana de medida, la influencia perturbadora debería ser despreciable debido a su corta duración de solo 12 μs aproximadamente.

Sistema de medición de la interferencia

El modulador sigma-delta 113 puede usarse también para medir el tamaño de las interferencias de los estímulos. A diferencia de la medición del EAP, este sistema requiere la aplicación de un impulso de estimulación. Tras la inicialización del sistema de medición de interferencias (véase más abajo), los interruptores dobles 110 y 122 están abiertos, y el interruptor doble 124 está cerrado. Así, un electrodo 106 de medición direccionado (después del condensador 108 de salida) y el electrodo 105 de masa de referencia de la estimulación están conectados a un condensador 123 de muestreo. Al finalizar el impulso de estimulación, o en un instante de tiempo controlado por la interrupción T1010 del modo de retención (compárese con el sistema de medición de EAP), el condensador de muestreo es conectado al modulador sigma-delta 113. La tensión analizada por el modulador sigma-delta 113 es una tensión constante. La secuencia de datos sigma-delta se sincroniza en la memoria RAM 114.

Si el electrodo de medición coincide con la dirección del electrodo de estimulación, la interferencia permite estimar la impedancia del electrodo. Si el electrodo de medición es diferente del electrodo de estimulación, la interferencia representa la respuesta de tensión ante el impulso de estimulación en esa posición particular de electrodo. Direccionando varios electrodos puede estimarse la distribución de tensiones dentro de la escala timpánica en respuesta a un impulso de estimulación.

Inicialización de los modos de medición de EAP e interferencias

El modo de medida del implante coclear descrito en el presente documento es invocado en general con la siguiente palabra de datos:

T0101 MM8 … MM1 T0 (o T1)

La secuencia de tripletes de inicio T0101 está seguida por ocho bits MM8 … MM1, que definen las configuraciones del modo de medición (por ejemplo, modo de medición de EAP o de interferencias, dirección del electrodo de medición, configuración del modulador sigma-delta, etc.). La secuencia de terminación es cualquiera de las secuencias T0 o T1 seleccionada para obtener una paridad impar de toda la palabra de datos.

Modos de lectura de verificación

La transferencia de información al exterior desde el implante se logra en general mediante modulación de carga. Para la modulación de carga, se reduce el factor de calidad del circuito receptor de radiofrecuencia situado en el implante, y esta reducción se detecta en el exterior. En la presente aplicación, los datos digitales se transmiten por medio de modulación de carga a una velocidad de 300 kbits/seg.

Tanto el contenido de la memoria RAM 114 como el vector de información estática de 64 bits pueden ser objeto de una lectura de verificación. Opcionalmente, puede seleccionarse un formato de bits autosincronizable para la lectura de verificación. La duración de la lectura de verificación de la memoria RAM 2048×1 a 300 kbits/s es de unos 7 ms. Así, junto con la duración de 1,7 ms de la ventana de medición, la velocidad máxima de repetición para las mediciones de EAP es superior a aproximadamente 100 Hz.

La lectura de verificación de los datos digitales almacenados en las memorias del implante es iniciada por unas determinadas secuencias de tripletes (denominadas interrupciones). Se definen cuatro interrupciones diferentes (Tabla 5).

Tabla 5: Resumen de las interrupciones de lectura de verificación

Lógica: Duración global Función

T010101: 16,666 µs (=10B) Iniciar la RAM de lectura de verificación (formato simple de bits)

T101010: 16,666 µs (=10B) Iniciar el vector de información estática de lectura de verificación (formato simple de bits)

T0101010: 19,166 µs (=11,5B) Iniciar la RAM de lectura de verificación (formato de bit (formato de bits autosincronizable)

T1010101: 19,166 µs (=11,5B) Iniciar el vector de información estática de lectura de verificación (formato de bits autosincronizable)

El tratamiento de la secuencia sigma-delta de un solo bit puede efectuarse cómodamente fuera de línea, y puede

usarse una gran potencia de cálculo para mejorar la reconstrucción de las formas de onda de los EAP. Por ejemplo,

para mejorar la relación señal-ruido pueden aplicarse técnicas de decodificación no lineales, según describen Thao N.

T. y Veterli M., “Deterministic analysis of oversampled A/D conversion and decoding improvement based on consistent estimates”, IEEE-Trans. Signal Proc., tomo 42, nº 3:519-531(marzo de 1994).

Claims

REIVINDICACIONES

1. Un circuito en un implante coclear para la medición de potenciales de acción evocados eléctricamente que comprende:

a.

un electrodo (106) de medición acoplado de forma conmutable a una primera entrada de un amplificador diferencial (112);

b.

un electrodo (107) de referencia acoplado de forma conmutable a una segunda entrada del amplificador diferencial (112);

c.

una salida del amplificador diferencial (112) acoplada a una entrada de un modulador sigma-delta (113);

d.

una salida del modulador sigma-delta (113) acoplada a memoria (114); en el que, durante la medición, el potencial de acción evocado eléctricamente es amplificado y convertido a una secuencia sigma-delta de alta frecuencia de un solo bit, almacenándose la secuencia en la memoria (114) del implante.
2.

Un circuito de medición según la reivindicación 1 en el que la memoria (114) es RAM.
3.

Un circuito de medición según la reivindicación 1 que, además, comprende un condensador (123) de muestreo acoplado entre la entrada del modulador sigma-delta (113) y la salida del amplificador diferencial (112) acoplada de forma conmutable a la entrada del modulador sigma-delta (113), en el que el modulador sigma-delta (113) muestrea en tiempos seleccionados los potenciales de acción evocados eléctricamente.
4.

Un circuito de medición según la reivindicación 3 en el que el condensador (123) de muestreo está acoplado de forma conmutable al electrodo (106) de medición y a un electrodo (105) de referencia para permitir la medición de interferencias de estímulo.
5.

Un procedimiento de medición de potenciales de acción evocados eléctricamente por un implante coclear que comprende:

a.

muestrear una señal de entrada entre un electrodo (106) de medición y un electrodo (107) de referencia para producir una señal muestreada;

b.

amplificar la señal muestreada con un amplificador (112) para producir una señal analógica amplificada;

c.

digitalizar la señal analógica amplificada con un modulador sigma-delta (113) para producir una señal digitalizada;

d.

dar salida de la señal digitalizada a memoria (114); en el que, durante la medición, el potencial de acción evocado eléctricamente es amplificado y convertido a una secuencia sigma-delta de alta frecuencia de un solo bit, almacenándose la secuencia en la memoria (114).
6.

Un procedimiento según la reivindicación 5 en el que la señal de entrada es muestreada con un primer interruptor doble (110).
7.

Un procedimiento según la reivindicación 5 en el que la señal analógica amplificada es muestreada y retenida antes de ser digitalizada.
8.

Un procedimiento según la reivindicación 5 en el que el amplificador es un amplificador diferencial (112).
9.

Un procedimiento según la reivindicación 8 en el que el electrodo (106) de medición y el electrodo (107) de referencia están acoplados al amplificador diferencial (112) por medio de condensadores (108, 109) de acoplamiento.
10.

Un procedimiento según la reivindicación 5 que comprende, además, el envío de la secuencia de datos sigma-delta desde la memoria (114) al exterior mediante modulación de carga, permitiendo la reconstrucción de la señal del potencial de acción evocado eléctricamente a partir de los datos digitalizados, que ha de lograrse fuera de línea.
11.

Un procedimiento de medición de interferencias de estímulo por un implante coclear 5 que comprende:

a.

muestrear una tensión de entrada entre un electrodo (106) de medición y un electrodo (105) de referencia con un condensador (123) de muestreo para crear una entrada muestreada;

b.

dar salida, en un instante temporal programable, a la entrada muestreada a un modulador sigma-delta (113) para producir una secuencia de datos sigma-delta;

c.

dar salida a la secuencia de datos sigma-delta a memoria (114).
12.

Un procedimiento según la reivindicación 11 que comprende, además, el envío de la secuencia de datos sigmadelta desde la memoria (114) al exterior mediante modulación de carga, permitiendo la reconstrucción de la señal del potencial de acción evocado eléctricamente a partir de los datos digitalizados, que ha de lograrse fuera de línea.