ES2328503T3 - Dispositivo de filtro electronico para la recepcion de señales de tv. - Google Patents
Dispositivo de filtro electronico para la recepcion de señales de tv. Download PDFInfo
- Publication number
- ES2328503T3 ES2328503T3 ES05789530T ES05789530T ES2328503T3 ES 2328503 T3 ES2328503 T3 ES 2328503T3 ES 05789530 T ES05789530 T ES 05789530T ES 05789530 T ES05789530 T ES 05789530T ES 2328503 T3 ES2328503 T3 ES 2328503T3
- Authority
- ES
- Spain
- Prior art keywords
- filter device
- electronic filter
- digital values
- conversion circuit
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 27
- 238000001514 detection method Methods 0.000 claims description 6
- 229920005994 diacetyl cellulose Polymers 0.000 description 16
- 230000008901 benefit Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000007420 reactivation Effects 0.000 description 7
- 230000010354 integration Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 230000008030 elimination Effects 0.000 description 3
- 238000003379 elimination reaction Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 230000033228 biological regulation Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000008672 reprogramming Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002775 capsule Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0254—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being transfered to a D/A converter
- H03J5/0263—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being transfered to a D/A converter the digital values being held in an auxiliary non erasable memory
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Analogue/Digital Conversion (AREA)
- Networks Using Active Elements (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
Un dispositivo de filtro electrónico para la recepción de señales de TV, que comprende una pluralidad de elementos de determinación de frecuencias, siendo cada elemento de determinación de la frecuencia ajustable por medio de una tensión de establecimiento analógica, una memoria (2) para almacenar valores digitales representativos de los valores de las tensiones de establecimiento analógicas y un circuito (11-14) de conversión para convertir los valores digitales en las tensiones de establecimiento analógicas, caracterizado porque el circuito de conversión comprende una primera parte (11-13) para generar una señal modulada digitalmente para cada valor digital, teniendo la señal modulada digitalmente una característica modulada representativa del valor digital, y una segunda parte (14) para convertir cada una de las señales moduladas digitalmente en las tensiones de establecimiento analógicas.
Description
Dispositivo de filtro electrónico para la
recepción de señales de TV.
La presente invención se refiere a un
dispositivo de filtro electrónico para la recepción de señales de TV
según el preámbulo de la reivindicación 1.
En los años 1980, se usaba ordinariamente un
filtro fijado para filtrar y combinar diferentes señales aéreas
sobre un cable. Fijado, significa que el instalador necesitaba
sustituir el filtro por un filtro totalmente nuevo si las
frecuencias de los canales (o simplemente la aplicación completa)
cambiaban.
En los años 1990 aparecieron los filtros
programables en el mercado, los cuales podían ser reprogramados por
el instalador en el lugar para que sirviesen para diferentes
frecuencias o nuevas aplicaciones, evitando la necesidad de su
sustitución por nuevos filtros. El filtro era adecuado para todas
las posibles aplicaciones en aquel tiempo, de modo que no existía
la necesidad de desarrollar, producir y almacenar diferentes
versiones.
Un ejemplo de ese tipo de filtro se describe en
el documento GB-A-2272341. Para
filtrar los canales de TV deseados de la señal entrante, el
dispositivo comprende una pluralidad de elementos que determinan la
frecuencia (principalmente (cápsulas variables de regulación) que
pueden ser establecidas por medio de tensiones de establecimiento
analógicas. Para generar estas tensiones, los valores de la tensión
almacenados digitalmente son convertidos en tensiones analógicas
por medio de Convertidores de Digital en Analógico (DAC), que son
componentes caros. Para limitar el número de DACs, se usa un
algoritmo especial en el dispositivo de
GB-A-2272341: una cantidad menor de
DACs genera más tensiones analógicas multiplexando cada salida de
DAC en varios "lugares de memoria analógicos" (que son por
ejemplo circuitos de retención y muestreo) en una "memoria
dinámica", en la que las tensiones analógicas son almacenadas y
pasadas sobre los elementos que determinan la frecuencia.
El dispositivo conocido por el documento
GB-A-2272341 tiene no obstante el
inconveniente de que, para mantener las tensiones en la memoria
dinámica en el nivel deseado, es necesario un algoritmo de
reactivación continua para conectar la salida del DAC a intervalos
de tiempo regulares a los lugares de memoria analógica. Esta
reactivación continua de las tensiones analógicas exige una porción
enorme de recursos del microcontrolador. Esto origina la necesidad
de sobredimensionar el microcontrolador, lo cual aumenta de nuevo el
coste del dispositivo.
Un objeto de la presente invención es
proporcionar un dispositivo de filtro electrónico para la recepción
de señales de TV con circuitos de conversión alternativos para DAC,
con lo cual la necesidad de un microcontrolador sobredimensionado
puede ser evitada.
Este objeto se consigue según la invención con
un dispositivo de filtro electrónico que muestra las características
técnicas de la primera reivindicación.
El dispositivo de filtro electrónico para la
recepción de señales de TV según la invención comprende una
pluralidad de elementos de determinación de la frecuencia que son
establecidos por medio de una tensión de establecimiento analógica.
El dispositivo comprende además una memoria en la cual se almacenan
valores digitales representativos de las tensiones de
establecimiento analógicas y circuitos de conversión para convertir
los valores digitales en tensiones de establecimiento analógicas.
El dispositivo se caracteriza porque el circuito de conversión
comprende una primera parte para generar una señal modulada
digitalmente para cada valor digital, teniendo la señal modulada
digitalmente una característica representativa del valor digital, y
una segunda parte para convertir cada una de las señales moduladas
digitalmente en tensiones de establecimiento analógicas.
Las señales moduladas digitalmente, que son
generadas por la primera parte del circuito de conversión del
dispositivo según la invención, son señales digitales cuyo valor
binario cambia entre "0" y "1" en un cierto modo, por
ejemplo según un modelo regular, en el que la señal transporta una
característica que representa el valor digital a partir del cual se
origina la señal y que puede ser interpretado. La característica
puede ser por ejemplo un ciclo de trabajo, es decir, el tiempo en
que la señal es "1" o el tiempo en el que la señal es
"0", dividido por el periodo, o una frecuencia a la cual la
señal cambia entre "1" y "0" y en sentido contrario, o de
cualquier otra característica que pueda ser modulada
digitalmente.
En el dispositivo de filtro electrónico de la
invención, se usa un desvío para convertir las tensiones de
establecimiento analógicas a partir de las señales digitales. El
modo evidente sería el de usar DACs (uno para cada tensión que haya
de ser generada), pero como se ha mencionado esto es indeseable a la
vista de su coste. Según la invención, los valores digitales son
convertidos primero en señales moduladas digitalmente, las cuales
son a su vez convertidas en las tensiones de establecimiento
analógicas. La primera parte del circuito de conversión añade
algunos componentes digitales al dispositivo, pero estos son
generalmente económicos y las señales moduladas generadas
digitalmente por ellos son convertibles en tensiones de
establecimiento analógicas por medio de componentes menos caros que
los DACs, tales como por ejemplo resistores y condensadores. Como
un resultado de la utilización del desvío, cada una de las tensiones
analógicas puede ser generada por medio de su propia parte dedicada
a ello del circuito de conversión, ya no existe la necesidad de
compartir diferentes tensiones analógicas sobre la misma línea,
como ocurre en el dispositivo de la técnica anterior sobre la
salida de los DACs, ni de usar un conmutador dinámico para conectar
la tensión derecha al lugar de almacenamiento derecho en la memoria
dinámica. Esto elimina la necesidad de un algoritmo de reactivación
y un microcontrolador sobredimensionado.
Además, puesto que ya no existe la necesidad de
compartir diferentes tensiones analógicas sobre la misma línea,
como ocurre en el dispositivo de la técnica anterior sobre la salida
de los DACs, ni de usar un conmutador dinámico para conectar la
tensión derecha al lugar de almacenamiento analógico derecho en la
memoria dinámica, estos componentes bastante caros pueden ser
dispensados también, lo cual puede implicar además una reducción en
el coste del dispositivo. La eliminación de la reactivación continua
de las tensiones analógicas tiene también la ventaja de que las
tensiones ya no muestran una fluctuación, la cual está siendo
distribuida sobre una gran parte de la placa de circuito impreso
que está siempre presente sobre las tensiones que necesitan ser
reactivadas continuamente. De esta manera la necesidad de
componentes de filtración adicionales para eliminar la fluctuación
de las tensiones y evitar que un residuo de la fluctuación aparezca
sobre la imagen de TV se evita también, lo cual puede reducir
además el coste del dispositivo de la invención.
Todavía más, puesto que la primera parte del
circuito de conversión puede ser completamente digital, la
integración de componentes resulta una opción y todos o al menos
algunos de los componentes pueden ser integrados en un chip único.
Esto puede reducir más el número de componentes separados y
consecuentemente reducir más su precio. En una realización
preferida del dispositivo de filtro electrónico de la invención, la
primera parte del circuito de conversión comprende una pluralidad
de comparadores, uno para cada señal modulada digitalmente, para
comparar una de las señales digitales con un valor de contador,
siendo suministrado el valor de contador por un contador que se
proporciona para que cuente repetidamente a través de un margen de
valores predeterminado que comprende todos los valores digitales
posibles. En esta realización, cada comparador genera un "0"
mientras su condición de comparación no es satisfecha, y un
"1" cuando su condición de comparación es satisfecha, o
viceversa. Por consiguiente, una señal modulada digitalmente es
generada como se defina anteriormente con un indicativo del ciclo
de trabajo del valor digital en la entrada del comparador, y por
tanto indicativo de la tensión de establecimiento analógica. Esta
realización tiene la ventaja de ser una solución simple y directa
para generar las señales moduladas digitalmente a partir de los
valores digitales.
El contador puede contar hacia delante o hacia
atrás a través de su gama de valores. Para obtener el recuento
repetido a través de la gama de valores, este puede ser restablecido
periódicamente por un microcontrolador del dispositivo o este puede
funcionar en un bucle sin fin. La condición de comparación puede ser
"x menor que y", "x igual o menor que y", "x mayor que
y" o "x igual o mayor que y". En vez del contador o
contadores y los comparadores, pueden ser usados también otros
componentes para generar las señales moduladas digitalmente a partir
de los valores digitales.
El contador es preferiblemente común para todos
los comparadores, de modo que solamente es necesario generar un
valor de contador. Soluciones alternativas son que cada comparador
tenga su propio contador o que los contadores sean proporcionados
para grupos de comparadores. Cuando la anchura de bits de los
valores digitales almacenados en la memoria del dispositivo es N,
los comparadores son al menos de N bits de anchura y el contador es
proporcionado para que cuente repetidamente entre 0 y al menos
2^{N}-1 para cubrir todos los valores digitales
posibles.
La primera parte del circuito de conversión
comprende preferiblemente un registro común para almacenar copias
de los valores digitales almacenados en la memoria. De esta manera
se mantiene la memoria separada del circuito de conversión y pueden
ser evitados los cambios no intencionados. El registro es
preferiblemente común para todos los comparadores, pero son
posibles también registros separados para un comparador o grupos de
comparadores. Una alternativa más es que los comparadores estén
acoplados directamente a la memoria.
En una realización preferida del dispositivo de
la invención, la primera parte del circuito de conversión está
integrada en una Ordenación de Compuertas Programables de Campo
(FPGA), un Dispositivo Lógico Programable (PLD), un Dispositivo
Lógico Programable Complejo (CPLD), un Circuito Integrado Concreto
de Aplicación (ASIC), o cualquier otro circuito integrado
programable similar conocido por la persona experta en la técnica.
El FPGA es preferido por las razones de que es el mejor compromiso
disponible entre precio y facilidad de integración y porque está
llegando a ser extensamente usado en el campo.
Uno o más de los siguientes componentes
opcionales del dispositivo de la invención pueden ser integrados
junto con la primera parte del circuito de conversión dentro del
mismo chip: un microcontrolador, una interfaz de PC, un circuito de
detección de RF y/o lógica de interfaz de usuario. La memoria en la
que se almacenan los valores digitales puede ser integrada también
dentro de este chip.
La segunda parte del circuito de conversión
comprende preferiblemente una pluralidad de integradores, uno para
cada señal modulada digitalmente, Estos integradores, que pueden ser
convenientemente incorporados en la forma de redes de RC, generando
las deseadas tensiones de establecimiento analógicas a partir de las
señales moduladas digitalmente. Los integradores son preferidos por
las razones de que son de baja complejidad y económicos. Otros
circuitos posibles son los filtros o cualquier otro circuito que
pueda establecer una relación entre el ciclo de trabajo de una
señal modulada digitalmente y la tensión de establecimiento
analógica.
La memoria en la que los valores digitales están
almacenados es preferiblemente una memoria no volátil, tal como por
ejemplo una EEPROM, de modo que el dispositivo puede ser
reprogramado en el lugar. Para permitir la reprogramación en el
lugar el dispositivo comprende una interfaz de usuario para permitir
que un usuario reprograme los valores digitales.
La invención será explicada mejor por medio de
la descripción siguiente y las Figuras que se añaden.
La Figura 1 muestra un dispositivo de filtro
electrónico de la técnica anterior.
La Figura 2 muestra una primera realización
preferida del dispositivo de filtro electrónico de la invención.
La Figura 3 muestra una segunda realización
preferida del dispositivo de filtro electrónico de la invención.
El dispositivo de técnica anterior de la Figura
1 es el que se conoce por el documento
GB-A-2272341. Comprende un
microcontrolador 1, una memoria (NVM) no volátil 2 para almacenar
datos de fábrica y reglajes efectuados en el campo por el
instalador, una interfaz 3 de PC, por ejemplo para grados más altos
de microprogramación cableada o cambio de los reglajes del
dispositivo, una lógica 4 de interfaz de usuario con dispositivos 5
de entrada de interfaz de usuario y dispositivos 6 de salida de
interfaz de usuario, un circuito 7 de detección de RF para detectar
el nivel de RF necesario para una función de compensación
automática, una pluralidad de DACs 8 para generar tensiones
analógicas, una pluralidad de conmutadores 9 (o multiplexores
dinámicos), y una memoria dinámica 10 con "lugares de
almacenamiento analógicos" para almacenar tensiones analógicas.
Las tensiones analógicas son suministradas por un banco 17 de
salidas de tensión y son usadas para establecer elementos de
determinación de las frecuencias del circuito de RF. En la Figura 1,
la cantidad de DACs es P, la cantidad de conmutadores dinámicos es
también P y el número de salidas por conmutador dinámico es Q. Un
algoritmo dinámico complejo controlado por el microcontrolador, es
activo continuamente y sincroniza el funcionamiento de los DACs y
los conmutadores dinámicos. En la ranura 1 de tiempo, los DACs están
generando las tensiones analógicas para la salida 1 y todos los
conmutadores dinámicos están establecidos en la salida 1. En la
ranura de tiempos 2, los DACs están generando las tensiones
analógicas para la salida 2 y todos los conmutadores dinámicos
están establecidos en la salida 2. Esto continúa hasta que en la
ranura Q de tiempos son generadas las últimas tensiones analógicas
y dirigidas a las últimas salidas. El resultado es que la memoria
dinámica contiene ahora todas las tensiones analógicas P\timesQ
en P\timesQ lugares de almacenamiento, que están conectados a las
P\timesQ salidas en el banco 17. Como la memoria dinámica no es
perfecta y hay consumo en las tensiones analógicas, el algoritmo
dinámico tiene que reactivar todos los valores de P\timesQ
repitiendo de modo continuo las acciones efectuadas desde la ranura
1 de tiempo hasta la ranura Q de tiempo. Es evidente que este
algoritmo complejo y sin detenciones consume gran cantidad de
recursos del microcontrolador. Otro inconveniente es la
distribución no deseada de señales de alta frecuencia, que se
originan desde el algoritmo complejo, entre los DACs y los
conmutadores dinámicos. No hay posibilidad de filtrar estas señales
no deseadas fuera, pues esto destruiría completamente el algoritmo
complejo, pero no obstante ellas están presentes en una gran parte
del PCB.
En la Figura 2, se muestra una primera posible
realización del dispositivo de la invención. Esta realización
comprende los componentes siguientes que son similares a los del
dispositivo de la técnica anterior de la Figura 1: un
microcontrolador 1, una memoria 2 no volátil para almacenar todos
los datos de factoría y todos los reglajes hechos en el campo por
el instalador, una interfaz 3 de PC, por ejemplo grados superiores
de microprogramación cableada o cambio de reglajes del dispositivo,
una lógica 4 de interfaz de usuario con dispositivos 5 de entrada
de interfaz de usuario y dispositivos 6 de salida de interfaz de
usuario, donde los artículos 4 a 6 se usan por ejemplo para cambiar
los reglajes, para mostrar una función de igualación automática, y
cualquiera de otras posibles funciones, y un circuito 7 de detección
de RF para detectar el nivel de RF necesitado para la función de
igualación automática. El dispositivo de la Figura 2 difiere del de
la Figura 1 en el circuito de conversión, que comprende un contador
11 de N bits, un registrador 12 que comprende al menos M\timesN
bits, M comparadores 13 (al menos de N bits de ancho), un banco
integrador 14 con M integradores (uno para cada comparador), y un
banco 17 de salida en el que las M tensiones analógicas son
presentadas para ser usadas en el circuito de RF (no mostrado) del
dispositivo. Los integradores 14 pueden ser aplicados
convenientemente como redes de RC, pero son posibles otras
aplicaciones. Las tensiones analógicas que son generadas son usadas
al menos para la frecuencia que determinan los elementos del
circuito de RF (no mostrado), pero pueden ser usadas también para
algunos otros circuitos de entrada o salida y posiblemente también
otros componentes.
En la realización mostrada en la Figura 2, la
interfaz 4-6 de usuario es parte del dispositivo de
filtro electrónico. Alternativamente, la interfaz de usuario puede
ser también desconectada del dispositivo.
El contador 11, el registrador 12 y los
comparadores 13 forman una primera parte del circuito de conversión
que se proporciona para convertir los valores digitales almacenados
en la memoria 2 en señales moduladas digitalmente que tienen un
ciclo de trabajo indicativo del valor digital y por tanto el valor
de establecimiento analógico.
La primera parte del circuito de conversión
funciona como sigue. El contador 11 de N bits está contando en un
bucle sin fin entre 0 y 2^{N}-1 e incrementa cada
vez mediante 1 en el régimen del reloj. Cuando este llega a
2^{N}-1, empieza de nuevo en 0 en un procedimiento
repetitivo sin detenciones. Al mismo régimen que el reloj, este
valor del contador de N bits es aplicado a las entradas A, A', ...
de todos los M comparadores 13. El registrador 12 contiene al menos
M\timesN bits enviados una vez desde la memoria 2 no volátil por
el microcontrolador 1 tras la reiniciación o reprogramación del
dispositivo, que puede ser disparada mediante un instalador por
medio de la interfaz 4-6 de usuario. Por tanto el
registrador 12 almacena una copia de los valores digitales
almacenados en la memoria 2 no volátil. El registrador 12 a su vez
aplica estos datos a la entrada B, B',... del comparador 13
respectivo. Como un resultado, cada comparador 13 tiene 2 señales de
anchura de N bits que el compara al régimen del reloj. Se supone
que la condición que es considerada por cada comparador 13 es "A
menor que o igual a B". El primer comparador 13 emitirá entonces
un "1" binario tan largo como el valor sobre la entrada A, es
decir, el valor de contador; es menor que o igual al valor sobre la
entrada B, es decir uno de los valores digitales. Una vez que el
valor sobre la entrada A llega a ser mayor que el valor sobre la
entrada B, el comparador generará un "0" binario. DE este modo
una señal modulada digitalmente es generada con un ciclo de
trabajo que es una representación del valor digital que se origina
desde el NVM 2. Por tanto el ciclo de trabajo es una característica
modulada digitalmente que está enlazada con el valor digital
almacenado. Como una alternativa, la condición de comparación puede
ser también "A menor que B", "A mayor que B" o "A mayor
que o igual a B". En vez del contador (s) y los comparadores,
pueden ser usados también otros componentes para generar las
señales moduladas digitalmente de los valores digitales.
Los integradores 14 forman una segunda parte del
circuito de conversión y se proporcionan para convertir las señales
moduladas digitalmente en las tensiones de establecimiento
analógicas. En vez de los integradores 14, pueden ser usados
filtros también o cualquier otro circuito que pueda establecer una
relación entre el ciclo de trabajo de la señal modulada
digitalmente y le tensión analógica.
En la realización de la Figura 2, el registrador
12 y el contador 11 funcionan de modo autónomo, sin necesidad de
control por parte del microcontrolador 1. Solamente en momentos
discretos, tales como el arranque, o después de un cambio de los
reglajes, el microcontrolador 1 se dirige al registrador 12. Como un
resultado, el microcontrolador 1 no necesita recursos para ejecutar
un algoritmo continuo de refresco como en la técnica anterior.
La descripción anterior es un ejemplo, pero
seguramente no es la única solución posible. En vez de un contador
único, también puede ser usado un cierto número de contadores. De
modo similar, también puede ser usado un cierto número de
registradores en vez de uno único. En el caso extremo, son usados,
un contador y un registrador por comparador, donde los contadores
pueden funcionar independientemente y no sincronizados uno con otro.
El número de integradores de filtros puede ser igual al número de
comparadores, pero también puede ser menor. El contador o
contadores no tienen necesidad de funcionar en un bucle sin fin; son
posibles otros modos de funcionamiento, tales como por ejemplo un
reestablecimiento periódico por el microcontrolador.
En una realización alternativa (no mostrada),
son generadas señales moduladas digitalmente por medio de
convertidores de frecuencia en tensión. En esta realización la NVM
puede por ejemplo almacenar una relación de divisor de un régimen
horario para cada tensión que sea generada, cuya relación de divisor
se usa entonces para generar una señal de oscilación, en
sincronización con la señal horaria. Esta señal de oscilación puede
ser generada por medio de una primera parte completamente digital
del circuito de conversión. La señal de oscilación se suministra
entonces a los convertidores de frecuencia en tensión, que forman
una segunda parte del circuito de conversión. En esta realización
la relación de divisor almacenada es por tanto también un valor
digital representativo de la tensión analógica que ha de ser
generada. La señal de oscilación es una señal modulada digitalmente
como se define anteriormente, siendo su frecuencia la característica
modulada que es enlazada con el valor digital almacenado y por
tanto con la tensión que ha de ser generada. Además, son factibles
realizaciones alternativas.
Como un resultado de usar los comparadores 13,
el registrador 12 y el contador 11, la necesidad de DACs expansivos,
y los conmutadores dinámicos y la memoria dinámica que consumen
espacio son eliminados. Además, la integración de los componentes
llega a ser una opción. Como ahora hay un circuito completamente
digital que sustituye a los DACs, el camino está abierto hacia la
integración de la mayoría de los circuitos digitales. Esto puede
hacerse en un PLD (Dispositivo Lógico Programable), un CPLD
(Dispositivo Lógico Programable Complejo), una FPGA (Ordenación de
Compuertas Programable de Campo), o un ASIC (Circuito Integrado
Específico de Aplicación) u otros circuitos integrados
equivalentes. Hay circuitos disponibles tales que tienen recursos
suficientes para integrar todos los comparadores así como el
registrador y el contador, que es lo que se hace en la realización
de la Figura 2. Por ejemplo, en una realización en la que se
necesitan 64 tensiones eléctricas de establecimiento analógicas, el
contador 11 de N bits, el registrador 12 con al menos 64 palabras de
N bits y al menos 64 comparadores 13 pueden estar integrados dentro
de una única FPGA para generar estas tensiones. El número de
tensiones eléctricas y consecuentemente el tamaño del registrador y
el número de circuitos comparadores pueden por supuesto variar
dependiendo de las necesidades y circunstancias.
Cuando se usa una FPGA para la integración, son
posibles diferentes realizaciones. En la primera realización que se
muestra en la Figura 2, la FPGA 15 es de tipo volátil, siendo así
porque una NVM 2 separada se incluye para almacenar los bits de
configuración para configurar la FPGA 15. Esta NVM 2 es también la
memoria en la que los datos de fabricación y los valores digitales
representativos de las tensiones de establecimiento analógicas
están almacenados, pero una NVM separada por los bits de
configuración es también posible. Durante el arranque la FPGA 15 se
configura ella misma descargando su programa de la NVM.
En una realización alternativa que se muestra en
la Figura 3, la FPGA 16 es del tipo no volátil, lo que significa
que tiene una NVM incorporada de modo que no hay necesidad de
almacenar los bits de configuración en una NVM separada. En esta
realización, incluso el resto de los datos puede ser almacenado
dentro de la FPGA 16.
En la realización de la Figura 3 incluso más
datos están integrados dentro de la FPGA 16, es decir la lógica 4
de la interfaz de usuario, a la cual ambos dispositivos 5, 6 de
entrada y salida pueden estar conectados, ya sea permanentemente o
de modo desmontable, el microcontrolador 1, el circuito 7 de
detección de RF y la interfaz 3 de PC. Los componentes digitales
además pueden estar integrados también dentro de la FPGA. En la
Figura 3, todos los circuitos digitales están integrados, incluso
los circuitos con entradas o salidas analógicas que conducen a un
dispositivo de filtro electrónico que puede ser fabricado con un
coste muy bajo.
Las ventajas del dispositivo de las Figuras 2 ó
3 en comparación con el de la Figura 1 son numerosas. Como ya se ha
mencionado, un primer beneficio es la eliminación del algoritmo de
reactivación complejo, que ha sido sustituido por un algoritmo
directo más simple. El microcontrolador ya no está trabajando de
modo continuo sobre el algoritmo, el único tiempo que el
microcontrolador necesita para coordinar la generación de las
tensiones analógicas, es el arranque o cuando los reglajes del
dispositivo de filtro electrónico están siendo cambiados. Esto
puede hacerse por medio de un microcontrolador 1 con muchos menos
recursos, por consiguiente mucho más económico.
Una segunda ventaja es que los cambios en el
diseño pueden hacerse de modo mucho más fácil que con la técnica
anterior. En el dispositivo de las Figuras 2 y 3, el
microcontrolador está acoplado principalmente con la comunicación
disparada por un evento discontinuo, como un instalador que cambia
los reglajes. En el dispositivo de la técnica anterior de la Figura
1 el microcontrolador tenía que organizar ambos procedimientos, los
continuos (de algoritmo completo) y los no continuos (como un
cambio de los reglajes). Cuando se produjo un evento y el
microcontrolador necesitaba por ejemplo vigilar el dispositivo de
interfaz de usuario de entrada, el algoritmo complejo estaba
todavía en marcha, haciendo la microprogramación cableada dentro del
microcontrolador compleja y difícil de cambiar. Como un resultado
de la eliminación del algoritmo de reactivación, los cambios en el
producto (mejoras, actualizaciones, nuevas versiones,...) pueden ser
introducidos con mayor rapidez y facilidad.
Una ventaja más es la posibilidad de integración
de múltiples componentes, que conduce a diseños más económicos.
Esto funciona de dos maneras: por una parte el número de componentes
se reduce y por otra parte se economiza espacio. Menos espacio
ocupado significa menores PCBs, menores alojamientos,..., productos
más económicos y comercialmente más atractivos.
Debido a la ausencia del conmutador dinámico en
los dispositivos de las Figuras 2 y 3, ya no hay una fuente que
origine interferencias que puedan conducir a perturbaciones en la
señal de RF. En el dispositivo de la técnica anterior de la Figura
1, se tenía que poner atención especial en este tema de EMC, pues el
algoritmo dinámico con sus transiciones de alta frecuencia estaba
distribuido sobre una gran parte del PCB, originando que este
radiase. En los dispositivos de las Figuras 2 y 3, el algoritmo
dinámico responsable de una parte sustancial de los problemas de
EMC es eliminado y sustituido por un algoritmo (estático) que
funciona dentro del componente de la FPGA facilitando la filtración
de todos los impulsos indeseables directamente en la salida del
componente. Cualquier radiación está contenida dentro del componente
y sustancialmente no influenciará la señal de RF. Como una ventaja
adicional (si es necesaria) el microcontrolador 1 (responsable
también por una parte de la radiación) puede funcionar a una
frecuencia de reloj más lenta disminuyendo el riesgo de perturbar la
radiación.
Los dispositivos de las Figuras 2 y 3 muestran
además una gradabilidad superior incrementada. Sobre el nivel de
software, estos dispositivos son al menos tan flexibles como el
dispositivo de la técnica anterior de la Figura 1; nuevas
regulaciones de la frecuencia determinan elementos de los filtros
cableados que pueden ser obtenidos cambiando las tensiones
eléctricas establecidas. Pero en los dispositivos de las Figuras 2 y
3, las características de hardware pueden ser modificadas; nuevas
características pueden ser añadidas, pueden ser instalados
microcontroladores más robustos, puede obtenerse una mayor exactitud
incrementando el número de bits en el contador, registro y
comparadores, y así sucesivamente.
Una ventaja más es un tiempo reducido para
generar los datos de fabricación en la etapa de producción. El DAC
y el algoritmo de reactivación dinámico del dispositivo de técnica
anterior de la Figura 1 retardaban este procedimiento porque unos
pocos DACs, a través del sistema de transmisión simultánea tenían
que suministrar una gran cantidad de tensiones analógicas. Con los
dispositivos de las Figuras 2 y 3, la velocidad puede ser
incrementada pues todas las tensiones analógicas pueden ser
generadas simultáneamente. Un enorme beneficio de esta velocidad
incrementada radica en la calibración de la NVM en la etapa de
producción. La velocidad del equipo de ensayo en la etapa de
producción ya no está limitada por la velocidad de los DACs y el
algoritmo de transmisión simultánea, pudiendo reducir el tiempo de
producción y originar una reducción de los gastos de
producción.
- 1.
- Microcontrolador
- 2.
- Memoria no volátil
- 3.
- Interfaz de PC
- 4.
- Lógica de interfaz de usuario
- 5.
- Dispositivos de entrada de la interfaz de usuario
- 6.
- Dispositivos de salida de la interfaz de usuario
- 7.
- Circuito de detección de RF
- 8.
- DAC
- 9.
- Conmutador dinámico
- 10.
- Memoria dinámica
- 11.
- Contador de N bits
- 12.
- Registrador (N\timesM bits)
- 13.
- Comparador de N bits
- 14.
- Banco integrador
- 15.
- FPGA
- 16.
- FPGA
- 17.
- Banco de salidas de tensión analógicas.
Claims (12)
1. Un dispositivo de filtro electrónico para la
recepción de señales de TV, que comprende una pluralidad de
elementos de determinación de frecuencias, siendo cada elemento de
determinación de la frecuencia ajustable por medio de una tensión
de establecimiento analógica, una memoria (2) para almacenar valores
digitales representativos de los valores de las tensiones de
establecimiento analógicas y un circuito (11-14) de
conversión para convertir los valores digitales en las tensiones de
establecimiento analógicas, caracterizado porque el circuito
de conversión comprende una primera parte (11-13)
para generar una señal modulada digitalmente para cada valor
digital, teniendo la señal modulada digitalmente una característica
modulada representativa del valor digital, y una segunda parte (14)
para convertir cada una de las señales moduladas digitalmente en las
tensiones de establecimiento analógicas.
2. Un dispositivo de filtro electrónico según la
reivindicación 1, caracterizado porque la característica
modulada es un ciclo de deberes.
3. Un dispositivo de filtro electrónico según la
reivindicación 1, caracterizado porque la característica
modulada es una frecuencia.
4. Un dispositivo de filtro electrónico según
una cualquiera de las reivindicaciones 1 a 3, caracterizado
porque la primera parte (11-13) del circuito de
conversión comprende una pluralidad de comparadores (13), uno para
cada señal modulada digitalmente, para comparar uno de los valores
digitales con un valor de contador, siendo suministrado el valor de
contador por un contador (11) que se proporciona para que cuente
repetidamente a través de un margen de valores predeterminado.
5. Un dispositivo de filtro electrónico según la
reivindicación 4, caracterizado porque el contador (11) es
común para un cierto número de, o todos, los comparadores (13).
6. Un dispositivo de filtro electrónico según la
reivindicación 5, caracterizado porque los comparadores (13)
son al menos de N bits de anchura y porque el contador (11) es
proporcionado para que cuente repetidamente entre 0 y al menos
2^{N}-1, siendo N la anchura de los bits de los
valores digitales.
7. Un dispositivo de filtro electrónico según
una cualquiera de las reivindicaciones precedentes,
caracterizado porque la primera parte
(11-13) del circuito de conversión comprende al
menos un registro (12), común para un cierto número de, o todos,
los comparadores, para almacenar copias de los valores digitales
almacenados en la memoria (2).
8. Un dispositivo de filtro electrónico según
una cualquiera de las reivindicaciones precedentes,
caracterizado porque la primera parte
(11-13) del circuito de conversión está integrada en
una ordenación (15; 16) de compuertas programable.
9. Un dispositivo de filtro electrónico según la
reivindicación 8, caracterizado porque la ordenación (15;
16) de compuertas programable integra además uno o más de los
siguientes: un microcontrolador (1), una interfaz (3) de PC, un
circuito (7) de detección de RF, lógica (4) de interfaz de usuario
y/o la memoria (2) en la cual están almacenados los valores
digitales.
10. Un dispositivo de filtro electrónico según
una cualquiera de las reivindicaciones precedentes,
caracterizado porque la segunda parte (14) del circuito de
conversión comprende una pluralidad de integradores, uno para cada
señal modulada digitalmente.
11. Un dispositivo de filtro electrónico según
la reivindicación 10, caracterizado porque los integradores
(14) están ejecutados como redes-RC.
12. Un dispositivo de filtro electrónico según
una cualquiera de las reivindicaciones precedentes,
caracterizado porque la memoria (2) es una memoria no
volátil y porque el dispositivo comprende una interfaz (5, 6) de
usuario para permitir a un usuario reprogramar los valores
digitales.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP04447213 | 2004-09-27 | ||
| EP04447213 | 2004-09-27 | ||
| PCT/EP2005/054816 WO2006035015A1 (en) | 2004-09-27 | 2005-09-26 | Electronic filter device for the reception of tv-signals |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| ES2328503T3 true ES2328503T3 (es) | 2009-11-13 |
| ES2328503T5 ES2328503T5 (es) | 2018-06-29 |
Family
ID=35502562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES05789530.2T Active ES2328503T5 (es) | 2004-09-27 | 2005-09-26 | Dispositivo de filtro electrónico para la recepción de señales de TV |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7541957B2 (es) |
| EP (1) | EP1794883B2 (es) |
| AT (1) | ATE434864T1 (es) |
| CA (1) | CA2581941C (es) |
| DE (1) | DE602005015125D1 (es) |
| ES (1) | ES2328503T5 (es) |
| PL (1) | PL1794883T5 (es) |
| WO (1) | WO2006035015A1 (es) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010084192A1 (en) | 2009-01-23 | 2010-07-29 | Unitron | Method and device for filtering desired filter frequency band from received tv signal |
| ES2467341T3 (es) | 2009-05-20 | 2014-06-12 | Unitron | Filtro de distribución de señal de TV con inductores planos |
| ES2402993T3 (es) * | 2009-05-25 | 2013-05-13 | Unitron | Control a través de cable coaxial para dispositivos de recepción de la señal de TV |
| PT2393291E (pt) | 2010-06-07 | 2013-02-06 | Iglesias Angel Sa | Amplificador programável para canais de televisão |
| US10848165B1 (en) * | 2019-05-21 | 2020-11-24 | Silicon Laboratories Inc. | Performing low power refresh of a digital-to-analog converter circuit |
| CN111757023B (zh) * | 2020-07-01 | 2023-04-11 | 成都傅立叶电子科技有限公司 | 基于fpga的视频接口诊断方法及系统 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3529247A (en) * | 1967-09-20 | 1970-09-15 | Us Army | Pulse repetition to analog voltage converter |
| JPS547263A (en) † | 1977-06-20 | 1979-01-19 | Hitachi Ltd | D-a converter |
| FR2523745B1 (fr) * | 1982-03-18 | 1987-06-26 | Bull Sa | Procede et dispositif de protection d'un logiciel livre par un fournisseur a un utilisateur |
| JPS5955623A (ja) † | 1982-09-24 | 1984-03-30 | Sharp Corp | デイジタル／アナログ変換方式 |
| JPS62210719A (ja) † | 1986-03-12 | 1987-09-16 | Alps Electric Co Ltd | 電子同調チユ−ナ |
| JPS63204159A (ja) * | 1987-02-20 | 1988-08-23 | Canon Inc | 周波数／電圧変換装置 |
| IL82539A0 (en) * | 1987-05-15 | 1987-11-30 | Medaon Ltd | Video communication system and phase or frequency modulator included therein |
| US5678211A (en) † | 1992-08-28 | 1997-10-14 | Thomson Consumer Electronics, Inc. | Television tuning apparatus |
| ES2060528B1 (es) * | 1992-10-21 | 1995-05-16 | Fagor S Coop Ltda | Sintonizador electronico programable para antenas colectivas de t.v. |
| US5337338A (en) * | 1993-02-01 | 1994-08-09 | Qualcomm Incorporated | Pulse density modulation circuit (parallel to serial) comparing in a nonsequential bit order |
| US5872603A (en) † | 1993-10-29 | 1999-02-16 | Sanyo Electric Co., Ltd. | Analog circuit controller using signals indicative of control voltage and type of control voltage |
| JPH07147541A (ja) * | 1993-11-24 | 1995-06-06 | Mitsubishi Electric Corp | 半導体集積回路 |
| US5481560A (en) * | 1994-04-28 | 1996-01-02 | United Technologies Corporation | Digital-to-pulse width converter utilizing a distributed pulse width |
| US5774084A (en) * | 1996-04-03 | 1998-06-30 | Sicom, Inc. | Method and apparatus for translating digital data into an analog signal |
| US5764165A (en) * | 1996-05-03 | 1998-06-09 | Quantum Corporation | Rotated counter bit pulse width modulated digital to analog converter |
| DE19929178C2 (de) * | 1999-06-25 | 2002-10-24 | Infineon Technologies Ag | Phasenregelkreissystem |
| US6600788B1 (en) † | 1999-09-10 | 2003-07-29 | Xilinx, Inc. | Narrow-band filter including sigma-delta modulator implemented in a programmable logic device |
| US6172633B1 (en) * | 1999-09-24 | 2001-01-09 | Lsi Logic Corporation | Enhanced pulse width modulator |
| GB0012773D0 (en) † | 2000-05-25 | 2000-07-19 | Radioscape Ltd | Programmable single-chip device and related development environment |
| US6577158B2 (en) † | 2001-01-31 | 2003-06-10 | Stmicroelectronics, Inc. | Interconnect circuitry for implementing bit-swap functions in a field programmable gate array and method of operation |
-
2005
- 2005-09-26 AT AT05789530T patent/ATE434864T1/de not_active IP Right Cessation
- 2005-09-26 WO PCT/EP2005/054816 patent/WO2006035015A1/en not_active Ceased
- 2005-09-26 EP EP05789530.2A patent/EP1794883B2/en not_active Not-in-force
- 2005-09-26 ES ES05789530.2T patent/ES2328503T5/es active Active
- 2005-09-26 DE DE602005015125T patent/DE602005015125D1/de active Active
- 2005-09-26 PL PL05789530T patent/PL1794883T5/pl unknown
- 2005-09-26 US US11/576,075 patent/US7541957B2/en not_active Expired - Fee Related
- 2005-09-26 CA CA2581941A patent/CA2581941C/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| ATE434864T1 (de) | 2009-07-15 |
| CA2581941A1 (en) | 2006-04-06 |
| WO2006035015A1 (en) | 2006-04-06 |
| DE602005015125D1 (de) | 2009-08-06 |
| PL1794883T5 (pl) | 2018-08-31 |
| PL1794883T3 (pl) | 2009-12-31 |
| US20080055142A1 (en) | 2008-03-06 |
| ES2328503T5 (es) | 2018-06-29 |
| EP1794883B2 (en) | 2018-03-21 |
| EP1794883A1 (en) | 2007-06-13 |
| HK1106880A1 (en) | 2008-03-20 |
| US7541957B2 (en) | 2009-06-02 |
| EP1794883B1 (en) | 2009-06-24 |
| CA2581941C (en) | 2012-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9735787B2 (en) | Frequency synthesizer with dynamic phase and pulse-width control | |
| KR101502033B1 (ko) | Ａｄｃ의 전류 제어 회로 및 방법 | |
| ES2328503T3 (es) | Dispositivo de filtro electronico para la recepcion de señales de tv. | |
| US7012454B2 (en) | Clock shift circuit for gradual frequency change | |
| ES2726889T3 (es) | Circuito de lectura de un captador de matriz de píxeles con conversión analógico-digital de alta cadencia de adquisición y captador de imágenes que comprende un circuito de ese tipo | |
| CN104426504B (zh) | 扩频时钟产生电路、时钟转换电路、集成电路和图像读取装置 | |
| US3942171A (en) | Scanning system for digital-analog converter | |
| WO2012035941A1 (ja) | 分周回路およびそれを備えたｐｌｌ回路並びに半導体集積回路 | |
| JP2009124269A (ja) | デジタルカウンタ、タイミング生成装置、撮像システム、及び撮像装置 | |
| KR940006348A (ko) | D/a 변환장치 및 a/d 변환장치 | |
| US20020118071A1 (en) | Circuit and method for generating a variable frequency clock signal | |
| GB2403821A (en) | Finite state machine circuit | |
| KR100341582B1 (ko) | 이미지 센서에서의 다중 경사 아날로그-디지털 변환 장치 | |
| HK1106880B (en) | Electronic filter device for the reception of tv-signals | |
| US4321548A (en) | Frequency-voltage and voltage-frequency converters | |
| JP5089367B2 (ja) | パルス発生装置 | |
| JP2005176196A (ja) | 信号発生回路 | |
| Hung | Delay-line sharing based: a new CMOS digital PWM circuit | |
| JP2010041478A (ja) | パルス幅変調方式のデジタル／アナログ変換器 | |
| JP4840107B2 (ja) | 液晶表示装置、液晶表示装置の駆動装置、液晶表示装置の駆動方法 | |
| Lee et al. | A 450-μW 8-bit PLL-based frequency-to-digital converter for digital sensors with wide input frequency range | |
| SU433512A1 (es) | ||
| KR20180032898A (ko) | 카운트 회로, 상기 카운트 회로의 구동 방법 및 상기 카운트 회로를 포함하는 이미지 센서 | |
| JP2005033588A (ja) | 数値制御発振器 | |
| JPH0818410A (ja) | クロック選択装置 |