ES2294632T3 - Metodo y dispositivo para el muestreo de datos digitales en una transmision sincronizada, conservando la integridad binaria. - Google Patents
Metodo y dispositivo para el muestreo de datos digitales en una transmision sincronizada, conservando la integridad binaria. Download PDFInfo
- Publication number
- ES2294632T3 ES2294632T3 ES05101592T ES05101592T ES2294632T3 ES 2294632 T3 ES2294632 T3 ES 2294632T3 ES 05101592 T ES05101592 T ES 05101592T ES 05101592 T ES05101592 T ES 05101592T ES 2294632 T3 ES2294632 T3 ES 2294632T3
- Authority
- ES
- Spain
- Prior art keywords
- clock
- hls
- local
- data
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
- H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/10—Arrangements for initial synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Emergency Protection Circuit Devices (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
Procedimiento de muestreo, por medio de un reloj local HLS, de datos secuenciados por un reloj HA y transmitidos con el reloj HA, desde un equipo A a un equipo B, con mantenimiento de la integridad binaria, que contiene al menos dos fases repetidas en alternancia - una fase (41) de funcionamiento libre durante la cual el equipo B muestrea los datos por medio del reloj local HLS, funcionando este reloj de manera autónoma, - una fase (42) de desincronización del reloj local HLS con respecto al reloj HA; durante la cual el reloj local HLS, que muestra los datos transmitidos, es sincronizado por el reloj HA que secuencia los datos siendo esta sincronización realizada, sin producir discontinuidad en el reloj local HLS, determinando si el frente ascendente del reloj local HLS está adelantado o atrasado con respecto al frente ascendente del reloj HA y - acortando la duración del reloj local HLS durante un ciclo de reloj si el frente ascendente del reloj local HLS está atrasado con respecto al frente del reloj HA, - alargando la duración del reloj local HLS durante un ciclo de reloj si el reloj local HLS está adelantado con respecto al reloj HA, de manera que los relojes HLS y HA sean sincronizados en el siguiente ciclo: siendo definida la frecuencia de ejecución de la etapa de sincronización de manera que garantice que, teniendo en cuenta precisiones de los relojes HA y HLS, el intervalo entre los frentes ascendentes de ambos relojes no sea superior a un semiperíodo del reloj HA.
Description
Método y dispositivo para el muestreo de datos
digitales en una transmisión sincronizada, conservando la integridad
binaria.
La desaparición momentánea del reloj que
acompaña los datos constituye un problema importante en el caso de
una transmisión sincronizada de datos digitales.
Este fenómeno de pérdida del reloj aparece
fundamentalmente cuando es realizada la conexión por vía hertziana
en un entorno electromagnético perturbado por otras emisiones.
Igualmente pueden aparecer para otros tipos de conexiones, digamos
filiares, en particular como consecuencia de fenómenos de
acoplamiento de líneas.
En el caso de una transmisión sincronizada, la
pérdida de la señal del reloj conduce generalmente a la pérdida de
los datos asociados, así como a la puesta en práctica de un
procedimiento de resincronización general de los equipos que
frecuentemente es largo. Los procedimientos de resincronización
general demasiado frecuentes traen como consecuencia la disminución
considerable del volumen de transmisión de las informaciones. La
invención descrita y reivindicada en el presente documento aborda
la forma de resolver el problema que se plantea por medio de la
desaparición momentánea del reloj acompañando los datos en una
transmisión sincronizada. Esta tiene como objetivo suprimir, o al
menos espaciar lo más posible las operaciones de resincronización
general.
En el marco de una transmisión sincronizada de
datos -para simplificar, en lo sucesivo el texto hablará de
transmisión sincronizada- el equipo emisor transmite simultáneamente
los datos útiles y un reloj de secuenciación que permite al equipo
receptor muestrear y procesar los datos de forma satisfactoria. Sin
embargo, en ciertas circunstancias el reloj de secuenciación puede
estar muy perturbado. Igualmente puede desaparecer por completo. En
esas circunstancias, el equipo receptor utiliza generalmente un
reloj de sustitución fabricado localmente. Para que la conexión (el
enlace) pueda mantenerse, el reloj de sustitución debe estar lo más
próximo posible del reloj de secuenciación que comete fallos. De
este modo y si la pérdida del reloj es breve, no aparecen pérdidas
de bits de información. Después de la reaparición del reloj de
secuenciación suministrado por el equipo emisor, el equipo receptor
utiliza nuevamente el reloj de secuenciación. El reloj de
sustitución es en general sintetizado por el elemento receptor del
equipo de recepción que es el elemento de arriba de la cadena de
recepción. La sustitución del reloj se produce frecuentemente de
forma automática sin que sean informados los elementos situados
debajo.
En los casos más favorables de realización, el
reloj de sustitución es un reloj de la misma frecuencia y de la
misma estabilidad que el reloj de secuenciación proveniente del
equipo emisor. El reloj de sustitución puede, además, después de
una iniciación previa, haber sido sincronizado con el reloj de
secuenciación, por ejemplo con motivo del establecimiento de la
conexión o también después de una operación de resincronización
general. No obstante, incluso en un caso como este, al cabo del
tiempo aparece una desviación entre el reloj transmitido y el reloj
local. En caso de pérdida del reloj de secuenciación, esta
desincronización hace ineficiente el muestreo de los datos por
medio del reloj local y conduce rápidamente a la pérdida de bits de
datos.
La pérdida de bits de datos destruye la
integridad de los datos transmitidos ocasionando generalmente la
pérdida de tramas completas, incluso de la totalidad del mensaje
transmitido. Esto conduce necesariamente a la puesta en práctica de
un procedimiento de resincronización a partir de que el reloj
transmitido es nuevamente detectado por el equipo receptor.
Bien entendido, el fenómeno es agravado y la
pérdida de integridad es aún más rápida si el reloj local es de una
menor precisión.
Una solución para resolver este problema de
desincronización consiste en implantar un reloj de referencia en el
equipo emisor y en el equipo receptor y en efectuar una
sincronización regular de los relojes de referencia. Esta solución,
sin embargo, es difícil de poner en práctica. Necesita, por ejemplo,
el empleo de equipos resincronizables a distancia y resulta costosa
en tiempo y poco discreta.
El documento
EP-A-1 075 107 divulga una interfase
adaptada a un intercambio de datos sincronizado, utilizando una
base de tiempo local común para la emisión y para la recepción de
datos. De acuerdo con este documento, este reloj de base es
utilizado para sintetizar el reloj de muestreo que sirve para
muestrear los datos recibidos por la vía de recepción. El reloj
local CK de período T es utilizado para generar N relojes CK_{n}
de la misma frecuencia que el reloj local CK, estando cada reloj
CK_{n} atrasado en nT/N con respecto al reloj CK. Posteriormente,
el reloj de muestreo de los datos recibidos a la entrada es obtenido
seleccionando el reloj CK más apropiado para muestrear los datos
recibidos. Esta selección es realizada midiendo permanentemente el
desfasaje relativo existente entre la señal recibida y el reloj de
muestreo corriente y seleccionando entre los N relojes CK_{n} en
función de la medición efectuada de los datos, la cual es
sincronizada con los datos recibidos o en su defecto presenta el
desfasaje más débil.
Para solucionar este problema de
desincronización vinculado a la pérdida accidental del reloj de
secuenciación de los datos, el procedimiento de acuerdo con la
invención consiste en un procedimiento que permite la sustitución
del reloj de secuenciación recibido, por un reloj local fabricado
internamente y con una actualización periódica con respecto al
reloj de secuenciación tal como es definido en la reivindicación
independiente 1. La invención se basa igualmente en un dispositivo
que pone en práctica este procedimiento, dispositivo definido en la
reivindicación 6.
El procedimiento de acuerdo con la invención
presenta la ventaja de permitir librarse la mayor parte del tiempo
del reloj transmitido y también de hacer que la conexión sea menos
sensible a desviaciones eventuales indetectables de frecuencia o a
pérdidas de transmisión fugitivas del reloj de secuenciación de los
datos en la conexión. Además, gracias al procedimiento de acuerdo
con la invención, en caso de pérdida total del reloj transmitido
durante un tiempo superior al período de fallo del reloj local, el
mantenimiento de la integridad de la transmisión o integridad
binaria es ventajosamente garantizado durante un lapso de tiempo
máximo, sólo determinado por la precisión de los relojes. Además,
en caso de detención de la transmisión, el procedimiento de acuerdo
con la invención presenta la ventaja de facilitar la
resincronización del reloj local con respecto al reloj transmitido
para la reanudación de la transmisión.
En las reivindicaciones dependientes anexadas
son especificados otros modos de realización de la invención. Otras
características y ventajas podrán aparecer por medio de la
descripción que sigue; descripción hecha respecto a las figuras
anexas donde:
- la figura 1 representa el diagrama
simplificado de una cadena de transmisión sincronizada de datos,
- la figura 2 representa un cronograma que
ilustra la noción de pérdida de integridad binaria,
- la figura 3 representa un cronograma que
ilustra el principio del fallo del reloj,
- la figura 4 representa un cronograma que
ilustra el procedimiento de acuerdo con la invención,
- la figura 5 representa un modo de realización
preferido del dispositivo que pone en práctica el procedimiento de
acuerdo con la invención.
La cadena de transmisión ilustrada por el
diagrama de la figura 1, está presentada a título de ejemplo.
Permite poner en evidencia el problema planteado por una recepción
perturbada del reloj de secuenciación que acompaña los datos en el
caso de una transmisión sincronizada de datos digitales. De manera
general una cadena de transmisión entre dos equipos A y B involucra
a los dos equipos A y B, así como el canal 11 de propagación de los
datos entre A y B.
Este canal puede consistir por ejemplo en una
conexión eléctrica alámbrica bidireccional, o también en una
conexión radioeléctrica. Cada uno de los equipos A o B contiene
varios subconjuntos: un subconjunto 12 que garantiza la adaptación
de los datos al canal de transmisión, un subconjunto 13 que
garantiza el acondicionamiento de los datos y un subconjunto 14 que
garantiza el procesamiento y la explotación de los datos
transmitidos.
El subconjunto 12 garantiza la adaptación de los
datos al tipo de canal. En el caso de una transmisión
radioeléctrica, este subconjunto puede por ejemplo contener una
etapa de modulación-demodulación, y una etapa
emisor-receptor. En el caso de una conexión
alámbrica este subconjunto puede consistir en un equipo de tipo
Módem.
El subconjunto 13 o subconjunto de
Codificación-Decodificación, garantiza el
acondicionamiento o no acondicionamiento de los datos. El
acondicionamiento de los datos consiste generalmente en una
operación de codificación o de cálculo de firma que tiene como
objetivo permitir el control de la ausencia de alteración de los
datos transmitidos. En el caso de una transmisión de datos
agrupados en forma de tramas o de mensajes y conteniendo un
encabezamiento, este subconjunto puede desempeñar igualmente el
papel de efectuar una separación de los grupos de datos en la
recepción. Para hacerlo, el mismo debe estar en condiciones de
muestrear correctamente los datos e identificar un grupo de datos
que forman un todo. Del mismo modo en el caso de las transmisiones
de datos digitales comprimidos o concatenados, el subconjunto puede
desempeñar por ejemplo el papel de descomprimir o separar los datos
en la recepción. Así, los datos no acondicionados son transmitidos
al terminal que les garantiza el procesamiento y la
explotación.
En el caso de una transmisión sincronizada de
datos, el canal 11 de transmisión contiene por ejemplo una vía TXA
de transmisión de los datos del equipo A hacia el equipo B
acompañado de una vía THA de transmisión asociada del reloj de
secuenciación. De manera simétrica, el canal contiene igualmente una
vía de transmisión TXB de los datos del equipo B hacia el equipo A
acompañado de una vía THB de transmisión asociada del reloj.
En una fase de funcionamiento normal, los datos
emitidos por el equipo A son recibidos por el equipo B y muestreados
mediante un reloj directamente resultante del reloj H_{A} que
acompaña los datos. En caso de ruptura o de degradación de la vía
THA, es realizada una tentativa de mantenimiento del funcionamiento
de la transmisión por sustitución de un reloj local HL por un reloj
HA deficiente. Este reloj local es de la misma frecuencia nominal
que el reloj normalmente transmitido. Este es suministrado por
ejemplo por el subconjunto, emisor-receptor o Módem
según el caso, que garantiza la adaptación de los datos al canal de
transmisión. Es el equipo situado más arriba de la cadena de
recepción.
El reloj local HL es transmitido
automáticamente, en sustitución del reloj HA deficiente, al
subconjunto de decodificación que lo utiliza para efectuar la
puesta en forma de los datos recibidos.
Esta sustitución de reloj trae como consecuencia
una desincronización entre los datos recibidos y el reloj utilizado
para muestrear esos datos. La desincronización se traduce
concretamente en la pérdida de bits de datos que puede por ejemplo
entrañar un error en la decodificación de los datos. Un error de
decodificación conduce generalmente a la pérdida de todas las
tramas posteriores. La transmisión desincronizada es entonces
interrumpida y debe ponerse en práctica un procedimiento de
resincronización.
Es de notar que en caso de pérdida del reloj HA
que acompaña los datos, los efectos de la desincronización entre el
reloj local y los datos transmitidos se hacen sentir más rápido
cuando el reloj local y el reloj transmitido tienen precisiones y
estabilidades en frecuencias diferentes.
La figura 2 ilustra por medio de un cronograma
los efectos inducidos por la sustitución de un reloj local HL por
un reloj HA que acompaña los datos DA, durante la operación de
muestreo de los datos Da. En el ejemplo de la figura, que
corresponde a la práctica, ambos relojes HA y HL tienen la misma
frecuencia nominal F_{0}. Sin embargo, ambos relojes presentan
precisiones y estabilidades diferentes. La diferencia de precisión
se traduce en una diferencia de frecuencia, mientras que la
diferencia de estabilidad se traduce, si tomamos HA como
referencia, en una variación relativa de la frecuencia de HL con
respecto a la frecuencia de HA en el curso del tiempo. Todo ello se
traduce finalmente en un desplazamiento de la posición de los
frentes del reloj HL con respecto a la posición de los frentes de
HA y en una variación del instante de muestreo de los datos con
respecto al instante de aparición. En el ejemplo de la figura 2, los
instantes de aparición de los datos están dados por los frentes
ascendentes del reloj HA. El muestreo de los datos es realizado en
instantes correspondientes a los frentes descendentes del reloj HL.
El ejemplo de la figura 2 ilustra una situación donde el reloj HL
es menos estable que el reloj HA, siendo la frecuencia de HL más
elevada que la de HA entre los instantes 21 y 22, mientras que esta
es más débil después del instante 22.
En una situación normal de funcionamiento para
la cual el muestreo de los datos es realizado con ayuda del reloj
HA, un muestreo de los datos realizado en instantes de aparición de
los frentes descendentes de HA permite realizar un muestreo
sistemáticamente correcto de los datos. En efecto siendo realizado
el muestreo en instantes alejados de las fases de establecimiento
del dato, el dato muestreado tiene entonces un valor estable.
Sin embargo, en caso de perturbaciones, la
posición en el tiempo del instante de muestreo con respecto al
instante de establecimiento del dato, se convierte en fluctuante.
Ocurren entonces casos donde el muestreo se produce en un instante
donde un dato está en curso de establecimiento. El resultado del
muestreo es entonces incierto y puede conducir a un dato DA'
erróneo. En el ejemplo de la figura 2, tales incidentes ocurren en
los instantes 23 y 24. En el primer caso, teniendo el reloj HL una
frecuencia superior al reloj HA, el desplazamiento relativo de los
frentes de los relojes conduce al doble muestreo del dato D_{4}.
En el segundo caso, el reloj HL tiene una frecuencia inferior a la
del reloj HA y el desplazamiento de los frentes conduce a la
ausencia de muestreo del dato D_{12}. Se obtiene en ambos casos
un dato DA' erróneo.
La ilustración de la figura 2 permite constatar,
como se dijo anteriormente, que mientras más grandes sean la
precisión y la estabilidad de los relojes HL y HA, más tarde se
producirán las consecuencias del desplazamiento relativo de los
frentes de los relojes.
Así, a modo de ejemplo se puede considerar dos
relojes HL y HA de frecuencia F_{0}, teniendo los relojes
precisiones idénticas iguales a \pm 10^{7}. El intervalo de
frecuencia entre los dos relojes es igual 210^{-7}*F_{0}. A
partir del instante t_{1} donde los frentes ascendentes de ambos
relojes son sincronizados, se produce al cabo del tiempo un
desfasaje de los frentes ascendentes cuyo valor crece a partir de un
valor sensiblemente igual 2*10^{-7}*T_{0} en cada período del
reloj HA, siendo T_{0} igual a 1/F_{0}. De manera que al cabo
de un tiempo T_{m} que corresponde sensiblemente a 5*10^{6}
períodos de reloj se obtiene un desfasaje de un valor máximo igual
a T_{0}. Este desfasaje se traduce necesariamente en un muestreo
erróneo de los datos recibidos. De la misma manera si los relojes
HL y HA tienen una precisión solamente igual a \pm5*10^{-5}, el
tiempo T_{m} corresponderá a 10^{4} períodos del reloj HA.
En el ejemplo ilustrado en la figura 2, los
datos acompasados por el reloj HA son muestreados en el frente
descendente de HL. Con una configuración de este tipo que representa
una configuración corriente, se constata que, siendo los relojes
sincronizados en el instante t_{1}, la pérdida de integridad
binaria que corresponde al muestreo de un valor erróneo aparece al
cabo de un tiempo t_{2} que corresponde a un desfasaje entre
frentes ascendentes igual a un semiperíodo del reloj HA. En esta
configuración de funcionamiento, retomando los valores y el
razonamiento del ejemplo anterior, se puede constatar que los
relojes HL y HA teniendo una precisión de \pm10^{-7}, la
integridad binaria se perderá al cabo de un tiempo igual a
2.5*10^{6} períodos de reloj HA, es decir después del muestreo de
2.5*10^{6} datos binarios que corresponden por ejemplo a 312500
octetos de información. Sin embargo, si HA y HL tienen una precisión
de sólo \pm5*10^{-5}, la integridad binaria se perderá mucho
más rápidamente. La integridad binaria se perderá entonces después
del muestreo de 5*10^{3} datos binarios, que corresponden por
ejemplo a 625 octetos.
La ilustración de la figura 2 permite entonces
discernir bien el problema que se plantea cuando, después de una
pérdida de la señal del reloj HA, estamos obligados a muestrear los
datos recibidos con un reloj local. Se constata igualmente a través
de los ejemplos digitales que aunque HL y HA presentan un intervalo
de frecuencia débil, la pérdida de integridad binaria es inevitable
a más o menos un largo plazo. Esta pérdida de integridad conduce a
la detención de la transmisión y a la puesta en práctica de una
operación de resincronización costosa en tiempo.
La figura 3 representa un segundo cronograma que
permite ilustrar en un ejemplo el principio del procedimiento de
acuerdo con la invención que permite conservar el mayor tiempo
posible la integridad binaria en el caso donde la transmisión del
reloj HA es perturbada. El procedimiento de acuerdo con la invención
está basado en la utilización permanente de un reloj local HLS,
sincronizado periódicamente con el reloj HA que acompaña los datos.
Para hacerlo el desfasaje temporal entre los frentes ascendentes de
los relojes HA y HLS es medido por ejemplo permanentemente,
mientras que periódicamente, en instantes materializados, por medio
de los impulsos 31 que constituyen la señal periódica SYNC, el
procedimiento de acuerdo con la invención pasa a la resincronización
de HLS en HA. La sincronización se traduce en un alargamiento o en
una disminución en un período de la duración del impulso del reloj
HLS de manera que los relojes HA y HLS se convierten en
sincronizados.
La figura 3 retoma a modo de ejemplo la
configuración inicial presentada por la figura 2. En ella vemos
aparecer el reloj HA que acompaña normalmente los datos
transmitidos, así como el reloj local HLS destinado a muestrear los
datos. Sin embargo, a diferencia del ejemplo de la figura 2, el
reloj local HLS ya no es totalmente independiente del reloj HA.
Este es periódicamente resincronizado, siendo efectuada la operación
de resincronización al ritmo de la señal SYNC.
En dependencia de si el frente ascendente del
reloj HLS está adelantado o atrasado con respecto al frente
ascendente que corresponde al reloj HA, la operación de
resincronización realiza un ajuste de HLS dando lugar a la creación
de un impulso 32 cuya duración es alargada, o de un impulso 33 cuya
duración es acortada.
La figura 3 permite constatar que, con la
condición de que se efectúe en un buen momento, la resincronización
trae como consecuencia impedir la aparición de datos erróneos. Una
condición para que no aparezcan datos erróneos, es que la
corrección del intervalo de tiempo que separa los frentes
ascendentes de los relojes HLS y HA, sea realizada de forma
suficientemente frecuente para que el intervalo medido no sea
superior a un semiperíodo del reloj HA. De este modo, como se ha
mostrado anteriormente, la integridad binaria es conservada
indefinidamente.
A través de la ilustración de la figura 3, se
constata igualmente que la resincronización periódica del reloj HLS
se traduce en una variación fugitiva periódica de la duración del
impulso del reloj HLS, también llamado Jitter según la denominación
anglosajona. Este último efecto es menos perceptible cuando la
operación de resincronización es realizada con menos
frecuencia.
Las dos constataciones anteriores permiten por
tanto concluir que la puesta en práctica del procedimiento de
acuerdo con la invención se basa en la utilización de una señal de
sincronización, sincronizada del reloj HLS por ejemplo, cuyo
período es suficientemente grande para limitar el efecto Jitter y
suficientemente débil para garantizar la conservación de la
integridad binaria de la señal.
La figura 4 ilustra una forma posible de poner
en práctica el procedimiento de acuerdo con la invención y en
particular de realizar el reloj HLS. La figura 4 presenta en dos
cronogramas diferentes 4a y 4b la puesta en práctica del
procedimiento de acuerdo con la invención en dependencia de si la
frecuencia del reloj HLS es más elevada (cronograma 4a) o más débil
(cronograma 4b) que la del reloj HA que acompaña los datos.
El procedimiento de acuerdo con la invención
consiste en la práctica en construir un reloj local HLS a partir de
un conjunto de N relojes HL_{i}. Los relojes HL_{i} tienen una
misma frecuencia F_{l} igual a la frecuencia F_{b} de un reloj
de base H_{b} dividida por N. Así podemos escribir:
F_{l} =
F_{b}/N
Los relojes HL_{i} presentan la particularidad
de estar desfasados los unos de los otros con una duración T_{b}
igual al período del reloj de base.
El procedimiento de acuerdo con la invención se
basa además, conociendo las precisiones de los relojes HA y HLS, en
la determinación del intervalo de tiempo mínimo \DeltaT al cabo
del cual el intervalo temporal \deltat entre los frentes
ascendentes de los relojes HLS y HA deviene superior a T_{b}, y
para efectuar operaciones de resincronización con una periodicidad
lo más próxima posible mediante el valor inferior de \DeltaT.
Así, conociendo \DeltaT, el procedimiento de
acuerdo con la invención puede ser descrito como un procedimiento
de generación de la señal HLS que alterna dos fases de
funcionamiento:
- una fase estabilizada 41 que se extiende entre dos operaciones de resincronización, durante la cual se hace corresponder el reloj HLS con un reloj HL_{n} seleccionado entre el N relojes HL_{i};
- una fase 42 cuyo inicio es materializado por el impulso 43, durante el cual se mide el intervalo entre los frentes ascendentes de HLS y HA y se modifica HLS de manera que se haga corresponder con el reloj HL_{n-1} o con el reloj HL_{n+1}, en dependencia de si HLS está adelantado o atrasado con respecto a HA.
La alternancia de estas dos fases de
funcionamiento permite garantizar que el intervalo temporal entre
los frentes ascendentes no puede exceder un eNésimo del período de
HLS. Esta condición es suficiente para que sea garantizada la
integridad binaria de la conexión entre equipos.
El cronograma 4a ilustra el caso donde la
frecuencia de HLS es superior a la frecuencia de HA. En este caso
se constata que durante la fase 42 de modificación de HLS, el
período del reloj HLS sufre un alargamiento igual al intervalo
T_{b}, que se traduce en un alargamiento de la duración del estado
alto 44.
El cronograma 4b ilustra el caso opuesto donde
la frecuencia de HLS es inferior a la frecuencia de HA. En este
caso se constata que durante la fase 42 de modificación de HLS, el
período del reloj HLS sufre un encogimiento igual al intervalo
T_{b}, que se traduce en un acortamiento de la duración del estado
alto 45.
La figura 5 presenta el esquema sinóptico de un
dispositivo que permite poner en práctica el procedimiento de
acuerdo con la invención. En la ilustración de la figura 5 el
dispositivo es presentado en una forma de realización preferida
como un elemento integrado en el equipo B de la figura 1. En la
práctica, el dispositivo está destinado a ser integrado en todos
los equipos relacionados.
El dispositivo 51 de acuerdo con la invención
contiene cuatro módulos que permiten realizar las cuatro funciones
que permiten la puesta en práctica del procedimiento de acuerdo con
la invención:
- -
- el módulo 52 que efectúa la generación de los N relojes HL_{i},
- -
- el módulo 53 que realiza la selección del reloj HL_{n} que corresponde a HLS entre dos resincronizaciones,
- -
- el módulo 54 que efectúa la medición del desfasaje de los frentes ascendentes de HA y de HSL y la generación de la orden binaria A/R que permite seleccionar HL_{n-1} o HL_{n+1} para la operación de resincronización.
- -
- el módulo 55 de generación de la señal de sincronización que define la duración del período que se extiende entre dos resincronizaciones sucesivas.
El módulo 52 tiene como función principal
realizar el reloj de base H_{b} a partir de un reloj interno de
referencia del equipo B un reloj cuya frecuencia es sensiblemente
igual a N veces la frecuencia del reloj HLS. El reloj H_{b} puede
por ejemplo ser sintetizado con ayuda de un dispositivo que contiene
un bucle de cierre automático de fase a partir del reloj de
referencia. Este reloj de referencia puede ser, como se muestra en
la figura, el reloj HB que acompaña los datos DB emitidos por el
equipo B.
El reloj de base H_{b} es entonces dividido
nuevamente por N para producir N relojes HL_{i} sucesivos,
estando cada uno desfasado en el tiempo de la duración de un período
de H_{b} con respecto al reloj de rango inferior y al reloj de
rango superior. El módulo 52 envía así N relojes al módulo de
selección 53, encontrándose por tanto el frente ascendente del
reloj HL_{n}, como ilustra la figura 4, adelantado o atrasado en
un período de Hb con respecto a los frentes ascendentes de
HL_{n-1} y HL_{n+1}.
El módulo 53 realiza la síntesis propiamente
dicha del reloj HLS a partir de los n relojes HL_{i},
suministrados por el módulo 52 según el mecanismo siguiente.
Entre dos fases de sincronización 42 el reloj
HLS sintetizado es la imitación del reloj HL_{n} que es el reloj
seleccionado durante la última operación de resincronización.
Posteriormente, durante la fase de sincronización siguiente, bajo
el impulso de la orden binaria A/R, el módulo 53 sustituye al reloj
HL_{n}, al reloj HL_{n+1} o al reloj HL_{n-1}
que se encuentra más sincronizado con el reloj HA que con el reloj
HL_{n}. Así, el reloj HL_{n-1} o HL_{n+1}
seleccionado es entonces mantenido durante toda la fase estabilizada
41 que continúa hasta la próxima resincronización implementada bajo
el impulso de la señal SYNC.
La sustitución del reloj
HL_{n-1} o HL_{n+1} por el reloj HL_{n} es
ilustrada en la figura 4. Esta es realizada por el módulo 53 sin
que aparezca una discontinuidad en el reloj HLS. Esta se traduce
sólo en un alargamiento o un acortamiento de un período del reloj
HLS.
Así, al ritmo de la aparición de la señal SYNC,
el reloj HLS imita sucesivamente a uno u otro de los N relojes
suministrados por el módulo 52.
El módulo 54 realiza la síntesis de la orden
binaria A/R cuyo papel es indicar al módulo 53 si el reloj, que
debía ser seleccionado después del reloj HL_{n} para la fase
estabilizada siguiente, es HL_{n-1} o HL_{n+1}.
La orden A/R puede por ejemplo ser elaborada a partir de la medición
del desfasaje existente entre los frentes ascendentes de HLS y de
HA al aparecer la señal SYNC. Así, si por ejemplo, el primer frente
ascendente de HLS que sigue a la aparición de la señal SYNC está
adelantado con respecto al primer frente de HA que sigue esta
aparición, la orden binaria A/R tomará el valor, 0 o 1, que indica
al módulo 53 que el reloj a seleccionar es
HL_{n-1}. Inversamente, en el caso contrario, la
orden A/R tomará el valor, respectivamente 1 o 0, que indica al
módulo 53 que el reloj a seleccionar es HL_{n+1}.
El módulo 55 es el módulo responsable de la
síntesis de la señal SYNC que iniciará la operación de
resincronización. La señal SYNC está por ejemplo constituida por una
sucesión periódica de impulsos. Su período es fundamentalmente
función del intervalo de tiempo mínimo \DeltaT al cabo del cual,
teniendo en cuenta la precisión y la estabilidad de los relojes HLS
y HA, el intervalo temporal \deltat entre los frentes ascendentes
de los relojes HLS y HA inicialmente sincronizados deviene superior
a T_{b}.
La síntesis de la señal SYNC puede por ejemplo
ventajosamente ser realizada por simple conteo, a partir del reloj
H_{b} suministrado por el módulo 52. El módulo 55 puede incluso
estar integrado al módulo 52.
Haciendo posible la utilización continua de un
reloj interno para el muestreo de los datos recibidos, la
implantación de un dispositivo que pone en práctica el
procedimiento de acuerdo con la invención en un equipo de
transmisión presenta la ventaja de ofrecer la posibilidad de
aumentar en ciertas circunstancias de manera significativa el
tiempo de mantenimiento de la integridad binaria de la transmisión.
Esta ventaja es menos medible cuando las condiciones de transmisión
son más malas. En particular se puede evaluar la importancia de esta
ventaja considerando tres casos tipos: el caso de un funcionamiento
no perturbado, el caso de un funcionamiento que contiene períodos
de perturbación breves y espaciados y el caso de un funcionamiento
totalmente perturbado con desaparición del reloj HA que acompaña
los datos. En el caso de un funcionamiento no perturbado, la
utilización de un reloj interno HLS periódicamente resincronizado
permite mantener indefinidamente la integridad binaria de la
conexión. Todo ocurre como si el muestreo de los datos transmitidos
fuera realizado con el reloj que acompaña los datos.
En el caso de un funcionamiento perturbado por
desapariciones breves del reloj HA que acompaña los datos la
utilización de este reloj para muestrear los datos recibidos conduce
a una pérdida rápida de la integridad binaria de la conexión,
siendo el reloj ausente remplazado por cualquier reloj local a veces
de una precisión menor. Sin embargo, la utilización de un reloj
interno HLS resincronizado permite mantener la integridad binaria
de manera prolongada incluso indefinida para que el reloj que
acompaña los datos esté presente durante la fase de
resincronización.
En el caso de un funcionamiento totalmente
perturbado, la utilización de un reloj HLS resulta igualmente
ventajosa. En efecto, en caso de pérdida definitiva del reloj HA
que acompaña los datos, el reloj local HLS mantiene la integridad
binaria durante un tiempo \DeltaT por definición al menos igual al
período de resincronización. Mientras que la utilización directa
del reloj HA conduce generalmente a una pérdida rápida de la
integridad binaria.
La eficacia del procedimiento de acuerdo con la
invención puede ser puesta en evidencia en el ejemplo digital
simple desarrollado más adelante en el documento, retomando la
ilustración de la figura 1. Se considera por ejemplo un equipo B
que recibe por vía hertziana datos de un equipo A con un ritmo de 2
Mbits/s, siendo estos datos muestreados directamente por medio del
reloj HA. Consideramos además que los relojes de referencia HA y HB
tienen una precisión de \pm10^{-7} y que el reloj local HL
suministrado por el subconjunto 12 al subconjunto 13 en caso de
pérdida del reloj HA, tiene una precisión de \pm5 10^{-6}. Esta
hipótesis corresponde en el ejemplo al hecho de que el reloj de
sustitución es suministrado por un subconjunto cuya frecuencia de
trabajo elevada no posee una precisión tan importante como
\pm10^{-7}.
En una configuración de este tipo, en
funcionamiento normal la integridad binaria es naturalmente
conservada indefinidamente. Sin embargo, en caso de pérdida del
reloj HA, un cálculo simple no detallado en este documento muestra
que los relojes si no están sincronizados, la integridad binaria
será en el mejor de los casos mantenida durante un tiempo máximo
\DeltaT_{i}, que corresponde al muestreo de aproximadamente
10^{5} datos binarios, es decir, durante 50 minutos. Como se ha
dicho anteriormente, este tiempo máximo \DeltaT_{i} está dado
por el número de períodos del reloj HA al cabo del cual los frentes
ascendentes inicialmente sincronizados de HL y HA presentan por la
primera vez un desfasaje igual o superior a un semiperíodo de
HA.
Es de notar que el caso óptimo corresponde a una
situación donde el frente ascendente del reloj de sustitución se
encuentra por casualidad sincronizado con el frente ascendente de HA
en el momento donde este desaparece. En la mayoría de los casos la
integridad binaria es garantizada sólo un breve instante.
De la misma manera, si el reloj local HL posee
una precisión igual a \pm10^{-7}, la integridad binaria será en
el mejor de los casos conservada durante un tiempo máximo
correspondiente al muestreo de aproximadamente 2.5*10^{6} datos
binarios, es decir, durante 1.25 s.
Se considera entonces un equipo B que contiene
un dispositivo que pone en práctica el procedimiento de acuerdo con
la invención. Este equipo utiliza un reloj local HLS cuya precisión
es idéntica a la del reloj HA, es decir, 10^{-7}. En
funcionamiento normal este reloj es periódicamente desfasado con
respecto al reloj HA y presenta después del desfasaje sólo un
intervalo inferior al eNésimo del período del reloj de referencia,
por ejemplo HB, a partir del cual es construido HLS. Este intervalo
menor permite mantener indefinidamente la integridad binaria como
ocurre en el caso de un equipo que no contiene el dispositivo de
acuerdo con la invención. Sin embargo, en caso de pérdida del reloj
HA, a partir del hecho de la sincronización de los relojes HA y
HLS, la integridad binaria de la conexión será efectivamente
mantenida, en cualquier circunstancia, durante un tiempo
sensiblemente igual al tiempo \DeltaT_{i}. También se mantendrá
en cualquier circunstancia la integridad binaria al menos
sensiblemente igual a \DeltaT_{i}, lo que corresponde en el
ejemplo al mantenimiento de la integridad binaria durante al menos
1.25 s.
Claims (10)
1. Procedimiento de muestreo, por medio de un
reloj local HLS, de datos secuenciados por un reloj HA y
transmitidos con el reloj HA, desde un equipo A a un equipo B, con
mantenimiento de la integridad binaria, que contiene al menos dos
fases repetidas en alternancia
- -
- una fase (41) de funcionamiento libre durante la cual el equipo B muestrea los datos por medio del reloj local HLS, funcionando este reloj de manera autónoma,
- -
- una fase (42) de desincronización del reloj local HLS con respecto al reloj HA;
durante la cual el reloj local HLS, que muestra
los datos transmitidos, es sincronizado por el reloj HA que
secuencia los datos siendo esta sincronización realizada, sin
producir discontinuidad en el reloj local HLS, determinando si el
frente ascendente del reloj local HLS está adelantado o atrasado con
respecto al frente ascendente del reloj HA y
- -
- acortando la duración del reloj local HLS durante un ciclo de reloj si el frente ascendente del reloj local HLS está atrasado con respecto al frente del reloj HA,
- -
- alargando la duración del reloj local HLS durante un ciclo de reloj si el reloj local HLS está adelantado con respecto al reloj HA,
de manera que los relojes HLS y HA sean
sincronizados en el siguiente ciclo:
siendo definida la frecuencia de ejecución de la
etapa de sincronización de manera que garantice que, teniendo en
cuenta precisiones de los relojes HA y HLS, el intervalo entre los
frentes ascendentes de ambos relojes no sea superior a un
semiperíodo del reloj HA.
2. Procedimiento de acuerdo con la
reivindicación 1, caracterizado porque, durante la fase de
sincronización, el alargamiento o el acortamiento de la duración
del reloj local HLS es realizado alargando (44) o acortando (45) la
duración del impulso del reloj.
3. Procedimiento de acuerdo con una de las
reivindicaciones 1 o 2, caracterizado porque el paso de la
fase (41) de funcionamiento libre a la fase (42) de sincronización
es efectuado al aparecer una señal de sincronización, SYNC,
constituida por impulsos periódicos (31, 43).
4. Procedimiento de acuerdo con la
reivindicación 3, caracterizado porque el período de la señal
de sincronización (31, 43) es tal, que entre dos fases de
resincronización y/o un valor N escogido, el intervalo de tiempo
entre los frentes ascendentes de los relojes HLS y HA no devienen
superiores a un valor igual al eNésimo del período del reloj
HA.
5. Procedimiento de acuerdo con cualquiera de
las reivindicaciones 1 a la 4, caracterizado porque, durante
la fase de sincronización (42), el adelanto o atraso del frente
ascendente del reloj local HLS con respecto al frente ascendente
del reloj HA, es determinado midiendo el intervalo de tiempo
\deltat que separa estos dos frentes ascendentes.
6. Dispositivo que comprende medios adaptados
para poner en práctica las etapas del procedimiento de muestreo de
acuerdo con la reivindicación 4, caracterizado porque
comprende al menos:
- -
- medios (52) para sintetizar a partir de un reloj de referencia HB, N relojes HL_{i}, de igual frecuencia a la frecuencia de HB, de precisión sensiblemente igual a la precisión del reloj de referencia HB, presentando cada reloj de rango n un frente ascendente desfasado en un intervalo de tiempo \Deltat, respectivamente adelantado o atrasado con respecto a los relojes de rango n-1 o n + 1,
- -
- medios (53) para enviar el reloj local HLS, siendo este reloj obtenido por selección, a cada etapa de sincronización, de un reloj HL_{n} entre los N relojes HL_{i}, sintetizados, de modo que el reloj local permanezca igual al reloj HL_{n} hasta la etapa de sincronización siguiente, y que este sea entonces igual a HL_{n+1} o HL_{n-1} siguiendo el valor de la orden aplicada a dichos medios.
- -
- medios (54) para sintetizar una orden de Adelanto/Atraso aplicada a los medios (53) que envían el reloj de muestreo HLS, permitiendo el valor de esta orden determinar en cada etapa de sincronización, a partir del reloj HL_{n} seleccionado en la etapa de sincronización anterior, el reloj HL_{n-1} o HL_{n+1} destinado a constituir el reloj local HLS hasta la etapa de sincronización siguiente; siendo el valor de esta orden función del resultado del análisis del intervalo temporal \deltat existente entre el frente ascendente del reloj local HLS y el del reloj HA,
- -
- medios (55) para generar la señal SYNC que inicia la etapa de resincronización, estando esta señal constituida por una sucesión periódica de impulsos cuyo período es función del intervalo de tiempo \DeltaT mínimo en el curso del cual el intervalo temporal \deltat entre los frentes ascendentes de los relojes HLS y HA deviene superior al período T_{b} del reloj de referencia HB;
contribuyendo estos medios a
constituir el reloj local HLS que alterna fases de funcionamiento
autónomo y fases de funcionamiento
sincronizado.
7. Dispositivo de acuerdo con la reivindicación
6, caracterizado porque contiene una entrada de orden de
sincronización inicial (SI), que permite determinar el reloj
HL_{i} sincronizado del reloj HA y seleccionar este reloj.
8. Dispositivo de acuerdo con una de las
reivindicaciones 6 o 7, caracterizado porque el reloj
seleccionado siendo el reloj HL_{n}, la orden de Adelanto/Atraso
(A/R) sintetizada es una orden booleana en la que un estado ordena
la selección del reloj H_{n-1} para la selección
siguiente, mientras que el otro estado ordena la selección del
reloj H_{n+1}.
9. Dispositivo de acuerdo con cualquiera de las
reivindicaciones 6 a la 8, caracterizado porque el reloj de
referencia HB es el reloj que acompasa los datos emitidos por el
equipo que contiene el dispositivo.
10. Sistema de transmisión bidireccional de
datos sincronizados que contiene al menos dos equipos A y B,
caracterizado porque cada uno de los equipos contiene un
dispositivo de acuerdo con una de las reivindicaciones 6 a la 9.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0402351A FR2867334B1 (fr) | 2004-03-05 | 2004-03-05 | Procede et dispositif d'echantillonnage de donnees numeriques dans une transmission synchrone, avec maintien de l'integrite binaire |
| FR0402351 | 2004-03-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2294632T3 true ES2294632T3 (es) | 2008-04-01 |
Family
ID=34746500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES05101592T Active ES2294632T3 (es) | 2004-03-05 | 2005-03-02 | Metodo y dispositivo para el muestreo de datos digitales en una transmision sincronizada, conservando la integridad binaria. |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US7509514B2 (es) |
| EP (1) | EP1571531B1 (es) |
| AT (1) | ATE375540T1 (es) |
| DE (1) | DE602005002766T2 (es) |
| ES (1) | ES2294632T3 (es) |
| FR (1) | FR2867334B1 (es) |
| PL (1) | PL1571531T3 (es) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DK1737146T3 (en) * | 2005-06-22 | 2016-01-18 | Saab Ab | System and method for transmitting information |
| WO2007110099A1 (en) * | 2006-03-27 | 2007-10-04 | Freescale Semiconductor, Inc. | Apparatus for detecting clock failure and method therefor |
| EP3251118A1 (en) | 2015-01-28 | 2017-12-06 | Dynastrom ApS | Audio time synchronization using prioritized schedule |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4972442A (en) * | 1989-04-27 | 1990-11-20 | Northern Telecom Limited | Phase-locked loop clock |
| JP4484359B2 (ja) * | 1997-10-10 | 2010-06-16 | ラムバス・インコーポレーテッド | 最小限の待ち時間とフェイルセーフ再同期化するための方法および装置 |
| JP2001513301A (ja) * | 1997-12-16 | 2001-08-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Ｓｔｍ伝送システムによるａｔｍにおける同期 |
| ITTO980007A1 (it) * | 1998-01-07 | 1999-07-07 | Alsthom Cge Alcatel | Sistema e/o procedimento per il riconoscimento e inseguimento della fase di campionamento in sistemi di trasmissione digitale sincroni. |
| DE19830260A1 (de) * | 1998-07-07 | 2000-01-13 | Alcatel Sa | Taktgenerator und Synchronisierungsverfahren |
| US6347128B1 (en) * | 1998-07-20 | 2002-02-12 | Lucent Technologies Inc. | Self-aligned clock recovery circuit with proportional phase detector |
| US6246702B1 (en) * | 1998-08-19 | 2001-06-12 | Path 1 Network Technologies, Inc. | Methods and apparatus for providing quality-of-service guarantees in computer networks |
| EP1075107A1 (en) * | 1999-08-06 | 2001-02-07 | STMicroelectronics S.r.l. | A bidirectional synchronous interface with single time base |
| US6518800B2 (en) * | 2000-05-31 | 2003-02-11 | Texas Instruments Incorporated | System and method for reducing timing mismatch in sample and hold circuits using the clock |
| AUPQ896300A0 (en) * | 2000-07-24 | 2000-08-17 | Nec Australia Pty Ltd | A clock synchronisation method for usb sink devices |
| US6452541B1 (en) * | 2001-02-20 | 2002-09-17 | Motorola, Inc. | Time synchronization of a satellite positioning system enabled mobile receiver and base station |
| FR2830954A1 (fr) * | 2001-10-15 | 2003-04-18 | St Microelectronics Sa | Dispositif de transmission de donnees asynchrones comprenant des moyens de controle de deviation d'horloge |
| US7668243B2 (en) * | 2004-05-18 | 2010-02-23 | Texas Instruments Incorporated | Audio and video clock synchronization in a wireless network |
-
2004
- 2004-03-05 FR FR0402351A patent/FR2867334B1/fr not_active Expired - Fee Related
-
2005
- 2005-03-02 AT AT05101592T patent/ATE375540T1/de not_active IP Right Cessation
- 2005-03-02 EP EP05101592A patent/EP1571531B1/fr not_active Not-in-force
- 2005-03-02 PL PL05101592T patent/PL1571531T3/pl unknown
- 2005-03-02 DE DE602005002766T patent/DE602005002766T2/de active Active
- 2005-03-02 ES ES05101592T patent/ES2294632T3/es active Active
- 2005-03-03 US US11/069,939 patent/US7509514B2/en not_active Expired - Fee Related
-
2008
- 2008-02-07 US US12/027,426 patent/US7444533B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1571531A1 (fr) | 2005-09-07 |
| FR2867334B1 (fr) | 2006-04-28 |
| DE602005002766T2 (de) | 2008-07-24 |
| PL1571531T3 (pl) | 2008-02-29 |
| US20050198549A1 (en) | 2005-09-08 |
| FR2867334A1 (fr) | 2005-09-09 |
| EP1571531B1 (fr) | 2007-10-10 |
| US20080144755A1 (en) | 2008-06-19 |
| ATE375540T1 (de) | 2007-10-15 |
| DE602005002766D1 (de) | 2007-11-22 |
| US7509514B2 (en) | 2009-03-24 |
| US7444533B2 (en) | 2008-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10917097B1 (en) | Circuits and methods for transferring two differentially encoded client clock domains over a third carrier clock domain between integrated circuits | |
| ES2254134T3 (es) | Metodo y aparato para la comunicacion de datos isocronos. | |
| ES2275841T5 (es) | Procedimiento de sincronizacion de temporizacion de simbolos en sistemas de comunicaciones. | |
| US7049954B2 (en) | Data transmission system | |
| CN101068133B (zh) | 时间同步方法、网络通信系统及其设备 | |
| ES2294632T3 (es) | Metodo y dispositivo para el muestreo de datos digitales en una transmision sincronizada, conservando la integridad binaria. | |
| US9300421B2 (en) | Methods to achieve accurate time stamp in IEEE 1588 for system with FEC encoder | |
| CA1140282A (en) | Tdma multiplexer-demultiplexer with multiple ports | |
| US7596153B2 (en) | Clock-state correction and/or clock-rate correction using relative drift-rate measurements | |
| CN205750775U (zh) | 源同步数据传送装置与系统 | |
| CN104914462B (zh) | 用于提供数据采集系统中的同步的方法 | |
| US9979507B1 (en) | Methods and network device for generating communication frames in 1000BASE-T1 ethernet | |
| US11489604B2 (en) | Maintaining synchronization in wireless networks | |
| ES2387100T3 (es) | Método de intercambio de información entre unidades digitales en un sistema distribuido | |
| US8275001B1 (en) | Systems and methods for synchronizing backup receivers to network clocks | |
| US20090189648A1 (en) | Clock Signal Recovery Device and Method for Recovering Clock Signals | |
| ATE413029T1 (de) | Synchronisation von takten über mehrerepaketnetzwerke hinweg | |
| JP3808849B2 (ja) | クロック信号再生回路とクロック復元フィルタ回路 | |
| RU2011135320A (ru) | Способ передачи и приема тактового сигнала и устройство для передачи тактового сигнала | |
| BRPI0904222A2 (pt) | método para o processamento de um fluxo de pacotes multiplexados que transportam dados de multimìdia de acordo com um formato do tipo mpeg-2 | |
| JPH04335718A (ja) | ビタビ復号器 | |
| JP4477486B2 (ja) | Ｔｄｍａ通信装置 | |
| JPS6359621B2 (es) | ||
| JP2016072842A (ja) | 時分割多重用信号送信装置、時分割多重信号受信装置及び時分割多重信号伝送システム | |
| US11849416B1 (en) | Methods and systems for coordinating nodes in a mesh network |