ES2275116T3 - Sistema y metodo para medir el retardo de transmision entre puentes. - Google Patents
Sistema y metodo para medir el retardo de transmision entre puentes. Download PDFInfo
- Publication number
- ES2275116T3 ES2275116T3 ES03760838T ES03760838T ES2275116T3 ES 2275116 T3 ES2275116 T3 ES 2275116T3 ES 03760838 T ES03760838 T ES 03760838T ES 03760838 T ES03760838 T ES 03760838T ES 2275116 T3 ES2275116 T3 ES 2275116T3
- Authority
- ES
- Spain
- Prior art keywords
- package
- interval
- asynchronous transaction
- acknowledgment
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 title claims description 21
- 238000000034 method Methods 0.000 title claims description 17
- 230000004044 response Effects 0.000 claims abstract description 6
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 230000007704 transition Effects 0.000 claims description 8
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 230000001934 delay Effects 0.000 abstract description 11
- 238000012545 processing Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 230000015654 memory Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000000926 separation method Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000000543 intermediate Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
- H04L12/6418—Hybrid transport
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
- H04L43/0852—Delays
- H04L43/0864—Round trip delays
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/50—Testing arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/13—Flow control; Congestion control in a LAN segment, e.g. ring or bus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/28—Flow control; Congestion control in relation to timing considerations
- H04L47/283—Flow control; Congestion control in relation to timing considerations in response to processing delays, e.g. caused by jitter or round trip time [RTT]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/10—Active monitoring, e.g. heartbeat, ping or trace-route
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/10—Active monitoring, e.g. heartbeat, ping or trace-route
- H04L43/106—Active monitoring, e.g. heartbeat, ping or trace-route using time related information in packets, e.g. by adding timestamps
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Environmental & Geological Engineering (AREA)
- Information Transfer Systems (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Debugging And Monitoring (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Sistema para determinar un retardo de transmisión que comprende: - un controlador(104) dentro de un primer dispositivo (101) acoplado mediante un bus (103)de serie del estándar IEEE 1394 a un segundo dispositivo (102), en el que el controlador (104) está dispuesto para determinar el retardo de transmisión entre los dispositivos (101, 102) primero y segundo: - empleando un intervalo entre un paquete de petición de transacción asíncrona y un paquete de acuse de recibo de reacción sobre una base oportunista siempre que se inicie una transacción asíncrona en el bus (103) de serie; y - siempre que transcurra un intervalo predeterminado sin una transacción asíncrona en el bus, iniciando un paquete de petición de transacción asíncrona y empleando un intervalo entre el paquete iniciado y el paquete de acuse de recibo de reacción correspondiente.
Description
Sistema y método para medir el retardo de
transmisión entre puentes 1394.
La presente invención se dirige, en general, a
la temporización de buses de serie y, más específicamente, a
determinar los retardos de buses asociados con comunicaciones de
datos a través de un bus de serie 1394 del IEEE.
El estándar del Instituto de ingenieros
eléctricos y electrónicos (IEEE) 1934 (al que se hace referencia a
menudo como "Firewire") es un estándar para bus de serie
desarrollado como una alternativa asequible a los buses paralelos
que están limitados a una zona física pequeña no tiene un soporte de
enchufar y listo (plug and play) y no soporta las aplicaciones
isócronas. El estándar es similar al estándar del bus de serie
universal (USB) disponible en la mayoría de los ordenadores
personales actuales en el sentido de que muchos dispositivos
conectados a través de USB podrían conectarse alternativamente a
través del IEEE 1394. Si lo soporta, el IEEE 1394 podría aumentar
las tasas de transferencia, soportando velocidades de transferencia
de hasta 400 mega bits por segundo (Mb/s) o superiores para
dispositivos tales como unidades de disco duro, grabadores de video
de movimiento, mezcladores de sonido y similares. Otras
características ventajosas, tales como un espacio de dirección
teórico de 16 exabytes, la conexión de hasta 1024 buses con hasta 64
dispositivos en cada caso a un único ordenador, y el soporte de
mecanismos de escalabilidad tales como la capacidad para instalar o
sustituir componentes sin detener o alterar el funcionamiento normal
del ordenador (hot swapping) y la detección automática o
descubrimiento automático de dispositivos conectados/desconectados
hacen del IEEE 1394 un estándar versátil.
Para usar cables más largos de lo especificado
por el estándar, o para permitir que las capas físicas tengan
retardos más largos (por ejemplo retardos de separación (gap) de
arbitraje) que los máximos permitidos por la capa física, es
necesario un mecanismo de temporización para determinar, por
ejemplo, el número de separaciones de arbitraje del bus. Existe por
tanto una necesidad en la técnica de un mecanismo de temporización
preciso para evaluar los retardos del bus del estándar 1394. Las
solicitudes europeas EP-A-0 938 218
y EP-A-1 206 067 describen la
determinación de la temporización en la técnica anterior.
Para tratar las deficiencias discutidas
anteriormente de la técnica anterior, un objeto primordial de la
presente invención es proporcionar, para usar en las
determinaciones de la temporización para sistemas o redes IEEE
1934.1, la determinación de los retardos de temporización a partir
de una petición de transacción asíncrona y una respuesta de acuse
de recibo de reacción en lugar de una transacción de bus
estrictamente especializada tal como el comando ping y la
autoidentificación. Por tanto, la temporización puede determinarse a
partir de las transacciones asíncronas que tienen lugar para otros
fines (por ejemplo, una lectura o escritura) o iniciarse con el fin
de determinar la temporización.
Lo anterior ha explicado muy a grandes rasgos
las características y ventajas técnicas de la presente invención de
manera que los expertos en la técnica puedan entender mejor la
descripción detallada de la invención que sigue. Las
características y ventajas adicionales de la invención se
describirán de aquí en adelante y forman el objeto de las
reivindicaciones de la invención. Aquellos expertos en la técnica
apreciarán que pueden usar fácilmente la concepción y la
realización específica descrita como una base para modificar o
diseñar otras estructuras para llevar a cabo los mismos propósitos
de la presente invención. Aquellos expertos en la técnica se darán
cuenta de que las construcciones equivalentes de este tipo no se
desvían del alcance de la invención tal como está definido en las
reivindicaciones adjuntas.
Antes de emprender la descripción detallada de
la invención más adelante puede ser ventajoso exponer las
definiciones de determinadas palabras o frases empleadas a lo largo
de todo este documento de patente: los términos "incluir" y
"comprender", así como los derivados de los mismos significan
incluir sin limitar; el término "o" incluye y quiere decir
y/o; las frases "asociado a" y "asociado al mismo", así
como los derivados de las mismas pueden incluir, incluirse en,
interconectarse a, contener, estar incluido en, conectarse a o con,
acoplarse a o con, poder comunicar con, actuar conjuntamente con,
intercalar, yuxtaponer, estar próximo a, estar unido a o con,
tener, tener la propiedad de, o similares; y el término
"controlador" significa cualquier dispositivo, sistema o parte
del mismo que controla al menos una operación, estando implementado
dicho dispositivo ya sea en hardware, firmware, software o
alguna combinación de al menos dos de los mismos. Debería
mencionarse que la funcionalidad asociada a cualquier controlador
particular puede centralizarse o distribuirse ya sea localmente o
remotamente. Se proporcionan definiciones para determinadas
palabras y frases a lo largo de todo este documento de patente, y
aquellos expertos comunes en la técnica entenderán que tales
definiciones se aplican en muchos, si no en la mayoría de, ejemplos
de usos anteriores y futuros de tales palabras y frases
definidas.
Para una comprensión más completa de la presente
invención, y de las ventajas de la misma, ahora se hace referencia
a las siguientes descripciones tomadas conjuntamente con los dibujos
acompañantes en los que los mismos números designan a los mismos
objetos, y en los que:
la figura 1 describe una red y/o sistema de
procesamiento de datos que incluye un bus de serie en el que los
retardos de transmisión se determinan según una realización de la
invención;
la figura 2 es un diagrama de temporización que
ilustra la determinaciones del retardo de transmisión de bus de
serie en una red y/o sistema de procesamiento de datos según una
realización de la presente invención, y
la figura 3 es un diagrama de flujo de alto
nivel de un proceso de determinación de un retardo de transmisión
de bus de serie en la red y/o sistema de procesamiento de datos
según una realización de la presente invención.
Las figuras 1 a 3, explicadas a continuación, y
las diversas realizaciones utilizadas para describir los principios
de la presente invención en este documento de patente son solamente
a modo de ejemplo y no deberían interpretarse de ninguna manera
para limitar el alcance de la invención. Aquellos expertos en la
técnica entenderán que los principios de la presente invención
pueden implementarse en cualquier dispositivo dispuesto de manera
adecuada.
La figura 1 describe una red y/o sistema de
procesamiento de datos que incluye un bus de serie en el que los
retardos de transmisión se determinan según una realización de la
presente invención. El sistema 100 de procesamiento de datos
incluye un primer dispositivo 101, tal como un ordenador personal o
similar, y un segundo dispositivo 102 que puede ser otro ordenador
personal o un periférico tal como una unidad de disco duro o una
unidad de lectura/escritura de disco compacto, una cámara digital o
similar. Los dispositivos 101 y 102 están acoplados de manera
comunicativa a un bus 103 de serie que generalmente se ajusta al
estándar IEEE 1394a-2000. Opcionalmente, el
dispositivo 101 (o dispositivo 102) puede incluir un controlador 104
de puente para permitir al dispositivo 101 comunicarse a través de
otro bus IEEE 1394a-2000 (no mostrado). Cada
dispositivo 101 y 102 incluye tanto capas físicas (PHY) como de
enlace (LINK) de acuerdo con el estándar
IEEE-1394a-2000. El controlador 104
en el dispositivo 101 también puede incluir capas físicas y de
enlace separadas y que funcionan de manera independiente, acopladas
mediante una lógica de encaminamiento o de interconexión (glue
logic) para la comunicación a través tanto del bus 103 como del
otro bus IEEE 1394a-2000 descrito anteriormente.
Aquellos expertos en la técnica reconocerán que
en las figuras no se muestra o en la presente memoria no se
describe la construcción y el funcionamiento completo del sistema
100 de procesamiento de datos. En su lugar solamente se muestra y
se describe en la presente memoria la parte del sistema que es única
de la presente invención o necesaria para un entendimiento de la
presente invención. El resto del sistema puede construirse y
funcionar según la técnica conocida.
Adicionalmente, aunque en los dibujos se
muestran como directamente conectados, los dispositivos 101 y 102
pueden conectarse alternativamente a través de uno o más nodos
intermedios acoplados al bus 103 de serie.
Los dispositivos 101 y 102 se comunican a través
del bus 103 de serie. Una técnica propuesta para determinar los
retardos de transmisión para las comunicaciones a través del bus 103
implica hacer que el controlador 104 de puente dentro del
dispositivo 101 emita un paquete "ping" de capa física que
ordena a la capa física del dispositivo 102 responder con un
paquete (SID) de autoidentificación. La capa de enlace dentro del
controlador 104 de puente cronometra la longitud de tiempo durante
la cual el bus 103 permanece en estado inactivo, es decir, el
retardo desde que se envía la transición al final de los datos del
paquete "ping" hasta el prefijo de la transición al comienzo
de los datos del paquete de respuesta de autoidentificación. Esta
información permite la determinación de la temporización en el peor
de los casos para un canal de transmisión para fijar el número de
separaciones para optimizar el bus 103.
En la presente invención, más que emplear un
paquete "ping" y la respuesta de autoidentificación, se emplean
una petición de transacción asíncrona y la respuesta (ACK) de acuse
de recibo. El retardo desde la transmisión de la transición al fin
de los datos de la petición de transacción asíncrona hasta la
recepción del prefijo de transición al comienzo de los datos del
paquete de acuse de recibo de reacción se mide para determinar el
retardo de transmisión del bus de serie. Si la petición de
transacción asíncrona se transmite solamente con el fin de
determinar los retardos de temporización, se emplea preferiblemente
una petición de lectura ya que las peticiones de escritura pueden
producir efectos laterales no deseados. Sin embargo, en la presente
invención no necesitan emplearse ciclos de bus para determinar la
temporización del bus como con el método de ping propuesto. El
retardo de temporización puede determinarse en la presente invención
en conexión con cualquier transacción asíncrona (por ejemplo,
lectura o escritura). Adicionalmente, la temporización puede
determinarse opcionalmente de manera rutinaria con cada transacción
asíncrona.
La figura 2 es un diagrama de temporización que
ilustra la determinación del retardo de transmisión del bus de
serie en una red y/o sistema de procesamiento de datos según una
realización de la presente invención. El retardo desde la
transmisión de una petición de transacción asíncrona desde un primer
dispositivo hasta la recepción de una respuesta de acuse de recibo
desde un segundo dispositivo puede medirse fácilmente por la lógica
dentro de la capa física del primer dispositivo.
La figura 3 es un diagrama de flujo de alto
nivel para un proceso para determinar el retardo de transmisión del
bus de serie en una red y/o sistema de procesamiento de datos según
una realización de la presente invención. El proceso 300 comienza
con el inicio de una determinación de la temporización (etapa 301).
Se transmite una petición de transacción asíncrona (por ejemplo
lectura o escritura) (etapa 302). Al recibir un paquete de acuse de
recibo de reacción (etapa 303) se determina el intervalo
transcurrido (etapa 304). El proceso entonces se vuelve inactivo
hasta que se inicia otra determinación de temporización.
Tal como se ha observado anteriormente, los
retardos de temporización puede determinarse sobre una base
oportunista siempre que tengan lugar transacciones asíncronas. Por
consiguiente, las transacciones de bus pueden monitorizarse para
transacciones asíncronas adecuadas. Además, siempre que transcurra
un intervalo de tiempo predeterminado sin una transacción asíncrona
en el bus, la temporización puede determinarse mediante una
transacción asíncrona iniciada con ese propósito.
La presente invención permite la determinación
de la temporización para los sistemas y redes del IEEE
1394-2000 sin requerir necesariamente una
transacción de bus solamente con ese propósito. La temporización
puede emplearse entonces para optimizar el bus. Por ejemplo, los
intervalos de temporización determinados pueden emplearse para
fijar el número de separaciones de arbitraje del bus.
Es importante observar que aunque la presente
invención se ha descrito en el contexto de un sistema totalmente
funcional, aquellos expertos en la técnica apreciarán que al menos
partes del mecanismo de la presente invención pueden distribuirse
en la forma de un medio utilizable en máquinas que contenga
instrucciones en una variedad de formas, y que la presente
invención se aplica igualmente independientemente del tipo
particular de medio de la señal portadora utilizado para llevar a
cabo efectivamente la distribución. Los ejemplos de medios
utilizables en máquinas incluyen: medios de tipo no volátil, que
incrustan datos directamente en el código del programa
(hard-coded) tales como memorias de sólo lectura
(ROM) o memorias de sólo lectura que pueden borrarse, eléctricamente
programables (EEPROM), medios de tipo grabable tales como
disquetes, unidades de disco duro y memorias de sólo lectura de
disco compacto (CD-ROM) o discos versátiles
digitales (DVD) y medios de tipo transmisión tales como enlaces de
comunicación digitales y analógicos.
Aunque la presente invención se ha descrito
detalladamente, aquellos expertos en la técnica entenderán que
pueden realizarse diversos cambios, sustituciones, variaciones,
ampliaciones, matices, gradaciones, abreviaciones, alteraciones,
revisiones, mejoras y derivados de la invención descrita en la
presente memoria sin desviarse del alcance de la invención tal como
se define en las reivindicaciones adjuntas.
Claims (13)
1. Sistema para determinar un retardo de
transmisión que comprende:
- -
- un controlador(104) dentro de un primer dispositivo (101) acoplado mediante un bus (103)de serie del estándar IEEE 1394 a un segundo dispositivo (102), en el que el controlador (104) está dispuesto para determinar el retardo de transmisión entre los dispositivos (101, 102) primero y segundo:
- -
- empleando un intervalo entre un paquete de petición de transacción asíncrona y un paquete de acuse de recibo de reacción sobre una base oportunista siempre que se inicie una transacción asíncrona en el bus (103) de serie; y
- -
- siempre que transcurra un intervalo predeterminado sin una transacción asíncrona en el bus, iniciando un paquete de petición de transacción asíncrona y empleando un intervalo entre el paquete iniciado y el paquete de acuse de recibo de reacción correspondiente.
2. Sistema según la reivindicación 1, en el que
el intervalo entre un paquete de petición de transacción asíncrona
y un paquete de acuse de recibo de reacción es un retardo de la
transmisión de una transición al final de los datos del paquete de
petición de transacción asíncrona hasta la recepción del prefijo de
la transición al comienzo de los datos del paquete de acuse de
recibo de reacción.
3. Sistema según la reivindicación 1, en el que
el controlador (104) mide el intervalo.
4. Sistema según la reivindicación 1, en el que
los dispositivos (101, 102) primero y segundo son ordenadores.
5. Sistema según la reivindicación 4, en el que
los dispositivos (101, 102) primero y segundo están acoplados a
través de nodos intermediarios en el bus (103) de serie del estándar
IEEE 1394.
6. Sistema según la reivindicación 1, en el que
el primer dispositivo (101) es un ordenador y el segundo
dispositivo (102) es un periférico.
7. Sistema según la reivindicación 1, en el que
el controlador (104) calcular el intervalo desde la petición de
transacción asíncrona y los paquetes de acuse de recibo de
reacción.
8. Método para determinar el retardo de
transmisión entre dispositivos (101, 102) primero y segundo
acoplados mediante un bus (103)de serie del estándar IEEE
1394, comprendiendo el método:
- -
- el empleo de un intervalo entre un paquete de petición de transacción asíncrona y un paquete de acuse de recibo de reacción sobre una base oportunista siempre que se inicie una transacción asíncrona en el bus (103) de serie; y
- -
- siempre que transcurra un intervalo predeterminado sin una transacción asíncrona en el bus, iniciando un paquete de petición de transacción asíncrona y empleando un intervalo entre el paquete iniciado y el paquete de acuse de recibo de reacción correspondiente.
9. Método según la reivindicación 8, que
comprende adicionalmente determinar el intervalo entre un paquete
de petición de transacción asíncrona y un paquete de acuse de recibo
de reacción midiendo un retardo desde la transmisión de una
transición al final de los datos del paquete de petición de
transacción asíncrona hasta la recepción del prefijo de la
transición al comienzo de los datos del paquete de acuse de recibo
de reacción.
10. Método según la reivindicación 8, que
comprende adicionalmente medir el intervalo.
11. Método según la reivindicación 8, que
comprende adicionalmente determinar un retardo de transmisión entre
dos ordenadores.
12. Método según la reivindicación 8, que
comprende adicionalmente determinar un retardo de transmisión entre
dos ordenadores acoplados a través de nodos intermediarios en el bus
(103) de serie del estándar IEEE 1394.
13. Método según la reivindicación 8, que
comprende adicionalmente determinar un retardo de transmisión entre
un ordenador y un periférico.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/179,317 US7225286B2 (en) | 2002-06-24 | 2002-06-24 | Method to measure transmission delay between 1394 bridges |
| US179317 | 2002-06-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2275116T3 true ES2275116T3 (es) | 2007-06-01 |
Family
ID=29734880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES03760838T Expired - Lifetime ES2275116T3 (es) | 2002-06-24 | 2003-06-12 | Sistema y metodo para medir el retardo de transmision entre puentes. |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US7225286B2 (es) |
| EP (1) | EP1518356B1 (es) |
| JP (1) | JP2005531194A (es) |
| CN (1) | CN1663177A (es) |
| AT (1) | ATE346438T1 (es) |
| AU (1) | AU2003242907A1 (es) |
| DE (1) | DE60309870T2 (es) |
| ES (1) | ES2275116T3 (es) |
| WO (1) | WO2004002065A1 (es) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6985977B2 (en) * | 2002-08-30 | 2006-01-10 | National Instruments Corporation | System and method for transferring data over a communication medium using double-buffering |
| US7308517B1 (en) | 2003-12-29 | 2007-12-11 | Apple Inc. | Gap count analysis for a high speed serialized bus |
| JP4273973B2 (ja) * | 2004-01-15 | 2009-06-03 | ソニー株式会社 | 情報通信システム、送信装置及び送信方法、並びにコンピュータ・プログラム |
| US20060168379A1 (en) * | 2004-12-13 | 2006-07-27 | Tim Frodsham | Method, system, and apparatus for link latency management |
| KR100855968B1 (ko) * | 2007-01-05 | 2008-09-02 | 삼성전자주식회사 | 트라이 스테이트 양방향 버스의 전달지연을 보상하는 방법및 이를 이용하는 반도체 장치 |
| US7992045B2 (en) * | 2008-12-02 | 2011-08-02 | Computer Associates Think, Inc. | Identifying and monitoring asynchronous transactions |
| JP5604799B2 (ja) * | 2009-03-06 | 2014-10-15 | 日本電気株式会社 | フォールトトレラントコンピュータ |
| CN101788947B (zh) * | 2010-02-09 | 2012-10-17 | 华为技术有限公司 | 系统总线的监测方法、系统总线监测器及片上系统 |
| CN102096708B (zh) * | 2011-01-17 | 2013-01-02 | 中国工商银行股份有限公司 | 基于数据库实现联机事务异步处理的装置及方法 |
| US9063669B2 (en) * | 2013-04-09 | 2015-06-23 | International Business Machines Corporation | Self-detecting storage bottleneck while handling sequential I/O operations |
| KR20200141052A (ko) | 2018-04-05 | 2020-12-17 | 젠더 그룹 인터내셔널 아게 | 운송수단용 교환기 요소 및 이러한 교환기 요소가 구비된 운송수단 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5802057A (en) * | 1995-12-01 | 1998-09-01 | Apple Computer, Inc. | Fly-by serial bus arbitration |
| US5991304A (en) * | 1998-02-13 | 1999-11-23 | Intel Corporation | Method and apparatus for minimizing asynchronous transmit FIFO under-run and receive FIFO over-run conditions |
| US6690648B2 (en) | 1998-02-24 | 2004-02-10 | Canon Kabushiki Kaisha | Data communication apparatus, method, and system utilizing reception capability information of a destination node |
| US6212171B1 (en) * | 1998-06-22 | 2001-04-03 | Intel Corporation | Method and apparatus for gap count determination |
| US6321264B1 (en) * | 1998-08-28 | 2001-11-20 | 3Com Corporation | Network-performance statistics using end-node computer systems |
| US6289406B1 (en) * | 1998-11-06 | 2001-09-11 | Vlsi Technology, Inc. | Optimizing the performance of asynchronous bus bridges with dynamic transactions |
| US6728809B1 (en) * | 1999-09-09 | 2004-04-27 | Matsushita Electric Industrial Co., Ltd. | Time-out control apparatus, terminal unit, time-out control system and time-out procedure |
| US7035214B1 (en) * | 1999-09-28 | 2006-04-25 | Nortel Networks Limited | System and method for a negative acknowledgement-based transmission control protocol |
| US7058020B2 (en) * | 2000-05-18 | 2006-06-06 | Brix Networks, Inc. | Hardware time stamping and registration of packetized data method and system |
| JP2002009796A (ja) * | 2000-06-26 | 2002-01-11 | Sony Corp | データ転送システム及びデータ転送管理装置並びにデータ転送方法 |
| EP1206067A1 (en) * | 2000-11-06 | 2002-05-15 | Agilent Technologies, Inc. (a Delaware corporation) | Method of and apparatus for network measurement |
| JP4097891B2 (ja) * | 2000-11-27 | 2008-06-11 | 三菱電機株式会社 | Ｉｅｅｅ１３９４を用いた同期システム |
| JP2004522339A (ja) * | 2001-03-06 | 2004-07-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 多数のステーションを有するネットワーク内にて、最悪のケースのギャップカウント値を決定するシステム、方法、及び、測定ノード |
| FR2822005B1 (fr) * | 2001-03-12 | 2003-06-13 | Canon Kk | Transmission de transaction asynchrone a duree de vie limitee |
-
2002
- 2002-06-24 US US10/179,317 patent/US7225286B2/en not_active Expired - Fee Related
-
2003
- 2003-06-12 EP EP03760838A patent/EP1518356B1/en not_active Expired - Lifetime
- 2003-06-12 CN CN038147408A patent/CN1663177A/zh active Pending
- 2003-06-12 WO PCT/IB2003/002774 patent/WO2004002065A1/en not_active Ceased
- 2003-06-12 ES ES03760838T patent/ES2275116T3/es not_active Expired - Lifetime
- 2003-06-12 AT AT03760838T patent/ATE346438T1/de not_active IP Right Cessation
- 2003-06-12 AU AU2003242907A patent/AU2003242907A1/en not_active Abandoned
- 2003-06-12 DE DE60309870T patent/DE60309870T2/de not_active Expired - Fee Related
- 2003-06-12 JP JP2004515368A patent/JP2005531194A/ja not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP1518356B1 (en) | 2006-11-22 |
| DE60309870T2 (de) | 2007-10-18 |
| JP2005531194A (ja) | 2005-10-13 |
| WO2004002065A1 (en) | 2003-12-31 |
| ATE346438T1 (de) | 2006-12-15 |
| CN1663177A (zh) | 2005-08-31 |
| EP1518356A1 (en) | 2005-03-30 |
| US7225286B2 (en) | 2007-05-29 |
| US20030236938A1 (en) | 2003-12-25 |
| DE60309870D1 (de) | 2007-01-04 |
| AU2003242907A1 (en) | 2004-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2275116T3 (es) | Sistema y metodo para medir el retardo de transmision entre puentes. | |
| KR100633828B1 (ko) | 프리페치 길이보다 짧은 버스트 길이를 갖는 메모리 시스템 | |
| US9015384B2 (en) | Methods and apparatus for transporting data through network tunnels | |
| KR100611505B1 (ko) | 동적 온도 모니터링이 가능한 메모리 모듈 및 메모리모듈의 동작 방법 | |
| CN102576700A (zh) | 在适于堆叠的集成电路中使用间断式硅过孔 | |
| US7831742B2 (en) | Method and device for enumeration | |
| US8938578B2 (en) | Memory device with multi-mode deserializer | |
| JP2006195871A (ja) | 通信装置、電子機器、及び画像形成装置 | |
| JP4928732B2 (ja) | データ転送システム及び電子機器 | |
| JP2009266119A (ja) | ストレージ装置及びデータ転送方法 | |
| WO2010061420A1 (en) | Storage system provided with function for detecting write completion | |
| CN101484885B (zh) | 协商通信速度的方法和设备 | |
| JP2006201909A (ja) | データ転送システム及び電子機器 | |
| JP2006211532A (ja) | 通信デバイス、データ転送システム及び電子機器 | |
| CN105487995B (zh) | 扩展主机控制器和其操作方法 | |
| KR20080097482A (ko) | 어드레스 채널 상에서의 보조 기록들 | |
| KR20050022003A (ko) | 1394 브리지 사이의 송신 지연 측정 방법 | |
| JP4603336B2 (ja) | データ転送システム、画像形成システム及びデータ転送方法 | |
| KR100619353B1 (ko) | 이중 데이터 송신이 가능한 ｉ2ｃ 버스 제어 시스템 | |
| JP2005346629A (ja) | 画像処理装置 | |
| KR100605903B1 (ko) | 데이터 전송 제어장치 및 방법 | |
| US20060104132A1 (en) | Semiconductor memory system and method for the transfer of write and read data signals in a semiconductor memory system | |
| KR100882327B1 (ko) | 개선된 인터페이스 | |
| TWI381174B (zh) | 新世代周邊連接介面的測試系統及其測試方法 | |
| JP4824422B2 (ja) | 制御装置、画像処理システムおよびデータ転送経路切替方法 |