JP2006211532A - 通信デバイス、データ転送システム及び電子機器 - Google Patents
通信デバイス、データ転送システム及び電子機器 Download PDFInfo
- Publication number
- JP2006211532A JP2006211532A JP2005023687A JP2005023687A JP2006211532A JP 2006211532 A JP2006211532 A JP 2006211532A JP 2005023687 A JP2005023687 A JP 2005023687A JP 2005023687 A JP2005023687 A JP 2005023687A JP 2006211532 A JP2006211532 A JP 2006211532A
- Authority
- JP
- Japan
- Prior art keywords
- communication device
- tree structure
- data
- communication
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/26—Route discovery packet
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Information Transfer Systems (AREA)
Abstract
【解決手段】 Root Complex12は、Search Message21をツリー構造の下位に向けてブロードキャストする。Search Message21は、これを受信したポート15において、Search Message21であることを確認すると、そのポート15に関する所定情報、具体的にはデバイス番号22などを当該Search Message21のデータペイロード部分に付加して、ツリー構造の下位に向けて送信する。End Point14においてSearch Message21を受信すると、End Point14はRoot Complex12に向けてReply Message23を返信する。Reply Message23には、End Point14が受信したSearch Message21に付加されている各デバイス番号22が添付される。
【選択図】 図17
Description
まず、本実施の形態は高速シリアルバスの一つであるPCI Express(登録商標)を利用するものであり、本実施の形態の前提として当該PCI Express規格の概要について、非特許文献1の一部抜粋により説明する。ここに、高速シリアルバスとは、1本の伝送路を用いてシリアル(直列)伝送により高速(100Mbps程度以上)にデータをやり取りすることができるインターフェイスを意味する。
A.ポート(Port)/レーン(Lane)/リンク(Link)
図4に物理層の構造を示す。ポートは、物理的には同一半導体内にあり、リンクを形成するトランスミッタ/レシーバの集合で、論理的にはコンポーネント間を1対1で接続(ポイント・ツー・ポイント)するインターフェイスを意味する。転送レートは、例えば片方向2.5Gbpsとされている(将来的には、5Gbpsや10Gbpsが想定されている)。レーンは、例えば0.8Vの差動信号ペアのセットで、送信側の信号ペア(2本)、受信側の信号ペア(2本)からなる。リンクは、2つのポートとその間を結ぶレーンの集まりであり、コンポーネント間のデュアルシンプレックス通信バスである。「xNリンク」はN本のレーンから構成され、現在の規格では、N=1,2,4,8,16,32が定義されている。図示例は、x4リンク例である。例えば、図5に示すように、デバイスA,B間を結ぶこのレーン幅Nを可変することにより、スケーラブルなバンド幅を構成することが可能となる。
ルートコンプレックス112は、I/O構造の最上位に位置し、CPUやメモリサブシステムをI/Oに接続する。ブロック図などでは、図3に示すように、「メモリハブ」と記述されることが多い。ルートコンプレックス112(又は、124)は、1つ以上のPCI Expressポート(ルートポート)(図2中では、ルートコンプレックス112中の四角で示す)を持ち、各々のポートは独立したI/O階層ドメインを形成する。I/O階層ドメインは、単純なエンドポイントである場合(例えば、図2中のエンドポイント115a側の例)や、多数のスイッチやエンドポイントから形成される場合(例えば、図2中のエンドポイント115bやスイッチ117b,115c側の例)がある。
エンドポイント115は、タイプ00hのコンフィグレーション空間ヘッダを持つデバイス(具体的には、ブリッジ以外のデバイス)で、レガシーエンドポイントとPCI Expressエンドポイントとに分けられる。両者の大きな違いは、PCI ExpressエンドポイントはBAR(ベースアドレスレジスタ)で基本的にI/Oポートリソースを要求せず、このためI/Oリクエストを要求しない。また、PCI Expressエンドポイントは、ロックリクエストもサポートしていない。
スイッチ117(又は、134)は、2つ以上のポートを結合し、ポート間でのパケットルーティングを行う。コンフィグレーションソフトウェアからは、当該スイッチは、図6に示すように、仮想PCI-PCIブリッジ141の集合体として認識される。図中、両矢印はPCI Expressリンク114(又は、126)を示し、142a〜142dはポートを示す。このうち、ポート142aはルートコンプレックスに近い方のアップストリームポートであり、ポート142b〜142dはルートコンプレックスから遠い方のダウンストリームポートである。
PCI ExpressからPCI/PCI-Xへの接続を提供する。これにより、既存のPCI/PCI-XデバイスをPCI Expressシステム上で使用することができる。
従来のPCIのアーキテクチャは、図7(a)に示すように、プロトコルとシグナリングが密接に関連する構造であり階層という考え方はなかったが、PCI Expressでは、図7(b)に示すように、一般的な通信プロトコルやInfiniBandのように、独立した階層構造とされ、各層に分けて仕様が定義されている。即ち、最上位のソフトウェア151、最下位の機構(メカニカル)部152間に、トランザクション層153、データリンク層154、物理層155を持つ構造とされている。これにより、各層のモジュール性が確保され、スケーラビリティを持たせることやモジュールの再利用が可能となる。例えば、新たな信号コーディング方式や伝送媒体を採用する場合、物理層を変更するだけでデータリンク層やトランザクション層は変更せずに対応できる。
トランザクション層153は、最上位に位置し、トランザクションレイヤパケット(TLP)の組み立て、分解機能を持つ。トランザクションレイヤパケット(TLP)は、リード/ライト、各種イベントといったトランザクションの伝達に用いられる。また、トランザクション層153は、トランザクションレイヤパケット(TLP)のためのクレジットを用いたフロー制御を行う。各層153〜155におけるトランザクションレイヤパケット(TLP)の概要を図9に示す(詳細は、後述する)。
データリンク層154の主な役割は、エラー検出/訂正(再送)によりトランザクションレイヤパケット(TLP)のデータ完全性を保証することと、リンク管理である。データリンク層154間では、リンク管理やフロー制御のためのパケットのやり取りを行う。このパケットは、トランザクションレイヤパケット(TLP)と区別するために、データリンクレイヤパケット(DLLP)と呼ばれる。
物理層155は、ドライバ、入力バッファ、パラレル−シリアル/シリアル−パラレル変換器、PLL、インピーダンス整合回路といったインターフェイス動作に必要な回路を含んでいる。また、論理的な機能としてインターフェイスの初期化・保守の機能を持つ。物理層155は、データリンク層154/トランザクション層153を実際のリンクで使用される信号技術から独立させる役目も持っている。
PCI Expressは、従来のPCIと同様にコンフィグレーション空間を持つが、その大きさは従来のPCIが256バイトであるのに対して、図10に示すように、4096バイトへと拡張されている。これにより、多数のデバイス固有レジスタセットを必要とするデバイス(ホストブリッジなど)に対しても、将来的に十分な空間が確保されている。PCI Expressでは、コンフィグレーション空間へのアクセスは、フラットなメモリ空間へのアクセス(コンフィグレーションリード/ライト)で行われ、バス/デバイス/機能/レジスタ番号はメモリアドレスにマップされている。
PCI Express のアーキテクチャの中心となっているトランザクション層153、データリンク層154、物理層155について、各々詳細に説明する。
トランザクション層153の主な役割は、前述したように、上位のソフトウェア層151と下位のデータリンク層154との間でトランザクションレイヤパケット(TLP)の組み立てと分解を行うことである。
PCI Expressでは、従来のPCIでサポートされていたメモリ空間(メモリ空間とのデータ転送用)、I/O空間(I/O空間とのデータ転送用)、コンフィグレーション空間(デバイスのコンフィグレーションとセットアップ用)に加えて、メッセージ空間(PCI Expressデバイス間のインバンドでのイベント通知や一般的なメッセージ送信(交換)用…割り込み要求や確認は、メッセージを「仮想ワイヤ」として使用することにより伝達される)が追加され、4つのアドレス空間が定義されている。各々の空間に対してトランザクションタイプが定義されている(メモリ空間、I/O空間、コンフィグレーション空間は、リード/ライト、メッセージ空間は基本(ベンダ定義含む))。
PCI Expressは、パケット単位で通信を行う。図9に示したトランザクションレイヤパケット(TLP)のフォーマットにおいて、ヘッダのヘッダ長は3DW(DWはダブルワードの略;合計12バイト)又は4DW(16バイト)で、トランザクションレイヤパケット(TLP)のフォーマット(ヘッダ長とペイロードの有無)、トランザクションタイプ、トラフィッククラス(TC)、アトリビュートやペイロード長などの情報が含まれる。パケット内の最大ペイロード長は1024DW(4096バイト)である。
上位のソフトウェアは、トラフィッククラス(TC)を使用することによりトラフィックの差別化(優先度をつける)を行うことができる。例えば、映像データをネットワークのデータよりも優先して転送する、といったことが可能となる。トラフィッククラス(TC)はTC0からTC7まで8つある。
受信バッファのオーバーフローを避け、伝送順序を確立するためにフロー制御(FC:Flow Control)が行われる。フロー制御は、リンク間のポイントツーポイントで行われ、エンドツーエンドではない。従って、フロー制御により最終的な相手(コンプリータ)にパケットが届いたことを確認することはできない。
データリンク層154の主な役割は、前述したように、リンク上の2つのコンポーネント間での信頼性の高いトランザクションレイヤパケット(TLP)交換機能を提供することである。
トランザクション層153から受け取ったトランザクションレイヤパケット(TLP)に対しては、先頭に2バイトのシーケンス番号、末尾に4バイトのリンクCRC(LCRC)を付加して、物理層155に渡す(図9参照)。トランザクションレイヤパケット(TLP)は、リトライバッファに保管され、相手から受信確認(ACK)が届くまで再送される。トランザクションレイヤパケット(TLP)の送信に失敗が続いた場合は、リンク異常であると判断して物理層155に対してリンクの再トレーニングを要求する。リンクのトレーニングが失敗した場合、データリンク層154の状態はインアクティブに遷移する。
データリンク層154が生成するパケットは、データリンクレイヤパケット(DLLP)と呼ばれ、データリンク層154間でやり取りされる。データリンクレイヤパケット(DLLP)には、
・Ack/Nak:TLPの受信確認、リトライ(再送)
・InitFC1/InitFC2/UpdateFC:フロー制御の初期化とアップデート
・電源管理のためのDLLP
なる種類がある。
図8中に示す物理層155の論理サブブロック156での主な役割は、データリンク層154から受け取ったパケットを電気サブブロック157で送信できる形式に変換することである。また、物理層155を制御/管理する機能も有する。
PCI Expressは、連続した“0”や“1”が続かないように(長い期間、クロス・ポイントが存在しない状態が続かないようにするため)、データ符号化に8B/10B変換を用いる。変換されたデータは、図13中に示すように、シリアル変換され、LSBからレーン上に送信される。ここに、レーンが複数ある場合は(図13はx4リンクの場合を例示している)、符号化の前にデータがバイト単位で各レーンに割り振られる。この場合、一見パラレルバスのようにみえるが、レーン毎に独立した転送を行うので、パラレルバスで問題となるスキューが大幅に緩和される。
リンクの消費電力を低く抑えるために、図14に示すように、L0/L0s/L1/L2というリンクステートが定義されている。
物理層155の電気サブブロック157での主な役割は、論理サブブロック156でシリアル化されたデータをレーン上に送信することと、レーン上のデータを受信して論理サブブロック156に渡すことである。
リンクの送信側では、ACカップリング用のコンデンサが実装される。これにより、送信側と受信側のDCコモンモード電圧が同一である必要がなくなる。このため、送信側と受信側で異なる設計、半導体プロセス、電源電圧を使用することが可能となる。
PCI Expressでは、前述したように、8B/10Bエンコーディングによってできるだけ連続した“0”や“1”が続かないように処理されるが、連続した“0”や“1”が続くこともある(最大5回)。この場合、送信側はデエンファシス転送を行わなければならないことが規定されている。同一極性のビットが連続する場合は、2つ目のビットからは差動電圧レベル(振幅)を3.5±0.5dB落とすことで、受信側で受け取る信号のノイズ・マージンを稼ぐ必要がある。これを、デエンファシスという。伝送路の周波数依存性減衰のため、変化するビットの場合は高周波成分が多く、減衰により受信側の波形が小さくなるが、変化しないビットの場合は高周波成分が少なく、相対的に受信側の波形が大きくなる。このため、受信側での波形を一定とするためにデエンファシスを行う。
次に、本実施形態のデジタル複写機について説明する。
11 データ転送システム
12 Root Complex
13 Switch
14 End Point
15 ポート
Claims (13)
- データ転送経路がツリー構造をなし、当該ツリー構造のノード間はPoint to Pointで接続され、対向する当該ノード間の通信は当該各ノードに設けられ互いに対向するポート間で設定の整合性をとって行うデータ転送システムで前記ツリー構造の最上位となる通信デバイスにおいて、
本通信デバイスより前記ツリー構造の下位に位置する通信デバイスに向けて所定のデータを送信し、当該データはそれを受信した通信デバイスに関する所定情報を当該データに付加して下位に向けて送信することを当該通信デバイスに行なわせるものであることを特徴とする通信デバイス。 - データ転送経路がツリー構造をなし、当該ツリー構造のノード間はPoint to Pointで接続され、対向する当該ノード間の通信は当該各ノードに設けられ互いに対向するポート間で設定の整合性をとって行うデータ転送システムで前記ノードとなる通信デバイスにおいて、
前記ポートは前記ツリー構造の上位から受信したデータが所定のデータであったときは、本通信デバイスに関する所定情報を当該データに付加して前記ツリー構造の下位に向けて送信することを特徴とする通信デバイス。 - データ転送経路がツリー構造をなし、当該ツリー構造のノード間はPoint to Pointで接続され、対向する当該ノード間の通信は当該各ノードに設けられ互いに対向するポート間で設定の整合性をとって行うデータ転送システムで前記ツリー構造の最下位となる通信デバイスにおいて、
受信した通信デバイスに関する所定情報を付加して下位に向けて送信することを前記ノードとなる通信デバイスに指示するデータを前記ツリー構造の上位から受信したときは、当該データに含まれる前記所定情報を付加したデータを作成して前記ツリー構造の最上位の通信デバイスに返信することを特徴とする通信デバイス。 - 前記ツリー構造の下位に位置する通信デバイスに向けて行なう所定データの送信は、ブロードキャストにより行なうことを特徴とする請求項1に記載の通信デバイス。
- データ転送経路がツリー構造をなし、当該ツリー構造のノード間はPoint to Pointで接続され、対向する当該ノード間の通信は当該各ノードに設けられ互いに対向するポート間で設定の整合性をとって行うデータ転送システムで前記ツリー構造の最上位となる通信デバイスにおいて、
前記ツリー構造の下位に位置する特定の通信デバイスをターゲットにして所定の条件を含むデータを送信し、当該データはそれを受信した通信デバイスが自通信デバイスの通信パラメータが前記条件に適合するか否かを判断し、適合するときには当該通信パラメータを当該データに付加して下位に向けて送信することを行なわせるものであることを特徴とする通信デバイス。 - データ転送経路がツリー構造をなし、当該ツリー構造のノード間はPoint to Pointで接続され、対向する当該ノード間の通信は当該各ノードに設けられ互いに対向するポート間で設定の整合性をとって行うデータ転送システムで前記ノードとなる通信デバイスにおいて、
前記ポートは前記ツリー構造の上位から受信したデータが所定のデータであったときは、当該データに含まれる所定の条件に自通信デバイスの通信パラメータが前記条件に適合するか否かを判断し、適合するときには当該通信パラメータを当該データに付加して前記ツリー構造の下位に向けて送信することを特徴とする通信デバイス。 - データ転送経路がツリー構造をなし、当該ツリー構造のノード間はPoint to Pointで接続され、対向する当該ノード間の通信は当該各ノードに設けられ互いに対向するポート間で設定の整合性をとって行うデータ転送システムで前記ツリー構造の最下位となる通信デバイスにおいて、
受信した通信デバイスに所定条件に合致する通信パラメータが含まれていたときは当該通信パラメータを付加して前記ツリー構造の下位に向けて送信することを行なわせるデータを前記ツリー構造の上位から受信したときは、当該データに含まれる前記通信パラメータを付加したデータを作成して前記ツリー構造の最上位の通信デバイスに返信することを特徴とする通信デバイス。 - PCI-express規格のRoot Complexであることを特徴とする請求項1,4,5のいずれかの一項に記載の通信デバイス。
- PCI-express規格のSwitchであることを特徴とする請求項2又は6に記載の通信デバイス。
- PCI-express規格のEnd Pointであることを特徴とする請求項3又は7に記載の通信デバイス。
- データ転送経路がツリー構造をなし、当該ツリー構造のノード間はPoint to Pointで接続され、対向する当該ノード間の通信は当該各ノードに設けられ互いに対向するポート間で設定の整合性をとって行うデータ転送システムにおいて、
前記ツリー構造の最上位となる通信デバイスは請求項1又は4に記載の通信デバイスであり、
前記ノードとなる通信デバイスは請求項2に記載の通信デバイスであり、
前記ツリー構造の最下位となる通信デバイスは請求項3に記載の通信デバイスである、
ことを特徴とするデータ転送システム。 - データ転送経路がツリー構造をなし、当該ツリー構造のノード間はPoint to Pointで接続され、対向する当該ノード間の通信は当該各ノードに設けられ互いに対向するポート間で設定の整合性をとって行うデータ転送システムにおいて、
前記ツリー構造の最上位となる通信デバイスは請求項5に記載の通信デバイスであり、
前記ノードとなる通信デバイスは請求項6に記載の通信デバイスであり、
前記ツリー構造の最下位となる通信デバイスは請求項7に記載の通信デバイスである、
ことを特徴とするデータ転送システム。 - 内部で通信を行う電子機器において、
前記通信を行う請求項11又は12に記載のデータ転送システムを備えていることを特徴とする電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005023687A JP4564855B2 (ja) | 2005-01-31 | 2005-01-31 | データ転送システム及び電子機器 |
US11/336,863 US20060187944A1 (en) | 2005-01-31 | 2006-01-23 | Communication device, data transferring system and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005023687A JP4564855B2 (ja) | 2005-01-31 | 2005-01-31 | データ転送システム及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006211532A true JP2006211532A (ja) | 2006-08-10 |
JP4564855B2 JP4564855B2 (ja) | 2010-10-20 |
Family
ID=36912646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005023687A Expired - Fee Related JP4564855B2 (ja) | 2005-01-31 | 2005-01-31 | データ転送システム及び電子機器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20060187944A1 (ja) |
JP (1) | JP4564855B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7664904B2 (en) * | 2006-03-10 | 2010-02-16 | Ricoh Company, Limited | High speed serial switch fabric performing mapping of traffic classes onto virtual channels |
JP4878185B2 (ja) * | 2006-03-17 | 2012-02-15 | 株式会社リコー | データ通信回路および調停方法 |
JP5108261B2 (ja) * | 2006-07-11 | 2012-12-26 | 株式会社リコー | 情報処理装置およびデータ通信装置 |
JP4275169B2 (ja) * | 2006-11-30 | 2009-06-10 | シャープ株式会社 | Nicを備えたシステム機器および同システム機器の省電力制御方法 |
JP4275168B2 (ja) * | 2006-11-30 | 2009-06-10 | シャープ株式会社 | Nicを備えるシステム機器および同システム機器の省電力制御方法 |
US20090292854A1 (en) * | 2008-05-22 | 2009-11-26 | Khoo Ken | Use of bond option to alternate between pci configuration space |
CN101330325B (zh) * | 2008-07-29 | 2012-09-05 | 中兴通讯股份有限公司 | 一种上行信道测量参考信号的传输方法 |
EP2474938B1 (en) | 2011-01-05 | 2018-12-26 | Ricoh Company, Ltd. | Image forming apparatus and image forming system |
JP5754273B2 (ja) | 2011-07-11 | 2015-07-29 | 株式会社リコー | メモリ制御装置、情報処理装置およびメモリ制御方法 |
US9750081B2 (en) | 2015-06-15 | 2017-08-29 | International Business Machines Corporation | Direct data transfer among communication devices |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05300145A (ja) * | 1992-02-21 | 1993-11-12 | Nec Corp | パス設定経路探索方法及びそれに用いる多重化装置 |
JPH11239176A (ja) * | 1998-02-20 | 1999-08-31 | Nippon Telegr & Teleph Corp <Ntt> | アドホックネットワークのパケットルーティング方法 |
JP2000349768A (ja) * | 1999-06-08 | 2000-12-15 | Yamatake Corp | 通信システム |
JP2002252635A (ja) * | 2001-02-23 | 2002-09-06 | Mitsubishi Electric Corp | データ通信システム、データ中継装置及びデータ中継方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5528583A (en) * | 1993-05-26 | 1996-06-18 | The Trustees Of Columbia University In The City Of New York | Method and apparatus for supporting mobile communications in mobile communications networks |
AUPR580301A0 (en) * | 2001-06-20 | 2001-07-12 | Tele-Ip Limited | Adaptive packet routing |
US7916739B2 (en) * | 2003-06-24 | 2011-03-29 | Ntt Docomo, Inc. | Location privacy for internet protocol networks using cryptographically protected prefixes |
US7343526B2 (en) * | 2003-12-09 | 2008-03-11 | Intel Corporation | Low cost compliance test system and method |
US20050248584A1 (en) * | 2004-05-10 | 2005-11-10 | Koji Takeo | Imaging system and image processing apparatus |
US20050254085A1 (en) * | 2004-05-12 | 2005-11-17 | Koji Oshikiri | Image forming system |
-
2005
- 2005-01-31 JP JP2005023687A patent/JP4564855B2/ja not_active Expired - Fee Related
-
2006
- 2006-01-23 US US11/336,863 patent/US20060187944A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05300145A (ja) * | 1992-02-21 | 1993-11-12 | Nec Corp | パス設定経路探索方法及びそれに用いる多重化装置 |
JPH11239176A (ja) * | 1998-02-20 | 1999-08-31 | Nippon Telegr & Teleph Corp <Ntt> | アドホックネットワークのパケットルーティング方法 |
JP2000349768A (ja) * | 1999-06-08 | 2000-12-15 | Yamatake Corp | 通信システム |
JP2002252635A (ja) * | 2001-02-23 | 2002-09-06 | Mitsubishi Electric Corp | データ通信システム、データ中継装置及びデータ中継方法 |
Also Published As
Publication number | Publication date |
---|---|
US20060187944A1 (en) | 2006-08-24 |
JP4564855B2 (ja) | 2010-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4928732B2 (ja) | データ転送システム及び電子機器 | |
JP5108261B2 (ja) | 情報処理装置およびデータ通信装置 | |
JP4704050B2 (ja) | データ転送システム及び電子機器 | |
EP1681817B1 (en) | Communication apparatus, electronic apparatus, imaging apparatus | |
JP4564855B2 (ja) | データ転送システム及び電子機器 | |
JP2007087082A (ja) | 情報処理装置およびオプションデバイス共有方法 | |
JP4308680B2 (ja) | 画像形成装置 | |
JP5151176B2 (ja) | データ通信装置、画像処理システムおよびデータ通信方法 | |
JP4287325B2 (ja) | 画像システム | |
JP4564740B2 (ja) | 画像機器システム | |
JP4928715B2 (ja) | シリアルデータ転送装置、画像出力装置、画像入力装置及び画像形成装置 | |
JP4777723B2 (ja) | 情報処理システム、プログラムおよびデータ転送方法 | |
JP2006092286A (ja) | データ転送装置及び画像形成システム | |
JP4828899B2 (ja) | 情報処理装置および記憶デバイス共有方法 | |
JP4476088B2 (ja) | データ転送装置及び画像形成システム | |
JP2007226494A (ja) | データ転送システム | |
JP4603336B2 (ja) | データ転送システム、画像形成システム及びデータ転送方法 | |
JP4824422B2 (ja) | 制御装置、画像処理システムおよびデータ転送経路切替方法 | |
JP2005332372A (ja) | 画像処理装置及び画像形成装置 | |
JP4603335B2 (ja) | データ転送システム、画像形成システム及びデータ転送方法 | |
JP2005346629A (ja) | 画像処理装置 | |
JP4690828B2 (ja) | 情報処理システム、プログラムおよびパケット通信方法 | |
JP2007282187A (ja) | 情報処理装置、情報処理システムおよびデータ通信方法 | |
JP2005332316A (ja) | データ分配装置、データ転送装置及び画像処理装置 | |
JP2007272871A (ja) | 情報処理装置およびデータ通信方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071213 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100517 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100727 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100802 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |