ES2199600T3 - Procedimiento para comprobar una unidad de salida. - Google Patents
Procedimiento para comprobar una unidad de salida.Info
- Publication number
- ES2199600T3 ES2199600T3 ES99959224T ES99959224T ES2199600T3 ES 2199600 T3 ES2199600 T3 ES 2199600T3 ES 99959224 T ES99959224 T ES 99959224T ES 99959224 T ES99959224 T ES 99959224T ES 2199600 T3 ES2199600 T3 ES 2199600T3
- Authority
- ES
- Spain
- Prior art keywords
- output unit
- output
- actuators
- bit configurations
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/058—Safety, monitoring
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
- Tests Of Electronic Circuits (AREA)
- Air Bags (AREA)
- Led Device Packages (AREA)
- Lighting Device Outwards From Vehicle And Optical Signal (AREA)
- Testing And Monitoring For Control Systems (AREA)
Abstract
Procedimiento para comprobar la función de salida de una unidad (9) de salida, especialmente de una unidad de salida binaria de un controlador de memoria programable enfocado a la seguridad, que sirve para la excitación de los accionadores (11) de un proceso técnico externo, caracterizado porque la función de salida de la unidad (9) de salida se comprueba en un intervalo de tiempo que puede predeterminarse, por medio de sólo aquellas configuraciones de bits que no han sido transmitidas en este intervalo de tiempo por la unidad (9) de salida a los accionadores (11) del proceso técnico externo.
Description
Procedimiento para comprobar una unidad de
salida.
La invención se refiere a un procedimiento para
comprobar la función de salida de una unidad de salida,
especialmente de una unidad de salida de señal binaria de un
controlador de memoria programable enfocado a la seguridad, que
sirve para ajustar los accionadores de un proceso técnico
externo.
Se conocen unidades de salida de señal binaria
enfocadas a la seguridad, que para cada salida existente presentan
un circuito de relectura, con el que puede comprobarse el
funcionamiento correcto de la salida correspondiente por lectura de
control. Las configuraciones de bits de salida relativos al proceso
se comprueban mediante una comparación teórica/real. En el caso de
escasa dinámica de las señales de salida, se recomiendan además las
denominadas pruebas complementarias, que se van a realizar en
intervalos de tiempo predeterminados de forma técnicamente segura.
En las unidades de salida de señal binaria convencionales existen
para ello dos estrategias de comprobación.
La mayor calidad de prueba se consigue conectando
adicionalmente una cantidad completa de configuraciones de bits de
prueba a la unidad de salida y, a través de lectura de control de
estas configuraciones de bits de prueba. En esta prueba completa es
desventajoso que la tensión esté en contacto con los accionadores
durante impulsos de prueba cortos, lo que puede acortar la vida útil
de los accionadores, especialmente, en lo que respecta a la
frecuencia de los impulsos de prueba.
Se consigue una calidad de comprobación media
cuando en cada señal de conexión, que se transmite al proceso por
una salida de la unidad de salida, se comprueba la capacidad de
esta salida para transmitir una señal de desconexión. Con esto se
originan interrupciones de corta duración de los accionadores
excitados, lo que también puede conducir a una reducción del tiempo
de exposición de los accionadores.
Además, ambas pruebas presentan la desventaja de
provocar una frecuente conmutación de las corrientes
correspondientes condicionadas por la carga. Esta desventaja se
hace notar últimamente, en especial en las unidades de salida
desarrolladas adicionalmente de forma técnica. Antes predominaban
las unidades de salida estructuradas de forma simple, cuyas pruebas
complementarias podían realizarse con una pequeña cantidad de
configuraciones de prueba diferentes. Hoy en día, las unidades de
salida enfocadas a la seguridad presentan, por el contrario, un
número creciente de ASIC (circuitos integrados específicos del
usuario) y microprocesadores o microcontroladores. Para este tipo de
estructuras se prescriben pruebas sensibles a configuraciones, de
lo que resulta un considerable aumento de la cantidad de
configuraciones de prueba. Además, la frecuencia de las
configuraciones de prueba tiene todavía otros efectos desventajosos
en el campo técnico circundante, como interferencias CEM, un alto
consumo de energía, una creciente producción de ruidos y la
aparición de oscilaciones mecánicas.
El documento EP 0 292 914 A1 describe un
dispositivo de diagnóstico de fallos para diagnosticar un fallo
desarrollado por un dispositivo controlado mediante un controlador
programable, con lo que los datos del diagnóstico pueden
determinarse sin un programa de diagnóstico de fallos, también para
una cantidad de dispositivos controlados de forma asíncrona, que al
mismo tiempo trabajan bajo el control del controlador
programable.
La tarea de la invención es reducir la cantidad
de las configuraciones de bits, que se intercalan en la prueba
complementaria a la unidad de salida y se controlan por lectura de
control.
Esta tarea se soluciona según la invención,
porque la función de salida de la unidad de salida se comprueba
dentro de un intervalo de tiempo predeterminado, únicamente
mediante las configuraciones de bits, que dentro de éste intervalo
de tiempo no han sido transmitidas desde la unidad de salida a los
accionadores del proceso técnico externo.
La invención comprende respectivamente una
variante para las anteriormente mencionadas estrategias de
comprobación. La primera variante sirve para la reducción de la
cantidad de configuraciones de bits de prueba en las pruebas
complementarias completas anteriormente mencionadas. En una cantidad
total predeterminada de configuraciones de bits que se van a
comprobar por lectura de control y se van a emitir dentro de un
intervalo de tiempo predeterminado de forma técnicamente segura, se
hace balance en una lista de las configuraciones de bits de salida
que se presentan condicionadas por el proceso. Para este fin la
unidad de salida dispone de una memoria, que está diseñada de tal
manera que puede grabar todas las configuraciones de bits emitidas
en un intervalo de tiempo. Además, sólo se emiten en forma de
configuraciones de bits de prueba y se comprueban mediante lectura
de control las configuraciones de bits que respectivamente todavía
no se han presentado o no se han activado. Por balance y activación
de las configuraciones de bits tiene que llevarse a cabo nuevamente
en cada intervalo de tiempo con lo que al comienzo de cada intervalo
de tiempo se reinicia un contador de tiempo y se borra la lista de
las configuraciones de bits. La duración de los intervalos de
tiempo se deriva de las prescripciones de seguridad vigentes y es
de, por ejemplo, una hora. Si todas las configuraciones de bits a
comprobar se presentan de todas formas condicionados por el proceso
dentro de un intervalo de tiempo, no es necesario conectar
adicionalmente en este intervalo de tiempo ninguna otra
configuración de bits ni comprobar por lectura de control con
objetivos de comprobación. Por el contrario, si no se emite ninguna
de las configuraciones predeterminadas de bits a comprobar dentro
de un intervalo de tiempo condicionado por el proceso desde la
unidad de salida, se conectan adicionalmente y se comprueban por
lectura de control en este intervalo de tiempo como hasta el
momento todas las configuraciones de bits de prueba
predeterminadas. En la mayoría de los casos, se presentará una parte
de las configuraciones de bits a comprobar condicionadas al
proceso, de modo que una cantidad reducida de configuraciones de
bits se van a conectar adicionalmente y comprobar mediante lectura
de control de acuerdo a la prueba.
La segunda variante según la invención sirve para
la mejora de las pruebas anteriormente mencionadas para la calidad
de comprobación media. Las configuraciones de bits de salida y las
configuraciones de bits de prueba de desconexión conectadas
adicionalmente en función del proceso se marcan en una lista
teórica reducida frente a la primera estrategia de comprobación. Por
lo demás, la segunda variante no se diferencia de la primera.
Mediante el procedimiento según la invención se
evita, por consiguiente, la salida repetida con objetivos de
comprobación de las configuraciones de prueba. Mediante las
comprobaciones llevadas a cabo de acuerdo con el procedimiento
según la invención los accionadores se cargan hasta un 50% menos,
que en la realización habitual de las pruebas complementarias. De
esta manera, se alarga la vida útil de los accionadores, y se
reducen todas las desventajas aparecidas hasta el momento, como las
interferencias CEM, el alto consumo de energía, la generación de
ruidos y las oscilaciones mecánicas.
A continuación se aclarará con más detalle un
ejemplo de realización del procedimiento según la invención
mediante dibujos.
La figura 1 muestra la disposición de un
controlador de memoria programable enfocado a la seguridad, que se
compone de un aparato de automatización antepuesto en una
estructura 1 central con una unidad 2 central enfocada a la
seguridad y una alimentación 3 de corriente. Un bus 4 de datos une
la estructura 1 central con, como mínimo, una estructura 5 de
ampliación, en la que se encuentran un módulo 7 de acoplamiento del
bus, módulos periféricos no mostrados, una unidad 8 de entrada
digital y una unidad 9 de salida digital para el control o la
excitación de un proceso técnico externo unido con la estructura 5
de ampliación por medio de como mínimo un sensor 10 y, como mínimo
un accionador 11. Los módulos en la estructura 5 de ampliación
están unidos por un bus de la estructura de ampliación no mostrado.
Del mismo modo, tampoco está explícitamente mostrada una memoria,
en la que se compensan las configuraciones de bits que se presentan
dentro de un intervalo de tiempo.
El controlador de memoria programable enfocado a
la seguridad funciona de la siguiente manera: la unidad 8 de
entrada digital lee, dependiendo de la clase de seguridad exigida
por un canal o por dos, señales del sensor 10, transmite la
información a la unidad 2 central que la enlaza, de forma enfocada a
la seguridad, por ejemplo, con resultados provisionales obtenidos
hasta el momento, así como con otras señales de lectura y, con ello
forma comandos de procesamiento, que la conducen a la unidad 9 de
salida digital correspondiente. La unidad 9 de salida digital
excita los accionadores 11, lleva a cabo una comparación
teórica/real de los comandos y organiza autárquicamente sus medidas
de seguridad restantes frente a la unidad 2 central. La unidad 2
central, así como la unidad 8 de entrada digital y la unidad 9 de
salida digital se autocomprueban respectivamente, de tal modo que
se alcanza la clase de seguridad requerida.
La figura 2 aclara a modo de ejemplo la
construcción de una unidad 9 de salida digital enfocada a la
seguridad, a cuya autocomprobación se refiere el procedimiento
según la invención. El acoplamiento al bus 12 de la estructura de
ampliación y el control de la prueba se realiza mediante dos
procesadores 13 y 14 acoplados entre sí. La unidad 9 de salida
dispone de una cantidad de salidas 15, de las cuales se procesa en
cada caso la mitad por el primer procesador 13 y la mitad por el
segundo procesador 14. Los circuitos 16 de relectura pertenecientes
a cada salida 15 se procesan en cada caso por otro procesador 14,
13. Cada salida 15 y cada circuito 16 de relectura perteneciente a
está están unidos en conjunto con un accionador 11.
Resumiendo hay que decir, que la cantidad de las
configuraciones de bits de prueba emitidas se limita al mínimo
necesario.
Por último, la presente invención puede mostrarse
de la siguiente manera:
Se indica un procedimiento para comprobar la
función de salida de una unidad (9) de salida, especialmente de una
unidad de salida binaria de un controlador de memoria programable
enfocado a la seguridad, que sirve para la excitación de
accionadores (11) de un proceso técnico externo, en el que la
función de salida de la unidad (9) de salida se comprueba dentro de
un intervalo que puede determinarse previamente, mediante las
configuraciones de bits emitidas en función del proceso, así como
mediante las configuraciones de bits, que no se han transmitido por
la unidad (9) de salida a los accionadores (11) del proceso técnico
externo dentro de este intervalo de tiempo, de modo que el número de
configuraciones de bits de comprobación emitidas se limitan al
mínimo
necesario.
necesario.
Claims (8)
1. Procedimiento para comprobar la función de
salida de una unidad (9) de salida, especialmente de una unidad de
salida binaria de un controlador de memoria programable enfocado a
la seguridad, que sirve para la excitación de los accionadores (11)
de un proceso técnico externo, caracterizado porque la
función de salida de la unidad (9) de salida se comprueba en un
intervalo de tiempo que puede predeterminarse, por medio de sólo
aquellas configuraciones de bits que no han sido transmitidas en
este intervalo de tiempo por la unidad (9) de salida a los
accionadores (11) del proceso técnico externo.
2. Procedimiento según la reivindicación 1,
caracterizado porque se compensan las configuraciones de
bits transmitidas por la unidad (9) de salida a los accionadores
(11) del proceso técnico externo.
3. Procedimiento según la reivindicación 2,
caracterizado porque sólo las configuraciones de bits no
compensadas se intercalan a la unidad (9) de salida y se controlan
por lectura de control como configuraciones de bits de prueba.
4. Procedimiento según la reivindicación 1,
caracterizado porque la función de salida de la unidad (9)
de salida se comprueba por esta unidad (9) de salida
independientemente, sin participación de la unidad (2) central.
5. Dispositivo (9) para excitar los accionadores
(11) de un proceso técnico externo, en especial un dispositivo para
usar en conexión con controladores de memoria programable,
enfocados a la seguridad, cuya función de salida puede comprobarse,
caracterizado porque la función de salida del dispositivo (9)
puede comprobarse en un intervalo de tiempo que puede
predeterminarse sólo por medio de aquellas configuraciones de bits,
que no se han transmitido en este intervalo de tiempo por el
dispositivo (9) a los accionadores (11) del proceso técnico
externo.
6. Dispositivo (9) según la reivindicación 5,
caracterizado porque dispone de una memoria en la que pueden
compensarse las configuraciones de bits transmitidas por el
dispositivo (9) a los accionadores (11) del proceso técnico
externo.
7. Dispositivo (9) según la reivindicación 6,
caracterizado porque sólo las configuraciones de bits no
compensadas de la unidad (9) de salida pueden intercalarse y
controlarse por lectura de control como configuraciones de bits de
prueba.
8. Dispositivo según la reivindicación 5,
caracterizado porque la función de salida de la unidad (9)
de salida puede comprobarse por esta unidad (9) de salida de forma
independiente, sin cooperación de la unidad (2) central.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19851558 | 1998-11-09 | ||
| DE19851558 | 1998-11-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2199600T3 true ES2199600T3 (es) | 2004-02-16 |
Family
ID=7887139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES99959224T Expired - Lifetime ES2199600T3 (es) | 1998-11-09 | 1999-10-22 | Procedimiento para comprobar una unidad de salida. |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6650950B2 (es) |
| EP (1) | EP1131685B1 (es) |
| CN (1) | CN1135459C (es) |
| AT (1) | ATE239930T1 (es) |
| DE (1) | DE59905504D1 (es) |
| ES (1) | ES2199600T3 (es) |
| WO (1) | WO2000028390A1 (es) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2199600T3 (es) | 1998-11-09 | 2004-02-16 | Siemens Aktiengesellschaft | Procedimiento para comprobar una unidad de salida. |
| US7325162B2 (en) * | 2002-03-28 | 2008-01-29 | Siemens Energy & Automation, Inc. | Configurable multiple channel discrete output module |
| DE502004007610D1 (de) * | 2004-05-05 | 2008-08-28 | Siemens Ag | Analysierung des Lastverhaltens einer Ausgangsschaltung |
| US20060168592A1 (en) * | 2004-12-14 | 2006-07-27 | Intrado Inc. | System and method for many-to-many information coordination and distribution |
| CN102654769A (zh) * | 2012-04-26 | 2012-09-05 | 柳州市华航电器有限公司 | 洗衣机程控器老化仿真测试仪 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2561413B1 (fr) * | 1984-03-15 | 1989-04-14 | Merlin Gerin | Systeme informatique a structure multiprocesseur pour la commande et le controle d'un procede |
| DE3883075T2 (de) * | 1987-05-25 | 1994-04-07 | Omron Tateisi Electronics Co | Fehlerdiagnosegerät für gesteuerte Einrichtung. |
| US5390191A (en) * | 1992-01-31 | 1995-02-14 | Sony Corporation | Apparatus and method for testing the interconnection between integrated circuits |
| FR2707406B1 (fr) * | 1993-07-06 | 1995-09-01 | Framatome Sa | Procédé d'essai d'un ensemble de conduite d'un processus industriel et dispositif pour mettre en Óoeuvre ce procédé. |
| DE59502418D1 (de) * | 1994-03-31 | 1998-07-09 | Siemens Ag | Verfahren zur automatischen diagnose von störungsfällen |
| EP0775332B1 (de) * | 1995-03-11 | 2000-05-10 | Leuze electronic GmbH + Co. | Sicherheitsschalteranordnung |
| US5880954A (en) * | 1995-12-04 | 1999-03-09 | Thomson; Robert | Continous real time safety-related control system |
| US5970430A (en) * | 1996-10-04 | 1999-10-19 | Fisher Controls International, Inc. | Local device and process diagnostics in a process control network having distributed control functions |
| ES2199600T3 (es) | 1998-11-09 | 2004-02-16 | Siemens Aktiengesellschaft | Procedimiento para comprobar una unidad de salida. |
| US6260167B1 (en) * | 1999-02-23 | 2001-07-10 | Advanced Micro Devices, Inc. | Apparatus and method for deterministic receiver testing |
| US6549034B1 (en) * | 2001-12-27 | 2003-04-15 | Rockwell Automation Technologies, Inc. | Programmable logic controller for safety systems with reduced cross-wiring |
-
1999
- 1999-10-22 ES ES99959224T patent/ES2199600T3/es not_active Expired - Lifetime
- 1999-10-22 WO PCT/DE1999/003396 patent/WO2000028390A1/de active IP Right Grant
- 1999-10-22 CN CNB998128686A patent/CN1135459C/zh not_active Expired - Fee Related
- 1999-10-22 AT AT99959224T patent/ATE239930T1/de not_active IP Right Cessation
- 1999-10-22 EP EP99959224A patent/EP1131685B1/de not_active Expired - Lifetime
- 1999-10-22 DE DE59905504T patent/DE59905504D1/de not_active Expired - Lifetime
-
2001
- 2001-05-09 US US09/851,163 patent/US6650950B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6650950B2 (en) | 2003-11-18 |
| DE59905504D1 (de) | 2003-06-12 |
| CN1135459C (zh) | 2004-01-21 |
| ATE239930T1 (de) | 2003-05-15 |
| CN1325507A (zh) | 2001-12-05 |
| US20020007224A1 (en) | 2002-01-17 |
| EP1131685A1 (de) | 2001-09-12 |
| EP1131685B1 (de) | 2003-05-07 |
| WO2000028390A1 (de) | 2000-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4326919B2 (ja) | オンチップｄｃ電流消耗を最小化できるｏｄｔ回路とｏｄｔ方法及びそれを具備するメモリ装置を採用するメモリシステム | |
| US5717306A (en) | Battery identification and power interrupt system | |
| ES2199600T3 (es) | Procedimiento para comprobar una unidad de salida. | |
| JP5150135B2 (ja) | シリアルテストインターフェースを有する回路構成、およびシリアルテスト作動モード手順 | |
| KR20060009260A (ko) | 집적 회로의 진단 회로용 통신 인터페이스 | |
| ES2368596T3 (es) | Procedimiento para identificar componentes en una instalación de maniobra eléctrica de baja tensión. | |
| JP2007243973A (ja) | プログラミング装置およびバッファ回路 | |
| CN104575586A (zh) | 基于错误信息的存储器设备保持模式 | |
| JP5640369B2 (ja) | 故障診断装置 | |
| US8171193B2 (en) | Master communication circuit, slave communication circuit, and data communicating method | |
| US8046648B1 (en) | Method and apparatus for controlling operating modes of an electronic device | |
| PT95981A (pt) | Aparelho tarifario com interface bidireccional de seguranca | |
| JP4775693B2 (ja) | ２線式伝送器 | |
| GB2304433B (en) | Semiconductor memory device | |
| JP7239779B2 (ja) | 電力変換用電子制御装置、電源ｉｃ | |
| JP5325650B2 (ja) | 半導体チップ | |
| JPS62120699A (ja) | 半導体記憶装置 | |
| JPS63204387A (ja) | Ｉｃカ−ド | |
| US7269771B1 (en) | Semiconductor device adapted for forming multiple scan chains | |
| JP7083728B2 (ja) | 自己診断装置、半導体装置及び自己診断方法 | |
| JPS6320587A (ja) | 情報カ−ド | |
| JP2014146390A (ja) | 半導体記憶装置 | |
| EP1584936A1 (en) | Test terminal negation circuit | |
| CN117497885A (zh) | 电动汽车电池管理系统芯片 | |
| US20220001672A1 (en) | Logic circuitry package |