EP4643461A1 - Verfahren und elektronisches gerät mit unterschiedlich langen betriebsphasen - Google Patents

Verfahren und elektronisches gerät mit unterschiedlich langen betriebsphasen

Info

Publication number
EP4643461A1
EP4643461A1 EP24730005.6A EP24730005A EP4643461A1 EP 4643461 A1 EP4643461 A1 EP 4643461A1 EP 24730005 A EP24730005 A EP 24730005A EP 4643461 A1 EP4643461 A1 EP 4643461A1
Authority
EP
European Patent Office
Prior art keywords
phase
electronic device
operating phase
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP24730005.6A
Other languages
English (en)
French (fr)
Inventor
Lukas KRYSTOFIAK
Volker Christ
Christian Grewing
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forschungszentrum Juelich GmbH
Original Assignee
Forschungszentrum Juelich GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forschungszentrum Juelich GmbH filed Critical Forschungszentrum Juelich GmbH
Publication of EP4643461A1 publication Critical patent/EP4643461A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H03M1/125—Asynchronous, i.e. free-running operation within each conversion cycle

Definitions

  • the invention relates to a method for operating an electronic device with operating phases of different lengths.
  • the invention relates to an electronic device for carrying out the method.
  • An electronic circuit of an electronic device may require a reference clock to operate.
  • the reference clock whose signal is a square wave, must be generated from a sine wave, as only a sine wave source meets the high requirements. However, this also means that the edges of the square wave are evenly spaced.
  • An example of a circuit with operating phases of different lengths is an analog-digital converter, which in a first operating phase loads an analog signal to be examined into a buffer for further processing and in a second operating phase converts the analog signal into a digital signal.
  • the second operating phase i.e. converting an analog signal into a digital signal, can take longer than the first operating phase, i.e. loading the signal into a buffer. If the two operating phases are started one after the other with a reference clock in which the time interval between two signals corresponds to the time length of the second operating phase, then an unnecessarily long time is spent on the first operating phase.
  • the invention aims to enable an electronic device with operating phases of varying lengths to be operated quickly.
  • the task can be solved by a method for operating an electronic device with operating phases of different lengths by stopping the shorter operating phase and starting the longer operating phase controlled by a clock frequency. The end of the longer operating phase is detected. The shorter operating phase is started when the end of the longer operating phase has been detected.
  • the problem can be solved by an electronic device with a circuit with operating phases of different lengths.
  • a first operating phase therefore lasts less than a second operating phase.
  • the electronic device can comprise a reference clock circuit with which a reference clock can be generated.
  • the circuit can comprise at least one switch with which an operating phase of the circuit can be started and/or stopped.
  • the electronic device can be set up in such a way that an operating phase can be stopped by a phase switch under the control of the clock frequency.
  • the electronic device can be set up in such a way that the shorter operating phase can be stopped by a phase switch under the control of the clock frequency.
  • the shorter operating phase is then stopped by the phase switch in cycles, i.e. at predetermined time intervals.
  • the electronic device can be set up in such a way that an operating phase can be started by a phase switch under the control of the clock frequency.
  • the electronic device can be set up in such a way that the longer operating phase can be started by a phase switch under the control of the clock frequency.
  • the longer operating phase is then started by a phase switch in cycles.
  • the electronic device can be set up so that the end of an operating phase can be detected.
  • the electronic device can be set up so that the end of the longer operating phase can be detected. This can be the operating phase that can be started using a phase switch under the control of the reference clock.
  • the electronic device can be set up so that an operating phase is started by a phase switch when the end of the other operating phase is detected.
  • the electronic device can be set up so that an operating phase is started by a phase switch when the end of another operating phase is detected.
  • the electronic device can be set up so that the shorter operating phase is started by a phase switch when the end of the longer operating phase is detected.
  • a time interval between two signals of the reference clock is shorter than the duration of the longer operating phase. If the longer operating phase lasts 2 ms, for example, then the time interval between two signals of the reference signal is less than 2 ms. This makes it possible to save time.
  • a time interval between two signals can be the time interval between two rising edges of two consecutive signals. It is therefore possible to determine how large the time interval is between two rising edges that follow one another in order to determine the time interval. However, it is also possible for the time interval between two signals to be a rising edge and a subsequent falling edge. One signal is then a rising edge and the other signal is the falling edge.
  • a time interval between two signals of the reference clock is longer than the duration of the shorter operating phase. If the shorter operating phase lasts 1 ms, for example, then the time interval between two signals of the reference signal is greater than 1 ms. In this way, a time saving can be achieved.
  • the electronic device comprises a first circuit with which an analog voltage can be sampled and a sampled analog voltage can be held.
  • the first circuit may have a signal input to which an analog voltage can be applied.
  • An analog voltage applied to the signal input is called an input voltage.
  • the first circuit may sample an input voltage during a sampling phase. Following the sampling phase, the first circuit may hold the sampled input voltage during a holding phase, i.e. store it at least for a short time.
  • the circuit may have a signal output. A voltage that can be output via the signal output is called an output voltage.
  • a sampled input voltage held by the first circuit can be read out via the signal output.
  • the first circuit may comprise a capacitor by which a sampled analog voltage can be held.
  • the circuit may comprise more than one capacitor by which a sampled analog voltage can be held.
  • the capacitance of two capacitors through which a sampled analog voltage can be held can be different.
  • the capacitance of one capacitor can be half the capacitance of the other capacitor.
  • the signal input can be connected to a switch in order to be able to start a sampling phase using the switch.
  • the holding phase is the longer operating phase than the sampling phase.
  • the first circuit can have a control input that can be used to switch between the sampling phase and the holding phase.
  • the first circuit can have an electronic switch that can be used to switch between the sampling phase and the holding phase.
  • the electronic switch can be a transistor. A gate connection or a base connection of a transistor can then be the control input.
  • the first circuit may comprise a capacitor for storing an input voltage.
  • the capacitor may be charged by the input voltage.
  • the sampling phase may be terminated as soon as the capacitor has been charged in the desired manner by the input voltage.
  • the sampling phase may be terminated as soon as the input voltage is equal to the output voltage.
  • the first circuit can be set up so that during the hold phase it holds the value that the input voltage had at the moment of switching from the sampling phase to the hold phase.
  • the first circuit can be set up so that it can hold the arithmetic mean of the input voltage in the measuring interval, i.e. store it for a short time.
  • the first circuit can include an impedance converter, via which the capacitor can be charged.
  • the impedance converter can prevent excessive loading of a voltage source and thus a falsification of a measurement result.
  • the first circuit may include a voltage follower that may be connected downstream of the capacitor.
  • the downstream voltage follower may help to maintain a held voltage at the signal output for as long as possible.
  • the first circuit may be such that the output voltage follows the input voltage with a time delay during the sampling phase. During the holding phase, the output voltage may correspond to the value of the input voltage that the input voltage had at the end of the sampling phase.
  • the first circuit can be designed as a sample-and-hold circuit or as a track-and-hold circuit, or can include such a circuit. In both designs, there can be a reference clock circuit which generates a reference clock during operation. The sampling and/or holding can be controlled by the reference clock. If the first circuit is designed as a track-and-hold circuit, for example, then a rising edge of the reference clock signal can be used to switch from the holding phase to the sampling phase, or vice versa. A falling edge can be used to switch from the sampling phase to the holding phase, or vice versa. It can also only be switched on with a rising edge or only with a falling edge. For example, it is only possible to switch from the sampling phase to the holding phase on a rising edge. By switching, for example, the sampling phase can be ended and the holding phase started.
  • the sampling phase may be the first operating phase.
  • the sampling phase may then be started by a phase switch when the end of the second operating phase is detected.
  • the phase switch may be an electronic switch of the first circuit.
  • the first circuit comprises a device with which a held input signal can be converted into a digital signal.
  • the device with which a held input signal can be converted into a digital signal can comprise a comparator which can compare a voltage with a reference voltage and output a result of the comparison.
  • This operating phase during which a held voltage is converted into a digital signal, is called a conversion phase.
  • Such a conversion phase can be an operating phase.
  • Such a conversion phase can be the longer operating phase.
  • the electronic device may comprise an analog-digital converter (ADC for short).
  • the analog-digital converter may comprise an ADC input.
  • the analog-digital converter may comprise an ADC output.
  • the analog-digital converter may comprise a Convert the input signal applied to its ADC input into a digital output signal.
  • the digital output signal can be output via its ADC output.
  • the time that the analog-to-digital converter needs to convert is called the conversion phase.
  • the conversion phase can be the second operating phase. Controlled by a clock frequency, the conversion phase is then started by a phase switch. As soon as all bits of the digital output signal have been output via the ADC output, the first operating phase is started.
  • the analog-to-digital converter can be a SAR ADC or a delta-sigma ADC.
  • the input signal for the analog-to-digital converter can be an output signal of the first circuit.
  • the circuit may comprise a flip-flop.
  • the flip-flop may be a clock edge-triggered D flip-flop.
  • a flip-flop is an electronic circuit with inputs and outputs for input signals and output signals.
  • the state of an output signal depends on input signals.
  • the state of an output signal can depend on the state of a previous output signal.
  • an RS flip-flop has two inputs called “R” and “S”.
  • R stands for "reset” and “S” for “set”.
  • the RS flip-flop has two outputs called "Q” and "Q”.
  • the output Q is an inverted output to the output Q, which assumes the opposite state of the output Q.
  • Signals can be pulse-shaped in an RS flip-flop.
  • the state of an output does not change when a pulse-shaped signal ends.
  • the state of an output in an RS flip-flop can therefore only be changed by applying another signal.
  • flip-flops that are controlled by a reference clock.
  • Such a flip-flop can comprise an RS flip-flop in which the input S is connected to the input R via an inverter to provide a data input D.
  • the inverter prevents the inputs S and R from being at the same logic level. This means that the same "low” or "high” signal cannot be present at both inputs R and S at the same time.
  • Such a flip includes a second reference clock input called "C".
  • D stands for "data”.
  • C stands for "clock”.
  • a flip-flop controlled by a reference clock can react either only to the rising edge of an applied reference clock or only to the falling edge. If a reference clock is applied to the reference clock input C for operation, the state of an output Q only changes when either a rising edge of an applied reference clock or a falling edge occurs at the input C. If such a flip-flop reacts, for example, to a rising edge of a reference clock, then the state of the output Q is set when a rising edge occurs if the signal "high” is present at the data input D and therefore a "high” is present at the set input R and a “low” is present at the reset input. The state of the output Q can no longer change until the next rising edge occurs.
  • an analog-digital converter can independently generate a signal that marks the completion of the conversion.
  • the independently generated signal can then start the sampling phase. This allows the analog-digital converter to independently adjust the ratio of the edges locally to an ideal level.
  • Figure 1 Electronic device
  • Fig. 2 Circuit.
  • FIG. 1 the principle of the invention is outlined using the example of an analog-digital converter with an integrated track-and-hold circuit.
  • a reference clock circuit is connected to an input of a flip-flop 2.
  • the flip-flop is connected to a switch 4 via a line 3.
  • the switch 4 can connect a signal generator 5 to an analog-digital converter 6.
  • the analog-digital converter 6 comprises a memory 7 and a converter 8.
  • the flip-flop is connected via a line 9 to an interface of the analog-digital converter 6, which starts a conversion of an analog signal stored in the memory 7 in the analog-digital converter.
  • An output of the analog-digital converter 6 is connected via a line 10 to a reset interface of the flip-flop 2, via which the flip-flop 2 can be reset.
  • the flip-flop 2 only changes its state at the output when there is a rising edge. If the flip-flop changes its output state due to a rising edge of the reference clock generated by the reference clock circuit, the flip-flop outputs a signal via its output which opens the switch 4 and starts the conversion of the analog signal stored in the memory 7 into a digital signal by the converter 8. Once the conversion is complete and a digital number with bits 0 to n has been output, the analog-digital converter 6 also outputs a signal via line 10 to the reset interface of the flip-flop 2, which resets the flip-flop 2. The reset closes the switch 4 and stores a new analog signal in the memory 7. The storage is stopped as soon as a rising edge of the reference clock starts the described cycle again.
  • the reference clock circuit can comprise a quartz oscillator in order to be able to generate a reference clock.
  • a quartz oscillator is an electronic circuit for generating oscillations, which contains a quartz oscillator as a frequency-determining component.
  • the reference clock circuit can be a PLL-based oscillator. PLL is the abbreviation for phase-locked loop.
  • the reference clock circuit can be designed such that a square wave signal is generated.
  • the reference clock circuit can be designed such that a frequency of the reference clock can be set.
  • integrated Clock synthesizer technology allows PLL-based oscillators, such as PLL-based quartz oscillators, to be programmed to generate different frequencies.
  • Flip-flop 2 can be a D flip-flop.
  • Suitable reference clock circuits and flip-flops are commercially available.
  • FIG. 2 shows an embodiment with a SAR-ADC 6 that can resolve with 6 bits.
  • the SAR-ASC 6 comprises a capacitive digital-analog converter 11 (CDAC), a comparator 12 and a counter 13.
  • An input signal and an inverted input signal can be applied to the SAR-ADC 6 via a block 14 that includes a T/H buffer and switch 4.
  • the CDAC 11 comprises a large number of capacitors.
  • a first pair of capacitors has a capacitance of 16C.
  • a subsequent pair of capacitors has a capacitance of 8C, i.e. half the capacitance compared to the first pair of capacitors with a capacitance of 16C.
  • a next pair of capacitors has a further halved capacitance of 4C.
  • a next pair of capacitors has a further halved capacitance of 2C.
  • a next pair of capacitors has a further halved capacitance of C.
  • the aforementioned capacitors of the CDAC 11 can be connected via switches to earth GND, to a common mode voltage V cm or to a reference voltage V re f. There can be further pairs of these capacitors in order to improve resolution. There can be a smaller number of pairs of these capacitors if a lower resolution is sufficient.
  • a first capacitor of each pair can be connected to one input of the comparator 12.
  • a second capacitor of each pair can be connected to the other input of the comparator 12.
  • the comparator 12 compares the voltages present in each case in order to determine a digital value for each bit.
  • the counter 13 switches the switches accordingly and can finally reset the flip-flop 2 after the last bit has been determined.
  • the electronic device may comprise a second analog-digital converter with which a residual value can be digitized.
  • the residual value may be a difference between the value obtained by digitization and a held voltage. It can be digitized with improved resolution.
  • the second analog-digital converter can be, for example, a SAR-ADC, a Sigma-Delta ADC or a Flash ADC.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

Die Erfindung betrifft ein Verfahren für den Betrieb eines elektronischen Geräts mit unterschiedlich langen Betriebsphasen, dadurch gekennzeichnet, dass durch eine Taktfrequenz gesteuert die kürzere Betriebsphase gestoppt und die längere Betriebsphase gestartet wird, und dass das Ende der längeren Betriebsphase delektiert wird und die kürzere Betriebsphase gestartet wird, wenn das Ende der längeren Betriebsphase delektiert worden ist. Die Erfindung betrifft ein elektronisches Gerät für die Durchführung des Verfahrens. Ein sehr schneller Betrieb kann so mit einfachen technischen Mitteln erzielt werden.

Description

Verfahren und elektronisches Gerät mit unterschiedlich langen Betriebsphasen
Die Erfindung betrifft ein Verfahren für den Betrieb eines elektronischen Geräts mit unterschiedlich langen Betriebsphasen. Die Erfindung betrifft ein elektronisches Gerät für die Durchführung des Verfahrens.
Eine elektronische Schaltung eines elektronischen Geräts kann für ihren Betrieb einen Referenztakt benötigen. Bei Schaltungen mit hoher Präzision muss der Referenztakt, dessen Signal ein Rechtecksignal ist, aus einem Sinus erzeugt werden, da nur eine Sinusquelle die hohen Anforderungen erfüllt. Dies bedeutet aber auch, dass die Flanken des Rechtecksignals in gleichmäßigen Abständen verteilt sind.
Es gibt elektronische Geräte mit solchen Schaltungen, die während ihres Betriebs unterschiedlich lange Betriebsphasen durchlaufen. Sollen die Betriebsphasen einer Schaltung durch einen Referenztakt gestartet werden, so haben gleichmäßige Abstände bei einem Referenztakt Zeitverluste zur Folge, die durch eine besser angepasste Taktung vermieden werden könnten. Eine solche Schaltung wird nachfolgend Schaltung mit unterschiedlich langen Betriebsphasen genannt. Ein elektronisches Gerät mit einer solchen Schaltung ist daher ein elektronisches Gerät mit unterschiedlich langen Betriebsphasen.
Ein Beispiel für eine Schaltung mit unterschiedlich langen Betriebsphasen ist ein Analog-Digital-Wandler, der in einer ersten Betriebsphase ein zu untersuchendes analoges Signal zur weiteren Verarbeitung auf einen Zwischenspeicher lädt und in einer zweiten Betriebsphase das analoge Signal in ein digitales Signal umgewandelt. Die zweite Betriebsphase, also das Umwandeln eines analogen Signals in ein digitales Signal kann länger dauern als die erste Betriebsphase, also das Laden des Signals auf einen Zwischenspeicher. Werden nun die beiden Betriebsphasen nacheinander mit einem Referenztakt gestartet, bei dem der zeitliche Abstand von zwei Signalen der zeitlichen Länge der zweiten Betriebsphase entspricht, dann wird für die erste Betriebsphase unnötig lange Zeit aufgewendet.
Durch die Erfindung soll erreicht werden, ein elektronisches Gerät mit unterschiedlich langen Betriebsphasen schnell betreiben zu können.
Die Aufgabe kann durch ein Verfahren für den Betrieb eines elektronischen Geräts mit unterschiedlich langen Betriebsphasen gelöst werden, indem durch eine Taktfrequenz gesteuert die kürzere Betriebsphase gestoppt und die längere Betriebsphase gestartet wird. Das Ende der längeren Betriebsphase wird detektiert. Die kürzere Betriebsphase wird gestartet, wenn das Ende der längeren Betriebsphase detektiert worden ist.
Die Aufgabe kann durch ein elektronisches Gerät mit einer Schaltung mit unterschiedlich langen Betriebsphasen gelöst werden. Eine erste Betriebsphase dauert also kürzer als eine zweite Betriebsphase. Das elektronische Gerät kann eine Referenztaktschaltung umfassen, mit der ein Referenztakt generiert werden kann. Die Schaltung kann einen wenigstens einen Schalter umfassen, mit dem eine Betriebsphase der Schaltung gestartet und/oder gestoppt werden kann. Das elektronische Gerät kann so eingerichtet sein, dass durch die Taktfrequenz gesteuert eine Betriebsphase durch einen Phasenschalter gestoppt werden kann. Das elektronische Gerät kann so eingerichtet sein, dass durch die Taktfrequenz gesteuert die kürzere Betriebsphase durch einen Phasenschalter gestoppt werden kann. Es wird dann taktweise, also in vorgegebenen zeitlichen Abständen, die kürzere Betriebsphase durch den Phasenschalter gestoppt. Das elektronische Gerät kann so eingerichtet sein, dass durch die Taktfrequenz gesteuert eine Betriebsphase durch einen Phasenschalter gestartet werden kann. Das elektronische Gerät kann so eingerichtet sein, dass durch die Taktfrequenz gesteuert die längere Betriebsphase durch einen Phasenschalter gestartet werden kann. Es wird dann taktweise die längere Betriebsphase durch einen Phasenschalter gestartet. Das elektronische Gerät kann so eingerichtet sein, dass das Ende einer Betriebsphase detektiert werden kann. Das elektronische Gerät kann so eingerichtet sein, dass das Ende der längeren Betriebsphase detektiert werden kann. Es kann sich um die Betriebsphase handeln, die durch den Referenztakt gesteuert mittels eines Phasenschalters gestartet werden kann. Das elektronische Gerät kann so eingerichtet sein, dass durch einen Phasenschalter eine Betriebsphase gestartet wird, wenn das Ende der anderen Betriebsphase detektiert wird. Das elektronische Gerät kann so eingerichtet sein, dass durch einen Phasenschalter eine Betriebsphase gestartet wird, wenn das Ende einer anderen Betriebsphase detektiert wird. Das elektronische Gerät kann so eingerichtet sein, dass durch einen Phasenschalter die kürzere Betriebsphase gestartet wird, wenn das Ende der längeren Betriebsphase detektiert wird.
Es kann dadurch erreicht werden, dass eine Betriebsphase unabhängig von einem Taktsignal sofort gestartet werden kann, sobald eine andere Betriebsphase beendet ist Es kann so erreicht werden, dass sofort die eine, zum Beispiel längere Betriebsphase gestartet wird, sobald die andere, zum Beispiel kürzere Betriebsphase beendet ist. Verzögerungen, die aus den eingangs genannten Gründen bei unterschiedlich langen Betriebsphasen auftreten können, können mit geringem technischem Aufwand vermieden werden.
In einer Ausgestaltung der Erfindung ist ein zeitlicher Abstand zwischen zwei Signalen des Referenztaktes kürzer als die Dauer der längeren Betriebsphase. Dauert die längere Betriebsphase beispielsweise 2 ms, dann ist der zeitliche Abstand zwischen zwei Signalen des Referenzsignals kleiner als 2 ms. So kann verbessert ein Zeitgewinn erzielt werden. Ein zeitlicher Abstand zwischen zwei Signalen kann der zeitliche Abstand zwischen zwei steigenden Flanken von zwei aufeinanderfolgenden Signalen sein. Es kann also ermittelt werden, wie groß der zeitliche Abstand zwischen zwei steigenden Flanken ist, die aufeinanderfolgen, um den zeitlichen Abstand zu ermitteln. Es ist aber auch möglich, dass der zeitliche Abstand zwischen zwei Signalen eine steigende und eine sich daran anschließende fallende Flanke ist. Das eine Signal ist dann eine steigende Flanke und das andere Signal ist die fallende Flanke.
In einer Ausgestaltung der Erfindung ist ein zeitlicher Abstand zwischen zwei Signalen des Referenztaktes länger als die Dauer der kürzeren Betriebsphase. Dauert die kürzere Betriebsphase beispielsweise 1 ms, dann ist der zeitliche Abstand zwischen zwei Signalen des Referenzsignals größer als 1 ms. So kann verbessert ein Zeitgewinn erzielt werden.
In einer Ausgestaltung der Erfindung umfasst das elektronische Gerät einen ersten Schaltkreis, mit dem eine analoge Spannung abgetastet und eine abgetastete analoge Spannung gehalten werden kann.
Der erste Schaltkreis kann über einen Signaleingang verfügen, an den eine analoge Spannung angelegt werden kann. Eine an den Signaleingang angelegte analoge Spannung wird Eingangsspannung genannt. Der erste Schaltkreis kann eine Eingangsspannung während einer Abtastphase abtasten. Im Anschluss an die Abtastphase kann der erste Schaltkreis die abgetastete Eingangsspannung während einer Haltephase halten, d. h., zumindest für eine kurze Zeit speichern. Der Schaltkreis kann einen Signalausgang aufweisen. Eine Spannung, die über den Signalausgang ausgegeben werden kann, wird Ausgangsspannung genannt. Eine abgetastete Eingangsspannung, die durch den ersten Schaltkreis gehalten wird, kann über den Signalausgang ausgelesen werden. Der erste Schaltkreis kann einen Kondensator umfassen, durch den eine abgetastete analoge Spannung gehalten werden kann. Der Schaltkreis kann mehr als einen Kondensator umfassen, durch die eine abgetastete analoge Spannung gehalten werden kann. Die Kapazität von zwei Kondensatoren, durch die eine abgetastete analoge Spannung gehalten werden kann, können sich unterscheiden. Die Kapazität des einen Kondensators kann halb so groß sein wie die Kapazität des anderen Kondensators. Der Signaleingang kann mit einem Schalter verbunden sein, um mittels des Schalters eine Abtastphase starten zu können. Der Schalter kann ein Transistor sein.
Die Zeiten für Abtastphase und Haltephase sind grundsätzlich unterschiedlich lang. In der Regel ist die Haltephase die längere Betriebsphase als die Abtastphase.
Der erste Schaltkreis kann einen Steuereingang aufweisen, durch den zwischen der Abtastphase und der Haltephase umgeschaltet werden kann. Der erste Schaltkreis kann einen elektronischen Schalter aufweisen, mit dem zwischen der Abtastphase und der Haltephase umgeschaltet werden kann. Der elektronische Schalter kann ein Transistor sein. Ein Gate-Anschluss bzw. ein Basis-Anschluss eines Transistors können dann der Steuereingang sein.
Der erste Schaltkreis kann für das Speichern einer Eingangsspannung einen Kondensator umfassen. Durch die Eingangsspannung kann der Kondensator aufgeladen werden. Die Abtastphase kann beendet sein, sobald der Kondensator durch die Eingangsspannung in gewünschter Weise aufgeladen worden ist. Die Abtastphase kann beendet sein, sobald die Eingangsspannung gleich der Ausgangsspannung ist.
Der erste Schaltkreis kann so eingerichtet sein, dass dieser während der Haltephase den Wert hält, den die Eingangsspannung im Augenblick des Umschaltens von der Abtastphase zur Haltephase hatte. Der erste Schaltkreis kann so eingerichtet sein, dass diese den arithmetischen Mittelwert der Eingangsspannung im Messintervall halten, also für kurze Zeit speichern kann.
Der erste Schaltkreis kann einen Impedanzwandler umfassen, über den der Kondensator aufgeladen werden kann. Der Impedanzwandler kann eine zu hohe Belastung einer Spannungsquelle und damit eine Verfälschung eines Messergebnisses vermeiden.
Der erste Schaltkreis kann einen Spannungsfolger umfassen, der dem Kondensator nachgeschaltet sein kann. Der nachgeschaltete Spannungsfolger kann dazu beitragen, dass eine gehaltene Spannung am Signalausgang möglichst lange erhalten bleibt. Der erste Schaltkreis kann so sein, dass die Ausgangsspannung der Eingangsspannung während der Abtastphase zeitlich verzögert folgt. Während der Haltephase kann die Ausgangsspannung dem Wert der Eingangsspannung entsprechen, den die Eingangsspannung am Ende der Abtastphase hatte.
Der erste Schaltkreis kann als Sample-and-Hold-Schaltung oder als Track-and-Hold- Schaltung ausgestaltet sein oder ein solche Schaltung umfassen. Es kann bei beiden Ausgestaltungen eine Referenztaktschaltung geben, durch die während des Betriebs ein Referenztakt erzeugt wird. Durch den Referenztakt kann das Abtasten und/oder das Halten gesteuert werden. Ist der erste Schaltkreis beispielsweise als Track-and- Hold-Schaltung ausgestaltet, dann kann bei einer steigenden Flanke des Signals des Referenztakts von der Haltephase auf die Abtastphase umgeschaltet werden oder umgekehrt. Bei einer fallenden Flanke kann von der Abtastphase auf die Haltephase umgeschaltet werden oder umgekehrt. Es kann auch nur bei einer steigenden oder nur bei einer fallenden Flanke umgeschaltet werden. Beispielsweise kann nur bei einer steigenden Flanke von der Abtastphase auf die Haltephase umgeschaltet werden. Durch das Umschalten kann beispielsweise die Abtastphase beendet und die Haltephase gestartet werden.
Die Abtastphase kann die erste Betriebsphase sein. Die Abtastphase kann dann durch einen Phasenschalter gestartet werden, wenn das Ende der zweiten Betriebsphase detektiert wird. Der Phasenschalter kann ein elektronischer Schalter des ersten Schaltkreises sein.
In einer Ausgestaltung umfasst der erste Schaltkreis eine Einrichtung, mit der ein gehaltenes Eingangssignal in ein digitales Signal umgewandelt werden kann. Die Einrichtung, mit der ein gehaltenes Eingangssignal in ein digitales Signal umgewandelt werden kann, kann einen Komparator umfassen, der eine Spannung mit einer Referenzspannung vergleichen und ein Ergebnis des Vergleichs ausgeben kann. Diese Betriebsphase, während der eine gehaltene Spannung in ein digitales Signal umgewandelt wird, wird Umwandlungsphase genannt. Eine solche Umwandlungsphase kann eine Betriebsphase sein. Eine solche Umwandlungsphase kann die längere Betriebsphase sein.
Das elektronische Gerät kann einen Analog-Digital-Wandler (kurz: ADC) umfassen. Der Analog-Digital-Wandler kann einen ADC-Eingang umfassen. Der Analog-Digital- Wandler kann einen ADC-Ausgang umfassen. Der Analog-Digital-Wandler kann ein Eingangssignal, das an seinem ADC-Eingang anliegt, in ein digitales Ausgangssignal umwandeln. Das digitale Ausgangssignal kann über seinen ADC-Ausgang ausgegeben werden. Die Zeit, die der Analog-Digital-Wandler für das Umwandeln benötigt, wird Umwandlungsphase genannt. Die Umwandlungsphase kann die zweite Betriebsphase sein. Durch eine Taktfrequenz gesteuert wird dann die Umwandlungsphase durch einen Phasenschalter gestartet. Sobald sämtliche Bits des digitalen Ausgangssignals über den ADC-Ausgang ausgegeben worden sind, wird die erste Betriebsphase gestartet.
Der Analog-Digital-Wandler kann ein SAR-ADC oder ein Delta-Sigma-ADC sein.
Das Eingangssignal für den Analog-Digital-Wandler kann ein Ausgangssignal des ersten Schaltkreises sein.
Die Schaltung kann ein Flipflop umfassen. Das Flipflop kann ein taktflankengesteuertes D-Flipflop sein.
Ein Flipflop ist eine elektronische Schaltung mit Eingängen und Ausgängen für Eingangssignale und Ausgangssignale. Der Zustand eines Ausgangssignals hängt von Eingangssignalen ab. Außerdem kann der Zustand eines Ausgangssignals von dem Zustand eines früheren Ausgangssignals abhängen. Beispielsweise weist ein RS- Flipflop zwei Eingänge auf, die „R“ und „S“ genannt werden. „R“ steht für „Reset“ bzw. „zurückgesetzt“ und „S“ für „set“ bzw. „gesetzt“. Außerdem weist das RS-Flipflop zwei Ausgänge auf, die „Q“ und „Q“ genannt werden.
Wird ein Signal „high“ am Set-Eingang S und ein Signal „low“ am Reset-Eingang R eines RS-Flipflops angelegt, dann wird der Ausgang Q gesetzt und nimmt also den Zustand „gesetzt“ ein. Wird ein Signal „low“ an den Set-Eingang S und ein Signal „high“ an den Reset-Eingang R angelegt, dann wird der Ausgang Q zurückgesetzt. Wird an beide Eingänge ein Signal „low“ angelegt, dann ändert sich der Zustand des Ausgangs Q nicht. Verboten ist, an beide Eingänge ein Signal „high“ anzulegen.
Der Ausgang Q ist ein zum Ausgang Q invertierter Ausgang, der den umgekehrten Zustand des Ausgangs Q einnimmt.
Signale können bei einem RS-Flipflop pulsförmig sein. Ein Zustand eines Ausgangs ändert sich also nicht durch ein Ende eines pulsförmigen Signals. Der Zustand eines Ausgangs kann bei einem RS-Flipflop also nur durch Anlegen eines weiteren Signals geändert werden. Es gibt Flipflops, die durch einen Referenztakt gesteuert werden. Ein solches Flipflop kann einen RS-Flipflop umfassen, bei dem der Eingang S über einen Wechselrichter mit dem Eingang R verbunden ist, um so einen Dateneingang D bereitzustellen. Es wird durch den Wechselrichter verhindert, dass sich die Eingänge S und R auf dem gleichen Logikpegel befinden können. Damit ist gemeint, dass nicht an beiden Eingängen R und S gleichzeitig das gleiche Signal „low“ bzw. das gleiche Signal „high“ anliegen kann.
Ein solches Flip umfasst einen zweiten Referenztakteingang, der „C“ genannt wird. „D“ steht für „data“. „C“ steht für „clock“.
Ein durch einen Referenztakt gesteuertes Flipflop kann entweder nur auf die steigende Flanke eines angelegten Referenztakts oder nur auf die fallende Flanke reagieren. Wird an den Referenztakteingang C ein Referenztakt für den Betrieb angelegt, so ändert sich ein Zustand eines Ausgangs Q nur dann, wenn entweder eine steigende Flanke eines angelegten Referenztakts oder eine fallende Flanke am Eingang C auftrit. Reagiert ein solches Flipflop beispielsweise auf eine steigende Flanke eines Referenztakts, dann wird der Zustand des Ausgangs Q bei Auftreten einer steigenden Flanke gesetzt, wenn am Dateneingang D das Signal „high“ anliegt und damit am Set- Eingang R ein „high“ und am Reset-Eingang ein „low". Bis zum Auftreten der nächsten steigenden Flanke kann sich der Zustand des Ausgangs Q nun nicht mehr ändern. Tritt eine nächste steigende Flanke auf und liegt dann am Dateneingang D ein Signal „low“ an, dann wird der Zustand des Ausgangs zurückgesetzt, weil dann am Set-Eingang das Signal „low“ anliegt und am Reset-Eingang R das Signal „high“. Andernfalls bleibt der Zustand des Ausgangs Q gesetzt. Ein solches Flipflop wird auch taktflankengesteuertes D-Flipflop genannt.
Durch Verwendung eines solchen Flipflops kann erreicht werden, dass ein durch ein Taktsignal gesteuerter Analog-Digital-Wandler nur noch auf eine Flanke des Taktsignals reagiert. Dies vorzugsweise dazu genutzt, um die Haltephase zu starten. Während der Haltephase wird das gehaltene analoge Signal in ein digitales Signal umgewandelt.
Im Anschluss an die Umwandlung kann ein Analog-Digital-Wandler selbstständig ein Signal erzeugen, das die Fertigstellung der Umwandlung markiert. Durch das selbständig erzeugte Signal kann dann die Abtastphase gestartet werden. Dadurch kann der Analog-Digital-Wandler lokal das Verhältnis der Flanken selbstständig ideal einstellen. Nachfolgend wird die Erfindung anhand von Figuren näher erläutert. Es zeigen
Figur 1 : Elektronisches Gerät;
Fig. 2: Schaltkreis.
In der Figur 1 wird das Prinzip der Erfindung am Beispiel eines Analog-Digital-Wandlers mit integrierter Track-and-Hold-Schaltung skizziert. Eine Referenztaktschaltung ist mit einem Eingang eines Flipflops 2 verbunden. Das Flipflop ist über eine Leitung 3 mit einem Schalter 4 verbunden. Der Schalter 4 kann einen Signalgenerator 5 mit einem Analog-Digital-Wandler 6 verbinden. Der Analog-Digital-Wandler 6 umfasst einen Speicher 7 und einen Wandler 8. Das Flipflop ist über eine Leitung 9 mit einer Schnittstelle des Analog-Digital-Wandlers 6 verbunden, welche im Analog-Digital- Wandler eine Umwandlung eines im Speicher 7 gespeicherten analogen Signals startet. Ein Ausgang des Analog-Digital-Wandlers 6 ist über eine Leitung 10 mit einer Reset-Schnittstelle des Flipflops 2 verbunden, über das Flipflop 2 zurückgesetzt werden kann.
Das Flipflop 2 wechselt nur bei einer steigenden Flanke seinen Zustand am Ausgang. Wechselt das Flipflop aufgrund einer steigenden Flanke des Referenztaktes, der durch die Referenztaktschaltung erzeugt wurde, seinen Ausgangszustand, so gibt das Flipflop ein Signal über seinen Ausgang aus, durch das der Schalter 4 geöffnet und die Umwandlung des im Speicher 7 gespeicherten analogen Signals in ein digitales Signal durch den Wandler 8 gestartet wird. Ist die Umwandlung abgeschlossen und hat also eine digitale Zahl mit Bit 0 bis Bit n ausgegeben, dann gibt der Analog-Digital-Wandler 6 außerdem ein Signal über die Leitung 10 zur Reset-Schnittstelle des Flipflops 2 aus, durch das das Flipflop 2 zurückgesetzt wird. Durch das Zurücksetzen wird der Schalter 4 geschlossen und ein neues analoges Signal im Speicher 7 gespeichert. Das Speichern wird gestoppt, sobald eine steigende Flanke des Referenztaktes den beschriebenen Zyklus erneut startet.
Die Referenztaktschaltung kann einen Quarzoszillator umfassen, um einen Referenztakt erzeugen zu können. Ein Quarzoszillator ist eine elektronische Schaltung zum Erzeugen von Schwingungen, die als frequenzbestimmendes Bauelement einen Schwingquarz enthält. Die Referenztaktschaltung kann ein PLL-basierter Oszillator sein. PLL ist die Abkürzung für Phase-Locked Loop. Die Referenztaktschaltung kann so sein, dass ein Rechtecksignal erzeugt wird. Die Referenztaktschaltung kann so sein, dass eine Frequenz des Referenztakts eingestellt werden kann. Mit integrierter Takt-Synthesizer-Technik lassen sich beispielsweise PLL-basierte Oszillatoren, so zum Beispiel PLL-basierte Quarzoszillatoren, programmieren, um verschiedene Frequenzen zu erzeugen.
Das Flipflop 2 kann ein D-Flipflop sein.
Geeignete Referenztaktschaltungen und Flipflops sind kommerziell erhältlich.
In der Figur 2 wird ein Ausführungsbeispiel mit einem SAR-ADC 6 gezeigt, der mit 6 Bit auflösen kann. Der SAR-ASC 6 umfasst einen kapazitiven Digital-Analog-Wandler 11 (CDAC), einen Komparator 12 und einen Zähler 13. Über einen Block 14, der einen T/H Puffer und Schalter 4 umfasst, kann an den SAR-ADC 6 ein Eingangssignal und ein invertiertes Eingangssignal angelegt werden. Außerdem ist ein Referenzpuffer 15 für eine Gleichtaktspannung Vcm vorhanden. Der CDAC 11 umfasst eine Vielzahl von Kondensatoren. Ein erstes Paar an Kondensatoren verfügt über eine Kapazität von 16C. Ein nachfolgendes Paar von Kondensatoren verfügt über eine Kapazität von 8C, also über eine halbierte Kapazität im Vergleich zu dem ersten Paar an Kondensatoren mit der Kapazität 16C. Ein nächstes Paar an Kondensatoren verfügt über eine weiter halbierte Kapazität von 4C. Ein nächstes Paar an Kondensatoren verfügt über eine weiter halbierte Kapazität von 2C. Ein nächstes Paar an Kondensatoren verfügt über eine weiter halbierte Kapazität von C. Die vorgenannten Kondensatoren des CDAC 11 können über Schalter wahlweise mit Erde GND, mit einer Gleichtaktspannung Vcm oder mit einer Referenzspannung Vref verbunden werden. Es kann weitere Paare dieser Kondensatoren geben, um verbessert auflösen zu können. Es kann eine geringere Zahl an Paaren dieser Kondensatoren geben, falls eine geringere Auflösung genügt. Darüber hinaus kann es aus Gründen der binären Gewichtung, wie in der Figur 2 gezeigt, noch ein weiteres Paar an Kondensatoren mit der Kapazität C geben, die dauerhaft mit der Gleichtaktspannung Vcm verbunden sind. Ein erster Kondensator eines jeden Paars kann mit dem einen Eingang des Komparators 12 verbunden sein. Ein zweiter Kondensator eines jeden Paars kann mit dem anderen Eingang des Komparators 12 verbunden sein. Der Komparator 12 vergleicht die jeweils anliegenden Spannungen, um einen digitalen Wert für ein jedes Bit zu ermitteln. Der Zähler 13 schaltet die Schalter entsprechend und kann schließlich nach Ermittlung des letzten Bits das Flipflop 2 zurücksetzen.
Das elektronische Gerät kann einen zweiten Analog-Digital-Wandler umfassen, mit dem ein Restwert digitalisiert werden kann. Der Restwert kann eine Differenz zwischen dem Wert, der durch Digitalisierung erhalten worden ist, und einer gehaltenen Spannung sein. Es kann so verbessert aufgelöst digitalisiert werden. Der zweite Analog-Digital-Wandler kann beispielsweise ein SAR-ADC, ein Sigma-Delta-ADC oder ein Flash-ADC sein.

Claims

Ansprüche
1. Verfahren für den Betrieb eines elektronischen Geräts mit unterschiedlich langen Betriebsphasen, dadurch gekennzeichnet, dass durch eine Taktfrequenz gesteuert die kürzere Betriebsphase gestoppt und die längere Betriebsphase gestartet wird, und dass das Ende der längeren Betriebsphase detektiert wird und dass die kürzere Betriebsphase gestartet wird, wenn das Ende der längeren Betriebsphase detektiert worden ist.
2. Elektronisches Gerät für die Durchführung des Verfahrens nach dem vorhergehenden Anspruch mit einer Schaltung mit unterschiedlich langen Betriebsphasen, mit einer Referenztaktschaltung (1), mit der ein Referenztakt generiert werden kann, dadurch gekennzeichnet, dass das elektronische Gerät so eingerichtet ist, dass durch die Taktfrequenz gesteuert die kürzere Betriebsphase gestoppt und die längere Betriebsphase gestartet wird und das Ende der längeren Betriebsphase detektiert wird und die kürzere Betriebsphase gestartet wird, wenn das Ende der längeren Betriebsphase detektiert wird.
3. Elektronisches Gerät nach dem vorhergehenden Anspruch, dadurch gekennzeichnet, dass der zeitliche Abstand zwischen zwei Signalen des Referenztaktes kürzer als die zeitliche Dauer der längeren Betriebsphase ist.
4. Elektronisches Gerät nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der zeitliche Abstand zwischen zwei Signalen des
Referenztaktes länger als die zeitliche Dauer der kürzeren Betriebsphase ist.
5. Elektronisches Gerät nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die kürzere Betriebsphase eine Abtastphase für ein Abtasten einer analogen Spannung ist.
6. Elektronisches Gerät nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die längere Betriebsphase eine Umwandlungsphase für ein Umwandeln einer analogen Spannung in ein digitales Signal ist.
7. Elektronisches Gerät nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass dieses einen Analog-Digital-Wandler (6) umfasst.
8. Elektronisches Gerät nach dem vorhergehenden Anspruch, dadurch gekennzeichnet, dass der Analog-Digital-Wandler (6) ein SAR- Analog-Digital- Wandler ist.
9. Elektronisches Gerät nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass dieses ein taktflankengesteuertes D-Flipflop (2) umfasst.
10. Elektronisches Gerät nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Referenztaktschaltung (1) einen Quarzoszillator umfasst.
EP24730005.6A 2023-06-21 2024-05-28 Verfahren und elektronisches gerät mit unterschiedlich langen betriebsphasen Pending EP4643461A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102023205825.1A DE102023205825A1 (de) 2023-06-21 2023-06-21 Verfahren und elektronisches Gerät mit unterschiedlich langen Betriebsphasen
PCT/EP2024/064617 WO2024260686A1 (de) 2023-06-21 2024-05-28 Verfahren und elektronisches gerät mit unterschiedlich langen betriebsphasen

Publications (1)

Publication Number Publication Date
EP4643461A1 true EP4643461A1 (de) 2025-11-05

Family

ID=91334999

Family Applications (1)

Application Number Title Priority Date Filing Date
EP24730005.6A Pending EP4643461A1 (de) 2023-06-21 2024-05-28 Verfahren und elektronisches gerät mit unterschiedlich langen betriebsphasen

Country Status (3)

Country Link
EP (1) EP4643461A1 (de)
DE (1) DE102023205825A1 (de)
WO (1) WO2024260686A1 (de)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10607671B2 (en) 2018-02-17 2020-03-31 Micron Technology, Inc. Timing circuit for command path in a memory device

Also Published As

Publication number Publication date
WO2024260686A1 (de) 2024-12-26
DE102023205825A1 (de) 2024-12-24

Similar Documents

Publication Publication Date Title
DE60036426T2 (de) Direkte digitale Frequenzsynthese, die Störbeseitigung ermöglicht
DE102009014797B4 (de) Zeit/Digitalwandler mit Mehrfachausgabe
DE69621068T2 (de) Analog-Digitalwandler nach dem Verfahren der sukzessiven Approximation
DE69925058T2 (de) Mehrstufiger Analog-Digital-Wandler mit Anwendung eines Zittersignals
DE3733682C2 (de)
DE69933063T2 (de) Vorrichtung zum Takten von digitalen und analogen Schaltungen auf einem gemeinsamen Substrat und Verfahren dazu
DE10017622B4 (de) Prüfvorrichtung und Verfahren zum elektrischen Prüfen von elektronischen Vorrichtungen
DE4125387A1 (de) Verfahren und generatorschaltung zur analogen zeitsteuerung
DE69928875T2 (de) Delta-Sigma Modulator mit verbesserter Spitzenwertgenauigkeit
DE102018131578A1 (de) Verwenden einer rückführenden verzögerungsleitung mit einem zeit-digital-wandler
DE19732840A1 (de) Pipeline-Analog-Digital-Wandler
DE102020109797A1 (de) Phasenregelschleifenschaltung (pll-schaltung) und taktgenerator mit unterabtastungsschaltung
DE112014006322T5 (de) Ladungspumpen-Kalibrierung für eine Zweiwege-Phasenregelungsschleife
DE3690624C2 (de)
DE112005001645T5 (de) Präzise Zeitmessvorrichtung und Verfahren dafür
DE19934795B4 (de) Integrationsverfahren und Integrationsschaltung, die ein verbessertes Signal-Rausch-Verhältnis bieten, und spannungsgesteuerter Oszillator und Frequenz-Spannungswandler, der eine Integrationsschaltung verwendet
DE69803584T2 (de) Zufallsgenerator
DE4004195C2 (de) Schaltungsanordnung zur Erzeugung eines mit einem Referenzsignal verkoppelten Signals
EP0576701B1 (de) Hörgerät
DE19912514A1 (de) Halbleiterprüfsystem
EP0922962A1 (de) Verfahren und Vorrichtung zur zeitdiskreten Messung einer Reaktanz
EP4643461A1 (de) Verfahren und elektronisches gerät mit unterschiedlich langen betriebsphasen
WO1999038284A1 (de) Digital gesteuerte schaltung zur verringerung der phasenmodulation eines signals
DE112019006137T5 (de) Kompensation für Metastabilität asynchroner SAR in einer Delta-Sigma-Modulator-Schleife
DE69626824T2 (de) Monolitischer analog-digital-wandler

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20250729

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC ME MK MT NL NO PL PT RO RS SE SI SK SM TR