EP4594949A1 - Auslesevorrichtung und verfahren zum zeitversetzten auslesen mehrerer quanteneinrichtungen, insbesondere quantenpunkte oder quantenbits, sowie quantenvorrichtung - Google Patents

Auslesevorrichtung und verfahren zum zeitversetzten auslesen mehrerer quanteneinrichtungen, insbesondere quantenpunkte oder quantenbits, sowie quantenvorrichtung

Info

Publication number
EP4594949A1
EP4594949A1 EP23748459.7A EP23748459A EP4594949A1 EP 4594949 A1 EP4594949 A1 EP 4594949A1 EP 23748459 A EP23748459 A EP 23748459A EP 4594949 A1 EP4594949 A1 EP 4594949A1
Authority
EP
European Patent Office
Prior art keywords
quantum
sampling
sample
holding
hold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP23748459.7A
Other languages
English (en)
French (fr)
Inventor
Christian Grewing
Jonas BÜHLER
Arun Ashok
Stefan Van Waasen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forschungszentrum Juelich GmbH
Original Assignee
Forschungszentrum Juelich GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forschungszentrum Juelich GmbH filed Critical Forschungszentrum Juelich GmbH
Publication of EP4594949A1 publication Critical patent/EP4594949A1/de
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control

Definitions

  • Reading device and method for time-delayed reading of several quantum devices in particular quantum dots or quantum bits, and quantum device
  • the invention relates to a readout device for reading out several quantum devices, in particular quantum dots or quantum bits, with a time delay.
  • the invention relates to a quantum device, in particular a quantum computer, and a method for reading out several quantum devices, in particular quantum dots or quantum bits, with a time delay.
  • Quantum devices are known from the prior art, which can be, for example, quantum bits or quantum dots.
  • Quantum bits also known as qubits for short, are two-state quantum systems, i.e. quantum mechanical systems that have two states that can be reliably distinguished by measurement and are used for quantum computers. Quantum bits play a role in quantum computers that is analogous to that of classical bits in conventional computers.
  • Quantum dots are nanoscopic material structures that are usually semiconductor-based. Quantum dots can also be used independently of quantum computers. There are various ways of implementing quantum bits for quantum computers. As purely examples, ions in ion traps, SQUIDs (abbreviation for: superconducting quantum interference devices), nuclear spins in molecules and solids, and electrons in quantum dots are mentioned.
  • the applicant is aware of various multiplex methods for reading out quantum devices such as quantum dots or quantum bits.
  • the methods can essentially be divided into the categories of frequency and time division multiplexing.
  • the quantum devices or associated charge sensors which are used for quantum state detection, are each connected to a high-quality resonant circuit.
  • the resonant circuits assigned to the individual quantum devices or charge sensors have different resonance frequencies. If these are excited with the appropriate frequency, the reflected wave is changed by the complex change in conductance. Since both the exciting and the reflected waves are particularly narrow-band signals, they can be transmitted over a single line.
  • the drain-source connections of all charge sensors are connected in parallel and the total current is measured.
  • This can be illustrated using the example of a single electron transistor (SET).
  • SET single electron transistor
  • such a transistor has at least one gate electrode.
  • the gate electrode can be used in such a way that only one of the parallel-connected charge sensors reacts to a change in charge and thus a signal change can be assigned to a specific charge sensor.
  • Another possibility is the amplitude multiplexing method. For this, the charge sensors are set to different operating points so that they react to the same charge change with different signal changes. If, for example, values from the dual system are assigned to the value of the signal change, the signal changes can also be assigned to a specific charge sensor if only the sum of the signals is measured.
  • Frequency multiplexing has the disadvantage that the components required for the resonant circuit require a comparatively high amount of space and energy. This reduces the maximum density of the quantum bits by the readout electronics.
  • time multiplexing limits the maximum number of possible operations. Reading the quantum bit state must also be done in the coherence time, so time multiplexing limits the maximum number of operations that can be performed.
  • the sensitivity of the charge sensor is limited for a given resolution of the signal measuring device, since the optimal operating point cannot be selected. This results from the additional requirement of distinguishing the different signals.
  • the requirements for the resolution of the converter are greatly increased, or with lower requirements, the number of quantum bits that can be read out is limited. Based on this, it is an object of the present invention to provide a device for reading quantum devices which avoids or at least reduces the aforementioned disadvantages. Furthermore, it is an object of the invention to provide a corresponding method for reading quantum devices.
  • the first-mentioned object is achieved by a read-out device for the time-delayed read-out of several quantum devices, in particular quantum dots or quantum bits, comprising
  • each of the sampling and holding modules being connected or connectable to at least one quantum device or to a state sensor, in particular a charge sensor, which is used to detect the state of at least one quantum device, and wherein each of the sampling and holding modules has at least two scanning and holding members, with which quantum state values can be sampled and held by the at least one connected or connectable quantum device or the connected or connectable state sensor,
  • the second-mentioned object is achieved by a method for the time-shifted reading of several quantum devices, in particular quantum dots or quantum bits, using a reading device according to the invention, in which
  • quantum devices in an initialization phase, several quantum devices, in particular all quantum devices, are preferably initialized simultaneously,
  • state values of the quantum devices after initialization are recorded, in particular simultaneously, by means of the connected sample and hold modules, with one sample and hold element from each sample and hold module sampling and holding a state value, and these state values as reference values be considered,
  • state values of the quantum devices are recorded, in particular simultaneously, by means of the connected sampling and holding modules, whereby a different sampling and holding element of each sampling and holding module samples and holds the state value, and these state values are regarded as measured values,
  • the held reference and measured values are transmitted sequentially in modules to the respective global comparator in order to compare them, in particular, the respective global comparator or the respective global comparator each being one of the signal changes.
  • Outputs a particularly binary signal that is dependent on the change between reference and measured value.
  • the invention is based on the idea of storing the states of quantum devices, such as quantum dots or quantum bits, in particular simultaneously in classical electronics, namely the associated sample and hold elements of the sample and hold modules, so that the actual (time) multiplexing does not have to take place within the coherence time of the quantum devices, as was previously the case, but is possible outside of it.
  • quantum devices such as quantum dots or quantum bits
  • classical electronics namely the associated sample and hold elements of the sample and hold modules
  • sampling and holding elements are assigned to each quantum device or each quantum state sensor, in particular one for the reference value and one for the measured value.
  • the sampling and holding elements are each part of a sampling and holding module or together form one and are expediently triggered at different times within the quantum bit coherence time so that sampling processes take place. It should be noted that two sampling and holding elements are usually sufficient.
  • a reference value can be sampled at a first time with its one sampling and holding element and a measured value can be sampled from the assigned state sensor with its other sampling and holding element at a second, later time.
  • simultaneous triggering of one sampling and holding element of each of the sampling and holding modules is possible.
  • each sampling and holding module comprises three sampling and holding elements, preferably exactly three sampling and holding elements. This makes it possible in particular to be able to sample a new reference value for each iteration without restricting the multiplexability outside the coherence time. More than three sampling and holding elements per sampling and holding module will generally not be necessary. However, it is also not excluded that a higher number of these is or will be provided per module.
  • time-shifted is preferably understood to mean a time-shift from the coherence time.
  • the readout of state values held in the sampling and holding elements is particularly preferably carried out after the coherence time within which the states were sampled by the sampling and holding elements.
  • the initialization of a quantum device is to be understood in particular as meaning that it is brought into a defined or known state. This is possible, for example, by relaxation.
  • the states or state values of the quantum devices are thus known and in step S2, in other words, known state values are recorded using the sample and hold elements. This makes it possible in particular to regard these state values as reference values.
  • Quantum dots are purely examples of quantum bit devices or components thereof.
  • Quantum dots which are usually semiconductor-based, can be used to “capture” individual charges and associated spin, which can be used as quantum bits, so to speak.
  • the present invention has proven to be particularly suitable for spin quantum bits.
  • Quantum devices such as quantum dots or quantum bits are usually operated at temperatures in the range of a few Kelvin, for example 5 Kelvin.
  • the readout device according to the invention is therefore expediently designed in such a way that it can also be operated in this temperature range or at the higher temperature level in a mixture cryostat, which can be, for example, 55 Kelvin. It is particularly preferred that the readout device is designed such that it can be operated in a temperature range of 100 millikelvin (mK) to 55 kelvin.
  • mK millikelvin
  • the readout device is located directly above the quantum device and is directly connected to it via VIAs (Vertical Interconnect Access). Due to the small space requirement, an implementation using an integrated circuit is expedient.
  • the quantum bits of quantum computers are usually assigned state sensors. It is possible for each quantum bit to be assigned its own state sensor, or for several quantum bits, such as two or more, to share a state sensor. It is also possible for a pair comprising a data and an auxiliary quantum bit (ancilla qubit) to share a state sensor.
  • Quantum bits can also be provided by two quantum dots, in other words a quantum dot pair, or comprise one such.
  • Sensors for state detection can be provided by charge sensors, which is usually the case with spin quantum bits in particular.
  • a charge sensor is in particular a one-electron transistor capacitively coupled to a quantum bit or a quantum dot contact. When the operating point is set correctly, both change the conductance with high sensitivity in relation to the capacitively coupled charge change of the quantum bit.
  • the quantum bit state values can, for example, be the localization or spin property of a particle representing the quantum states, which can be converted into classic charge, current or voltage values using a corresponding sensor. The superposition of the quantum states is lost.
  • the number of read-out and holding modules of the read-out device according to the invention corresponds to the number of state sensors or the number of quantum bits of a quantum computer.
  • a number of global trigger lines is provided that corresponds to the number of sampling and holding elements per sampling and holding module.
  • the sampling and holding modules are expediently all characterized by the same number of sampling and holding elements.
  • one of the global trigger lines is connected to exactly one sampling and holding element of each sampling and holding module, so that simultaneous triggering of one sampling and holding element of each sampling and holding module is possible.
  • the global trigger lines can, for example, each comprise a root section and several branch sections branching off from it, one of which runs to a sampling and holding element of each sampling and holding module.
  • a module-by-module sequential transmission of quantum bit state values to the respective global comparator is to be understood in particular as meaning that the state values held therein are transmitted or passed to the comparator module by module.
  • the transmission of quantum bit state values held in at least two sample and hold elements of a sample and hold module is expediently carried out simultaneously so that a comparison of these values, in particular of reference and measured values, can be carried out in the comparator.
  • the activation means provided according to the invention comprise a plurality of switches, transfer switches, one of the transfer switches being assigned to each sample and hold element.
  • the respective transmission switch is preferably arranged at the output of the associated sample and hold element and/or in one of the transmission lines. It applies in particular that in the event that a transfer switch is active or "switched on", a state value that is held in the associated sample and hold element is output and in particular is transmitted or guided to the or a global comparator.
  • the global transmission lines can, for example, each comprise a root section and a plurality of branch sections extending therefrom, one of which runs to a sampling and holding element or to a transmission switch provided there on the output side of at least one or more sampling and holding modules.
  • Address lines can be provided by means of which the transfer switches can be addressed module by module.
  • each transfer switch is connected to two address lines and is activated when it receives a signal on both address lines, in other words is addressed via both address lines.
  • Addressable module by module means in particular that the sampling and holding elements of individual modules can be addressed independently of those of other modules. Then state values of the sampling and holding elements of only one module can be transmitted to the or a global comparator. The module by module transmission is more expediently carried out one after the other, module by module.
  • the sample and hold modules can be arranged in an array of several rows and columns, which has proven to be particularly efficient in spatial terms.
  • the present invention has proven to be particularly suitable for an arrangement of quantum bits known as a “spider web array”.
  • a quantum bit array is described in the article “The spider-web array - a sparse spin quantum bit array” by Jelmer M. Boter et al., ar-Xiv:2110.00189v1 [quant-ph], October 1, 2021.
  • the quantum bits and associated charge sensors are also arranged in rows and columns.
  • the reading device according to the invention is preferably used together with such a “spider web array”, in which case it is particularly preferred that the scanning and holding modules of the reading device according to the invention or the scanning and holding members of the latter are each above, for example directly on, or next to the charge sensors of the “Spider Web Array”.
  • the readout device according to the invention can, for example, be bonded or otherwise connected to a chip comprising quantum bits or implementing quantum bits.
  • the sampling and holding modules or sampling and holding elements are arranged in an array of rows and columns, in an advantageous development of the readout device according to the invention it can also be provided that the address lines each extend either parallel to the rows formed by the sampling and holding modules , row address lines, or each extend parallel to the columns formed by the sample and hold modules, column address lines. Then a particularly small space requirement is guaranteed by the address lines.
  • Each of the transfer switches is then connected in particular to a row address line and a column address line and is activated, in other words "turned on", when it receives a signal via both the row and the column address lines.
  • a further embodiment of the invention is further characterized in that the output of each sample and hold element is connected, in particular via one of the transmission lines, to an input of the or - in the case of several - a global comparator, preferably, this applies to each sample and hold module that the outputs of its sample and hold elements are connected to different inputs of the or a global comparator.
  • the respective global comparator or, in the case of several, the respective global comparator is advantageously designed and/or configured such that it outputs a signal, in particular a binary signal, that depends on the signal change between two input values.
  • the (respective) comparator preferably outputs a signal, in particular a binary signal, when there is a signal change between two input signals to be compared, in other words between state values, i.e. when they differ from one another.
  • sample and hold elements each comprise or are formed by a capacitor and an associated reset switch for resetting the capacitor.
  • Digital logic can also be used for the time-shifted multiplexing. Accordingly, in a further development of the readout device according to the invention, digital logic is provided which is designed such that the sequential transmission of quantum bit state values held in the sample and hold elements takes place outside the coherence time of the quantum bit devices within which the held quantum bit state values were sampled with the sample and hold elements. If a digital logic is present, it can also be provided that it is designed to carry out the method according to the invention.
  • these, or the associated state sensors can be divided into several sectors and a separate global comparator can be used for each sector.
  • a further embodiment is characterized accordingly in that the readout device is divided into several sectors, each sector comprising its own global comparator and connected to other sample and hold modules or connectable or connected to other quantum devices or state, in particular charge sensors.
  • the readout device can further comprise one or more preamplifiers and/or one or more switchable or non-switchable low-pass filters.
  • the at least one optional preamplifier and/or at least one optional low-pass filter can be part of the respective sample and hold module. It is also preferred that the at least one optional preamplifier and/or the at least one optional low-pass filter is connected upstream of the sample and hold elements of the respective sample and hold module, in other words the state values are amplified and/or filtered.
  • the method according to the invention is characterized in an advantageous development in that one or more iterations of method steps are carried out, the respective iteration comprising steps S3 to S5 or steps S2 to S5 or steps S1 to S5 or steps S1 and S3 to S5 includes.
  • steps S3 to S5 or steps S2 to S5 or steps S1 and S3 to S5 or even all steps can be repeated several times in succession.
  • it can also vary here, as noted.
  • the measured values of the previous iteration can be considered as reference values and in step S4 state values with one or the other sample and hold elements are sampled, held and considered as measured values.
  • the quantum devices carry out new operations during a multiplex phase following a coherence time. This can also apply to all iterations.
  • a readout device whose sampling and holding modules each comprise three, preferably exactly three, sampling and holding elements
  • the three sampling and holding elements are used in turn, in particular for recording reference and measured values.
  • a reference value can first be recorded using a first sampling and holding element of the respective module, then a measured value can be recorded using a second sampling and holding element of the respective module, and then a reference value can be recorded again using the third sampling and holding element of the respective module. The first can then be used again for measured value recording, the second for reference value recording, the third for measured value recording, and so on.
  • the invention also relates to a quantum device, in particular a quantum computer, comprising a plurality of quantum devices, in particular quantum dots or quantum bits, and a readout device according to the invention, in each case a quantum device or a state sensor, in particular a charge sensor, which serves to detect the state of at least one quantum device, with one of the scanning and Holding modules is connected, preferably, with a scanning and holding module being arranged above or next to a quantum device and / or above or next to a state sensor.
  • a quantum device in particular a quantum computer, comprising a plurality of quantum devices, in particular quantum dots or quantum bits, and a readout device according to the invention, in each case a quantum device or a state sensor, in particular a charge sensor, which serves to detect the state of at least one quantum device, with one of the scanning and Holding modules is connected, preferably, with a scanning and holding module being arranged above or next to a quantum device and / or above or next to a state sensor.
  • the quantum device according to the invention is designed as a quantum computer
  • it comprises an arrangement of quantum bits referred to as a “spider web array”, as described in the already mentioned article “The spider-web array - a sparse spin Quantum bit array” by Jelmer M. Boter et al., arXiv:2110.00189v1 [quant-ph], October 1, 2021, is described.
  • the quantum devices implement spin quantum bits, and/or that the quantum devices are provided by, in particular, semiconductor-based quantum dots, and/or that the addition Level sensors, in particular charge sensors, include or are provided by semiconductor-based quantum dots.
  • Figure 1 is a purely schematic partial representation of a quantum computer with an embodiment of a readout device according to the invention in plan view;
  • Figure 2 is a circuit diagram of a sample and hold element, a transfer switch and address lines of the readout device from Figure 1;
  • FIG. 3 shows a more detailed circuit diagram of the transfer switch from FIG. 2;
  • Figure 4 is a purely schematic representation of four quantum bits arranged in an array with two rows and two columns;
  • Figure 5 is a purely schematic representation of a time-delayed readout process.
  • FIG. 1 shows a highly simplified, purely schematic partial representation of an exemplary embodiment of a quantum computer 1 according to the invention.
  • This includes, among other things, a plurality of quantum devices given by quantum bits 2 as well as associated state sensors, which are shown here. th example are designed as charge sensors 3 and serve to detect the state of the quantum bits 2.
  • quantum bits 2 and charge sensors 3 are arranged, for example, on a chip of the quantum computer 1. In the present case the quantum bits are given by spin quantum bits 2.
  • the charge sensors 3 which are arranged in rows and columns, are part of a “spider web array”, as can be seen from the article “The spider-web array - a sparse spin quantum bit array” by Jelmer M. Boter et al., arXiv:2110.00189v1 [quant-ph], October 1, 2021, shows. However, this is to be understood purely as an example.
  • the charge sensors 3 include or are formed by single-electron transistors. Just for the sake of completeness, it should be noted that, even if the quantum bits 2 are indicated in the purely schematic Figure 1 by block elements next to the associated charge sensors 3, it can apply to these, in particular in a spider web array, that their position is poorly defined, since the Electrons are transferred between modules.
  • the charge sensors 3 can also be designed as in the doctoral thesis “Improving the output signal of charge readout for quantum computing in electrostatically defined quantum dots with a new sensing dot concept” by Eugen Kammerloher (doi: 10.18154/RWTH-2022-01567) on Example of the implementation of an asymmetrical one-electron transistor is described, although this is to be understood purely as an example. Accordingly, the charge sensors 3 can generate a state-dependent signal of approximately 1 mV, for example at a quiescent current of 500 pA.
  • the quantum computer 1 also includes an exemplary embodiment of a readout device 4 according to the invention for time-shifted readout of several quantum bits 2. It should be noted that further components of the quantum computer 1 are not shown in the highly simplified FIG. 1 for reasons of clarity.
  • the readout device 4 comprises a plurality of sampling and holding modules 5, each of the sampling and holding modules 5 being connected to one of the charge sensors 3.
  • Each sampling and holding module 5 has two sampling and holding elements 6, 7, with which quantum state values, specifically reference and signal values, can be sampled and held.
  • the sampling and holding elements 6, 7 are each connected to the associated charge sensor 3. Elements are optionally connected in between.
  • each sampling and holding module 5 optionally comprises a preamplifier and/or optionally a switchable or non-switchable low-pass filter, which are connected between the respective charge sensor 3 and the respective sampling and holding elements 6, 7, which can be connected in parallel to one another.
  • each module 5 the two scanning and holding elements 6, 7 of each module 5 are arranged on or above the associated charge sensor 3. Since Figure 1 shows an example of nine charge sensors 3, and each charge sensor 3 is assigned a sampling and holding module 5 and thus two sampling and holding elements 6, 7, a total of 18 sampling and holding elements 6, 7 can be seen in Figure 1.
  • the readout device 4 includes two global trigger lines, not shown in the figure, by means of which the sampling and holding elements 6, 7 can be triggered.
  • One sample and hold element 6 of all sample and hold modules 5 is connected to one global trigger line and the other sample and hold element 7 of all sample and hold modules 5 is connected to the other global trigger line.
  • the one Sample and hold elements 6 of each module 5 can thus be triggered simultaneously via one trigger line and the other sample and hold elements 7 of each module 5 simultaneously via the other (this is independent of one or vice versa).
  • sampling and holding modules 5 can each comprise a further, in other words third, sampling and holding element 6, 7. This is in particular to avoid error propagation. If there are not just two, but three sampling and holding elements 6, 7 per module 5, a third trigger line is expediently also provided for the third sampling and holding elements, which then enables simultaneous triggering of the third sampling and holding elements.
  • the readout device 4 further comprises a global comparator 8 assigned to the multiple sample and hold modules 5 and the multiple state sensors 3 and two global transmission lines 9, 10, via which quantum state values read out and held by the sample and hold elements 6, 7 of the modules 5 can be transmitted to the global comparator 8.
  • a global comparator 8 assigned to the multiple sample and hold modules 5 and the multiple state sensors 3 and two global transmission lines 9, 10, via which quantum state values read out and held by the sample and hold elements 6, 7 of the modules 5 can be transmitted to the global comparator 8.
  • one sample and hold element 6 is connected to the comparator 8 via a transmission line 9 and the other sample and hold elements 7 via the other transmission line 10.
  • Each of the two transmission lines 9, 10 comprises a root section 9a, 10a and several branch sections 9b, 10b, each of which extends to the sample and hold elements 6, 7.
  • sampling and holding elements 6, 7 of the sampling and holding modules 5 are also assigned activation means which are designed and/or arranged such that quantities held by the sampling and holding elements 6, 7 ten state values can be transferred sequentially to the global comparator 8 module by module.
  • the activation means comprise a plurality of transmission switches 11 which can only be seen in Figure 2, one of which is assigned to a sample and hold element 6, 7 and is located at the output of the respective sample and hold element 6, 7 and in one of the transmission lines 9, 10.
  • the sample and hold elements each have, for example, a capacitor 12 and a reset switch 13 assigned to the capacitor 12 for resetting the capacitor 12.
  • the reset switch 13 for the capacitor 12 is optional.
  • a further switch 14 is also provided on the input side of the respective sample and hold element 6, 7. This switch 14 is closed when the corresponding global trigger line is activated, so that the capacitor 12 is charged to the current measured value of the charge sensor 3.
  • the signal-to-noise ratio should also be at least so large that the probability of an incorrect electronic measurement is significantly lower than the error frequency of the quantum bit 2 to be read.
  • the signal voltage of 1 mV is added to the quiescent voltage caused by the applied quiescent current to set the operating point of the one-electron transistor. This voltage represents the common-mode input voltage of the global comparator 8.
  • the offset voltage of the comparator 8 should be at least so small that the probability of an incorrect electronic measurement together with the influence of the noise is significantly lower than the error frequency of the quantum bits 2 to be read out.
  • a calibration option is expediently provided.
  • the threshold voltage of the comparator 8 lies exactly between the values corresponding to the quantum bit state 1 and the quantum bit state 0.
  • the activation means comprise address lines 15, 16, by means of which the transfer switches 11 can be addressed module by module.
  • each of the address lines 15, 16 extends either parallel to the rows formed by the sample and hold modules 5, row address lines 15, or parallel to the columns formed by the sample and hold modules 5, column address lines 16.
  • a row address line 15 is provided for each row of sample and hold modules 5 and a column address line 16 for each column of sample and hold modules 5.
  • Each transfer switch 11 is connected to two address lines 15, 16 and is or will be activated, in other words “switched on", when it receives a signal on both address lines 15, 16.
  • Each transfer switch 11 is connected to a row address line 15 and to a column address line 16.
  • a block element 17 belonging to the transfer switch 11 and provided with an "&" visualizes that a signal is required on the row 15 and column address lines 16. Even if this is shown as a separate element in the schematic Figure 2, it can of course also be integrated into the transfer switch 11 or form a structural unit with it.
  • each row address line 15 and each column address line 16 comprises two branch sections 15a, 15b, 16a, 16b, one of which extends up to a transfer switch 11 of the sample and hold elements 6, 7 of a sample and hold module 5 extends.
  • the branching sections 15a, 15b, 16a, 16b ensure that the transfer switches 11 of both sample and hold elements 6, 7 of a module 5 are addressed simultaneously when the corresponding row and column are selected.
  • the reference and measured values held in a module 5 can therefore be simultaneously assigned to the global comparator 8. performed and compared. However, due to the row and column addressing, only the values of a sample and hold module 5 are sent to the comparator 8.
  • FIG. 3 shows an enlarged exemplary structure of a transfer switch 11, which includes NMOS 18 and PMOS transistors 19.
  • NMOS 18 and PMOS transistors 19 This is a conventional implementation of an analog switch.
  • the PMOS transistor 19 marked with INVP and the NMOS transistor 18 marked with INVN form an inverter which inverts the digital control signal D_EN.
  • the two control signals are then used to switch the transistors 18, 19 marked SWN and SWP on and off simultaneously.
  • this implementation has the advantages of a wider voltage range and lower charge injection.
  • any other implementation of a switch can also be used to optimize individual parameters of the circuit.
  • a readout device 4 according to the invention can comprise more than one global comparator 8, for example two, three or more global comparators 8. This is particularly true if the number of quantum devices to be read out, such as qubits 2, is comparatively large.
  • the quantum devices, in particular qubits 2 and possibly associated state sensors 3, can then be divided into several sectors and a separate global comparator can be used for each sector.
  • a readout device 4 according to the invention can also be divided into several sectors, each sector comprising its own global comparator 8 and each comparator 8 being connected to other sample and hold modules 5 or connectable or connected to other state, in particular charge sensors 3 of a quantum computer 1 is. Then separate trigger lines and separate transmission lines 9, 10 can be provided for each sector.
  • step S1 all quantum bits 2 of the quantum computer 1 are initialized simultaneously (step S1).
  • 4 shows, in a purely schematic representation, an example of four charge sensors 3 of the quantum computer 1, each belonging to a quantum bit 2, which are arranged in an array of two rows and two columns.
  • the charge sensors 3 are numbered as CSO to CS3. It can be, for example, the four charge sensors 3 at the top left in Figure 1.
  • the quantum bits are not shown again in Figure 4.
  • Initialization means in particular that the quantum bits are brought into a defined or known state, which is possible, for example, by relaxation. Following the initialization that takes place in step S1, the states or state values of the quantum bits 2 are known.
  • a step S2 in a reference sampling phase RO, the (defined, known) state values of the quantum bits 2 are recorded after initialization, in particular simultaneously by means of the sampling and holding modules 5, wherein one of the two sampling and holding elements 6 of each sampling and holding module 5 samples and holds a state value, and these state values are considered reference values.
  • a trigger TR1 (see Figure 5) is sent to the sampling and holding elements 6 of all sampling and holding modules 5 via the one global trigger line output, and these sample.
  • the reference values are transferred to a classical electronics, namely the associated sample and hold elements 6, within the coherence time Ko of the quantum bits 2, which is also shown in Figure 5 (unitless).
  • step S3 the quantum bits perform 2 operations (step S3, also abbreviated as “Ma” for “manipulation” in Figure 5).
  • step S4 in a measurement sampling phase RO, state values of the quantum bits 2 are simultaneously recorded by means of the connected sampling and holding modules 5, with the other, second sampling and holding element 7 of each sampling and holding module 5 sampling and holding the state value, and these state values being regarded as measured values.
  • This is again achieved by simultaneously triggering the other, second sampling and holding elements 7 of each sampling and holding module.
  • the associated trigger is designated TR2 in Figure 5.
  • the measured values are also transferred to classical electronics, namely the associated sampling and holding elements 7, within the coherence time Ko of the quantum bits 2.
  • the held reference and measured values are transmitted module by module sequentially to the global comparator 8 in order to compare them (step S5 and abbreviation “Comp” in Figure 5).
  • the sample and hold elements 6, 7 are addressed one after the other - module 5 for module 5 - via the address lines 15, 16, specifically their transmission switches 11.
  • the state values are in the order CSO, CS1, CS2, CS3 transferred, which is indicated by the abbreviations R.0, R.1, R.2 and R.3 at the bottom right.
  • a signal is transmitted via the row address line RO and column address line CO.
  • For the second charge sensor CS1 on the row address line R1 and the column address line CO and so on see the signals shown in FIG. 5 for CO, C1, RO and R1).
  • the global comparator 8 outputs a particularly binary signal when there is a signal change between the compared reference and measured value.
  • Steps S3 to S5 can then be repeated as often as desired, with the measured values from the previous iteration being considered as reference values in each case, and in step S4, state values are sampled, held and considered as measured values using one or the other of the sample and hold elements 6, 7.
  • the measured values from the distance and hold elements 7 would serve as reference values, and the measured values are now recorded using the sample and hold elements 6 that were previously used for the reference.
  • step S1 and/or the reference sampling phase, i.e. step S2 are part of the repetition, in other words also take place in the respective iteration.
  • step S2 the order of the steps (in the respective iteration) can also be different.
  • new operations can then be carried out by the quantum bits 2.
  • the quantum bits 2 There may be digital logic that is designed to carry out the method described above.
  • the digital logic can be part of the reading device 4 or assigned to it.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

Die vorliegende Erfindung betrifft eine Auslesevorrichtung (4) zum zeitversetzten Auslesen von mehreren Quanteneinrichtungen (2), umfassend - mehrere Abtast- und Haltemodule (5), wobei jedes der Abtast- und Haltemodule (5) mit wenigstens einer Quanteneinrichtung (2) verbunden oder verbindbar ist, und wobei jedes der Abtast- und Haltemodule (5) mindestens zwei Abtast- und Halteglieder (6, 7), umfasst, - mindestens zwei globale Triggerleitungen, - mindestens einen globalen Komparator (8), - mindestens zwei globale Übertragungsleitungen (9, 10), über welche in den Abtast- und Haltegliedern (6, 7) der zugeordneten Abtast- und Haltemodule (5) gehaltene Quanten-Zustandswerte an den globalen Komparator (8) übertragen werden können, und - den Abtast- und Haltegliedern (6, 7) der Abtast- und Haltemodule (5) zugeordnete Aktivierungsmittel, die derart ausgebildet und/oder eingerichtet sind, dass von den Abtast- und Haltegliedern (6, 7) der Abtast- und Hal- temodule (5) gehaltene Quanten-Zustandswerte modulweise sequentiell an den globalen Komparator (8) übertragen werden können.

Description

BESCHREIBUNG
Auslesevorrichtung und Verfahren zum zeitversetzten Auslesen mehrerer Quanteneinrichtungen, insbesondere Quantenpunkte oder Quantenbits, sowie Quantenvorrichtung
Die Erfindung betrifft eine Auslesevorrichtung zum zeitversetzten Auslesen mehrerer Quanteneinrichtungen, insbesondere Quantenpunkte oder Quantenbits. Darüber hinaus betrifft die Erfindung eine Quantenvorrichtung, insbesondere einen Quantencomputer, und ein Verfahren zum zeitversetzten Auslesen mehrerer Quanteneinrichtungen, insbesondere Quantenpunkte oder Quantenbits.
Aus dem Stand der Technik sind Quanteneinrichtungen bekannt, bei denen es sich beispielsweise um Quantenbits bzw. Quantenpunkte handeln kann.
Quantenbits, die auch kurz als Qubits bezeichnet werden, sind Zweizu- stands-Quantensysteme, also quantenmechanische Systeme, die zwei durch Messung sicher unterscheidbare Zustände aufweisen und für Quantencomputer genutzt werden. Quantenbits spielen für Quantencomputer eine analoge Rolle wie klassische Bits für konventionelle Computer.
Bei Quantenpunkten (englisch: quantum dots, QD) handelt es sich um na- noskopische Materialstrukturen, die in der Regel Halbleiter-basiert sind. Quantenpunkte können auch unabhängig von Quantencomputern Verwendung finden. Es sind verschiedene Möglichkeiten bekannt, Quantenbits für Quantencomputer zu realisieren. Rein beispielhaft seien Ionen in lonenfallen, SQUIDs (Abkürzung für: superconducting quantum interference devices), Kernspins in Molekülen und Festkörpern sowie Elektronen in Quantenpunkten genannt.
Der Anmelderin sind verschiedene Multiplexverfahren zum Auslesen von Quanteneinrichtungen wie Quantenpunkte bzw. Quantenbits bekannt. Die Verfahren lassen sich dabei im Wesentlichen in die Kategorien Frequenz- und Zeitmultiplexing unterteilen.
Für das Frequenzmultiplexing werden die Quanteneinrichtungen direkt bzw. zugehörige Ladungssensoren, die der Quanten-Zustandserfassung dienen, jeweils mit einem Schwingkreis hoher Güte verbunden. Die den einzelnen Quanteneinrichtungen bzw. Ladungssensoren zugeordneten Schwingkreise weisen dabei unterschiedliche Resonanzfrequenzen auf. Werden diese mit der jeweils passenden Frequenz angeregt, wird die reflektierte Welle durch die komplexe Leitwertänderung verändert. Da sowohl die anregende als auch die reflektierte Welle besonders schmalbandige Signale sind, lassen sich diese über eine einzelne Leitung übertragen.
Für das Zeitmultiplexing wird eine Parallelschaltung der Drain-Source-Anschlüsse aller Ladungssensoren durchgeführt und der Gesamtstrom gemessen. Dies kann am Beispiel eines Ein-Elektronen-Transistors (englisch: single electron transistor, SET) verdeutlicht werden. Ein solcher besitzt neben den Drain- und Source-Anschlüssen noch mindestens eine Gate-Elektrode. Die Gate-Elektrode kann so genutzt werden, dass immer nur einer der parallelgeschalteten Ladungssensoren auf eine Ladungsänderung reagiert und somit eine Signaländerung einem bestimmten Ladungssensor zugeordnet werden kann. Eine weitere Möglichkeit stellt das Amplitudenmultiplexverfahren dar. Hierzu werden die Ladungssensoren in verschiedene Arbeitspunkte eingestellt, so dass sie auf dieselbe Ladungsänderung mit unterschiedlichen Signaländerungen reagieren. Werden der Wertigkeit der Signaländerung zum Beispiel Werte aus dem Dualsystem zugeordnet, lassen sich die Signaländerungen auch einem spezifischen Ladungssensor zuordnen, wenn lediglich die Summe der Signale gemessen wird.
Mit den vorgenannten Multiplexverfahren sind verschiedene Nachteile verbunden.
So besitzt das Frequenzmultiplexing den Nachteil, dass die Bauteile, welche für den Schwingkreis benötigt werden, einen vergleichsweise hohen Platz- und Energiebedarf haben. Hierdurch wird die maximale Dichte der Quantenbits durch die Ausleseelektronik verringert.
Beim Zeitmultiplexing besteht der Nachteil, dass die Kohärenzzeit eines Quantenbits die maximale Anzahl an möglichen Operationen einschränkt. Das Auslesen des Quantenbitzustandes hat ebenfalls in der Kohärenzzeit zu erfolgen, so dass ein Zeitmultiplexing hier die maximale Anzahl an durchführbaren Operationen einschränkt.
Für die Amplitudenmodulation wird bei gegebener Auflösung des Signalmessgerätes die Sensitivität des Ladungssensors eingeschränkt, da nicht der optimale Betriebspunkt wählbar ist. Dies resultiert aus der zusätzlichen Bedingung der Unterscheidbarkeit der unterschiedlichen Signale. Außerdem sind bei einer üblicherweise folgenden Analog-Digital-Wandlung die Anforderungen an die Auflösung des Wandlers stark erhöht, beziehungsweise bei geringeren Anforderungen die Anzahl der auslesbaren Quantenbits limitiert. Ausgehend davon ist es eine Aufgabe der vorliegenden Erfindung, eine Vorrichtung zum Auslesen von Quanteneinrichtungen anzugeben, welche die vorgenannten Nachteile vermeiden oder zumindest reduzieren. Darüber hinaus ist es Aufgabe der Erfindung, ein entsprechendes Verfahren zum Auslesen von Quanteneinrichtungen anzugeben.
Die erstgenannte Aufgabe wird gelöst durch eine Auslesevorrichtung zum zeitversetzten Auslesen von mehreren Quanteneinrichtungen, insbesondere Quantenpunkten oder Quantenbits, umfassend
- mehrere Abtast- und Haltemodule, wobei jedes der Abtast- und Haltemodule mit wenigstens einer Quanteneinrichtung oder mit einem der Zustandserfassung wenigstens einer Quanteneinrichtung dienenden Zustands-, insbesondere Ladungssensor, verbunden oder verbindbar ist, und wobei jedes der Abtast- und Haltemodule mindestens zwei Abtast- und Halteglieder, mit denen jeweils Quanten-Zustandswerte von der wenigstens einen verbundenen oder verbindbaren Quanteneinrichtung oder dem verbundenen oder verbindbaren Zustandssensor abgetastet und gehalten werden können, umfasst,
- mindestens zwei globale Triggerleitungen, mittels derer die Abtast- und Halteglieder der Abtast- und Haltemodul triggerbar sind,
- mindestens einen mehreren Abtast- und Haltemodulen zugeordneten globalen Komparator,
- mindestens zwei globale Übertragungsleitungen, über welche in den Abtast- und Haltegliedern der zugeordneten Abtast- und Haltemodule gehaltene Quanten-Zustandswerte an den oder den jeweiligen globalen Komparator übertragen werden können, und
- den Abtast- und Haltegliedern der Abtast- und Haltemodule zugeordnete Aktivierungsmittel, die derart ausgebildet und/oder eingerichtet sind, dass von den Abtast- und Haltegliedern der Abtast- und Hal- temodule gehaltene Quanten-Zustandswerte modulweise sequentiell an den oder den jeweiligen globalen Komparator übertragen werden können.
Die zweitgenannte Aufgabe wird gelöst durch ein Verfahren zum zeitversetzten Auslesen von mehreren Quanteneinrichtungen, insbesondere Quantenpunkten oder Quantenbits, unter Verwendung einer erfindungsgemäßen Auslesevorrichtung, bei dem
51) in einer Initialisierungsphase mehrere Quanteneinrichtungen, insbesondere alle Quanteneinrichtungen bevorzugt gleichzeitig initialisiert werden,
52) in einer Referenz-Abtastphase Zustandswerte der Quanteneinrichtungen nach Initialisierung insbesondere gleichzeitig mittels der verbundenen Abtast- und Haltemodule erfasst werden, wobei jeweils ein Abtast- und Halteglied von jedem Abtast- und Haltemodul einen Zu- standswert abtastet und hält, und diese Zustandswerte als Referenzwerte erachtet werden,
53) in einer Operationsphase die Quanteneinrichtungen Operationen ausführen,
54) in einer Mess-Abtastphase Zustandswerte der Quanteneinrichtungen insbesondere gleichzeitig mittels der verbundenen Abtast- und Haltemodule erfasst werden, wobei jeweils ein anderes Abtast- und Halteglied von jedem Abtast- und Haltemodul den Zustandswert abtastet und hält, und diese Zustandswerte als Messwerte erachtet werden,
55) insbesondere nach Ende der Kohärenzzeit der Quanteneinrichtungen in einer Multiplexphase die gehaltenen Referenz- und Messwerte modulweise sequentiell an den oder den jeweiligen globalen Komparator übertragen werden, um sie zu vergleichen, insbesondere, wobei der oder der jeweilige globale Komparator jeweils ein von der Signalän- derung zwischen Referenz- und Messwert abhängiges insbesondere binäres Signal ausgibt.
Der Erfindung liegt mit anderen Worten die Idee zugrunde, die Zustände von Quanteneinrichtungen, wie Quantenpunkten bzw. Quantenbits, insbesondere simultan in einer klassischen Elektronik, nämlich den zugeordneten Abtast- und Haltegliedern der Abtast- und Haltemodule, zu speichern, so dass das eigentliche (Zeit-)Multiplexing nicht, wie bisher, innerhalb der Kohärenzzeit der Quanteneinrichtungen erfolgen muss, sondern außerhalb dieser möglich ist. Dies bietet den großen Vorteil, dass während des Multiplexvorgangs dann bereits neue Operationen von den Quanteneinrichtungen durchgeführt werden können.
Hierfür werden erfindungsgemäß insbesondere jeder Quanteneinrichtung bzw. jedem Quanten-Zustandssensor mindestens zwei Abtast- und Halteglieder zugeordnet, insbesondere eines für den Referenz- und eines für den Messwert. Die Abtast- und Halteglieder sind jeweils Bestandteil eines Abtast- und Haltemoduls oder bilden gemeinsam ein solches und werden zweckmäßiger Weise jeweils zu verschiedenen Zeitpunkten innerhalb der Quantenbit-Kohärenzzeit getriggert, damit Abtastvorgänge erfolgen. Es sei angemerkt, dass in der Regel zwei Abtast- und Halteglieder ausreichend sind. Dann kann - von jedem Modul - mit seinem einen Abtast- und Halteglied zu einem ersten Zeitpunkt ein Referenzwert und mit seinem anderen Abtast- und Halteglied zu einem zweiten, späteren Zeitpunkt ein Messwert von dem zugeordneten Zustandssensor abgetastet werden. Bevorzugt gilt, dass eine simultane Triggerung von je einem Abtast- und Halteglied aller Abtast- und Haltemodule möglich ist. Dann werden jeweils mit allen Abtast- und Haltemodulen gleichzeitig Referenz- bzw. Messwerte aufgenommen. Insbesondere, um eine Fehlerfortpflanzung zu vermeiden, kann es vorteilhaft sein, je Abtast- und Haltemodul ein drittes Abtast- und Halteglied mit einem zusätzlichen Referenzwert zu nutzen. In Weiterbildung kann entsprechend vorgesehen sein, dass jedes Abtast- und Haltemodul drei Abtast- und Halteglieder umfasst, bevorzugt genau drei Abtast- und Halteglieder. Hierdurch wird insbesondere möglich, ohne Einschränkung der Multiplexbarkeit außerhalb der Kohärenzzeit für jede Iteration einen neuen Referenzwert abtasten zu können. Mehr als drei Abtast- und Halteglieder pro Abtast- und Haltemodul werden in der Regel nicht erforderlich sein. Es ist aber auch nicht ausgeschlossen, dass eine höhere Anzahl von diesen je Modul vorgesehen ist bzw. wird.
Unter zeitversetzt ist bevorzugt zeitversetzt zur Kohärenzzeit zu verstehen. Das Auslesen von in den Abtast- und Haltegliedern gehaltenen Zustandswerten erfolgt besonders bevorzugt jeweils nach der Kohärenzzeit, innerhalb derer die Zustände von den Abtast- und Haltegliedern abgetastet wurden.
Unter der Initialisierung einer Quanteneinrichtung ist insbesondere zu verstehen, dass diese in einen definierten bzw. bekannten Zustand gebracht wird. Dies ist beispielsweise durch Relaxation möglich. Im Anschluss an die in Schritt S1 erfolgende Initialisierung sind somit die Zustände bzw. Zustandswerte der Quanteneinrichtungen bekannt und in Schritt S2 werden mit anderen Worten bekannte Zustandswerte mittels der Abtast- und Halteglieder erfasst. Dies macht es insbesondere möglich, diese Zustandswerte als Referenzwerte zu erachten.
Es sei betont, dass die vorgenannten Schritte des erfindungsgemäßen Verfahrens keineswegs zwingend in der vorstehenden Reihenfolge durchgeführt werden müssen, sondern auch eine andere Reihenfolge möglich ist. Auch können Schritte widerholt erfolgen. So kann beispielsweise alternativ zur Reihenfolge S1 , S2, S3, S4 vorgesehen sein, dass sich an die Initialisierung in Schritt S1 eine Operationsphase und anschließende Messphase anschließen, dann erneut initialisiert wird, und dann in einer Refe- renz-Abtastphase Zustandswerte erfasst und diese Referenzwerte erachtet werden. Die Reihenfolge wäre dann mit anderen Worten S1 , S3, S4, (erneut) S1 und S2.
Rein beispielhaft für Quantenbiteinrichtungen bzw. Komponenten solcher seien die bereits erwähnten Quantenpunkte genannt. Quantenpunkte, die in der Regel Halbleiter-basiert sind, können dazu dienen, einzelne Ladungen und zugehörigen Spin „ einzufangen“, die sozusagen als Quantenbits verwendet werden können. Man spricht auch von Spin-basierten Quantenbits oder Spin-Quantenbits. Die vorliegende Erfindung hat sich dabei als ganz besonders geeignet für Spin-Quantenbits erwiesen.
Quanteneinrichtungen wie Quantenpunkte bzw. Quantenbits werden in der Regel bei Temperaturen im Bereich von wenigen Kelvin, beispielsweise 5 Kelvin betrieben. Die erfindungsgemäße Auslesevorrichtung ist daher zweckmäßiger Weise derart ausgebildet, dass sie ebenfalls in diesem Temperaturbereich bzw. auf der in einem Mischungskryostat höherliegenden Temperaturstufe, die z.B. bei 55 Kelvin liegen kann, betrieben werden kann. Besonders bevorzugt gilt, dass die Auslesevorrichtung derart ausgebildet ist, dass sie in einem Temperaturbereich von 100 Millikelvin (mK) bis 55 Kelvin betrieben werden kann.
In besonders bevorzugter Ausgestaltung befindet sich die Auslesevorrichtung direkt oberhalb der Quanteneinrichtung und ist mit dieser durch VIAs (Vertical Interconnect Access) direkt verbunden. Aufgrund des geringen Platzbedarfes ist eine Ausführung mittels integriertem Schaltkreis zweckmäßig. Den Quantenbits von Quantencomputern sind in der Regel Zustandssensoren zugeordnet. Dabei ist sowohl möglich, dass jedem Quantenbit ein eigener Zustandssensor zugeordnet ist, als auch, dass sich mehrere, etwa zwei oder mehr Quantenbits, einen Zustandssensor teilen. Es kann auch sein, dass sich jeweils ein Paar umfassend ein Daten- und ein Hilfs-Quantenbit (englisch: ancilla qubit) einen Zustandssensor teilen. Quantenbits können auch durch zwei Quantenpunkte, mit anderen Worten ein Quanten- punkt-Paar, gegeben sein bzw. ein solches umfassen. Sensoren zur Zustandserfassung können durch Ladungssensoren gegeben sein, was in der Regel vor allem bei Spin-Quantenbits der Fall ist.
Bei einem Ladungssensor handelt es sich insbesondere um einen kapazitiv an ein Quantenbit gekoppelten Ein-Elektronen-Transistor oder einen Quantenpunktkontakt. Beide verändern bei korrekter Arbeitspunkteinstellung den Leitwert mit hoher Sensitivität in Bezug auf die kapazitiv eingekoppelte Ladungsänderung des Quantenbits.
Bei den Quantenbit-Zustandswerten kann es sich zum Beispiel um die Quantenzustände repräsentierende Lokalisierung oder Spin-Eigenschaft eines Teilchen handeln, welches mithilfe eines entsprechenden Sensors in klassische Ladungs-, Strom- bzw. Spannungswerte konvertierbar sind. Dabei geht die Superposition der Quantenzustände verloren.
Bevorzugt gilt, dass für jeden Zustandssensor genau ein Auslese- und Haltemodul vorhanden und mit diesem verbunden oder verbindbar ist. Auch ist es möglich, dass für jedes Quantenbit genau ein Auslese- und Haltemodul vorgesehen ist. Bevorzugt entspricht die Anzahl der Auslese- und Haltemodule der erfindungsgemäßen Auslesevorrichtung der Anzahl der Zustandssensoren bzw. der Anzahl der Quantenbits eines Quantencomputers. Um Abtastvorgänge auszulösen, existieren mindestens zwei globale Triggerleitungen. Bevorzugt ist eine Anzahl von globalen Triggerleitungen vorgesehen, die der Anzahl von Abtast- und Haltegliedern je Abtast- und Haltemodul entspricht. Die Abtast- und Haltemodule zeichnen sich zweckmäßiger Weise alle durch die gleiche Anzahl von Abtast- und Haltegliedern aus. Von den globalen Triggerleitungen ist bevorzugt je eine mit genau einem Abtast- und Halteglied jedes Abtast- und Haltemoduls verbunden, so dass die simultane Triggerung von je einem Abtast- und Halteglied aller Abtast- und Haltemodule möglich ist. Die globalen Triggerleitungen können z.B. jeweils einen Wurzelabschnitt und mehrere davon abgehende Verzweigungsabschnitte, von denen jeweils einer zu einem Abtast- und Halteglied von jedem Abtast- und Haltemoduls verläuft, umfassen.
Unter einer modulweise sequentiellen Übertragung von Quantenbit-Zustandswerten an den bzw. den jeweiligen globalen Komparator ist insbesondere zu verstehen, dass nacheinander Modul für Modul die darin gehaltene Zustandswerte an den Komparator übertragen bzw. geführt werden. Die Übertragung von in wenigstens zwei Abtast- und Haltegliedern eines Abtast- und Haltemoduls gehaltenen Quantenbit-Zustandswerten erfolgt dabei zweckmäßiger Weise simultan, so dass ein Vergleich dieser Werte, insbesondere von Referenz- und Messwert, im Komparator erfolgen kann.
In vorteilhafter Ausgestaltung umfassen die erfindungsgemäß vorgesehenen Aktivierungsmittel eine Mehrzahl von Schaltern, Übertragungsschalter, wobei jedem Abtast- und Halteglied einer der Übertragungsschalter zugeordnet ist. Es ist bevorzugt eine der Anzahl der Abtast- und Halteglieder entsprechende Anzahl von Übertragungsschaltern vorhanden und jedem Abtast- und Halteglied genau ein Übertragungsschalter zugeordnet. Bevorzugt ist der jeweilige Übertragungsschalter am Ausgang des zugehörigen Abtast- und Haltegliedes und/oder in einer der Übertragungsleitungen angeordnet. Es gilt insbesondere, dass für den Fall, dass ein Übertragungsschalter aktiv bzw. „ eingeschaltet“ ist, ein Zustandswert, der in dem zugehörigen Abtast- und Halteglied gehalten ist, ausgegeben und insbesondere an den bzw. einen globalen Komparator übertragen bzw. geführt wird.
Die globalen Übertragungsleitungen können z.B. jeweils einen Wurzelabschnitt und mehrere davon abgehende Verzweigungsabschnitte, von denen jeweils einer zu einem Abtast- und Halteglied bzw. dort ausgangsseitig vorgesehenen Übertragungsschalter wenigstens eines oder mehrerer Abtast- und Haltemodule verläuft, umfassen.
Es können Adressleitungen vorgesehen sein, mittels derer die Übertragungsschalter modulweise adressierbar sind. Bevorzugt ist jeder Übertragungsschalter mit zwei Adressleitungen verbunden und wird bzw. ist aktiviert, wenn er auf beiden Adressleitungen ein Signal erhält, mit anderen Worten über beide Adressleitungen adressiert wird. Unter modulweise adressierbar ist insbesondere zu verstehen, dass die Abtast- und Halteglieder einzelner Module unabhängig von denjenigen anderer Module adressiert werden können. Dann können jeweils Zustandswerte der Abtast- und Halteglieder nur eines Moduls an den oder einen globalen Komparator übertragen werden. Die modulweise Übertragung erfolgt zweckmäßiger nacheinander, Modul für Modul.
Die Abtast- und Haltemodule können in einem Array von mehreren Zeilen und Spalten angeordnet sein, was sich in räumlicher Hinsicht als besonders effizient erwiesen hat.
Die vorliegende Erfindung hat sich als ganz besonders geeignet für eine als „ Spider-Web-Array“ bezeichnete Anordnung von Quantenbits erwiesen. Ein solches Quantenbit-Array ist in dem Artikel „ The spider-web array - a sparse spin Quantenbit array“ von Jelmer M. Boter et al., ar- Xiv:2110.00189v1 [quant-ph], 1. Oktober 2021 , beschrieben. Die Quantenbits und zugehörigen Ladungssensoren sind hier ebenfalls in Zeilen und Spalten angeordnet. Die erfindungsgemäße Auslesevorrichtung kommt bevorzugt zusammen mit einem solchen „ Spider-Web-Array“ zum Einsatz, wobei dann besonders bevorzugt gilt, dass die Abtast- und Haltemodule der erfindungsgemäßen Auslesevorrichtung oder die Abtast- und Halteglieder dieser jeweils oberhalb, etwa direkt auf, oder neben den Ladungssensoren des „ Spi- der-Web-Arrays“ angeordnet sind.
Die erfindungsgemäße Auslesevorrichtung kann beispielsweise mit einem Quantenbits umfassenden bzw. Quantenbits implementierenden Chip gebondet oder anderweitig verbunden sein oder werden.
Sind die Abtast- und Haltemodule bzw. Abtast- und Halteglieder in einem Array von Zeilen und Spalten angeordnet, kann in vorteilhafter Weiterbildung der erfindungsgemäßen Auslesevorrichtung ferner vorgesehen sein, dass sich die Adressleitungen jeweils entweder parallel zu den von den Abtast- und Haltemodulen gebildeten Zeilen erstrecken, Zeilenadressleitungen, oder jeweils parallel zu den von den Abtast- und Haltemodulen gebildeten Spalten erstrecken, Spaltenadressleitungen. Dann ist ein besonders geringer Platzbedarf durch die Adressleitungen gewährleistet.
Jeder der Übertragungsschalter ist dann insbesondere mit einer Zeilenadressleitung und einer Spaltenadressleitung verbunden und wird aktiviert, mit anderen Worten „ eingeschaltet“, wenn er sowohl über die Zeilen- als auch die Spaltenadressleitung ein Signal erhält. Eine weitere Ausführungsform der Erfindung zeichnet sich ferner dadurch aus, dass der Ausgang jedes Abtast- und Haltegliedes insbesondere über eine der Übertragungsleitungen mit einem Eingang des oder - im Falle mehrerer - eines globalen Komparators verbunden ist, bevorzugt, wobei für jedes Abtast- und Haltemodul gilt, dass die Ausgänge von dessen Abtast- und Haltegliedern mit verschiedenen Eingängen des oder eines globalen Komparators verbunden sind.
Der bzw. im Falle mehrerer der jeweilige globale Komparator ist vorteilhafter Weise derart ausgebildet und/oder eingerichtet, dass er ein von der Signaländerung zwischen zwei Eingangswerten abhängiges, insbesondere binäres Signal ausgibt. Mit anderen Worten gibt der (jeweilige) Komparator bevorzugt ein insbesondere binäres Signal aus, wenn eine Signaländerung zwischen zwei zu vergleichenden Eingangssignalen, mit anderen Worten von Zustandswerten, vorliegt, sich diese also voneinander unterscheiden.
Was die Ausgestaltung der Abtast- und Halteglieder angeht, sei rein beispielhaft genannt, dass diese jeweils einen Kondensator und einen zugehörigen Resetschalter zum Zurücksetzen des Kondensators umfassen oder dadurch gebildet werden.
Für das zeitversetzte Multiplexing kann auch eine digitale Logik zum Einsatz kommen. Entsprechend ist in Weiterbildung der erfindungsgemäßen Auslesevorrichtung eine digitale Logik vorgesehen, die derart ausgebildet ist, dass das sequenzielle Übertragen von in den Abtast- und Haltegliedern gehaltenen Quantenbit-Zustandswerten jeweils außerhalb derjenigen Kohärenzzeit der Quantenbit-Einrichtungen erfolgt, innerhalb derer die gehaltenen Quantenbit-Zustandswerte mit den Abtast- und Haltegliedern abgetastet wurden. Ist eine digitale Logik vorhanden, kann auch vorgesehen sein, dass diese zur Durchführung des erfindungsgemäßen Verfahrens ausgebildet ist.
Insbesondere für den Fall, dass eine vergleichsweis hohe Anzahl von Quantenbits vorhanden ist, können diese, bzw. die zugehörigen Zustandssensoren, in mehrere Sektoren unterteilt sein bzw. werden und für jeden Sektor kann ein eigener globaler Komparator genutzt werden. Eine weitere Ausführungsform zeichnet sich entsprechend dadurch aus, dass die Auslesevorrichtung in mehrere Sektoren aufgeteilt ist, wobei jeder Sektor einen eigenen globalen Komparator umfasst und mit anderen Abtast- und Haltemodulen verbunden bzw. mit anderen Quanteneinrichtungen oder Zustands-, insbesondere Ladungssensoren verbindbar oder verbunden ist. Dies wäre ein Ausführungsbeispiel einer erfindungsgemäßen Auslesevorrichtung mit mehreren globalen Komparatoren. Dann können auch für jeden Sektor eigene Triggerleitungen sowie eigene Übertragungsleitungen vorgesehen sein.
Die erfindungsgemäße Auslesevorrichtung kann ferner einen oder mehrere Vorverstärker und/oder einen oder mehrere schaltbare oder nicht schaltbare Tiefpassfilter umfassen. Der wenigstens eine optionale Vorverstärker und/oder wenigstens eine optionale Tiefpassfilter kann Bestandteil des jeweiligen Abtast- und Haltemoduls sein. Weiter bevorzugt gilt, dass der wenigstens eine optionale Vorverstärker und/oder der wenigstens eine optionale Tiefpassfilter den Abtast- und Haltegliedern des jeweiligen Abtast- und Haltemoduls vorgeschaltet ist, mit anderen Worten eine Verstärkung und/oder Filterung der Zustandswerte erfolgt.
Das erfindungsgemäße Verfahren zeichnet sich in vorteilhafter Weiterbildung dadurch aus, dass eine oder mehrere Iterationen von Verfahrensschritten durchgeführt werden, wobei die oder die jeweilige Iteration die Schritte S3 bis S5 oder die Schritte S2 bis S5 oder die Schritte S1 bis S5 oder die Schritte S1 und S3 bis S5 umfasst. Mit anderen Worten können mehrmals hintereinander jeweils die Schritte S3 bis S5 oder die Schritte S2 bis S5 oder die Schritte S1 und S3 bis S5 oder auch alle Schritte wiederholt werden. Bezüglich der Reihenfolge gilt auch hier, dass sie, wie angemerkt, abweichen kann.
Insbesondere für den Fall, dass die oder die jeweilige Iteration die Schritte S3 bis S5 umfasst, gilt weiter bevorzugt, dass jeweils die Messwerte der vorangegangenen Iteration als Referenzwerte erachtet werden können und in Schritt S4 jeweils mit den einen oder den anderen Abtast- und Haltegliedern Zustandswerte abgetastet, gehalten und als Messwerte erachtet werden.
Es kann ferner vorgesehen sein, dass während einer sich an eine Kohärenzzeit anschließenden Multiplexphase die Quanteneinrichtungen neue Operationen ausführen. Dies kann auch für sämtliche Iterationen gelten.
Insbesondere für den Fall, dass eine Auslesevorrichtung zum Einsatz kommt, deren Abtast- und Haltemodule jeweils drei, bevorzugt genau drei, Abtast- und Halteglieder umfasst, kann ferner vorgesehen sein, dass die drei Abtast- und Halteglieder reihum, insbesondere zur Erfassung von Referenz- und Messwerten, genutzt werden. Mit anderen Worten kann dann beispielsweise zunächst mit einem jeweils ersten Abtast- und Halteglied des jeweiligen Moduls eine Referenzwerterfassung erfolgen, dann mit einem jeweils zweiten Abtast- und Halteglied des jeweiligen Moduls eine Messwerterfassung und anschließend mit dem dritten Abtast- und Halteglied des jeweiligen Moduls eine erneute Referenzwerterfassung. Danach kann dann wieder das erste zur Messwerterfassung, das zweite zur Referenzwerterfassung, das dritte zu Messwerterfassung und so weiter genutzt werden.
Um Abhängigkeiten jeweils zwischen dem Ergebnis einer vorherigen und nächsten Operation erkennen und auflösen zu können, sind in vorteilhafter Weiterbildung ferner Maßnahmen ähnlich wie für die Pipeline eines herkömmlichen Prozessors vorgesehen. So können beispielsweise Operationen vorgezogen werden, welche keine Abhängigkeit zu vorherigen Messwerten haben oder Messwerte spekulativ angenommen werden. Bei letzterem wird das Ergebnis zweckmäßiger Weise verworfen, wenn der tatsächliche Messwert vom angenommenen Messwert abweicht und die Operation wird erneut ausgeführt. Außerdem ist es möglich, die Operation für die Dauer des Konfliktes zu pausieren.
Gegenstand der Erfindung ist auch eine Quantenvorrichtung, insbesondere ein Quantencomputer, umfassend mehrere Quanteneinrichtungen, insbesondere Quantenpunkte oder Quantenbits, und eine erfindungsgemäße Auslesevorrichtung, wobei jeweils eine Quanteneinrichtung oder jeweils ein der Zustandserfassung wenigstens einer Quanteneinrichtung dienender Zustands-, insbesondere Ladungssensor mit einem der Abtast- und Haltemodule verbunden ist, bevorzugt, wobei jeweils ein Abtast- und Haltemodul oberhalb oder neben einer Quanteneinrichtung und/oder oberhalb eines oder neben einem Zustandssensor angeordnet ist.
Insbesondere für den Fall, dass die erfindungsgemäße Quantenvorrichtung als Quantencomputer ausgebildet ist, umfasst sie in vorteilhafter Weiterbildung eine als „ Spider-Web-Array“ bezeichnete Anordnung von Quantenbits, wie sie in dem schon genannten Artikel „ The spider-web array - a sparse spin Quantenbit array“ von Jelmer M. Boter et al., arXiv:2110.00189v1 [quant-ph], 1. Oktober 2021 , beschrieben ist.
In vorteilhafter Weiterbildung der erfindungsgemäßen Quantenvorrichtung ist ferner vorgesehen, dass die Quanteneinrichtungen Spin-Quantenbits implementieren, und/oder dass die Quanteneinrichtungen durch insbesondere Halbleiter-basierte Quantenpunkte gegeben sind, und/oder dass die Zu- stands-, insbesondere Ladungssensoren insbesondere Halbleiter-basierte Quantenpunkte umfassen oder durch solche gegeben sind.
Hinsichtlich der Ausgestaltungen der Erfindung wird auch auf die Unteransprüche sowie auf die nachfolgende Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die beiliegende Zeichnung verwiesen.
In der Zeichnung zeigt:
Figur 1 eine rein schematische Teildarstellung eines Quantencomputers mit einem Ausführungsbeispiel einer erfindungsgemäßen Auslesevorrichtung in der Aufsicht;
Figur 2 ein Schaltbild eines Abtast- und Haltegliedes, eines Übertragungsschalters und Adressleitungen der Auslesevorrichtung aus Figur 1 ;
Figur 3 ein detaillierteres Schaltbild des Übertragungsschalters aus Fi- gur 2;
Figur 4 eine rein schematische Darstellung von vier in einem Array mit zwei Zeilen und zwei Spalten angeordneten Quantenbits; und
Figur 5 eine rein schematische Darstellung eines zeitversetzten Auslesevorgangs.
Die Figur 1 zeigt in stark vereinfachter, rein schematischer Teildarstellung ein Ausführungsbeispiel eines erfindungsgemäßen Quantencomputers 1. Dieser umfasst u.a. eine Mehrzahl von durch Quantenbits 2 gegebenen Quanteneinrichtungen sowie zugehörige Zustandssensoren, die bei dem hier gezeig- ten Beispiel als Ladungssensoren 3 ausgebildet sind und der Zustandserfassung der Quantenbits 2 dienen. In der Teildarstellung aus Figur 1 sind beispielhaft neun Quantenbits 2 und zugehörige Ladungssensoren 3 erkennbar, von denen wiederum nur einige beispielhaft mit Bezugsziffern versehen sind. Die Quantenbits 2 und Ladungssensoren 3 sind beispielsweise auf einem Chip des Quantencomputers 1 angeordnet. Vorliegend sind die Quantenbits durch Spin-Quantenbits 2 gegeben. Diese und die zugehörigen Ladungssensoren 3, die in Zeilen und Spalten angeordnet sind, sind Bestandteil eines „ Spider-Web-Arrays“, wie es aus dem Artikel Artikel „ The spider-web array - a sparse spin Quantenbit array“ von Jelmer M. Boter et al., arXiv:2110.00189v1 [quant-ph], 1. Oktober 2021 , hervorgeht. Dies ist jedoch rein beispielhaft zu verstehen. Die Ladungssensoren 3 umfassen Ein-Elektronen-Transistoren bzw. werden durch solche gebildet. Lediglich der Vollständigkeit halber sei angemerkt, dass, auch wenn die Quantenbits 2 in der rein schematischen Figur 1 durch Blockelemente neben den zugehörigen Ladungssensoren 3 angedeutet sind, für diese insbesondere in einem Spider Web Array gelten kann, dass ihre Position wenig definiert ist, da die Elektronen zwischen Modulen transferiert werden.
Die Ladungssensoren 3 können auch ausgebildet sein, wie in der Doktorarbeit „ Improving the output signal of charge readout for quantum computing in electrostatically defined quantum dots with a new sensing dot concept“ von Eugen Kammerloher (doi: 10.18154/RWTH-2022-01567) am Beispiel der Implementierung eines asymmetrischen Ein-Elektronen-Transistors beschrieben, wobei dies rein beispielhaft zu verstehen ist. Demgemäß können die Ladungssensoren 3 beispielsweise bei einem Ruhestrom von 500 pA ein zustandsabhängiges Signal von ca. 1 mV erzeugen.
Der Quantencomputer 1 umfasst darüber hinaus ein Ausführungsbeispiel einer erfindungsgemäßen Auslesevorrichtung 4 zum zeitversetzten Auslesen von mehreren Quantenbits 2. Es sei angemerkt, dass weitere Komponenten des Quantencomputers 1 in der stark vereinfachten Figur 1 aus Gründen der Übersichtlichkeit nicht dargestellt sind.
Die Auslesevorrichtung 4 umfasst mehrere Abtast- und Haltemodule 5, wobei jedes der Abtast- und Haltemodule 5 mit einem der Ladungssensoren 3 verbunden ist. Jedes Abtast- und Haltemodul 5 weist zwei Abtast- und Halteglieder 6, 7 auf, mit denen jeweils Quanten-Zustandswerte, konkret referenz- und Signalwerte, abgetastet und gehalten werden können. Die Abtast- und Halteglieder 6, 7 sind jeweils mit dem zugehörigen Ladungssensor 3 verbunden. Dabei sind optional noch Elemente zwischengeschaltet. Vorliegend umfasst jedes Abtast- und Haltemodul 5 optional noch einen Vorverstärker und/oder optional einen schaltbaren oder nicht schaltbaren Tiefpassfilter, die zwischen den jeweiligen Ladungssensor 3 und die jeweiligen Abtast- und Halteglieder 6, 7, die parallel zueinander geschaltet sein können, geschaltet sind.
Wie man in Figur 1 erkennt, sind die beiden Abtast- und Halteglieder 6, 7 jedes Moduls 5 auf dem bzw. oberhalb des zugehörigen Ladungssensors 3 angeordnet. Da die Figur 1 beispielhaft neun Ladungssensoren 3 zeigt, und jedem Ladungssensor 3 ein Abtast- und Haltemodul 5 und somit zwei Abtast- und Halteglieder 6, 7 zugeordnet sind, kann man in der Figur 1 insgesamt 18 Abtast- und Halteglieder 6, 7 erkennen.
Neben den Abtast- und Haltegliedern 6, 7 umfasst die Auslesevorrichtung 4 zwei in der Figur nicht dargestellte globale Triggerleitungen, mittels derer die Abtast- und Halteglieder 6, 7 triggerbar sind. Dabei ist jeweils ein Abtast- und Halteglied 6 aller Abtast- und Haltemodule 5 mit der einen globalen Triggerleitung verbunden und das jeweils andere Abtast- und Halteglied 7 aller Ab- tast- und Haltemodule 5 mit der anderen globalen Triggerleitung. Die einen Abtast- und Halteglieder 6 jedes Moduls 5 können somit simultan über die eine Triggerleitung getriggert werden und die anderen Abtast- und Halteglieder 7 jedes Moduls 5 simultan über die andere (dies unabhängig von den einen bzw. umgekehrt).
Es sei angemerkt, dass alternativ zu der Darstellung in Figur 1 die Abtast- und Haltemodule 5 jeweils ein weiteres, mit anderen Worten drittes Abtast- und Halteglied 6, 7 umfassen können. Dies insbesondere, um eine Fehlerfortpflanzung zu vermeiden. Sind je Modul 5 nicht nur zwei, sondern drei Ab- tast- und Halteglieder 6, 7 vorhanden, ist zweckmäßiger Weise auch eine dritte Triggerleitung für die dritten Abtast- und Halteglieder vorgesehen, welche dann eine simultane Triggerung der dritten Abtast- und Halteglieder ermöglicht.
Die Auslesevorrichtung 4 umfasst ferner einen den mehreren Abtast- und Haltemodulen 5 und den mehreren Zustandssensoren 3 zugeordneten globalen Komparator 8 und zwei globale Übertragungsleitungen 9, 10, über welche von den Abtast- und Haltegliedern 6, 7 der Module 5 ausgelesene und gehaltene Quanten-Zustandswerte an den globalen Komparator 8 übermittelt werden können. Wie man in der Figur erkennt, sind die einen Abtast- und Halteglieder 6 über eine Übertragungsleitung 9 mit dem Komparator 8 verbunden und die anderen Abtast- und Halteglieder 7 über die andere Übertragungsleitung 10. Jede der beiden Übertragungsleitungen 9, 10 umfasst einen Wurzelabschnitt 9a, 10a sowie mehrere Abzweigungsabschnitte 9b, 10b, die sich jeweils bis zu Abtast- und Haltegliedern 6, 7 erstrecken.
Den Abtast- und Haltegliedern 6, 7 der Abtast- und Haltemodule 5 sind ferner Aktivierungsmittel zugeordnet, die derart ausgebildet und/oder eingerichtet sind, dass von den Abtast- und Haltegliedern 6, 7 gehaltene Quan- ten-Zustandswerte modulweise sequentiell an den globalen Komparator 8 übertragen werden können.
Bei dem gezeigten Ausführungsbeispiel umfassen die Aktivierungsmittel eine Mehrzahl von nur in der Figur 2 erkennbaren Übertragungsschaltern 11 , von denen jeweils einer einem Abtast- und Halteglied 6, 7 zugeordnet ist und sich am Ausgang des jeweiligen Abtast- und Haltegliedes 6, 7 sowie in einer der Übertragungsleitungen 9, 10 befindet.
Wie man ebenfalls in Figur 2 erkennt, weisen die Abtast- und Halteglieder beispielsweise jeweils einen Kondensator 12 und einen dem Kondensator 12 zugeordneten Resetschalter 13 zum Zurücksetzen des Kondensators 12 auf. Der Resetschalter 13 für den Kondensator 12 ist optional. Eingangsseitig des jeweiligen Abtast- und Haltegliedes 6, 7 ist ferner ein weiterer Schalter 14 vorgesehen. Dieser Schalter 14 wird bei Aktivierung der entsprechenden globalen Triggerleitung geschlossen, sodass der Kondensator 12 auf den aktuellen Messwert des Ladungssensors 3 geladen wird.
Zweckmäßiger Weise gilt, dass die Summe aller Leckströme eines Abtast- und Haltegliedes 6, 7 nicht dazu führt, dass das Signal zu stark verringert wird. Unter der Annahme, dass eine Abnahme des Signals von DeltaV = 300 mV zulässig ist, die maximale Zeit zwischen zwei Abtastpunkten t=500 ps beträgt und der Kondensator 12 des Abtast- und Haltegliedes C=1 pF beträgt, ergibt sich (unter Annahme eines konstanten Leckstromes) ein maximaler Gesamtleckstrom von C * DeltaV / C = 600pA.
Es sei angemerkt, dass die Anforderung an den maximalen Leckstrom während der Phase, in der von den Abtast- und Haltegliedern 6, 7 sowohl Referenz- als auch Signalwert gehalten werden, weniger strickt ist, unter der Annahme, dass die Differenz der Leckströme zwischen Signal und Referenz Abtast- und Halteglied 6, 7 wesentlich geringer ist als der Gesamtleckstrom eines Gliedes 6, 7.
Der Signal- zu Rauschabstand sollte ferner mindestens so groß sein, dass die Wahrscheinlichkeit einer falschen elektronischen Messung deutlich geringer ist als die Fehlerhäufigkeit des auszulesenden Quantenbits 2.
Bei der Implementierung der Abtast- und Halteglieder 6, 7 und des globalen Komparators 8 wird zweckmäßigerweise beachtet, dass die Signalspannung von 1 mV zu der Ruhespannung, hervorgerufen durch den angelegten Ruhestrom, zum Einstellen des Arbeitspunktes des Ein-Elektronen-Transistors addiert wird. Diese Spannung stellt die Gleichtakteingangsspannung des globalen Komparators 8 dar.
Je nach Höhe der Gleichtakteingangsspannung kann es notwendig sein, das Bezugspotenzial der Ausleseeinrichtung 4 im Verhältnis zum Bezugspotenzial des Quantenbits 2 mit Ladungssensor 3 zu verschieben, sodass eine optimalere Gleichtakteingangsspannung des Komparators 8 vorliegt.
Die Offsetspannung des Komparators 8 sollte mindestens so klein sein, dass die Wahrscheinlichkeit einer falschen elektronischen Messung zusammen mit dem Einfluss des Rauschens deutlich geringer ist als die Fehlerhäufigkeit der auszulesenden Quantenbits 2. Zweckmäßiger Weise wird eine Kalibrierungsmöglichkeit vorgesehen.
Im Idealfall liegt die Schwellenspannung des Komparators 8 ferner genau zwischen den Werten, welche dem Quantenbitzustand 1 und dem Quantenbitzustand 0 entsprechen. Die Aktivierungsmittel umfassen neben den Übertragungsschaltern 11 Adressleitungen 15, 16, mittels derer die Übertragungsschalter 11 modulweise adressierbar sind. Bei dem dargestellten Ausführungsbeispiel erstreckt sich jede der Adressleitungen 15, 16 entweder parallel zu den von den Ab- tast- und Haltemodulen 5 gebildeten Zeilen, Zeilenadressleitungen 15, oder parallel zu den von den Abtast- und Haltemodulen 5 gebildeten Spalten, Spaltenadressleitungen 16. Für jede Zeile von Abtast- und Haltemodulen 5 ist eine Zeilenadressleitung 15 vorgesehen und für jede Spalte von Abtast- und Haltemodulen 5 eine Spaltenadressleitung 16.
Jeder Übertragungsschalter 11 ist mit zwei Adressleitungen 15, 16 verbunden und ist bzw. wird aktiviert, mit anderen Worten „ eingeschaltet“, wenn er auf beiden Adressleitungen 15, 16 ein Signal erhält. Jeder Übertragungsschalter 11 ist dabei mit einer Zeilenadressleitung 15 und mit einer Spaltenadressleitung 16 verbunden. Es sei angemerkt, dass in Figur 2 mit einem zum Übertragungsschalter 11 gehörigen, mit einem „ &“ versehenen Blockelement 17 visualisiert ist, dass ein Signal auf Zeilen- 15 und Spaltenadressleitung 16 erforderlich ist. Auch wenn dieses in der schematischen Figur 2 als separates Element gezeigt ist, kann es natürlich auch in den Übertragungsschalter 11 integriert sein bzw. eine bauliche Einheit mit diesem bilden.
Wie man in der Figur 1 erkennt, umfasst jede Zeilenadressleitung 15 und jede Spaltenadressleitung 16 zwei Abzweigungsabschnitte 15a, 15b, 16a, 16b, von denen sich jeweils eine bis zu einem Übertragungsschalter 11 der Abtast- und Halteglieder 6, 7 eines Abtast- und Haltemoduls 5 erstreckt. Durch die Abzweigungsabschnitte 15a, 15b, 16a, 16b ist gewährleistet, dass jeweils die Übertragungsschalter 11 beider Abtast- und Halteglieder 6, 7 eines Moduls 5 gleichzeitig adressiert werden, wenn die entsprechende Zeile und Spalte gewählt ist. Die in einem Modul 5 gehaltenen Referenz- und Messwerte könne somit jeweils simultan dem globalen Komparator 8 zuge- führt und verglichen werden. Durch die zeilen- und spaltenweise Adressierung werden jedoch immer nur die Werte eines Abtast- und Haltemoduls 5 an den Komparator 8 geführt.
In der Figur 3 ist ein beispielhafter Aufbau eines Übertragungsschalters 11 vergrößert dargestellt, der NMOS- 18 und PMOS-Transistoren 19 umfasst. Es handelt sich dabei um eine konventionelle Implementierung eines analogen Schalters. Der mit INVP markierte PMOS-Transistor 19 und der mit INVN markierte NMOS-Transistor 18 bilden dabei einen Inverter, welcher das digitale Steuersignal D_EN invertiert. Mit den beiden Steuersignalen werden dann die mit SWN und SWP markierten Transistoren 18, 19 jeweils gleichzeitig ein-, bzw. ausgeschaltet. Im Gegensatz zu einem einzelnen Transistor besitzt diese Implementierung zum Beispiel die Vorteile eines größeren Spannungsbereichs und einer geringeren Ladungsinjektion. Zur Optimierung einzelner Parameter der Schaltung lässt sich jedoch auch eine beliebige andere Implementierung eines Schalters nutzen.
Es sei angemerkt, dass es alternativ zu dem hier gezeigten Ausführungsbeispiel auch möglich ist, dass eine erfindungsgemäße Auslesevorrichtung 4 mehr als einen globalen Komparator 8 umfasst, beispielsweis zwei, drei oder mehr globale Komparatoren 8. Dies insbesondere, wenn die Anzahl auszulesender Quanteneinrichtungen, etwa Qubits 2, vergleichsweise groß ist. Die Quanteneinrichtungen, insbesondere Qubits 2 und ggf. zugehörigen Zustandssensoren 3 können dann in mehrere Sektoren unterteilt sein bzw. werden und für jeden Sektor kann ein eigener globaler Komparator genutzt werden. Entsprechend kann auch eine erfindungsgemäße Auslesevorrichtung 4 in mehrere Sektoren aufgeteilt sein, wobei jeder Sektor einen eigenen globalen Komparator 8 umfasst und jeder Komparator 8 mit anderen Abtast- und Haltemodulen 5 verbunden bzw. mit anderen Zustands-, insbesondere Ladungssensoren 3 eines Quantencomputers 1 verbindbar oder verbunden ist. Dann können auch für jeden Sektor eigene Triggerleitungen sowie eigene Übertragungsleitungen 9, 10 vorgesehen sein.
Unter Verwendung der Auslesevorrichtung 4 kann ein Ausführungsbeispiel eines erfindungsgemäßen Ausleseverfahrens durchgeführt werden, welches im Folgenden unter Bezugnahme auf die Figuren 4 und 5 beschrieben wird.
In einer Initialisierungsphase In (vgl. Figur 5) werden alle Quantenbits 2 des Quantencomputers 1 gleichzeitig initialisiert (Schritt S1). Figur 4 zeigt in rein schematischer Darstellung beispielhaft vier jeweils zu einem Quantenbit 2 gehörige Ladungssensoren 3 des Quantencomputers 1 , die in einem Array von zwei Zeilen sowie zwei Spalten angeordnet sind. Die Ladungssensoren 3 sind durchnummeriert als CSO bis CS3. Es kann sich beispielsweise um die vier Ladungssensoren 3 oben links in Figur 1 handeln. Die Quantenbits sind in Figur 4 nicht nochmals eingezeichnet.
Unter der Initialisierung ist dabei insbesondere zu verstehen, dass die Quantenbits in einen definierten bzw. bekannten Zustand gebracht werden, was beispielsweise durch Relaxation möglich ist. Im Anschluss an die in Schritt S1 erfolgende Initialisierung sind somit die Zustände bzw. Zustandswerte der Quantenbits 2 bekannt.
In einem Schritt S2 werden in einer Referenz-Abtastphase RO die (definierten, bekannten) Zustandswerte der Quantenbits 2 nach Initialisierung insbesondere gleichzeitig mittels der Abtast- und Haltemodule 5 erfasst, wobei jeweils eines der zwei Abtast- und Halteglieder 6 von jedem Abtast- und Haltemodul 5 einen Zustandswert abtastet und hält, und diese Zustandswerte als Referenzwerte erachtet werden. Um die Erfassung der Referenzwerte zu veranlassen, wird ein Trigger TR1 (vgl. Figur 5) an die Abtast- und Halteglieder 6 aller Abtast- und Haltemodule 5 über die eine globale Triggerleitung ausgegeben, und diese tasten ab. Die Referenzwerte werden mit anderen Worten innerhalb der Kohärenzzeit Ko der Quantenbits 2, die in Figur 5 ebenfalls eingezeichnet ist (einheitenlos), in eine klassische Elektronik, nämlich die zugehörigen Abtast- und Halteglieder 6 überführt.
In einer anschließenden Operationsphase führen die Quantenbits 2 Operationen aus (Schritt S3, in Figur 5 auch mit „ Ma“ für „ Manipulation“ abgekürzt).
Dann werden in Schritt S4 in einer Mess-Abtastphase RO Zustandswerte der Quantenbits 2 gleichzeitig mittels der verbundenen Abtast- und Haltemodule 5 erfasst, wobei jeweils das andere, zweite Abtast- und Halteglied 7 von jedem Abtast- und Haltemodul 5 den Zustandswert abtastet und hält, und diese Zustandswerte als Messwerte erachtet werden. Dies wird wiederum realisiert, indem nun die anderen, zweiten Abtast- und Halteglieder 7 von jedem Abtast- und Haltemodul simultan getriggert werden. Der zugehörige Trigger ist in Figur 5 mit TR2 bezeichnet. Auch die Messwerte werden mit anderen Worten innerhalb der Kohärenzzeit Ko der Quantenbits 2 in eine klassische Elektronik, nämlich die zugehörigen Abtast- und Halteglieder 7 überführt.
Außerhalb der jeweiligen Kohärenzzeit Ko, konkret nach dieser, werden in einer Multiplexphase die gehaltenen Referenz- und Messwerte modulweise sequentiell an den globalen Komparator 8 übertragen, um sie zu vergleichen (Schritt S5 und Abkürzung „ Comp“ in Figur 5). Dabei werden nacheinander - Modul 5 für Modul 5 - die Abtast- und Halteglieder 6, 7 über die Adressleitungen 15, 16 adressiert, konkret deren Übertragungsschalter 11. Bei dem in Figur 5 dargestellten Beispiel werden die Zustandswerte in der Reihenfolge CSO, CS1 , CS2, CS3 überführt, was mit den Abkürzungen R.0, R.1 , R.2 und R.3 unten rechts angedeutet ist. Um die gehaltenen Zustände des Abtast- und Haltemoduls 5 vom ersten Ladungssensor CSO an den globalen Korn- parator 8 zu führen, wird über die Zeilenadressleitung RO und Spaltenadressleitung CO ein Signal geführt. Für den zweiten Ladungssensor CS1 auf der Zeilenadressleitung R1 und der Spaltenadressleitung CO und so weiter (vgl. die in Figur 5 zu CO, C1 , RO und R1 dargestellten Signale).
Der globale Komparator 8 gibt jeweils ein insbesondere binäres Signal aus, wenn eine Signaländerung zwischen verglichenem Referenz- und Messwert vorliegt.
Die Schritte S3 bis S5 beispielsweise können anschließend beliebig oft wiederholt werden, wobei zweckmäßiger Weise jeweils die Messwerte der vorangegangenen Iteration als Referenzwerte erachtet werden und in Schritt S4 jeweils mit den einen oder den anderen Abtast- und Haltegliedern 6, 7 Zustandswerte abgetastet, gehalten und als Messwerte erachtet werden. In der nächsten Iteration würden mit anderen Worten die Messwerte aus den Abstands- und Haltegliedern 7 als Referenzwerte dienen und mit den Abtast- und Haltegliedern 6, die zuvor für die Referenz genutzt wurden, werden nun die Messwerte erfasst.
Es sei angemerkt, dass es natürlich auch möglich ist, dass die Initialisierung, also Schritt S1 und/oder die Referenz-Abtastphase, also Schritt S2, Teil der Wiederholung sind, mit andern Worten in der jeweiligen Iteration ebenfalls erfolgen. Ferner sei betont, dass die Reihenfolge der Schritte (in der jeweiligen Iteration) auch anders sein kann.
Während der Zeit-Multiplexphase können von den Quantenbits 2 dann jeweils schon wieder neue Operationen ausgeführt werden. Es kann eine digitale Logik vorhanden sein, die zur Durchführung des vorstehend beschriebenen Verfahrens ausgebildet ist. Die digitale Logik kann Bestandteil der Auslesevorrichtung 4 bzw. dieser zugeordnet sein.
Bezugszeichenliste
1 Quantencomputer
2 Quantenbit
3 Ladungssensor
4 Auslesevorrichtung
5 Abtast- und Haltemodul
6 Abtast- und Halteglied
7 Abtast- und Halteglied
8 globaler Komparator
9 Übertragungsleitung
9a Wurzelabschnitt
9b Abzweigungsabschnitt
10 Übertragungsleitung
10a Wurzelabschnitt
10b Abzweigungsabschnitt
11 Übertragungsschalter
12 Kondensator
13 Resetschalter
14 weiterer Schalter
15 Adressleitung
15a Abzweigungsabschnitt
15b Abzweigungsabschnitt
16 Adressleitung
16a Abzweigungsabschnitt
16b Abzweigungsabschnitt
17 Blockelement
18 NMOS-Transistor
19 PMOS-Transistor
C0 erste Spaltenadressleitung C1 zweite Spaltenadressleitung
R0 erste Zeilenadressleitung
R1 zweite Zeilenadressleitung
CSO erster Ladungssensor
CS1 zweiter Ladungssensor
CS2 dritter Ladungssensor
CS3 vierter Ladungssensor
In Initialisierungsphase
Ma Operationsphase
RO Abtastphase

Claims

ANSPRÜCHE
1. Auslesevorrichtung (4) zum zeitversetzten Auslesen von mehreren Quanteneinrichtungen (2), insbesondere Quantenpunkten oder Quantenbits, umfassend
- mehrere Abtast- und Haltemodule (5), wobei jedes der Abtast- und Haltemodule (5) mit wenigstens einer Quanteneinrichtung (2) oder mit einem der Zustandserfassung wenigstens einer Quanteneinrichtung (2) dienenden Zustands-, insbesondere Ladungssensor (3), verbunden oder verbindbar ist, und wobei jedes der Abtast- und Haltemodule (5) mindestens zwei Abtast- und Halteglieder (6, 7), mit denen jeweils Quanten-Zustandswerte von der wenigstens einen verbundenen oder verbindbaren Quanteneinrichtung (2) oder dem verbundenen oder verbindbaren Zustandssensor (3) abgetastet und gehalten werden können, umfasst,
- mindestens zwei globale Triggerleitungen, mittels derer die Abtast- und Halteglieder (6, 7) der Abtast- und Haltemodule (5) triggerbar sind,
- mindestens einen mehreren Abtast- und Haltemodulen (5) zugeordneten globalen Komparator (8),
- mindestens zwei globale Übertragungsleitungen (9, 10), über welche in den Abtast- und Haltegliedern (6, 7) der zugeordneten Abtast- und Haltemodule (5) gehaltene Quanten-Zustandswerte an den oder den jeweiligen globalen Komparator (8) übertragen werden können, und
- den Abtast- und Haltegliedern (6, 7) der Abtast- und Haltemodule (5) zugeordnete Aktivierungsmittel, die derart ausgebildet und/oder eingerichtet sind, dass von den Abtast- und Haltegliedern (6, 7) der Abtast- und Haltemodule (5) gehaltene Quanten-Zustandswerte modulweise sequentiell an den oder den jeweiligen globalen Komparator (8) übertragen werden können.
2. Auslesevorrichtung (4) nach Anspruch 1 , dadurch gekennzeichnet, dass die Aktivierungsmittel eine Mehrzahl von Schaltern (11), Übertragungsschalter, umfassen, wobei jedem Abtast- und Halteglied (6, 7) einer der Übertragungsschalter (11) zugeordnet ist, wobei der jeweilige Übertragungsschalter (11) insbesondere am Ausgang des zugehörigen Abtast- und Haltegliedes (6, 7) und/oder in einer der Übertragungsleitungen (9, 10) angeordnet ist, und wobei Adressleitungen (15, 16) vorgesehen sind, mittels derer die Übertragungsschalter (11) modulweise adressierbar sind, bevorzugt, wobei jeder Übertragungsschalter (11) mit zwei Adressleitungen (15, 16) verbunden ist und aktiviert wird, wenn er auf beiden Adressleitungen (15, 16) ein Signal erhält.
3. Auslesevorrichtung (4) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Abtast- und Haltemodule (5) in einem Array von mehreren Zeilen und Spalten angeordnet sind.
4. Auslesevorrichtung (4) nach Anspruch 2 und 3, dadurch gekennzeichnet, dass sich die Adressleitungen (15, 16) jeweils entweder parallel zu den von den Abtast- und Haltemodulen (5) gebildeten Zeilen erstrecken, Zeilenadressleitungen, oder jeweils parallel zu den von den Abtast- und Haltemodulen (5) gebildeten Spalten erstrecken, Spaltenadressleitungen, bevorzugt, wobei jeder der Übertragungsschalter (11) mit einer Zeilenadressleitung und einer Spaltenadressleitung verbunden ist und aktiviert wird, wenn er sowohl über die Zeilen- als auch die Spaltenadressleitung ein Signal erhält.
5. Auslesevorrichtung (4) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Ausgang jedes Abtast- und Haltegliedes (6, 7) insbesondere über eine der Übertragungsleitungen (9, 10) mit einem Eingang des oder des jeweiligen globalen Komparators (8) verbunden ist, bevorzugt, wobei für jedes Abtast- und Haltemodul (5) gilt, dass die Ausgänge von dessen Abtast- und Haltegliedern (6, 7) mit verschiedenen Eingängen des oder des jeweiligen globalen Komparators (8) verbunden sind.
6. Auslesevorrichtung (4) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der oder der jeweilige globale Komparator (8) derart ausgebildet und/oder eingerichtet ist, dass er ein von der Signaländerung zwischen zwei Eingangswerten abhängiges, insbesondere binäres Signal ausgibt.
7. Auslesevorrichtung (4) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Abtast- und Halteglieder (6, 7) jeweils einen Kondensator (12) und bevorzugt einen zugehörigen Resetschalter (13) zum Zurücksetzen des Kondensators (12) umfassen oder dadurch gebildet werden.
8. Auslesevorrichtung (4) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine digitale Logik vorgesehen ist, die derart ausgebildet ist, dass das sequenzielle Übertragen von in den Abtast- und Haltegliedern (6, 7) gehaltenen Quanten-Zustandswerten jeweils außerhalb derjenigen Kohärenzzeit der Quantenbiteinrichtungen (2) erfolgt, innerhalb derer die gehaltenen Quanten-Zustandswerte mit den Abtast- und Haltegliedern (6, 7) abgetastet wurden.
9. Auslesevorrichtung (4) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Auslesevorrichtung (4) in mehrere Sekto- ren aufgeteilt ist, wobei jeder Sektor einen eigenen globalen Komparator (8) umfasst und mit anderen Quanteneinrichtungen (2) oder Zustandssensoren
(3) verbindbar oder verbunden ist.
10. Auslesevorrichtung (4) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass jedes Abtast- und Haltemodul (5) drei Abtast- und Halteglieder (6, 7) umfasst, bevorzugt genau drei Abtast- und Halteglieder (6, 7).
11. Auslesevorrichtung (4) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine digitale Logik vorgesehen ist, die zur Durchführung des Verfahrens nach einem der Ansprüche 14 bis 18 ausgebildet ist.
12. Quantenvorrichtung, insbesondere Quantencomputer (1), umfassend mehrere Quanteneinrichtungen (2), insbesondere Quantenpunkte oder Quantenbits, und eine Auslesevorrichtung (4) nach einem der Ansprüche 1 bis 11 , wobei jeweils eine Quanteneinrichtung (2) oder jeweils ein der Zustandserfassung wenigstens einer Quanteneinrichtung (2) dienender Zustands-, insbesondere Ladungssensor (3) mit einem der Abtast- und Haltemodule (5) verbunden ist, bevorzugt, wobei jeweils ein Abtast- und Haltemodul (5) oberhalb oder neben einer Quanteneinrichtung (2) und/oder oberhalb eines oder neben einem Zustandssensor (3) angeordnet ist.
13. Quantenvorrichtung (1) nach Anspruch 12, dadurch gekennzeichnet, dass die Quanteneinrichtungen (2) Spin-Quantenbits implementieren, und/oder dass die Quanteneinrichtungen (2) durch insbesondere Halblei- ter-basierte Quantenpunkte gegeben sind, und/oder dass die Zustands-, insbesondere Ladungssensoren (3) insbesondere Halbleiter-basierte Quantenpunkte umfassen oder durch solche gegeben sind.
14. Verfahren zum zeitversetzten Auslesen von mehreren Quanteneinrichtungen (2), insbesondere Quantenpunkten oder Quantenbits, unter Verwendung einer Auslesevorrichtung (4) nach einem der Ansprüche 1 bis 11 , bei dem
51) in einer Initialisierungsphase mehrere Quanteneinrichtungen (2), insbesondere alle Quanteneinrichtungen (2), bevorzugt gleichzeitig initialisiert werden,
52) in einer Referenz-Abtastphase Zustandswerte der Quanteneinrichtungen (2) nach Initialisierung insbesondere gleichzeitig mittels der verbundenen Abtast- und Haltemodule (5) erfasst werden, wobei jeweils ein Abtast- und Halteglied (6, 7) von jedem Abtast- und Haltemodul (5) einen Zustandswert abtastet und hält, und diese Zustandswerte als Referenzwerte erachtet werden,
53) in einer Operationsphase die Quanteneinrichtungen (2) Operationen ausführen,
54) in einer Mess-Abtastphase Zustandswerte der Quanteneinrichtungen (2) insbesondere gleichzeitig mittels der verbundenen Abtast- und Haltemodule (5) erfasst werden, wobei jeweils ein anderes Abtast- und Halteglied (6, 7) von jedem Abtast- und Haltemodul (5) den Zustandswert abtastet und hält, und diese Zustandswerte als Messwerte erachtet werden,
55) insbesondere nach Ende der Kohärenzzeit der Quanteneinrichtungen (2) in einer Multiplexphase die gehaltenen Referenz- und Messwerte modulweise sequentiell an den oder den jeweiligen globalen Komparator (8) übertragen werden, um sie zu vergleichen, insbesondere, wobei der oder der jeweilige globale Komparator (8) jeweils ein von der Signaländerung zwischen Referenz- und Messwert abhängiges insbesondere binäres Signal ausgibt.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass eine cider mehrere Iterationen von Verfahrensschritten durchgeführt werden, wobei die oder die jeweilige Iteration die Schritte S3 bis S5 oder die Schritte S2 bis S5 oder die Schritte S1 bis S5 oder die Schritte S1 und S3 bis S5 umfasst.
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass die oder die jeweilige Iteration die Schritte S3 bis S5 umfasst, wobei jeweils die Messwerte der vorangegangenen Iteration als Referenzwerte erachtet werden und in Schritt S4 jeweils mit den einen oder den anderen Abtast- und Haltegliedern (6, 7) Zustandswerte abgetastet, gehalten und als Messwerte erachtet werden.
17. Verfahren nach einem der Ansprüche 14 bis 16, dadurch gekennzeichnet, dass jeweils während einer sich an eine Kohärenzzeit anschließenden Multiplexphase die Quanteneinrichtungen (2) neue Operationen ausführen.
18. Verfahren nach einem der Ansprüche 14 bis 17, dadurch gekennzeichnet, dass eine Auslesevorrichtung (4) gemäß Anspruch 10 zum Einsatz kommt und die drei, insbesondere genau drei Abtast- und Halteglieder (6, 7) der Abtast- und Haltemodule (5) reihum, insbesondere zur Erfassung von Referenz- und Messwerten, genutzt werden.
EP23748459.7A 2022-09-27 2023-07-21 Auslesevorrichtung und verfahren zum zeitversetzten auslesen mehrerer quanteneinrichtungen, insbesondere quantenpunkte oder quantenbits, sowie quantenvorrichtung Pending EP4594949A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102022124861.5A DE102022124861A1 (de) 2022-09-27 2022-09-27 Auslesevorrichtung und Verfahren zum zeitversetzten Auslesen mehrerer Quanteneinrichtungen, insbesondere Quantenpunkte oder Quantenbits, sowie Quantenvorrichtung
PCT/EP2023/070285 WO2024068096A1 (de) 2022-09-27 2023-07-21 Auslesevorrichtung und verfahren zum zeitversetzten auslesen mehrerer quanteneinrichtungen, insbesondere quantenpunkte oder quantenbits, sowie quantenvorrichtung

Publications (1)

Publication Number Publication Date
EP4594949A1 true EP4594949A1 (de) 2025-08-06

Family

ID=87519889

Family Applications (1)

Application Number Title Priority Date Filing Date
EP23748459.7A Pending EP4594949A1 (de) 2022-09-27 2023-07-21 Auslesevorrichtung und verfahren zum zeitversetzten auslesen mehrerer quanteneinrichtungen, insbesondere quantenpunkte oder quantenbits, sowie quantenvorrichtung

Country Status (3)

Country Link
EP (1) EP4594949A1 (de)
DE (1) DE102022124861A1 (de)
WO (1) WO2024068096A1 (de)

Also Published As

Publication number Publication date
DE102022124861A1 (de) 2024-03-28
WO2024068096A1 (de) 2024-04-04

Similar Documents

Publication Publication Date Title
DE3013253C2 (de) Schaltungsanordnung zur Speicherung und Abgabe von Analog-Signalen
EP1554569B1 (de) Sensor-anordnung und verfahren zum betreiben einer sensor-anordnung
DE69121516T2 (de) Analog-Beschaffungssystem mit Hochgeschwindigkeitspulsgenerator
DE102013110408B4 (de) Abtastschaltung, Verfahren zum Reduzieren von Verzerrung in einer Abtastschaltung und ein Analog-Digital-Umsetzer mit einer solchen Abtastschaltung
DE68925813T2 (de) Verfahren und vorrichtung zum nachweis von fehlern in halbleiterschaltungen
DE3913219C3 (de) Integrierte Halbleiterschaltung mit mehreren Schaltungen, die logischen Tests unterworfen werden
DE102014102456B4 (de) Ein verstärker, ein restverstärker und ein a/d-umsetzer, der einen restverstärker beinhaltet
WO2003038423A2 (de) Sensor-anordnung
WO2007115710A1 (de) Analog/digital-wandleranordnung und verfahren
DE112019001212T5 (de) Erfassungsschema eines ferroelektrischen Direktzugriffsspeichers
DE102019102132B4 (de) Schaltung mit Kondensatoren und entsprechendes Verfahren
DE3689247T2 (de) Hochgeschwindigkeitsdatenerfassung unter Verwendung von multiplexten Ladungsübertragungseinrichtungen.
DE102017102907B4 (de) VDD-referenzierte Abtastung
DE102013215666B4 (de) Verfahren zum Sequenzieren von Biopolymeren
EP4594949A1 (de) Auslesevorrichtung und verfahren zum zeitversetzten auslesen mehrerer quanteneinrichtungen, insbesondere quantenpunkte oder quantenbits, sowie quantenvorrichtung
DE10312377A1 (de) Schnelle Niederleistungsmultiplexierschaltung und deren Verwendung in Bildwandlergeräten
EP3985965B1 (de) Bildwandler
DE69012382T2 (de) Referenzzelle für das Lesen von EEPROM-Speicheranordnungen.
DE112020006162T5 (de) Neuronaler verstärker, neuronales netzwerk und sensorelement
DE112012000739B4 (de) Rücksetzkreise und rücksetzbare Schaltkreise
WO2005111978A1 (de) Schaltkreis-anordnung
DE102018131711B3 (de) Abtastschaltung und Abtastverfahren
DE102021119375B4 (de) Eingangsstufe für einen abgetasteten analog-digital-wandler, abgetasteter analog-digital-wandler und verfahren zum testen eines analog-digital-wandlers
EP1163678B1 (de) Integrierter speicher mit speicherzellen, die je einen ferroelektrischen speichertransistor aufweisen
EP1504273B1 (de) System zum testen von digitalbausteinen

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20241205

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC ME MK MT NL NO PL PT RO RS SE SI SK SM TR

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)