EP4364537A1 - Leiterplatte und verfahren zum prozesssicheren auflöten eines chipgehäuses - Google Patents

Leiterplatte und verfahren zum prozesssicheren auflöten eines chipgehäuses

Info

Publication number
EP4364537A1
EP4364537A1 EP22744659.8A EP22744659A EP4364537A1 EP 4364537 A1 EP4364537 A1 EP 4364537A1 EP 22744659 A EP22744659 A EP 22744659A EP 4364537 A1 EP4364537 A1 EP 4364537A1
Authority
EP
European Patent Office
Prior art keywords
cooling surface
circuit board
solder
soldering
cooling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP22744659.8A
Other languages
English (en)
French (fr)
Inventor
Andreas Brinkmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lisa Draexlmaier GmbH
Original Assignee
Lisa Draexlmaier GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lisa Draexlmaier GmbH filed Critical Lisa Draexlmaier GmbH
Publication of EP4364537A1 publication Critical patent/EP4364537A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00Soldering, e.g. brazing, or unsoldering
    • B23K1/0008Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016Soldering of electronic components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0209External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3465Application of solder
    • H05K3/3485Application of solder paste, slurry or powder
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00Arrangements for thermal protection or thermal control
    • H10W40/20Arrangements for cooling
    • H10W40/22Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • H10W40/226Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area
    • H10W40/228Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area the projecting parts being wire-shaped or pin-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65Shapes or dispositions of interconnections
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00Articles made by soldering, welding or cutting
    • B23K2101/36Electric or electronic devices
    • B23K2101/42Printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0305Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989Coating free areas, e.g. areas other than pads or lands free of solder resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909Special local insulating pattern, e.g. as dam around component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10689Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0557Non-printed masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1178Means for venting or for letting gases escape

Definitions

  • the present invention relates to a printed circuit board for soldering a chip housing in a process-reliable manner, and to a method for soldering a chip housing in a process-reliable manner onto such a printed circuit board.
  • the present invention is described below mainly in connection with chip housings with contact feet arranged circumferentially and a central cooling surface.
  • the chip package can encapsulate an integrated circuit, for example.
  • the invention can also be used for other soldered connections in which a good thermal connection of flat components to cooling surfaces is desired.
  • Electronic components of an electrical circuit can be connected to one another via conductor tracks formed in a printed circuit board.
  • the electronic components can be soldered onto the circuit board.
  • a reflow soldering process can be used as the soldering method. In the reflow soldering process, solder paste is dosed onto the contact surfaces of the printed circuit board, the electronic components are placed on the dosed solder paste and everything is then heated together to melt the solder paste.
  • the heat dissipation surfaces can be thermally connected to the cooling surfaces of the printed circuit board during the reflow soldering process. In order to ensure good heat transfer, the largest possible connection is required.
  • solder paste reflow flux outgasses from the solder paste. The gaseous flux can form defects in flat soldering points and thus impair the heat transfer.
  • manufacturer specifications for maximum acceptable cavities between the heat dissipation surfaces and the cooling surfaces (voiding) often cannot be met.
  • One object of the invention is therefore to provide an improved printed circuit board for reliable soldering of a chip housing and an improved method for reliable soldering of a chip housing to such a printed circuit board using the simplest possible design means.
  • An improvement here can be, for example, a reduction in defects in the soldering point, in particular a large-area thermal connection.
  • a free surface of the solder cannot be large enough to allow all flux components or outgassing flux to escape from the solder while the solder is liquid.
  • the gaseous flux can become trapped in the solidifying solder and form bubbles.
  • the bubbles can impair heat transfer, for example by reducing a possible heat transfer area of the solder joint.
  • a distance between a cooling surface of a printed circuit board and the heat dissipation surface can be too large, at least in some areas, to bridge it with solder due to tolerances of contact feet of the circuit.
  • a gap can form between the heat dissipation surface and the solder, which also impairs the heat transfer or reduces the possible heat transfer surface of the soldering point.
  • a printed circuit board is proposed for the process-reliable soldering of a chip housing, the printed circuit board having a metallic cooling surface, a large number of metallic contact surfaces surrounding the cooling surface, and a rear metallic mating surface on a side opposite the cooling surface, the mating surface being connected to the cooling surface by open vias and alleys made of solder resist are arranged on the cooling surface, which divide the cooling surface into several sub-areas and also enclose the vias.
  • a method for the process-reliable soldering of a chip housing onto a printed circuit board is proposed, in a step of providing a printed circuit board being provided according to the approach presented here, in a step of dosing soldering paste is dosed onto the partial areas and contact areas, in a step of equipping a central heat dissipation surface of the chip housing is arranged over the cooling surface and peripheral contact feet of the chip housing are arranged over the contact surfaces, in a soldering step, the printed circuit board with the chip housing is heated to a soldering temperature, the soldering paste melting to solder at the soldering temperature, the solder melting with it connects the contact feet and the contact surfaces, as well as with the heat dissipation surface and the sub-areas of the cooling surface, put the contact feet on the contact surfaces and thus define a distance between the heat dissipation surface and the cooling surface, the solder outgassing through the alleys, excess liquid solder flows through the vias onto the mating surface, connects to
  • a printed circuit board can be understood as a carrier component for an electrical circuit.
  • the printed circuit board can have metallic contact surfaces connected by metallic conductor tracks. The contact surfaces can be referred to as contact pads.
  • a carrier material of the printed circuit board can be electrically insulating.
  • the conductor tracks can be printed or etched onto a layer of the circuit board, for example.
  • the conductor tracks can run both within the printed circuit board and on a surface of the printed circuit board.
  • the printed circuit boards can cross one another, for example, without being electrically conductively connected to one another.
  • the contact areas can be arranged on the surface of the printed circuit board.
  • the printed circuit board can also have other metallic surfaces on its surface.
  • the metallic areas can also be printed or etched onto a layer of the circuit board.
  • These metallic surfaces can be designed, for example, as cooling surfaces for components of the electrical circuit arranged on the printed circuit board. Cooling surfaces can be referred to as cooling pads. Depending on the requirements, the cooling surfaces can be part of a conductor track or a contact surface, or they can also be electrically insulated.
  • the contact surfaces and cooling surfaces can consist of a copper material, for example.
  • a via can be referred to as a plated through hole.
  • the via penetrates the layers of the circuit board essentially perpendicular to the surface of the circuit board.
  • the via can also consist of a copper material.
  • An open via has a continuous channel from one side of the circuit board to the other side of the circuit board.
  • the open via can correspond to a metallic tube.
  • the via can electrically and thermally connect two metallic surfaces on both sides of the circuit board.
  • the cooling surface can be connected by a plurality of open vias to a metallic surface of the printed circuit board, referred to as the mating surface.
  • the vias can in particular thermally connect the cooling surface and the mating surface to one another.
  • Solder resist can prevent bonding between a solder resist covered surface and solder.
  • the solder resist prevents wetting of the surface. Liquid solder has a large contact angle to a surface covered with solder resist. Solder only flows onto the solder resist and rolls off it as a result of external forces.
  • the solder resist separates the solder from each other on the partial areas of the cooling surface.
  • a lane may have a predetermined width.
  • the lanes can be continuous.
  • the lanes can run around the vias.
  • the vias can be separated from the partial areas by the solder resist in order to interrupt a capillary effect.
  • a chip package can encapsulate an integrated circuit.
  • the chip housing can be made primarily of a plastic material.
  • the chip housing can have a metallic surface for dissipating heat. This area can be referred to as the heat dissipation area.
  • Metallic contact feet of the chip housing can protrude laterally from the chip housing and be bent towards the bottom. In this case, the contact feet can protrude beyond a level of the heat dissipation surface.
  • Solder paste can consist essentially of metallic solder particles and flux. When heated to a predetermined soldering temperature, the solder particles melt and combine to form liquid solder.
  • the soldering temperature can be up to 250 °C, for example.
  • the flux enables the solder to wet metallic surfaces, for example by removing an oxide layer from the surface before it evaporates. The flux separates from the solder. The solder then bonds to the surface. The solder resist reacts little or not at all with the flux.
  • the sub-areas can be arranged in a grid pattern, in particular equidistantly, over the cooling surface.
  • the lanes can be arranged in a grid.
  • the lanes can essentially run in a straight line.
  • the sub-areas can essentially be of the same size.
  • the vias can be distributed in a grid over the cooling surface.
  • the vias can be distributed over the cooling surface at regular intervals. Due to the distributed vias, the liquid solder and the gaseous flux never have a long way to go to reach the opposite side. Short distances result in a low necessary overpressure in the solder and in the flux. Due to the low overpressure, there are few inclusions in the solder.
  • the soldering paste can be applied to the partial areas with a greater layer thickness than to the contact areas.
  • the soldering paste can be dosed with a smaller layer thickness on the contact surfaces. Due to the greater layer thickness in the area of the partial surfaces, the volume of the intermediate space between the heat dissipation surface and the cooling surface can be reliably filled.
  • the soldering paste can be metered onto the partial areas with a layer thickness of more than 150 ⁇ m or more than 200 ⁇ m, for example 250 ⁇ m.
  • the layer thickness on the sub-areas can, for example, be at least 50%, at least 75% or even at least 100% thicker than on the contact areas.
  • the soldering paste can be dosed onto the partial areas with a greater layer thickness than a maximum distance between the heat dissipation area and the cooling area.
  • a volume of the solder may be reduced from an original volume of the solder paste due to outgassing of the flux. This loss of volume can be compensated for with a thicker layer of soldering paste.
  • a template with cutouts can be used in the dispensing step.
  • the sections can depict the contact surfaces and the partial surfaces.
  • the solder paste can be squeegeed through the cutouts.
  • the soldering paste can be dosed quickly and easily through the stencil. With squeegeeing, a supply of soldering paste can be pressed into the cutouts with a squeegee, analogously to screen printing.
  • a stepped template with a greater material thickness in the area of the cutouts for the partial areas than in the area of the cutouts for the contact areas can be used. Due to the different material thicknesses, different layer thicknesses of soldering paste are squeegeed through the cutouts.
  • a thinned squeegee can be used for squeegeeing.
  • a thinned squeegee can have a thinner wiping edge than a standard squeegee.
  • the thinned squeegee can a have increased flexibility in order to be able to compensate for the differences in the material thickness of the stencil.
  • FIG. 1 shows a circuit board according to an embodiment
  • FIG. 3 shows a representation of a chip package soldered onto a printed circuit board according to an exemplary embodiment.
  • the circuit board 100 is configured for reliable soldering of a chip package onto a front side of the circuit board.
  • the front side can be referred to as the component side.
  • the circuit board 100 has a metallic cooling surface 102 on the front side.
  • the cooling surface 102 is provided for dissipating heat from the chip housing.
  • a multiplicity of metallic contact surfaces 104 surrounds the cooling surface 102.
  • the printed circuit board 100 On a rear side opposite the front side, the printed circuit board 100 has a metallic mating surface on the rear side.
  • the mating surface is connected to the cooling surface 102 by open vias 106 .
  • the mating surface is essentially as large as the cooling surface and has a similar contour.
  • the vias 106 extend from the front to the back.
  • Heat can be dissipated from the cooling surface 102 to the counter surface via the vias 106 and can be radiated on the rear side via the counter surface.
  • the vias 106 each have one channel 108 continuous from front to back. During soldering, excess solder can flow off to the opposite side through the channels 108 . Through the channels 108 outgassing flux can also be drawn off via the rear side.
  • Lanes 110 made of solder resist are arranged on the cooling surface 102 .
  • the lanes 110 subdivide the cooling surface 102 into a plurality of sub-areas 112.
  • the lanes 110 also enclose the vias 106. No solder resist is arranged on the mating surface.
  • the cooling surface 102 is approximately square and is connected to the mating surface via nine vias 106 arranged in a grid-like manner.
  • the vias 106 are arranged in the corners of the cooling surface 102, at the centers of side edges of the cooling surface 102 and at an intersection of diagonals of the cooling surface 102, respectively.
  • the lanes 110 are aligned perpendicular to the side edges. The lanes 110 intersect at the point of intersection of the diagonals and divide the cooling surface 102 into four sub-areas 112 arranged in the form of a grid. Each sub-area 112 is thus surrounded by four of the vias 106 .
  • each via 106 is surrounded by an area 114 covered with solder resist.
  • Channels 108 are centered in surfaces 114.
  • Surfaces 114 are approximately circular.
  • a distance between an edge of the respective channel 108 and an edge of the partial area 112 essentially corresponds to a width of the lanes 110.
  • FIG. 2 shows an illustration of a metering of solder paste 200 onto a printed circuit board 100 according to an embodiment.
  • the printed circuit board 100 essentially corresponds to the representation in FIG. Solder paste 200 has not been dispensed onto lanes 110 .
  • each partial area 112 In one exemplary embodiment, four portions 202 of soldering paste 200 have been metered onto each partial area 112 .
  • the portions 202 are arranged on each partial area 112 at a slight distance from one another.
  • strips 204 of the partial surfaces 112 are exposed between the portions 202 .
  • the strips 204 are arranged in a cross shape.
  • a template 206 is used for dosing.
  • the stencil 206 is arranged on the printed circuit board 100 for dosing and covers it at least in certain areas.
  • the solder paste 200 is dispensed onto a back of the Template 206 given and squeegeed across the back using a squeegee.
  • the stencil 206 has cutouts 208 where the solder paste 200 is to pass through the stencil 206 onto the front side of the printed circuit board 100 .
  • the cutouts 208 are located here in the area of the contact surfaces 104 and the cooling surface.
  • the template 206 has webs 210 between the individual cutouts 208 .
  • the webs 210 locally mask the printed circuit board 100 and prevent an application of the soldering paste 200.
  • webs 210 are arranged between all contact surfaces 104.
  • webs 210 are arranged above all lanes 110 and vias.
  • the strips 204 have also been kept free by webs 210 .
  • the soldering paste 200 has been dosed with a greater layer thickness on the partial areas 112 than on the contact areas 104. As a result, more soldering paste 200 is stored per area in the area of the cooling area than in the area of the contact areas 104.
  • the solder paste 200 is dosed thicker on the partial areas 112 than a structurally maximum distance provided between the chip housing and the printed circuit board 100. As a result, the solder paste 200 forms a solder paste depot 212 in the area of the cooling surface to compensate for component tolerances. If the actual distance between the chip housing and the printed circuit board is greater than the maximum distance provided by the design, a gap between the heat dissipation surface of the chip housing and the cooling surface can still be prevented, since additional solder paste 200 is stored in the solder paste depot 212 to fill the gap.
  • Template 206 When using a stencil 206 for dosing, the different layer thicknesses are specified by stencil areas of different thicknesses. Template 206 is then referred to as a step template. In this case, the template 206 in the area of the cooling surface has a greater material strength than in the area of the contact surfaces 104. In order for the squeegee to Material thickness differences of the template 206 can follow, a thinned squeegee with a flexible edge is used.
  • FIG. 3 shows an illustration of a chip package 300 soldered onto a printed circuit board 100 according to an exemplary embodiment.
  • the printed circuit board 100 essentially corresponds to the illustration in FIGS. 1 and 2.
  • the chip housing 300 has a metal cooling surface 302 and a multiplicity of metal contact feet 304 all around.
  • the cooling surface 302 is thermally conductively connected to the cooling surface 102 of the printed circuit board 100 by solder 306 .
  • the contact feet 304 are electrically conductively connected to the contact surfaces 104 of the printed circuit board 100 by the solder 306 .
  • the chip package 300 has been soldered onto the printed circuit board 100 by a reflow soldering process.
  • the chip housing 300 has been placed on the soldering paste dosed as in FIG.
  • soldering paste melts to form liquid solder 306 and flux contained in the soldering paste prepares the metallic surfaces for wetting by the liquid solder 306 .
  • the flux evaporates in the process. Evaporation can be referred to as outgassing.
  • the gaseous flux in the region of the heat dissipation surface 302 can escape to the side through the alleys 110 kept solder-free with solder resist or through the open vias 106 to the back of the printed circuit board 100 to a predominant extent. Only a small proportion of the flux forms enclosed pores 308 in the solid solder 306. The gaseous flux can escape so well from the space between the cooling surface 102 and the heat dissipation surface 302 that a porosity of less than 20 percent occurs in the area of the heat dissipation surface 302.
  • the chip package 300 sinks so far onto the circuit board 100 that the contact feet 304 touch the associated contact pads 104 .
  • the contact feet 304 thereby define a self-adjusting distance between the heat dissipation surface 302 and the cooling surface 102. If in the gap between the Cooling surface 102 and the heat dissipation surface 302 excess liquid solder 306 is present, the excess solder 306 flows over the streets 110 and through the open vias 106, where it runs on the mating surface, since no solder resist is applied there. The excess solder 306 fills the vias 106 through which it flows.
  • solder mask defined pads are used as an array. These Solder Mask Definded Pads promote outgassing of the flux.
  • a stepped stencil and a thinned squeegee allow different thicknesses of solder paste to be applied.
  • a counter surface is connected via vias for heat dissipation. Excess solder is absorbed by the mating surface.
  • the achievable low void percentage of the soldering points is important, as there are strict specifications here.
  • the void fraction can be kept below 20% using the approach presented here.
  • solder paste 202 portion 204 strip 206 stencil 208 cutout 210 land 212 solder paste depot

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Die vorliegende Erfindung bezieht sich auf ein Verfahren zum prozesssicheren Auflöten eines Chipgehäuses (300) auf eine Leiterplatte (100) zum prozesssicheren Auflöten eines Chipgehäuses (300), wobei die Leiterplatte (100) eine metallische Kühlfläche (102), eine Vielzahl von die Kühlfläche (102) umgebenden metallischen Kontaktflächen (104), sowie auf einer der Kühlfläche (102 entgegengesetzten Seite eine rückseitige metallische Gegenfläche aufweist, wobei die Gegenfläche durch offene Vias (106) mit der Kühlfläche (102) verbunden ist, und auf der Kühlfläche (102) Gassen (110) aus Lötstopplack angeordnet sind, die sowohl die Kühlfläche (102) in mehrere Teilflächen (112) unterteilen als auch die Vias (106) umschließen.

Description

Lisa Dräxlmaier GmbH Landshuter Str. 100 D-84137 Vilsbiburg
LEITERPLATTE UND VERFAHREN ZUM PROZESSSICHEREN AUFLOTEN EINES CHIPGEHÄUSES
Technisches Gebiet
Die vorliegende Erfindung betrifft eine Leiterplatte zum prozesssicheren Auflöten eines Chipgehäuses, sowie ein Verfahren zum prozesssicheren Auflöten eines Chipgehäuses auf eine solche Leiterplatte.
Stand der Technik
Die vorliegende Erfindung wird im Folgenden hauptsächlich in Verbindung mit Chipgehäusen mit umlaufend angeordneten Kontaktfüßen und einer zentralen Entwärmungsfläche beschrieben. Das Chipgehäuse kann beispielsweise eine integrierte Schaltung ummanteln. Die Erfindung kann aber auch für andere Lötverbindungen genutzt werden, bei denen eine gute thermische Anbindung von flächigen Bauteilen an Kühlflächen erwünscht ist.
Elektronikbauteile einer elektrischen Schaltung können über in einer Leiterplatte ausgebildete Leiterbahnen miteinander verbunden werden. Die Elektronikbauteile können auf die Leiterplatte gelötet werden. Als Lötverfahren kann ein Reflow-Lötprozess verwendet werden. Bei dem Reflow-Lötprozess wird Lötpaste auf Kontaktflächen der Leiterplatte dosiert, die Elektronikbauteile auf die dosierte Lötpaste aufgesetzt und alles zusammen anschließend erhitzt, um die Lötpaste aufzuschmelzen.
Wenn die Elektronikbauteile Entwärmungsflächen zum Abführen von Wärme aufweisen, können die Entwärmungsflächen beim Reflow-Lötprozess thermisch an Kühlflächen der Leiterplatte angebunden werden. Um einen guten Wärmeübergang zu gewährleisten, ist eine möglichst großflächige Anbindung erforderlich. Während des Aufschmelzens der Lötpaste gast Flussmittel aus der Lötpaste aus. Das gasförmige Flussmittel kann Fehlstellen in flächigen Lötstellen bilden und so den Wärmeübergang verschlechtern. Des Weiteren können Herstellervorgaben für maximal akzeptable Hohlräume zwischen den Entwärmungsflächen und den Kühlflächen (Voiding) oftmals nicht eingehalten werden.
Beschreibung der Erfindung
Eine Aufgabe der Erfindung ist es daher, unter Einsatz konstruktiv möglichst einfacher Mittel eine verbesserte Leiterplatte zum prozesssicheren Auflöten eines Chipgehäuses, sowie ein verbessertes Verfahren zum prozesssicheren Auflöten eines Chipgehäuses auf eine solche Leiterplatte bereitzustellen. Eine Verbesserung kann hierbei beispielsweise eine Verringerung von Fehlstellen in der Lötstelle, insbesondere eine großflächige thermische Anbindung betreffen.
Die Aufgabe wird durch die Gegenstände der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen, der Beschreibung und den begleitenden Figuren angegeben.
Bei flächigen Lötstellen, beispielsweise zwischen einer Entwärmungsfläche eines Chipgehäuses und einer Leiterplatte, kann eine freie Oberfläche des Lots nicht groß genug sein, um alle Fluxanteile beziehungsweise aus dem Lot ausgasendes Flussmittel entweichen zu lassen, während das Lot flüssig ist. Das gasförmige Flussmittel kann im erstarrenden Lot eingeschlossen werden und Blasen bilden. Die Blasen können eine Wärmeübertragung verschlechtern, indem sie beispielsweise eine mögliche Wärmeübertragungsfläche der Lötstelle verringern.
Ebenso kann ein Abstand zwischen einer Kühlfläche einer Leiterplatte und der Entwärmungsfläche durch Toleranzen von Kontaktfüßen der Schaltung zumindest bereichsweise zu groß sein, um ihn mit Lot zu überbrücken. Dadurch kann sich ein Spalt zwischen der Entwärmungsfläche und dem Lot bilden, der ebenfalls die Wärmeübertragung verschlechtert bzw. die mögliche Wärmeübertragungsfläche der Lötstelle verringert. Es wird eine Leiterplatte zum prozesssicheren Auflöten eines Chipgehäuses vorgeschlagen, wobei die Leiterplatte eine metallische Kühlfläche, eine Vielzahl von die Kühlfläche umgebenden metallischen Kontaktflächen, sowie auf einer der Kühlfläche entgegengesetzten Seite eine rückseitige metallische Gegenfläche aufweist, wobei die Gegenfläche durch offene Vias mit der Kühlfläche verbunden ist, und auf der Kühlfläche Gassen aus Lötstopplack angeordnet sind, die sowohl die Kühlfläche in mehrere Teilflächen unterteilen als auch die Vias umschließen.
Weiterhin wird ein Verfahren zum prozesssicheren Auflöten eines Chipgehäuses auf eine Leiterplatte vorgeschlagen, wobei in einem Schritt des Bereitstellens eine Leiterplatte gemäß dem hier vorgestellten Ansatz bereitgestellt wird, in einem Schritt des Dosierens Lötpaste auf die Teilflächen und Kontaktflächen dosiert wird, in einem Schritt des Bestückens eine zentrale Entwärmungsfläche des Chipgehäuses über der Kühlfläche angeordnet wird und periphere Kontaktfüße des Chipgehäuses über den Kontaktflächen angeordnet werden, in einem Schritt des Lötens die Leiterplatte mit dem Chipgehäuse auf eine Löttemperatur erhitzt wird, wobei bei der Löttemperatur die Lötpaste zu Lot aufschmilzt, sich das Lot mit den Kontaktfüßen und den Kontaktflächen, sowie mit der Entwärmungsfläche und den Teilflächen der Kühlfläche verbindet, die Kontaktfüße auf den Kontaktflächen aufsetzen und so einen Abstand zwischen der Entwärmungsfläche und der Kühlfläche definieren, das Lot durch die Gassen ausgast, überschüssiges Lot durch die Vias auf die Gegenfläche abfließt, sich mit der Gegenfläche verbindet und auf der Gegenfläche verläuft, und in einem Schritt des Abkühlens das Lot an den Kontaktflächen und Kontaktfüßen, zwischen der Entwärmungsfläche und den Teilflächen, sowie auf der Gegenfläche erstarrt.
Unter einer Leiterplatte kann ein Trägerbauteil für eine elektrische Schaltung verstanden werden. Die Leiterplatte kann durch metallische Leiterbahnen verbundene metallische Kontaktflächen aufweisen. Die Kontaktflächen können als Kontaktpads bezeichnet werden. Ein Trägermaterial der Leiterplatte kann elektrisch isolierend sein.
Die Leiterbahnen können beispielsweise auf eine Schicht der Leiterplatte gedruckt oder geätzt werden. Die Leiterbahnen können dabei sowohl innerhalb der Leiterplatte als auch auf einer Oberfläche der Leiterplatte verlaufen. Dadurch können sich die Leiterplatten beispielsweise kreuzen, ohne elektrisch leitend miteinander verbunden zu sein. Die Kontaktflächen können an der Oberfläche der Leiterplatte angeordnet sein. Die Leiterplatte kann auch andere metallische Flächen auf ihrer Oberfläche aufweisen. Die metallischen Flächen können ebenfalls auf eine Schicht der Leiterplatte gedruckt oder geätzt sein. Diese metallischen Flächen können beispielsweise als Kühlfläche für auf der Leiterplatte angeordnete Bauelemente der elektrischen Schaltung ausgeführt sein. Kühlflächen können als Kühlpads bezeichnet werden. Die Kühlflächen können je nach Anforderung Teil einer Leiterbahn oder einer Kontaktfläche sein oder auch elektrisch isoliert sein. Die Kontaktflächen und Kühlflächen können beispielsweise aus einem Kupfermaterial bestehen.
Ein Via kann als Durchkontaktierung bezeichnet werden. Das Via durchdringt die Schichten der Leiterplatte im Wesentlichen senkrecht zur Oberfläche der Leiterplatte. Das Via kann ebenfalls aus einem Kupfermaterial bestehen. Ein offenes Via weist einen von der einen Seite der Leiterplatte zu der anderen Seite der Leiterplatte durchgehenden Kanal auf. Das offene Via kann dabei einem metallischen Röhrchen entsprechen. Das Via kann zwei metallische Flächen auf beiden Seiten der Leiterplatte elektrisch und thermisch miteinander verbinden. Insbesondere kann die Kühlfläche durch mehrere offene Vias mit einer als Gegenfläche bezeichneten metallischen Fläche der Leiterplatte verbunden sein. Die Vias können die Kühlfläche und die Gegenfläche insbesondere thermisch miteinander verbinden.
Lötstopplack kann eine Verbindung zwischen einer mit Lötstopplack bedeckten Oberfläche und Lot verhindern. Der Lötstopplack verhindert eine Benetzung der Oberfläche. Flüssiges Lot weist einen großen Kontaktwinkel zu einer mit Lötstopplack bedeckten Oberfläche auf. Lot fließt nur durch äußere Kräfte auf den Lötstopplack und perlt darauf ab. Der Lötstopplack trennt das Lot auf den Teilflächen der Kühlfläche voneinander. Eine Gasse kann eine vorbestimmte Breite aufweisen. Die Gassen können durchgehend sein. Die Gassen können rund um die Vias herum verlaufen. Die Vias können durch den Lötstopplack von den Teilflächen abgetrennt sein, um eine Kapillarwirkung zu unterbrechen.
Ein Chipgehäuse kann eine integrierte Schaltung ummanteln. Das Chipgehäuse kann vorwiegend aus einem Kunststoffmaterial sein. An einer Unterseite kann das Chipgehäuse eine metallische Fläche zum Abführen von Wärme aufweisen. Diese Fläche kann als Entwärmungsfläche bezeichnet werden. Metallische Kontaktfüße des Chipgehäuses können seitlich aus dem Chipgehäuse hervorstehen und in Richtung der Unterseite gekröpft sein. Dabei können die Kontaktfüße über eine Ebene der Entwärmungsfläche überstehen.
Lötpaste kann im Wesentlichen aus metallischen Lotpartikeln und Flussmittel bestehen. Bei einer Erhitzung auf eine vorbestimmte Löttemperatur schmelzen die Lotpartikel und verbinden sich zu flüssigem Lot. Die Löttemperatur kann beispielsweise bis zu 250 °C betragen. Das Flussmittel ermöglicht eine Benetzung von metallischen Oberflächen durch das Lot, indem es beispielsweise eine Oxidschicht von der Oberfläche entfernt bevor es verdampft. Dabei trennt sich das Flussmittel vom Lot. Das Lot verbindet sich dann mit der Oberfläche. Der Lötstopplack reagiert nicht oder nur geringfügig mit dem Flussmittel.
Durch die Gassen existieren zwischen der Entwärmungsfläche und der Kühlfläche Kanäle im Lot, durch die das gasförmige Flussmittel mit einem geringen Widerstand ausströmen kann. Des Weiteren ist die Oberfläche zum Ausgasen, bedingt durch das Aufrastern der einen großen Kupferfläche in mehrere kleine, vergrößert. Wenn die Kontaktfüße auf den Kontaktflächen aufliegen, ist ein Volumen eines Zwischenraums zwischen der Entwärmungsfläche und der Kühlfläche definiert. Das Lot füllt diesen Zwischenraum aus. Wenn vor dem Aufsetzen mehr Lot zwischen der Entwärmungsfläche und der Kühlfläche vorhanden ist als das Volumen des Zwischenraums, dann wird überschüssiges Lot aufgrund eines resultierenden Überdrucks im Lot durch die Vias auf die Gegenseite gedrückt. Das gasförmige Flussmittel kann ebenfalls durch die offenen Vias aus dem Zwischenraum entweichen.
Auf der Gegenseite ist kein Lötstopplack angeordnet, weshalb das flüssige Lot die Gegenseite benetzt und sich darauf verteilt. Lotperlen werden dadurch ebenfalls sicher vermieden.
Die Teilflächen können rasterförmig, insbesondere äquidistant, über die Kühlfläche verteilt angeordnet sein. Die Gassen können gitterförmig angeordnet sein. Die Gassen können im Wesentlichen geradlinig verlaufen. Die Teilflächen können im Wesentlichen gleich groß sein.
Die Vias können rasterförmig über die Kühlfläche verteilt angeordnet sein. Die Vias können in regelmäßigen Abständen über die Kühlfläche verteilt angeordnet sein. Durch die verteilten Vias hat das flüssige Lot und das gasförmige Flussmittel nirgends einen langen Weg, um auf die Gegenseite zu gelangen. Durch kurze Wege ergibt sich ein geringer notwendiger Überdruck im Lot und im Flussmittel. Durch den geringen Überdruck ergeben sich wenig Einschlüsse im Lot.
Die Lötpaste kann auf die Teilflächen mit einer größeren Schichtdicke dosiert werden als auf die Kontaktflächen. Auf den Kontaktflächen kann die Lötpaste mit einer geringeren Schichtdicke dosiert werden. Durch die größere Schichtdicke im Bereich der Teilflächen kann das Volumen des Zwischenraums zwischen der Entwärmungsfläche und der Kühlfläche sicher gefüllt werden. Beispielsweise kann die Lötpaste auf den Teilflächen mit einer Schichtdicke von mehr als 150 pm oder mehr als 200 pm, beispielsweise 250 pm, dosiert werden. Die Schichtdicke auf den Teilflächen kann beispielsweise um wenigstens 50 %, wenigstens 75 % oder sogar wenigstens 100 % dicker sein als auf den Kontaktflächen.
Die Lötpaste kann auf die Teilflächen mit einer größeren Schichtdicke als ein maximaler Abstand zwischen der Entwärmungsfläche und der Kühlfläche dosiert werden. Ein Volumen des Lots kann sich gegenüber einem ursprünglichen Volumen der Lötpaste durch das Ausgasen des Flussmittels verringern. Durch eine größere Schichtdicke der Lötpaste kann dieser Volumenverlust kompensiert werden.
Im Schritt des Dosierens kann eine Schablone mit Ausschnitten verwendet werden. Die Ausschnitte können die Kontaktflächen und die Teilflächen abbilden. Die Lötpaste kann durch die Ausschnitte gerakelt werden. Durch die Schablone kann die Lötpaste schnell und einfach dosiert werden. Beim Rakeln kann ein Vorrat an Lötpaste analog zum Siebdruck durch ein Rakel in die Ausschnitte gedrückt werden.
Es kann eine Stufenschablone mit einer größeren Materialstärke im Bereich der Ausschnitte für die Teilflächen als im Bereich der Ausschnitte für die Kontaktflächen verwendet werden. Durch die unterschiedlichen Materialstärken werden unterschiedliche Schichtdicken an Lötpaste durch die Ausschnitte gerakelt.
Zum Rakeln kann eine gedünnte Rakel verwendet werden. Eine gedünnte Rakel kann eine dünnere Abstreifkante als ein Standardrakel aufweisen. Die gedünnte Rakel kann eine erhöhte Flexibilität aufweisen, um die Unterschiede der Materialstärke der Schablone ausgleichen zu können.
Kurze Figurenbeschreibung
Nachfolgend wird ein vorteilhaftes Ausführungsbeispiel der Erfindung unter Bezugnahme auf die begleitenden Figuren erläutert. Es zeigt:
Fig. 1 eine Darstellung einer Leiterplatte gemäß einem Ausführungsbeispiel;
Fig. 2 eine Darstellung eines Dosierens von Lötpaste auf eine Leiterplatte gemäß einem Ausführungsbeispiel; und
Fig. 3 eine Darstellung eines aufgelöteten Chipgehäuses auf eine Leiterplatte gemäß einem Ausführungsbeispiel.
Die Figuren sind lediglich schematische Darstellungen und dienen nur der Erläuterung der Erfindung. Gleiche oder gleichwirkende Elemente sind durchgängig mit den gleichen Bezugszeichen versehen.
Detaillierte Beschreibung
Fig. 1 zeigt eine Darstellung einer Leiterplatte 100 gemäß einem Ausführungsbeispiel. Die Leiterplatte 100 ist zum prozesssicheren Auflöten eines Chipgehäuses auf eine Vorderseite der Leiterplatte konfiguriert. Die Vorderseite kann als Bestückungsseite bezeichnet werden. Die Leiterplatte 100 weist auf der Vorderseite eine metallische Kühlfläche 102 auf. Die Kühlfläche 102 ist zur Wärmeabfuhr aus dem Chipgehäuse vorgesehen. Eine Vielzahl von metallischen Kontaktflächen 104 umgibt die Kühlfläche 102. Auf einer der Vorderseite entgegengesetzten Rückseite weist die Leiterplatte 100 eine rückseitige metallische Gegenfläche auf. Die Gegenfläche ist durch offene Vias 106 mit der Kühlfläche 102 verbunden. Die Gegenfläche ist im Wesentlichen so groß wie die Kühlfläche und weist eine ähnliche Kontur auf. Die Vias 106 reichen von der Vordersete bis zur Rückseite. Über die Vias 106 kann Wärme von der Kühlfläche 102 zur Gegenfläche abgeleitet werden und auf der Rückseite über die Gegenfläche abgestrahlt werden. Die Vias 106 weisen jeweils einen von der Vorderseite zur Rückseite durchgehenden Kanal 108 auf. Durch die Kanäle 108 kann beim Auflöten überschüssiges Lot auf die Gegenseite abfließen. Durch die Kanäle 108 kann ebenso ausgasendes Flussmittel über die Rückseite abziehen. Auf der Kühlfläche 102 sind Gassen 110 aus Lötstopplack angeordnet. Die Gassen 110 unterteilen die Kühlfläche 102 in mehrere Teilflächen 112. Die Gassen 110 umschließen dabei auch die Vias 106. Auf der Gegenfläche ist kein Lötstopplack angeordnet.
In einem Ausführungsbeispiel ist die Kühlfläche 102 näherungsweise quadratisch und über neun rasterförmig angeordnete Vias 106 mit der Gegenfläche verbunden. Die Vias 106 sind jeweils in den Ecken der Kühlfläche 102, an Mitten von Seitenkanten der Kühlfläche 102 und in einem Schnittpunkt von Diagonalen der Kühlfläche 102 angeordnet. Die Gassen 110 sind rechtwinklig zu den Seitenkanten ausgerichtet. Die Gassen 110 kreuzen sich im Schnittpunkt der Diagonalen und unterteilen die Kühlfläche 102 in vier rasterförmig angeordnete Teilflächen 112. Jede Teilfläche 112 ist damit von vier der Vias 106 umgeben.
In einem Ausführungsbeispiel ist jedes Via 106 von einer mit Lötstopplack bedeckten Fläche 114 umgeben. Die Kanäle 108 liegen mittig in den Flächen 114. Die Flächen 114 sind näherungsweise kreisförmig. Ein Abstand zwischen einer Kante des jeweiligen Kanals 108 und einem Rand der Teilfläche 112 entspricht im Wesentlichen einer Breite der Gassen 110.
Fig. 2 zeigt eine Darstellung eines Dosierens von Lötpaste 200 auf eine Leiterplatte 100 gemäß einem Ausführungsbeispiel. Die Leiterplatte 100 entspricht dabei im Wesentlichen der Darstellung in Fig. 1. Die Lötpaste 200 ist auf die Kontaktflächen 104 und auf die Teilflächen 112 der Kühlfläche 102 dosiert worden. Auf die Gassen 110 ist keine Lötpaste 200 dosiert worden.
In einem Ausführungsbeispiel sind auf jede Teilfläche 112 je vier Portionen 202 Lötpaste 200 dosiert worden. Die Portionen 202 sind auf jeder Teilfläche 112 geringfügig beabstandet zueinander angeordnet. Zwischen den Portionen 202 liegen dadurch Streifen 204 der Teilflächen 112 frei. Die Streifen 204 sind kreuzförmig angeordnet.
In einem Ausführungsbeispiel wird zum Dosieren eine Schablone 206 verwendet. Die Schablone 206 wird zum Dosieren auf der Leiterplatte 100 angeordnet und deckt diese zumindest bereichsweise ab. Die Lötpaste 200 wird zum Dosieren auf eine Rückseite der Schablone 206 gegeben und unter Verwendung einer Rakel über die Rückseite geschoben. Die Schablone 206 weist dort Ausschnitte 208 auf, wo die Lötpaste 200 durch die Schablone 206 hindurch auf die Vorderseite der Leiterplatte 100 gelangen soll.
Die Ausschnitte 208 befinden sich hier im Bereich der Kontaktflächen 104 und der Kühlfläche. Zwischen den einzelnen Ausschnitten 208 weist die Schablone 206 Stege 210 auf. Die Stege 210 maskieren die Leiterplatte 100 lokal und verhindern einen Auftrag der Lötpaste 200. Dabei sind zwischen allen Kontaktflächen 104 Stege 210 angeordnet. Ebenso sind über allen Gassen 110 und Vias Stege 210 angeordnet. Auch die Streifen 204 sind durch Stege 210 freigehalten worden.
In einem Ausführungsbeispiel ist die Lötpaste 200 auf den Teilflächen 112 mit einer größeren Schichtdicke dosiert worden als auf den Kontaktflächen 104. Dadurch ist im Bereich der Kühlfläche mehr Lötpaste 200 pro Fläche bevorratet als im Bereich der der Kontaktflächen 104.
In einem Ausführungsbeispiel ist die Lötpaste 200 auf die Teilflächen 112 dicker dosiert als ein konstruktiv maximal vorgesehener Abstand zwischen dem Chipgehäuse und der Leiterplatte 100. Dadurch bildet die Lötpaste 200 im Bereich der Kühlfläche ein Lötpastendepot 212 zum Kompensieren von Bauteiltoleranzen. Wenn der tatsächliche Abstand zwischen dem Chipgehäuse und der Leiterplatte größer als der konstruktiv maximal vorgesehene Abstand ist, kann so trotzdem ein Spalt zwischen der Entwärmungsfläche des Chipgehäuses und der Kühlfläche verhindert werden, da im Lötpastendepot 212 zusätzliche Lötpaste 200 zum Füllen des Spalts bevorratet ist.
Wenn der tatsächliche Abstand im Bereich des konstruktiv maximal vorgesehenen Abstands liegt, fließt überschüssiges Lot durch die Vias 106 auf die Rückseite und verläuft auf der Gegenfläche.
Bei Verwendung einer Schablone 206 zum Dosieren wird die unterschiedliche Schichtdicke durch unterschiedlich dicke Schablonenbereiche vorgegeben. Die Schablone 206 wird dann als Stufenschablone bezeichnet. Dabei weist die Schablone 206 im Bereich der Kühlfläche eine größere Material stärke auf als im Bereich der Kontaktflächen 104. Damit die Rakel den Materialstärkenunterschieden der Schablone 206 folgen kann, wird eine gedünnte Rakel mit einer flexiblen Kante verwendet.
Fig. 3 zeigt eine Darstellung eines aufgelöteten Chipgehäuses 300 auf eine Leiterplatte 100 gemäß einem Ausführungsbeispiel. Die Leiterplatte 100 entspricht dabei im Wesentlichen der Darstellung in den Fign. 1 und 2. Das Chipgehäuse 300 weist eine metallische Entwärmungsfläche 302 und umlaufend eine Vielzahl von metallischen Kontaktfüßen 304 auf. Die Entwärmungsfläche 302 ist durch Lot 306 thermisch leitend mit der Kühlfläche 102 der Leiterplatte 100 verbunden. Die Kontaktfüße 304 sind durch das Lot 306 elektrisch leitend mit den Kontaktflächen 104 der Leiterplatte 100 verbunden.
Das Chipgehäuse 300 ist durch einen Reflow-Lötprozess auf die Leiterplatte 100 gelötet worden. Dazu ist das Chipgehäuse 300 so auf die, wie in Fig. 2 dosierte Lötpaste aufgesetzt worden, dass die Entwärmungsfläche 302 über der Kühlfläche 102 angeordnet ist, während die Kontaktfüße 304 über den Kontaktflächen 104 angeordnet sind.
Anschließend sind die Leiterplatte 100, die Lötpaste und das Chipgehäuse auf eine Löttemperatur der Lötpaste erhitzt worden. Dabei schmilzt die Lötpaste zu flüssigem Lot 306 auf und in der Lötpaste enthaltenes Flussmittel bereitet die metallischen Oberflächen für eine Benetzung durch das flüssige Lot 306 vor. Dabei verdampft das Flussmittel. Das Verdampfen kann als Ausgasen bezeichnet werden.
Das gasförmige Flussmittel im Bereich der Entwärmungsfläche 302 kann bei dem hier vorgestellten Ansatz zu einem überwiegenden Anteil durch die mit Lötstopplack lotfrei gehaltenen Gassen 110 zur Seite oder durch die offenen Vias 106 zur Rückseite der Leiterplatte 100 entweichen. Nur ein geringer Anteil des Flussmittels bildet im festen Lot 306 eingeschlossene Poren 308. Das gasförmige Flussmittel kann so gut aus dem Zwischenraum zwischen der Kühlfläche 102 und der Entwärmungsfläche 302 entweichen, dass sich eine Porosität kleiner 20 Prozent im Bereich der Entwärmungsfläche 302 einstellt.
Wenn die Lötpaste aufgeschmolzen ist, sinkt das Chipgehäuse 300 so weit auf die Leiterplatte 100 ab, dass die Kontaktfüße 304 auf den zugehörigen Kontaktflächen 104 aufsetzen. Die Kontaktfüße 304 definieren dabei einen sich einstellenden Abstand zwischen der Entwärmungsfläche 302 und der Kühlfläche 102. Wenn im Zwischenraum zwischen der Kühlfläche 102 und der Entwärmungsfläche 302 überschüssiges flüssiges Lot 306 vorhanden ist, fließt das überschüssige Lot 306 über die Gassen 110 und durch die offenen Vias 106 ab, wo es auf der Gegenfläche verläuft, da dort kein Lötstopplack aufgetragen ist. Das überschüssige Lot 306 füllt dabei die durchflossenen Vias 106 auf.
Mit anderen Worten kann ein hoher Voidgehalt von Lötstellen zu schlechten und unzuverlässigen Lötverbindungen bei QFP Bauteilen mit einem hohen Abstand zwischen Bauteil und Leiterplatte führen (Standoff Toleranzen 50 bis 150 pm). So können keine konstanten und reproduzierbaren Lötergebnisse erzielt werden.
Bei dem hier vorgestellten Ansatz werden sogenannte „Solder Mask Definded Pads“ als Array verwendet. Diese Solder Mask Definded Pads begünstigen das Ausgasen des Fluxes. Eine Stufenschablone und ein gedünntes Rakel ermöglichen unterschiedlich dickes Aufträgen von Lötpaste. Eine Gegenfläche ist über Vias zur Entwärmung angebunden. Überschüssiges Lötzinn wird von der Gegenfläche aufgenommen.
Durch das Aufrastern in kleinere Einzelpads geht zwar etwas kontaktierbare Kupferfläche verloren, jedoch werden konstant hochwertige und reproduzierbare Lötergebnisse erzielt.
Der erreichbare geringe Voidanteil der Lötstellen ist wichtig, da es hier scharfe Vorgaben gibt. Beispielsweise kann der Voidanteil durch den hier vorgestellten Ansatz unter 20% gehalten werden.
Da es sich bei der vorhergehend detailliert beschriebenen Vorrichtungen und Verfahren um Ausführungsbeispiele handelt, können sie in üblicher weise vom Fachmann in einem weiten Umfang modifiziert werden, ohne den Bereich der Erfindung zu verlassen. Insbesondere sind die mechanischen Anordnungen und die Größenverhältnisse der einzelnen Elemente zueinander lediglich beispielhaft BEZUGSZEICHENLISTE
100 Leiterplatte 102 Kühlfläche 104 Kontaktfläche 106 Via 108 Kanal 110 Gasse 112 Teilfläche 114 Fläche
200 Lötpaste 202 Portion 204 Streifen 206 Schablone 208 Ausschnitt 210 Steg 212 Lötpastendepot
300 Chipgehäuse 302 Entwärmungsfläche 304 Kontaktfüße 306 Lot 308 Poren

Claims

ANSPRÜCHE
1. Leiterplatte (100) zum prozesssicheren Auflöten eines Chipgehäuses (300), wobei die Leiterplatte (100) eine metallische Kühlfläche (102), eine Vielzahl von die Kühlfläche (102) umgebenden metallischen Kontaktflächen (104), sowie auf einer der Kühlfläche (102 entgegengesetzten Seite eine rückseitige metallische Gegenfläche aufweist, wobei die Gegenfläche durch offene Vias (106) mit der Kühlfläche (102) verbunden ist, und auf der Kühlfläche (102) Gassen (110) aus Lötstopplack angeordnet sind, die sowohl die Kühlfläche (102) in mehrere Teilflächen (112) unterteilen als auch die Vias (106) umschließen.
2. Leiterplatte (100) gemäß Anspruch 1, bei der die Teilflächen (112) rasterförmig über die Kühlfläche (102) verteilt angeordnet sind.
3. Leiterplatte (100) gemäß einem der vorhergehenden Ansprüche, bei der die Vias (106) rasterförmig über die Kühlfläche (102) verteilt angeordnet sind.
4. Verfahren zum prozesssicheren Auflöten eines Chipgehäuses (300) auf eine Leiterplatte (100), wobei in einem Schritt des Bereitstellens eine Leiterplatte (100) zum prozesssicheren Auflöten des Chipgehäuses (300) bereitgestellt wird, wobei die Leiterplatte (100) eine metallische Kühlfläche (102), eine Vielzahl von die Kühlfläche (100) umgebenden metallischen Kontaktflächen (104), sowie auf einer der Kühlfläche (102) entgegengesetzten Seite eine rückseitige metallische Gegenfläche aufweist, wobei die Gegenfläche durch offene Vias (106) mit der Kühlfläche (102) verbunden ist, und auf der Kühlfläche (102) Gassen (110) aus Lötstopplack angeordnet sind, die sowohl die Kühlfläche (102) in mehrere Teilflächen (112) unterteilen als auch die Vias (106) umschließen; in einem Schritt des Dosierens Lötpaste (200) auf die Teilflächen (112) und Kontaktflächen (104) dosiert wird; in einem Schritt des Bestückens eine zentrale Entwärmungsfläche (302) des Chipgehäuses (300) über der Kühlfläche (102) angeordnet wird und periphere Kontaktfüße (304) des Chipgehäuses (300) über den Kontaktflächen (104) angeordnet werden; in einem Schritt des Lötens die Leiterplatte (100) mit dem Chipgehäuse (300) auf eine Löttemperatur erhitzt wird, wobei bei der Löttemperatur die Lötpaste (200) zu Lot (306) aufschmilzt, sich das Lot (306} mit den Kontaktfüßen (302) und den Kontaktflächen (104), sowie mit der Entwärmungsfläche (102) und den Teilflächen (112) der Kühlfläche (102) verbindet, die Kontaktfüße (304) auf den Kontaktflächen (104) aufsetzen und so einen Abstand zwischen der Entwärmungsfläche (302) und der Kühlfläche (102) definieren, das Lot (306) durch die Gassen (110) ausgast, überschüssiges Lot (306) durch die Vias (106) auf die Gegenfläche abfließt, sich mit der Gegenfläche verbindet und auf der Gegenfläche verläuft; und in einem Schritt des Abkühlens das Lot (306) an den Kontaktflächen (104) und Kontaktfüßen (304), zwischen der Entwärmungsfläche (302) und den Teilflächen (112), sowie auf der Gegenfläche erstarrt.
5. Verfahren gemäß Anspruch 4, bei dem im Schritt des Dosierens die Lötpaste (200) auf die Teilflächen (112) mit einer größeren Schichtdicke dosiert wird als auf die Kontaktflächen (104).
6. Verfahren gemäß einem der vorhergehenden Ansprüche, bei dem im Schritt des Dosierens die Lötpaste (200) auf die Teilflächen (112) mit einer größeren Schichtdicke als ein maximaler Abstand zwischen der Entwärmungsfläche (302) und der Kühlfläche (102) dosiert wird.
7. Verfahren gemäß einem der vorhergehenden Ansprüche, bei dem im Schritt des Dosierens eine Schablone (206) mit Ausschnitten (208), welche die Kontaktflächen (104) und die Teilflächen (112) abbilden, verwendet wird, wobei die Lötpaste (200) durch die Ausschnitte (208) gerakelt wird.
8. Verfahren gemäß Anspruch 7, bei dem im Schritt des Dosierens eine Stufenschablone mit einer größeren Materialstärke im Bereich der Ausschnitte (208) für die Teilflächen (112) als im Bereich der Ausschnitte (208) für die Kontaktflächen (104) verwendet wird.
9. Verfahren gemäß Anspruch 8, bei dem im Schritt des Dosierens eine gedünnte Rakel verwendet wird.
EP22744659.8A 2021-07-02 2022-06-30 Leiterplatte und verfahren zum prozesssicheren auflöten eines chipgehäuses Pending EP4364537A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102021117131.8A DE102021117131A1 (de) 2021-07-02 2021-07-02 Leiterplatte und verfahren zum prozesssicheren auflöten eines chipgehäuses
PCT/EP2022/068135 WO2023275287A1 (de) 2021-07-02 2022-06-30 Leiterplatte und verfahren zum prozesssicheren auflöten eines chipgehäuses

Publications (1)

Publication Number Publication Date
EP4364537A1 true EP4364537A1 (de) 2024-05-08

Family

ID=82656530

Family Applications (1)

Application Number Title Priority Date Filing Date
EP22744659.8A Pending EP4364537A1 (de) 2021-07-02 2022-06-30 Leiterplatte und verfahren zum prozesssicheren auflöten eines chipgehäuses

Country Status (5)

Country Link
US (1) US20240292514A1 (de)
EP (1) EP4364537A1 (de)
CN (1) CN117652211A (de)
DE (1) DE102021117131A1 (de)
WO (1) WO2023275287A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116321706A (zh) * 2023-03-15 2023-06-23 上海无线电设备研究所 用于大尺寸qfn封装器件焊接的电路板及其高可靠组装方法
DE102024116246A1 (de) * 2024-06-11 2025-12-11 Rolls-Royce Deutschland Ltd & Co Kg Verfahren zum Herstellen einer Leiterplattenanordnung

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07288375A (ja) 1994-04-19 1995-10-31 Murata Mfg Co Ltd 回路基板
JP3385872B2 (ja) 1995-12-25 2003-03-10 三菱電機株式会社 はんだ供給法およびはんだ供給装置
JPH11233926A (ja) 1998-02-13 1999-08-27 Denso Corp 電子部品の実装方法
JP3639505B2 (ja) 2000-06-30 2005-04-20 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント配線基板及び半導体装置
US6611055B1 (en) 2000-11-15 2003-08-26 Skyworks Solutions, Inc. Leadless flip chip carrier design and structure
US6750084B2 (en) * 2002-06-21 2004-06-15 Delphi Technologies, Inc. Method of mounting a leadless package and structure therefor
JP2006147723A (ja) 2004-11-17 2006-06-08 Sharp Corp 半導体素子用の電気回路基板
US8624129B2 (en) * 2006-01-12 2014-01-07 Samsung Electronics Co., Ltd. Method of attaching a high power surface mount transistor to a printed circuit board
DE202009016959U1 (de) 2009-12-16 2010-04-01 Becktronic Gmbh Stufenschablone für den technischen Siebdruck
AT517203B1 (de) * 2015-07-06 2016-12-15 Zkw Group Gmbh Leiterplatte sowie Verfahren zur Herstellung einer Leiterplatte
JP2017152459A (ja) 2016-02-23 2017-08-31 カルソニックカンセイ株式会社 基板及び半導体装置の基板実装方法
AT520301B1 (de) * 2017-10-12 2019-03-15 Zkw Group Gmbh Verfahren zum erzeugen einer leiterplatte mit thermischen durchkontaktierungen, sowie leiterplatte

Also Published As

Publication number Publication date
WO2023275287A1 (de) 2023-01-05
US20240292514A1 (en) 2024-08-29
DE102021117131A1 (de) 2023-01-05
CN117652211A (zh) 2024-03-05

Similar Documents

Publication Publication Date Title
DE10136524B4 (de) Verbindungsverfahren und Verbindungsstruktur von gedruckten Leiterplatten
DE69434160T2 (de) Mit Lötkugeln Verbindensverfahren damit versehen
DE69525697T2 (de) Halbleiteranordnung vom Filmträgertyp mit Anschlusshöcher
DE19736962B4 (de) Anordnung, umfassend ein Trägersubstrat für Leistungsbauelemente und einen Kühlkörper sowie Verfahren zur Herstellung derselben
DE102016218867A1 (de) Elektronische Schaltungsvorrichtung
AT516750B1 (de) Verfahren zur Voidreduktion in Lötstellen
DE4126913A1 (de) Verfahren zum beloten und montieren von leiterplatten mit bauelementen
DE19754874A1 (de) Verfahren zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array, nach diesem Verfahren hergestelltes Ball Grid Array und flexible Verdrahtung zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array
EP4364537A1 (de) Leiterplatte und verfahren zum prozesssicheren auflöten eines chipgehäuses
DE69514053T2 (de) Leiterplatte mit bimetallischer Wärmesenke
DE4341867A1 (de) Verfahren zum Drucken eines Verbindungsmittels
DE10033352B4 (de) Verfahren zur Herstellung einer elektronischen Baugruppe und elektronische Baugruppe
DE102014118941B4 (de) Bump-auf-Leitung (BAL)–Aufbau und Verfahren zur Ausbildung des BAL-Aufbaus
EP3850924A1 (de) Verfahren zur herstellung einer leiterplattenanordnung und leiterplattenanordnung
EP4144190B1 (de) Barriere gegen verschwimmen von smt-bauteilen
DE4310930A1 (de) Leiterplattenanordnung und Verfahren zur Herstellung einer bestückten Leiterplatte
DE102015220676A1 (de) Leiterplatte und Anordnung mit einer Leiterplatte
DE69328211T2 (de) Einbau von elektronischen Komponenten auf Montageplatten mit Hilfe der Reflow-Technik
DE4324479B4 (de) Verfahren zur Herstellung von lötfähigen Strukturen zur Kontaktierung von elektrischen Modulen
DE102019129971A1 (de) Verfahren zum Auflöten eines Bauelements auf eine Leiterplatte, Elektronikeinheit und Feldgerät der Automatisierungstechnik
DE102024116246A1 (de) Verfahren zum Herstellen einer Leiterplattenanordnung
DE4243356A1 (de) Bestückungsverfahren für eine Leiterplatte
DE112022007198T5 (de) Verfahren zur Herstellung eines bedruckten Substrats und eines montierten Produkts
DE102023202869A1 (de) Verfahren zur Herstellung einer elektrischen Anordnung
WO2022184747A2 (de) Verbindungsanordnung

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20231212

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)