EP3966874A1 - Selecteur de memoire - Google Patents

Selecteur de memoire

Info

Publication number
EP3966874A1
EP3966874A1 EP20731925.2A EP20731925A EP3966874A1 EP 3966874 A1 EP3966874 A1 EP 3966874A1 EP 20731925 A EP20731925 A EP 20731925A EP 3966874 A1 EP3966874 A1 EP 3966874A1
Authority
EP
European Patent Office
Prior art keywords
memory
selector
alloy
resistive
arsenic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP20731925.2A
Other languages
German (de)
English (en)
Inventor
Anthonin VERDY
Gilbert SASSINE
Gabriel Molas
Gabriele NAVARRO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of EP3966874A1 publication Critical patent/EP3966874A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays

Definitions

  • the present description relates generally to electronic devices and, more particularly, resistive memories and their selectors.
  • the present description applies more particularly to a composition of a given selector.
  • One embodiment overcomes all or part of the drawbacks of known selector elements.
  • One embodiment provides a selector for a memory cell, intended to change from a resistive state to a conductive state so as to respectively prohibit or allow access to the memory cell, characterized in that it consists of a GS-AT alloy consisting of germanium, selenium, arsenic and tellurium.
  • said GS-AT alloy is Ge3Se7As2Te3.
  • said GS-AT alloy comprises a content of AT compound of arsenic and tellurium of between 20% and 80%.
  • said GS-AT alloy has an AT compound content of arsenic and tellurium equal to 40%.
  • said GS-AT alloy is obtained by physical vapor deposition.
  • said selector is an ovonic threshold switch.
  • One embodiment provides for a memory point comprising:
  • the proportions of arsenic, tellurium, germanium and selenium are such that a threshold voltage of said selector is greater than or equal to a programming voltage of said resistive memory element.
  • the content of AT compound of arsenic and tellurium and the content of Germanium and selenium compound GS are such that a threshold voltage of said selector is greater than or equal to a programming voltage of said resistive memory element.
  • the content of AT compound of arsenic and tellurium and the content of GS compound of germanium and selenium are such that a threshold current of said selector is less than or equal to a switching current state of said resistive memory element.
  • One embodiment provides a memory comprising a plurality of memory points as described.
  • the memory is an oxide-based resistive memory or a random access memory by conductive link.
  • each memory point comprises, in series:
  • the memory points are organized in a matrix fashion.
  • each memory point is interposed between a first conductor and a second conductor.
  • One embodiment provides for such a memory, comprising a three-dimensional stack of memory points as described separated by conductors.
  • At least one selector consisting of an alloy consisting of germanium, selenium, arsenic and tellurium.
  • FIG. 1 is a view, simplified and in perspective, of an embodiment of a memory
  • FIG. 2 schematically represents an embodiment of a matrix of memory points
  • FIG. 3 represents a current-voltage characteristic of an embodiment of a memory point
  • FIG. 4 represents a variation curve of characteristic quantities of an embodiment of a selector element
  • FIG. 5 represents another curve of variation of characteristic quantities of an embodiment of a selector element
  • FIG. 6 represents, by views A and B, still other curves of variation of quantities characteristic of an embodiment of a selector element.
  • FIG. 1 is a view, simplified and in perspective, of an embodiment of a memory 1.
  • the memory 1 comprises memory points or cells 3 making it possible to store all or part of a data item.
  • the memory 1 further comprises electrical conductors 50, 51, 52, 53, 54 and 55. These conductors 50, 51, 52, 53, 54 and 55 are made of an electrically conductive metallic material, for example copper. .
  • the conductors 50, 51, 52, 53, 54 and 55 are, in Figure 1, arranged such that they form, seen from above, a matrix of which each intersection or crossing corresponds to a location of a memory point.
  • conductors 50, 51, 52, 53, 54 and 55, of the first conductors are, in Figure 1, arranged such that they form, seen from above, a matrix of which each intersection or crossing corresponds to a location of a memory point.
  • second conductors 51, 53 and 55 also form rectilinear bands, parallel to each other and regularly spaced.
  • the first conductors 50, 52 and 54 are, in top view, arranged perpendicular to the second conductors 51, 53 and 55.
  • the conductors 50, 52 and 54 are, in top view, arranged perpendicular to the second conductors 51, 53 and 55.
  • 51, 52, 53, 54 and 55 are not, however, directly connected to each other.
  • the first conductors 50, 52 and 54, on the one hand, and the second conductors 51, 53 and 55, on the other hand, are not coplanar but are separated by a distance corresponding to a height, noted H, of a memory point 3.
  • Each memory point 3 of memory 1 is thus inserted between:
  • each memory point 3 has, seen from above, a square shape, the length of one side of which measures P / 2.
  • This measurement P / 2 is equivalent to half of a quantity called “pitch” P of the matrix formed by the conductors 50, 51, 52, 53, 54 and 55 of the memory 1.
  • the memory points 3 in contact from the same driver 50, 51, 52,
  • Conductors 50, 51, 52, 53, 54 or 55 are regularly spaced by a distance which is also equivalent to P / 2 corresponding to half of the pitch (half pitch) of the matrix.
  • the memory 1 has a three-dimensional structure consisting of a stack of layers of memory points separated by conductors.
  • memory points 3 are arranged under the second conductors 51, 53 and 55. These memory points 3 are contacted, in the lower part, by conductors (not shown) arranged orthogonally to the second conductors 51, 53 and 55 (like the first conductors 50, 52 and 54).
  • each memory point 3 comprises a stack, defining an electrical connection in series:
  • a layer 35 of electrically conductive material for example called a metallic layer 35;
  • selector element 33 or selector 33.
  • the selector element 33 of a memory point 3 is, in Figure 1, in contact with the first conductor, among the first conductors 50, 52 and 54.
  • the resistive memory element 31 is, in turn, at contact of the second conductor, among the second conductors 51, 53 and 55.
  • the metal layer 35 is interposed between the resistive memory element 31 and the selector element 33.
  • Each memory point 3 is, in fact, connected to a pair of conductors, consisting of a first and a second driver, which is specific to it.
  • the memory point 3 considered To read or write in the resistive memory element 31 of a memory point 3 of the memory 1, we first select the memory point 3 considered. The selection is made, for example, by applying a potential difference between the two conductors forming the pair of conductors specific to the memory point 3 considered. This potential difference is of sufficient value to make it possible to modify a state of the selector element 33, so that an electric current can flow in the memory point 3 considered. This electric current makes it possible, depending on its intensity, to read or write in memory point 3.
  • Ileak parasitizes other memory points in contact with one of the two conductors of the pair specific to the memory point 3 considered.
  • This Ileak leakage current arises from the fact that, in practice, the selector elements 33 being at rest do not have an infinite resistance.
  • the resistive memory element 31 is preferably made of dioxide hafnium (HfO2) and titanium (Ti).
  • Hafnium dioxide hafnium (HfO2) and titanium (Ti).
  • the titanium layer forming the resistive memory element 31 is located as desired in contact with the metal layer 35 or with the second conductor 51, 53 or 55 of the memory point 3.
  • the metal layer 35 interposed between the memory element 31 and the selector element 33, is, for example, made of titanium nitride (TiN).
  • the memory 1 is a random access memory by conductive link (Conductive Bridging Random Access Memory - CBRAM).
  • the selector element 33 is an ovonic threshold switch (OTS).
  • OTS ovonic threshold switch
  • the selector element 33 is, for example, made from amorphous chalcogenide materials.
  • a property of amorphous chalcogenide materials is that they pass, when a voltage greater than a threshold voltage, denoted Vth, is applied to them, from a strongly resistive level to a strongly conductive level.
  • This strongly conductive level has less electrical resistance than the strongly resistive level.
  • the strongly resistive (or weakly conductive) level corresponds to a blocking state, preventing access to the memory element 31, while the strongly conductive (or weakly resistive) level corresponds to a passing state (or conductive state), allowing access to memory element 31.
  • the on state is qualified as volatile (or temporary, or not permanent), because this on state is maintained as long as an electric current, passing through the selector element 33, remains greater than a holding current (holding current ), noted Ih.
  • a holding current holding current
  • the on state makes it possible to circulate an electric current in order to read or program in a memory element 31.
  • the blocking state strongly resistive, for its part makes it possible to prevent access to the memory element 31 and to limit the leakage current Ileak in the memory points 3 that are not selected or not addressed in the memory 1.
  • FIG. 2 schematically represents an embodiment of a matrix 5 of memory points.
  • the matrix 5 is a two-dimensional matrix of memory points.
  • FIG. 2 corresponds, for example, to a top view of a layer of memory points 3 of memory 1 (FIG. 1) lying between the first conductors 50, 52 and 54, on the one hand, and the second conductors 51 , 53 and 55, on the other hand. All memory points 3 of matrix 5 are identical, except for the pairs of conductors to which they are connected.
  • Each memory point 3 of the matrix 5 has a structure similar to that of the memory points 3 exposed in relation to FIG. 1.
  • Each memory point 3 thus comprises, in series:
  • the resistive memory element 31 symbolized in FIG. 2 by a second rectangle.
  • the selector element 33 is connected on the one hand (point 523) to the conductor 52 and on the other hand to the metal layer 35.
  • the resistive memory element 31 is, for its part, connected with a on the one hand (point 533) to the conductor 53 and on the other hand to the metal layer 35.
  • V a voltage, denoted V
  • This voltage V is obtained, for example, by bringing the conductor 52 to an electric potential of value -V / 2 and the conductor 53 to a higher electric potential, of value V / 2. All other conductors 50, 51, 54 and 55 are held at a potential of about zero volts (0 V).
  • a potential difference is imposed approximately equal, except for voltage drops in the conductors, to voltage V.
  • this selector element 33 When this voltage V reaches a value greater than or equal to the threshold voltage Vth of the selector element 33, this selector element 33 then becomes on and a current, denoted I, flows (dotted arrows) in the memory point 3 and in a part of the conductors 52 and 53 under the effect of the voltage applied to the memory point 3. It is then said that the memory element 31 of the memory point 3 is selected by the selector element 33.
  • the value of the current I is adapted according to the operation, read or write, desired.
  • a non-linearity of the selector element 33 is also sought, that is to say the greatest possible difference in conductivity between the on state and the blocking state. This thus makes it possible to prevent memory points adjacent to a selected memory point (for example, the memory points located to the left and to the right of the memory point detailed in FIG. 2) from being inadvertently activated under the effect of Ileak leak.
  • FIG. 3 represents a current-voltage characteristic of an embodiment of a memory point.
  • the abscissa axis corresponds to a voltage applied across a memory element or a memory point.
  • the voltage V applied between the terminals of the memory element 31 alone in FIG. 2 relates to the curves 20 and 22 of the graph, while the voltage V applied between the terminals 533 and 523 of the memory point 3 of FIG. 2 relates to the curves 24 and 26 of the graph.
  • the ordinate axis corresponds, in logarithmic scale, to the current passing through the resistive memory element 31 or the memory point 3, depending on the curve considered.
  • the resistive memory element 31 of the memory point 3 stores a binary value.
  • a high state of this binary value is designated by “ON” and a low state of this same binary value by “OFF”.
  • the ON state corresponds to a weakly resistive state (Low-Resistance State (LRS)) and that the OFF state corresponds to a highly resistive state (High-Resistance State (HRS)).
  • the weakly resistive ON state has less electrical resistance than the strongly resistive OFF level.
  • the left part of Figure 3 (curves 20 and 22) illustrates the behavior of the resistive memory element 31 alone.
  • curves 24 and 26 illustrates the behavior of memory point 3 (selector element 33, conductive metal layer 35 and resistive memory element 31 in series) in the high ON state (curve 26) and the behavior of memory point 3 in the low OFF state (curve 24).
  • a switching of the resistive memory element 31 from the OFF state to the ON state takes place by circulating, through the memory point 3, a current I of an intensity greater than a switching threshold , noted IHRS.
  • IHRS a switching threshold
  • FIG. 3 we thus go from curve 20 (MEM OFF) in solid line to curve 22 (MEM ON) in dotted line.
  • the switching threshold IHRS is greater than or equal to the threshold current Ith of the element. selector 33.
  • a voltage denoted VREAD is applied between its terminals 533 and 523 (FIG. 2).
  • This voltage VREAD is located, in Figure 3, in a range of voltages, denoted AVth, between a threshold voltage, denoted Vthl (curve 26 in dotted line, SEL + MEM ON) of the selector element 33 and another voltage , denoted Vth2 (curve 24 in solid line, SEL + MEM OFF).
  • the resistive memory element 31 is initially in the ON state.
  • the resistive memory element 31 is switched from the ON state to the OFF state, by applying to the memory point 3 a reset voltage, denoted VRESET (not shown in FIG. 3).
  • the resistive memory 31 is then switched from this OFF state to the ON state by the application, to the memory point 3, of a programming voltage, denoted VSET, lower than the reset voltage VRESET.
  • VSET a programming voltage
  • FIG. 4 represents a curve of variation of characteristic quantities of an embodiment of a selector element.
  • the x-axis corresponds to a voltage in volts applied to the terminals of the selector element 33 (curve 4) or of a memory element (points 41, 43).
  • the y-axis corresponds, in logarithmic scale, to the current (in amperes) passing through the selector element 33 (curve 4) or the memory element (points 41, 43).
  • the selector element 33 of the memory point 3 consists of an alloy based on germanium (Ge), selenium (Se), arsenic (As) and tellurium (Te).
  • the selector element 33 is, still according to this embodiment, an ovonic threshold switch.
  • the alloys or compounds of germanium and selenium enriched in selenium, denoted GS, have good thermal stability. This makes it possible to facilitate the implementation of steps for manufacturing memory points 3 of a memory such as memory 1 (FIG. 1), the GS material being insensitive to temperatures below about 400 ° C.
  • GS alloys used in selector elements 33 are, however, characterized by poor switching properties, in particular due to an excessively high threshold voltage Vth.
  • the selector elements 33 based on GS alloys also show poor switching endurance, when cycles of successive transitions between their highly resistive level (blocking state) and their highly conductive level (on state) are applied to them.
  • advantage is taken of the fact that the addition of so-called doping materials improves the switching properties of the selector elements made from GS alloys.
  • an addition of a material or compound based on arsenic and tellurium, denoted AT, in a GS alloy of a selector element 33 makes it possible to reduce the threshold voltage Vth of the selector element 33 while improving its switching endurance. It is thus possible, by adjusting the AT content (or proportion of AT) in a GS alloy of which the selector element 33 is made, to obtain a balance between the thermal stability of the alloy and the switching properties of the alloy. selector element 33.
  • the selector element 33 is manufactured from an alloy formed from a pseudo-binary system GS-AT, more preferably from
  • the manufacture of the selector element 33 takes place, for example, by physical vapor deposition (Physical
  • the Ge3Se7As2Te3 alloy is thus made up:
  • curve 4 illustrates, for different contents of AT alloy (As2Te3) in the GS-AT alloy of which the selector element 33 is made, a variation of the Ileak leakage current at the terminals of the element selector 33 (in amps, on a logarithmic scale) as a function of its threshold voltage Vth (in volts).
  • the leakage current Ileak of the selector element 33 is, by convention, measured at a voltage equal to half of the threshold voltage Vth.
  • the AT alloy content is, in this example, measured in atomic percentage.
  • the alloy preferably comprises a content of arsenic and tellurium compound of between approximately 20% and approximately 80%, preferably between 20% and 80%
  • Curve 4 has six points which each correspond to a different content of AT alloy in the GS-AT alloy:
  • a first point 400 corresponds to a zero AT content, that is to say to a GS alloy composed only of the GS alloy (Ge3Se7);
  • a second point 420 corresponds to an AT content equal to 20%, that is to say to a GS-AT alloy made up of
  • a third point 440 corresponds to an AT content equal to 40%, that is to say to a GS-AT alloy made up of
  • a fourth point 450 corresponds to an AT content equal to 50%, that is to say to a GS-AT alloy made up of
  • a fifth point 460 corresponds to an AT content equal to 60%, that is to say to a GS-AT alloy consisting of 40% of the GS alloy and 60% of the AT alloy;
  • a sixth point 480 corresponds to an AT content equal to 80%, that is to say to a GS-AT alloy consisting of 20% of the GS alloy and 80% of the AT alloy.
  • the threshold voltage Vth, the threshold current Ith and / or the leakage current Ileak of the selector element 33 it is interesting to seek to adjust the threshold voltage Vth, the threshold current Ith and / or the leakage current Ileak of the selector element 33, in particular to associate this selector element 33 with a resistive memory element 31 to make them compatible. It is assumed in this example that the programming voltage VSET of the resistive memory element 31 is approximately equal to 1.5 V (point 41, VSET x IHRS) It is assumed, again in this example, that the reset voltage VRESET of resistive memory element 31 is approximately equal to 2 V (point 43, VRESET x ILRS).
  • the threshold current Ith of the selector element 33 is less than or equal to the switching threshold current IHRS of the resistive memory element 31. Plus the threshold current Ith of the selector element 33 approaches the switching threshold current IHRS of the resistive memory element 31, the more the programming window increases. The ideal case would therefore be that Ith is equal to IHRS.
  • the Ileak leakage current is as low as possible.
  • a selector element 33 characterized by:
  • Vth of about 2.4 V
  • Ith of the order of 5 mA
  • the selector made of a GS-AT alloy has proportions of one or the other of the GS or AT compounds which compose it such that, in order of priority, it has the following characteristics, taken alone or in combination:
  • a memory 1 (FIG. 1) is thus, for example, manufactured according to a process comprising the following steps:
  • resistive memory elements 31 fabricate resistive memory elements 31; and manufacturing, in connection with the resistive memory elements 31, at least selector elements 33, made of a GS-AT alloy based on germanium, selenium, arsenic and tellurium.
  • the composition of this GS-AT alloy is then optimized as a function of the electrical properties of the resistive memory elements 31.
  • FIG. 5 represents another curve of variation of characteristic quantities of an embodiment of a selector element 33.
  • the x-axis corresponds to the leakage current Ileak, in amperes, while the y-axis corresponds to the threshold current Ith, in amperes.
  • the selector element 33 is an ovonic threshold switch composed of a GS-AT alloy, preferably of
  • Ge3Se7As2Te3 We are interested here in the variation of the leakage current Ileak and the threshold current Ith as a function of the content of arsenic and tellurium compound, that is to say of AT alloy in the selector element 33.
  • the content of AT alloy is varied to approximate an operating zone compatible with a resistive memory element 31.
  • an increase in the AT alloy content leads to a simultaneous increase in the values of the leakage current Ileak and of the threshold current Ith for increasing contents of AT alloy (pentagons 64 to 67, corresponding respectively to levels 20%, 40% AT alloy,
  • a GS-AT alloy is therefore selected comprising an AT content making it possible to obtain a threshold current value. Ith approaching the maximum switching threshold current IHRS of the memory element 31, while limiting the leakage currents Ileak, according to the size of the desired matrix. More particularly, this FIG. 5 illustrates the fact that the threshold current Ith and the leakage current Ileak of the selector 33 can vary as a function of the amount of the AT or GS compound present in the GS-AT alloy.
  • FIG. 6 represents, by views A and B, still other curves of variation of quantities characteristic of an embodiment of a selector element 33.
  • the selector element 33 is an ovonic threshold switch composed of a GS-AT alloy, preferably Ge3Se7As2Te3.
  • the threshold voltage Vth of the selector element 33 (ordinate axis, in volts) as a function of its content or proportion of AT alloy (abscissa axis, in atomic percentage) in the GS-AT mixture. It is observed that the threshold voltage Vth decreases when the content of AT alloy (in As2Te3, in this example) increases
  • Vth (-1.5 x 1 (T 3 x CAT + 0.13) x tOTS + (-4 x 10 ⁇ 4 x CAT + 0.7)
  • As2Te3, in this example increases.
  • CAT the content or concentration of As2Te3 and tOTS the thickness of the selector element 33
  • exp the exponential function one takes advantage of the fact that the value of the leakage current Ileak is related to the atomic percentage of the compound of arsenic and tellurium in the GS-AT alloy, in particular in Ge3Se7As2Te3, by a relation of the type:
  • the CAT content of arsenic and tellurium compound in the GS-AT alloy of the selector element 33 can be adjusted as a function of other characteristic properties of the resistive memory element 31.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

Sélecteur de mémoire La présente description concerne un sélecteur (33) pour cellule mémoire (3), destiné à passer d'un état résistif à un état conducteur de manière à respectivement interdire ou autoriser un accès à la cellule mémoire, caractérisé en ce qu'il est constitué d'un alliage constitué de germanium, de sélénium, d'arsenic et de tellure.

Description

DESCRIPTION
Sélecteur de mémoire
La présente demande de brevet revendique la priorité de la demande de brevet français FR19/04900 qui sera considérée comme faisant partie intégrante de la présente description.
Domaine technique
[0001] La présente description concerne de façon générale les dispositifs électroniques et, plus particulièrement, les mémoires résistives et leurs sélecteurs. La présente description s'applique plus particulièrement à une composition d'un sélecteur donné.
Technique antérieure
[0002] On connaît des mémoires vives résistives intégrées dans des matrices de type « 1T1R ». Ces matrices sont constituées de structures comportant un transistor et une cellule résistive. Dans une telle structure, le transistor joue un rôle de sélecteur. Ce sélecteur permet notamment d'accéder à la cellule mémoire résistive, pour des opérations de lecture ou d'écriture ou d'effacement ou de programmation (programmation = écriture et effacement) dans une cellule mémoire donnée, tout en limitant des courants de fuite indésirables dans le reste de la matrice de la mémoire.
[0003] Les sélecteurs actuellement utilisés dans les matrices mémoire présentent des dimensions importantes par rapport à celles de la cellule résistive. Cela nuit, par conséquent, à la densité des matrices mémoire.
Résumé de 11 invention
[0004] Il existe un besoin d'optimiser les éléments sélecteurs actuels.
[0005] Un mode de réalisation pallie tout ou partie des inconvénients des éléments sélecteurs connus. [0006] Un mode de réalisation prévoit un sélecteur pour cellule mémoire, destiné à passer d'un état résistif à un état conducteur de manière à respectivement interdire ou autoriser un accès à la cellule mémoire, caractérisé en ce qu'il est constitué d'un alliage GS-AT constitué de germanium, de sélénium, d'arsenic et de tellure.
[0007] Selon un mode de réalisation, ledit alliage GS-AT est du Ge3Se7As2Te3.
[0008] Selon un mode de réalisation, ledit alliage GS-AT comporte une teneur en composé AT d'arsenic et de tellure comprise entre 20 % et 80 %.
[0009] Selon un mode de réalisation, ledit alliage GS-AT comporte une teneur en composé AT d'arsenic et de tellure égale à 40 %.
[0010] Selon un mode de réalisation, ledit alliage GS-AT est obtenu par dépôt physique en phase vapeur.
[0011] Selon un mode de réalisation, ledit sélecteur est un commutateur ovonique à seuil.
[0012] Un mode de réalisation prévoit un point mémoire comprenant :
un élément de mémoire résistive ; et
un sélecteur tel que décrit.
[0013] Selon un mode de réalisation, les proportions en arsenic, tellure, germanium et sélénium sont telles qu'une tension de seuil dudit sélecteur soit supérieure ou égale à une tension de programmation dudit élément de mémoire résistive .
[0014] Selon un mode de réalisation, la teneur en composé AT d'arsenic et de tellure et la teneur en composé GS de germanium et de sélénium sont telles qu'une tension de seuil dudit sélecteur soit supérieure ou égale à une tension de programmation dudit élément de mémoire résistive.
[0015] Selon un mode de réalisation, la teneur en composé AT d'arsenic et de tellure et la teneur en composé GS de germanium et de sélénium sont telles qu'un courant de seuil dudit sélecteur soit inférieur ou égal à un courant de basculement d'état dudit élément de mémoire résistive.
[0016] Un mode de réalisation prévoit une mémoire comportant une pluralité de points mémoire tels que décrits.
[0017] Selon un mode de réalisation, la mémoire est une mémoire résistive à base d'oxyde ou d'une mémoire à accès aléatoire par liaison conductrice.
[0018] Selon un mode de réalisation, chaque point mémoire comporte, en série :
ledit sélecteur ;
ledit élément de mémoire résistive ; et
une couche électriquement conductrice, intercalée entre ledit sélecteur et ledit élément de mémoire résistive.
[0019] Selon un mode de réalisation, les points mémoire sont organisés de façon matricielle.
[0020] Selon un mode de réalisation, chaque point mémoire est intercalé entre un premier conducteur et un deuxième conducteur .
[0021] Un mode de réalisation prévoit une telle mémoire, comprenant un empilement tridimensionnel de points mémoire tels que décrits séparés par des conducteurs.
[0022] Un mode de réalisation prévoit un procédé de fabrication d'une mémoire comportant les étapes suivantes :
fabriquer au moins un élément de mémoire résistive ; et
fabriquer, en connexion avec ledit élément de mémoire résistive, au moins un sélecteur, constitué d'un alliage constitué de germanium, de sélénium, d'arsenic et de tellure.
Brève description des dessins
[0023] Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
[0024] la figure 1 est une vue, simplifiée et en perspective, d'un mode de réalisation d'une mémoire ;
[0025] la figure 2 représente, de façon schématique, un mode de réalisation d'une matrice de points mémoire ;
[0026] la figure 3 représente une caractéristique courant- tension d'un mode de réalisation d'un point mémoire ;
[0027] la figure 4 représente une courbe de variation de grandeurs caractéristiques d'un mode de réalisation d'un élément sélecteur ;
[0028] la figure 5 représente une autre courbe de variation de grandeurs caractéristiques d'un mode de réalisation d'un élément sélecteur ; et
[0029] la figure 6 représente, par des vues A et B, encore d'autres courbes de variation de grandeurs caractéristiques d'un mode de réalisation d'un élément sélecteur.
Description des modes de réalisation
[0030] De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.
[0031] Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les points mémoire peuvent comporter des éléments non décrits, par exemple des connexions électriques.
[0032] Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés ou couplés entre eux, cela signifie que ces deux éléments peuvent être reliés ou couplés par l'intermédiaire d'un ou plusieurs autres éléments.
[0033] Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures.
[0034] Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près.
[0035] La figure 1 est une vue, simplifiée et en perspective, d'un mode de réalisation d'une mémoire 1.
[0036] Selon ce mode de réalisation, la mémoire 1 comporte des points ou cellules mémoire 3 permettant de stocker tout ou partie d'une donnée. La mémoire 1 comporte, en outre, des conducteurs électriques 50, 51, 52, 53, 54 et 55. Ces conducteurs 50, 51, 52, 53, 54 et 55 sont constitués d'un matériau métallique électriquement conducteur, par exemple du cuivre .
[0037] Les conducteurs 50, 51, 52, 53, 54 et 55 sont, en figure 1, disposés de telle sorte qu'ils forment, vus de dessus, une matrice dont chaque intersection ou croisement correspond à un emplacement d'un point mémoire. Parmi les conducteurs 50, 51, 52, 53, 54 et 55, des premiers conducteurs
50, 52 et 54 forment des bandes rectilignes, parallèles entre elles et régulièrement espacées. Parmi les conducteurs 50, 51,
52, 53, 54 et 55, des deuxièmes conducteurs 51, 53 et 55 forment, eux aussi, des bandes rectilignes, parallèles entre elles et régulièrement espacées. Les premiers conducteurs 50, 52 et 54 sont, en vue de dessus, disposés perpendiculairement aux deuxièmes conducteurs 51, 53 et 55. Les conducteurs 50,
51, 52, 53, 54 et 55 ne sont toutefois pas directement connectés entre eux.
[0038] En figure 1, les premiers conducteurs 50, 52 et 54, d'une part, et les deuxièmes conducteurs 51, 53 et 55, d'autre part, ne sont pas coplanaires mais sont séparés d'une distance correspondant à une hauteur, notée H, d'un point mémoire 3. Chaque point mémoire 3 de la mémoire 1 est ainsi intercalé entre :
un premier conducteur, parmi les premiers conducteurs 50, 52 et 54 ; et
un deuxième conducteur, parmi les deuxièmes conducteurs 51, 53 et 55.
[0039] En figure 1, chaque point mémoire 3 présente, vu de dessus, une forme carrée, dont la longueur d'un côté mesure P/2. Cette mesure P/2 équivaut à la moitié d'une grandeur appelée « pas » (pitch) P de la matrice formée par les conducteurs 50, 51, 52, 53, 54 et 55 de la mémoire 1. Les points mémoire 3 au contact d'un même conducteur 50, 51, 52,
53, 54 ou 55 sont régulièrement espacés d'une distance qui équivaut, elle aussi, à P/2 correspondant à la moitié du pas (half pitch) de la matrice. Les conducteurs 50, 51, 52, 53,
54 et 55 ont, toujours en figure 1, une forme rectangulaire où le petit côté est égal à la moitié P/2 du pas. [0040] Selon un mode de réalisation, la mémoire 1 présente une structure tridimensionnelle constituée d'un empilement de couches de points mémoire séparées par des conducteurs. Dans l'exemple de la figure 1, des points mémoire 3 sont disposés sous les deuxièmes conducteurs 51, 53 et 55. Ces points mémoire 3 sont contactés, en partie basse, par des conducteurs (non représentés) disposés orthogonalement aux deuxièmes conducteurs 51, 53 et 55 (à l'image des premiers conducteurs 50 , 52 et 54 ) .
[0041] Selon un mode de réalisation préféré, chaque point mémoire 3 comporte un empilement, définissant une connexion électrique en série :
d'un élément 31 de mémoire résistive ;
d'une couche 35 en matériau électriquement conducteur, par exemple appelée couche métallique 35 ; et
d'un élément sélecteur 33, ou sélecteur 33.
[0042] L'élément sélecteur 33 d'un point mémoire 3 est, en figure 1, au contact du premier conducteur, parmi les premiers conducteurs 50, 52 et 54. L'élément de mémoire résistive 31 est, quant à lui, au contact du deuxième conducteur, parmi les deuxièmes conducteurs 51, 53 et 55. La couche métallique 35 est intercalée entre l'élément de mémoire résistive 31 et l'élément sélecteur 33. Chaque point mémoire 3 de la mémoire 1 forme ainsi, conjointement avec les premier et deuxième conducteurs qui le contactent, une structure empilée selon un même axe dans laquelle on distingue :
une première structure constituée de l'élément sélecteur 33, du premier conducteur 50, 52 ou 54 et d'une partie de la couche métallique 35 ; et
une deuxième structure constituée de l'élément de mémoire résistive 31, du deuxième conducteur 51, 53 ou 55 et de l'autre partie de la couche métallique 35. [0043] Les conducteurs 50, 51, 52, 53, 54 et 55 permettent d'adresser les points mémoire 3 de la mémoire 1. Chaque point mémoire 3 est, en effet, connecté à une paire de conducteurs, constituée d'un premier et d'un deuxième conducteur, qui lui est propre.
[0044] Pour lire ou écrire dans l'élément de mémoire résistive 31 d'un point mémoire 3 de la mémoire 1, on vient d'abord sélectionner le point mémoire 3 considéré. La sélection s'effectue, par exemple, en appliquant une différence de potentiel entre les deux conducteurs formant la paire de conducteurs propre au point mémoire 3 considéré. Cette différence de potentiel est de valeur suffisante pour permettre de modifier un état de l'élément sélecteur 33, de sorte qu'un courant électrique puisse circuler dans le point mémoire 3 considéré. Ce courant électrique permet, en fonction de son intensité, de lire ou d'écrire dans le point mémoire 3.
[0045] Une fois l'opération de lecture ou d'écriture terminée, on cesse d'appliquer une différence de potentiel entre les deux conducteurs formant la paire de conducteurs propre au point mémoire 3 considéré. Cela a pour effet de ramener l'élément sélecteur 33 dans un état initial ou de repos.
[0046] Lors d'une opération de lecture ou d'écriture dans un point mémoire 3, un courant de fuite, noté Ileak, parasite d'autres points mémoire au contact de l'un des deux conducteurs de la paire propre au point mémoire 3 considéré. Ce courant de fuite Ileak provient du fait que, en pratique, les éléments sélecteurs 33 se trouvant au repos ne possèdent pas une résistance infinie.
[0047] Dans une mémoire 1 de type mémoire résistive à base d'oxydes (oxide-based résistive memory (OxRAM) ) , l'élément de mémoire résistive 31 est, de préférence, constitué de dioxyde d'hafnium (Hf02) et de titane (Ti) . Le dioxyde d'hafnium
(Hf02) et le titane (Ti) forment par exemple une bicouche.
Dans la structure empilée précédemment décrite, la couche de titane formant l'élément de mémoire résistive 31 est située au choix au contact de la couche métallique 35 ou du deuxième conducteur 51, 53 ou 55 du point mémoire 3.
[0048] La couche métallique 35, intercalée entre l'élément de mémoire 31 et l'élément sélecteur 33, est, par exemple, constituée de nitrure de titane (TiN) .
[0049] En variante, la mémoire 1 est une mémoire à accès aléatoire par liaison conductrice (Conductive Bridging Random Access Memory - CBRAM) .
[0050] L'élément sélecteur 33 est un commutateur ovonique à seuil (Ovonic Threshold Switch (OTS)). L'élément sélecteur 33 est, par exemple, réalisé à base de matériaux chalcogénures amorphes. Une propriété des matériaux chalcogénures amorphes est qu'ils passent, lorsqu'une tension supérieure à une tension de seuil (threshold voltage) , notée Vth, leur est appliquée, d'un niveau fortement résistif à un niveau fortement conducteur. Ce niveau fortement conducteur est de moindre résistance électrique que le niveau fortement résistif. Par convention, on dit que le niveau fortement résistif (ou faiblement conducteur) correspond à un état bloquant, interdisant l'accès à l'élément mémoire 31, tandis que le niveau fortement conducteur (ou faiblement résistif) correspond à un état passant (ou état conducteur) , autorisant l'accès à l'élément mémoire 31.
[0051] L'état passant est qualifié de volatil (ou temporaire, ou non permanent) , car cet état passant est maintenu tant qu'un courant électrique, traversant l'élément sélecteur 33, demeure supérieur à un courant de maintien (holding current) , noté Ih. Lorsque le courant électrique, traversant l'élément sélecteur 33, devient inférieur au courant de maintien Ih, l'élément sélecteur 33 se retrouve alors dans l'état bloquant.
[0052] Il est intéressant de tirer profit de cette propriété des matériaux chalcogénures amorphes pour réaliser des éléments sélecteurs 33 de la mémoire 1. L'état passant permet de faire circuler un courant électrique pour venir lire ou programmer dans un élément mémoire 31. L'état bloquant, fortement résistif, permet quant à lui d'interdire l'accès à l'élément mémoire 31 et de limiter le courant de fuite Ileak dans les points mémoire 3 non sélectionnés ou non adressés de la mémoire 1.
[0053] La figure 2 représente, de façon schématique, un mode de réalisation d'une matrice 5 de points mémoire.
[0054] Selon le mode de réalisation de la figure 2, la matrice 5 est une matrice bidimensionnelle de points mémoire. La figure 2 correspond, par exemple, à une vue de dessus d'une couche de points mémoire 3 de la mémoire 1 (figure 1) comprise entre les premiers conducteurs 50, 52 et 54, d'une part, et les deuxièmes conducteurs 51, 53 et 55, d'autre part. Tous les points mémoire 3 de la matrice 5 sont identiques, exception faite des paires de conducteurs auxquelles ils sont connectés .
[0055] Chaque point mémoire 3 de la matrice 5 comporte une structure similaire à celle des points mémoire 3 exposés en relation avec la figure 1. Chaque point mémoire 3 comporte ainsi, en série :
l'élément sélecteur 33, symbolisé en figure 2 par un premier rectangle ;
la couche métallique conductrice 35, symbolisée en figure 2 par un fil ; et
l'élément de mémoire résistive 31, symbolisé en figure 2 par un deuxième rectangle. [0056] Dans l'exemple de la figure 2, on considère un point mémoire spécifique mais tout ce qui est décrit s'applique à tous les points mémoire de la matrice. En figure 2, l'élément sélecteur 33 est connecté d'une part (point 523) au conducteur 52 et d'autre part à la couche métallique 35. L'élément de mémoire résistive 31 est, quant à lui, connecté d'une part (point 533) au conducteur 53 et d'autre part à la couche métallique 35.
[0057] En supposant que l'on veuille lire ou écrire dans le point mémoire 3 de la matrice 5, une tension, notée V, est appliquée entre les deux conducteurs 52 et 53 connectés de part et d'autre du point mémoire 3. Cette tension V est obtenue, par exemple, en portant le conducteur 52 à un potentiel électrique de valeur -V/2 et le conducteur 53 à un potentiel électrique supérieur, de valeur V/2. Tous les autres conducteurs 50, 51, 54 et 55 sont maintenus à un potentiel d'environ zéro volt (0 V) . On impose ainsi entre les points 533 et 523, où le point mémoire 3 contacte respectivement les conducteurs 53 et 52, une différence de potentiel approximativement égale, aux chutes de tension près dans les conducteurs, à la tension V.
[0058] Lorsque cette tension V atteint une valeur supérieure ou égale à la tension de seuil Vth de l'élément sélecteur 33, cet élément sélecteur 33 devient alors passant et un courant, noté I, circule (flèches en pointillé) dans le point mémoire 3 et dans une partie des conducteurs 52 et 53 sous l'effet de la tension appliquée au point mémoire 3. On dit alors que l'élément mémoire 31 du point mémoire 3 est sélectionné par l'élément sélecteur 33. La valeur du courant I est adaptée en fonction de l'opération, lecture ou écriture, désirée.
[0059] On a intérêt à faire en sorte que l'élément sélecteur 33 comporte, à l'état bloquant, un courant de fuite Ileak le plus faible possible. Ce courant de fuite Ileak nuit, en effet, à des performances en fonctionnement de la matrice 5.
[0060] On recherche également une non-linéarité de l'élément sélecteur 33, c'est-à-dire une différence de conductivité la plus grande possible entre l'état passant et l'état bloquant. Cela permet ainsi d'éviter que des points mémoire voisins d'un point mémoire sélectionné (par exemple, les points mémoire situés à gauche et à droite du point mémoire détaillé en figure 2) ne se retrouvent involontairement activés sous l'effet des courants de fuite Ileak.
[0061] La figure 3 représente une caractéristique courant- tension d'un mode de réalisation d'un point mémoire.
[0062] En figure 3, l'axe des abscisses correspond à une tension appliquée aux bornes d'un élément mémoire ou d'un point mémoire. La tension V appliquée entre les bornes de l'élément mémoire 31 seul de la figure 2 concerne les courbes 20 et 22 du graphique, tandis que la tension V appliquée entre les bornes 533 et 523 du point mémoire 3 de la figure 2 concerne les courbes 24 et 26 du graphique. L'axe des ordonnées correspond, en échelle logarithmique, au courant traversant l'élément de mémoire résistive 31 ou le point mémoire 3, selon la courbe considérée.
[0063] On suppose que l'élément de mémoire résistive 31 du point mémoire 3 stocke une valeur binaire. Par convention, on désigne par « ON » un état haut de cette valeur binaire et par « OFF » un état bas de cette même valeur binaire. On considère, dans cet exemple, que l'état ON correspond à un état faiblement résistif (Low-Resistance State (LRS) ) et que l'état OFF correspond à un état fortement résistif (High- Resistance State (HRS) ) . L'état faiblement résistif ON est de moindre résistance électrique que le niveau fortement résistif OFF. [0064] La partie gauche de la figure 3 (courbes 20 et 22) illustre le comportement de l'élément de mémoire résistive 31 seul. La partie droite de la figure 3 (courbes 24 et 26) illustre le comportement du point mémoire 3 (élément sélecteur 33, couche métallique conductrice 35 et élément de mémoire résistive 31 en série) dans l'état haut ON (courbe 26) et le comportement du point mémoire 3 dans l'état bas OFF (courbe 24) .
[0065] Un basculement de l'élément de mémoire résistive 31 de l'état OFF vers l'état ON s'opère en faisant circuler, à travers le point mémoire 3, un courant I d'une intensité supérieure à un seuil de basculement, noté IHRS. On passe ainsi, en figure 3, de la courbe 20 (MEM OFF) en trait plein à la courbe 22 (MEM ON) en trait pointillé. Afin d'éviter tout basculement d'état intempestif lors de la sélection de l'élément de mémoire résistive 31 du point mémoire 3, on fait en sorte que le seuil IHRS de basculement soit supérieur ou égal au courant de seuil Ith de l'élément sélecteur 33.
[0066] Pour une opération de lecture dans le point mémoire 3, on applique entre ses bornes 533 et 523 (figure 2) une tension notée VREAD. Cette tension VREAD se situe, en figure 3, dans une plage de tensions, notée AVth, comprise entre une tension de seuil, notée Vthl (courbe 26 en trait pointillé, SEL + MEM ON) de l'élément sélecteur 33 et une autre tension, notée Vth2 (courbe 24 en trait plein, SEL + MEM OFF) .
[0067] On vient alors mesurer la valeur du courant circulant dans le point mémoire 3. Si l'élément de mémoire résistive 31 est à l'état bas OFF (courbe 24), on mesure, en appliquant la tension VREAD, un courant de valeur notée IOFF. En revanche, si l'élément de mémoire résistive 31 est à l'état haut ON (courbe 26), on mesure, en appliquant la tension VREAD, un courant de valeur notée ION supérieure à la valeur IOFF. La mesure du courant traversant le point mémoire 3, lorsqu'une tension VREAD comprise dans la plage de tensions AVth est appliquée à ses bornes, permet donc de connaître la valeur binaire stockée ou enregistrée par l'élément de mémoire résistive 31.
[0068] L'élément de mémoire résistive 31 se trouve initialement à l'état ON. On commute l'élément de mémoire résistive 31, depuis l'état ON vers l'état OFF, en appliquant au point mémoire 3 une tension de réinitialisation, notée VRESET (non représentée en figure 3) . La mémoire résistive 31 est alors commutée depuis cet état OFF vers l'état ON par l'application, au point mémoire 3, d'une tension de programmation, notée VSET, inférieure à la tension de réinitialisation VRESET. Pour permettre le fonctionnement du point mémoire 3, on fait en sorte que la tension de programmation VSET soit inférieure ou égale à la tension de seuil Vth de l'élément sélecteur 33.
[0069] La figure 4 représente une courbe de variation de grandeurs caractéristiques d'un mode de réalisation d'un élément sélecteur.
[0070] En figure 4, l'axe des abscisses correspond à une tension en volts appliquée aux bornes de l'élément sélecteur 33 (courbe 4) ou d'un élément mémoire (points 41, 43) . L'axe des ordonnées correspond, en échelle logarithmique, au courant (en ampères) traversant l'élément sélecteur 33 (courbe 4) ou l'élément mémoire (points 41, 43) .
[0071] L'élément sélecteur 33 du point mémoire 3 est constitué d'un alliage à base de germanium (Ge) , de sélénium (Se), d'arsenic (As) et de tellure (Te). L'élément sélecteur 33 est, toujours selon ce mode de réalisation, un commutateur ovonique à seuil. Les alliages ou composés de germanium et de sélénium enrichis en sélénium, notés GS, possèdent une bonne stabilité thermique. Cela permet de faciliter la mise en oeuvre d'étapes de fabrication de points mémoire 3 d'une mémoire telle que la mémoire 1 (figure 1), le matériau GS étant peu sensible à des températures inférieures à environ 400 ° C .
[0072] Les alliages GS utilisés dans des éléments sélecteurs 33 sont toutefois caractérisés par de mauvaises propriétés de commutation, notamment en raison d'une tension de seuil Vth trop importante. Les éléments sélecteurs 33 à base d'alliages GS font également preuve d'une mauvaise endurance de commutation, lorsqu'on leur applique des cycles de transitions successives entre leur niveau fortement résistif (état bloquant) et leur niveau fortement conducteur (état passant) .
[0073] Selon les modes de réalisation décrits, on tire profit du fait que l'addition de matériaux, dits dopants, améliore les propriétés de commutation des éléments sélecteurs fabriqués à partir d'alliages GS . En particulier, un ajout d'un matériau ou composé à base d'arsenic et de tellure, noté AT, dans un alliage GS d'un élément sélecteur 33 permet de réduire la tension de seuil Vth de l'élément sélecteur 33 tout en améliorant son endurance de commutation. Il est ainsi possible, en ajustant la teneur en AT (ou proportion d'AT) dans un alliage GS dont est constitué l'élément sélecteur 33, d'obtenir un équilibre entre stabilité thermique de l'alliage et propriétés de commutation de l'élément sélecteur 33.
[0074] Selon un mode de réalisation préféré, on fabrique l'élément sélecteur 33 à partir d'un alliage formé d'un système pseudo-binaire GS-AT, plus préférentiellement du
Ge3Se7As2Te3. La fabrication de l'élément sélecteur 33 s'opère, par exemple, par dépôt physique en phase vapeur (Physical
Vapor Déposition (PVD) ) . L'alliage Ge3Se7As2Te3 est ainsi constitué :
d'un premier composé Ge3Se7 correspondant ici à l'alliage GS, ou composé de germanium et de sélénium ; et d'un deuxième composé As2Te3 correspondant ici à l'alliage AT, ou composé d'arsenic et de tellure.
[0075] En figure 4, la courbe 4 illustre, pour différentes teneurs en alliage AT (As2Te3) dans l'alliage GS-AT dont est constitué l'élément sélecteur 33, une variation du courant de fuite Ileak aux bornes de l'élément sélecteur 33 (en ampères, sur une échelle logarithmique) en fonction de sa tension de seuil Vth (en volts) . Le courant de fuite Ileak de l'élément sélecteur 33 est, par convention, mesuré à une tension égale à la moitié de la tension de seuil Vth. La teneur en alliage AT est, dans cet exemple, mesurée en pourcentage atomique. L'alliage comporte, de préférence, une teneur en composé d'arsenic et de tellure comprise entre environ 20 % et environ 80 %, de préférence comprise entre 20 % et 80 %
[0076] La courbe 4 comporte six points qui correspondent chacun à une teneur différente en alliage AT dans l'alliage GS-AT :
un premier point 400 correspond à une teneur nulle en AT, c'est-à-dire à un alliage GS composé uniquement de l'alliage GS (Ge3Se7) ;
un deuxième point 420 correspond à une teneur en AT égale à 20 %, c'est-à-dire à un alliage GS-AT constitué à
80 % de l'alliage GS et à 20 % de l'alliage AT (As2Te3) ;
un troisième point 440 correspond à une teneur en AT égale à 40 %, c'est-à-dire à un alliage GS-AT constitué à
60 % de l'alliage GS et à 40 % de l'alliage AT ;
un quatrième point 450 correspond à une teneur en AT égale à 50 %, c'est-à-dire à un alliage GS-AT constitué à
50 % de l'alliage GS et à 50 % de l'alliage AT (un mélange stoechiométrique de l'alliage GS et de l'alliage AT) ; un cinquième point 460 correspond à une teneur en AT égale à 60 %, c'est-à-dire à un alliage GS-AT constitué à 40 % de l'alliage GS et à 60 % de l'alliage AT ; et
un sixième point 480 correspond à une teneur en AT égale à 80 %, c'est-à-dire à un alliage GS-AT constitué à 20 % de l'alliage GS et à 80 % de l'alliage AT.
[0077] Il est intéressant de chercher à ajuster la tension de seuil Vth, le courant de seuil Ith et/ou le courant de fuite Ileak de l'élément sélecteur 33, notamment pour associer cet élément sélecteur 33 à un élément de mémoire résistive 31 pour les rendre compatibles. On suppose, dans cet exemple, que la tension de programmation VSET de l'élément de mémoire résistive 31 est environ égale à 1,5 V (point 41, VSET x IHRS) On suppose, toujours dans cet exemple, que la tension de réinitialisation VRESET de l'élément de mémoire résistive 31 est environ égale à 2 V (point 43, VRESET x ILRS) .
[0078] On cherche alors, comme exposé en relation avec les figures précédentes, à obtenir un élément sélecteur 33 comportant une tension de seuil Vth supérieure ou égale à la tension de programmation VSET de l'élément de mémoire résistive 31. Cela permet de s'assurer de la compatibilité du sélecteur 33 avec l'élément de mémoire résistive 31.
[0079] De manière additionnelle, on peut également rechercher à ce que le courant de seuil Ith de l'élément sélecteur 33 soit inférieur ou égal au courant seuil de basculement IHRS de l'élément de mémoire résistive 31. Plus le courant de seuil Ith de l'élément sélecteur 33 se rapproche du courant seuil de basculement IHRS de l'élément de mémoire résistive 31, plus la fenêtre de programmation augmente. Le cas idéal serait donc que Ith soit égal à IHRS.
[0080] De manière additionnelle, on peut également rechercher à ce que le courant de fuite Ileak soit le plus faible possible Plus le courant de fuite Ileak est faible, plus la taille de la matrice mémoire envisagée peut être élevée.
[0081] Ainsi, selon l'exemple des caractéristiques (41, 43) de l'élément de mémoire résistive 31 illustré en figure 4, cela revient à sélectionner un alliage GS-AT comportant une teneur en composé d'arsenic et de tellure (As2Te3) égale à environ 40 %, de préférence égale à 40 % (point 440 en figure 4) . On obtient ainsi un élément sélecteur 33 caractérisé par :
un courant de fuite Ileak d'environ 1 nA, suffisamment faible pour garantir une non-linéarité permettant de limiter les courants de fuite dans une matrice 5 de 1 Mbits (autrement dit une mémoire 1 constituée d'une matrice 5 comprenant un million de points mémoire 3) ;
une tension de seuil Vth d'environ 2,4 V ; et un courant de seuil Ith de l'ordre de 5 mA.
[0082] Ainsi, pour n'importe quel type de mémoire (OxRAM,
CBRAM ou PCM) , le sélecteur constitué d'un alliage GS-AT présente des proportions de l'un ou de l'autre des composés GS ou AT qui le composent telles que, par ordre de priorité, il présente les caractéristiques suivantes, prises seules ou en combinaison :
Vth (sélecteur) ³ VSET (élément mémoire 31) ;
Ith (sélecteur) £ IHRS (élément mémoire 31) ; et/ou Ileak (sélecteur) est le plus petit courant de fuite possible en prenant en compte les deux inégalités prioritaires citées ci-dessus.
[0083] Si l'on souhaite fabriquer un élément sélecteur 33 pour un élément mémoire 31 ayant des caractéristiques connues (VSET, IHRS) , on peut donc, grâce à la courbe 4 de la figure 4, ajuster la composition de l'alliage GS-AT. Cela permet d'adapter la tension de seuil Vth et le courant de fuite Ileak en fonction de l'élément de mémoire résistive 31. [0084] Une mémoire 1 (figure 1) est ainsi, par exemple, fabriquée selon un procédé comportant les étapes suivantes :
fabriquer des éléments de mémoire résistive 31 ; et fabriquer, en connexion avec les éléments de mémoire résistive 31, au moins des éléments sélecteurs 33, constitués d'un alliage GS-AT à base de germanium, de sélénium, d'arsenic et de tellure. La composition de cet alliage GS-AT est alors optimisée en fonction de propriétés électriques des éléments de mémoire résistive 31.
[0085] La figure 5 représente une autre courbe de variation de grandeurs caractéristiques d'un mode de réalisation d'un élément sélecteur 33.
[0086] En figure 5, l'axe des abscisses correspond au courant de fuite Ileak, en ampères, tandis que l'axe des ordonnées correspond au courant de seuil Ith, en ampères.
[0087] On suppose, comme ce qui a été exposé en relation avec la figure 4, que l'élément sélecteur 33 est un commutateur ovonique à seuil composé d'un alliage GS-AT, de préférence du
Ge3Se7As2Te3. On s'intéresse ici à la variation du courant de fuite Ileak et du courant de seuil Ith en fonction de la teneur en composé d'arsenic et de tellure, c'est-à-dire en alliage AT dans l'élément sélecteur 33.
[0088] Dans l'exemple de la figure 5, on fait varier la teneur en alliage AT pour se rapprocher d'une zone de fonctionnement compatible avec un élément de mémoire résistive 31. Partant d'une teneur nulle en alliage AT (triangle 62), une augmentation de la teneur en alliage AT (flèche 63) conduit à un accroissement simultané des valeurs de courant de fuite Ileak et de courant de seuil Ith pour des teneurs croissantes en alliage AT (pentagones 64 à 67, correspondant respectivement à des teneurs en alliage AT de 20 %, 40 %,
50 % et 60 %) . [0089] Pour réaliser un élément sélecteur 33 offrant une fenêtre de programmation la plus grande possible avec l'élément de mémoire résistive 31, on sélectionne donc un alliage GS-AT comportant une teneur en AT permettant d'obtenir une valeur de courant de seuil Ith se rapprochant au maximum du courant seuil de basculement IHRS de l'élément mémoire 31, tout en limitant les courants de fuite Ileak, selon la taille de la matrice souhaitée. Plus particulièrement, cette figure 5 illustre le fait que le courant de seuil Ith et le courant de fuite Ileak du sélecteur 33 peuvent varier en fonction de la quantité du composé AT ou GS présente dans l'alliage GS- AT .
[0090] La figure 6 représente, par des vues A et B, encore d'autres courbes de variation de grandeurs caractéristiques d'un mode de réalisation d'un élément sélecteur 33.
[0091] On suppose, comme ce qui a été exposé en relation avec les figures 4 et 5, que l'élément sélecteur 33 est un commutateur ovonique à seuil composé d'un alliage GS-AT, de préférence du Ge3Se7As2Te3.
[0092] On s'intéresse, en vue A, à la variation de la tension de seuil Vth de l'élément sélecteur 33 (axe des ordonnées, en volts) en fonction de sa teneur ou proportion en alliage AT (axe des abscisses, en pourcentage atomique) dans le mélange GS-AT. On constate que la tension de seuil Vth diminue lorsque la teneur en alliage AT (en As2Te3, dans cet exemple) augmente
En notant CAT la teneur ou concentration en As2Te3 et tOTS une épaisseur de l'élément sélecteur 33, on tire profit du fait que la valeur de la tension de seuil Vth de l'élément sélecteur 33 est liée au pourcentage atomique du composé d'arsenic et de tellure dans l'alliage GS-AT, notamment dans du Ge3Se7As2Te3 , par une relation du type :
[Math 1]
Vth = (-1,5 x 1(T3 x CAT + 0,13) x tOTS + (-4 x 10~4 x CAT + 0,7)
[0093] On s'intéresse, en vue B, à la variation du courant de fuite Ileak de l'élément sélecteur 33 (axe des ordonnées, en ampères) en fonction de sa teneur en alliage AT (axe des abscisses, en pourcentage atomique) dans l'alliage GS-AT, notamment dans du Ge3Se7As2Te3. On constate que le courant de fuite Ileak augmente lorsque la teneur en alliage AT (en
As2Te3, dans cet exemple) augmente. En notant toujours CAT la teneur ou concentration en As2Te3 et tOTS l'épaisseur de l'élément sélecteur 33, et en notant exp la fonction exponentielle, on tire profit du fait que la valeur du courant de fuite Ileak est liée au pourcentage atomique du composé d'arsenic et de tellure dans l'alliage GS-AT, notamment dans du Ge3Se7As2Te3 , par une relation du type :
[Math 2]
Ileak = exp(0,09 x CAT) x exp((75,8/t0rS)— 27)
[0094] Divers modes de réalisation et variantes ont été décrits. L'homme de l'art comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d'autres variantes apparaîtront à l'homme de l'art. En particulier, la teneur CAT en composé d'arsenic et de tellure, dans l'alliage GS-AT de l'élément sélecteur 33, peut être ajustée en fonction d'autres propriétés caractéristiques de l'élément de mémoire résistive 31.
[0095] Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de l'homme du métier à partir des indications fonctionnelles données ci- dessus .

Claims

REVENDICATIONS
1. Sélecteur (33) pour cellule mémoire (3), destiné à passer d'un état résistif à un état conducteur de manière à respectivement interdire ou autoriser un accès à la cellule mémoire, caractérisé en ce qu'il est constitué d'un alliage GS-AT constitué de germanium, de sélénium, d'arsenic et de tellure.
2. Sélecteur selon la revendication 1, dans lequel ledit alliage GS-AT est du Ge3Se7As2Te3.
3. Sélecteur selon la revendication 1 ou 2, dans lequel ledit alliage GS-AT comporte une teneur en composé AT d'arsenic et de tellure comprise entre 20 % et 80 %.
4. Sélecteur selon l'une quelconque des revendications 1 à 3, dans lequel ledit alliage GS-AT comporte une teneur en composé AT d'arsenic et de tellure égale à 40 %.
5. Sélecteur selon l'une quelconque des revendications 1 à 4, dans lequel ledit alliage GS-AT est obtenu par dépôt physique en phase vapeur.
6. Sélecteur selon l'une quelconque des revendications 1 à 5, dans lequel il est un commutateur ovonique à seuil.
7. Point mémoire (3) comprenant :
un élément de mémoire résistive (31) ; et un sélecteur (33) selon l'une quelconque des revendications 1 à 6.
8. Point mémoire selon la revendication 7, dans lequel les proportions en arsenic, tellure, germanium et sélénium sont telles qu'une tension de seuil (Vth) dudit sélecteur (33) soit supérieure ou égale à une tension de programmation (VSET) dudit élément de mémoire résistive (31) .
9. Point mémoire selon la revendication 7 ou 8, dans lequel la teneur en composé AT d'arsenic et de tellure et la teneur en composé GS de germanium et de sélénium sont telles qu'une tension de seuil (Vth) dudit sélecteur (33) soit supérieure ou égale à une tension de programmation (VSET) dudit élément de mémoire résistive (31) .
10. Point mémoire selon l'une quelconque des revendications 7 à 9, dans lequel la teneur en composé AT d'arsenic et de tellure et la teneur en composé GS de germanium et de sélénium sont telles qu'un courant de seuil (Ith) dudit sélecteur (33) soit inférieur ou égal à un courant de basculement d'état (IHRS) dudit élément de mémoire résistive (31) .
11. Mémoire (1) comportant une pluralité de points mémoire (3) selon l'une quelconque des revendications 7 à 10.
12. Mémoire selon la revendication 11, constituée d'une mémoire résistive à base d'oxyde ou d'une mémoire à accès aléatoire par liaison conductrice.
13. Mémoire selon la revendication 11 ou 12, dans laquelle chaque point mémoire (3) comporte, en série :
ledit sélecteur (33) ;
ledit élément de mémoire résistive (31) ; et une couche électriquement conductrice (35) , intercalée entre ledit sélecteur (33) et ledit élément de mémoire résistive (31) .
14. Procédé de fabrication d'une mémoire (1) comportant les étapes suivantes :
fabriquer au moins un élément de mémoire résistive (31) ; et
fabriquer, en connexion avec ledit élément de mémoire résistive (31), au moins un sélecteur (33), constitué d'un alliage GS-AT constitué de germanium, de sélénium, d'arsenic et de tellure.
EP20731925.2A 2019-05-10 2020-05-04 Selecteur de memoire Pending EP3966874A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1904900A FR3095894B1 (fr) 2019-05-10 2019-05-10 Sélecteur de mémoire
PCT/FR2020/050741 WO2020229752A1 (fr) 2019-05-10 2020-05-04 Selecteur de memoire

Publications (1)

Publication Number Publication Date
EP3966874A1 true EP3966874A1 (fr) 2022-03-16

Family

ID=68138288

Family Applications (1)

Application Number Title Priority Date Filing Date
EP20731925.2A Pending EP3966874A1 (fr) 2019-05-10 2020-05-04 Selecteur de memoire

Country Status (5)

Country Link
US (1) US20220231225A1 (fr)
EP (1) EP3966874A1 (fr)
CN (1) CN114072929A (fr)
FR (1) FR3095894B1 (fr)
WO (1) WO2020229752A1 (fr)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5694146A (en) * 1994-10-14 1997-12-02 Energy Conversion Devices, Inc. Active matrix LCD array employing thin film chalcogenide threshold switches to isolate individual pixels
US6990017B1 (en) * 2004-06-30 2006-01-24 Intel Corporation Accessing phase change memories
KR101338160B1 (ko) * 2007-07-06 2013-12-06 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
KR102403733B1 (ko) * 2017-12-01 2022-05-30 삼성전자주식회사 메모리 소자
JP2019161179A (ja) * 2018-03-16 2019-09-19 東芝メモリ株式会社 磁気記憶装置
KR20200039072A (ko) * 2018-10-04 2020-04-16 삼성전자주식회사 가변 저항 메모리 소자 및 이의 제조 방법

Also Published As

Publication number Publication date
US20220231225A1 (en) 2022-07-21
FR3095894A1 (fr) 2020-11-13
FR3095894B1 (fr) 2022-05-20
CN114072929A (zh) 2022-02-18
WO2020229752A1 (fr) 2020-11-19

Similar Documents

Publication Publication Date Title
EP2509076B1 (fr) Dispositif électronique de type sélecteur
EP2652808B1 (fr) Element memristif et memoire electronique basee sur de tels elements.
WO2006070151A1 (fr) Memoire pmc ayant un temps de retention et une vitesse d'ecriture ameliores
EP3863074B1 (fr) Cellule mémoire à changement de phase
EP2500945B1 (fr) Cellule mémoire
EP2706583B1 (fr) Cellule mémoire à changement de phase
FR3038441A1 (fr)
WO2018091828A1 (fr) Procédé de fabrication d'une mémoire résistive
EP1683157A1 (fr) Element de memoire a changement de phase a cyclabilite amelioree
WO2020229752A1 (fr) Selecteur de memoire
EP3510598B1 (fr) Dispositif de sélection d'une cellule mémoire
FR3119270A1 (fr) Cellule de commutation
WO2021089478A1 (fr) Dispositif memoire non volatile selecteur et procede de lecture associe
EP3404730A1 (fr) Memoire non volatile favorisant une grande densite d'integration
EP3401914A1 (fr) Procede de gestion de l'endurance d'une memoire reinscriptible non volatile et dispositif de programmation d'une telle memoire
EP4002369A1 (fr) Dispositif mémoire à changement de phase
EP3496168B1 (fr) Procédé de fabrication d'un point memoire de type oxram pour limiter les dispersions des caractéristiques et le memoire correspondant
WO2023222533A1 (fr) Mémoire résistive à performances configurables et procédés associés
FR3116643A1 (fr) Procédé de programmation d'une mémoire à changement de phase
EP3863075A1 (fr) Elément de sélection
EP3940803A1 (fr) Matériau destiné à changer de phase et mémoire résistive à changement de phase associée
WO2020249697A1 (fr) Procédé de détermination d'un paramètre de fabrication d'une cellule de mémoire vive résistive
FR3117660A1 (fr) Mémoire comprenant une matrice de cellules mémoires résistives, et procédé d’interfaçage associé
FR3092200A1 (fr) Memoire resistive a changement de phase
EP3029680A1 (fr) Procede de programmation d'une memoire vive resistive

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20211105

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)