FR3095894A1

FR3095894A1 - Sélecteur de mémoire

Info

Publication number: FR3095894A1
Application number: FR1904900A
Authority: FR
Inventors: Anthonin VERDY; Gilbert Sassine; Gabriel Molas; Gabriele NAVARRO
Original assignee: Commissariat a lEnergie Atomique CEA; Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Current assignee: Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date: 2019-05-10
Filing date: 2019-05-10
Publication date: 2020-11-13
Anticipated expiration: 2039-05-10
Also published as: WO2020229752A1; US20220231225A1; EP3966874A1; FR3095894B1; CN114072929A

Abstract

Sélecteur de mémoire La présente description concerne un sélecteur (33) pour cellule mémoire (3), destiné à passer d’un état résistif à un état conducteur de manière à respectivement interdire ou autoriser un accès à la cellule mémoire, caractérisé en ce qu’il est constitué d’un alliage constitué de germanium, de sélénium, d’arsenic et de tellure. Figure pour l'abrégé : Fig. 1

Description

Sélecteur de mémoire

La présente description concerne de façon générale les dispositifs électroniques et, plus particulièrement, les mémoires résistives et leurs sélecteurs. La présente description s’applique plus particulièrement à une composition d’un sélecteur donné.

On connaît des mémoires vives résistives intégrées dans des matrices de type « 1T1R ». Ces matrices sont constituées de structures comportant un transistor et une cellule résistive. Dans une telle structure, le transistor joue un rôle de sélecteur. Ce sélecteur permet notamment d’accéder à la cellule mémoire résistive, pour des opérations de lecture ou d’écriture ou d’effacement ou de programmation (programmation = écriture et effacement) dans une cellule mémoire donnée, tout en limitant des courants de fuite indésirables dans le reste de la matrice de la mémoire.

Les sélecteurs actuellement utilisés dans les matrices mémoire présentent des dimensions importantes par rapport à celles de la cellule résistive. Cela nuit, par conséquent, à la densité des matrices mémoire.

Il existe un besoin d’optimiser les éléments sélecteurs actuels.

Un mode de réalisation pallie tout ou partie des inconvénients des éléments sélecteurs connus.

Un mode de réalisation prévoit un sélecteur pour cellule mémoire, destiné à passer d’un état résistif à un état conducteur de manière à respectivement interdire ou autoriser un accès à la cellule mémoire, caractérisé en ce qu’il est constitué d’un alliage GS-AT constitué de germanium, de sélénium, d’arsenic et de tellure.

Selon un mode de réalisation, ledit alliage GS-AT est du Ge₃Se₇As₂Te₃.

Selon un mode de réalisation, ledit alliage GS-AT comporte une teneur en composé AT d’arsenic et de tellure comprise entre 20 % et 80 %.

Selon un mode de réalisation, ledit alliage GS-AT comporte une teneur en composé AT d’arsenic et de tellure égale à 40 %.

Selon un mode de réalisation, ledit alliage GS-AT est obtenu par dépôt physique en phase vapeur.

Selon un mode de réalisation, ledit sélecteur est un commutateur ovonique à seuil.

Un mode de réalisation prévoit un point mémoire comprenant :
un élément de mémoire résistive ; et
un sélecteur tel que décrit.

Selon un mode de réalisation, les proportions en arsenic, tellure, germanium et sélénium sont telles qu’une tension de seuil dudit sélecteur soit supérieure ou égale à une tension de programmation dudit élément de mémoire résistive.

Selon un mode de réalisation, la teneur en composé AT d’arsenic et de tellure et la teneur en composé GS de germanium et de sélénium sont telles qu’une tension de seuil dudit sélecteur soit supérieure ou égale à une tension de programmation dudit élément de mémoire résistive.

Selon un mode de réalisation, la teneur en composé AT d’arsenic et de tellure et la teneur en composé GS de germanium et de sélénium sont telles qu’un courant de seuil dudit sélecteur soit inférieur ou égal à un courant de basculement d’état dudit élément de mémoire résistive.

Un mode de réalisation prévoit une mémoire comportant une pluralité de points mémoire tels que décrits.

Selon un mode de réalisation, la mémoire est une mémoire résistive à base d’oxyde ou d’une mémoire à accès aléatoire par liaison conductrice.

Selon un mode de réalisation, chaque point mémoire comporte, en série :
ledit sélecteur ;
ledit élément de mémoire résistive ; et
une couche électriquement conductrice, intercalée entre ledit sélecteur et ledit élément de mémoire résistive.

Selon un mode de réalisation, les points mémoire sont organisés de façon matricielle.

Selon un mode de réalisation, chaque point mémoire est intercalé entre un premier conducteur et un deuxième conducteur.

Un mode de réalisation prévoit une telle mémoire, comprenant un empilement tridimensionnel de points mémoire tels que décrits séparés par des conducteurs.

Un mode de réalisation prévoit un procédé de fabrication d’une mémoire comportant les étapes suivantes :
fabriquer au moins un élément de mémoire résistive ; et
fabriquer, en connexion avec ledit élément de mémoire résistive, au moins un sélecteur, constitué d’un alliage constitué de germanium, de sélénium, d’arsenic et de tellure.

Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :

la figure 1 est une vue, simplifiée et en perspective, d’un mode de réalisation d’une mémoire ;

la figure 2 représente, de façon schématique, un mode de réalisation d’une matrice de points mémoire ;

la figure 3 représente une caractéristique courant-tension d’un mode de réalisation d’un point mémoire ;

la figure 4 représente une courbe de variation de grandeurs caractéristiques d’un mode de réalisation d’un élément sélecteur ;

la figure 5 représente une autre courbe de variation de grandeurs caractéristiques d’un mode de réalisation d’un élément sélecteur ; et

la figure 6 représente, par des vues A et B, encore d’autres courbes de variation de grandeurs caractéristiques d’un mode de réalisation d’un élément sélecteur.

De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.

Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les points mémoire peuvent comporter des éléments non décrits, par exemple des connexions électriques.

Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés ou couplés entre eux, cela signifie que ces deux éléments peuvent être reliés ou couplés par l'intermédiaire d'un ou plusieurs autres éléments.

Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures.

Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près.

La figure 1 est une vue, simplifiée et en perspective, d’un mode de réalisation d’une mémoire 1.

Selon ce mode de réalisation, la mémoire 1 comporte des points ou cellules mémoire 3 permettant de stocker tout ou partie d’une donnée. La mémoire 1 comporte, en outre, des conducteurs électriques 50, 51, 52, 53, 54 et 55. Ces conducteurs 50, 51, 52, 53, 54 et 55 sont constitués d’un matériau métallique électriquement conducteur, par exemple du cuivre.

Les conducteurs 50, 51, 52, 53, 54 et 55 sont, en figure 1, disposés de telle sorte qu’ils forment, vus de dessus, une matrice dont chaque intersection ou croisement correspond à un emplacement d’un point mémoire. Parmi les conducteurs 50, 51, 52, 53, 54 et 55, des premiers conducteurs 50, 52 et 54 forment des bandes rectilignes, parallèles entre elles et régulièrement espacées. Parmi les conducteurs 50, 51, 52, 53, 54 et 55, des deuxièmes conducteurs 51, 53 et 55 forment, eux aussi, des bandes rectilignes, parallèles entre elles et régulièrement espacées. Les premiers conducteurs 50, 52 et 54 sont, en vue de dessus, disposés perpendiculairement aux deuxièmes conducteurs 51, 53 et 55. Les conducteurs 50, 51, 52, 53, 54 et 55 ne sont toutefois pas directement connectés entre eux.

En figure 1, les premiers conducteurs 50, 52 et 54, d’une part, et les deuxièmes conducteurs 51, 53 et 55, d’autre part, ne sont pas coplanaires mais sont séparés d’une distance correspondant à une hauteur, notée H, d’un point mémoire 3. Chaque point mémoire 3 de la mémoire 1 est ainsi intercalé entre :
un premier conducteur, parmi les premiers conducteurs 50, 52 et 54 ; et
un deuxième conducteur, parmi les deuxièmes conducteurs 51, 53 et 55.

En figure 1, chaque point mémoire 3 présente, vu de dessus, une forme carrée, dont la longueur d’un côté mesure P/2. Cette mesure P/2 équivaut à la moitié d’une grandeur appelée « pas » (pitch) P de la matrice formée par les conducteurs 50, 51, 52, 53, 54 et 55 de la mémoire 1. Les points mémoire 3 au contact d’un même conducteur 50, 51, 52, 53, 54 ou 55 sont régulièrement espacés d’une distance qui équivaut, elle aussi, à P/2 correspondant à la moitié du pas (half pitch) de la matrice. Les conducteurs 50, 51, 52, 53, 54 et 55 ont, toujours en figure 1, une forme rectangulaire où le petit côté est égal à la moitié P/2 du pas.

Selon un mode de réalisation, la mémoire 1 présente une structure tridimensionnelle constituée d’un empilement de couches de points mémoire séparées par des conducteurs. Dans l’exemple de la figure 1, des points mémoire 3 sont disposés sous les deuxièmes conducteurs 51, 53 et 55. Ces points mémoire 3 sont contactés, en partie basse, par des conducteurs (non représentés) disposés orthogonalement aux deuxièmes conducteurs 51, 53 et 55 (à l’image des premiers conducteurs 50, 52 et 54).

Selon un mode de réalisation préféré, chaque point mémoire 3 comporte un empilement, définissant une connexion électrique en série :
d’un élément 31 de mémoire résistive ;
d’une couche 35 en matériau électriquement conducteur, par exemple appelée couche métallique 35 ; et
d’un élément sélecteur 33, ou sélecteur 33.

L’élément sélecteur 33 d’un point mémoire 3 est, en figure 1, au contact du premier conducteur, parmi les premiers conducteurs 50, 52 et 54. L’élément de mémoire résistive 31 est, quant à lui, au contact du deuxième conducteur, parmi les deuxièmes conducteurs 51, 53 et 55. La couche métallique 35 est intercalée entre l’élément de mémoire résistive 31 et l’élément sélecteur 33. Chaque point mémoire 3 de la mémoire 1 forme ainsi, conjointement avec les premier et deuxième conducteurs qui le contactent, une structure empilée selon un même axe dans laquelle on distingue :
une première structure constituée de l’élément sélecteur 33, du premier conducteur 50, 52 ou 54 et d’une partie de la couche métallique 35 ; et
une deuxième structure constituée de l’élément de mémoire résistive 31, du deuxième conducteur 51, 53 ou 55 et de l’autre partie de la couche métallique 35.

Les conducteurs 50, 51, 52, 53, 54 et 55 permettent d’adresser les points mémoire 3 de la mémoire 1. Chaque point mémoire 3 est, en effet, connecté à une paire de conducteurs, constituée d’un premier et d’un deuxième conducteur, qui lui est propre.

Pour lire ou écrire dans l’élément de mémoire résistive 31 d’un point mémoire 3 de la mémoire 1, on vient d’abord sélectionner le point mémoire 3 considéré. La sélection s’effectue, par exemple, en appliquant une différence de potentiel entre les deux conducteurs formant la paire de conducteurs propre au point mémoire 3 considéré. Cette différence de potentiel est de valeur suffisante pour permettre de modifier un état de l’élément sélecteur 33, de sorte qu’un courant électrique puisse circuler dans le point mémoire 3 considéré. Ce courant électrique permet, en fonction de son intensité, de lire ou d’écrire dans le point mémoire 3.

Une fois l’opération de lecture ou d’écriture terminée, on cesse d’appliquer une différence de potentiel entre les deux conducteurs formant la paire de conducteurs propre au point mémoire 3 considéré. Cela a pour effet de ramener l’élément sélecteur 33 dans un état initial ou de repos.

Lors d’une opération de lecture ou d’écriture dans un point mémoire 3, un courant de fuite, noté Ileak, parasite d’autres points mémoire au contact de l’un des deux conducteurs de la paire propre au point mémoire 3 considéré. Ce courant de fuite Ileak provient du fait que, en pratique, les éléments sélecteurs 33 se trouvant au repos ne possèdent pas une résistance infinie.

Dans une mémoire 1 de type mémoire résistive à base d’oxydes (oxide-based resistive memory (OxRAM)), l’élément de mémoire résistive 31 est, de préférence, constitué de dioxyde d’hafnium (HfO₂) et de titane (Ti). Le dioxyde d’hafnium (HfO₂) et le titane (Ti) forment par exemple une bicouche. Dans la structure empilée précédemment décrite, la couche de titane formant l’élément de mémoire résistive 31 est située au choix au contact de la couche métallique 35 ou du deuxième conducteur 51, 53 ou 55 du point mémoire 3.

La couche métallique 35, intercalée entre l’élément de mémoire 31 et l’élément sélecteur 33, est, par exemple, constituée de nitrure de titane (TiN).

En variante, la mémoire 1 est une mémoire à accès aléatoire par liaison conductrice (Conductive Bridging Random Access Memory – CBRAM).

L’élément sélecteur 33 est un commutateur ovonique à seuil (Ovonic Threshold Switch (OTS)). L’élément sélecteur 33 est, par exemple, réalisé à base de matériaux chalcogénures amorphes. Une propriété des matériaux chalcogénures amorphes est qu’ils passent, lorsqu’une tension supérieure à une tension de seuil (threshold voltage), notée Vth, leur est appliquée, d’un niveau fortement résistif à un niveau fortement conducteur. Ce niveau fortement conducteur est de moindre résistance électrique que le niveau fortement résistif. Par convention, on dit que le niveau fortement résistif (ou faiblement conducteur) correspond à un état bloquant, interdisant l’accès à l’élément mémoire 31, tandis que le niveau fortement conducteur (ou faiblement résistif) correspond à un état passant (ou état conducteur), autorisant l’accès à l’élément mémoire 31.

L’état passant est qualifié de volatil (ou temporaire, ou non permanent), car cet état passant est maintenu tant qu’un courant électrique, traversant l’élément sélecteur 33, demeure supérieur à un courant de maintien (holding current), noté Ih. Lorsque le courant électrique, traversant l’élément sélecteur 33, devient inférieur au courant de maintien Ih, l’élément sélecteur 33 se retrouve alors dans l’état bloquant.

Il est intéressant de tirer profit de cette propriété des matériaux chalcogénures amorphes pour réaliser des éléments sélecteurs 33 de la mémoire 1. L’état passant permet de faire circuler un courant électrique pour venir lire ou programmer dans un élément mémoire 31. L’état bloquant, fortement résistif, permet quant à lui d’interdire l’accès à l’élément mémoire 31 et de limiter le courant de fuite Ileak dans les points mémoire 3 non sélectionnés ou non adressés de la mémoire 1.

La figure 2 représente, de façon schématique, un mode de réalisation d’une matrice 5 de points mémoire.

Selon le mode de réalisation de la figure 2, la matrice 5 est une matrice bidimensionnelle de points mémoire. La figure 2 correspond, par exemple, à une vue de dessus d’une couche de points mémoire 3 de la mémoire 1 (figure 1) comprise entre les premiers conducteurs 50, 52 et 54, d’une part, et les deuxièmes conducteurs 51, 53 et 55, d’autre part. Tous les points mémoire 3 de la matrice 5 sont identiques, exception faite des paires de conducteurs auxquelles ils sont connectés.

Chaque point mémoire 3 de la matrice 5 comporte une structure similaire à celle des points mémoire 3 exposés en relation avec la figure 1. Chaque point mémoire 3 comporte ainsi, en série :
l’élément sélecteur 33, symbolisé en figure 2 par un premier rectangle ;
la couche métallique conductrice 35, symbolisée en figure 2 par un fil ; et
l’élément de mémoire résistive 31, symbolisé en figure 2 par un deuxième rectangle.

Dans l’exemple de la figure 2, on considère un point mémoire spécifique mais tout ce qui est décrit s’applique à tous les points mémoire de la matrice. En figure 2, l’élément sélecteur 33 est connecté d’une part (point 523) au conducteur 52 et d’autre part à la couche métallique 35. L’élément de mémoire résistive 31 est, quant à lui, connecté d’une part (point 533) au conducteur 53 et d’autre part à la couche métallique 35.

En supposant que l’on veuille lire ou écrire dans le point mémoire 3 de la matrice 5, une tension, notée V, est appliquée entre les deux conducteurs 52 et 53 connectés de part et d’autre du point mémoire 3. Cette tension V est obtenue, par exemple, en portant le conducteur 52 à un potentiel électrique de valeur –V/2 et le conducteur 53 à un potentiel électrique supérieur, de valeur V/2. Tous les autres conducteurs 50, 51, 54 et 55 sont maintenus à un potentiel d’environ zéro volt (0 V). On impose ainsi entre les points 533 et 523, où le point mémoire 3 contacte respectivement les conducteurs 53 et 52, une différence de potentiel approximativement égale, aux chutes de tension près dans les conducteurs, à la tension V.

Lorsque cette tension V atteint une valeur supérieure ou égale à la tension de seuil Vth de l’élément sélecteur 33, cet élément sélecteur 33 devient alors passant et un courant, noté I, circule (flèches en pointillé) dans le point mémoire 3 et dans une partie des conducteurs 52 et 53 sous l’effet de la tension appliquée au point mémoire 3. On dit alors que l’élément mémoire 31 du point mémoire 3 est sélectionné par l’élément sélecteur 33. La valeur du courant I est adaptée en fonction de l’opération, lecture ou écriture, désirée.

On a intérêt à faire en sorte que l’élément sélecteur 33 comporte, à l’état bloquant, un courant de fuite Ileak le plus faible possible. Ce courant de fuite Ileak nuit, en effet, à des performances en fonctionnement de la matrice 5.

On recherche également une non-linéarité de l’élément sélecteur 33, c’est-à-dire une différence de conductivité la plus grande possible entre l’état passant et l’état bloquant. Cela permet ainsi d’éviter que des points mémoire voisins d’un point mémoire sélectionné (par exemple, les points mémoire situés à gauche et à droite du point mémoire détaillé en figure 2) ne se retrouvent involontairement activés sous l’effet des courants de fuite Ileak.

La figure 3 représente une caractéristique courant-tension d’un mode de réalisation d’un point mémoire.

En figure 3, l’axe des abscisses correspond à une tension appliquée aux bornes d’un élément mémoire ou d’un point mémoire. La tension V appliquée entre les bornes de l’élément mémoire 31 seul de la figure 2 concerne les courbes 20 et 22 du graphique, tandis que la tension V appliquée entre les bornes 533 et 523 du point mémoire 3 de la figure 2 concerne les courbes 24 et 26 du graphique. L’axe des ordonnées correspond, en échelle logarithmique, au courant traversant l’élément de mémoire résistive 31 ou le point mémoire 3, selon la courbe considérée.

On suppose que l’élément de mémoire résistive 31 du point mémoire 3 stocke une valeur binaire. Par convention, on désigne par « ON » un état haut de cette valeur binaire et par « OFF » un état bas de cette même valeur binaire. On considère, dans cet exemple, que l’état ON correspond à un état faiblement résistif (Low-Resistance State (LRS)) et que l’état OFF correspond à un état fortement résistif (High-Resistance State (HRS)). L’état faiblement résistif ON est de moindre résistance électrique que le niveau fortement résistif OFF.

La partie gauche de la figure 3 (courbes 20 et 22) illustre le comportement de l’élément de mémoire résistive 31 seul. La partie droite de la figure 3 (courbes 24 et 26) illustre le comportement du point mémoire 3 (élément sélecteur 33, couche métallique conductrice 35 et élément de mémoire résistive 31 en série) dans l’état haut ON (courbe 26) et le comportement du point mémoire 3 dans l’état bas OFF (courbe 24).

Un basculement de l’élément de mémoire résistive 31 de l’état OFF vers l’état ON s’opère en faisant circuler, à travers le point mémoire 3, un courant I d’une intensité supérieure à un seuil de basculement, noté IHRS. On passe ainsi, en figure 3, de la courbe 20 (MEM OFF) en trait plein à la courbe 22 (MEM ON) en trait pointillé. Afin d’éviter tout basculement d’état intempestif lors de la sélection de l’élément de mémoire résistive 31 du point mémoire 3, on fait en sorte que le seuil IHRS de basculement soit supérieur ou égal au courant de seuil Ith de l’élément sélecteur 33.

Pour une opération de lecture dans le point mémoire 3, on applique entre ses bornes 533 et 523 (figure 2) une tension notée VREAD. Cette tension VREAD se situe, en figure 3, dans une plage de tensions, notée ΔVth, comprise entre une tension de seuil, notée Vth1 (courbe 26 en trait pointillé, SEL + MEM ON) de l’élément sélecteur 33 et une autre tension, notée Vth2 (courbe 24 en trait plein, SEL + MEM OFF).

On vient alors mesurer la valeur du courant circulant dans le point mémoire 3. Si l’élément de mémoire résistive 31 est à l’état bas OFF (courbe 24), on mesure, en appliquant la tension VREAD, un courant de valeur notée IOFF. En revanche, si l’élément de mémoire résistive 31 est à l’état haut ON (courbe 26), on mesure, en appliquant la tension VREAD, un courant de valeur notée ION supérieure à la valeur IOFF. La mesure du courant traversant le point mémoire 3, lorsqu’une tension VREAD comprise dans la plage de tensions ΔVth est appliquée à ses bornes, permet donc de connaître la valeur binaire stockée ou enregistrée par l’élément de mémoire résistive 31.

L’élément de mémoire résistive 31 se trouve initialement à l’état ON. On commute l’élément de mémoire résistive 31, depuis l’état ON vers l’état OFF, en appliquant au point mémoire 3 une tension de réinitialisation, notée VRESET (non représentée en figure 3). La mémoire résistive 31 est alors commutée depuis cet état OFF vers l’état ON par l’application, au point mémoire 3, d’une tension de programmation, notée VSET, inférieure à la tension de réinitialisation VRESET. Pour permettre le fonctionnement du point mémoire 3, on fait en sorte que la tension de programmation VSET soit inférieure ou égale à la tension de seuil Vth de l’élément sélecteur 33.

La figure 4 représente une courbe de variation de grandeurs caractéristiques d’un mode de réalisation d’un élément sélecteur.

En figure 4, l’axe des abscisses correspond à une tension en volts appliquée aux bornes de l’élément sélecteur 33 (courbe 4) ou d’un élément mémoire (points 41, 43). L’axe des ordonnées correspond, en échelle logarithmique, au courant (en ampères) traversant l’élément sélecteur 33 (courbe 4) ou l’élément mémoire (points 41, 43).

L’élément sélecteur 33 du point mémoire 3 est constitué d’un alliage à base de germanium (Ge), de sélénium (Se), d’arsenic (As) et de tellure (Te). L’élément sélecteur 33 est, toujours selon ce mode de réalisation, un commutateur ovonique à seuil. Les alliages ou composés de germanium et de sélénium enrichis en sélénium, notés GS, possèdent une bonne stabilité thermique. Cela permet de faciliter la mise en œuvre d’étapes de fabrication de points mémoire 3 d’une mémoire telle que la mémoire 1 (figure 1), le matériau GS étant peu sensible à des températures inférieures à environ 400 °C.

Les alliages GS utilisés dans des éléments sélecteurs 33 sont toutefois caractérisés par de mauvaises propriétés de commutation, notamment en raison d’une tension de seuil Vth trop importante. Les éléments sélecteurs 33 à base d’alliages GS font également preuve d’une mauvaise endurance de commutation, lorsqu’on leur applique des cycles de transitions successives entre leur niveau fortement résistif (état bloquant) et leur niveau fortement conducteur (état passant).

Selon les modes de réalisation décrits, on tire profit du fait que l’addition de matériaux, dits dopants, améliore les propriétés de commutation des éléments sélecteurs fabriqués à partir d’alliages GS. En particulier, un ajout d’un matériau ou composé à base d’arsenic et de tellure, noté AT, dans un alliage GS d’un élément sélecteur 33 permet de réduire la tension de seuil Vth de l’élément sélecteur 33 tout en améliorant son endurance de commutation. Il est ainsi possible, en ajustant la teneur en AT (ou proportion d’AT) dans un alliage GS dont est constitué l’élément sélecteur 33, d’obtenir un équilibre entre stabilité thermique de l’alliage et propriétés de commutation de l’élément sélecteur 33.

Selon un mode de réalisation préféré, on fabrique l’élément sélecteur 33 à partir d’un alliage formé d’un système pseudo-binaire GS-AT, plus préférentiellement du Ge₃Se₇As₂Te₃. La fabrication de l’élément sélecteur 33 s’opère, par exemple, par dépôt physique en phase vapeur (Physical Vapor Deposition (PVD)). L’alliage Ge₃Se₇As₂Te₃est ainsi constitué :
d’un premier composé Ge₃Se₇correspondant ici à l’alliage GS, ou composé de germanium et de sélénium ; et
d’un deuxième composé As₂Te₃correspondant ici à l’alliage AT, ou composé d’arsenic et de tellure.

En figure 4, la courbe 4 illustre, pour différentes teneurs en alliage AT (As₂Te₃) dans l’alliage GS-AT dont est constitué l’élément sélecteur 33, une variation du courant de fuite Ileak aux bornes de l’élément sélecteur 33 (en ampères, sur une échelle logarithmique) en fonction de sa tension de seuil Vth (en volts). Le courant de fuite Ileak de l’élément sélecteur 33 est, par convention, mesuré à une tension égale à la moitié de la tension de seuil Vth. La teneur en alliage AT est, dans cet exemple, mesurée en pourcentage atomique. L’alliage comporte, de préférence, une teneur en composé d’arsenic et de tellure comprise entre environ 20 % et environ 80 %, de préférence comprise entre 20 % et 80 %

La courbe 4 comporte six points qui correspondent chacun à une teneur différente en alliage AT dans l’alliage GS-AT :
un premier point 400 correspond à une teneur nulle en AT, c’est-à-dire à un alliage GS composé uniquement de l’alliage GS (Ge₃Se₇) ;
un deuxième point 420 correspond à une teneur en AT égale à 20 %, c’est-à-dire à un alliage GS-AT constitué à 80 % de l’alliage GS et à 20 % de l’alliage AT (As₂Te₃) ;
un troisième point 440 correspond à une teneur en AT égale à 40 %, c’est-à-dire à un alliage GS-AT constitué à 60 % de l’alliage GS et à 40 % de l’alliage AT ;
un quatrième point 450 correspond à une teneur en AT égale à 50 %, c’est-à-dire à un alliage GS-AT constitué à 50 % de l’alliage GS et à 50 % de l’alliage AT (un mélange stœchiométrique de l’alliage GS et de l’alliage AT) ;
un cinquième point 460 correspond à une teneur en AT égale à 60 %, c’est-à-dire à un alliage GS-AT constitué à 40 % de l’alliage GS et à 60 % de l’alliage AT ; et
un sixième point 480 correspond à une teneur en AT égale à 80 %, c’est-à-dire à un alliage GS-AT constitué à 20 % de l’alliage GS et à 80 % de l’alliage AT.

Il est intéressant de chercher à ajuster la tension de seuil Vth, le courant de seuil Ith et/ou le courant de fuite Ileak de l’élément sélecteur 33, notamment pour associer cet élément sélecteur 33 à un élément de mémoire résistive 31 pour les rendre compatibles. On suppose, dans cet exemple, que la tension de programmation VSET de l’élément de mémoire résistive 31 est environ égale à 1,5 V (point 41, VSET x IHRS). On suppose, toujours dans cet exemple, que la tension de réinitialisation VRESET de l’élément de mémoire résistive 31 est environ égale à 2 V (point 43, VRESET x ILRS).

On cherche alors, comme exposé en relation avec les figures précédentes, à obtenir un élément sélecteur 33 comportant une tension de seuil Vth supérieure ou égale à la tension de programmation VSET de l’élément de mémoire résistive 31. Cela permet de s’assurer de la compatibilité du sélecteur 33 avec l’élément de mémoire résistive 31.

De manière additionnelle, on peut également rechercher à ce que le courant de seuil Ith de l’élément sélecteur 33 soit inférieur ou égal au courant seuil de basculement IHRS de l’élément de mémoire résistive 31. Plus le courant de seuil Ith de l’élément sélecteur 33 se rapproche du courant seuil de basculement IHRS de l’élément de mémoire résistive 31, plus la fenêtre de programmation augmente. Le cas idéal serait donc que Ith soit égal à IHRS.

De manière additionnelle, on peut également rechercher à ce que le courant de fuite Ileak soit le plus faible possible. Plus le courant de fuite Ileak est faible, plus la taille de la matrice mémoire envisagée peut être élevée.

Ainsi, selon l’exemple des caractéristiques (41, 43) de l’élément de mémoire résistive 31 illustré en figure 4, cela revient à sélectionner un alliage GS-AT comportant une teneur en composé d’arsenic et de tellure (As₂Te₃) égale à environ 40 %, de préférence égale à 40 % (point 440 en figure 4). On obtient ainsi un élément sélecteur 33 caractérisé par :
un courant de fuite Ileak d’environ 1 nA, suffisamment faible pour garantir une non-linéarité permettant de limiter les courants de fuite dans une matrice 5 de 1 Mbits (autrement dit une mémoire 1 constituée d’une matrice 5 comprenant un million de points mémoire 3) ;
une tension de seuil Vth d’environ 2,4 V ; et
un courant de seuil Ith de l’ordre de 5 µA.

Ainsi, pour n’importe quel type de mémoire (OxRAM, CBRAM ou PCM), le sélecteur constitué d’un alliage GS-AT présente des proportions de l’un ou de l’autre des composés GS ou AT qui le composent telles que, par ordre de priorité, il présente les caractéristiques suivantes, prises seules ou en combinaison :
Vth (sélecteur) ≥ VSET (élément mémoire 31) ;
Ith (sélecteur) ≤ IHRS (élément mémoire 31) ; et/ou
Ileak (sélecteur) est le plus petit courant de fuite possible en prenant en compte les deux inégalités prioritaires citées ci-dessus.

Si l’on souhaite fabriquer un élément sélecteur 33 pour un élément mémoire 31 ayant des caractéristiques connues (VSET, IHRS), on peut donc, grâce à la courbe 4 de la figure 4, ajuster la composition de l’alliage GS-AT. Cela permet d’adapter la tension de seuil Vth et le courant de fuite Ileak en fonction de l’élément de mémoire résistive 31.

Une mémoire 1 (figure 1) est ainsi, par exemple, fabriquée selon un procédé comportant les étapes suivantes :
fabriquer des éléments de mémoire résistive 31 ; et
fabriquer, en connexion avec les éléments de mémoire résistive 31, au moins des éléments sélecteurs 33, constitués d’un alliage GS-AT à base de germanium, de sélénium, d’arsenic et de tellure. La composition de cet alliage GS-AT est alors optimisée en fonction de propriétés électriques des éléments de mémoire résistive 31.

La figure 5 représente une autre courbe de variation de grandeurs caractéristiques d’un mode de réalisation d’un élément sélecteur 33.

En figure 5, l’axe des abscisses correspond au courant de fuite Ileak, en ampères, tandis que l’axe des ordonnées correspond au courant de seuil Ith, en ampères.

On suppose, comme ce qui a été exposé en relation avec la figure 4, que l’élément sélecteur 33 est un commutateur ovonique à seuil composé d’un alliage GS-AT, de préférence du Ge₃Se₇As₂Te₃. On s’intéresse ici à la variation du courant de fuite Ileak et du courant de seuil Ith en fonction de la teneur en composé d’arsenic et de tellure, c’est-à-dire en alliage AT dans l’élément sélecteur 33.

Dans l’exemple de la figure 5, on fait varier la teneur en alliage AT pour se rapprocher d’une zone de fonctionnement compatible avec un élément de mémoire résistive 31. Partant d’une teneur nulle en alliage AT (triangle 62), une augmentation de la teneur en alliage AT (flèche 63) conduit à un accroissement simultané des valeurs de courant de fuite Ileak et de courant de seuil Ith pour des teneurs croissantes en alliage AT (pentagones 64 à 67, correspondant respectivement à des teneurs en alliage AT de 20 %, 40 %, 50 % et 60 %).

Pour réaliser un élément sélecteur 33 offrant une fenêtre de programmation la plus grande possible avec l’élément de mémoire résistive 31, on sélectionne donc un alliage GS-AT comportant une teneur en AT permettant d’obtenir une valeur de courant de seuil Ith se rapprochant au maximum du courant seuil de basculement IHRS de l’élément mémoire 31, tout en limitant les courants de fuite Ileak, selon la taille de la matrice souhaitée. Plus particulièrement, cette figure 5 illustre le fait que le courant de seuil Ith et le courant de fuite Ileak du sélecteur 33 peuvent varier en fonction de la quantité du composé AT ou GS présente dans l’alliage GS-AT.

La figure 6 représente, par des vues A et B, encore d’autres courbes de variation de grandeurs caractéristiques d’un mode de réalisation d’un élément sélecteur 33.

On suppose, comme ce qui a été exposé en relation avec les figures 4 et 5, que l’élément sélecteur 33 est un commutateur ovonique à seuil composé d’un alliage GS-AT, de préférence du Ge₃Se₇As₂Te₃.

On s’intéresse, en vue A, à la variation de la tension de seuil Vth de l’élément sélecteur 33 (axe des ordonnées, en volts) en fonction de sa teneur ou proportion en alliage AT (axe des abscisses, en pourcentage atomique) dans le mélange GS-AT. On constate que la tension de seuil Vth diminue lorsque la teneur en alliage AT (en As₂Te₃, dans cet exemple) augmente. En notant CAT la teneur ou concentration en As₂Te₃et tOTS une épaisseur de l’élément sélecteur 33, on tire profit du fait que la valeur de la tension de seuil Vth de l’élément sélecteur 33 est liée au pourcentage atomique du composé d’arsenic et de tellure dans l’alliage GS-AT, notamment dans du Ge₃Se₇As₂Te₃, par une relation du type :

On s’intéresse, en vue B, à la variation du courant de fuite Ileak de l’élément sélecteur 33 (axe des ordonnées, en ampères) en fonction de sa teneur en alliage AT (axe des abscisses, en pourcentage atomique) dans l’alliage GS-AT, notamment dans du Ge₃Se₇As₂Te₃. On constate que le courant de fuite Ileak augmente lorsque la teneur en alliage AT (en As₂Te₃, dans cet exemple) augmente. En notant toujours CAT la teneur ou concentration en As₂Te₃et tOTS l’épaisseur de l’élément sélecteur 33, et en notant exp la fonction exponentielle, on tire profit du fait que la valeur du courant de fuite Ileak est liée au pourcentage atomique du composé d’arsenic et de tellure dans l’alliage GS-AT, notamment dans du Ge₃Se₇As₂Te₃, par une relation du type :

Divers modes de réalisation et variantes ont été décrits. L’homme de l’art comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à l’homme de l’art. En particulier, la teneur CAT en composé d’arsenic et de tellure, dans l’alliage GS-AT de l’élément sélecteur 33, peut être ajustée en fonction d’autres propriétés caractéristiques de l’élément de mémoire résistive 31.

Enfin, la mise en œuvre pratique des modes de réalisation et variantes décrits est à la portée de l’homme du métier à partir des indications fonctionnelles données ci-dessus.

Claims

Sélecteur (33) pour cellule mémoire (3), destiné à passer d’un état résistif à un état conducteur de manière à respectivement interdire ou autoriser un accès à la cellule mémoire, caractérisé en ce qu’il est constitué d’un alliage GS-AT constitué de germanium, de sélénium, d’arsenic et de tellure.
Sélecteur selon la revendication 1, dans lequel ledit alliage GS-AT est du Ge₃Se₇As₂Te₃.
Sélecteur selon la revendication 1 ou 2, dans lequel ledit alliage GS-AT comporte une teneur en composé AT d’arsenic et de tellure comprise entre 20 % et 80 %.
Sélecteur selon l’une quelconque des revendications 1 à 3, dans lequel ledit alliage GS-AT comporte une teneur en composé AT d’arsenic et de tellure égale à 40 %.
Sélecteur selon l’une quelconque des revendications 1 à 4, dans lequel ledit alliage GS-AT est obtenu par dépôt physique en phase vapeur.
Sélecteur selon l’une quelconque des revendications 1 à 5, dans lequel il est un commutateur ovonique à seuil.
Point mémoire (3) comprenant :
un élément de mémoire résistive (31) ; et
un sélecteur (33) selon l’une quelconque des revendications 1 à 6.
Point mémoire selon la revendication 7, dans lequel les proportions en arsenic, tellure, germanium et sélénium sont telles qu’une tension de seuil (Vth) dudit sélecteur (33) soit supérieure ou égale à une tension de programmation (VSET) dudit élément de mémoire résistive (31).
Point mémoire selon la revendication 7 ou 8, dans lequel la teneur en composé AT d’arsenic et de tellure et la teneur en composé GS de germanium et de sélénium sont telles qu’une tension de seuil (Vth) dudit sélecteur (33) soit supérieure ou égale à une tension de programmation (VSET) dudit élément de mémoire résistive (31).
Point mémoire selon l’une quelconque des revendications 7 à 9, dans lequel la teneur en composé AT d’arsenic et de tellure et la teneur en composé GS de germanium et de sélénium sont telles qu’un courant de seuil (Ith) dudit sélecteur (33) soit inférieur ou égal à un courant de basculement d’état (IHRS) dudit élément de mémoire résistive (31).
Mémoire (1) comportant une pluralité de points mémoire (3) selon l’une quelconque des revendications 7 à 10.
Mémoire selon la revendication 11, constituée d’une mémoire résistive à base d’oxyde ou d’une mémoire à accès aléatoire par liaison conductrice.
Mémoire selon la revendication 11 ou 12, dans laquelle chaque point mémoire (3) comporte, en série :
ledit sélecteur (33) ;
ledit élément de mémoire résistive (31) ; et
une couche électriquement conductrice (35), intercalée entre ledit sélecteur (33) et ledit élément de mémoire résistive (31).
Procédé de fabrication d’une mémoire (1) comportant les étapes suivantes :
fabriquer au moins un élément de mémoire résistive (31) ; et
fabriquer, en connexion avec ledit élément de mémoire résistive (31), au moins un sélecteur (33), constitué d’un alliage GS-AT constitué de germanium, de sélénium, d’arsenic et de tellure.