EP3357159A1 - Circuit electronique elementaire pour etage d'amplification ou de recopie de signaux analogiques - Google Patents

Circuit electronique elementaire pour etage d'amplification ou de recopie de signaux analogiques

Info

Publication number
EP3357159A1
EP3357159A1 EP16784226.9A EP16784226A EP3357159A1 EP 3357159 A1 EP3357159 A1 EP 3357159A1 EP 16784226 A EP16784226 A EP 16784226A EP 3357159 A1 EP3357159 A1 EP 3357159A1
Authority
EP
European Patent Office
Prior art keywords
transistor
gate
circuit
drain
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP16784226.9A
Other languages
German (de)
English (en)
Inventor
Patrick Audebert
Emeric De Foucauld
Yves Leduc
Gilles Jacquemod
Zhaopeng WEI
Philippe LORENZINI
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universite de Nice Sophia Antipolis UNSA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Universite de Nice Sophia Antipolis UNSA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Universite de Nice Sophia Antipolis UNSA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of EP3357159A1 publication Critical patent/EP3357159A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET

Definitions

  • the present application relates to the field of electronic circuits in general, and more particularly relates to the field of electronic circuits using MOS transistors operating in saturation mode to amplify or recopy analog signals.
  • Many electronic circuits for example voltage amplifiers or current mirrors, comprise at least one MOS transistor used in saturation mode to amplify or recopy an analog signal.
  • a potential representative of the input signal to be amplified or recopied is generally applied to the gate or to the source of the transistor, and an output signal, an image of the input signal, is provided on a source or drain node of the transistor.
  • FIG. 1 is a circuit diagram of an example of a voltage amplification circuit comprising a MOS transistor T1 used in saturation mode.
  • the transistor T1 is an N-channel transistor whose source (s) is connected to an application node of a low supply potential GND, for example ground, and whose drain ( ) is connected to a application node of a high power supply potential VDD higher than the low supply potential GND by means of a resistive load R, for example a resistor or a biased MOS transistor in saturation mode.
  • the assembly of Figure 1 provides, on the drain (d) of the transistor T1, an output voltage v Q (referenced relative to the node GND in this example), amplified image of the voltage v- j_.
  • the output voltage v Q must be between the drain-source voltage ⁇ ssa -
  • FIG. 2 is an electrical diagram of an example of a current copying circuit, comprising a MOS transistor T1 used in saturation mode.
  • the transistor T1 is an N-channel transistor whose source (s) is connected to an application node of a low supply potential.
  • the circuit of FIG. 2 further comprises a MOS transistor T2, for example identical to transistor T1.
  • the transistors T1 and T2 are mounted in current mirror, the transistor T2 forming the input branch of the mirror, and the transistor T1 forming the output branch of the mirror.
  • an input current ij_ to be copied is applied to the drain (d) of the input transistor T2.
  • the gate (g) of the transistor T2 is auto-polarized so that the transistor T2 absorbs the input current ij_.
  • the output transistor T1 being biased at the same gate-source voltage as the input transistor T2, the transistor T1 is traversed by an output current i Q that is substantially identical to the input current ij_, or, if the transistors Tl and T2 have different dimensions, by an output current i Q proportional to the input current ij_.
  • cascode consisting of a series association of two transistors
  • MOS operating in saturation mode, one of the two transistors being mounted in a common gate, that is to say receiving on its gate a constant bias potential, making a copy of its source current on its drain, and another transistor receiving on its gate a potential representative of the input signal to be amplified or copied.
  • a disadvantage of the cascode assembly lies in the fact that it comprises two transistors in series, the two transistors to be kept biased in saturation mode to ensure the proper operation of the circuit. This results in an increase in minimum value of the output voltage for which the proper operation of the circuit is guaranteed, and therefore a decrease in the range of excursion of the output signals in which the proper operation of the circuit is guaranteed. This is particularly problematic for circuits made in advanced technology sectors, in which the supply voltage VDD is relatively low, typically of the order of 1 to 2 volts, which already significantly limits, in high value, the range. excursion of the output signals.
  • an embodiment provides an electronic circuit comprising: at least one first multi-gate MOS transistor comprising a first gate and a second gate distinct from the first gate; and a control unit adapted to measure a magnitude representative of the drain-source voltage of the first transistor and to apply on the second gate of the first transistor a bias potential depending on said magnitude.
  • the variations of the bias potential applied by the control unit as a function of the variations of the drain-source voltage of the first transistor follow a law chosen so that, in saturation mode, the output conductance of the first transistor is lower than when a constant bias potential is applied to the second gate of the first transistor.
  • the variations of the bias potential applied by the control unit as a function of the variations of the drain-source voltage of the first transistor follow a law chosen so that, in saturation mode, the output conductance of the first transistor is substantially independent of its drain-source voltage.
  • the first transistor comprises a channel forming region, a source region and a drain region laterally bordering the channel forming region, the first gate being disposed over the region. channel formation and being isolated from the channel formation region by an insulating layer, and the second gate being disposed below the channel forming region.
  • the second gate is isolated from the channel formation region by an insulating layer.
  • the first transistor is a FDSOI type transistor.
  • the regulation unit comprises a second MOS transistor whose gate is connected to the drain of the first transistor, whose drain is connected to an application node of a first supply potential by a first resistor. and whose source is connected to an application node of a second supply potential different from the first supply potential by a second resistor.
  • control unit comprises digital circuits.
  • the circuit comprises a plurality of first multi-gate MOS transistors each comprising a first gate and a second gate distinct from the first gate, in which the regulation unit is adapted to measure, for each first transistor, a magnitude representative of the drain-source voltage of the transistor, and to apply on the second gate of each first transistor a bias potential according to one or more of said magnitudes.
  • the regulation unit comprises a calibration module adapted to determine the law of the variations to be applied to the bias potential as a function of the variations of the drain-source voltage of the first transistor, so that, in saturation mode , the output conductance of the first transistor is lower than when a constant bias potential is applied to the second gate of the first transistor.
  • the regulation unit comprises a calibration module adapted to determine the law of the variations to be applied to the bias potential as a function of the variations of the drain-source voltage of the first transistor, so that, in saturation mode, the output conductance of the first transistor is substantially independent of its drain-source voltage.
  • control unit is reconfigurable, the calibration module being adapted to configure the control unit to apply the determined law.
  • Another embodiment provides an amplification circuit of an analog signal comprising at least one circuit of the aforementioned type.
  • Another embodiment provides a circuit for copying a current comprising at least one circuit of the aforementioned type.
  • Another embodiment provides a circuit for amplifying or copying a differential signal comprising at least one circuit of the aforementioned type.
  • Figure 1 previously described, is an electrical diagram of an example of a voltage amplification circuit
  • Figure 2 previously described, is an electrical diagram of an example of a current copy circuit
  • FIG. 3 is a simplified electrical diagram of an example of an embodiment of an elementary circuit that can be used in circuits for amplifying or copying analogue signals;
  • Figure 4 is a schematic sectional view of an exemplary embodiment of a MOS transistor of the circuit of Figure 3;
  • Figures 5, 6 and 7 are diagrams illustrating the operation of the MOS transistor of Figure 4;
  • Figure 8 is a diagram illustrating the operation of the elementary circuit of Figure 3;
  • FIGS. 6a and 8b are diagrams corresponding respectively to FIGS. 6 and 8 and illustrating the operation of the circuit of FIG. 3 for another operating point of the MOS transistor;
  • FIG. 9 is a circuit diagram of an example of a current feedback circuit comprising an elementary circuit of the type described in relation to FIG. 3;
  • FIG. 10 is an electrical diagram of an example of a voltage amplification circuit comprising an elementary circuit of the type described in relation to FIG. 3;
  • FIG. 11 is an electrical diagram of another example of a current copying circuit comprising an elementary circuit of the type described with reference to FIG. 3;
  • Fig. 12 is an electrical diagram of an exemplary implementation of the current copying circuit of Fig. 11
  • Fig. 13 is an electrical diagram of another exemplary implementation of the current copying circuit of Fig. 11;
  • FIG. 14 is a circuit diagram of another example of a voltage amplification circuit comprising an elementary circuit of the type described with reference to FIG. 3.
  • connection is used to denote a direct electrical connection, without intermediate electronic component, for example by means of one or more conductive tracks, and the term “coupled” or the term “connected”, for designate either a direct electrical connection (meaning “connected”) or a connection via one or more components.
  • FIG. 3 is a simplified electrical diagram of an example of an embodiment of an elementary circuit 300 that can be used, in particular, in circuits for amplifying or copying analogue signals, this circuit behaving like a MOS transistor, but presenting in saturation mode, a relatively low output conductance and substantially independent of its output voltage.
  • the circuit 300 comprises a MOS transistor 301.
  • the transistor 301 is an N-channel transistor whose source (s) is intended to be connected to an application node of a low supply potential GND , for example the ground (for example a potential equal to 0 V), and whose drain (d) is intended to be connected to an application node with a high supply potential V DD greater than the low supply potential GND, for example via a resistive load not shown.
  • the transistor 301 is a double-gate transistor, that is to say that it comprises a channel forming region (c) (FIG. 4) laterally lined on the one hand by a source region (s) and secondly by a drain region (d), and that it further comprises a first control grid (g) or front face grid disposed above the region of channel formation and isolated from the channel formation region by an insulating layer, and a second control gate (bg) or back-face gate, disposed under the channel formation region.
  • the current flowing between the drain (d) and the source (s) of the transistor is a function not only of the potential applied to the front face gate (g) of the transistor, but also of the potential applied to its gate.
  • the threshold voltage of the transistor that is to say the minimum voltage to be applied between the front face gate (g) and the source (s) of the transistor to make the transistor passing, depends on the potential applied to the rear face gate (bg) of the transistor.
  • the circuit 300 comprises a regulating unit 303 adapted to measure a magnitude representative of the drain-source voltage of the transistor 301, and to apply to the rear face gate (bg) of the transistor 301 a bias potential (referenced with respect to the node GND in this example) function of the measured quantity.
  • the regulation unit 303 is connected to the source (s) and the drain (d) of the transistor 301, as well as to the rear face gate (bg) of the transistor 301, and is adapted to measure the drain-source voltage of the transistor 301, and to apply on the rear face gate (bg) of the transistor 301 a bias potential depending on the measured drain-source voltage.
  • FIG. 4 is a diagrammatic sectional view of an exemplary embodiment of the MOS transistor 301 of the circuit of FIG. 3.
  • the transistor 301 is a SOI type transistor.
  • the transistor 301 is made in and on a semiconductor-on-insulator structure comprising a vertical stack of a semiconductor support substrate 401 coated with a layer 403 of an insulating material, the layer 403 being itself coated with a semiconductor layer 405.
  • the lower face of the semiconductor layer 405 is in contact with the upper face of the insulating layer 403, and the lower face of the insulating layer 403 is in contact with the upper face of the support substrate 401.
  • the transistor 301 is delimited laterally by isolation trenches 407, for example filled with oxide, extending substantially vertically from the upper face of the semiconductor layer 405, passing through the semiconductor layer 405 and the insulating layer 403, and extending into the support substrate 401, for example up to the underside of the substrate 401.
  • the transistor 301 comprises, in the semiconductor layer 405, within the region delimited by the trenches 407, a channel forming region (c), as well as a source region (s) and a drain region ( d) laterally bordering the channel formation region (c).
  • the source (s) and drain (d) regions and the channel formation region (c) extend over the entire thickness of the layer 405.
  • the channel formation region (c) is of conductivity type opposite to that of the source (s) and drain (d) regions.
  • the channel forming region (c) is N-type doped, and the source (s) and drain (d) regions are P-type doped.
  • support 401 may be of the same conductivity type as the channel forming region (c), or of opposite conductivity type.
  • the transistor 301 comprises, above the channel forming region (c), a control gate (g) isolated from the channel forming region (c) by an insulating layer 409, for example an oxide layer .
  • the gate (g) corresponds to the front face gate of the transistor 301.
  • the lower face of the gate (g) is in contact with the upper face of the insulating layer 409, the lower face of the insulating layer 409 being in contact with the the upper face of the channel forming region (c).
  • the backplane gate (bg) of the transistor 301 is formed by the substrate region 401 disposed under the channel forming region (c).
  • the backside grid (bg) is isolated from the channel forming region (c) by the layer 403.
  • the transistor 301 is a FDSOI type transistor, that is to say a SOI transistor. wherein the channel forming region (c) is fully depleted in the absence of polarization of the transistor. Indeed, in an FDSOI transistor, the variations of the control potential applied to the rear face gate (bg) of the transistor cause significant variations in the threshold voltage of the transistor, and therefore the current flowing in the transistor when the latter leads. .
  • the FDSOI transistors are particularly adapted to the embodiment of the circuit 300 of FIG. 3. More particularly, the illustrative diagrams of FIGS.
  • transistor 301 of the type generally designated in the art by the acronym UTBB-FDSOI (English “Ultra Thin Body and Box Fully Depleted Silicon On Insulator” - FDSOI transistor to regions of ultra-thin buried body and oxide), with a gate length of the order of 28 nm.
  • UTBB-FDSOI English “Ultra Thin Body and Box Fully Depleted Silicon On Insulator” - FDSOI transistor to regions of ultra-thin buried body and oxide
  • the described embodiments are however not limited to the case where the transistor 301 is of the SOI or FDSOI type. More generally, the described embodiments apply to all types of MOS transistors with two control gates respectively arranged on the front side side and the rear side side of the channel forming region of the transistor.
  • the described embodiments are compatible with a bulk type MOS transistor 301, comprising a semiconductor body region disposed under the channel forming region, the upper face of which is in contact with the lower face. of the channel formation area.
  • the back-face gate is constituted by the body region of the transistor, and is not isolated from the channel-forming region.
  • FIG. 5 is a diagram representing a curve CQ illustrating the evolution of the drain-source current I s (in microamperes, on the ordinate) of the transistor 301, as a function of its drain-source voltage V S (in volts, on the abscissa ).
  • the curve CQ corresponds to the case where the potential V ⁇ g applied to the grid of rear face (bg) of the transistor 301 is zero (that is to say substantially equal to the potential of the node GND).
  • the curve CQ is plotted for a voltage Vg S between the front face gate (g) and the source (s) of the transistor 301 constant and greater than the threshold voltage of the transistor (that is to say that the transistor 301 is biased in saturation mode).
  • the drain-source current increases continuously from 0 to about 1 ⁇ for a voltage V ⁇ s increasing from 0 to about 1 V.
  • the growth of the CQ curve is non-linear, which shows although the output conductance of the transistor 301 is dependent on the output voltage V s of the transistor. It is further observed that the slope of the curve CQ increases with the output voltage V s , which shows that the output conductance of the transistor 301 degrades (increases) when the output voltage V s increases.
  • FIG. 6 is a diagram representing, as in FIG. 5, the evolution of the drain-source current (in microamperes, on the ordinate) of the transistor 301, as a function of the drain-source voltage V s (in volts, on the abscissa) , of this transistor.
  • V s drain-source voltage
  • FIG. 6 have been shown the curve CQ diagram of Figure 5, and curves C] _, C2, C3, C4, C5, Cg, C7, Cg, C9 and C] _ Q representing the evolution of the current 1 ⁇ 5 as a function of the voltage V s under the same polarization conditions of the front face gate (g) as in the case of the CQ curve, but with different potentials V g applied to the gate of rear face (bg) of the transistor 301.
  • the curves C] _, C2, C3, C4, C5, Cg, C7, Cg, C9 and C] _ Q respectively correspond to potentials V ⁇ g of 0.1 V, 0.2 V, 0.3 V, 0.4 V, 0.5 V, 0.6 V, 0.7 V, 0.8 V, 0.9 V and 1 V.
  • the drain-source current increases continuously, but nonlinear, for a voltage V increasing s 0 V to about 1 V, with a slope increasing as the output voltage V ⁇ s increases.
  • the drain-source current is even higher than the potential V ⁇ g is high.
  • the variation of the threshold voltage of the transistor 301 as a function of the bias potential applied to the rear face gate (bg) of the transistor is substantially linear.
  • the control unit 303 of the circuit of FIG. 1 is configured to automatically adjust the potential V g applied to the rear face gate (b g) of the transistor 301 as a function of the voltage V s or a magnitude representative of the voltage V " ds' so that, for a given gate-source voltage Vg S , the drain current of the transistor 301 is substantially constant over a voltage range V s in which the transistor operates in saturation mode. to obtain an output conductance (ratio between the resulting variation of the current and the corresponding variation of the voltage V s ) which is particularly low, and in particular significantly lower than if the transistor 301 were used alone (without the control unit 303).
  • F for determining the law of variation of the potential V ⁇ g depending on the output voltage V s, for obtaining a substantially independent drain current of the output voltage V s can be used a diagram of the type shown in Figure 6, and determine the couples voltage V ⁇ s and potential V] 3g for which the current I ⁇ s remains equal to a constant target value Ids-targ- the target value was Ids-targ P t be selected according the gate-source voltage Vg S for which the diagram has been plotted.
  • the law f of variation of the potential V ⁇ g as a function of the output voltage V s may be approximated by interpolation, for example by linear interpolation, from the determined pairs of values.
  • the potential V ⁇ g and the voltage V ⁇ g are represented, in volts, respectively on the ordinate axis and on the abscissa axis.
  • the law f is a decreasing quasi-linear law.
  • the potential V g to be applied to the rear face gate (b g) of the transistor 301 to maintain a substantially constant drain-source current decreases quasi-linearly from a high value approximately equal to 0, 9 V for a voltage V ⁇ g of the order of 0.2 V, to a low value substantially zero for a voltage V ⁇ g of the order of 0.75 V.
  • FIG. 8 is a diagram illustrating the behavior of the circuit 300 of FIG. 3 when the regulation unit 303 applies to the rear face gate (bg) of the transistor 301 a potential V g varying according to the output voltage V ug of the transistor 301 according to the law f shown in Figure 7. More particularly, Figure 8 includes a curve C reg showing variation of drain-source current I ⁇ s (in microamperes on the ordinate) of the transistor 301, in depending on the drain-source voltage V g (in volts, on the abscissa) of the transistor.
  • the curve C re g is plotted for a gate-source voltage Vg S constant equal to the gate-source voltage Vg S applied for the drawing of the diagrams of Figures 5 and 6 and for the determination of the law f shown in Figure 7.
  • the diagram of FIG. 8 furthermore comprises the same curve CQ as the diagrams of FIGS. 6 and 7, representing the evolution of the current I ⁇ s as a function of the voltage V ⁇ g when a potential V ⁇ g no is applied to the rear face gate (bg) of the transistor 301.
  • the diagram of FIG. 8 comprises a horizontal line of equation Ids ⁇ ds-targ 'representing the target value of the current used to determine the law f from the diagram of FIG.
  • the gate-source voltage Vg S applied to the transistor 301 can take values different from the value used to determine the law f, for example representative values of an input signal to amp to read or recopy by means of the transistor 301, and the drain-source current flowing in the transistor may take a different value from the target current Ids-targ chosen to define the law f.
  • the law f can be determined at the design of the elementary circuit 300, for example by means of a diagram of the type shown in FIG. 6, this diagram being obtainable by simulation or by measurement, and possibly comprising a number of curves Cj_ (corresponding at different potentials V ⁇ g, with i integer ranging from 1 to 10 in the example of Figure 6) different from that of Figure 6.
  • the law f can be implemented in a fixed manner in the control unit 303, for example by means of analog circuits and / or by means of digital circuits.
  • the law f can be implemented in a reconfigurable manner in the control unit 303, for example by means of analog circuits and / or by means of digital circuits.
  • the regulation unit 303 may comprise a calibration module, not shown, adapted to determining the law f to be applied so that the transistor 301 has an output conductance substantially independent of its drain-source voltage, and to reconfigure the regulating unit 303 to apply the determined law f.
  • the calibration module is for example connected to the source (s) and drain (d) nodes and to the rear face gate (bg) of the transistor 301, as well as to the front face gate (g) of the transistor 301. (by a link not shown in Figure 3).
  • the calibration module is for example adapted to acquire a series of curves Cj_ of the type shown in FIG.
  • the calibration module can in particular be adapted to vary the drain-source voltage V s applied to the transistor 301, and measuring the drain-source current flowing through the transistor 301.
  • the determination of the law f can be performed by means of a digital processing unit (not shown).
  • a reconfigurable regulation unit 303 and of a calibration module has the advantage of making it possible to adjust the law f in the event of any drift, linked for example to temperature variations, to the aging of the transistor 301, or to any other drift factor, for example a drift of a bias voltage of the transistor.
  • FIG. 6bis is a diagram representing by way of illustration curves C 0 ', C 1', C 2 ', C 3 ', C 4 ', C 5 ', C ', C 7 ', C ', C', C 10 ' similar to the curves CQ, CI, C 2 , C 3 , C 4 , C 5 , C 8, C 7, C 8, C 9, C 10 of FIG. 6 but for a different operating temperature of the transistor 301, and / or for a state of aging different from the transistor, and / or for a different bias voltage applied to the front face gate of transistor 301. As shown in FIG.
  • the curves C 0 ', Ci', C 2 ', C 3 ', C 4 ', C 5 ', C 6 ', C 7 ', C 8 ', Cg', C 10 'representative of the evolution of the current as a function of the Voltage ⁇ 3 for different values of the potential V 4 g no longer have exactly the same shape as the curves C 0, C 1, C 2, C 3, C 4, C 5, C 6, C 7, C 8, C 8, C 14. Q of the example of Figure 6.
  • the law f can be updated from these new curves.
  • the target value Ids-targ 'of the current I ⁇ s used to determine the new law f may be the same as during the initial calibration, or, as shown in FIG.
  • the value Ids-targ ' is of the order of 1 ⁇ .
  • the new law f (not shown) obtained from the curves of FIG. 6bis and for a target value Ids-targ 'of the order of 1 ⁇ is, as in the example of FIG. 7, substantially linear.
  • Figure 8a is a diagram resuming, in solid lines, the curves CQ, C g and re-targ Ids of ⁇ a Figure 8, and further comprising corresponding curves CQ, C reg 'and Ids- targ' 'in interrupted line, illustrating the behavior of the circuit 300 of FIG.
  • FIG. 9 is a circuit diagram of a current copying circuit comprising an elementary circuit 300 of the type described above.
  • FIG. 9 details in particular an example of an analog embodiment of the regulation unit 303 of the elementary circuit 300.
  • the control unit 303 comprises a MOS transistor 901, for example, but not necessarily, of the same type of conductivity than the transistor 301, that is to say N channel in the example shown.
  • the transistor 901 is a double-gate transistor of the same nature as the transistor 301.
  • the transistor 901 is identical to the transistor 301 (to manufacturing dispersions).
  • the transistor 901 may be different from the transistor 301.
  • the transistor 901 may be a single gate transistor (i.e., having no backplane gate).
  • the transistor 901 may be of the opposite conductivity type to the transistor 301 (that is, P-channel in this example), and / or have a different geometry than that of the transistor 301.
  • the unit regulator 303 further comprises a resistor RI connecting the drain (d) of the transistor 901 to the node VDD, and a resistor R2 connecting the source (s) of the transistor 901 to the node GND.
  • the front face gate (g) of the transistor 901 is connected to the drain (d) of the transistor 301.
  • the rear face gate (bg) of the transistor 901 is connected to the node GND, that is to say that transistor 901 is used as a single gate transistor.
  • the drain (d) of the transistor 901 is connected to the rear face gate (bg) of the transistor 301.
  • the operation of the elementary circuit 300 of FIG. 9 is as follows.
  • the drain-source voltage V s of the transistor 301 is transferred between the front face gate and the source of the transistor 901.
  • the current flowing through the transistor 901 depends on the value of the drain-source voltage V s of the transistor.
  • This current causes the source potential of the transistor 901 to grow because of the voltage drop across the resistor R2. This limits the growth of the current flowing through the transistor 901. It can be shown that if the product of the transconductance gm of the transistor 901 by the value of the resistor R2 is large in front of 1, then the drain-source current of the transistor 901 varies substantially linearly. depending on the drain-source voltage V ⁇ s of the transistor 301. As a result, the potential of the drain node (d) of the transistor 901 varies substantially linearly as a function of the drain-source voltage ds of the transistor 301.
  • the drain node (d) of the transistor 901 being connected to the rear face gate (bg) of the transistor 301, the potential V ⁇ g applied to the rear face gate (bg) of the transistor 301 (referenced relative to the node GND) varies substantially linearly as a function of the drain-source voltage V s of the transistor 301. More particularly, the variation law of the potential V g of the transistor 301 as a function of the voltage V s of the transistor 301 is a decreasing linear law whose ordinate at the origin and the slope depend on the values of the resistors RI and R2.
  • the resistors R1 and R2 are for example chosen to obtain a law f of the type shown in the diagram of FIG. 7. As a variant, the resistors R1 and R2 may be replaced by resistors or programmable transistors, which makes it possible to make the control unit 303 reconfigurable.
  • the current feedback circuit of FIG. 9 further comprises a MOS transistor 903 of the same conductivity type as the transistor 301, that is to say N-channel in the example shown.
  • the transistor 903 is a double-gate transistor of the same nature as the transistor 301.
  • the transistor 903 is for example identical to the transistor 301 (to manufacturing dispersions near).
  • the transistor 903 is a transistor of the same gate length and gate insulation thickness as the transistor 301, but with a different gate width.
  • the transistors 903 and 301 are mounted in current mirror.
  • the transistor 903 forms the input branch of the current mirror and the transistor 301 forms the output branch of the current mirror.
  • the source (s) of the transistor 903 is connected to the source (s) of the transistor 301
  • the front face gate (g) of the transistor 903 is connected to the front face gate (g) of the transistor 301
  • the drain (d) of the transistor 903 is connected to the front face gate (g) of the transistor 903.
  • the sources (s) of the transistors 903 and 301 are connected to the GND node
  • the drain (d) of the transistor 903 is connected to the VDD node via a current source 905 delivering the current ij_ to copy.
  • the backplane gate (bg) of transistor 903 is connected to node GND.
  • the operation of the circuit of FIG. 9 is as follows.
  • a drain-source current i-j_ is applied to the transistor 903, for example by the current source 905
  • the front face gate (g) of the transistor 903 is self-biasing so that the transistor 903 absorbs the current ij_.
  • the output transistor 301 being biased at the same gate-source voltage as the input transistor 903, the transistor 301 is traversed by an output current i Q substantially identical to the input current ij_ (or proportional to the current ij_ if the transistors 903 and 301 have different dimensions).
  • the drain node (d) of the transistor 301 constitutes an output node of the current copying circuit.
  • the control unit 303 allows the output conductance of the transistor 301 to be relatively small and substantially independent of the drain-source voltage of this transistor, i.e. the output voltage of the circuit. As a result, the circuit of FIG. 9 makes it possible to perform a high accuracy copy of the input current ij_.
  • FIG. 10 is an electrical diagram of a voltage amplification circuit comprising an elementary circuit 300 of the type described with reference to FIG.
  • the elementary circuit 300 of the circuit of FIG. 10 is identical to the elementary circuit 300 of the circuit of FIG. 9.
  • the source (s) of the transistor 301 is connected to the node GND.
  • the source (s) of the transistor 301 may be connected to an application node of a reference potential distinct from the GND potential.
  • the source (s) may be connected to the GND node via a resistor (not shown).
  • the circuit of FIG. 10 further comprises a resistive load R, for example a resistor or one or more MOS transistors, or one or more circuits. 300 of the type described in relation to FIG. 3, connecting the drain (d) of the transistor 301 to the VDD node.
  • the operation of the circuit of Figure 10 is as follows.
  • an input voltage v_j_ to be amplified referenced with respect to the GND node in this example
  • the circuit of FIG. 10 provides, on the node of drain (d) of the transistor 301, an output voltage v Q (also referenced with respect to the GND node in this example) amplified image of the voltage v-j_.
  • the control unit 303 allows the output conductance of the transistor 301 to be relatively low and substantially independent of the drain-source voltage of this transistor, i.e. the output voltage of the circuit.
  • the circuit of FIG. 10 makes it possible to achieve faithful amplification of the input voltage v-j, with a high voltage gain due to the decrease in the output conductance of the assembly.
  • FIG. 11 is a circuit diagram of another example of a current feedback circuit comprising an elementary circuit 300 of the type described above.
  • the circuit of FIG. 11 differs from the circuit of FIG. 9 mainly in that, in the example of FIG. 11, the regulation unit 303 of the circuit 300 regulates not only the potential of the backplane gate of the transistor 301 , but also regulates the potential of the rear face gate of transistor 903.
  • unit 303 can take into account not only the drain-source voltage of transistor 301, but also the voltage drain-source of the transistor 903. This makes it possible to further improve the accuracy of copying the current ij_ and thus to obtain a particularly low output conductance.
  • FIG. 11 is a circuit diagram of another example of a current feedback circuit comprising an elementary circuit 300 of the type described above.
  • the circuit of FIG. 11 differs from the circuit of FIG. 9 mainly in that, in the example of FIG. 11, the regulation unit 303 of the circuit 300 regulates not only the potential of the backplane gate of the transistor 301 , but also
  • the regulation unit 303 has not been detailed, and is schematized by a block comprising an input inl connected to the drain node of the transistor 301, monitoring or monitoring the drain-source voltage of the transistor 301, a In2 input connected to the drain node of transistor 903, monitoring or monitoring the drain-source voltage of transistor 903, an out1 output connected to the backplane gate of transistor 301, regulating the potential applied to the backplane gate of transistor 301 , and an out2 output connected to the rear face gate of the transistor 903, regulating the potential applied to the rear face gate of the transistor 903.
  • the outputs out1 and out2 of the regulation can be confused, that is to say that the same potential can be applied to the rear face gate of the transistor 301 and the rear face gate of the transistor 903.
  • the potent The potentials applied to the rear face gates of the transistors 301 and 903 can be defined by the same law, taking into account the signals inl and in2, and the backside gate of the transistor 903 can be regulated by the control unit 303.
  • FIG. 12 is an electrical diagram of an exemplary implementation of the circuit of FIG. 11.
  • FIG. 11 details in particular an example of an analog implementation of the regulation unit 303 of the elementary circuit 300.
  • the regulation unit 303 (not referenced in FIG. 12) is produced by a single wire (or conducting track) connecting the drain of the transistor 301 to the rear face gate (bg) of the transistor 903. in this example, the backplane gate (bg) of the transistor 301 is connected to the GND node.
  • the regulation unit 303 has its input node in1 connected to its output node out2, its output node out1 connected to the node GND, and its input node in2 not used (not connected).
  • the operation of the elementary circuit 300 of FIG. 12 is as follows.
  • the voltage applied to the rear-face gate of transistor 903 follows the drain-source voltage of transistor 301, which can vary for example between 0 and 1 V.
  • the threshold voltage of transistor 903 accordingly, the gate-source voltage applied to the two transistors of the mirror decreases to maintain the output current i Q , i.e., the drain current of the transistor 301, substantially the same as the current input ij_ (or proportional to current ij_ if transistors 903 and 301 have different dimensions).
  • the slope of the variation curve of the output current i Q as a function of the drain-source voltage of the transistor 301 can be controlled by varying the channel length (or gate length) of the transistors 301 and 903. for example, the channel length of transistors 903 and 301 is chosen so that this slope is substantially horizontal in a voltage range drain-source of the transistor 301, that is to say so that the current i Q is substantially independent of the drain-source voltage of the transistor 301 in this operating range, so as to obtain an output conductance of the transistor 301 relatively low (compared to an assembly that does not include rear-end gate regulation).
  • FIG. 13 is an electrical diagram illustrating an alternative embodiment of the circuit of FIG. 12.
  • the circuit of FIG. 13 differs from the circuit of FIG. 12 in that, in the circuit of FIG. 13, the rear-face gate (bg) of the transistor 301 is connected not to the GND node but to the drain (d) of the Transistor 903.
  • the regulation unit 303 has its input node in1 connected to its output node out2, and its input node in2 connected to its output node outl.
  • FIGS. 12 and 13 apply in all moderate and low inversion modes of transistors 903 and 301.
  • the drain voltage of transistor 301 controls the back-face gate of transistor 903 so as to decrease the front-end gate voltage common to the two transistors when the drain voltage of the transistor 301 increases, which leads to decrease the output conductance of the transistor 301 relative to a mounting having no rear-end gate regulation.
  • By varying the size, and more particularly the gate length of the transistors it is possible to modify the output conductance and the transconductance of the transistors. There is a gate length for which the transconductance compensates the output conductance. Beyond this grid length, it is possible to obtain a strong negative output resistance.
  • FIG. 14 is a circuit diagram of another example of a voltage amplification circuit comprising an elementary circuit of the type described with reference to FIG.
  • the circuit of FIG. 14 is a differential voltage amplification circuit.
  • the circuit of FIG. 14 differs from the circuit of FIG. 10 essentially in that, in the circuit of FIG. 14, the elementary circuit 300 is of the differential type. More particularly, in the example of FIG. 14, the elementary circuit 300 comprises the same elements as in the example of FIG. 3, and furthermore comprises a transistor 301 'identical or similar to the transistor 301.
  • the source (s) of the transistor 301 ' is connected to the source (s) of the transistor 301 in a common mode node v mc .
  • the common mode node v mc is for example connected to a current source not shown in FIG. 14 supplying the pair of differential transistors.
  • FIG. 14 is a differential voltage amplification circuit.
  • the elementary circuit 300 is of the differential type. More particularly, in the example of FIG. 14, the elementary circuit 300 comprises the same elements as in the example of FIG. 3, and furthermore comprises a transistor 301 'identical or similar to the transistor 301.
  • the regulation unit 303 regulates the potential of the rear-face gate of the transistor 301 as a function of the drain-source voltage of this transistor, and regulates the potential of the back-face gate of the transistor.
  • the regulation unit 303 has not been detailed, and is shown schematically by a block comprising an input connected to the drain node of the transistor 301, monitoring the drain-source voltage of the transistor 301, an input connected to the drain node of transistor 301 ', monitoring the drain-source voltage of transistor 301', an output out connected to the rear-face gate of transistor 301, regulating the potential applied to the back-face gate of transistor 301, and an output out 'connected to the rear face gate of the transistor 301', regulating the potential applied to the rear face gate of the transistor 301 '.
  • the high potentials v i + and low v i of the differential voltage to be amplified are respectively applied to the gate node (g) of the transistor 301 'and to the gate node (g) of the transistor 301.
  • v Q v Q + and low - of the amplified differential voltage output of the circuit are provided respectively at the drain node (d) of the transistor 301 and the drain node (d) of the transistor 301 '.
  • the potentials high v Q + and low v Q - of the amplified differential output voltage of the circuit can be generated by resistors or load transistors not shown in FIG. 14 placed respectively between the drains of transistors 301 and 301 'and a high power supply. As an example, this high power supply is the VDD potential.
  • the elementary circuit 300 has the advantage of not limiting, with respect to circuits of the type described in relation to FIGS. 1 and 2, the range of excursion of the output voltages. in which the proper functioning of the circuit is guaranteed.
  • the transistor 301 has a threshold voltage decreasing linearly as a function of the potential of bias V ⁇ g applied to its rear face grid (bg)
  • the described embodiments are not limited to this particular case.
  • Those skilled in the art will be able to implement the desired operation, and in particular to determine the law f making it possible to obtain an output conductance substantially independent of the drain-source voltage of the transistor 301, in the case where the threshold voltage of the transistor 301 increases when the potential V ⁇ g increases, and / or in the case where the variation of the threshold voltage of the transistor 301 as a function of the potential V ⁇ g is nonlinear.
  • those skilled in the art will be able to adapt the described embodiments to all types of multi-gate transistors, and in particular to transistors having a number of gates greater than two.
  • the described embodiments are not limited to the exemplary embodiment of the control unit 303 described with reference to FIG. 9.
  • the regulation unit 303 can be realized in digital form.
  • the regulation unit 303 may comprise a sampling and digitizing circuit of the drain-source voltage V s of the transistor 301, a digital circuit adapted to determine, as a function of the value of the voltage V ⁇ s measured, using the law f, the potential V ⁇ g for application to the gate rear side of transistor 301, and a digital-analog conversion circuit for applying to the transistor 301 the potential V ⁇ g determined.
  • the law f can be stored in the digital potential determination circuit V g, in the form of an analytical formula, or in the form of a correspondence table.
  • control unit 303 is directly connected to the source and the drain of the transistor 301.
  • control unit can not directly measure the voltage drain-source V ⁇ s transistor 301, but another magnitude representative of the voltage V ⁇ s , and deduce from this magnitude, using the law f, the potential V ⁇ g to be applied to the rear face gate of the transistor 301 (and / or transistor 903).
  • control unit 303 can be shared by several transistors 301. It is then assumed that the different transistors 301 all have substantially the same drain-source voltage V " ds' and the same potential Vg is applied to the gates rear of the different transistors 301.
  • the regulation unit 303 can be connected to the source (s) and the drain (d) of a single transistor 301, but be connected to the rear face grids (bg ) This mode of operation is, for example, well suited to applications in which several identical or similar circuits, for example analogue signal copy or amplification circuits, are connected in parallel.
  • the described embodiments are not limited to the examples of applications described in relation to FIGS. 9 and 10.
  • the proposed elementary circuit 300 can be used in many circuits using MOS transistors operating under saturation to copy or amplify analog signals, for example voltage-voltage amplifiers, voltage-current amplifiers, current-voltage amplifiers or current-current amplifiers.
  • the proposed elementary circuit 300 can be used to make circuits for copying or amplifying differential analog signals.
  • the elementary circuit 300 can be used for other applications than for the amplification and / or the duplication of analog signals.
  • control unit 303 comprises one or two inputs and one or two outputs. More generally, the control unit may have n inj inputs, or n is any integer greater than or equal to 1 and j is an integer from 1 to n, and m outputs outk, where m is any integer greater than or equal to 1 and k is an integer from 1 to m.
  • Each input inj receives a signal representative of the drain-source voltage of a double-gate MOS transistors. Each input inj is for example connected to a drain node of a double gate MOS transistor.
  • the signal provided by each outk output serves to regulate the potential of the backplane gate of a dual gate MOS transistor.
  • Each output outk is for example connected to the rear face gate of a dual gate MOS transistors.
  • the signal provided on each outk output can be determined as follows according to a law fk taking into account at least one of the input signals:
  • out2 f2 (inl, in2, inn)
  • outm fm (inl, in2, inn).
  • the described embodiments are not limited to the aforementioned examples of law determination methods f, based on the acquisition of a beam of curves CQ, C ] , C2, ⁇ , etc., of the type described in relation to FIG. 6, and then on the interpolation, from this beam of curves of a regulation law f of the type illustrated in FIG. 7. More generally, other methods of determining the law can be obtained. can be provided, for example indirect determination methods, for example methods based on maximizing the gain when the transistor is mounted amplifier. By way of example, in the arrangement of FIG. 10, the objective that one seeks to achieve by applying a regulation on the back-face gate of transistor 301 is to maximize the gain in voltage of the amplifier.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

L'invention concerne un circuit électronique (300) comportant: au moins un premier transistor MOS multi-grilles (301) comportant une première grille (g) et une deuxième grille (bg) distincte de la première grille; et une unité de régulation (303) adaptée à mesurer une grandeur représentative de la tension drain-source (Vds) du premier transistor et à appliquer sur la deuxième grille (bg) du premier transistor (301) un potentiel de polarisation (Vbg) fonction de ladite grandeur.

Description

CIRCUIT ELECTRONIQUE ELEMENTAIRE POUR ETAGE D 'AMPLIFICATION OU DE RECOPIE DE SIGNAUX ANALOGIQUES
Domaine
La présente demande concerne le domaine des circuits électroniques de façon générale, et concerne plus particulièrement le domaine des circuits électroniques utilisant des transistors MOS fonctionnant en régime de saturation pour amplifier ou recopier des signaux analogiques.
Exposé de 1 ' art antérieur
De nombreux circuits électroniques, par exemple des amplificateurs de tension ou des miroirs de courant, comprennent au moins un transistor MOS utilisé en régime de saturation pour amplifier ou recopier un signal analogique. Un potentiel représentatif du signal d'entrée à amplifier ou à recopier est généralement appliqué sur la grille ou sur la source du transistor, et un signal de sortie, image du signal d'entrée, est fourni sur un noeud de source ou de drain du transistor.
La figure 1 est un schéma électrique d'un exemple d'un circuit d'amplification de tension comprenant un transistor MOS Tl utilisé en régime de saturation. Dans l'exemple représenté, le transistor Tl est un transistor à canal N dont la source (s) est reliée à un noeud d'application d'un potentiel d'alimentation bas GND, par exemple la masse, et dont le drain (d) est relié à un noeud d'application d'un potentiel d'alimentation haut VDD supérieur au potentiel d'alimentation bas GND par l'intermédiaire d'une charge résistive R, par exemple une résistance ou un transistor MOS polarisé en régime de saturation.
En fonctionnement, une tension d'entrée v-j_ à amplifier
(référencée par rapport au noeud GND dans cet exemple) , est appliquée sur la grille (g) du transistor Tl. Sous réserve que la fréquence du signal v-j_ soit inférieure à la fréquence de coupure du circuit, et que l'amplitude du signal v-j_ reste limitée, le montage de la figure 1 fournit, sur le drain (d) du transistor Tl, une tension de sortie vQ (référencée par rapport au noeud GND dans cet exemple), image amplifiée de la tension v-j_ . En petits signaux, le gain en tension Gv = v0/v-j_ du circuit est égal au produit -Gm*R, Gm étant la transconductance du transistor Tl polarisé en régime de saturation, et R étant la résistance de la charge R. Pour obtenir la fonction d'amplification recherchée, la tension de sortie vQ doit être comprise entre la tension drain- source ^ssa-|- minimale pour assurer le fonctionnement en régime de saturation du transistor Tl, et la tension VDD-V , V étant la tension aux bornes de la charge R.
La figure 2 est un schéma électrique d'un exemple d'un circuit de recopie de courant, comprenant un transistor MOS Tl utilisé en régime de saturation. Dans l'exemple représenté, le transistor Tl est un transistor à canal N dont la source (s) est reliée à un noeud d'application d'un potentiel d'alimentation bas
GND, par exemple la masse. Le circuit de la figure 2 comprend en outre un transistor MOS T2, par exemple identique au transistor Tl . Les transistors Tl et T2 sont montés en miroir de courant, le transistor T2 formant la branche d'entrée du miroir, et le transistor Tl formant la branche de sortie du miroir. La source
(s) du transistor T2 est reliée à la source (s) du transistor Tl, la grille (g) du transistor T2 est reliée à la grille (g) du transistor Tl, et le drain (d) du transistor T2 est relié à la grille (g) du transistor T2. En fonctionnement, un courant d'entrée ij_ à recopier est appliqué sur le drain (d) du transistor d'entrée T2. La grille (g) du transistor T2 s' auto-polarise de façon que le transistor T2 absorbe le courant d'entrée ij_. Le transistor de sortie Tl étant polarisé à la même tension grille-source que le transistor d'entrée T2, le transistor Tl est traversé par un courant de sortie iQ sensiblement identique au courant d'entrée ij_, ou, si les transistors Tl et T2 ont des dimensions différentes, par un courant de sortie iQ proportionnel au courant d'entrée ij_.
Un problème qui se pose dans les circuits du type décrit en relation avec les figures 1 et 2, et, plus généralement, dans tout circuit utilisant un transistor MOS fonctionnant en régime de saturation pour recopier ou amplifier un signal analogique, réside dans le fait que, généralement, la conductance de sortie d'un transistor MOS est relativement élevée, et varie en fonction de la tension drain-source ou tension de sortie du transistor. Il en résulte des performances limitées, notamment en terme de gain pour les circuits d' amplification, ou en terme de précision de la copie pour les circuits de recopie de courant.
Ainsi, il existe un besoin pour un circuit élémentaire se comportant comme un transistor MOS, mais présentant, en régime de saturation, une conductance de sortie relativement faible et sensiblement indépendante de sa tension de sortie.
Pour cela, on a déjà proposé d'utiliser un montage dit cascode, constitué d'une association en série de deux transistors
MOS fonctionnant en régime de saturation, l'un des deux transistors étant monté en grille commune, c'est-à-dire recevant sur sa grille un potentiel de polarisation constant, effectuant une copie de son courant de source sur son drain, et l'autre transistor recevant sur sa grille un potentiel représentatif du signal d'entrée à amplifier ou à recopier. Un inconvénient du montage cascode réside cependant dans le fait qu'il comprend deux transistors en série, les deux transistors devant être maintenus polarisés en régime de saturation pour garantir le bon fonctionnement du circuit. Il en résulte une augmentation de la valeur minimale de la tension de sortie pour laquelle le bon fonctionnement du circuit est garanti, et donc une diminution de la plage d'excursion des signaux de sortie dans laquelle le bon fonctionnement du circuit est garanti. Ceci pose tout particulièrement problème pour des circuits réalisés dans des filières technologiques avancées, dans lesquels la tension d'alimentation VDD est relativement faible, typiquement de l'ordre de 1 à 2 volts, ce qui limite déjà significativement, en valeur haute, la plage d'excursion des signaux de sortie.
Résumé
Ainsi, un mode de réalisation prévoit un circuit électronique comportant : au moins un premier transistor MOS multi-grilles comportant une première grille et une deuxième grille distincte de la première grille ; et une unité de régulation adaptée à mesurer une grandeur représentative de la tension drain-source du premier transistor et à appliquer sur la deuxième grille du premier transistor un potentiel de polarisation fonction de ladite grandeur.
Selon un mode de réalisation, les variations du potentiel de polarisation appliquées par l'unité de régulation en fonction des variations de la tension drain-source du premier transistor suivent une loi choisie pour que, en régime de saturation, la conductance de sortie du premier transistor soit plus faible que lorsqu'un potentiel de polarisation constant est appliqué sur la deuxième grille du premier transistor.
Selon un mode de réalisation, les variations du potentiel de polarisation appliquées par l'unité de régulation en fonction des variations de la tension drain-source du premier transistor suivent une loi choisie pour que, en régime de saturation, la conductance de sortie du premier transistor soit sensiblement indépendante de sa tension drain-source.
Selon un mode de réalisation, le premier transistor comprend une région de formation de canal, une région de source et une région de drain bordant latéralement la région de formation de canal, la première grille étant disposée au-dessus de la région de formation de canal et étant isolée de la région de formation de canal par une couche isolante, et la deuxième grille étant disposée sous la région de formation de canal.
Selon un mode de réalisation, la deuxième grille est isolée de la région de formation de canal par une couche isolante.
Selon un mode de réalisation, le premier transistor est un transistor de type FDSOI .
Selon un mode de réalisation, l'unité de régulation comprend un deuxième transistor MOS dont la grille est reliée au drain du premier transistor, dont le drain est relié à un noeud d'application d'un premier potentiel d'alimentation par une première résistance, et dont la source est reliée à un noeud d'application d'un deuxième potentiel d'alimentation distinct du premier potentiel d'alimentation par une deuxième résistance.
Selon un mode de réalisation, l'unité de régulation comprend des circuits numériques.
Selon un mode de réalisation, le circuit comporte plusieurs premiers transistors MOS multi-grilles comportant chacun une première grille et une deuxième grille distincte de la première grille, dans lequel l'unité de régulation est adaptée à mesurer, pour chaque premier transistor, une grandeur représentative de la tension drain-source du transistor, et à appliquer sur la deuxième grille de chaque premier transistor un potentiel de polarisation fonction d'une ou plusieurs desdites grandeurs.
Selon un mode de réalisation, l'unité de régulation comprend un module de calibration adapté à déterminer la loi des variations à appliquer au potentiel de polarisation en fonction des variations de la tension drain-source du premier transistor, pour que, en régime de saturation, la conductance de sortie du premier transistor soit plus faible que lorsqu'un potentiel de polarisation constant est appliqué sur la deuxième grille du premier transistor.
Selon un mode de réalisation, l'unité de régulation comprend un module de calibration adapté à déterminer la loi des variations à appliquer au potentiel de polarisation en fonction des variations de la tension drain-source du premier transistor, pour que, en régime de saturation, la conductance de sortie du premier transistor soit sensiblement indépendante de sa tension drain-source.
Selon un mode de réalisation, l'unité de régulation est reconfigurable, le module de calibrâtion étant adapté à configurer l'unité de régulation pour appliquer la loi déterminée.
Un autre mode de réalisation prévoit un circuit d'amplification d'un signal analogique comportant au moins un circuit du type susmentionné.
Un autre mode de réalisation prévoit un circuit de recopie d'un courant comportant au moins un circuit du type susmentionné .
Un autre mode de réalisation prévoit un circuit d'amplification ou de recopie d'un signal différentiel comportant au moins un circuit du type susmentionné.
Brève description des dessins
Ces caractéristiques et leurs avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
la figure 1, précédemment décrite, est un schéma électrique d'un exemple d'un circuit d'amplification de tension ;
la figure 2, précédemment décrite, est un schéma électrique d'un exemple d'un circuit de recopie de courant ;
la figure 3 est un schéma électrique simplifié d'un exemple d'un mode de réalisation d'un circuit élémentaire utilisable dans des circuits d'amplification ou de recopie de signaux analogiques ;
la figure 4 est une vue en coupe schématique d'un exemple de réalisation d'un transistor MOS du circuit de la figure 3 ;
les figures 5, 6 et 7 sont des diagrammes illustrant le fonctionnement du transistor MOS de la figure 4 ; la figure 8 est un diagramme illustrant le fonctionnement du circuit élémentaire de la figure 3 ;
les figures 6bis et 8bis sont des diagrammes correspondant respectivement aux figures 6 et 8 et illustrant le fonctionnement du circuit de la figure 3 pour un autre point de fonctionnement du transistor MOS ;
la figure 9 est un schéma électrique d'un exemple de circuit de recopie de courant comportant un circuit élémentaire du type décrit en relation avec la figure 3 ;
la figure 10 est un schéma électrique d'un exemple de circuit d'amplification de tension comportant un circuit élémentaire du type décrit en relation avec la figure 3 ;
la figure 11 est un schéma électrique d'un autre exemple d'un circuit de recopie de courant comportant un circuit élémentaire du type décrit en relation avec la figure 3 ;
la figure 12 est un schéma électrique d'un exemple d' implémentation du circuit de recopie de courant de la figure 11 la figure 13 est un schéma électrique d'un autre exemple d' implémentation du circuit de recopie de courant de la figure 11 ; et
la figure 14 est un schéma électrique d'un autre exemple d'un circuit d'amplification de tension comportant un circuit élémentaire du type décrit en relation avec la figure 3.
Description détaillée
De mêmes éléments ont été désignés par de mêmes références aux différentes figures et, de plus, les diverses figures ne sont pas tracées à l'échelle. Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", "latéral", etc., il est fait référence à l'orientation de la vue en coupe de la figure 4, étant entendu que, dans la pratique, les éléments décrits peuvent être orientés différemment. Sauf précision contraire, les expressions "approximativement", "sensiblement", "environ", "quasiment" et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près. Dans la présente description, on utilise le terme "connecté" pour désigner une liaison électrique directe, sans composant électronique intermédiaire, par exemple au moyen d'une ou plusieurs pistes conductrices, et le terme "couplé" ou le terme "relié", pour désigner soit une liaison électrique directe (signifiant alors "connecté") soit une liaison via un ou plusieurs composants.
La figure 3 est un schéma électrique simplifié d'un exemple d'un mode de réalisation d'un circuit élémentaire 300 utilisable notamment dans des circuits d'amplification ou de recopie de signaux analogiques, ce circuit se comportant comme un transistor MOS, mais présentant, en régime de saturation, une conductance de sortie relativement faible et sensiblement indépendante de sa tension de sortie.
Le circuit 300 comprend un transistor MOS 301. Dans l'exemple représenté, le transistor 301 est un transistor à canal N dont la source (s) est destinée à être reliée à un noeud d'application d'un potentiel d'alimentation bas GND, par exemple la masse (par exemple un potentiel égal à 0 V) , et dont le drain (d) est destiné à être relié à un noeud d'application d'un potentiel d'alimentation haut VDD supérieur au potentiel d'alimentation bas GND, par exemple par l'intermédiaire d'une charge résistive non représentée.
Selon un aspect d'un mode de réalisation, le transistor 301 est un transistor double-grille, c'est-à-dire qu'il comporte une région de formation de canal (c) (figure 4) bordée latéralement d'une part par une région de source (s) et d'autre part par un région de drain (d) , et qu'il comporte en outre une première grille de commande (g) ou grille de face avant, disposée au-dessus de la région de formation de canal et isolée de la région de formation de canal par une couche isolante, et une deuxième grille de commande (bg) ou grille de face arrière, disposée sous la région de formation de canal. Dans un tel transistor, le courant circulant entre le drain (d) et la source (s) du transistor est fonction non seulement du potentiel appliqué sur la grille de face avant (g) du transistor, mais aussi du potentiel appliqué sur sa grille de face arrière (bg) . En particulier, la tension de seuil du transistor, c'est-à-dire la tension minimale à appliquer entre la grille de face avant (g) et la source (s) du transistor pour rendre le transistor passant, dépend du potentiel appliqué sur la grille de face arrière (bg) du transistor.
Le circuit 300 comprend une unité de régulation 303 adaptée à mesurer une grandeur représentative de la tension drain- source du transistor 301, et à appliquer sur la grille de face arrière (bg) du transistor 301 un potentiel de polarisation (référencé par rapport au noeud GND dans cet exemple) fonction de la grandeur mesurée. Dans l'exemple représenté, l'unité de régulation 303 est connectée à la source (s) et au drain (d) du transistor 301, ainsi qu'à la grille de face arrière (bg) du transistor 301, et est adaptée à mesurer la tension drain-source du transistor 301, et à appliquer sur la grille de face arrière (bg) du transistor 301 un potentiel de polarisation fonction de la tension drain-source mesurée.
La figure 4 est une vue en coupe schématique d'un exemple de réalisation du transistor MOS 301 du circuit de la figure 3. Dans cet exemple, le transistor 301 est un transistor de type SOI
(de l'anglais "Semiconductor On Insulator" - semiconducteur sur isolant) . Le transistor 301 est réalisé dans et sur une structure de type semiconducteur sur isolant comportant un empilement vertical d'un substrat de support semiconducteur 401 revêtu d'une couche 403 d'un matériau isolant, la couche 403 étant elle-même revêtue d'une couche semiconductrice 405. La face inférieure de la couche semiconductrice 405 est en contact avec la face supérieure de la couche isolante 403, et la face inférieure de la couche isolante 403 est en contact avec la face supérieure du substrat de support 401. Le transistor 301 est délimité latéralement par des tranchées d'isolement 407, par exemple remplies d'oxyde, s'étendant sensiblement verticalement depuis la face supérieure de la couche semiconductrice 405, traversant la couche semiconductrice 405 et la couche isolante 403, et se prolongeant dans le substrat de support 401, par exemple jusqu'à la face inférieure du substrat 401.
Le transistor 301 comprend, dans la couche semiconductrice 405, à l'intérieur de la région délimitée par les tranchées 407, une région de formation de canal (c) , ainsi qu'une région de source (s) et une région de drain (d) bordant latéralement la région de formation de canal (c) . Dans cet exemple, les régions de source (s) et de drain (d) et la région de formation de canal (c) s'étendent sur toute l'épaisseur de la couche 405. La région de formation de canal (c) est de type de conductivité opposé à celui des régions de source (s) et de drain (d) . A titre d'exemple, pour un transistor à canal N, la région de formation de canal (c) est dopée de type N, et les régions de source (s) et de drain (d) sont dopées de type P. Le substrat de support 401 peut être de même type de conductivité que la région de formation de canal (c) , ou de type de conductivité opposé.
Le transistor 301 comprend, au-dessus de la région de formation de canal (c) , une grille de commande (g) isolée de la région de formation de canal (c) par une couche isolante 409, par exemple une couche d'oxyde. La grille (g) correspond à la grille de face avant du transistor 301. La face inférieure de la grille (g) est en contact avec la face supérieure de la couche isolante 409, la face inférieure de la couche isolante 409 étant en contact avec la face supérieure de la région de formation de canal (c) .
Dans cet exemple, la grille de face arrière (bg) du transistor 301 est formée par la région de substrat 401 disposée sous la région de formation de canal (c) . Ainsi, la grille de face arrière (bg) est isolée de la région de formation de canal (c) par la couche 403.
Dans un mode de réalisation préféré, le transistor 301 est un transistor de type FDSOI, c'est-à-dire un transistor SOI dans lequel la région de formation de canal (c) est entièrement déplétée en l'absence de polarisation du transistor. En effet, dans un transistor FDSOI, les variations du potentiel de commande appliqué sur la grille de face arrière (bg) du transistor provoquent des variations significatives de la tension de seuil du transistor, et donc du courant circulant dans le transistor lorsque ce dernier conduit. Il en résulte, comme cela ressortira plus clairement de la suite de la description, que les transistors FDSOI sont particulièrement adaptés à la réalisation du circuit 300 de la figure 3. Plus particulièrement, les diagrammes illustratifs des figures 5, 6, 7 et 8, qui vont être décrits ci- après, sont tracés pour un transistor 301 du type généralement désigné dans la technique par le sigle UTBB-FDSOI (de l'anglais "Ultra Thin Body and Box Fully Depleted Silicon On Insulator" - transistor FDSOI à régions de corps et d'oxyde enterré ultra minces), de longueur de grille de l'ordre de 28 nm.
Les modes de réalisation décrits ne se limitent toutefois pas au cas où le transistor 301 est de type SOI ou FDSOI. Plus généralement, les modes de réalisation décrits s'appliquent à tous types de transistors MOS à deux grilles de commande disposées respectivement du côté de la face avant et du côté de la face arrière de la région de formation de canal du transistor. A titre d'exemple, les modes de réalisation décrits sont compatibles avec un transistor MOS 301 de type "bulk", comportant une région de corps semiconductrice disposée sous la région de formation de canal, dont la face supérieure est en contact avec la face inférieure de la région de formation de canal. Dans ce cas, la grille de face arrière est constituée par la région de corps du transistor, et n'est pas isolée de la région de formation de canal.
La figure 5 est un diagramme représentant une courbe C Q illustrant l'évolution du courant drain-source I^s (en microampères, en ordonnée) du transistor 301, en fonction de sa tension drain-source V^S (en volts, en abscisse) . La courbe CQ correspond au cas où le potentiel V^g appliqué sur la grille de face arrière (bg) du transistor 301 est nul (c'est-à-dire sensiblement égal au potentiel du noeud GND) . De plus, la courbe CQ est tracée pour une tension VgS entre la grille de face avant (g) et la source (s) du transistor 301 constante et supérieure à la tension de seuil du transistor (c'est-à-dire que le transistor 301 est polarisé en régime de saturation) .
Comme cela apparaît sur la figure 5, le courant drain- source croît de façon continue de 0 à environ 1 μΑ pour une tension V^s croissant de 0 à environ 1 V. La croissance de la courbe CQ est non linéaire, ce qui montre bien que la conductance de sortie du transistor 301 est dépendante de la tension de sortie V^s du transistor. On observe en outre que la pente de la courbe CQ augmente avec la tension de sortie V^s, ce qui montre que la conductance de sortie du transistor 301 se dégrade (augmente) lorsque la tension de sortie V^s augmente.
La figure 6 est un diagramme représentant, comme en figure 5, l'évolution du courant drain-source (en microampères, en ordonnée) du transistor 301, en fonction de la tension drain-source V^s (en volts, en abscisse) , de ce transistor. Sur la figure 6, ont été représentées la courbe CQ du diagramme de la figure 5, ainsi que des courbes C]_, C2 , C3 , C4 , C5 , Cg, C7 , Cg, C9 et C]_ Q représentant l' évolution du courant 1^5 en fonction de la tension V^s dans les mêmes conditions de polarisation de la grille de face avant (g) que dans le cas de la courbe CQ, mais avec des potentiels V^g différents appliqués sur la grille de face arrière (bg) du transistor 301. Dans l'exemple représenté, les courbes C]_, C2 , C3 , C4 , C5 , Cg, C7 , Cg, C9 et C]_ Q correspondent respectivement à des potentiels V^g de 0,1 V, 0,2 V, 0,3 V, 0,4 V, 0,5 V, 0,6 V, 0,7 V, 0,8 V, 0,9 V et 1 V.
Comme cela apparaît sur la figure 6, quel que soit le potentiel de polarisation V^g appliqué sur la grille de face arrière du transistor, le courant drain-source croît de façon continue, mais non linéaire, pour une tension V^s croissant de 0 V à environ 1 V, avec une pente augmentant lorsque la tension de sortie V^s augmente. De plus, dans cet exemple, pour une tension V"ds donnée, le courant drain-source est d'autant plus élevé que le potentiel V^g est élevé. En effet, on a considéré dans cet exemple un transistor 301 dans lequel une augmentation du potentiel de polarisation appliqué sur la grille de face arrière (bg) du transistor se traduit par une diminution de la tension de seuil du transistor, et donc par une augmentation du courant traversant le transistor pour une tension grille-source donnée supérieure à la tension de seuil du transistor. Dans cet exemple, la variation de la tension de seuil du transistor 301 en fonction du potentiel de polarisation appliqué sur la grille de face arrière (bg) du transistor est sensiblement linéaire.
L'unité de régulation 303 du circuit de la figure 1 est configurée pour ajuster automatiquement le potentiel V^g appliqué sur la grille de face arrière (bg) du transistor 301 en fonction de la tension V^s ou d'une grandeur représentative de la tension V"ds' de façon que, pour une tension grille-source VgS donnée, le courant de drain du transistor 301 soit sensiblement constant dans une plage de tensions V^s dans laquelle le transistor fonctionne en régime de saturation. Ceci permet d'obtenir une conductance de sortie (rapport entre la variation résultante du courant et la variation correspondante de la tension V^s) particulièrement faible, et en particulier significativement plus faible que si le transistor 301 était utilisé seul (sans l'unité de régulation 303) .
Pour déterminer la loi f de variation du potentiel V^g en fonction de la tension de sortie V^s, permettant d'obtenir un courant de drain sensiblement indépendant de la tension de sortie V^s, on peut utiliser un diagramme du type représenté en figure 6, et déterminer les couples de tension V^s et de potentiel V]3g pour lesquels le courant I^s reste égal à une valeur cible constante Ids-targ- La valeur cible Ids-targ Peut être choisie en fonction de la tension grille-source VgS pour laquelle le diagramme a été tracé. La loi f de variation du potentiel V^g en fonction de la tension de sortie V^s peut être approximée par interpolation, par exemple par interpolation linéaire, à partir des couples de valeurs déterminés.
La figure 7 est un diagramme représentant la loi Vkg=f ( ^s) obtenue à partir des courbes du diagramme de la figure 6 pour une valeur cible Ids-targ du courant I^s égale à 0,5 μΑ. Le potentiel V^g et la tension V^g sont représentés, en volts, respectivement sur l'axe des ordonnées et sur l'axe des abscisses. Comme cela apparaît sur la figure 7, la loi f est une loi quasi- linéaire décroissante. Plus particulièrement, dans l'exemple représenté, le potentiel V^g à appliquer sur la grille de face arrière (bg) du transistor 301 pour maintenir un courant drain- source sensiblement constant décroît quasi-linéairement depuis une valeur haute environ égale à 0,9 V pour une tension V^g de l'ordre de 0,2 V, jusqu'à une valeur basse sensiblement nulle pour une tension V^g de l'ordre de 0,75 V.
La figure 8 est un diagramme illustrant le comportement du circuit 300 de la figure 3 lorsque l'unité de régulation 303 applique sur la grille de face arrière (bg) du transistor 301 un potentiel V^g variant en fonction de la tension de sortie V^g du transistor 301 selon la loi f représentée en figure 7. Plus particulièrement, la figure 8 comprend une courbe Creg représentant l'évolution du courant drain-source I^s (en microampères, en ordonnées) du transistor 301, en fonction de la tension drain-source V^g (en volts, en abscisse) , du transistor. La courbe Creg est tracée pour une tension grille-source VgS constante égale à la tension grille-source VgS appliquée pour le tracé des diagrammes des figures 5 et 6 et pour la détermination de la loi f représentée en figure 7. A titre de comparaison, le diagramme de la figure 8 comprend en outre la même courbe C Q que les diagrammes des figures 6 et 7, représentant l'évolution du courant I^s en fonction de la tension V^g lorsqu'un potentiel V^g nul est appliqué sur la grille de face arrière (bg) du transistor 301. De plus, le diagramme de la figure 8 comprend une droite horizontale d'équation Ids^ds-targ' représentant la valeur cible du courant utilisée pour déterminer la loi f à partir du diagramme de la figure 6.
Comme cela apparaît la figure 8, après une courte période de croissance (pendant laquelle le transistor 301 fonctionne en régime ohmique) , depuis une valeur de courant nulle pour une tension V^s nulle, jusqu'à une valeur de courant ¾s = ¾s-targ Pour une tension V^s de l'ordre de 0,2 V, la courbe Creg se stabilise à une valeur de courant sensiblement constante, de l'ordre de Ids-targ' sur une pla<3e de tensions V^s allant de 0,2 à 1 V. Ainsi, on a bien une conductance de sortie sensiblement indépendante de la tension ^s, et de valeur inférieure à celle du transistor 301 seul, sur la plage des tensions V^s allant de 0,2 à 1 V. Bien entendu, en pratique, une fois la loi f déterminée et appliquée de façon automatique par l'unité de régulation 303, la tension grille-source VgS appliquée au transistor 301 peut prendre des valeurs différentes de la valeur utilisée pour déterminer la loi f, par exemple des valeurs représentatives d'un signal d'entrée à amplifier ou à recopier au moyen du transistor 301, et le courant drain-source circulant dans le transistor peut prendre une valeur différente du courant cible Ids-targ choisi pour définir la loi f.
La loi f peut être déterminée à la conception du circuit élémentaire 300, par exemple au moyen d'un diagramme du type représenté en figure 6, ce diagramme pouvant être obtenu par simulation ou par mesure, et pouvant comprendre un nombre de courbes Cj_ (correspondant à des potentiels V^g distincts, avec i entier allant de 1 à 10 dans l'exemple de la figure 6) différent de celui de la figure 6. La loi f peut être implémentée de façon fixe dans l'unité de régulation 303, par exemple au moyen de circuits analogiques et/ou au moyen de circuits numériques. A titre de variante, la loi f peut être implémentée de façon reconfigurable dans l'unité de régulation 303, par exemple au moyen de circuits analogiques et/ou au moyen de circuits numériques. A titre d'exemple, l'unité de régulation 303 peut comprendre un module de calibration, non représenté, adapté à déterminer la loi f à appliquer pour que le transistor 301 présente une conductance de sortie sensiblement indépendante de sa tension drain-source, et à reconfigurer l'unité de régulation 303 pour appliquer la loi f déterminée. Le module de calibration est par exemple relié aux noeuds de source (s) et de drain (d) et à la grille de face arrière (bg) du transistor 301, ainsi qu'à la grille de face avant (g) du transistor 301 (par une liaison non représentée sur la figure 3) . Lors de phases de calibration, le module de calibration est par exemple adapté à acquérir une série de courbes Cj_ du type représenté en figure 6, puis, à partir de ces courbes, à déterminer la loi f de variation du potentiel V^g en fonction de la tension ^s, permettant d'obtenir une conductance de sortie sensiblement indépendante de la tension V^s dans une plage souhaitée d'excursion de la tension V^s . Pour acquérir les courbes Cj_, le module de calibration peut notamment être adapté à faire varier la tension drain-source V^s appliquée au transistor 301, et à mesurer le courant drain-source circulant dans le transistor 301. La détermination de la loi f peut être réalisée au moyen d'une unité de traitement numérique (non représentée). La prévision d'une unité de régulation 303 reconfigurable et d'un module de calibration a pour avantage de permettre d'ajuster la loi f en cas de dérive éventuelle, liée par exemple à des variations de température, au vieillissement du transistor 301, ou à tout autre facteur de dérive, par exemple une dérive d'une tension de polarisation du transistor.
La figure 6bis est un diagramme représentant à titre illustratif des courbes C0 ' , Ci', C2 ' , C3 ' , C4 ' , C5 ' , Cg', C7 ' , Cg ' , Cg', Cio' similaires aux courbes CQ , CI, C2, C3 , C4 , C5 , Cg, C7 , Cg, C 9 , C1 0 de la figure 6 mais pour une température de fonctionnement différente du transistor 301, et/ou pour un état de vieillissement différent du transistor, et/ou pour une tension de polarisation différente appliquée sur la grille de face avant du transistor 301. Comme cela apparaît sur la figure 6bis, les courbes C0 ' , Ci', C2 ' , C3 ' , C4 ' , C5 ' , C6', C7 ' , C8 ' , Cg', C10' représentatives de l'évolution du courant en fonction de la tension ν^3 pour différentes valeurs du potentiel V^g n'ont plus tout à fait la même forme que les courbes CQ, C]_, C2 , C3 , C4 , C5 , Cg, C7 , Cg, Cg, C]_ Q de l'exemple de la figure 6 . Lors d'une phase de calibration, la loi f peut être mise à jour à partir de ces nouvelles courbes. La valeur cible Ids-targ' du courant I^s utilisée pour déterminer la nouvelle loi f peut être la même que lors de la calibration initiale, ou, comme représenté en figure 6bis, une valeur cible différente. Dans l'exemple représenté, la valeur Ids-targ' est de l'ordre de 1 μΑ. La nouvelle loi f (non représentée) obtenue à partir des courbes de la figure 6bis et pour une valeur cible Ids-targ' de l'ordre de 1 μΑ est, comme dans l'exemple de la figure 7, sensiblement linéaire.
La figure 8bis est un diagramme reprenant, en trait plein, les courbes CQ, Creg et Ids-targ de ^a figure 8, et comprenant en outre des courbes correspondantes CQ ' , Creg' et Ids- targ'' en trait interrompu, illustrant le comportement du circuit 300 de la figure 3 lorsque l'unité de régulation 303 applique sur la grille de face arrière (bg) du transistor 301 un potentiel V^g variant en fonction de la tension de sortie "ds du transistor selon la nouvelle loi f déterminée à partir des courbes de la figures 6bis. Comme cela apparaît sur la figure 8bis, après une courte période de croissance (pendant laquelle le transistor 301 fonctionne en régime ohmique) , depuis une valeur de courant Ids nulle pour une tension v"ds nulle, jusqu'à une valeur de courant Ids = ^ds-targ' P°ur une tension "ds de l'ordre de 0,3 V, la courbe Creg' se stabilise à une valeur de courant Ids sensiblement constante, de l'ordre de Ids-targ'' sur une pla<3e de tensions "ds allant de 0,3 à 1 V.
La figure 9 est un schéma électrique d'un circuit de recopie de courant comportant un circuit élémentaire 300 du type décrit ci-dessus. La figure 9 détaille notamment un exemple de réalisation analogique de l'unité de régulation 303 du circuit élémentaire 300.
L'unité de régulation 303 comprend un transistor MOS 901, par exemple, mais non nécessairement, de même type de conductivité que le transistor 301, c'est-à-dire à canal N dans l'exemple représenté. Dans cet exemple, le transistor 901 est un transistor double-grille de même nature que le transistor 301. A titre d'exemple, le transistor 901 est identique au transistor 301 (aux dispersions de fabrication près) . A titre de variante, le transistor 901 peut être différent du transistor 301. Par exemple, le transistor 901 peut être un transistor simple grille (c'est-à-dire ne comportant pas de grille de face arrière). A titre de variante, le transistor 901 peut être de type de conductivité opposé au transistor 301 (c'est-à-dire à canal P dans cet exemple), et/ou avoir une géométrie différente de celle du transistor 301. L'unité de régulation 303 comprend en outre une résistance RI reliant le drain (d) du transistor 901 au noeud VDD, et une résistance R2 reliant la source (s) du transistor 901 au noeud GND. La grille de face avant (g) du transistor 901 est reliée au drain (d) du transistor 301. Dans cet exemple, la grille de face arrière (bg) du transistor 901 est reliée au noeud GND, c'est-à-dire que le transistor 901 est utilisé comme un transistor simple grille. Par ailleurs, le drain (d) du transistor 901 est relié à la grille de face arrière (bg) du transistor 301.
Le fonctionnement du circuit élémentaire 300 de la figure 9 est le suivant. La tension drain-source V^s du transistor 301 est reportée entre la grille de face avant et la source du transistor 901. Ainsi, le courant traversant le transistor 901 dépend de la valeur de la tension drain-source V^s du transistor
301. Ce courant entraine la croissance du potentiel de source du transistor 901 du fait de la chute de tension aux bornes de la résistance R2. Ceci limite la croissance du courant traversant le transistor 901. On peut montrer que si le produit de la transconductance gm du transistor 901 par la valeur de la résistance R2 est grand devant 1, alors le courant drain-source du transistor 901 varie sensiblement linéairement en fonction de la tension drain-source V^s du transistor 301. Il en résulte que le potentiel du noeud de drain (d) du transistor 901 varie sensiblement linéairement en fonction de la tension drain-source ds du transistor 301. Le noeud de drain (d) du transistor 901 étant connecté à la grille de face arrière (bg) du transistor 301, le potentiel V^g appliqué sur la grille de face arrière (bg) du transistor 301 (référencé par rapport au noeud GND) varie sensiblement linéairement en fonction de la tension drain-source V^s du transistor 301. Plus particulièrement, la loi de variation du potentiel V^g du transistor 301 en fonction de la tension V^s du transistor 301 est une loi linéaire décroissante dont l'ordonnée à l'origine et la pente dépendent des valeurs des résistances RI et R2. Les résistances RI et R2 sont par exemple choisies pour obtenir une loi f du type représenté sur le diagramme de la figure 7. A titre de variante, les résistances RI et R2 peuvent être remplacées par des résistances ou des transistors programmables, ce qui permet de rendre l'unité de régulation 303 reconfigurable.
Le circuit de recopie de courant de la figure 9 comprend en outre un transistor MOS 903 de même type de conductivité que le transistor 301, c'est-à-dire à canal N dans l'exemple représenté. Dans cet exemple, le transistor 903 est un transistor double-grille de même nature que le transistor 301. Le transistor 903 est par exemple identique au transistor 301 (aux dispersions de fabrication près) . A titre de variante, le transistor 903 est un transistor de même longueur de grille et de même épaisseur d'isolant de grille que le transistor 301, mais de largeur de grille différente.
Les transistors 903 et 301 sont montés en miroir de courant. Le transistor 903 forme la branche d'entrée du miroir de courant et le transistor 301 forme la branche de sortie du miroir de courant. Plus particulièrement, la source (s) du transistor 903 est connectée à la source (s) du transistor 301, la grille de face avant (g) du transistor 903 est connectée à la grille de face avant (g) du transistor 301, et le drain (d) du transistor 903 est connecté à la grille de face avant (g) du transistor 903. Dans cet exemple, les sources (s) des transistors 903 et 301 sont connectées au noeud GND, et le drain (d) du transistor 903 est relié au noeud VDD par l'intermédiaire d'une source de courant 905 délivrant le courant ij_ à recopier. De plus, dans cet exemple, la grille de face arrière (bg) du transistor 903 est reliée au noeud GND.
Le fonctionnement du circuit de la figure 9 est le suivant. Lorsqu'un courant drain-source i-j_ est appliqué au transistor 903, par exemple par la source de courant 905, la grille de face avant (g) du transistor 903 s' auto-polarise de façon que le transistor 903 absorbe le courant ij_. Le transistor de sortie 301 étant polarisé à la même tension grille-source que le transistor d'entrée 903, le transistor 301 est traversé par un courant de sortie iQ sensiblement identique au courant d'entrée ij_ (ou proportionnel au courant ij_ si les transistors 903 et 301 ont des dimensions différentes) . Dans cet exemple, le noeud de drain (d) du transistor 301 constitue un noeud de sortie du circuit de recopie de courant. L'unité de régulation 303 permet que la conductance de sortie du transistor 301 soit relativement faible et soit sensiblement indépendante de la tension drain-source de ce transistor, c'est-à-dire de la tension de sortie du circuit. II en résulte que le circuit de la figure 9 permet de réaliser une recopie de grande précision du courant d'entrée ij_.
La figure 10 est un schéma électrique d'un circuit d'amplification de tension comportant un circuit élémentaire 300 du type décrit en relation avec la figure 3.
Le circuit élémentaire 300 du circuit de la figure 10 est identique au circuit élémentaire 300 du circuit de la figure 9. Dans le circuit de la figure 10, la source (s) du transistor 301 est reliée au noeud GND. A titre de variante, la source (s) du transistor 301 peut être reliée à un noeud d'application d'un potentiel de référence distinct du potentiel GND. Par exemple, la source (s) peut être reliée au noeud GND par l'intermédiaire d'une résistance (non représentée) . Le circuit de la figure 10 comprend en outre une charge résistive R, par exemple une résistance ou un ou plusieurs transistors MOS, ou encore un ou plusieurs circuits 300 du type décrit en relation avec la figure 3, reliant le drain (d) du transistor 301 au noeud VDD.
Le fonctionnement du circuit de la figure 10 est le suivant. Lorsqu'une tension d'entrée v-j_ à amplifier (référencée par rapport au noeud GND dans cet exemple) est appliquée sur la grille de face avant (g) du transistor 301, le circuit de la figure 10 fournit, sur le noeud de drain (d) du transistor 301, une tension de sortie vQ (également référencée par rapport au noeud GND dans cet exemple) image amplifiée de la tension v-j_ . En petits signaux, le gain en tension Gv = v0/v-j_ du circuit est de l'ordre de ~Gm*Rou-|-, Gm étant la transconductance du transistor 301, et Rout étant la résistance équivalente entre la résistance de la charge R et la résistance R^s de sortie du transistor 301, placées en parallèle dans le montage équivalent petits signaux. La résistance R^s de sortie du transistor 301 est égale à l'inverse de sa conductance de sortie (Rds=l/%ls) · En supposant R grand devant Rds, ^e gain en tension du circuit peut être approximé par Gv=-Gm*Rds=-Gm/gds . L'unité de régulation 303 permet que la conductance de sortie du transistor 301 soit relativement faible et sensiblement indépendante de la tension drain-source de ce transistor, c'est-à-dire de la tension de sortie du circuit. Il en résulte que le circuit de la figure 10 permet de réaliser une amplification fidèle de la tension d'entrée v-j_, avec un gain en tension élevé du fait de la diminution de la conductance de sortie du montage .
La figure 11 est un schéma électrique d'un autre exemple de circuit de recopie de courant comportant un circuit élémentaire 300 du type décrit ci-dessus. Le circuit de la figure 11 diffère du circuit de la figure 9 principalement en ce que, dans l'exemple de la figure 11, l'unité de régulation 303 du circuit 300 régule non seulement le potentiel de la grille de face arrière du transistor 301, mais régule en outre le potentiel de la grille de face arrière du transistor 903. De plus, pour réaliser la régulation, l'unité 303 peut tenir compte non seulement de la tension drain-source du transistor 301, mais aussi de la tension drain-source du transistor 903. Ceci permet d'améliorer encore la précision de recopie du courant ij_ et donc d'obtenir une conductance de sortie particulièrement faible. Sur la figure 11, l'unité de régulation 303 n'a pas été détaillée, et est schématisée par un bloc comportant une entrée inl reliée au noeud de drain du transistor 301, monitorant ou surveillant la tension drain-source du transistor 301, une entrée in2 reliée au noeud de drain du transistor 903, monitorant ou surveillant la tension drain-source du transistor 903, une sortie outl reliée à la grille de face arrière du transistor 301, régulant le potentiel appliqué sur la grille de face arrière du transistor 301, et une sortie out2 reliée à la grille de face arrière du transistor 903, régulant le potentiel appliqué sur la grille de face arrière du transistor 903. A titre d'exemple (non limitatif), les sorties outl et out2 de l'unité de régulation peuvent être confondues, c'est-à-dire que le même potentiel peut être appliqué sur la grille de face arrière du transistor 301 et sur la grille de face arrière du transistor 903. A titre de variante, seul le potentiel de la grille de face arrière du transistor 903 peut être régulé par l'unité de régulation 303. Les potentiels appliqués sur les grilles de face arrière des transistors 301 et 903 peuvent être définis par une même loi f tenant compte des signaux inl et in2 (outl=out2=f (inl, in2) ) , ou par une même loi f tenant compte uniquement du signal inl pour le transistor 301 et uniquement du signal in2 pour le transistor 903 (outl=f(inl) et out2=f (in2) ) , ou par des lois fl et f2 distinctes tenant compte respectivement du signal inl pour le transistor 301 et du signal in2 pour le transistor 903 (outl=fl (inl) et out2=f2 (in2) ) , ou par des lois fl et f2 distinctes tenant compte chacune des signaux inl et in2 (outl=f1 (inl, in2) et out2=f2 (inl, in2) ) . A titre de variante, seul le potentiel appliqué sur la grille de face arrière du transistor 301 est régulé, par une loi f tenant compte du seul signal inl (outl=f (inl) ) , ou par une loi f tenant compte des signaux inl et in2 (outl=f (inl, in2) ) . Dans une autre variante, seul le potentiel appliqué sur la grille de face arrière du transistor 903 est régulé, par une loi f tenant compte du seul signal inl (outl=f (inl) ) , ou par une loi f tenant compte des signaux inl et in2 (out2=f (inl, in2) ) . La figure 12 est un schéma électrique d'un exemple d' implémentation du circuit de la figure 11. La figure 11 détaille notamment un exemple d' implémentation analogique de l'unité de régulation 303 du circuit élémentaire 300.
Dans cet exemple, l'unité de régulation 303 (non référencée sur la figure 12) est réalisée par un simple fil (ou piste conductrice) connectant le drain du transistor 301 à la grille de face arrière (bg) du transistor 903. De plus, dans cet exemple, la grille de face arrière (bg) du transistor 301 est connectée au noeud GND. Autrement dit, dans l'exemple de la figure 12, en reprenant les notations de la figure 11, l'unité de régulation 303 a son noeud d'entrée inl connecté à son noeud de sortie out2, son noeud de sortie outl connecté au noeud GND, et son noeud d'entrée in2 non utilisé (non connecté).
Le fonctionnement du circuit élémentaire 300 de la figure 12 est le suivant. La tension appliquée sur la grille de face arrière du transistor 903 suit la tension drain-source du transistor 301 qui peut varier par exemple entre 0 et 1 V. Lorsque la tension drain-source du transistor 301 augmente, la tension de seuil du transistor 903 diminue en conséquence, d'où il résulte que la tension grille-source appliquée aux deux transistors du miroir diminue pour maintenir le courant de sortie iQ, c'est-à- dire le courant de drain du transistor 301, sensiblement identique au courant d'entrée ij_ (ou proportionnel au courant ij_ si les transistors 903 et 301 ont des dimensions différentes) .
La pente de la courbe de variation du courant de sortie iQ en fonction de la tension drain-source du transistor 301 peut être contrôlée en jouant sur la longueur de canal (ou longueur de grille) des transistors 301 et 903. A titre d'exemple, la longueur de canal des transistors 903 et 301 est choisie pour que cette pente soit sensiblement horizontale dans une plage de tensions drain-source du transistor 301, c'est-à-dire de façon que le courant iQ soit sensiblement indépendant de la tension drain- source du transistor 301 dans cette plage de fonctionnement, de façon à obtenir une conductance de sortie du transistor 301 relativement faible (par rapport à un montage ne comportant pas de régulation de grille de face arrière) .
La figure 13 est un schéma électrique illustrant une variante de réalisation du circuit de la figure 12.
Le circuit de la figure 13 diffère du circuit de la figure 12 en ce que, dans le circuit de la figure 13, la grille de face arrière (bg) du transistor 301 est connectée non pas au noeud GND mais au drain (d) du transistor 903. Autrement dit, dans cet exemple, en reprenant les notations de la figure 11, l'unité de régulation 303 a son noeud d'entrée inl connecté à son noeud de sortie out2, et son noeud d'entrée in2 connectée à son noeud de sortie outl.
Dans la variante de la figure 13, le montage des deux transistors 903 et 301 est symétrique, de sorte que les deux transistors se comportent de la même manière.
Les exemples d' implémentation des figures 12 et 13 s'appliquent dans tous les modes d'inversion modérée et faible des transistors 903 et 301. La tension de drain du transistor 301 contrôle la grille de face arrière du transistor 903 de façon à diminuer la tension de grille de face avant commune aux deux transistors lorsque la tension de drain du transistor 301 augmente, ce qui conduit à diminuer la conductance de sortie du transistor 301 par rapport à un montage ne comportant pas de régulation de grille de face arrière. En jouant sur la taille, et plus particulièrement sur la longueur de grille des transistors, il est possible de modifier la conductance de sortie et la transconductance des transistors. Il existe une longueur de grille pour laquelle la transconductance compense la conductance de sortie. Au-delà de cette longueur de grille, on peut obtenir une forte résistance négative de sortie. La figure 14 est un schéma électrique d'un autre exemple d'un circuit d'amplification de tension comportant un circuit élémentaire du type décrit en relation avec la figure 3.
Le circuit de la figure 14 est un circuit d'amplification de tension différentiel. Le circuit de la figure 14 diffère du circuit de la figure 10 essentiellement en ce que, dans le circuit de la figure 14, le circuit élémentaire 300 est de type différentiel. Plus particulièrement, dans l'exemple de la figure 14, le circuit élémentaire 300 comprend les mêmes éléments que dans l'exemple de la figure 3, et comprend en outre un transistor 301' identique ou similaire au transistor 301. La source (s) du transistor 301' est reliée à la source (s) du transistor 301 en un noeud de mode commun vmc. Le noeud de mode commun vmc est par exemple relié à une source de courant non représentée sur la figure 14 alimentant la paire de transistors différentielle. Dans l'exemple de la figure 14, l'unité de régulation 303 régule le potentiel de la grille de face arrière du transistor 301 en fonction de la tension drain-source de ce transistor, et régule le potentiel de la grille de face arrière du transistor 301' en fonction de la tension drain-source de ce transistor. Sur la figure 14, l'unité de régulation 303 n'a pas été détaillée, et est schématisée par un bloc comportant une entrée in reliée au noeud de drain du transistor 301, monitorant la tension drain-source du transistor 301, une entrée in' reliée au noeud de drain du transistor 301', monitorant la tension drain- source du transistor 301', une sortie out reliée à la grille de face arrière du transistor 301, régulant le potentiel appliqué sur la grille de face arrière du transistor 301, et une sortie out' reliée à la grille de face arrière du transistor 301', régulant le potentiel appliqué sur la grille de face arrière du transistor 301'. Plus généralement, les potentiels appliqués sur les grilles de face arrière des transistors 301 et 301' peuvent être définis par une même loi f tenant compte des signaux in et in' (out=out ' =f (in, in ' ) ) , ou par une même loi f tenant compte uniquement du signal in pour le transistor 301 et uniquement du signal in' pour le transistor 301' (out=f(in) et out ' =f (in ' ) ) , ou par des lois f et f distinctes tenant compte respectivement du signal in pour le transistor 301 et du signal in' pour le transistor 301' (out=f (in) et out'=f (in')), ou par des lois f et f distinctes tenant compte chacune des signaux in et in' (out=f (in, in ' ) et out ' =f ' (in, in ' ) ) .
Les potentiels haut v-j_+ et bas v-j_- de la tension différentielle à amplifier sont appliqués respectivement sur le noeud de grille (g) du transistor 301' et sur le noeud de grille (g) du transistor 301. Les potentiels haut vQ+ et bas vQ- de la tension différentielle amplifiée de sortie du circuit sont fournis respectivement sur le noeud de drain (d) du transistor 301 et sur le noeud de drain (d) du transistor 301'. Les potentiels haut vQ+ et bas vQ- de la tension différentielle amplifiée de sortie du circuit peuvent être générés par des résistances ou des transistors de charge non représentés sur la figure 14 placés respectivement entre les drains des transistors 301 et 301' et une alimentation haute. A titre d'exemple cette alimentation haute est le potentiel VDD.
On notera qu'à la différence du montage cascode, le circuit élémentaire 300 présente l'avantage de ne pas limiter, par rapport à des circuits du type décrit en relation avec les figures 1 et 2, la plage d'excursion des tensions de sortie dans laquelle le bon fonctionnement du circuit est garanti.
Des modes de réalisation particuliers ont été décrits.
Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, bien que l'on ait décrit ci-dessus un exemple de réalisation dans lequel le transistor MOS double grille 301 du circuit élémentaire 300 est un transistor à canal N, les modes de réalisation décrits peuvent être mis en oeuvre avec un transistor à canal P. L'homme du métier saura alors adapter les exemples décrits pour obtenir le fonctionnement recherché.
De plus, bien que l'on ait décrit un exemple de réalisation dans lequel le transistor 301 présente une tension de seuil décroissant linéairement en fonction du potentiel de polarisation V^g appliqué sur sa grille de face arrière (bg) , les modes de réalisation décrits ne se limitent pas à ce cas particulier. L'homme du métier saura mettre en oeuvre le fonctionnement recherché, et notamment déterminer la loi f permettant d' obtenir une conductance de sortie sensiblement indépendante de la tension drain-source du transistor 301, dans le cas où la tension de seuil du transistor 301 augmente lorsque le potentiel V^g augmente, et/ou dans le cas où la variation de la tension de seuil du transistor 301 en fonction du potentiel V^g est non linéaire. Plus généralement, l'homme du métier saura adapter les modes de réalisation décrits à tous types de transistors multi-grilles, et notamment à des transistors ayant un nombre de grilles supérieur à deux.
En outre, les modes de réalisation décrits ne se limitent pas à l'exemple de réalisation de l'unité de régulation 303 décrit en relation avec la figure 9. En particulier, d'autres circuits analogiques adaptés à réguler automatiquement le potentiel V^g du transistor 301 en fonction de sa tension drain- source peuvent être prévus. Par ailleurs, l'unité de régulation 303 peut être réalisée sous forme numérique. A titre d'exemple, l'unité de régulation 303 peut comporter un circuit d'échantillonnage et de numérisation de la tension drain-source V^s du transistor 301, un circuit numérique adapté à déterminer, en fonction de la valeur de la tension V^s mesurée, en utilisant la loi f, le potentiel V^g à appliquer sur la grille de face arrière du transistor 301, et un circuit de conversion numérique- analogique permettant d'appliquer au transistor 301 le potentiel V^g déterminé. Par exemple, la loi f peut être mémorisée dans le circuit numérique de détermination du potentiel V^g, sous la forme d'une formule analytique, ou sous la forme d'une table de correspondance .
De plus, les modes de réalisation décrits ne se limitent pas au cas où l'unité de régulation 303 est directement connectée à la source et au drain du transistor 301. A titre de variante, l'unité de régulation peut mesurer non pas directement la tension drain-source V^s du transistor 301, mais une autre grandeur représentative de la tension V^s, et déduire de cette grandeur, en utilisant la loi f, le potentiel V^g à appliquer sur la grille de face arrière du transistor 301 (et/ou du transistor 903) .
De plus, l'unité de régulation 303 peut être partagée par plusieurs transistors 301. On suppose alors que les différents transistors 301 ont tous sensiblement la même tension drain-source V"ds' et un même potentiel V^g est appliqué sur les grilles de face arrière des différents transistors 301. Dans ce cas, l'unité de régulation 303 peut être reliée à la source (s) et au drain (d) d'un unique transistor 301, mais être reliée aux grilles de face arrière (bg) de plusieurs transistors 301 (ou 903) . Ce mode de fonctionnement est par exemple bien adapté à des applications dans lesquelles plusieurs circuits identiques ou similaires, par exemple des circuits de recopie ou d'amplification de signaux analogiques, sont reliés en parallèle.
Par ailleurs, les modes de réalisation décrits ne se limitent pas aux exemples d'applications décrits en relation avec les figures 9 et 10. Plus généralement, le circuit élémentaire 300 proposé peut être utilisé dans de nombreux circuits utilisant des transistors MOS fonctionnant en régime de saturation pour recopier ou amplifier des signaux analogiques, par exemple des amplificateurs tension-tension, des amplificateurs tension- courant, des amplificateurs courant-tension ou des amplificateurs courant-courant. En particulier, le circuit élémentaire 300 proposé peut être utilisé pour réaliser des circuits de recopie ou d'amplification de signaux analogiques différentiels. En outre, le circuit élémentaire 300 peut être utilisé pour d'autres applications que pour l'amplification et/ou la recopie de signaux analogiques.
De plus, les modes de réalisations décrits ne se limitent pas aux exemples décrits ci-dessus dans lesquels l'unité de régulation 303 comprend une ou deux entrées et une ou deux sorties. Plus généralement, l'unité de régulation peut avoir n entrées inj , ou n est un entier quelconque supérieur ou égal à 1 et j est un entier allant de 1 à n, et m sorties outk, où m est un entier quelconque supérieur ou égal à 1 et k est un entier allant de 1 à m. Chaque entrée inj reçoit un signal représentatif de la tension drain-source d'un transistors MOS double-grille. Chaque entrée inj est par exemple reliée à un noeud de drain d'un transistor MOS double grille. Le signal fourni par chaque sortie outk sert à réguler le potentiel de la grille de face arrière d'un transistor MOS double grille. Chaque sortie outk est par exemple reliée à la grille de face arrière d'un transistors MOS double grille. Le signal fourni sur chaque sortie outk peut être déterminé comme suit selon une loi fk tenant compte d'au moins un des signaux d'entrée :
outl = fl (inl, in2, inn),
out2 = f2 (inl, in2, inn), outm = fm(inl, in2, inn).
Par ailleurs, les modes de réalisation décrits ne se limitent pas aux exemples susmentionnés de méthodes de détermination de la loi f, basées sur l'acquisition d'un faisceau de courbes CQ, C]_, C2, ··· etc., du type décrit en relation avec la figure 6, puis sur l'interpolation, à partir de ce faisceau de courbes d'une loi de régulation f du type illustré par la figure 7. Plus généralement, d'autres méthodes de détermination de la loi f peuvent être prévues, par exemple des méthodes de détermination indirectes, par exemple des méthodes basées sur la maximisation du gain lorsque le transistor est monté en amplificateur. A titre d'exemple, dans le montage de la figure 10, l'objectif que l'on cherche à atteindre en appliquant une régulation sur la grille de face arrière du transistor 301 est de maximiser le gain en tension de l'amplificateur. Sans passer par les étapes d'acquisition d'un faisceau de courbes du type représenté en figure 6 et par l'extraction d'une loi de régulation f du type représenté en figure 7, il est possible d'optimiser le choix des résistances RI et R2 du montage de façon à maximiser son gain en tension Gv = v0/v-j_. Dans le cas où les résistances RI et R2 sont des résistances programmables, leurs valeurs peuvent être réajustées lors de phases de calibration ultérieures, pour tenir compte d'éventuelles dérives et/ou de modifications des conditions d'utilisation du montage.

Claims

REVENDICATIONS
1. Circuit électronique (300) comportant :
au moins un premier transistor MOS multi-grilles (301) comportant une première grille (g) et une deuxième grille (bg) distincte de la première grille ; et
une unité de régulation (303) adaptée à mesurer une grandeur représentative de la tension drain-source (V^s) du premier transistor et à appliquer sur la deuxième grille (bg) du premier transistor (301) un potentiel de polarisation ( ^g) fonction de ladite grandeur,
dans lequel les variations du potentiel de polarisation
(V"bg) appliquées par l'unité de régulation (303) en fonction des variations de la tension drain-source ( ^s) du premier transistor (301) suivent une loi (f) choisie pour que, dans une plage de tensions drain-source ( ^s) dans laquelle le premier transistor (301) fonctionne en régime de saturation, la conductance de sortie du premier transistor (301) soit plus faible que lorsqu'un potentiel de polarisation (V^g) constant est appliqué sur la deuxième grille du premier transistor (301) .
2. Circuit (300) selon la revendication 1, dans lequel les variations du potentiel de polarisation (V^g) appliquées par l'unité de régulation (303) en fonction des variations de la tension drain-source ( ^s) du premier transistor (301) suivent une loi (f) choisie pour que, dans ladite plage de tensions drain- source ( ^s) dans laquelle le premier transistor (301) fonctionne en régime de saturation, la conductance de sortie du premier transistor (301) soit sensiblement indépendante de sa tension drain-source (V^s) .
3. Circuit 300 selon la revendication 1 ou 2, dans lequel les variations du potentiel de polarisation ( ^g) appliquées par l'unité de régulation (303) en fonction des variations de la tension drain-source ( ^s) du premier transistor (301) suivent une loi (f) choisie pour que, pour une tension (VgS) donnée appliquée entre la première grille (g) et la source du premier transistor (301) , le courant drain-source (Ids) ^u premier transistor (301) soit sensiblement constant dans ladite plage de tensions drain-source (V^s) dans laquelle le premier transistor (301) fonctionne en régime de saturation.
4. Circuit (300) selon l'une quelconque des revendications 1 à 3, dans lequel le premier transistor (301) comprend une région de formation de canal (c) , une région de source (s) et une région de drain (d) bordant latéralement la région de formation de canal (c) , la première grille (g) étant disposée au-dessus de la région de formation de canal (c) et étant isolée de la région de formation de canal (c) par une couche isolante (409) , et la deuxième grille (bg) étant disposée sous la région de formation de canal (c) .
5. Circuit (300) selon la revendication 4, dans lequel la deuxième grille (bg) est isolée de la région de formation de canal (c) par une couche isolante (403) .
6. Circuit (300) selon l'une quelconque des revendications 1 à 5, dans lequel le premier transistor (301) est un transistor de type FDSOI .
7. Circuit (300) selon l'une quelconque des revendications 1 à 6, dans lequel l'unité de régulation (303) comprend un deuxième transistor MOS (901) dont la grille (g) est reliée au drain (d) du premier transistor (301) , dont le drain (d) est relié à un noeud (VDD) d'application d'un premier potentiel d'alimentation par une première résistance (RI), et dont la source (s) est reliée à un noeud (GND) d'application d'un deuxième potentiel d'alimentation distinct du premier potentiel d'alimentation par une deuxième résistance (R2) .
8. Circuit (300) selon l'une quelconque des revendications 1 à 6, dans lequel l'unité de régulation (303) comprend des circuits numériques.
9. Circuit (300) selon l'une quelconque des revendications 1 à 8, comportant plusieurs premiers transistors MOS multi-grilles (301 ; 903 ; 301') comportant chacun une première grille (g) et une deuxième grille (bg) distincte de la première grille, dans lequel l'unité de régulation (303) est adaptée à mesurer, pour chaque premier transistor, une grandeur représentative de la tension drain-source du transistor, et à appliquer sur la deuxième grille (bg) de chaque premier transistor un potentiel de polarisation fonction d'une ou plusieurs desdites grandeurs .
10. Circuit (300) selon l'une quelconque des revendications 1 à 9, dans lequel l'unité de régulation (303) comprend un module de calibration adapté à déterminer la loi (f) des variations à appliquer au potentiel de polarisation (V^g) en fonction des variations de la tension drain-source (V^s) du premier transistor (301) , pour que, en régime de saturation, la conductance de sortie du premier transistor (301) soit plus faible que lorsqu'un potentiel de polarisation (V^g) constant est appliqué sur la deuxième grille du premier transistor (301) .
11. Circuit (300) selon l'une quelconque des revendications 1 à 10, dans lequel l'unité de régulation (303) comprend un module de calibration adapté à déterminer la loi (f) des variations à appliquer au potentiel de polarisation (V^g) en fonction des variations de la tension drain-source (V^s) du premier transistor (301), pour que, en régime de saturation, la conductance de sortie du premier transistor (301) soit sensiblement indépendante de sa tension drain-source (V^s) .
12. Circuit (300) selon la revendication 10 ou 11, dans lequel l'unité de régulation (303) est reconfigurable, le module de calibration étant adapté à configurer l'unité de régulation
(303) pour appliquer la loi (f) déterminée.
13. Circuit (300) selon l'une quelconque des revendications 1 à 6, dans lequel l'unité de régulation (303) comprend un troisième transistor MOS multi-grilles (921) comportant une première grille (g) et une deuxième grille (bg) distincte de la première grille, les premier (301) et troisième (921) transistors étant montés en miroir de courant, et la deuxième grille (bg) du premier transistor (301) étant connectée au drain (d) du troisième transistor (921) .
14. Circuit (300) selon la revendication 13, dans lequel la deuxième grille (bg) du troisième transistor (921) est connectée au drain (d) du premier transistor (301) .
15. Circuit d'amplification d'un signal analogique comportant au moins un circuit (300) selon l'une quelconque des revendications 1 à 12.
16. Circuit de recopie d'un courant comportant au moins un circuit (300) selon l'une quelconque des revendications 1 à 12.
17. Circuit d'amplification ou de recopie d'un signal différentiel comportant au moins un circuit (300) selon l'une quelconque des revendications 1 à 12.
EP16784226.9A 2015-09-28 2016-09-21 Circuit electronique elementaire pour etage d'amplification ou de recopie de signaux analogiques Pending EP3357159A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1559116A FR3041838B1 (fr) 2015-09-28 2015-09-28 Circuit electronique elementaire pour etage d'amplification ou de recopie de signaux analogiques
PCT/FR2016/052394 WO2017055709A1 (fr) 2015-09-28 2016-09-21 Circuit electronique elementaire pour etage d'amplification ou de recopie de signaux analogiques

Publications (1)

Publication Number Publication Date
EP3357159A1 true EP3357159A1 (fr) 2018-08-08

Family

ID=55361600

Family Applications (1)

Application Number Title Priority Date Filing Date
EP16784226.9A Pending EP3357159A1 (fr) 2015-09-28 2016-09-21 Circuit electronique elementaire pour etage d'amplification ou de recopie de signaux analogiques

Country Status (4)

Country Link
US (1) US10644690B2 (fr)
EP (1) EP3357159A1 (fr)
FR (1) FR3041838B1 (fr)
WO (1) WO2017055709A1 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9954361B2 (en) 2011-04-08 2018-04-24 Auckland Uniservices Limited Local demand side power management for electric utility networks
WO2014038966A1 (fr) * 2012-09-06 2014-03-13 Auckland Uniservices Limited Gestion de puissance côté demande locale pour réseaux de service public électriques

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5103277A (en) * 1989-09-11 1992-04-07 Allied-Signal Inc. Radiation hard CMOS circuits in silicon-on-insulator films
SE518573C2 (sv) * 1997-12-04 2002-10-22 Ericsson Telefon Ab L M Elektronisk krets resp. omkopplare för styrning av konduktans samt förfarande för tillverkning av dylik krets
US6765430B2 (en) * 2002-07-22 2004-07-20 Yoshiyuki Ando Complementary source follower circuit controlled by back bias voltage
JP2004165649A (ja) * 2002-10-21 2004-06-10 Matsushita Electric Ind Co Ltd 半導体集積回路装置
US8445947B2 (en) * 2008-07-04 2013-05-21 Stmicroelectronics (Rousset) Sas Electronic circuit having a diode-connected MOS transistor with an improved efficiency
FR2964794A1 (fr) * 2010-09-14 2012-03-16 St Microelectronics Sa Circuit de polarisation dynamique du substrat d'un transistor

Also Published As

Publication number Publication date
US20180254775A1 (en) 2018-09-06
WO2017055709A1 (fr) 2017-04-06
FR3041838B1 (fr) 2020-12-04
FR3041838A1 (fr) 2017-03-31
US10644690B2 (en) 2020-05-05

Similar Documents

Publication Publication Date Title
FR2623307A1 (fr) Source de courant a deux bornes avec compensation de temperature
EP2095502B1 (fr) Amplificateur a transconductance a linearite amelioree
FR2558659A1 (fr) Circuit de polarisation d&#39;un transistor a effet de champ
EP0756223B1 (fr) Générateur de référence de tension et/ou de courant en circuit intégré
EP2913849B1 (fr) Dispositif electronique avec transistor hemt polarisé en inverse
EP0188401B1 (fr) Source de tension de référence
EP3457566B1 (fr) Dispositif modifiant la valeur d&#39;impedance d&#39;une resistance de reference
FR3083654A1 (fr) Procede de polarisation des sorties d&#39;un etage cascode replie d&#39;un comparateur et comparateur correspondant
EP2725711B1 (fr) Circuit électronique à unité d&#39;atténuation d&#39;au moins un signal d&#39;entrée d&#39;un amplificateur dans une boucle de commande automatique du gain
WO2008040817A1 (fr) Circuit electronique de reference de tension
EP1647091B1 (fr) Amplificateur de tension a faible consommation
EP3357159A1 (fr) Circuit electronique elementaire pour etage d&#39;amplification ou de recopie de signaux analogiques
FR2834087A1 (fr) Circuit a transconductance sensiblement constante
EP1885057B1 (fr) Compensation en fréquence d&#39;un amplificateur comportant au moins deux étages de gain
FR2512589A1 (fr) Resistance variable reglee par une tension pour circuit electronique
EP1566717A1 (fr) Dispositif de génération d&#39;une tension électrique de référence de précision améliorée et circuit intégré électronique correspondant
FR2834805A1 (fr) Generateur de courant ou de tension ayant un point de fonctionnement stable en temperature
FR3058857A1 (fr) Capteur d&#39;images cmos a bruit reduit
FR2818762A1 (fr) Regulateur de tension a gain statique en boucle ouverte reduit
FR2542946A1 (fr) Amplificateur differentiel a transistors bipolaires realises en technologie cmos
EP4179339B1 (fr) Détecteur de polarite d&#39;un signal alternatif
FR2890239A1 (fr) Compensation des derives electriques de transistors mos
FR3134487A1 (fr) Dispositif de copie d&#39;un courant
FR3115426A1 (fr) Amplificateur opérationnel
FR2478404A1 (fr) Amplificateur operationnel a vitesse d&#39;etablissement accrue

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20180306

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

17Q First examination report despatched

Effective date: 20210420

RAP3 Party data changed (applicant data changed or rights of an application transferred)

Owner name: UNIVERSITE NICE SOPHIA ANTIPOLIS

Owner name: COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIESALTERNATIVES

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: GRANT OF PATENT IS INTENDED

INTG Intention to grant announced

Effective date: 20250902

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN