EP2701028B1 - Circuit intégré avec un réseau de résistances de références externes - Google Patents

Circuit intégré avec un réseau de résistances de références externes Download PDF

Info

Publication number
EP2701028B1
EP2701028B1 EP12175926.0A EP12175926A EP2701028B1 EP 2701028 B1 EP2701028 B1 EP 2701028B1 EP 12175926 A EP12175926 A EP 12175926A EP 2701028 B1 EP2701028 B1 EP 2701028B1
Authority
EP
European Patent Office
Prior art keywords
integrated
integrated circuit
current
external
network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Not-in-force
Application number
EP12175926.0A
Other languages
German (de)
English (en)
Other versions
EP2701028A1 (fr
Inventor
Rob Fronen
Adrian Joita
Adriana Butur
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to EP12175926.0A priority Critical patent/EP2701028B1/fr
Publication of EP2701028A1 publication Critical patent/EP2701028A1/fr
Application granted granted Critical
Publication of EP2701028B1 publication Critical patent/EP2701028B1/fr
Not-in-force legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Claims (14)

  1. Circuit intégré, CI, (1) pouvant être connecté à un réseau de résistances externes (5) comprenant trois résistances (6-1, 6-2, 6-3) selon une configuration en n, le circuit intégré (1) comprenant :
    - un circuit intégré de production de courant de référence (2) conçu pour produire un courant de référence (Iref) destiné audit circuit intégré (1), et comportant une première de source tension de référence (7), un premier interrupteur intégré (SW1), un premier amplificateur (10), un premier transistor intégré (11), une première broche de connexion au réseau (4-1), une seconde source de tension de référence (9), un deuxième interrupteur intégré (SW2), un second amplificateur (12), un second transistor intégré (13) et une seconde broche de connexion au réseau (4-2),
    - dans lequel ladite première source de tension de référence (7) fournit une tension de référence (Vref1) par l'intermédiaire dudit premier interrupteur intégré (SW1) audit premier amplificateur (10) ;
    - ladite seconde source de tension de référence (9) fournit une tension de référence (Vref2) par l'intermédiaire dudit deuxième interrupteur intégré (SW2) audit second amplificateur (12) ;
    - le courant de référence produit (Iref) est une somme pondérée d'un premier courant (I1) circulant à travers ledit premier transistor intégré (11) par l'intermédiaire de ladite première broche de connexion au réseau (4-1), et d'un second courant (I2) circulant à travers ledit second transistor intégré (13) par l'intermédiaire de ladite seconde broche de connexion au réseau (4-2) dudit circuit intégré (1), vers ledit réseau de résistances étalons externes (5) pouvant être connecté audit circuit intégré, CI (1) ; et
    - lesdites broches de connexion au réseau (4-1, 4-2) peuvent être connectées l'une à l'autre au moyen d'un troisième interrupteur intégré (SW3) et à un potentiel de référence (GND) au moyen desdits premier et deuxième interrupteurs (SW1, SW2) ;
    - ledit circuit intégré (1) comprenant en outre un circuit intégré de commande (3) conçu pour détecter une défaillance dans ledit réseau de résistances étalons externes (5) sur la base des premier et second courants (I1, I2) et pour commander lesdits interrupteurs intégrés (SW1, SW2, SW3), de manière que le courant de référence (Iref) produit par ledit circuit intégré de production de courant de référence (2) soit maintenu constant si une défaillance survient dans ledit réseau de résistances étalons externes (5) ;
    - un quatrième interrupteur intégré (SW4) conçu pour interrompre le premier courant (I1) circulant à travers ledit premier transistor intégré (11) et ladite première broche de connexion au réseau (4-1) dudit circuit intégré (1) vers ledit réseau de résistances étalons externes (5), en réponse à un signal de commande appliqué audit quatrième interrupteur (SW4) par ledit circuit intégré de commande (3) ; et
    - un cinquième interrupteur intégré (SW5) conçu pour interrompre ledit second courant (I2) circulant à travers ledit second transistor intégré (13) par l'intermédiaire de ladite seconde broche de connexion au réseau (4-2) dudit circuit intégré (1) vers ledit réseau de résistances étalons externes (5), en réponse à un signal de commande appliqué audit cinquième interrupteur (SW5) par ledit circuit intégré de commande (3).
  2. Circuit intégré selon la revendication 1,
    dans lequel si le circuit intégré de commande (3) détecte une variation par rapport à un rapport prédéterminé entre le premier et le second courant externe (I1, I2), il coupe successivement le premier courant (I1) et le second courant (I2) en commandant les quatrième et cinquième interrupteurs intégrés (SW4, SW5) et compare des tensions mesurées au niveau des première et seconde broches de connexion au réseau (4-1, 4-2) dudit circuit intégré (1) avec des tensions attendues au niveau des première et seconde broches de connexion au réseau (4-1, 4-2) dudit circuit intégré (1) pour identifier une résistance défaillante (6-1) dudit réseau de résistances étalons externes (5).
  3. Circuit intégré selon la revendication 2,
    dans lequel le circuit intégré de commande (3) est conçu pour commander les interrupteurs intégrés (SW1, SW2, SW3, SW4, SW5), de manière que la résistance défaillante identifiée dudit réseau de résistances étalons externes (5) soit mise en court-circuit pour maintenir le courant de référence (Iref) produit par ledit circuit intégré de production de courant de référence (2) constant.
  4. Circuit intégré selon l'une des revendications 1 à 3 précédentes,
    dans lequel ledit réseau de résistances étalons (5) peut être connecté par l'intermédiaire de fils aux broches de connexion au réseau (4-1, 4-2) dudit circuit intégré (1) et comprend des résistances (6) ayant chacune une valeur de résistance de référence prédéterminée.
  5. Circuit intégré selon l'une des revendications 1 à 4 précédentes,
    dans lequel les trois résistances étalons (6-1, 6-2, 6-3) dudit réseau de résistances étalons externes (5) peuvent être connectées auxdites première et seconde broches de connexion au réseau (4-1, 4-2) dudit circuit intégré (1).
  6. Circuit intégré selon l'une des revendications 1 à 5 précédentes,
    - dans lequel une première résistance étalon (6-1) dudit réseau de résistances étalons externes (5) peut être connectée entre les deux broches de connexion au réseau (4-1, 4-2) dudit circuit intégré,
    - une deuxième résistance étalon (6-2) dudit réseau de résistances étalons externes (5) peut être connectée entre une première broche de connexion au réseau (4-1) dudit circuit intégré (1) et un potentiel de référence, et
    - une troisième résistance étalon (6-3) peut être connectée entre une seconde broche de connexion au réseau (4-2) dudit circuit intégré (1) et ledit potentiel de référence.
  7. Circuit intégré selon l'une des revendications 1 à 6 précédentes,
    dans lequel ladite seconde tension de référence (Vref2) est supérieure à la première tension de référence d'un rapport de tension prédéterminé (K).
  8. Circuit intégré selon l'une des revendications 1 à 7 précédentes,
    dans lequel ledit courant de référence (Iref) est une somme pondérée du premier courant (I1) circulant à travers un premier transistor intégré (11) et la première broche de connexion (4-1) dudit circuit intégré (1) vers ledit réseau de résistances étalons externes (5), et du second courant (I2) circulant à travers un second transistor intégré (13) et la seconde broche de connexion au réseau (4-2) dudit circuit intégré vers ledit réseau de résistances étalons externes (5) : I ref = I 1 + m ⋅ I 2 ,
    Figure imgb0013
     où m est un facteur de pondération prédéterminé.
  9. Circuit intégré selon la revendication 8,
    dans lequel le courant de référence (Iref) produit par ledit circuit intégré de production de courant de référence (2) au cours d'un fonctionnement normal est donné par : I ref = 1 R 2 + m − 1 K − 1 1 R 1 + m ⋅ K 1 R 3 ⋅ Vref 1 2
    Figure imgb0014
     où
    R1, R2, R3 sont des valeurs de résistance des première, deuxième et troisième résistances étalons (6-1, 6-2, 6-3) dudit réseau de résistances étalons (5),
    m est le facteur de pondération,
    K est le rapport de tension prédéterminé,
    Vref1 est la tension de référence produite par la première source de tension de référence (7).
  10. Circuit intégré selon la revendication 8 ou 9, dans lequel la somme du facteur de pondération (m) et du rapport de tension (K) est fixée à la valeur de 2 : m + K = 2
    Figure imgb0015
    le facteur de pondération (m) étant inférieur à 1 (m < 1), et
    le rapport de tension (K) étant supérieur à 1 (K > 1).
  11. Circuit intégré selon l'une des revendications 5 à 10 précédentes,
    dans lequel les valeurs de résistance (R1, R2) des première et deuxième résistances étalons (6-1, 6-2) dudit réseau de résistances étalons (5) sont égales (R1 = R2 = R).
  12. Circuit intégré selon la revendication 10 ou 11, dans lequel pour que le rapport de tension (K) soit réglé à K = 1,5 et que le facteur de pondération (m) soit réglé à m = 0,5, la troisième résistance étalon (6-3) a une valeur de résistance égale à 3/5 R, R représentant les valeurs de résistance des première et deuxième résistances étalons (6-1, 6-2) dudit réseau de résistances étalons (5).
  13. Circuit intégré selon l'une des revendications 1 à 12 précédentes,
    dans lequel si un fil connectant ledit réseau de résistances étalons externes (5) audit circuit intégré (1) est coupé, le courant de référence (Iref) produit par ledit circuit intégré de production de courant de référence (2) est maintenu et ne diminue pas d'un pourcentage prédéterminé.
  14. Circuit intégré selon l'une des revendications 1 à 13 précédentes,
    dans lequel ledit circuit intégré de commande (3) produit un signal indicateur d'erreur indiquant qu'une défaillance est survenue dans ledit réseau de résistances étalons externes (5) si une telle défaillance est détectée par ledit circuit intégré de commande (3).
EP12175926.0A 2012-07-11 2012-07-11 Circuit intégré avec un réseau de résistances de références externes Not-in-force EP2701028B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP12175926.0A EP2701028B1 (fr) 2012-07-11 2012-07-11 Circuit intégré avec un réseau de résistances de références externes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP12175926.0A EP2701028B1 (fr) 2012-07-11 2012-07-11 Circuit intégré avec un réseau de résistances de références externes

Publications (2)

Publication Number Publication Date
EP2701028A1 EP2701028A1 (fr) 2014-02-26
EP2701028B1 true EP2701028B1 (fr) 2017-04-05

Family

ID=47002509

Family Applications (1)

Application Number Title Priority Date Filing Date
EP12175926.0A Not-in-force EP2701028B1 (fr) 2012-07-11 2012-07-11 Circuit intégré avec un réseau de résistances de références externes

Country Status (1)

Country Link
EP (1) EP2701028B1 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107632656A (zh) * 2016-07-19 2018-01-26 扬智科技股份有限公司 集成电路结构
CN108254645B (zh) * 2018-03-16 2023-09-29 昆明理工大学 一种排阻好坏检测装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH665027A5 (de) * 1984-09-06 1988-04-15 Mettler Instrumente Ag Verfahren zur messung und digitalisierung eines widerstandes und schaltung zur durchfuehrung des verfahrens.
JP3513608B2 (ja) * 1996-04-18 2004-03-31 株式会社ルネサステクノロジ ディジタル／アナログ・コンバータ
EP1903318B1 (fr) * 2006-09-22 2009-03-25 Siemens Aktiengesellschaft Amélioration de la fiabilité et de la redondance de sources de courant analogique
JP2012119946A (ja) * 2010-12-01 2012-06-21 Toshiba Corp 定電流回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
None *

Also Published As

Publication number Publication date
EP2701028A1 (fr) 2014-02-26

Similar Documents

Publication Publication Date Title
US10448480B2 (en) LED driver with comprehensive fault protections
US8294474B2 (en) Device for sensing a fault current in a field bus system
EP3427073B1 (fr) Plateforme matérielle configurable servant à des fins de mesure ou de commande
CN109656301B (zh) 实时斜率控制装置及实时控制稳压器的电压斜率的方法
US8354835B2 (en) Wide range current sensing
JP2004219414A (ja) 絶縁不良を検出する回路および方法
US20060285414A1 (en) Fuse circuit and electronic circuit
ES2527451T3 (es) Circuito de entrada seguro con conexión periférica monocanal para la entrada de un usuario de bus
US8154312B2 (en) Sensor system
US20150300858A1 (en) Thermal flow meter
US20200300922A1 (en) Signal output device
US20150077132A1 (en) Plc analog output module
EP2701028B1 (fr) Circuit intégré avec un réseau de résistances de références externes
US7711971B1 (en) Multi-input power supply supervisor
CN109696940B (zh) 用于识别装置输出处的故障的方法和其系统
US8446208B2 (en) Circuit arrangement with temperature compensation
WO2014087854A1 (fr) Appareil de commande électrique
KR102229743B1 (ko) 버스 시스템 및 단락을 진단하기 위한 방법
JP4711940B2 (ja) 半導体集積回路およびこの半導体集積回路の終端抵抗の測定方法
JP2006349466A (ja) 温度検出装置
US9964979B2 (en) Method with function parameter setting and integrated circuit using the same
US11791618B2 (en) Device and method for controlling the current of an actuator
US11675327B2 (en) Fault detection in power supply to a load in terms of a broken wire detection for a functional safety DC output
US11018459B2 (en) Protection circuit against high voltages for USB type C receiver
JP6797035B2 (ja) 磁気センサ及び磁気センサ装置

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

17P Request for examination filed

Effective date: 20140819

RBV Designated contracting states (corrected)

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: GRANT OF PATENT IS INTENDED

INTG Intention to grant announced

Effective date: 20161114

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE PATENT HAS BEEN GRANTED

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

REG Reference to a national code

Ref country code: CH

Ref legal event code: EP

REG Reference to a national code

Ref country code: AT

Ref legal event code: REF

Ref document number: 882373

Country of ref document: AT

Kind code of ref document: T

Effective date: 20170415

REG Reference to a national code

Ref country code: IE

Ref legal event code: FG4D

REG Reference to a national code

Ref country code: DE

Ref legal event code: R096

Ref document number: 602012030687

Country of ref document: DE

REG Reference to a national code

Ref country code: NL

Ref legal event code: MP

Effective date: 20170405

REG Reference to a national code

Ref country code: LT

Ref legal event code: MG4D

REG Reference to a national code

Ref country code: AT

Ref legal event code: MK05

Ref document number: 882373

Country of ref document: AT

Kind code of ref document: T

Effective date: 20170405

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20170405

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20170405

Ref country code: ES

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20170405

Ref country code: LT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20170405

Ref country code: AT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20170405

Ref country code: GR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20170706

Ref country code: NO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20170705

Ref country code: HR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20170405

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20170805

Ref country code: BG

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20170705

Ref country code: LV

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20170405

Ref country code: RS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20170405

Ref country code: SE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20170405

Ref country code: PL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20170405

REG Reference to a national code

Ref country code: DE

Ref legal event code: R097

Ref document number: 602012030687

Country of ref document: DE

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20170405

Ref country code: RO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20170405

Ref country code: EE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20170405

Ref country code: SK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20170405

Ref country code: CZ

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20170405

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20170405

Ref country code: SM

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20170405

REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

26N No opposition filed

Effective date: 20180108

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20170711

REG Reference to a national code

Ref country code: IE

Ref legal event code: MM4A

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

Effective date: 20180330

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CH

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20170731

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20170711

Ref country code: IE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20170711

Ref country code: LI

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20170731

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20170405

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20170731

REG Reference to a national code

Ref country code: BE

Ref legal event code: MM

Effective date: 20170731

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LU

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20170711

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: BE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20170731

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20170711

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: HU

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT; INVALID AB INITIO

Effective date: 20120711

Ref country code: MC

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20170405

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CY

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20170405

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20170405

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: TR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20170405

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: PT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20170405

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: AL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20170405

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20220531

Year of fee payment: 11

P01 Opt-out of the competence of the unified patent court (upc) registered

Effective date: 20230512

REG Reference to a national code

Ref country code: DE

Ref legal event code: R119

Ref document number: 602012030687

Country of ref document: DE

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20240201