EP2195861A1 - Depfet-transistor mit grossem dynamikbereich - Google Patents

Depfet-transistor mit grossem dynamikbereich

Info

Publication number
EP2195861A1
EP2195861A1 EP08840113A EP08840113A EP2195861A1 EP 2195861 A1 EP2195861 A1 EP 2195861A1 EP 08840113 A EP08840113 A EP 08840113A EP 08840113 A EP08840113 A EP 08840113A EP 2195861 A1 EP2195861 A1 EP 2195861A1
Authority
EP
European Patent Office
Prior art keywords
internal gate
source
depfet transistor
doping
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP08840113A
Other languages
English (en)
French (fr)
Inventor
Lothar Strüder
Gerhard Lutz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Max Planck Gesellschaft zur Foerderung der Wissenschaften eV
Original Assignee
Max Planck Gesellschaft zur Foerderung der Wissenschaften eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Max Planck Gesellschaft zur Foerderung der Wissenschaften eV filed Critical Max Planck Gesellschaft zur Foerderung der Wissenschaften eV
Publication of EP2195861A1 publication Critical patent/EP2195861A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/115—Devices sensitive to very short wavelength, e.g. X-rays, gamma-rays or corpuscular radiation
    • H01L31/119—Devices sensitive to very short wavelength, e.g. X-rays, gamma-rays or corpuscular radiation characterised by field-effect operation, e.g. MIS type detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14679—Junction field effect transistor [JFET] imagers; static induction transistor [SIT] imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier

Definitions

  • the invention relates to a DEPFET transistor according to the main claim.
  • DEPFET Depleted Field Effect Transistor
  • the radiation to be detected generates signal charge carriers in the semiconductor detector which are detected by the DEPFET transistor serving as a readout element.
  • the DEPFET transistor then generates an output signal (e.g., source voltage) in response to the radiation-generated signal charge carriers in accordance with a particular characteristic which provides a measure of the radiation to be detected.
  • an output signal e.g., source voltage
  • a non-linear characteristic is desirable with a large characteristic slope for small signal charges and a small characteristic slope for large signal charges.
  • the large characteristic slope for small signal charges is advantageous because then small signal charges and correspondingly weak radiation can be measured with a high sensitivity.
  • the small characteristic slope for large signal charges is advantageous because otherwise the measuring range has been exceeded by large signal charges.
  • Such a nonlinear characteristic curve thus advantageously combines a high measuring sensitivity with small signal charges with a large measuring range.
  • This non-linear characteristic is achieved in the conventional semiconductor detectors by a suitable electrical wiring of the semiconductor detector, such as by a non-linearity in the feedback branch or an amplifier area switching in response to the detected signal.
  • a semiconductor detector is known from DE 10 2005 025 641 Al.
  • a disadvantage of the known semiconductor detectors with a DEPFET transistor as a readout element is therefore the fact that the desired non-linear Kennlmien characteris ⁇ tik must be achieved by a separate electrical wiring, which is associated with an additional circuit complexity.
  • WO 2007/077287 A1 discloses a semiconductor detector which, however, does not have a DEPFET transistor.
  • the invention is therefore based on the object to reduce the effort to realize the desired non-linear characteristic curve in a semiconductor detector. This object is achieved by a DEPFET transistor according to the main claim.
  • the invention comprises the general technical teaching of not achieving the desired non-linear characteristic of the semiconductor detector by a separate electrical connection of the semiconductor detector, but by a suitable design of the DEPFET transistor used as a readout element.
  • the invention therefore provides a DEPFET transistor which serves to detect a radiation-generated signal charge and generates an electrical output signal (eg source voltage) as a function of the detected signal charge in accordance with a predetermined characteristic curve, wherein the characteristic curve has a degressive characteristic curve to a high Sensitivity to be combined with small signal charges with a large measuring range up to large signal charges.
  • an electrical output signal eg source voltage
  • degressive characteristic curve used in the context of the invention preferably means that the characteristic slope (ie the differential quotient of output signal and signal charge) decreases from small signal charges to large signal charges.
  • the invention is not limited to such embodiments in which the characteristic slope over the entire measuring range with the Sig. nalladung decreases. Rather, the invention also encompasses those embodiments in which the characteristic gradient has local maxima within the measuring range, provided that the characteristic gradient has a trend within the measuring range which decreases with the signal charge.
  • the term used in the invention of the output signal is not limited to the source voltage of the DEPFET transistor. Rather, other electrical variables are possible as output signal, such as the drain current.
  • the characteristic curve is essentially kink-free within the measuring range, so that the characteristic gradient changes continuously within the measuring range.
  • the characteristic curve can show a wurzelförmige or logarithmic dependence on the signal charge.
  • the characteristic curve has a plurality of, preferably linear characteristic curve sections with different characteristic gradient slopes, wherein the characteristic gradient of the individual characteristic curve sections decreases with the signal charge.
  • the individual characteristic sections each have a lower characteristic slope than the preceding characteristic section in a region with a smaller signal charge.
  • the DEPFET transistor may be formed in a conventional manner, apart from the present invention provided degressive characteristic curve, so that reference is made to the already mentioned publication Gerhard Lutz: “Semiconductor Radiation Detectors", 2nd edition, Springer-Verlag 2001, 234-253. The content of this publication is therefore to the full extent attributable to the present description with respect to the structure and operation of a DEPFET transistor.
  • the DEPFET transistor according to the invention therefore preferably has a semiconductor substrate with a front side and a rear side, wherein a source and a drain are arranged on the front side of the semiconductor substrate, between which extends a controllable line channel.
  • the conductivity of the conduction channel may be conventionally controlled by an external gate disposed at the front of the semiconductor substrate over the conduction channel.
  • the conduction of the conduction channel can be controlled by an internal gate, which is arranged in the semiconductor substrate at least partially under the conduction channel and doped with a specific doping strength, whereby the radiation-generated signal charge accumulates in the internal gate and thereby controlling the conductivity of the duct.
  • the internal gate is spatially not sharply demarcated from the surrounding semiconductor substrate. Rather, the doping strength within the semiconductor substrate usually changes continuously, the internal gate being formed by a spatial area within which the doping intensity exceeds a certain limit.
  • the DEPFET transistor according to the invention preferably also has a back contact, which at the back of the Semiconductor substrate is arranged to deplete the semiconductor substrate.
  • the invention preferably provides that the internal gate extends in the lateral direction beyond the line channel to below the source.
  • the signal charge then accumulates initially in the region of the internal gate which lies below the conduction channel, where the accumulated signal charge strongly influences the conductivity of the conduction channel, resulting in a large slope of the DEPFET transistor.
  • a part of the signal charge accumulated in the internal gate is no longer in the area under the line channel, but in the area below the source, where the signal charge influences the conductivity of the line channel to a much lesser extent , which leads to a correspondingly smaller slope.
  • the doping strength can be varied within the internal gate in the lateral direction in order to influence the characteristic curve in the desired manner.
  • the doping strength in the internal gate is preferably greater under the conduction channel than under the source, in order to achieve the desired degressive characteristic curve.
  • the vertical extent of the internal gate is varied in the lateral direction in order to influence the characteristic curve.
  • the internal gate may have a greater vertical extent under the conduction channel than under the source such that the vertical extent of the internal gate decreases from the region below the conduction channel in a lateral direction toward the source.
  • the doping intensity or the vertical extent of the internal gate can be changed continuously in the lateral direction in order to achieve a correspondingly continuous characteristic curve.
  • the doping intensity or the vertical extent of the internal gate is changed stepwise in the lateral direction in order to achieve a characteristic curve progression with a plurality of linear characteristic sections with different characteristic slope.
  • the doping profile of the internal gate can be set as a function of the depth in the semiconductor substrate and / or the lateral position with respect to the duct so that the desired degressive characteristic is achieved.
  • the internal gate in the semiconductor substrate may extend increasingly far downwards into the semiconductor substrate from the region under the source to the region under the conduction channel.
  • the internal gate extends deeper into the semiconductor substrate in the area below the line channel than in the area below the source.
  • the internal gate extends only on its upper side in the lateral direction beyond the line channel to below the source, while the internal gate on its underside in the lateral direction of the area under the Conduit is limited and does not extend to below the source.
  • the internal gate preferably forms a potential well which fills with radiation-generated signal charge during radiation detection, the accumulated signal charge also extending as far as below the source as the degree of filling of the potential well increases.
  • the internal gate extends from the region under the source, starting in the lateral direction towards the region below the conduction channel, increasingly far upwards into the semiconductor substrate.
  • the internal gate preferably extends on its underside in the lateral direction beyond the line channel to below the source, while the internal gate does not extend on its upper side in the lateral direction to below the source, but limited to the area below the line channel is.
  • the internal gate in the semiconductor substrate m may run at a certain depth, the depth decreasing from the area under the line channel to the area below the source.
  • the internal gate runs under the conduction channel at a greater depth than under the source, whereby the desired non-linear characteristic curve is achieved.
  • the DEPFET transistor according to the invention is therefore distinguished by the fact that the measuring sensitivity (ie the differential quotient of signal charge or incident radiation on the one hand and the resulting electrical output signal on the other hand) decreases with the accumulated signal charge. This combines a high measurement sensitivity with small signal charges with a large measuring range up to large signal charges. It should also be mentioned that the same possibilities exist with respect to the doping ratios as with the conventional DEPFET transistors mentioned above.
  • the semiconductor substrate and the internal gate are thus doped according to a first doping type, while the source, the drain and the back contact are doped in accordance with a second doping type.
  • the first doping type is preferably an n-type doping
  • the second doping type is preferably a p-type doping.
  • the first doping type has a p-type doping
  • the second doping type has an n-type doping.
  • DEPFET transistor may optionally be constructed linear or annular, which is well known in the prior art in itself and therefore need not be described in more detail.
  • the invention also encompasses a semiconductor detector for radiation detection with the above-described DEPFET transistor according to the invention, wherein the DEPFET transistor can be used in the semiconductor detector as a read-out element and / or as a radiation-detecting detector element.
  • the semiconductor detector preferably has numerous detector elements which are arranged in matrix form, wherein the individual detector elements each form a pixel (pixel) and preferably consist of a DEPFET transistor according to the invention with a degressive characteristic.
  • the individual detector elements each form a pixel (pixel) and preferably consist of a DEPFET transistor according to the invention with a degressive characteristic.
  • FIG. 1 shows a simplified plan view of a DEPFET transistor according to the invention
  • FIG. 2 shows a simplified cross-sectional view of the DEPFET transistor according to FIG. 1 along the section line
  • FIG. 3 shows a modification of the cross-sectional view from FIG. 1, wherein the internal gate extends further upwards below the line channel than under the source,
  • FIG. 4 shows a modification of the cross-sectional view from FIG. 3, wherein the internal gate does not extend in a lateral direction as far as below the drain,
  • FIG. 5 shows a modification of the cross-sectional view from FIG. 2, wherein the internal gate does not extend in the lateral direction as far as below the drain,
  • FIG. 6 is a cross-sectional view of an alternative embodiment wherein the depth of the internal gate varies laterally and is greatest below the conduit.
  • FIG. 7 is a simplified and idealized representation of a characteristic curve in the above-described embodiments of a DEPFET transistor according to the invention and FIG. 8 shows alternative characteristic curves of DEPFET transistors according to the invention.
  • Figures 1 and 2 show in simplified and idealized form a DEPFET transistor 1 in a plan view and in a cross-sectional view.
  • the DEPFET transistor 1 serves as a readout element in a semiconductor detector, wherein the remaining structure of the semiconductor detector is not shown for simplicity.
  • the DEPFET transistor 1 has a weakly n-doped semi-conductor substrate ⁇ HS VS having a front and a rear side RS.
  • planar back contact RK which consists of a heavily p-doped region and forms a reversely poled diode with the n-doped semiconductor substrate HS and serves to deplete the semiconductor substrate HS.
  • a positive electric potential is applied to the back contact RK to deplete the semiconductor substrate HS.
  • the semiconductor substrate HS is covered and insulated by an oxide layer Ox, which is known per se from the prior art.
  • the oxide layer Ox has interruptions to contact the source S and the drain D electrically, which is not apparent from this cross-sectional drawing.
  • a heavily p-doped source S and a likewise heavily p-doped drain D are located on the front side VS of the semiconductor substrate HS, wherein between the source ce S and the drain D extends a conduction channel LK whose conductivity can be controlled.
  • the conductivity of the conduction channel LK can be controlled by an external gate G, which is arranged on the front side VS over the oxide layer Ox.
  • the conductivity of the conduction channel LK can be controlled by an internal gate IG, which is arranged in the semiconductor substrate HS and consists of a buried, n-doped region in which radiation-generated signal charge carriers 2 accumulate.
  • a special feature of the DEPFET transistor 1 according to the invention is that the internal gate IG is not limited in the lateral direction to the area below the line channel, but extends in the lateral direction to below the source S and also to below the drain D. This is important because the signal charge carriers 2, which are located in the internal gate IG below the source S, contribute to a much lesser extent to the control of the conductivity of the line channel LK than the signal charge carriers 2, which are located in the internal gate IG below are located in the duct LK.
  • the internal gate IG extends deeper below the line channel LK than below the source S, so that the internal gate IG has a greater vertical extent under the line channel LK than under the source S.
  • the radiation-generated Signal charge carrier 2 in the internal gate IG first accumulate in the area under the line channel LK and contribute there to a relatively large extent to the control of the conductivity of the duct LK. Only with increasing signal charge quantity are then in the internal gate IG in the area below the source S signal charge carrier 2, but there contribute to a much lesser extent to control the conductivity of the line channel LK.
  • the internal gate IG in this case has three areas in the lateral direction, which are each separated by a step, which leads to a characteristic curve 3 shown in FIG.
  • the characteristic curve 3 shows the dependence of the source voltage U SOURCE of the radiation-generated Signalalla- fertil Q. From the drawing it can be seen that the characteristic curve 3 has several characteristic sections 4, 5, 6 with different characteristic slopes, the characteristic slope with the signal charge Q decreases, so that the characteristic curve 3 has a total degressive characteristic curve. This is advantageous because, in the case of small signal charges Q ⁇ Q1 in the characteristic section 4, a large characteristic slope with a correspondingly high measuring sensitivity is available, while the characteristic slope decreasing towards larger signal charges enables a large measuring range.
  • the DEPFET transistor 1 has a linear structure and additionally has a clear gate CLG which is arranged laterally next to the line channel LK or the external gate G.
  • the DEPFET transistor 1 has two clear contacts CL, which subtract the accumulated in the internal gate IG signal carrier 2 in an erase process via the clear gate CLG.
  • the erase process can also be carried out by other techniques, which are known from the prior art per se and therefore need not be described in detail.
  • FIG. 3 shows a cross-sectional view of an alternative embodiment of the DEPFET transistor 1, which is broadly similar to the embodiment described above, so reference is made to the above description to avoid repetition, the same reference numerals being used for corresponding details.
  • a special feature of this exemplary embodiment is that the internal gate IG extends from the area under the source S in the lateral direction towards the area below the line channel LK increasingly far up to the front side VS.
  • the vertical extension of the internal gate IG is thus the largest in the area under the duct LK and decreases in the lateral direction to the source S out.
  • FIG. 4 shows a modification of FIG. 3, so that reference is made to the above description to avoid repetition, the same reference numerals being used for corresponding details.
  • a special feature of this embodiment is that the internal gate IG does not extend in the lateral direction to below the drain D.
  • FIG. 5 shows a modification of the cross-sectional view from FIG. 2, so that reference is made to the above description to avoid repetition, the same reference numerals being used for corresponding details.
  • a special feature of this embodiment is also that the internal gate IG does not extend in the lateral direction to below the drain D.
  • FIG. 6 shows a cross-sectional view of a further exemplary embodiment of a DEPFET transistor 1 according to the invention, which largely corresponds to the exemplary embodiments described above, so that reference is made to the above description to avoid repetition, the same reference numerals being used for corresponding details.
  • a peculiarity of this embodiment is that the internal gate IG runs at a certain depth T in the semiconductor substrate HS, wherein the depth T varies in the lateral direction and is maximum in the area below the line channel LK.
  • the depth T then decreases in a lateral direction toward the source S, as a result of which the characteristic curve of the DEPFET transistor 1 is likewise influenced in the desired manner.
  • FIG. 8 shows two alternative digressive characteristic curves 7, 8 of a DEPFET transistor according to the invention.
  • the characteristic curve 7 in this case has a wurzelförmige dependence of the source voltage U SOURCE of the signal charge Q, while the characteristic curve 8 shows a logarithmic dependence of the source voltage U SOURCE of the signal charge Q.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

Die Erfindung betrifft einen DEPFET-Transistor (1) zur Erfassung einer strahlungsgenerierten Signalladung (2) und zur Erzeugung eines elektrischen Ausgangssignals in Abhängigkeit von der erfassten Signalladung (2) entsprechend einer vorgegebenen Kennlinie. Die Erfindung sieht vor, dass die Kennlinie einen degressiven Kennlinienverlauf aufweist, um eine hohe Messempfindlichkeit bei kleinen Signalladungen (2) mit einem großen Messbereich bis hin zu großen Signalladungen (2) zu kombinieren.

Description

BESCHREIBUNG
DEPFET-Transistor mit großem Dynamikbereich
Die Erfindung betrifft einen DEPFET-Transistor gemäß dem Hauptanspruch .
In Halbleiterdetektoren zur hochempfindlichen Strahlungsde- tektion werden als Ausleseelement DEPFET-Transistoren (DEPFET: Depleted Field Effect Transistor) eingesetzt, die im Jahr 1984 von J. Kemmer und G. Lutz erfunden wurden und beispielsweise in Gerhard Lutz: "Semiconductor Radiation Detec- tors", 2. Auflage, Springer-Verlag 2001, 234-253 beschrieben sind.
Die zu detektierende Strahlung erzeugt hierbei in dem Halbleiterdetektor Signalladungsträger, die von dem als Auslese- element dienenden DEPFET-Transistor erfasst werden. Der
DEPFET-Transistor erzeugt dann in Abhängigkeit von den strah- lungsgenerierten Signalladungsträgern entsprechend einer bestimmten Kennlinie ein Ausgangssignal (z.B. Source-Spannung) , das ein Maß für die zu detektierende Strahlung bildet.
Bei derartigen Halbleiterdetektoren ist eine nicht-lineare Kennliniencharakteristik wünschenswert mit einer großen Kennliniensteigung bei kleinen Signalladungen und einer kleinen Kennliniensteigung bei großen Signalladungen.
Die große Kennliniensteigung bei kleinen Signalladungen ist vorteilhaft, da dann kleine Signalladungen und entsprechend schwache Strahlungen mit einer hohen Messempfindlichkeit gemessen werden können. Die kleine Kennliniensteigung bei großen Signalladungen ist dagegen vorteilhaft, weil ansonsten der Messbereich durch große Signalladungen überschritten wurde.
Eine derartige nicht-lineare Kennliniencharakteristik kombiniert also vorteilhaft eine hohe Messempfindlichkeit bei kleinen Signalladungen mit einem großen Messbereich.
Diese nicht-lineare Kennlmiencharakteristik wird bei den herkömmlichen Halbleiterdetektoren durch eine geeignete e- lektrische Beschaltung des Halbleiterdetektors erreicht, wie beispielsweise durch eine Nicht-Linearitat im Ruckkopplungs- zweig oder eine Verstarkerbereichsumschaltung in Abhängigkeit von dem detektierten Signal. Eine derartiger Halbleiterdetektor ist aus DE 10 2005 025 641 Al bekannt.
Nachteilig an den bekannten Halbleiterdetektoren mit einem DEPFET-Transistor als Ausleseelement ist deshalb die Tatsa- che, dass die gewünschte nicht-lineare Kennlmiencharakteris¬ tik durch eine separate elektrische Beschaltung erreicht werden muss, was mit einem zusatzlichen schaltungstechnischen Aufwand verbunden ist.
Ferner ist aus WO 2007/077287 Al ein Halbleiterdetektor bekannt, der jedoch keinen DEPFET-Transistor aufweist.
Schließlich ist zum allgemeinen Stand der Technik noch hinzuweisen auf US 2005/0167771 Al.
Der Erfindung liegt deshalb die Aufgabe zugrunde, den Aufwand zur Realisierung der gewünschten nicht-linearen Kennlinien- charakteristik bei einem Halbleiterdetektor zu verringern. Diese Aufgabe wird durch einen DEPFET-Transistor gemäß dem Hauptanspruch gelöst.
Die Erfindung umfasst die allgemeine technische Lehre, die gewünschte nicht-lineare Kennliniencharakteristik des Halbleiterdetektors nicht durch eine separate elektrische Be- schaltung des Halbleiterdetektors zu erreichen, sondern durch eine geeignete Auslegung des als Ausleseelement verwendeten DEPFET-Transistors .
Dies ermöglicht vorteilhaft einen Verzicht auf die bisher erforderliche Schaltung zur Erzeugung der gewünschten nichtlinearen Kennlinie des Halbleiterdetektors, jedoch beansprucht die Erfindung auch Schutz für Halbleiterdetektoren, bei denen zusätzlich eine Beschaltung vorgesehen ist, um die Kennlinie zu beeinflussen.
Die Erfindung sieht deshalb einen DEPFET-Transistor vor, der zur Erfassung einer strahlungsgenerierten Signalladung dient und in Abhängigkeit von der erfassten Signalladung entsprechend einer vorgegebenen Kennlinie ein elektrisches Ausgangssignal (z.B. Source-Spannung) erzeugt, wobei die Kennlinie einen degressiven Kennlinienverlauf aufweist, um eine hohe Messempfindlichkeit bei kleinen Signalladungen mit einem gro- ßen Messbereich bis hin zu großen Signalladungen zu kombinieren.
Der im Rahmen der Erfindung verwendete Begriff eines degressiven Kennlinienverlaufs bedeutet vorzugsweise, dass die Kennliniensteigung (d.h. der Differenzialquotient von Ausgangssignal und Signalladung) von kleinen Signalladungen hin zu großen Signalladungen abnimmt. Die Erfindung ist jedoch nicht auf solche Ausführungsformen beschränkt, bei denen die Kennliniensteigung über den gesamten Messbereich mit der Sig- nalladung abnimmt. Vielmehr umfasst die Erfindung auch solche Ausführungsformen, bei denen die Kennliniensteigung innerhalb des Messbereichs lokale Maxima aufweist, sofern die Kennliniensteigung innerhalb des Messbereichs einen Trend aufweist, der mit der Signalladung abnimmt.
Weiterhin ist der im Rahmen der Erfindung verwendete Begriff des Ausgangssignals nicht auf die Source-Spannung des DEPFET- Transistors beschränkt. Vielmehr sind als Ausgangssignal auch andere elektrische Größen möglich, wie beispielsweise der Drain-Strom.
In einer Variante der Erfindung ist die Kennlinie innerhalb des Messbereichs im Wesentlichen knickfrei, so dass sich die Kennliniensteigung innerhalb des Messbereichs kontinuierlich ändert. Beispielsweise kann der Kennlinienverlauf eine wurzeiförmige oder logarithmische Abhängigkeit von der Signalladung zeigen.
In einer anderen Variante der Erfindung weist die Kennlinie dagegen mehrere, vorzugsweise lineare Kennlinienabschnitte mit unterschiedlichen Kennliniensteigungen auf, wobei die Kennliniensteigung der einzelnen Kennlinienabschnitte mit der Signalladung abnimmt. Dies bedeutet, dass die einzelnen Kenn- linienabschnitte jeweils eine geringere Kennliniensteigung aufweisen als der vorangegangene Kennlinienabschnitt in einem Bereich mit kleinerer Signalladung.
Der DEPFET-Transistor kann abgesehen von dem erfindungsgemäß vorgesehenen degressiven Kennlinienverlauf in herkömmlicher Weise ausgebildet sein, so dass auf die bereits eingangs erwähnte Veröffentlichung Gerhard Lutz: "Semiconductor Radiation Detectors", 2. Auflage, Springer-Verlag 2001, 234-253 verwiesen wird. Der Inhalt dieser Veröffentlichung ist deshalb der vorliegenden Beschreibung hinsichtlich des Aufbaus und der Funktionsweise eines DEPFET-Transistors in vollem Umfang zuzurechnen.
Der erfindungsgemäße DEPFET-Transistor weist also vorzugsweise ein Halbleitersubstrat mit einer Vorderseite und einer Rückseite auf, wobei an der Vorderseite des Halbleitersubstrats eine Source und eine Drain angeordnet sind, zwischen denen sich ein steuerbarer Leitungskanal erstreckt.
Zum einen kann die Leitfähigkeit des Leitungskanals in herkömmlicher Weise durch ein externes Gate gesteuert werden, das an der Vorderseite des Halbleitersubstrats über dem Leitungskanal angeordnet ist.
Zum anderen kann die Leitfähigkeit des Leitungskanals bei dem DEPFET-Transistor durch ein internes Gate gesteuert werden, das in dem Halbleitersubstrat mindestens teilweise unter dem Leitungskanal angeordnet und mit einer bestimmten Dotierungs- stärke dotiert ist, wobei sich die strahlungsgenerierte Signalladung in dem internen Gate ansammelt und dadurch die Leitfähigkeit des Leitungskanals steuert.
Hierbei ist zu erwähnen, dass das interne Gate in der Praxis räumlich nicht scharf gegenüber dem umgebenden Halbleitersubstrat abgegrenzt ist. Vielmehr ändert sich die Dotierungsstärke innerhalb des Halbleitersubstrats in der Regel kontinuierlich, wobei das interne Gate von einem räumlichen Bereich gebildet wird, innerhalb dessen die Dotierungsstärke einen bestimmten Grenzwert überschreitet.
Weiterhin weist auch der erfindungsgemäße DEPFET-Transistor vorzugsweise einen Rückkontakt auf, der an der Rückseite des Halbleitersubstrats angeordnet ist, um das Halbleitersubstrat zu verarmen.
Als Besonderheit gegenüber den herkömmlichen DEPFET-Transis- toren sieht die Erfindung vorzugsweise vor, dass sich das interne Gate in seitlicher Richtung über den Leitungskanal hinaus bis unter die Source erstreckt. Die Signalladung sammelt sich dann zunächst in dem Bereich des internen Gates, der unter dem Leitungskanal liegt, wo die angesammelte Signalladung die Leitfähigkeit des Leitungskanals stark beeinflusst, was zu einer großen Kennliniensteigung des DEPFET-Transistors führt. Mit zunehmender Signalladung in dem internen Gate befindet sich dann ein Teil der in dem internen Gate angesammelten Signalladung nicht mehr in dem Bereich unter dem Lei- tungskanal, sondern in dem Bereich unter der Source, wo die Signalladung die Leitfähigkeit des Leitungskanals in wesentlich geringerem Maße beeinflusst, was zu einer entsprechend kleineren Kennliniensteigung führt.
Hierbei kann die Dotierungsstärke innerhalb des internen Gates in seitlicher Richtung variiert werden, um den Kennlinienverlauf in der gewünschten Weise zu beeinflussen. Vorzugsweise ist die Dotierungsstärke in dem internen Gate hierbei unter dem Leitungskanal größer als unter der Source, um den gewünschten degressiven Kennlinienverlauf zu erreichen.
Darüber hinaus besteht im Rahmen der Erfindung auch die Möglichkeit, dass die vertikale Ausdehnung des internen Gates in seitlicher Richtung variiert wird, um den Kennlinienverlauf zu beeinflussen. Beispielsweise kann das interne Gate unter dem Leitungskanal eine größere vertikale Ausdehnung aufweisen als unter der Source, so dass die vertikale Ausdehnung des internen Gates von dem Bereich unter dem Leitungskanal ausgehend in seitlicher Richtung zu der Source hin abnimmt. Die Dotierungsstärke bzw. die vertikale Ausdehnung des internen Gates kann hierbei in lateraler Richtung kontinuierlich verändert werden, um einen entsprechend kontinuierlichen Kennlinienverlauf zu erreichen.
Alternativ besteht die Möglichkeit, dass die Dotierungsstärke bzw. die vertikale Ausdehnung des internen Gates in lateraler Richtung stufenförmig verändert wird, um einen Kennlinienver- lauf mit mehreren linearen Kennlinienabschnitten mit unterschiedlicher Kennliniensteigung zu erreichen.
Im Rahmen der Erfindung kann also das Dotierungsprofil des internen Gates in Abhängigkeit von der Tiefe in dem Halblei- tersubstrat und/oder der lateralen Position in Bezug auf den Leitungskanal so eingestellt werden, dass die gewünschte degressive Kennlinie erreicht wird.
Weiterhin besteht im Rahmen der Erfindung die Möglichkeit, dass sich das interne Gate in seitlicher Richtung über den Leitungskanal hinaus bis unter die Drain erstreckt, was jedoch nicht zwingend erforderlich ist.
Ferner besteht im Rahmen der Erfindung die Möglichkeit, dass sich das interne Gate in dem Halbleitersubstrat von dem Bereich unter der Source ausgehend hin zu dem Bereich unter dem Leitungskanal zunehmend weit nach unten in das Halbleitersubstrat erstreckt. Hierbei reicht das interne Gate also in dem Bereich unter dem Leitungskanal tiefer in das Halbleitersub- strat hinein als in dem Bereich unter der Source. Vorzugsweise erstreckt sich das interne Gate hierbei nur an seiner O- berseite in seitlicher Richtung über den Leitungskanal hinaus bis unter die Source, während das interne Gate an seiner Unterseite in seitlicher Richtung auf den Bereich unter dem Leitungskanal beschrankt ist und sich nicht bis unter die Source erstreckt. Das interne Gate bildet hierbei vorzugsweise einen Potenzialtopf , der sich bei einer Strahlungsdetekti- on mit der strahlungsgenerierten Signalladung füllt, wobei sich die angesammelte Signalladung mit zunehmendem Fullungs- grad des Potenzialtopfs auch bis unter die Source erstreckt.
In einer anderen Variante der Erfindung erstreckt sich das interne Gate dagegen von dem Bereich unter der Source ausge- hend in seitlicher Richtung hin zu dem Bereich unter dem Leitungskanal zunehmend weit nach oben in das Halbleitersub- strat. Hierbei erstreckt sich das interne Gate vorzugsweise an seiner Unterseite in seitlicher Richtung über den Leitungskanal hinaus bis unter die Source, wahrend sich das in- terne Gate an seiner Oberseite in seitlicher Richtung nicht bis unter die Source erstreckt, sondern auf den Bereich unter dem Leitungskanal beschrankt ist.
Ferner besteht im Rahmen der Erfindung die Möglichkeit, dass das interne Gate in dem Halbleitersubstrat m einer bestimmten Tiefe verlauft, wobei die Tiefe von dem Bereich unter dem Leitungskanal zu dem Bereich unter der Source hin abnimmt. Hierbei verlauft das interne Gate also unter dem Leitungskanal in einer größeren Tiefe als unter der Source, wodurch der gewünschte nicht-lineare Kennlinienverlauf erreicht wird.
Der erfindungsgemaße DEPFET-Transistor zeichnet sich also dadurch aus, dass die Messempfmdlichkeit (d.h. der Differentialquotient von Signalladung bzw. einfallender Strahlung ei- nerseits und dem resultierenden elektrischen Ausgangsignal andererseits) mit der angesammelten Signalladung abnimmt. Dadurch wird eine große Messempfmdlichkeit bei kleinen Signalladungen mit einem großen Messbereich bis hin zu großen Signalladungen kombiniert. Weiterhin ist zu erwähnen, dass hinsichtlich der Dotierungs- verhaltnisse dieselben Möglichkeiten bestehen wie bei den vorstehend erwähnten herkömmlichen DEPFET-Transistoren . Das Halbleitersubstrat und das interne Gate sind also entsprechend einem ersten Dotierungstyp dotiert, wahrend die Source, die Drain und der Ruckkontakt entsprechend einem zweiten Dotierungstyp dotiert sind. Bei dem ersten Dotierungstyp handelt es sich vorzugsweise um eine n-Dotierung, wahrend der zweite Dotierungstyp vorzugsweise eine p-Dotierung ist. Es ist jedoch alternativ auch möglich, dass der erste Dotierungstyp eine p-Dotierung aufweist, wahrend der zweite Dotierungstyp eine n-Dotierung aufweist.
Darüber hinaus ist zu erwähnen, dass der erfmdungsgemaße
DEPFET-Transistor wahlweise linear oder ringförmig aufgebaut sein kann, was bereits aus dem Stand der Technik an sich hinlänglich bekannt ist und deshalb nicht naher beschrieben werden muss.
Schließlich umfasst die Erfindung auch einen Halbleiterdetek- tor zur Strahlungsdetektion mit dem vorstehend beschriebenen erfindungsgemaßen DEPFET-Transistor, wobei der DEPFET-Transistor in dem Halbleiterdetektor als Ausleseelement und/oder als strahlungsdetektierendes Detektorelement eingesetzt werden kann.
Der Halbleiterdetektor weist hierbei vorzugsweise zahlreiche Detektorelemente auf, die matrixformig angeordnet sind, wobei die einzelnen Detektorelemente jeweils einen Bildpunkt (Pixel) bilden und vorzugsweise aus einem erfindungsgemaßen DEPFET-Transistor mit einer degressiven Kennlinien bestehen. Andere vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet oder werden nachstehend zusammen mit der Beschreibung der bevorzugten Ausführungsbeispiele der Erfindung anhand der Figuren näher erläutert. Es zeigen:
Figur 1 eine vereinfachte Aufsichtsdarstellung eines erfindungsgemäßen DEPFET-Transistors,
Figur 2 eine vereinfachte Querschnittsansicht des DEPFET- Transistors gemäß Figur 1 entlang der Schnittlinie
A-A,
Figur 3 eine Abwandlung der Querschnittsansicht aus Figur 1, wobei sich das interne Gate unter dem Leitungskanal weiter nach oben erstreckt als unter der Source,
Figur 4 eine Abwandlung der Querschnittsansicht aus Figur 3, wobei sich das interne Gate in seitlicher Richtung nicht bis unter die Drain erstreckt,
Figur 5 eine Abwandlung der Querschnittsansicht aus Figur 2, wobei sich das interne Gate in seitlicher Richtung nicht bis unter die Drain erstreckt,
Figur 6 eine Querschnittsansicht eines alternativen Ausführungsbeispiels, bei dem die Tiefe des internen Gates in seitlicher Richtung variiert und unter dem Leitungskanal am größten ist,
Figur 7 eine vereinfachte und idealisierte Darstellung eines Kennlinienverlaufs bei den vorstehend beschriebenen Ausführungsbeispielen eines erfindungsgemäßen DEPFET-Transistors sowie Figur 8 alternative Kennlinienverläufe von erfindungsgemäßen DEPFET-Transistoren.
Die Figuren 1 und 2 zeigen in vereinfachter und idealisierter Form einen DEPFET-Transistor 1 in einer Aufsichtsdarstellung bzw. in einer Querschnittsdarstellung.
Der DEPFET-Transistor 1 dient hierbei als Ausleseelement in einem Halbleiterdetektor, wobei der restliche Aufbau des Haltleiterdetektors zur Vereinfachung nicht dargestellt ist.
Der DEPFET-Transistor 1 weist ein schwach n-dotiertes Halb¬ leitersubstrat HS mit einer Vorderseite VS und einer Rückseite RS auf.
An der Rückseite RS des Halbleitersubstrats HS befindet sich hierbei ein flächiger Rückkontakt RK, der aus einem stark p- dotierten Gebiet besteht und mit dem n-dotierten Halbleitersubstrat HS eine in Sperrrichtung gepolte Diode bildet und zur Verarmung des Halbleitersubstrats HS dient. Im Betrieb des DEPFET-Transistors 1 wird deshalb ein positives elektrisches Potenzial an den Rückkontakt RK angelegt, um das Halbleitersubstrat HS zu verarmen.
An der Vorderseite VS ist das Halbleitersubstrat HS von einer Oxidschicht Ox abgedeckt und isoliert, was an sich aus dem Stand der Technik bekannt ist. Die Oxidschicht Ox weist jedoch Unterbrechungen auf, um die Source S und die Drain D e- lektrisch zu kontaktieren, was aus dieser Querschnittszeich- nung nicht hervorgeht.
Weiterhin befindet sich an der Vorderseite VS des Halbleitersubstrats HS eine stark p-dotierte Source S und eine ebenfalls stark p-dotierte Drain D, wobei sich zwischen der Sour- ce S und der Drain D ein Leitungskanal LK erstreckt, dessen Leitfähigkeit gesteuert werden kann.
Zum einen kann die Leitfähigkeit des Leitungskanals LK durch ein externes Gate G gesteuert werden, das an der Vorderseite VS über der Oxidschicht Ox angeordnet ist.
Zum anderen kann die Leitfähigkeit des Leitungskanals LK durch ein internes Gate IG gesteuert werden, das in dem HaIb- leitersubstrat HS angeordnet ist und aus einem vergrabenen, n-dotierten Gebiet besteht, in dem sich strahlungsgenerierte Signalladungsträger 2 ansammeln.
Eine Besonderheit des erfindungsgemäßen DEPFET-Transistors 1 besteht darin, dass das interne Gate IG in seitlicher Richtung nicht auf den Bereich unter dem Leitungskanal beschränkt ist, sondern sich in seitlicher Richtung bis unter die Source S und auch bis unter die Drain D erstreckt. Dies ist von Bedeutung, weil die Signalladungsträger 2, die sich in dem in- ternen Gate IG unter der Source S befinden, in wesentlich geringerem Maße zur Steuerung der Leitfähigkeit des Leitungskanals LK beitragen als die Signalladungsträger 2, die sich in dem internen Gate IG unter dem Leitungskanal LK befinden.
Das interne Gate IG erstreckt sich unter dem Leitungskanal LK weiter in die Tiefe als unter der Source S, so dass das interne Gate IG unter dem Leitungskanal LK eine größere vertikale Ausdehnung aufweist als unter der Source S. Dies hat zur Folge, dass sich die strahlungsgenerierten Signalladungsträ- ger 2 in dem internen Gate IG zunächst in dem Bereich unter dem Leitungskanal LK ansammeln und dort in relativ großem Maße zu der Steuerung der Leitfähigkeit des Leitungskanals LK beitragen. Erst mit zunehmender Signalladungsmenge befinden sich dann in dem internen Gate IG auch in dem Bereich unter der Source S Signalladungsträger 2, die dort jedoch in wesentlich geringerem Maße zur Steuerung der Leitfähigkeit des Leitungskanals LK beitragen.
Das interne Gate IG weist hierbei in seitlicher Richtung drei Bereiche auf, die jeweils durch eine Stufe voneinander getrennt sind, was zu einer in Figur 7 dargestellten Kennlinie 3 führt. So zeigt die Kennlinie 3 die Abhängigkeit der Source-Spannung USOURCE von der strahlungsgenerierten Signalla- düng Q. Aus der Zeichnung ist ersichtlich, dass die Kennlinie 3 mehrere Kennlinienabschnitte 4, 5, 6 mit unterschiedlichen Kennliniensteigungen aufweist, wobei die Kennliniensteigung mit der Signalladung Q abnimmt, so dass die Kennlinie 3 insgesamt einen degressiven Kennlinienverlauf aufweist. Dies ist vorteilhaft, weil dadurch bei kleinen Signalladungen Q<Q1 in dem Kennlinienabschnitt 4 eine große Kennliniensteigung mit einer entsprechend großen Messempfindlichkeit zur Verfügung steht, während die zu größeren Signalladungen hin abnehmende Kennliniensteigung einen großen Messbereich ermöglicht.
Aus der Aufsichtsdarstellung in Figur 1 ist weiterhin ersichtlich, dass der DEPFET-Transistor 1 eine lineare Struktur aufweist und zusätzlich über ein Clear-Gate CLG verfügt, das seitlich neben dem Leitungskanal LK bzw. dem externen Gate G angeordnet ist.
Darüber hinaus verfügt der DEPFET-Transistor 1 über zwei Löschkontakte CL, welche die in dem internen Gate IG angesammelten Signalladungsträger 2 bei einem Löschvorgang über das Clear-Gate CLG abziehen.
Der Löschvorgang kann jedoch bei dem erfindungsgemäßen DEPFET-Transistor 1 auch durch andere Techniken erfolgen, die aus dem Stand der Technik an sich bekannt sind und deshalb nicht näher beschrieben werden müssen.
Figur 3 zeigt eine Querschnittsansicht einer alternativen Ausführungsform des DEPFET-Transistors 1, der weitgehend mit dem vorstehend beschriebenen Ausführungsbeispiel übereinstimmt, so dass zur Vermeidung von Wiederholungen auf die vorstehende Beschreibung verwiesen wird, wobei für entsprechende Einzelheiten dieselben Bezugszeichen verwendet werden.
Eine Besonderheit dieses Ausführungsbeispiels besteht darin, dass sich das interne Gate IG von dem Bereich unter der Sour- ce S ausgehend in seitlicher Richtung hin zu dem Bereich unter dem Leitungskanal LK zunehmend weit nach oben zu der Vor- derseite VS hin erstreckt. Die vertikale Ausdehnung des internen Gates IG ist also in dem Bereich unter dem Leitungskanal LK am größten und nimmt in seitlicher Richtung zu der Source S hin ab.
Figur 4 zeigt eine Abwandlung von Figur 3, so dass zur Vermeidung von Wiederholungen auf die vorstehende Beschreibung verwiesen wird, wobei für entsprechende Einzelheiten dieselben Bezugszeichen verwendet werden.
Eine Besonderheit dieses Ausführungsbeispiels besteht darin, dass sich das interne Gate IG in seitlicher Richtung nicht bis unter die Drain D erstreckt.
Figur 5 zeigt eine Abwandlung der Querschnittsansicht aus Fi- gur 2, so dass zur Vermeidung von Wiederholungen auf die vorstehende Beschreibung verwiesen wird, wobei für entsprechende Einzelheiten dieselben Bezugszeichen verwendet werden. Eine Besonderheit dieses Ausführungsbeispiels besteht ebenfalls darin, dass sich das interne Gate IG in seitlicher Richtung nicht bis unter die Drain D erstreckt.
Figur 6 zeigt eine Querschnittsansicht eines weiteren Ausführungsbeispiels eines erfindungsgemäßen DEPFET-Transistors 1, der weitgehend mit den vorstehend beschriebenen Ausführungsbeispielen übereinstimmt, so dass zur Vermeidung von Wiederholungen auf die vorstehende Beschreibung verwiesen wird, wo- bei für entsprechende Einzelheiten dieselben Bezugszeichen verwendet werden.
Eine Besonderheit dieses Ausführungsbeispiels besteht darin, dass das interne Gate IG in einer bestimmten Tiefe T in dem Halbleitersubstrat HS verläuft, wobei die Tiefe T in seitlicher Richtung variiert und in dem Bereich unter dem Leitungskanal LK maximal ist.
Die Tiefe T nimmt dann in seitlicher Richtung zu der Source S hin ab, wodurch der Kennlinienverlauf des DEPFET-Transistors 1 ebenfalls in der gewünschten Weise beeinflusst wird.
Schließlich zeigt Figur 8 zwei alternative degressive Kennlinien 7, 8 eines erfindungsgemäßen DEPFET-Transistors. Die Kennlinie 7 weist hierbei eine wurzeiförmige Abhängigkeit der Source-Spannung USOURCE von der Signalladung Q auf, während die Kennlinie 8 eine logarithmische Abhängigkeit der Source- Spannung USOURCE von der Signalladung Q zeigt.
Die Erfindung ist nicht auf die vorstehend beschriebenen bevorzugten Ausführungsbeispiele beschränkt. Vielmehr ist eine Vielzahl von Varianten und Abwandlungen möglich, die ebenfalls von dem Erfindungsgedanken Gebrauch machen und deshalb in den Schutzbereich fallen. Bezugs zeichenliste :
1 DEPFET-Transistor
2 Signalladungsträger
3 Kennlinie
4-6 Kennlinienabschnitte
7 Wurzeiförmige Kennlinie
8 Logarithmische Kennlinie CL Löschkontakte
CLG Clear-Gate
D Drain
G Externes
HS Halbleitersubstrat
LK Leitungskanal
Ox Oxidschicht
RK Rückkontakt
RS Rückseite
S Source
VS Vorderseite

Claims

ANSPRUCHE
1. DEPFET-Transistor (1) zur Erfassung einer strahlungsge- nerierten Signalladung (2, Q) und zur Erzeugung eines elektrischen Ausgangssignals (USOURCE) in Abhängigkeit von der er- fassten Signalladung (2, Q) entsprechend einer vorgegebenen Kennlinie (3, 7, 8) , dadurch gekennzeichnet, dass die Kennli- nie (3, 7, 8) einen degressiven Kennlinienverlauf aufweist, um eine hohe Messempfindlichkeit bei kleinen Signalladungen (2, Q) mit einem großen Messbereich bis hin zu großen Signalladungen (2, Q) zu kombinieren.
2. DEPFET-Transistor (1) nach Anspruch 1, dadurch gekennzeichnet, dass die Kennlinie (7, 8) innerhalb des Messbereichs im Wesentlichen knickfrei ist.
3. DEPFET-Transistor (1) nach einem der vorhergehenden An- sprüche, dadurch gekennzeichnet, a) dass die Kennlinie (7) eine wurzeiförmige Abhängigkeit von der Signalladung (2, Q) aufweist, oder b) dass die Kennlinie (8) eine logarithmische Abhängigkeit von der Signalladung (2, Q) aufweist.
4. DEPFET-Transistor (1) nach Anspruch 1, dadurch gekennzeichnet, a) dass die Kennlinie (3) mehrere Kennlinienabschnitte (4, 5, 6) mit unterschiedlichen Kennliniensteigungen auf- weist, und b) dass die Kennliniensteigung der Kennlinienabschnitte (4, 5, 6) mit der Signalladung (2, Q) abnimmt.
5. DEPFET-Transistor (1) nach Anspruch 4, dadurch gekennzeichnet, dass die einzelnen Kennlinienabschnitte (4, 5, 6) jeweils einen im Wesentlichen linearen Kennlinienverlauf aufweisen.
6. DEPFET-Transistor (1) nach einem der vorhergehenden Ansprüche, gekennzeichnet durch a) ein Halbleitersubstrat (HS) mit einer Vorderseite (VS) und einer Rückseite (RS) , b) eine Source (S) , die an der Vorderseite (VS) des Halbleitersubstrats (HS) angeordnet ist, c) eine Drain (D) , die an der Vorderseite (VS) des Halbleitersubstrats (HS) in einem Abstand zu der Source (S) angeordnet ist, d) einen Leitungskanal (LK) , der sich an der Vorderseite (VS) des Halbleitersubstrats (HS) zwischen der Source (S) und der Drain (D) erstreckt und eine steuerbare Leitfähigkeit aufweist, e) ein internes Gate (IG), das in dem Halbleitersubstrat (HS) mindestens teilweise unter dem Leitungskanal (LK) angeordnet und mit einer bestimmten Dotierungsstärke dotiert ist, wobei sich die strahlungsgenerierte Signalladung (2, Q) in dem internen Gate (IG) ansammelt und dadurch die Leitfähigkeit des Leitungskanals (LK) steuert, f) einem an der Vorderseite (VS) des Halbleitersubstrats (HS) über dem Leitungskanal (LK) angeordneten externen Gate (G) zur Steuerung der Leitfähigkeit des Leitungskanals (LK) , und/oder g) einen Rückkontakt (RK) , der an der Rückseite (RS) des Halbleitersubstrats (HS) angeordnet ist, um das Halbleitersubstrat (HS) zu verarmen.
7. DEPFET-Transistor (1) nach Anspruch 6, dadurch gekennzeichnet:, dass sich das interne Gate (IG) in seitlicher Richtung über den Leitungskanal (LK) hinaus bis unter die Source (S) erstreckt.
8. DEPFET-Transistor (1) nach Anspruch 6 oder 7, dadurch gekennzeichnet, a) dass das interne Gate (IG) unter dem Leitungskanal (LK) eine größere Dotierungsstärke aufweist als unter der Source (S) , und/oder b) dass das interne Gate (IG) unter dem Leitungskanal (LK) eine größere vertikale Ausdehnung aufweist als unter der Source (S) .
9. DEPFET-Transistor (1) nach Anspruch 8, dadurch gekennzeichnet, a) dass die Dotierungsstärke in dem internen Gate (IG) in seitlicher Richtung von dem Bereich unter dem Leitungskanal (LK) zu dem Bereich unter der Source (S) hin ab- nimmt, und/oder b) dass die vertikale Ausdehnung des internen Gates (IG) in seitlicher Richtung von dem Bereich unter dem Leitungskanal (LK) zu dem Bereich unter der Source (S) hin abnimmt .
10. DEPFET-Transistor (1) nach Anspruch 9, dadurch gekennzeichnet, a) dass sich die Dotierungsstärke und/oder die vertikale Ausdehnung des internen Gates (IG) in lateraler Rich- tung kontinuierlich verändert, oder b) dass sich die Dotierungsstärke und/oder die vertikale Ausdehnung des internen Gates (IG) in lateraler Richtung stufenförmig verändert.
11. DEPFET-Transistor (1) nach einem der Ansprüche 6 bis
10, dadurch gekennzeichnet:, a) dass sich das interne Gate (IG) in seitlicher Richtung über den Leitungskanal (LK) hinaus bis unter die Drain
(D) erstreckt, oder b) dass sich das interne Gate (IG) in seitlicher Richtung nicht bis unter die Drain (D) erstreckt.
12. DEPFET-Transistor (1) nach einem der Ansprüche 6 bis 11, dadurch gekennzeichnet, a) dass sich das interne Gate (IG) von dem Bereich unter der Source (S) ausgehend hin zu dem Bereich unter dem Leitungskanal (LK) zunehmend weit nach unten in das Halbleitersubstrat (HS) erstreckt, und/oder b) dass sich das interne Gate (IG) an seiner Oberseite in seitlicher Richtung über den Leitungskanal (LK) hinaus bis unter die Source (S) erstreckt, und/oder c) dass sich das interne Gate (IG) an seiner Unterseite in seitlicher Richtung nicht bis unter die Source (S) erstreckt .
13. DEPFET-Transistor (1) nach einem der Ansprüche 6 bis 11 , dadurch gekennzeichnet, a) dass sich das interne Gate (IG) von dem Bereich unter der Source (S) ausgehend in seitlicher Richtung hin zu dem Bereich unter dem Leitungskanal (LK) zunehmend weit nach oben in das Halbleitersubstrat (HS) erstreckt, und/oder b) dass sich das interne Gate (IG) an seiner Unterseite in seitlicher Richtung über den Leitungskanal (LK) hinaus bis unter die Source (S) erstreckt, und/oder c) dass sich das interne Gate (IG) an seiner Oberseite in seitlicher Richtung nicht bis unter die Source (S) erstreckt .
14. DEPFET-Transistor (1) nach Anspruch 6 oder 11, dadurch gekennzeichnet, dass das interne Gate (IG) in dem Halbleitersubstrat (HS) in einer bestimmten Tiefe (T) verläuft, wobei die Tiefe (T) von dem Bereich unter dem Leitungskanal (LK) zu dem Bereich unter der Source (S) hin abnimmt.
15. DEPFET-Transistor (1) nach einem der Ansprüche 6 bis 14 , dadurch gekennzeichnet , a) dass das Halbleitersubstrat (HS) und das interne Gate
(IG) entsprechend einem ersten Dotierungstyp (n) do- tiert ist, und/oder b) dass die Source (S) , die Drain (D) und der Rückkontakt (RK) entsprechend einem zweiten Dotierungstyp (p) dotiert sind.
16. DEPFET-Transistor (1) nach Anspruch 15, dadurch gekennzeichnet, a) dass der erste Dotierungstyp eine n-Dotierung aufweist, während der zweite Dotierungstyp eine p-Dotierung aufweist, oder b) dass der erste Dotierungstyp eine p-Dotierung aufweist, während der zweite Dotierungstyp eine n-Dotierung aufweist .
17. DEPFET-Transistor (1) nach einem der Ansprüche 6 bis 16, dadurch gekennzeichnet, dass das interne Gate (IG) ein bestimmtes Dotierungsprofil aufweist, das so gewählt ist, dass der Kennlinienverlauf degressiv ist.
18. Halbleiterdetektor zur Strahlungsdetektion, gekennzeichnet durch mindestens einem DEPFET-Transistor (1) nach einem der vorhergehenden Ansprüche.
19. Halbleiterdetektor nach Anspruch 18, dadurch gekennzeichnet, dass der DEPFET-Transistor (1) a) ein Ausleseelement und/oder b) ein strahlungsdetektierendes Detektorelement bildet.
20. Halbleiterdetektor nach Anspruch 19, dadurch gekennzeichnet, dass zahlreiche Detektorelemente matrixförmig angeordnet sind.
* * * * *
EP08840113A 2007-10-11 2008-10-08 Depfet-transistor mit grossem dynamikbereich Withdrawn EP2195861A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007048890A DE102007048890B3 (de) 2007-10-11 2007-10-11 DEPFET-Transistor mit großem Dynamikbereich und Halbleiterdetektor
PCT/EP2008/008489 WO2009049808A1 (de) 2007-10-11 2008-10-08 Depfet-transistor mit grossem dynamikbereich

Publications (1)

Publication Number Publication Date
EP2195861A1 true EP2195861A1 (de) 2010-06-16

Family

ID=40342271

Family Applications (1)

Application Number Title Priority Date Filing Date
EP08840113A Withdrawn EP2195861A1 (de) 2007-10-11 2008-10-08 Depfet-transistor mit grossem dynamikbereich

Country Status (4)

Country Link
US (1) US8461635B2 (de)
EP (1) EP2195861A1 (de)
DE (1) DE102007048890B3 (de)
WO (1) WO2009049808A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019206494A1 (de) * 2019-05-06 2020-11-12 MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. DEPFET-Transistor und Verfahren zur Herstellung eines DEPFET- Transistors

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255680B1 (en) * 1998-03-30 2001-07-03 Nec Corporation Solid-state image sensor
DE102005025641A1 (de) * 2005-06-03 2006-12-07 MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. Srahlungsdetektor zur Detektion intensitätsarmer Strahlung

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1559312A (en) * 1976-08-26 1980-01-16 Philips Nv Photosensitive device arrangements and systems and photosensitive elements therefor
JPS58220472A (ja) * 1982-06-16 1983-12-22 Toshiba Corp 電荷検出装置
JPS61179574A (ja) * 1985-02-04 1986-08-12 Mitsubishi Electric Corp 電荷結合素子
JPH01286362A (ja) * 1988-05-12 1989-11-17 Mitsubishi Electric Corp 電荷転送素子
JPH0778972A (ja) * 1993-09-06 1995-03-20 Sony Corp 電荷転送装置
JP4198047B2 (ja) * 2003-12-26 2008-12-17 シャープ株式会社 光検出装置、固体撮像装置およびカメラシステム
DE102004004283A1 (de) * 2004-01-28 2005-08-25 MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. Halbleiterstruktur
MX2007002133A (es) * 2004-08-20 2007-08-14 Artto Aurola Detector de radiacion de semiconductor con una estructura de compuerta interna modificada.
WO2007077286A1 (en) * 2006-01-05 2007-07-12 Artto Aurola Semiconductor radiation detector detecting visible light

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255680B1 (en) * 1998-03-30 2001-07-03 Nec Corporation Solid-state image sensor
DE102005025641A1 (de) * 2005-06-03 2006-12-07 MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. Srahlungsdetektor zur Detektion intensitätsarmer Strahlung

Also Published As

Publication number Publication date
US8461635B2 (en) 2013-06-11
DE102007048890B3 (de) 2009-03-19
WO2009049808A1 (de) 2009-04-23
US20100237392A1 (en) 2010-09-23

Similar Documents

Publication Publication Date Title
DE3687952T2 (de) Halbleiterbauelement mit Überhitzungsschutzmittel.
DE10362232B4 (de) Leistungshalbleitervorrichtung
DE3326924A1 (de) Festkoerper-ccd-bildsensor
DE102008014071A1 (de) Siliciumcarbid-Halbleitervorrichtung
DE3709674A1 (de) Festkoerperbildsensor
EP1596439A2 (de) Avalanche-Strahlungsdetektor
DE102012217031A1 (de) Halbleiterbauelement und herstellungsverfahren dafür
DE69533134T2 (de) Leistungsbauteil hoher Dichte in MOS-Technologie
DE2842346A1 (de) Bildabtaster in festkoerpertechnik
DE3345239A1 (de) Festkoerper-bildsensor
DE19719326A1 (de) Aktive Pixelsensorzelle
EP2629340A2 (de) Halbleiterstruktur für einen auf dem Lawineneffekt beruhenden Strahlungsdetektor sowie Strahlungsdetektor
DE2432352B2 (de) MNOS-Halbleiterspeicherelement
EP0719454B1 (de) Halbleiter(detektor)struktur
DE1789119B2 (de) Halbleiterbauelement. Ausscheidung aus: 1514855
DE102007017640B3 (de) Halbleiterdetektor und zugehöriges Betriebsverfahren
DE2634312A1 (de) Ladungsuebertragvorrichtung auf halbleiterbasis
DE10249009A1 (de) Halbleitervorrichtung
DE60313876T2 (de) Bildsensor, kamerasystem mit dem bildsensor
EP2489080A2 (de) Halbleiter-photodetektor und strahlungsdetektorsystem
DE102007048890B3 (de) DEPFET-Transistor mit großem Dynamikbereich und Halbleiterdetektor
DE19614010C2 (de) Halbleiterbauelement mit einstellbarer, auf einem tunnelstromgesteuerten Lawinendurchbruch basierender Stromverstärkung und Verfahren zu dessen Herstellung
DE102011113767B3 (de) Halbleiterdetektor mit einer Ladungsträgerinjektionseinrichtung und Betriebsverfahren dafür
DE102004024887A1 (de) Transistor
DE10123818A1 (de) Anordnung mit Schutzfunktion für ein Halbleiterbauelement

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20100319

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MT NL NO PL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL BA MK RS

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20160502

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20170725