EP2100327A1 - Elektronische, insbesondere mikroelektronische funktionsgruppe und verfahren zu deren herstellung - Google Patents

Elektronische, insbesondere mikroelektronische funktionsgruppe und verfahren zu deren herstellung

Info

Publication number
EP2100327A1
EP2100327A1 EP06829212A EP06829212A EP2100327A1 EP 2100327 A1 EP2100327 A1 EP 2100327A1 EP 06829212 A EP06829212 A EP 06829212A EP 06829212 A EP06829212 A EP 06829212A EP 2100327 A1 EP2100327 A1 EP 2100327A1
Authority
EP
European Patent Office
Prior art keywords
adhesive layer
conductor structure
carrier
component
functional group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP06829212A
Other languages
English (en)
French (fr)
Inventor
Norman Marenco
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Publication of EP2100327A1 publication Critical patent/EP2100327A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/091—Locally and permanently deformed areas including dielectric material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Abstract

Die Erfindung betrifft eine elektronische, insbesondere mikroelektronische, Funktionsgruppe und ein Verfahren zu deren Herstellung. Das erfindungsgemäße Verfahren enthält die Schritte: a) Beschichten eines Trägers (5a) mit einem nicht leitenden Klebstoffs (4a); b) Aufbringen einer Leiterstruktur (3) auf einen Teilbereich der Klebstoffschicht (4a); c) Anordnen eines elektronischen Bauteils (1) mit zumindest einen außen liegenden elektrischen Anschlusskontakt (2) auf der Klebstoffschicht (4a) und auf der Leiterstruktur (3), wobei der mindestens eine Anschlusskontakt (2) des elektronischen Bauteils (1) mit der Leiterstruktur (3) unmittelbar in Kontakt gebracht wird und ein Teil der Außenhülle des Bauteils (1) mit der Klebstoffschicht (4a) unmittelbar in Kontakt gebracht wird. Das erfindungsgemäße Verfahren erlaubt eine schonende, schnelle und insbesondere kostengünstige Herstellung von elektronischen, insbesondere mikroelektronischen, Funktionsgruppen.

Description

Elektronische, insbesondere mikroelektronische Funktionsgruppe und Verfahren zu deren Herstellung
Die Erfindung betrifft eine elektronische, insbeson- dere eine mikroelektronische, Funktionsgruppe und ein Verfahren zur Herstellung einer derartigen Funktionsgruppe .
Eine elektronische Funktionsgruppe enthält in der Re- gel zumindest ein oder mehrere elektronische Bauteile, eine Leiterstruktur, welche die elektronischen Bauteile kontaktiert, und einen Träger, auf dem e- lektronische Bauteile und Leiterstruktur aufgebracht sind.
Um ein elektronisches Bauteil, insbesondere ein mikroelektronisches Bauteil, wie beispielsweise einen Chip, elektrisch mit der Leiterstruktur zu verbinden und auf dem Träger zu befestigen, sind verschiedene Verfahren bekannt: Zum einen ist es bekannt, Chips mit ihren elektrischen Anschlusskontakten auf einer auf einem Träger aufgebrachten Leiterstruktur anzuordnen, und durch Einbringen von Energie, beispielsweise durch Wärme, Ultraschall oder Druck, eine Stoffschlüssige Verbindung zwischen den Metallkontakten des Chips und den zugeordneten Kontakten der Leiterstruktur herzustellen.
Eine andere Möglichkeit ist es, die Leiterstruktur zumindest bereichsweise durch einen isotrop leitenden Klebstoff auszubilden, den Chip auf diesen Bereich aufzusetzen, und dann den Klebstoff auszuhärten.
Des Weiteren ist bekannt, einen Chip auf der Kontakt- seite ganzflächig mit einem anisotrop leitenden Klebstoff zu beschichten, wobei der Klebstoff einen geringen Anteil an Metallkugeln oder metallisch be- schichteten Kugeln enthält. Der Chip wird auf ein
Substrat und eine dort ausgebildete Leiterstruktur angepresst . Die statistische Verteilung der Kugeln stellt sicher, dass beim Anpressen des Chips auf das Substrat stets eine hinreichende Anzahl an Kugeln im Bereich der Kontaktflächen vorhanden ist. Durch hohen Anpressdruck und die Schrumpfung beim Aushärten des Klebstoffs bleiben die Kontakte kraftschlüssig miteinander verbunden. Für die Bildung von ungewollten elektrischen Brücken mit weiteren Kontakten stehen dagegen nicht genügend Metallkugeln für die elektrische Leitung zur Verfügung.
Alternativ kann auch nicht leitender Klebstoff eingesetzt werden. Die Anschlusskontakte des Chips werden in diesem Fall als leitfähige Höcker ("Bumps") ausgebildet. Durch genügend hohen Anpressdruck und durch Härten und Schrumpfen des Klebstoffes wird der direkte Kontakt der leitfähigen Höcker mit der Leiterstruktur hergestellt und aufrechterhalten.
Nachteil obiger Verfahren ist, dass diese entweder die elektronischen Bauteile thermisch und/oder mechanisch stark belasten oder eine mechanisch unzureichende Verbindung zwischen Bauteil und Träger herstellen. Im letzteren Falle sind weitere Maßnahmen notwendig um die mechanische Befestigung des Bauteils zu gewährleisten, wodurch allerdings die Verfahren aufwendiger werden. Ein weiterer Nachteil der genannten Verfahren ist, dass diese teilweise elektrisch leitenden Klebstoff benötigen, ein derartiger Kleb- stoff allerdings relativ teuer ist und aufgrund seiner dielektrischen Eigenschaften für manche Anwendungen ungeeignet ist.
Aufgabe der vorliegenden Erfindung ist es somit, eine elektronische, insbesondere mikroelektronische Funktionsgruppe zu schaffen, welche einen stabilen Kontakt von Bauteil mit Leiterstruktur und Träger gewährleistet, mit geringem Aufwand und Kosten unter Schonung des Bauteils herstellbar ist, insbesondere keine leitfähigen Klebstoffe benötigt. Eine weitere Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung einer derartigen Funktionsgruppe zu schaffen.
Diese Aufgaben werden durch eine Funktionsgruppe und ein Verfahren zur Herstellung einer Funktionsgruppe nach den unabhängigen Ansprüchen gelöst.
Vorteilhafte Weiterbildungen werden in den abhängigen Ansprüchen beschrieben. Die Erfindung schafft eine elektronische, insbesondere mikroelektronische Funktionsgruppe, enthaltend einen flächigen ersten Träger, eine auf dem Träger aufgebrachte erste KlebstoffSchicht aus einem nicht lei- tenden Klebstoff, eine auf der dem Träger abgewandten Seite auf einem Teilbereich der KlebstoffSchicht aufgebrachte Leiterstruktur und zumindest ein elektronisches Bauteil, insbesondere einen mikroelektronischen Chip, mit mindestens einem außen liegenden elektri- sehen Anschlusskontakt, wobei der mindestens eine Anschlusskontakt des elektronischen Bauteils mit der Leiterstruktur unmittelbar in Kontakt ist und ein Teil der Außenhülle des Bauteils mit der Klebstoff- schicht unmittelbar in Kontakt ist. Unter außen lie- gendem Kontakt wird jeder Kontakt des Bauteils verstanden, der von außen zugänglich ist und der mit der Leiterstruktur kontaktiert werden soll.
Erfindungsgemäß wird die nicht leitende Klebstoff- schicht zur mechanischen Fixierung des elektronischen Bauteiles verwendet.
Derartige Klebstoffe sind preisgünstig erhältlich. Dies erlaubt es insbesondere, den Klebstoff ganzflä- chig auf der Oberfläche des Trägers als Schicht aufzutragen, was den Aufwand und damit Prozesskosten senkt, da eine spezielle Strukturierung des Klebstoffes nicht notwendig ist. Des Weiteren werden die schlechten dielektrischen Eigenschaften eines ani- sotrop leitenden Klebstoffes als auch ein möglicherweise zu hoher Widerstand eines isotrop leitenden Klebstoffes vermieden.
Durch die Verwendung von Kleber, der nicht oder nur bei geringen Temperaturen ausgehärtet wird, kann eine thermische Belastung des elektronischen Bauteils ver- mieden werden. Da für die Herstellung eines elektrischen Kontaktes zwischen Bauteil und Leiterstruktur keine hohen Anpressdrücke wie bei Verwendung von anisotrop leitendem Klebstoff erforderlich sind, kann auch die mechanische Belastung gering gehalten werden.
Vorzugsweise ist die Leiterstruktur unmittelbar auf der Klebstoffschicht ausgebildet.
Träger, Klebstoffschicht, Leiterstruktur und/oder das mindestens eine elektronische Bauteil können mechanisch starr oder biegeflexibel sein.
Die Verwendung von biegeflexiblen Elementen, insbesondere eines biegeflexiblen Trägers, ermöglicht es, eine biegeflexible elektronische Funktionsgruppe herzustellen. Eine derartige flexible Funktionsgruppe eignet sich insbesondere in der Verwendung als so ge- nanntes "smart label", worunter Etiketten verstanden werden, die mit einem Chip und einer Antenne ausgestattet und damit in der Lage sind, bei Aktivierung ein hochfrequentes Identifikationssignal auszusenden.
Auch ein starrer, biegefester Aufbau der Funktions- gruppe ist grundsätzlich möglich.
Weitere Anwendungsbereiche erschließen sich im Bereich der Polymerelektronik, beispielsweise für RFID- Anwendungen wie Smart Label, e-Papier und allgemeine flexible Displays, die z.B. in Bonuskarten wie Telefonkarten, Kundenrabattsysteme und dergleichen zum Einsatz kommen können.
Als Träger können beispielsweise Papier, Karton, Polymerfolien oder Leiterplatten verwendet werden, ab- hängig davon, ob ein flexibler oder biegefester Aufbau erzielt werden soll.
Als Klebstoff können beispielsweise Acrylate, Polysi- loxane, Epoxide, Thermoplaste, gegebenenfalls mit geeigneter Oberflächenbehandlung, verwendet werden.
Die Leiterstruktur kann durch Auftrag von Silbertinte oder Leitpaste gebildet werden.
Eine vorteilhafte Weiterbildung der Erfindung sieht vor, dass die Funktionsgruppe eine zweite Klebstoffschicht aus einem nicht leitenden Klebstoff und einem flächigen zweiten Träger aufweist, die mit erster KlebstoffSchicht und erstem Träger einen festen
Schichtverbund erster Träger-erste Klebstoffschicht- zweite KlebstoffSchicht-zweiter Träger bilden, wobei die Leiterstruktur und/oder das mindestens eine e- lektronische Bauteil zumindest bereichsweise zwischen erstem und zweitem Träger liegt bzw. liegen.
Auf diese Weise ist es zum einen möglich, elektronisches Bauteil und/oder Leiterstruktur mechanisch zu stabilisieren, zum anderen können diese beiden EIe- mente durch einen derartigen "Sandwich" -Aufbau mechanisch gut geschützt werden.
Vorzugsweise liegen Leiterstruktur und das mindestens eine elektronische Bauteil teilweise oder vollständig zwischen erster und zweiter KlebstoffSchicht , sind insbesondere in der KlebstoffSchicht eingebettet.
Vorzugsweise sind die beiden Klebstoffschichten vollständig von den Trägern ober- und unterseitig abge- deckt. Vorzugsweise sind die Klebstoffe der ersten und zweiten KlebstoffSchicht identisch. Dies gewährleistet eine gute stoffschlüssige Verbindung zwischen den Schichten.
Auch ist es möglich, die zweite Klebstoffschicht analog zur ersten Klebstoffschicht mit einer Leiterstruktur zu versehen und mit dieser elektronische Bauteile zu kontaktieren, so beispielsweise, um eine elektrisch isolierte Brücke über die Windungen einer Antennenspule zu legen.
Des Weiteren schafft die Erfindung ein Verfahren zur Herstellung einer oben beschriebenen elektronischen Funktionsgruppe, enthaltend die Schritte:
a) Beschichten eines Trägers mit einem nicht leitenden Klebstoff; b) Aufbringen einer Leiterstruktur auf einen Teil- bereich der Klebstoffschicht ; c) Anordnen eines elektronischen Bauteils mit zumindest einem außen liegenden elektrischen Anschlusskontakt auf der Klebstoffschicht und auf der Leiterstruktur, wobei der mindestens eine Anschlusskontakt des elektronischen Bauteils mit der Leiterstruktur unmittelbar in Kontakt gebracht wird und ein Teil der Außenhülle des Bauteils mit der Klebstoffschicht unmittelbar in Kontakt gebracht wird.
Insbesondere genügt ein leichtes Anpressen des elektronischen Bauteils, um einen guten elektrischen Kontakt zwischen dem Anschlusskontakt des Bauteils und der Leiterstruktur herzustellen, als auch das Bauteil adhäsiv mit der Klebstoffschicht zu verbinden. Vorzugsweise ist die Klebstoffschicht genügend großflä- chig ausgebildet, um dem elektronischen Bauteil eine genügend große Kontaktfläche zu bieten.
Eine kraftschlüssige Verbindung zwischen Anschluss- kontakt des Bauteils und Leiterstruktur ist für die Gewährleistung einer elektrischen Verbindung für die meisten Anwendungen ausreichend. In diesem Falle kann die Montage des elektronischen Bauteils ohne hohe mechanische und thermische Belastung des Bauteils er- folgen. Dies ist insbesondere dann vorteilhaft, wenn empfindliche Bauteile, wie beispielsweise mikroelekt- ronische Chips, montiert werden.
Alternativ ist es auch möglich, dass in einem weite- ren Schritt der mindestens eine elektrische Anschlusskontakt des Bauteils mit dem diesen elektrisch kontaktierenden Bereich der Leiterstruktur durch eine thermische Behandlung verbunden wird. Auf diese Weise wird eine gut leitende intermetallische Phase ausge- bildet.
Es ist möglich, das erfindungsgemäße Verfahren im Rahmen eines Rolle-zu-Rolle-Prozesses, also in einem kontinuierlichen Prozess, anzuwenden. Dies ist insbe- sondere dadurch möglich, dass Klebstoffe verwendet werden können, die ein nachgelagertes Aushärten in einem separaten Ofen nicht benötigen. Das erfindungs- gemäße Verfahren kann in einem wenige Sekunden dauernden Taktzyklus durchgeführt werden. Es ist somit insbesondere für die Herstellung von elektronischen Funktionsgruppen wie beispielsweise oben genannten "smart labeis", welche, um wirtschaftlich interessant zu sein, in hoher Stückzahl und mit geringen Kosten hergestellt werden können müssen, vorteilhaft.
Neben einem Rolle-zu-Rolle-Prozess ist es natürlich ebenso möglich, das Verfahren als Rolle-zu-Bogenware oder Bogenware-zu-Bogenware-Verfahren aufzubauen. Letzteres bietet sich insbesondere dann an, wenn biegefeste Funktionsgruppen hergestellt werden sollen.
Eine vorteilhafte Weiterbildung der Erfindung sieht vor, dass in einem weiteren Schritt die erste Klebstoffschicht und vorzugsweise auch das auf erste KlebstoffSchicht angeordnete Bauteil und/oder die Leiterstruktur zumindest bereichsweise mit weiterem nicht leitenden Klebstoff beschichtet wird bzw. werden, und auf diese zweite KlebstoffSchicht ein weiterer Träger angeordnet wird.
Dies kann insbesondere durch Laminieren des mit Leiterstruktur, mindestens einem elektronischen Bauteil und Klebstoffschicht bestückten Trägers erfolgen. Das Verfahren kann ebenso vorteilhaft realisiert werden, indem zuerst der weitere Träger mit der zweiten Kleb- Stoffschicht beschichtet wird, um erst dann als ganzes durch einen Laminierprozess auf die erste Klebstoffschicht bzw. auf letztere mit aufgebrachtem Bauteil und/oder Leiterstruktur gebracht zu werden.
Die Leiterstruktur kann beispielsweise mittels eines Tintenstrahl-Druckverfahrens direkt auf die Oberfläche der Klebstoffschicht aufgetragen werden. Eine andere Möglichkeit ist es, die Leiterstruktur zunächst auf der Oberfläche eines Substrates auszubilden, und über Anlegen des Substrats an die Klebstoffschicht der Leiterstruktur von diesem auf die Klebstoffschicht zu übertragen.
Die Erfindung wird nun anhand eines Ausführungsbei- spieles, welches durch mehrere Figuren dargestellt ist, näher erläutert. Dabei zeigt Fig. 1 eine Ausführungsform der erfindungsgemäßen Funktionsgruppe im Zustand kurz vor dem Kontaktieren des elektronischen Bauteils mit Leiterstruktur und KlebstoffSchicht ,
Fig. 2 das Verfahren im Zustand nach dem Kontaktieren des Bauteils mit Leiterstruktur und Klebstoffschicht, und
Fig. 3 eine weitere Ausführungsform der erfindungsgemäßen elektronische Funktionsgruppe nach dem Beenden des Herstellungsverfahrens .
Gemäß einer Ausführungsform des erfindungsgemäßen Verfahrens wird zunächst ein flächiger Träger 5a, hier ein Papierbogen mit einer Stärke von 200 Mikrometer, auf einer Seite auf der gesamten Fläche mit einem nicht leitenden Klebstoff, hier Acrylat, gleichmäßig beschichtet, so dass eine erste Klebstoffschicht 4a mit einer Dicke von 20 Mikrometer gebildet wird. Auf einen Teilbereich der Klebstoffschicht 4a wird mittels eines Tintenstrahl- Druckverfahrens eine Silbertinte in Form einer zuvor definierten Leiterstruktur 3 aufgetragen.
Diesen Verfahrenszustand, kurz bevor ein elektronisches Bauteil, hier ein RFID-Chip 1 mit einem außen liegenden elektrischen Anschlusskontakt 2, auf Leiterstruktur 3 und Klebstoffschicht 4a angeordnet wird, zeigt Fig. 1.
Der Chip 1 mit einem außen liegenden elektrischen An- schlusskontakt 2, der beispielsweise in Form eines
Höckers ausgebildet ist, aber auch andere Ausbildun- gen haben kann, wird auf die Klebstoffschicht 4a und auf die Leiterstruktur 3 angeordnet, wobei der Anschlusskontakt 2 mit der Leiterstruktur 3 unmittelbar in Kontakt gebracht wird und ein Teil der Außenhülle des Bauteils 1 mit der Klebstoffschicht unmittelbar in Kontakt gebracht wird. Um eine gute kraftschlüssige Verbindung zwischen Anschlusskontakt 2 und Leiterstruktur 3, sowie eine gute adhäsive Verbindung zwischen Außenhülle und Klebstoffschicht 4a zu gewähr- leisten, wird der Chip 1 leicht in Richtung des Trägers 5a angepresst.
Diesen Zustand des Verfahrens zeigt Fig. 2.
Auf die freien Oberflächenbereiche der ersten Klebstoffschicht 4a, auf die Leiterstruktur 3 und auf die freie Oberfläche des Chips 1 wird eine zweite Schicht aus nicht leitendem Klebstoff, hier ebenfalls Acry- lat, aufgetragen. Diese zweite Klebstoffschicht 4b wird auf ihrer Oberseite mit einem zweiten Träger 5b, hier ebenfalls ein Papierbogen mit einer Wanddicke von 200 Mikrometer, abgeschlossen (Fig. 3) .
Leiterstruktur 3 und Chip 1 sind somit vollständig in die Klebstoffschichten 4a und 4b eingebettet. Mechanisch geschützt werden sie durch die außenseitig liegenden Trägerschichten 5a und 5b. Die flexiblen Träger aus Papier, die dünnen Klebeschichten 4a, 4b und die dünne Leiterstruktur 3 gewährleisten, dass die elektronische Funktionsgruppe insgesamt biegeflexibel ist. Der Chip selbst weist eine geringe Flexibilität auf; jedoch ist er sehr klein gegenüber etwaigen Biegeradien der Trägerschichten 5a und 5b. Auch kann eine lokale Versteifung je nach den Anforderungen er- wünscht sein. In diesem Ausführungsbeispiel bildet die elektronische Funktionsgruppe ein so genanntes "smart label". Der RFID-Chip ist in der Lage, zur Identifikation hochfrequente elektromagnetische Signale auszusenden. Die Leiterstruktur 3 ist diesbezüglich als Sende- und Empfangsantenne für den Chip 1 ausgebildet.
Alternativ zu der hier beschriebenen Ausführungsform ist es insbesondere möglich, biegefeste Elemente, insbesondere biegefeste Träger, zu verwenden. Des Weiteren ist es auch möglich, Leiterstruktur 3 und Anschlusskontakt 2 des elektronischen Bauteils mittels thermischer Behandlung in eine intermetallische Phase zu überführen. Zudem können die Träger in einem gesonderten Prozess mit Klebstoffschichten und auch mit einer Leiterstruktur versehen werden.
Das hier dargestellte Verfahren ist für die Herstellung von "smart labeis" besonders geeignet. Es nutzt ausschließlich bereits vorhandenes Material und reduziert die zur Aufbau- und Verbindungstechnik erforderlichen Prozessschritte auf ein Minimum. Die Herstellung kann extrem kostengünstig und durchsatzoptimiert erfolgen, beispielsweise über einen Rolle-zu- Rolle-Prozess mit etwaiger nachgelagerter Härtephase, z.B. als ganze Rolle oder als Bogenware bei Raumtemperatur oder in einem Wärmeschrank. Zudem kann das Verfahren schonend mit geringer mechanischer Belastung durchgeführt werden.

Claims

Patentansprüche
1. Elektronische, insbesondere mikroelektronische, Funktionsgruppe, enthaltend einen flächigen ersten Träger (5a) , eine auf dem Träger (5a) aufgebrachte erste Klebstoffschicht (4a) aus einem nicht-leitenden Klebstoff, eine auf der dem Träger (5a) abgewandten Seite auf einem Teilbereich der Klebstoffschicht (4a) aufgebrachte Leiterstruktur (3) und zumindest ein elektronisches Bauteil (1) , insbesondere einen mikroelektroni- sehen Chip (1) , mit mindestens einem außen liegenden elektrischen Anschlusskontakt (2) , wobei der mindestens eine Anschlusskontakt (2) des e- lektronischen Bauteils (1) mit der Leiterstruktur (3) unmittelbar in Kontakt ist und ein Teil der Außenhülle des Bauteils (1) mit der Klebstoffschicht (4a) unmittelbar in Kontakt ist.
2. Funktionsgruppe nach Anspruch 1, dadurch gekennzeichnet, dass die Funktionsgruppe eine zweite Klebstoffschicht (4b) aus einem nicht- leitenden Klebstoff und einen flächigen zweiten Träger
(5b) aufweist, die mit erster Klebstoffschicht (4a) und erstem Träger (5a) einen festen Schichtverbund erster Träger (5a) - erste Klebstoffschicht (4a) - zweite Klebstoffschicht (4b) - zweiter Träger (5b) bilden, wobei die Leiterstruktur (3) und/oder das mindestens eine elektronische Bauteil (1) zumindest bereichsweise zwischen erstem und zweitem Träger (5) liegt bzw. liegen.
3. Funktionsgruppe nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass Träger
(5a, 5b) , Klebstoffschicht (4a, 4b) , Leiterstruktur (3) und/oder das mindestens eine elekt- ronische Bauteil (1) biegeflexibel ist bzw. sind.
4. Verfahren zur Herstellung einer elektronischen Funktionsgruppe, insbesondere einer Funktions- gruppe nach einem der Ansprüche 1 bis 3, enthal- tend die Schritte: a) Beschichten eines Trägers
(5a) mit einem nicht leitendem Klebstoff; b) Aufbringen einer Leiterstruktur (3) auf einen Teilbereich der Klebstoffschicht (4a) ; c) Anordnen eines elektronischen Bauteils (1) mit zumin- dest einem außen liegenden elektrischen Anschlusskontakt (2) auf der Klebstoffschicht (4a) und auf der Leiterstruktur (3) , wobei der mindestens eine Anschlusskontakt (2) des elektronischen Bauteils (1) mit der Leiterstruktur (3) unmittelbar in Kontakt gebracht wird und ein
Teil der Außenhülle des Bauteils (1) mit der Klebstoffschicht (4a) unmittelbar in Kontakt gebracht wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeich- net, dass in einem weiteren Schritt die erste
Klebstoffschicht (4a) und vorzugsweise auch das auf Leiterstruktur (3) und auf erste Klebstoff- schicht (4a) angeordnete Bauteil (1) und/oder die Leiterstruktur (3) zumindest bereichsweise mit weiterem nicht leitendem Klebstoff beschichtet wird bzw. werden, und auf diese zweite Klebstoffschicht (4b) ein weiterer Träger (5b) angeordnet wird.
6. Verfahren nach einem der Ansprüche 4 bis 5, dadurch gekennzeichnet, dass in einem weiteren Schritt der mindestens eine elektrische Anschlusskontakt (2) des Bauteils (1) mit der die- sen elektrisch kontaktierenden Bereich der Leiterstruktur (3) durch eine thermische Behandlung verbunden wird.
7. Verfahren nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, dass die Leiterstruktur (3) mittels eines Tintenstrahl-Druckverfahrens, eines Siebdruckverfahrens, mittels Aufsprühen oder mittels Transfers von einem Substrat auf die Klebstoffschicht (4a) aufgebracht wird.
EP06829212A 2006-11-24 2006-11-24 Elektronische, insbesondere mikroelektronische funktionsgruppe und verfahren zu deren herstellung Withdrawn EP2100327A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2006/011515 WO2008061554A1 (de) 2006-11-24 2006-11-24 Elektronische, insbesondere mikroelektronische funktionsgruppe und verfahren zu deren herstellung

Publications (1)

Publication Number Publication Date
EP2100327A1 true EP2100327A1 (de) 2009-09-16

Family

ID=37670157

Family Applications (1)

Application Number Title Priority Date Filing Date
EP06829212A Withdrawn EP2100327A1 (de) 2006-11-24 2006-11-24 Elektronische, insbesondere mikroelektronische funktionsgruppe und verfahren zu deren herstellung

Country Status (6)

Country Link
US (1) US20100142167A1 (de)
EP (1) EP2100327A1 (de)
JP (1) JP5248518B2 (de)
CN (1) CN101563765B (de)
NO (1) NO20091913L (de)
WO (1) WO2008061554A1 (de)

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2701139B1 (fr) * 1993-02-01 1995-04-21 Solaic Sa Procédé pour l'implantation d'un micro-circuit sur un corps de carte intelligente et/ou à mémoire, et carte comportant un micro-circuit ainsi implanté.
DE19529490A1 (de) * 1995-08-10 1997-02-13 Fraunhofer Ges Forschung Chipkontaktierungsverfahren, damit hergestellte elektronische Schaltung und Trägersubstrat zur Kontaktierung von Chips
US6482495B1 (en) * 1996-09-04 2002-11-19 Hitachi Maxwell, Ltd. Information carrier and process for production thereof
JP2000068328A (ja) * 1998-08-21 2000-03-03 Olympus Optical Co Ltd フリップチップ実装用配線基板
JP4508301B2 (ja) * 1998-09-16 2010-07-21 大日本印刷株式会社 非接触ｉｃカード
US6404643B1 (en) * 1998-10-15 2002-06-11 Amerasia International Technology, Inc. Article having an embedded electronic device, and method of making same
JP3502557B2 (ja) * 1999-01-07 2004-03-02 松下電器産業株式会社 非接触ｉｃカードの製造方法
DE19921230B4 (de) * 1999-05-07 2009-04-02 Giesecke & Devrient Gmbh Verfahren zum Handhaben von gedünnten Chips zum Einbringen in Chipkarten
US6548327B2 (en) * 2000-04-24 2003-04-15 Interuniversitair Microelektronica Centrum, Vzw Low cost electroless plating process for single chips and wafer parts and products obtained thereof
JP2004509479A (ja) * 2000-09-19 2004-03-25 ナノピアス・テクノロジーズ・インコーポレイテッド 無線周波数識別装置における複数の部品および複数のアンテナを組み立てる方法
US6951596B2 (en) * 2002-01-18 2005-10-04 Avery Dennison Corporation RFID label technique
DE10124770C1 (de) * 2001-05-21 2002-10-17 Infineon Technologies Ag Verfahren zur Kontaktierung eines elektrischen Bauelementes mit einem eine Leiterstruktur aufweisenden Substrat
JP2003233793A (ja) * 2002-02-12 2003-08-22 Konica Corp Ｉｃカード
US7709766B2 (en) * 2002-08-05 2010-05-04 Research Foundation Of The State University Of New York System and method for manufacturing embedded conformal electronics
AU2003286371A1 (en) * 2002-12-20 2004-07-14 Nagraid Sa Electronic transponder which is produced by means of conductive ink deposition
JP4479209B2 (ja) * 2003-10-10 2010-06-09 パナソニック株式会社 電子回路装置およびその製造方法並びに電子回路装置の製造装置
JP2006043969A (ja) * 2004-08-03 2006-02-16 Mejiro Precision:Kk 電子装置の製造方法
JP2006127474A (ja) * 2004-09-30 2006-05-18 Toppan Forms Co Ltd 通信用回路保持体
US7360437B2 (en) * 2005-06-28 2008-04-22 General Electric Company Devices for evaluating material properties, and related processes
US20070163704A1 (en) * 2006-01-18 2007-07-19 Upm Rafsec Oy Method for manufacturing a label comprising a transponder

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2008061554A1 *

Also Published As

Publication number Publication date
CN101563765A (zh) 2009-10-21
NO20091913L (no) 2009-06-24
US20100142167A1 (en) 2010-06-10
JP2010510678A (ja) 2010-04-02
JP5248518B2 (ja) 2013-07-31
WO2008061554A1 (de) 2008-05-29
CN101563765B (zh) 2013-09-25

Similar Documents

Publication Publication Date Title
EP2027600B1 (de) Verfahren zum Einbetten zumindest eines Bauelements in einem Leiterplattenelement
DE3153769C2 (de) Trägerelement zum Einbau in Ausweiskarten
KR100639083B1 (ko) 이방도전성 접착필름
KR102161430B1 (ko) 이방성 도전 필름, 접속 방법, 및 접합체
DE10232991A1 (de) Dreischichtiger anisotroper leitender Klebstofffilm mit hohem Haftvermögen
DE102006060719A1 (de) Chipkartenmodul und Verfahren zur Herstellung eines Chipkartenmoduls
KR102558230B1 (ko) 전사 필름이 부착된 전자파 차폐 필름, 전사 필름이 부착된 전자파 차폐 필름의 제조 방법 및 차폐 프린트 배선판의 제조 방법
DE19853805B4 (de) Elektrisch leitfähige, thermoplastische und hitzeaktivierbare Klebstofffolie und deren Verwendung
WO2000001782A1 (de) Elektrisch leitfähige, thermoplastische und hitzeaktivierbare klebstofffolie
EP2149858A1 (de) Verfahren zur Herstellung einer Vorrichtung zur drahtlosen Kommunikation bzw. eines Prelaminats für eine solche Vorrichtung
DE1812158A1 (de) Verfahren zum Einbetten von Halbleiterscheiben in dielektrische Schichten
WO2013110444A1 (de) Verfahren zum herstellen eines datenträgers unter vermeidung von mechanischen spannungen zwischen chip und datenträgerkörper
EP1301942A1 (de) Elektronisches chipbauteil mit einer integrierten schaltung und verfahren zur herstellung
CN109401654B (zh) 一种封装载带基材、双界面载带及其制作方法
EP2100327A1 (de) Elektronische, insbesondere mikroelektronische funktionsgruppe und verfahren zu deren herstellung
DE19535989C3 (de) Chipmodul
DE102008022016B4 (de) RFID-Inlays für elektronische Identifikationsdokumente und Herstellungsverfahren hierfür
EP1133796A1 (de) Flaechig ausgebildeter traeger fuer halbleiter-chips sowie verfahren zu seiner herstellung
JP3982444B2 (ja) 異方性導電接着材
DE102006012708A1 (de) Verfahren zur Herstellung eines aktiven oder passiven elektrischen Bauteils sowie elektrisches Bauteil
DE112004000956B4 (de) Verfahren zur Ausbildung einer Verbindung
EP3515157B1 (de) Flexible elektrische schaltung mit verbindung zwischen elektrisch leitfähigen strukturelementen
DE102018102734A1 (de) Flexible elektrische Schaltung mit Verbindung zwischen elektrisch leitfähigen Strukturelementen
EP1997133A1 (de) Verfahren zur herstellung eines aktiven oder passiven elektronischen bauteils sowie elektronisches bauteil
DE102007036046A1 (de) Planares elektronisches Modul

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20090619

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU LV MC NL PL PT RO SE SI SK TR

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20130426

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20170601