EP1897423A1 - Sensor für einen hardwareschutz für sensible elektronik-datenbaugruppen gegen externe manipulationen - Google Patents

Sensor für einen hardwareschutz für sensible elektronik-datenbaugruppen gegen externe manipulationen

Info

Publication number
EP1897423A1
EP1897423A1 EP05774182A EP05774182A EP1897423A1 EP 1897423 A1 EP1897423 A1 EP 1897423A1 EP 05774182 A EP05774182 A EP 05774182A EP 05774182 A EP05774182 A EP 05774182A EP 1897423 A1 EP1897423 A1 EP 1897423A1
Authority
EP
European Patent Office
Prior art keywords
conductor structures
conductor
sensor
circuit
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP05774182A
Other languages
English (en)
French (fr)
Inventor
Anton Wimmer
Peter Wolf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of EP1897423A1 publication Critical patent/EP1897423A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/86—Secure or tamper-resistant housings
    • G06F21/87—Secure or tamper-resistant housings by means of encapsulation, e.g. for integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0275—Security details, e.g. tampering prevention or detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10151—Sensor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Definitions

  • Electronic assemblies for highly sensitive data processing and data protection are to be protected against external manipulation by hardware, such as chemical or physical attacks (for example, mechanical, laser, fire, etc.), so that Data can not be manipulated.
  • Electronic module causes the stored data to be deleted immediately. As a result, the data can not be manipulated and the attack from the outside is thus recognizable by appropriate control bodies.
  • the object of the invention is to specify a sensor for a hardware protection for electronic assemblies, which can closely cover a surface / side to be protected and can be integrated into an electronics-compatible production.
  • the conductor structures and the isolation distances of the area sensor form a close-meshed structure in the form of a grid, in the form of a net, with meanders and / or with sectors in which the conductor structures are used, for example. in the form of geometric structures.
  • the isolation distance between two paths of the conductor structures in the form of conductor tracks or interconnects corresponds to conventional HDI (High Density Interconnection) structures. The same applies to the breadth of the gradients of the conductor structures.
  • the spanned area of the area sensor does not necessarily have to be two-dimensional or one plane. Rather, for example, shell, spherical and hemispherical configurations of the surface are conceivable. From the main application of the surface sensor, this is any surface formed by one or more layers arranged one behind the other, so that a space located behind the surface is protected by detecting a penetration of the surface by the surface sensor.
  • the area sensor has a multiplicity of sensor segments in which the conductor structures are arranged, for example, in the form of screws.
  • the conductor structures of the sensor segments per sensor segment are arranged in the form of opposing geometric structures.
  • the start and end points with their respective AnAuthleitersticianen the conductor structures are each in the center of the corresponding geometric shape.
  • the conductor structures of the opposite geometry shapes can advantageously be designed as parallel guided conductor profiles of different potentials. Often, it is sufficient if the conductor paths are not exactly parallel, but only so far that an insulation distance remains between them. Alternatively, however, an exactly parallel guide can also be provided. An underschliedliche embodiment of Leiterzugabpossesses is possible. One conductor could be straight and the other wavy.
  • the surface sensor may have a rewiring layer over which the sensor segments are contacted.
  • the rewiring layer can preferably be arranged on the side of the sensor segments to which access by the area sensor can be detected.
  • the area sensor is a
  • the conductor structures run meandering in the conductor layers.
  • conductor structures are arranged on a surface in such a way that insulation distances between progressions of the conductor structures result and the conductor structures with the insulation spacings cover the surface.
  • Advantageous embodiments of the method are analogous to the advantageous embodiments of the device and vice versa.
  • the described types of surface sensors can be integrated particularly well into a hardware protection.
  • the hardware protection can be designed as follows.
  • a hardware protection in the form of a circuit carrier which surrounds an interior for components of a circuit to be protected, comprises the conductor structures of the sensor surrounding the interior for detecting unauthorized external manipulations of the circuit.
  • the conductor structures for detecting accesses to the circuit are thus integrated directly into the circuit carrier of the circuit.
  • the circuit carrier preferably has a printed circuit board.
  • This printed circuit board may have at least one of the components of the circuit to be protected on and / or in its side facing the interior. In addition, it may have on and / or in its side facing away from the interior part of the surrounding the interior conductor structures.
  • the printed circuit board is advantageously a multilayer printed circuit board or a multilayer ceramic substrate with layers for the conductor structures surrounding the interior and layers for wiring some of the components of the circuit to be protected.
  • the layers for wiring the some of the components of the circuit to be protected are arranged in particular on and / or in the interior facing side of the circuit board. So that they can not be reached from the outside, plated-through holes of the circuit to be protected in the circuit board can be designed as buried vias.
  • Micro vias of various technologies (plasma etched, photo-definable or laser drilled) be executed.
  • the hardware protection module has a further multi-layer printed circuit board and / or multilayer ceramic substrate, which is arranged opposite the first printed circuit board, and on and / or in its side facing away from the interior carries a further part of the conductor structures surrounding the interior, and in particular has on and / or in its interior facing side further of the components of the circuit to be protected.
  • a frame is arranged between the circuit board and the other circuit board, which spaces the two circuit boards and thereby generates the interior between itself and the circuit boards.
  • the frame is constructed in particular in multi-layer printed circuit board technology or multilayer ceramic substrate, for example, in that dielectric layers and electrically conductive layers are arranged one above the other in layers.
  • the interior can be a cavity, but it does not have to be.
  • the interior is filled with a casting resin.
  • the circuit carrier has connections for connecting detector means for detecting a violation of the conductor structures.
  • the entire circuit carrier is thus at least substantially embodied in multilayer printed circuit board technology and / or multilayer ceramic technology.
  • this circuit carrier is produced with conductor structures surrounding the interior area for detecting accesses to the circuit.
  • Advantageous embodiments of the method result from the advantageous embodiments of the circuit substrate and vice versa.
  • a hardware protection for a circuit to be protected has a non-conductive, planar substrate.
  • the planar substrate is not flat, but has a recessed central area, which is preferably completely surrounded by protruding areas.
  • Conductor structures for detecting access to the circuit to be protected are arranged on and / or in the substrate. In the event of unauthorized access to the circuit, the conductor structures are violated, so that a contact is closed or interrupted and the access to the circuit is thus detected.
  • the projecting portions have an edge which is parallel to the recessed central portion.
  • the hardware contactor can be arranged flat on a circuit carrier and glued or soldered there.
  • the substrate is designed in the form of a half-shell.
  • the substrate is preferably deep-drawn, a printed circuit board and / or a film.
  • the conductor structures can be produced by printing. This is preferably done as long as the sheet substrate is still flat, so not deep-drawn.
  • the hardware protection in particular has connections for connecting detector means for detecting a violation of the conductor structures.
  • a planar substrate is provided with conductor patterns for detecting access to a circuit to be protected. Before or after that, the planar substrate is brought into a form in which it has a recessed central area which is surrounded by projecting areas.
  • Advantageous embodiments of the method result from the advantageous embodiments of the hardware protection and vice versa.
  • a device has a hardware protection of one of the previously described types and a circuit carrier for a circuit to be protected.
  • the hardware contactor is arranged with the projecting areas of its substrate on the circuit carrier, so that there is a space for the circuit to be protected between the recessed central area and the circuit carrier.
  • the circuit carrier is or preferably includes a circuit carrier printed circuit board. This is often also to protect on its back.
  • the device has, in particular, a second hardware protection according to one of the previously described types, which is based on the first hardware contactor opposite side of the circuit substrate is arranged.
  • the device preferably contains detector means for detecting a violation of the conductor structures through unauthorized access and / or unauthorized manipulation. So that the detector means are protected, they can be designed as part of the circuit to be protected.
  • the overall assembly with the circuit carriers is used in particular in a tachograph, a driving data recorder and / or a rail or non-rail vehicle. However, it can also be used, for example, in ATMs, devices for financial institutions and aircraft. In particular, the use of the overall assembly with the circuit carriers is always advantageous when cryptological keys to be protected (RSA, DES) are used.
  • RSA cryptological keys to be protected
  • Figure 1 is a schematic representation of an integrated hardware protection for electronic assemblies
  • FIG. 2 shows a schematic partial representation of the hardware protection according to FIG. 1 /
  • FIG. 3 is a fragmentary schematic representation of
  • Figure 4 is a schematic frame circuit board of the hardware protection of Figure 1;
  • FIGS. 5 to 7 show schematic conductor structures of a surface sensor of the processor circuit board or of the detection circuit board;
  • FIG. 8 shows schematic conductor structures of a surface sensor of the frame circuit board.
  • FIG. 1 shows a circuit carrier 1 with a first subassembly in the form of a printed circuit board 2 with some components 3 of a circuit to be protected.
  • the printed circuit board 2 has conductor structures 4 in the form of a protection layer as part of a multilayer wiring for detecting accesses to the circuit to be protected.
  • it has feedthroughs 5 for signal lines and power supply of the circuit to be protected to the outside of the circuit carrier. These bushings 5 run through the conductor structures surrounding the interior and end at a plug installation location 6.
  • the circuit carrier 1 also has another
  • the further components 8 of the further printed circuit board 7 are arranged on the side of the further printed circuit board, which points to the side of the printed circuit board 2, on which are the some components 3 of the circuit to be protected. All components of the circuit to be protected are thus located between the printed circuit board 2 and the further printed circuit board 7 in an interior 9 formed between the printed circuit boards.
  • the printed circuit board 2 and the further printed circuit board 7 are spaced by a frame printed circuit board 10, which is arranged between the two printed circuit boards and surrounds the interior 9 together with the printed circuit board 2 and the further printed circuit board 7.
  • the circuit board 2, the other circuit board 7 and the frame circuit board 10 are each designed so that Wires and components 3, 8 of the circuit to be protected in and / or on the interior 9 facing sides and / or areas of the circuit board 2, the other circuit board 7 and the frame circuit board 10 are arranged.
  • These wirings and components 3, 8 and thus the entire circuit to be protected are completely surrounded by a structure of conductor structures 4 of the printed circuit board 2, conductor structures 11 of the further printed circuit board 7 and conductor structures 12 of the frame circuit board 10, which are each electrically connected to one another.
  • the conductor structures are coupled to detector means designed as a special electronic circuit for detecting a violation of the conductor structures.
  • the conductor patterns may be considered to belong to the detector means.
  • Outer circumferential connection frames 13 are electrically coupled to the special electronics assembly, providing additional protection.
  • Circumferential conductor structures 35, 37 which are electrically coupled to the detector means, are provided between the peripheral connection frame 13 and the terminals 14 connecting the different printed circuit boards.
  • FIG. 3 shows the structure of the printed circuit board 2. It contains a grounding layer 21, at least one hardware protection network layer 22 for the conductor structures 4, at least one hardware protection rewiring layer 23, at least one power supply layer 24, at least one grounding layer 25, a plurality of Signal layers 26, 27, 28.
  • the arrangement of the layers is chosen so that the outer layers of protection and inside the signal and supply layers are arranged.
  • the frame circuit board 10 consists of a multi-layer board or - multi-layer ceramic substrate consisting of n-line layers, wherein the spacing of two conductor planes is less than 500 .mu.m.
  • the frame circuit board 10 through holes 16 in the form of Piated Through Holes, perpendicular to the layers of the circuit board 2 to the other circuit board.
  • the hardware-based manipulation protection is thus integrated directly into the electronic module, that is, in the printed circuit boards used for the assembly 2, 7.
  • the design of the module is designed to the effect that it has two sub-assemblies, wherein both sub-assemblies are equipped only on one side with components in the form of components 3, 8 of the circuit to be protected.
  • the printed circuit boards 2, 7 for these sub-assemblies are designed so that they are designed as multi-layer circuit boards, the necessary for wiring of the components 3, 8 inner and outer layers of Be Schollseite and no outward leading electrical montalktierungen on the PCB back, so the Be Schollseite opposite side, have.
  • the vias necessary for the function of the assemblies of the circuit to be protected are executed as buried vias or the necessary assembly positions for the sub-assembly evaporation are as SBU structures (sequential build-up) with plasma etched, photolithographic or carried out by laser drilling micro via vias. For that will be on one existing core sequentially applied mounting positions and provided with micro-vias.
  • the sub-assembly printed circuit boards have contact pads in array outside the placement area.
  • the printed circuit boards 2, 7 of the sub-assemblies include on the opposite side of the Be Divisionseite, ie the side facing away from the interior 9, also a plurality of conductive layers.
  • These are, for example, designed as multilayer copper layers with conductor structures 4, 11, which are each realized as a very fine structured conductor tracks that cover the entire layer surface in closely meshed but also extend from layer to layer, due to the design of the conductor tracks.
  • the conductor widths of one layer cover the insulation spacings and a part of the associated interconnects of the layers underneath and separated by the dielectric.
  • the design of the ultra-fine conductors can also be carried out in resistive-circuit pressure (integrated resistors with defined resistance values) as conductive paste (ceramic thick-film technology) or as ink printing with carbon ink (integrated resistors with defined resistance values) in all imaginable structures, which cover a large area Create a close-meshed structure over at least one layer and which are electrically connected to the inside of the board.
  • resistive-circuit pressure integrated resistors with defined resistance values
  • conductive paste ceramic thick-film technology
  • ink printing with carbon ink integrated resistors with defined resistance values
  • At least one of the printed circuit boards 2, 7 of the subassemblies can also be designed as a flex-rigid printed circuit board or it can be attached to a rigid printed circuit board, a flex line for data transmission.
  • the dielectric distance of the hardware protective layers in the printed circuit boards of the subassemblies is selected so that damage to the overlying and the underlying protective layers takes place even at the end face drilling and thus the protective mechanism is triggered.
  • the frame 10 could be rigid and the two printed circuit boards 2, 7 of the sub-assemblies also as a flexible circuit.
  • This printed circuit board is designed as a frame 10 and as
  • Multilayer executed, which prevents it due to its design, later attacking the front side of the entire assembly. As a rule, this is achieved with a spacing of the individual layers smaller than 500 ⁇ m.
  • the electrical feedthroughs 16 which electrically connect the two subassemblies in the assembled state.
  • the conductive patterns 12 in the form of traces or printed resistors or the like for the protection function are distributed irregularly the hidden through-contacts for the individual layers of the protective circuits. Both types of contact or types are on O- and underside of the frame-like multilayer printed circuit board of Frame 10 executed in connection pads, which serve the subsequent contacting of the individual sub-assemblies with each other.
  • the electrical connection and mechanical connection of the subassemblies to the frame circuit board may be accomplished by soldering followed by sealing of the solder gap by adhesive, by lamination, by bond bonding or the like.
  • the described manner results in a sensor system integrated in the circuit carrier in the form of printed circuit boards, which can be manufactured using conventional "high-tech” printed circuit board technology and can be equipped and processed on conventional assembly lines of electronic assembly productions. Furthermore, there is the advantage of providing and integrating a secure, cost-effective safety system to be processed for assembly without additional effort directly in the electronic component group, which reliably detects hardware attacks.
  • FIGS. 5 to 7 show an embodiment of the conductor structures 4 of the area sensor of the printed circuit board 2 in a plan view.
  • the conductor structures 11 of the surface sensor of the further printed circuit board 7 can be configured in the same way as the conductor structures 4 of the printed circuit board 2.
  • the conductor structures 4 are configured as a meander-like, flat circuit structure for the hardware-based manipulation protection, which directly into the for the electrical nikbauen the circuit used circuit board 2 is integrated.
  • the structure of the conductor structures 4 of the area sensor is designed such that the area sensor contains individual sensor segments 42, 43 which have a meander-like structure which is formed from opposing angular and / or round geometric structures 42, 43.
  • the start and end points 44, 45 of the geometric structures with their respective contact points lie in the center of the corresponding structure 42, 43.
  • the configuration of the two counter-rotating geometric structures 42, 43 with such a meandering structure consists of two thin, largely parallel copper conductor tracks of different potentials.
  • the wiring of the individual sensor segments 42, 43 via an underneath, ie remote from the outside of the hardware protection lying rewiring layer 46, which e- b again includes thin copper interconnects, via which the sensor segments 42, 43 are interconnected in the basic electrical circuit types.
  • the rewiring layer 46 like the sensor layer, may have opposing geometric structures 42, 43.
  • the position of the sensor segments 42, 43 is separated from the rewiring layer 46 by a dielectric layer and is electrically connected thereto only via partial blind hole vias, such as laser drilled ⁇ vias or by plasma etching or blind hole vias produced by photolithography.
  • This combination provides a hardware protection of the components of the circuit to be protected against manipulation of any kind from the outside.
  • the entire network of conductor tracks of the conductor structures 4, 11, 12 or summarized Sub-networks of conductor tracks are connected to the inside of the modules of the circuit and recognize in attacks due to their ultrafine structuring by interruption or short circuit a possible attack, which is registered in the circuit.
  • FIG. 8 shows a section through the frame 10, wherein the sectional plane is rotated by 90 ° relative to that of FIG.
  • the conductor structures 12 are each designed as an annular, meandering sensor line which leads around the external contact points 17 to be protected and inwardly via ⁇ vias is electrically contacted.
  • the dielectric distance of the hardware protective layers in the printed circuit boards 2, 7, 10 of the sub-assemblies is chosen so that even with an attack on the front damage of at least one of the protective layers takes place and thus the protective mechanism is triggered.
  • the area sensors completely surround the interior to be protected and together form a coupled sensor network with the following functions:
  • the described manner results in a sensor system integrated in the circuit carrier in the form of printed circuit boards, which can be manufactured using conventional "high-tech” printed circuit board technology and can be equipped and processed on conventional assembly lines of electronic assembly productions. Furthermore, there is the advantage of providing a secure, cost-effective and for assembly without additional expense to be processed security system directly in the electronic assembly and integrate, which reliably detects hardware attacks.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Storage Device Security (AREA)
  • Contacts (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

Für einen Hardwareschutz für sensible Elektronik-Datenbaugruppen gegen externe Manipulationen weist ein Sensor ein entsprechend angepasstes Layout auf.

Description

Beschreibung
SENSOR FUR EINEN HARDWARESCHUTZS FUR SENSIBLE ELEKTRONIK-DATΞNBAUGRUPPEN GEGEN EXTERNE MANIPULATIONEN
Elektronikbaugruppen für hochsensible Datenverarbeitung und Datensicherung, wie sie zum Beispiel in Fahrtenschreibern für Nutzfahrzeuge zum Einsatz kommen, sollen hardwaremäßig gegen Manipulation von außen, wie beispielsweise chemische oder 0 physikalische Angriffe (zum Beispiel mechanisch, Laser, Feuer usw.), geschützt werden, so dass Daten nicht manipuliert werden können .
Bisher existiert eine Lösung, bei der die zuschützende Elekt- 5 ronikbaugruppe mittels einer so genannten Bohrschutzfolie rundum verpackt wird. Eine solche Bohrschutzfolie gibt es zum Beispiel von der Firma Gore als Fertigprodukt oder sie wird von der Firma Freudenberg als Folie mit Silberleitpastendruck angeboten. Die Folie ist nach innen zur Baugruppe elektrisch 0 verbunden. Nachdem die Elektronikbaugruppe dreidimensional verpackt wurde, wird sie anschließend in einem Behälter mit Kunstharz eingegossen. Beim Versuch, die Verpackung zu öffnen, werden an den Stellen, an denen die Angriffe erfolgen, die elektrischen Leiterzüge oder Widerstandsleitungen auf den Folien zwangsweise geschädigt und unterbrochen, was in der
Elektronikbaugruppe dazu führt, dass die gespeicherten Daten unmittelbar gelöscht werden. Dadurch können die Daten nicht manipuliert werden und der Angriff von außen ist somit von entsprechenden Kontrollorganen erkennbar.
Bei diesem aus dem Stand der Technik bekannten Verfahren ergeben sich zwei Probleme. Einmal entspricht die Verwendung von Folie keinem elektronikgerechten Montageverfahren. Zum anderen wird die Folie auch oft schon beim Montieren beschä- digt, so dass sich ein hoher Ausschuss ergibt. Davon ausgehend liegt der Erfindung die Aufgabe zugrunde, ei— nen Sensor für einen Hardwareschutz für Elektronikbaugruppen anzugeben, der eine zu schützende Fläche/Seite engmaschig überdeckt und in eine elektronikgerechte Fertigung integriert werden kann .
Diese Aufgabe wird durch die in den unabhängigen Ansprüchen angegebenen Erfindungen gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
Dementsprechend bilden die Leiterstrukturen und die Isolati- onsabstände des Flächensensors ein engmaschiges Gebilde in Form eines Gitters, in Form eines Netzes, mit Mäandern und/oder mit Sektoren , in denen die Leiterstrukturen z.B. in Form von Geometrische Strukturen verlaufen. Der Isolationsab— stand zwischen zwei Verläufen der Leiterstrukturen in Form von Leiterzügen oder Leiterbahnen (die Maschenweite) entspre— chen dabei herkömmlichen HDI (High Density Interconnection) - Strukturen. Gleiches gilt für die Breite der Verläufe der Leiterstrukturen.
Die aufgespannte Fläche des Flächensensors muss nicht unbedingt zweidimensional oder eine Ebene sein. Vielmehr sind beispielsweise auch schalen-, kugel- und halbkugelförmige Ausgestaltungen der Fläche denkbar. Vom Hauptanwendungszweck des Flächensensors aus gesehen ist dieser eine beliebige durch eine oder mehrere hintereinander angeordnete Lagen gebildete Fläche, so dass ein hinter der Fläche gelegener Raum geschützt wird, indem ein Durchdringen der Fläche durch den Flächensensor detektierbar ist.
Der Flächensensor weist insbesondere eine Vielzahl von Sensorsegmenten auf, in denen die Leiterstrukturen zum Beispiel in Form von Schnecken angeordnet sind. Insbesondere sind die Leiterstrukturen der Sensorsegmente pro Sensorsegment in Form gegenläufiger geometrischer Strukturen angeordnet .
Vorzugsweise liegen die Start- und Endpunkte mit ihren jeweiligen Ankontaktierungspunkten der Leiterstrukturen jeweils im Zentrum der entsprechenden Geometrieform.
Die Leiterstrukturen der gegenläufigen Geometrieformen können vorteilhaft als parallel geführte Leiterverläufe unterschiedlicher Potentiale ausgeführt sein. Dabei reicht es oft aus, wenn die Leiterverläufe nicht exakt parallel geführt sind, sondern nur so weit, dass zwischen ihnen ein Isolierabstand bleibt. Alternativ kann aber auch eine exakt parallele Füh- rung vorgesehen sein. Auch eine unterschliedliche Ausgestaltung der Leiterzugabstände ist möglich. Dabei könnte ein Leiterzug gerade und der andere in Wellenlinien ausgeführt sein.
Der Flächensensor kann eine Umverdrahtungslage aufweisen, über die die Sensorsegmente kontaktiert sind. Die Umverdrahtungslage kann dabei vorzugsweise auf der Seite der Sensorsegmente angeordnet sein, auf die ein Zugriff durch den Flächensensor detektierbar ist.
Alternativ oder ergänzend ist der Flächensensor durch eine
Vielzahl in unterschiedlicher Ausrichtung zur Fläche verlaufenden Leiterlagen gekennzeichnet, in denen die Leiterstrukturen übereinander angeordnet sind und zwischen denen Isolationslagen angeordnet sind. Vorzugsweise verlaufen die Lei- terstrukturen in den Leiterlagen mäandrierend.
In einem Verfahren zur Herstellung eines Flächensensors werden Leiterstrukturen so auf einer Fläche angeordnet, dass sich Isolationsabstände zwischen Verläufen der Leiterstruktu- ren ergeben und die Leiterstrukturen mit den Isolationsab- ständen die Fläche überdecken. Vorteilhafte Ausgestaltungen des Verfahrens ergeben sich analog zu den vorteilhaften Ausgestaltungen der Vorrichtung und umgekehrt.
Die beschriebenen Arten von Flächensensoren lassen sich be- sonders gut in einen Hardwareschutz integrieren. Der Hardwareschutz kann dazu wie folgt gestaltet werden.
Gemäß einer ersten Ausführungsmöglichkeit weist ein Hardwareschutz in Form eines Schaltungsträgers, der einen Innenraum für Bauelemente einer zu schützenden Schaltung umgibt, die den Innenraum umgebenden Leiterstrukturen des Sensors zum De- tektieren von unautorisierten externen Manipulationen der Schaltung auf. Die Leiterstrukturen zum Detektieren von Zugriffen auf die Schaltung werden also direkt in den Schal- tungsträger der Schaltung integriert.
Bei einem unautorisierten Zugriff auf die Schaltung werden die Leiterstrukturen verletzt, so dass ein Kontakt geschlossen oder unterbrochen und der Zugriff auf die Schaltung damit detektiert wird.
Vorzugsweise weist der Schaltungsträger eine Leiterplatte auf. Diese Leiterplatte kann an und/oder in ihrer zum Innenraum zeigenden Seite zumindest einige der Bauelemente der zu schützenden Schaltung aufweisen. Darüber hinaus kann sie an und/oder in ihrer dem Innenraum abgewandten Seite einen Teil der den Innenraum umgebenden Leiterstrukturen aufweisen.
Vorteilhaft ist die Leiterplatte eine Mehrlagenleiterplatte oder ein Mehrlagen- Keramiksubstrat mit Lagen (Schichten) für die den Innenraum umgebenden Leiterstrukturen und Lagen zum Verdrahten der einigen der Bauelemente der zu schützenden Schaltung.
Die Lagen zum Verdrahten der einigen der Bauelemente der zu schützenden Schaltung sind insbesondere an und/oder in der zum Innenraum weisenden Seite der Leiterplatte angeordnet. Damit sie nicht von außen erreicht werden können, können Durchkontaktierungen der zu schützenden Schaltung in der Leiterplatte als vergrabene Durchkontaktierungen ausgeführt sein.
Alternativ oder ergänzend sind für eine Verdrahtung der einigen der Bauelemente der zu schützenden Schaltung in der Leiterplatte zu erzeugende Aufbaulagen als Sequential-Build-Up- Aufbaulagen ausgeführt. Durchkontaktierungen in der Leiter- platte können als vergrabene Durchkontaktierungen und/oder
Micro-Vias (Micro- Sackloch) unterschiedlichster Technologien (plasma geätzt, photo- definable oder lasergebohrt) ausgeführt sein.
Vorzugsweise weist die Hardwareschutz- Baugruppe eine weitere Mehrlagen- Leiterplatte und/ oder Mehrlagen-Keramik- Substrat auf, die gegenüber der ersten Leiterplatte angeordnet ist, an und/oder in ihrer dem Innenraum abgewandten Seite einen weiteren Teil der den Innenraum umgebenden Leiterstrukturen trägt und insbesondere an und/oder in ihrer zum Innenraum weisenden Seite weitere der Bauelemente der zu schützenden Schaltung aufweist.
Vorteilhaft ist zwischen der Leiterplatte und der weiteren Leiterplatte ein Rahmen angeordnet, der die beiden Leiterplatten beabstandet und dadurch zwischen sich und den Leiterplatten den Innenraum erzeugt. Der Rahmen ist insbesondere in Mehrlagenleiterplatten-Technologie oder Mehrlagen-Keramik- Substrat aufgebaut, beispielsweise indem dielektrische Lagen und elektrisch leitende Lagen lagenweise übereinander angeordnet sind.
Der Innenraum kann ein Hohlraum sein, muss es aber nicht. Beispielsweise wenn die Bauelemente im Innenraum vergossen werden, ist der Innenraum mit einem Gießharz ausgefüllt. Der Schaltungsträger weist insbesondere Anschlüsse zum Anschließen von Detektormitteln zum Detektieren von einer Verletzung der Leiterstrukturen auf.
Vorzugsweise ist so der gesamte Schaltungsträger zumindest im Wesentlichen in Mehrlagen- Leiterplattentechnologie und/ oder Mehrlagen-Keramiktechnologie ausgeführt .
Bei einem Verfahren zum Herstellen eines Schaltungsträgers für einen Hardwareschutz, der einen Innenraum für Bauelemente einer zu schützenden Schaltung umgibt, wird dieser Schaltungsträger mit den Innenraum umgebenden Leiterstrukturen zum Detektieren von Zugriffen auf die Schaltung hergestellt. Vorteilhafte Ausgestaltungen des Verfahrens ergeben sich aus den vorteilhaften Ausgestaltungen des Schaltungsträgers und umgekehrt.
Gemäß einer zweiten Ausführungsmöglichkeit weist ein Hardwareschutz für eine zu schützende Schaltung ein nicht leiten- des, flächiges Substrat auf. Das flächige Substrat verläuft allerdings nicht eben, sondern verfügt über einen zurückspringenden zentralen Bereich, der, vorzugsweise vollständig, von vorspringenden Bereichen umgeben ist. An und/oder in dem Substrat sind Leiterstrukturen zum Detektieren eines Zugriffs auf die zu schützende Schaltung angeordnet. Bei einem unautorisierten Zugriff auf die Schaltung werden die Leiterstrukturen verletzt, so dass ein Kontakt geschlossen oder unterbrochen und der Zugriff auf die Schaltung damit detektiert wird.
Vorzugsweise verfügen die vorspringenden Bereiche über einen Rand, der parallel zum zurückspringenden zentralen Bereich verläuft. Mit diesem Rand lässt sich der Hardwareschütz flächig auf einem Schaltungsträger anordnen und dort verkleben oder verlöten .
Insbesondere ist das Substrat in Form einer Halbschale ausgestaltet. Das Substrat ist vorzugsweise tiefgezogen, eine Leiterplatte und/oder eine Folie.
Besonders einfach und kostengünstig lassen sich die Leiterstrukturen durch Drucken herstellen. Dies erfolgt vorzugsweise, solange das flächige Substrat noch eben, also noch nicht tiefgezogen ist.
Der Hardwareschutz weist insbesondere Anschlüsse zum Anschließen von Detektormitteln zum Detektieren von einer Verletzung der LeiterStrukturen auf.
Bei einem Verfahren zum Herstellen eines Hardwareschützes ei- ner der zuvor geschilderten Arten wird ein flächiges Substrat mit Leiterstrukturen zum Detektieren eines Zugriffs auf eine zu schützende Schaltung versehen. Zuvor oder bevorzugt danach wird das flächige Substrat in eine Form gebracht, in der es einen zurückspringenden zentralen Bereich aufweist, der von vorspringenden Bereichen umgeben ist. Vorteilhafte Ausgestaltungen des Verfahrens ergeben sich aus den vorteilhaften Ausgestaltungen des Hardwareschutzes und umgekehrt.
Eine Vorrichtung weist einen Hardwareschutz einer der zuvor geschilderten Arten und einen Schaltungsträger für eine zu schützende Schaltung auf. Der Hardwareschütz ist mit den vorspringenden Bereichen seines Substrats auf dem Schaltungsträger angeordnet, so dass sich zwischen dem zurückspringenden zentralen Bereich und dem Schaltungsträger ein Raum für die zu schützende Schaltung ergibt.
Der Schaltungsträger ist oder enthält vorzugsweise eine Schaltungsträger-Leiterplatte. Diese ist oftmals auch an ihrer Rückseite zu schützen. Dazu weist die Vorrichtung insbe- sondere einen zweiten Hardwareschutz nach einer der zuvor geschilderten Arten auf, der auf der dem ersten Hardwareschütz gegenüber liegenden Seite des Schaltungsträgers angeordnet ist.
Weiterhin enthält die Vorrichtung bevorzugt Detektormittel zum Detektieren einer Verletzung der Leiterstrukturen durch einen unerlaubten Zugriff und/oder eine unautorisierte Manipulation. Damit auch die Detektormittel geschützt sind, können sie als Bestandteil der zu schützenden Schaltung ausgeführt sein.
Die Gesamtbaugruppe mit den Schaltungsträgern findet insbesondere in einem Tachograph, einem Fahrdatenrecorder und/oder einem schienen- oder nichtschienen- gebundenen Fahrzeug Anwendung. Sie kann beispielsweise aber auch in Geldautomaten, Vorrichtungen für Geldinstitute und Flugzeugen zum Einsatz kommen. Insbesondere ist der Einsatz der Gesamtbaugruppe mit den Schaltungsträgern immer dann von Vorteil, wenn zu schützenden kryptologische Schlüssel (RSA, DES) zum Einsatz kommen.
Weitere Merkmale und Vorteile der Erfindungen ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Zeichnung. Dabei zeigt:
Figur 1 eine schematische Darstellung eines integrierten Hardwareschutzes für Elektronikbaugruppen;
Figur 2 eine schematische Teildarstellung des Hardwareschutzes nach Figur 1/
Figur 3 eine ausschnittsweise schematische Darstellung des
Leiterplattenaufbaus des Hardwareschutzes nach Figur l;
Figur 4 eine schematische Rahmenleiterplatte des Hardwareschutzes nach Figur 1; Figuren 5 bis 7 schematische Leiterstrukturen eines Flächensensors der Prozessorleiterplatte oder der Detekti- onsschaltungsleiterplatte;
Figur 8 schematische Leiterstrukturen eines Flächensensors der Rahmenleiterplatte .
In Figur 1 erkennt man einen Schaltungsträger 1 mit einer erste Subbaugruppe in Form einer Leiterplatte 2 mit einigen Bauelementen 3 einer zu schützenden Schaltung. Die Leiterplatte 2 weist Leiterstrukturen 4 in Form eines Protection- Layer als Teil einer Mehrlagenverdrahtung zum Detektieren von Zugriffen auf die zu schützende Schaltung auf. Darüber hinaus verfügt sie über Durchführungen 5 für Signalleitungen und Spannungsversorgung der zu schützenden Schaltung nach außerhalb des Schaltungsträgers. Diese Durchführungen 5 verlaufen durch die den Innenraum umgebenden Leiterstrukturen hindurch und enden an einem Steckereinbauplatz 6.
Der Schaltungsträger 1 verfügt weiterhin über eine weitere
Leiterplatte 7, die weitere Bauelemente 8 der zu schützenden Schaltung aufweist.
Die weiteren Bauelemente 8 der weiteren Leiterplatte 7 sind auf der Seite der weiteren Leiterplatte angeordnet, die zu der Seite der Leiterplatte 2 weist, auf der die einigen Bauelemente 3 der zu schützenden Schaltung sind. Sämtliche Bauelemente der zu schützenden Schaltung befinden sich damit zwischen der Leiterplatte 2 und der weiteren Leiterplatte 7 in einem zwischen den Leiterplatten gebildeten Innenraum 9.
Die Leiterplatte 2 und die weitere Leiterplatte 7 werden durch eine Rahmenleiterplatte 10 beabstandet, die zwischen den beiden Leiterplatten angeordnet ist und zusammen mit der Leiterplatte 2 und der weiteren Leiterplatte 7 den Innenraum 9 umgibt. Die Leiterplatte 2, die weitere Leiterplatte 7 und die Rahmenleiterplatte 10 sind jeweils so ausgeführt, dass Verdrahtungen und Bauelemente 3, 8 der zu schützenden Schaltung in und/oder an den dem Innenraum 9 zugewandten Seiten und/oder Bereichen der Leiterplatte 2, der weiteren Leiterplatte 7 und der Rahmenleiterplatte 10 angeordnet sind. Diese Verdrahtungen und Bauelemente 3, 8 und damit die gesamte zu schützende Schaltung werden vollständig von einem Gebilde von Leiterstrukturen 4 der Leiterplatte 2, Leiterstrukturen 11 der weiteren Leiterplatte 7 und Leiterstrukturen 12 der Rahmenleiterplatte 10 umgeben, die jeweils miteinander elekt- risch verbunden sind. Die Verbindung der Leiterstrukturen 11, 12 r 4 untereinander zwischen den verschiedenen Leiterplatten 1,2,10 erfolgt durch Anschlüsse 14. Diese Anschlüsse 14 sind unregelmäßig angeordnet. Die Leiterstrukturen sind mit als spezielle Elektronikschaltung ausgeführten Detektormitteln zum Detektieren einer Verletzung der Leiterstrukturen gekoppelt. Die Leiterstrukturen können als dem Detektormittel zugehörig betrachtet werden. Außen umlaufende Verbindungsrahmen 13 sind elektrisch mit der speziellen Elektronikbaugruppe gekoppelt, sodass eine zusätzliche Schutzfunktion entsteht.
Zwischen dem umlaufenden Verbindungsrahmen 13 und den der Verbindung verschiedenener Leiterplatten dienenden Anschlüssen 14 sind umlaufende Leiterstrukturen 35, 37 vorgesehen, die elektrisch mit den Detektormitteln gekoppelt sind.
Figur 3 zeigt den Aufbau der Leiterplatte 2. Diese enthält eine Erdungslage 21, wenigstens eine Hardwareschutz-Netzlage 22 für die Leiterstrukturen 4, wenigstens eine Hardware- schutz-Umverdrahtungslage 23, wenigstens eine Leistungsver- sorgungslage 24, wenigstens eine Erdungslage 25, eine Mehrzahl von Signallagen 26, 27, 28. Die Anordnung der Lagen ist so gewählt, dass Außen die Schutzlagen und Innen die Signal- und Versorgungslagen angeordnet sind.
In Figur 4 erkennt man den Aufbau der Leiterplatte für die Rahmenleiterplatte 10. Die Rahmenleiterplatte 10 besteht aus einer Mehrlagenleiterplatte oder - Mehrlagen-Keramiksubstrat bestehend aus n-Leitungslagen, wobei die Beabstandüng zweier Leiterebenen kleiner 500μm ist.. Zur Kontaktierung der einzelnen Lagen untereinander sowie der Leiterplatte 2 und der weiteren Leiterplatte 7 enthält die Rahmenleiterplatte 10 Durchgangslöcher 16 in Form von Piated Through Holes, die senkrecht zu den Lagen von der Leiterplatte 2 zur weiteren Leiterplatte verlaufen.
Der hardwaremäßige Manipulationsschutz wird also direkt in die Elektronikbaugruppe integriert, das heißt in die für die Baugruppe verwendeten Leiterplatten 2, 7. Dadurch ergibt sich ein integrierter Hardwareschütz für Elektronikbaugruppen in Form eines Schaltungsträgers 1 mit Leiterstrukturen zur De- tektion von Zugriffen auf eine im Innenraum 9 des Schaltungsträgers 1 befindliche Schaltung.
Dazu ist die Ausgestaltung der Baugruppe dahingehend ausgeführt, dass sie zwei Subbaugruppen aufweist, wobei beide Sub- baugruppen nur einseitig mit Komponenten in Form von Bauelementen 3, 8 der zu schützenden Schaltung bestückt sind.
Die Leiterplatten 2, 7 für diese Subbaugruppen sind so gestaltet, dass sie als Mehrlagenleiterplatten ausgeführt sind, wobei die zur Verdrahtung der Bauelemente 3, 8 notwendigen Innen- und Außenlagen der Bestückseite zugewandt sind und keine nach außen führenden elektrischen Durchkontalktierungen auf die Leiterplattenrückseite, also die der Bestückseite gegenüber liegenden Seite, aufweisen.
Dazu sind die für die Funktion der Baugruppen der zu schützenden Schaltung notwendigen Durchkontaktierungen als vergrabene Durchkontaktierungen {Burried Vias) ausgeführ-fc oder die notwendigen Aufbaulagen für die Subbaugruppenverdra.htung sind als SBU-Aufbauten (Sequential Build Up) mit Plasma— geätzten, photolitograpisch oder durch Laserbohren erzeugten Micro- Via-Durchkontaktierungen ausgeführt. Dafür werden auf einen vorhandenen Kern sequentiell Aufbaulagen aufgebracht und mit Micro-Vias versehen.
Auf der Bestückseite weisen die Subbaugruppen-Leiterplatten außerhalb des Bestückbereichs Kontaktierpads in Array-
Anordnung auf, welche dazu dienen, später die beiden einseitig bestückten Subbaugruppen "Face to Face" über den Rahmen 10 in Form einer Mehrlagenschaltung elektrisch miteinander zu verbinden .
Die Leiterplatten 2, 7 der Subbaugruppen beinhalten auf der der Bestückseite gegenüberliegenden Seite, also der dem Innenraum 9 abgewandten Seite, ebenfalls mehrere leitende Lagen. Diese sind beispielsweise als mehrlagige Kupferlagen mit Leiterstrukturen 4, 11 ausgeführt, welche jeweils als sehr fein strukturierte Leiterzüge realisiert sind, die einmal in engmaschig die gesamte Lagenfläche überdecken und sich aber auch von Lage zu Lage erstrecken, bedingt durch die Ausgestaltung der Leiterzüge.
Die Leiterbreiten der einen Lage überdecken die Isolationsab- stände und einen Teil der zugehörigen Leiterbahnen der darunter liegenden und durch das Dielektrikum getrennten Lagen.
Sie sind ebenfalls wieder über Burried Vias oder Micro-Vias zur Baugruppe nach innen durchverdrahtet.
Die Ausgestaltung eines Layers zum Beispiel in x-Richtung mit einer derartigen Mäanderstruktur aus dünnen Kupfer-Leiter- bahnen und des darunter oder darüber liegenden Layers in y-Richtung mit einer derartigen Struktur getrennt durch eine Dielektrikumsläge ergibt einen Hardwareschutz der Baugruppe gegen mechanische Manipulationen, dadurch dass diese Leiterzüge 4, 11 nach innen mit der Baugruppe verschaltet sind und somit bedingt durch die ultrafeine Strukturierung bei Zugriff von außen beschädigt werden. Dadurch erfolgt eine Unterbre- chung und/oder Kurzschluß von Leiterstrukturen 4, 11, welche in der Schaltung bzw. Baugruppe registriert wird.
Die Ausführung der Feinstleiter kann auch in Widerstandspas- tendruck (integrierte Widerstände mit definierten Widerstands- Werten) als Leitpaste (Keramik- Dickschicht- Technologie) oder als Tintendruck mit Karbontinte (integrierte Widerstände mit definierten Widerstands- Werten) in allen erdenklichen Strukturen erfolgen, welche großflächig über min- destens eine Lage ein engmaschiges Gebilde erzeugen und welche nach innen an die Baugruppe elektrisch angeschlossen werden.
Wenigstens eine der Leiterplatten 2, 7 der Subbaugruppen kann auch als Flex-Rigid-Leiterplatte ausgeführt sein bzw. es kann an einer starren Leiterplatte eine Flex-Leitung zur Datenübertragung angebracht sein.
Der Dielektrikumsabstand der Hardwareschutzlagen in den Lei- terplatten der Subbaugruppen ist so gewählt, dass auch bei stirnseitigem Anbohren eine Schädigung der darüber und der darunter liegenden Schutzlagen erfolgt und somit der Schutzmechanismus ausgelöst wird. Beispielsweise könnte der Rahmen 10 starr ausgeführt sein und die beiden Leiterplatten 2, 7 der Subbaugruppen auch als flexible Schaltung.
Zur Verbindung der beiden "Face-to-Face" angeordneten Subbaugruppen kommt ebenfalls eine Leiterplattenkonstruktion in ähnlicher Ausführung wie oben beschrieben zur Anwendung. Die- se Leiterplatte ist als Rahmen 10 konstruiert und als
Multilayer ausgeführt, der es bedingt durch seine Bauweise verhindert, später stirnseitig die gesamte Baugruppe zu attackieren. In der Regel wird dies mit einer Beabstandung der einzelnen Lagen kleiner 500μm erreicht. Innerhalb des Layouts der Schutzschaltungen liegen die elektrischen Durchkontaktie- rungen 16, welche in montiertem Zustand die beiden Subbaugruppen elektrisch verbinden. In den Layoutbereichen, welche die Leiterstrukturen 12 in Form von Leiterzügen oder gedruckten Widerständen oder ähnlichem für die Schutzfunktion beinhalten, liegen unregelmäßig verteilt die verborgenen Durch- kontaktierungen für die einzelnen Lagen der Schutzschaltun- gen. Beide Durchkontaktierungstypen oder Arten werden auf O- ber- und Unterseite der rahmenartigen Mehrlagenleiterplatte des Rahmens 10 in Anschlusspads ausgeführt, welche der späteren Kontaktierung der einzelnen Subbaugruppen untereinander dienen.
Die elektrische Verbindung und die mechanische Verbindung der Subbaugruppen mit der Rahmenleiterplatte können durch Löten mit anschließender Versiegelung des Lötspaltes durch Kleber, durch Laminieren, durch Kontaktierklebung oder in ähnlicher Weise erfolgen.
Auf die beschriebene Weise ergibt sich ein in den Schaltungsträger in Form von Leiterplatten integriertes Sensorsystem, welches mit herkömmlicher "Hightech"-Leiterplattentechnologie gefertigt werden kann und auf herkömmlichen Bestücklinien von Elektronikbaugruppenfertigungen bestückt und verarbeitet werden kann. Weiterhin ergibt sich der Vorteil, ein sicheres, kostengünstiges und für die Montage ohne Mehraufwand zu verarbeitendes Sicherheitssystem direkt in der Elektronikbau- gruppe bereitzustellen und zu integrieren, welches zuverlässig Hardwareattacken detektiert.
In den Figuren 5 bis 7 ist eine Ausführungsform der Leiterstrukturen 4 des Flächensensors der Leiterplatte 2 in einer Aufsicht dargestellt. Die Leiterstrukturen 11 des Flächensensors der weiteren Leiterplatte 7 können in gleicher Weise ausgestaltet sein wie die Leiterstrukturen 4 der Leiterplatte 2.
Die Leiterstrukturen 4 sind als eine mäanderartige, flächige Schaltungsstruktur für den hardwaremäßigen Manipulationsschutz ausgestaltet, welcher direkt in die für die Elektro- nikbaugruppe der Schaltung verwendete Leiterplatte 2 integriert wird.
Der Aufbau der Leiterstrukturen 4 des Flächensensors ist da- hingehend ausgeführt, dass der Flächensensor einzelne Sensorsegmente 42, 43 enthält, die eine mäanderartige Struktur aufweisen, welche aus gegenläufigen eckigen und /oder runden geometrische Strukturen 42, 43 gebildet wird. Die Start- und Endpunkte 44, 45 der geometrische Strukturen mit ihren jewei- ligen Ankontaktierungspunkten liegen jeweils im Zentrum der entsprechenden Struktur 42,43.
Die Ausgestaltung der beiden gegenläufigen geometrischen Strukturen 42, 43 mit einer derartigen Mäanderstruktur be- steht aus jeweils zwei dünnen, weitgehend parallel geführten Kupferleiterbahnen unterschiedlicher Potentiale.
Die Verdrahtung der einzelnen Sensorsegmente 42, 43 erfolgt über eine darunter, also von der Außenseite des Hardware- Schutzes entfernt liegende Umverdrahtungslage 46, welche e- benfalls wieder dünne Kupferleiterbahnen beinhaltet, über die die Sensorsegmente 42, 43 in den elektrischen Grundschaltungsarten untereinander verschaltet sind. Die Umverdrahtungslage 46 kann ebenso wie die Sensorlage gegenläufige Geometrische Strukturen 42, 43 aufweisen.
Die Lage der Sensorsegmente 42, 43 ist von der Umverdrahtungslage 46 durch eine Dielektrikumslage getrennt und nur über partielle Sackloch-Durchkontaktierungen wie beispiels- weise lasergebohrte μ-Vias oder aber durch Plasmaätzen oder fotolithographisch erzeugte Sackloch-Durchkontaktierungen e- lektrisch mit dieser verbunden.
Diese Kombination ergibt einen hardwaremäßigen Schutz der Baugruppen der zu schützenden Schaltung gegen Manipulation jeglicher Art von außen. Das gesamte Netzwerk von Leiterzügen der Leiterstrukturen 4, 11, 12 oder auch zusammengefasste Teilnetzwerke von Leiterzügen sind nach innen mit den Baugruppen der Schaltung verschaltet und erkennen bei Attacken bedingt durch ihre ultrafeine Strukturierung durch Unterbrechung oder Kurzschluss einen möglichen Angriff, welcher in der Schaltung registriert wird.
Mit Bezug auf Figur 8 wird noch einmal auf den im Rahmen 10 durch die Leiterstrukturen 12 realisierten lateralen Flächensensor in Form eines Seitensensors eingegangen. Figur 8 zeigt dabei einen Schnitt durch den Rahmen 10, wobei die Schnittebene gegenüber der von Figur 4 um 90° gedreht verläuft.
Dadurch erkennt man den Aufbau einer einzelnen Leiterlage des lateralen Flächensensors für einen stirnseitigen Anbohr- schütz. In den Leiterlagen, also in den Signal- und Potentiallagen der Mehrlagenleiterplatte des Rahmens 10, sind die Leiterstrukturen 12 jeweils als eine ringförmige, mäandrie- rende Sensorleitung ausgestaltet, welche außen um die zu schützenden Ankontaktierungspunkte 17 herumführt und nach in- nen über μ-Vias elektrisch ankontaktiert ist.
Der Dielektrikumsabstand der Hardwareschutzlagen in den Leiterplatten 2, 7, 10 der Subbaugruppen ist so gewählt, dass auch bei stirnseitigem Angriff eine Beschädigung wenigstens einer der Schutzlagen erfolgt und somit der Schutzmechanismus ausgelöst wird.
Die Flächensensoren umgeben den zu schützenden Innenraum vollständig und bilden zusammen ein gekoppeltes Sensor- Netzwerk mit folgenden Funktionen:
Detektion von Angriffen durch Unterbrechung der Sensorleitungen,
- Detektion von Angriffen durch digitale Erkennung von Kurz- Schlüssen gegen Erde der nach Plus geschalteten Sensorleitungen, Detektion von Angriffen durch analoge Erkennung von Kurzschlüssen gegen Erde der auf unterschiedliches Spannungsniveau angehobenen, nach Minus geschalteten Sensorleitungen; - Detektion der obigen kombinierten analogen und digitalen Angriffe.
Auf die beschriebene Weise ergibt sich ein in den Schaltungsträger in Form von Leiterplatten integriertes Sensorsystem, welches mit herkömmlicher "Hightech"-Leiterplattentechnologie gefertigt werden kann und auf herkömmlichen Bestücklinien von Elektronikbaugruppenfertigungen bestückt und verarbeitet werden kann. Weiterhin ergibt sich der Vorteil, ein sicheres, kostengünstiges und für die Montage ohne Mehraufwand zu ver- arbeitendes Sicherheitssystem direkt in der Elektronikbaugruppe bereitzustellen und zu integrieren, welches zuverlässig Hardwareattacken detektiert.

Claims

Patentansprüche
1. Flächensensor mit Leiterstrukturen (4, 11, 12), die derart verlaufen, dass sich Isolationsabstände zwischen Verläufen von Leiterstrukturen ergeben und die Leiterstrukturen (4, 11, 12) und die Isolationsabstände eine Fläche aufspannen, dadurch gekennzeichnet, dass die LeiterStrukturen jeweils gegenläufige geometrische Formen ausbildend erzeugt sind, die jeweils mindestens zwei Leiter- bahnen unterschiedlicher elektrischer Potentiale aufweisen.
2. Flächensensor mit Leitungsstruktur, insbesondere nach Anspruch 1, gekennzeichnet durch eine Vielzahl von Sensorsegmenten (41) , in denen die Leiter- strukturen (4) in geometrische Formen (42, 43) angeordnet sind.
3. Flächensensor nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass Start- und/oder Endpunkt (44, 45) der geometrische Formen (42, 43) und damit korrespondierende Ankontaktierungs- punkte der .Sensorsegmente (41) jeweils im Zentrum der geometrische Formen (42, 43) liegen.
4. Flächensensor nach einem der Ansprüche 1 oder 3, dadurch gekennzeichnet, dass die Leiterstrukturen (4) der gegenläufigen geometrische Formen (42, 43) als parallel geführte Leiterverläufe ausgeführt sind und unterschiedliche geometrische Formen miteinan- der kombiniert sind.
5. Flächensensor nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Flächensensor eine Umverdrahtungslage (46) aufweist, über die die Sensorsegmente (41) kontaktiert sind.
6. Flächensensor nach Anspruch 5, dadurch gekennzeichnet, dass die Umverdrahtungslage geometrische Formen aufweist, die den geometrischen Formen der Sensorsegmente entsprechen, aber relativ zu diesen so angeordnet sind, dass die jeweiligen Leitungsstrukturen versetzt zueinander angeordnet sind.
7. Flächensensor nach Anspruch 1, gekennzeichnet durch eine Vielzahl von senkrecht zur Fläche verlaufenden Leiterlagen, in denen die Leiterstrukturen (12) übereinander angeordnet sind und zwischen denen Isolationslagen angeordnet sind.
8. Flächensensor nach Anspruch 7, dadurch gekennzeichnet, dass die Leiterstrukturen (12) in den Leiterlagen mäandrie- rend verlaufen.
9. Verfahren zur Herstellung eines Flächensensors, bei dem Leiterstrukturen (4, 11, 12) so angeordnet werden, dass sich
Isolationsabstände zwischen Verläufen der Leiterstrukturen ergeben und die Leiterstrukturen (4, 11, 12) und die Isolationsabstände eine Fläche aufspannen.
10. Hardwareschutz mit einem Flächensensor nach einem der Ansprüche 1 bis 8.
11. Hardwareschutz nach Anspruch 10, dadurch gekennzeichnet, dass der Hardwareschutz einen Schaltungsträger (1) aufweist, der einen Innenraum (9) für Bauelemente (3, 8) einer zu schützenden Schaltung umgibt, wobei die Leiterstrukturen (4,
11, 12) den Innenraum zur Detektion von Zugriffen auf die Schaltung umgeben.
12. Hardwareschütz nach Anspruch 10, dadurch gekennzeichnet, dass der Hardwareschutz ein flächiges Substrat aufweist, das einen zurückspringenden zentralen Bereich aufweist, der von vorspringenden Bereichen umgeben ist, und dass die Leiterstrukturen zum Detektieren eines Zugriffs auf eine zu schüt- zende Schaltung an und/oder in dem Substrat angeordnet sind.
EP05774182A 2005-06-30 2005-06-30 Sensor für einen hardwareschutz für sensible elektronik-datenbaugruppen gegen externe manipulationen Withdrawn EP1897423A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2005/053108 WO2007003226A1 (de) 2005-06-30 2005-06-30 Sensor für einen hardwareschutz für sensible elektronik-datenbaugruppen gegen externe manipulationen

Publications (1)

Publication Number Publication Date
EP1897423A1 true EP1897423A1 (de) 2008-03-12

Family

ID=35965923

Family Applications (1)

Application Number Title Priority Date Filing Date
EP05774182A Withdrawn EP1897423A1 (de) 2005-06-30 2005-06-30 Sensor für einen hardwareschutz für sensible elektronik-datenbaugruppen gegen externe manipulationen

Country Status (6)

Country Link
US (1) US8258405B2 (de)
EP (1) EP1897423A1 (de)
JP (1) JP4740327B2 (de)
CN (1) CN101253821B (de)
BR (1) BRPI0520345A2 (de)
WO (1) WO2007003226A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005062802A1 (de) * 2005-12-28 2007-07-12 El-Me Ag Elektronik-Sicherheits-Modul
DE102007044602A1 (de) * 2007-09-19 2009-04-23 Continental Automotive Gmbh Multilayer-Leiterplatte und Verwendung einer Multilayer-Leiterplatte
US8238095B2 (en) * 2009-08-31 2012-08-07 Ncr Corporation Secure circuit board assembly
DE102009054505A1 (de) * 2009-12-10 2011-06-16 Zf Friedrichshafen Ag Karten-Terminal
DE102011089608A1 (de) * 2011-12-22 2013-06-27 Horst Siedle Gmbh & Co. Kg Gehäuseteil für einen elektrischen Sensorsowie Verfahren zur Herstellung des Gehäuseteils
US9924591B2 (en) * 2015-09-25 2018-03-20 International Business Machines Corporation Tamper-respondent assemblies
FR3046480B1 (fr) * 2015-12-31 2018-10-26 Thales Systeme de detection d'intrusions
FR3057088A1 (fr) * 2016-09-30 2018-04-06 Stmicroelectronics (Rousset) Sas Detecteur laser picosecondes
JP6818345B2 (ja) * 2016-11-15 2021-01-20 株式会社リニア・サーキット 不正攻撃検知用の警報センサと、それを使用する金庫
DE102016124335B4 (de) * 2016-12-14 2022-08-18 Ihp Gmbh - Innovations For High Performance Microelectronics/Leibniz-Institut Für Innovative Mikroelektronik Manipulationssichere Einhausung von PCBs

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2195478B (en) * 1986-09-24 1990-06-13 Ncr Co Security device for sensitive data
US5269378A (en) * 1990-05-19 1993-12-14 Bayer Aktiengesellschaft Housing arrangement for fire-endangered installations
GB9115972D0 (en) * 1991-07-24 1991-09-11 Gore W L & Ass Uk Improvements in security enclosures
US5233505A (en) * 1991-12-30 1993-08-03 Yeng-Ming Chang Security device for protecting electronically-stored data
JP2541487B2 (ja) * 1993-11-29 1996-10-09 日本電気株式会社 半導体装置パッケ―ジ
DE19512266C2 (de) 1994-09-23 1998-11-19 Rainer Jacob Diebstahlschutzsystem für Fahrzeuge
FR2758935B1 (fr) 1997-01-28 2001-02-16 Matra Marconi Space France Boitier micro-electronique multi-niveaux
US6100113A (en) * 1998-07-13 2000-08-08 Institute Of Microelectronics Very thin multi-chip-package and method of mass producing the same
US6075700A (en) * 1999-02-02 2000-06-13 Compaq Computer Corporation Method and system for controlling radio frequency radiation in microelectronic packages using heat dissipation structures
CN1246730A (zh) 1999-09-13 2000-03-08 后健慈 集成电路封装盒的保全结构
GB2358957B (en) * 1999-10-27 2004-06-23 Ibm Ball grid array module
US6404043B1 (en) * 2000-06-21 2002-06-11 Dense-Pac Microsystems, Inc. Panel stacking of BGA devices to form three-dimensional modules
DE10047436A1 (de) 2000-09-21 2002-08-29 Giesecke & Devrient Gmbh Sicherheitsmodul
EP1421549B1 (de) * 2001-08-31 2007-08-22 VeriFone Systems Ireland Limited Ein kartenlesegerät
JP2003229510A (ja) 2001-11-30 2003-08-15 Ngk Spark Plug Co Ltd 配線基板
JP2004158700A (ja) 2002-11-07 2004-06-03 Denso Corp 電子制御装置およびその製造方法
US20040089943A1 (en) * 2002-11-07 2004-05-13 Masato Kirigaya Electronic control device and method for manufacturing the same
US6853093B2 (en) * 2002-12-20 2005-02-08 Lipman Electronic Engineering Ltd. Anti-tampering enclosure for electronic circuitry
JP2005116897A (ja) 2003-10-09 2005-04-28 Matsushita Electric Ind Co Ltd 回路基板、回路基板の設計支援装置及び方法、設計支援プログラム、及び設計支援プログラム記録媒体
ATE393423T1 (de) 2003-10-24 2008-05-15 Verifone Systems Ireland Ltd Schaltungs-sicherheit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2007003226A1 *

Also Published As

Publication number Publication date
US20090107712A1 (en) 2009-04-30
BRPI0520345A2 (pt) 2009-05-05
JP2008547239A (ja) 2008-12-25
CN101253821A (zh) 2008-08-27
WO2007003226A1 (de) 2007-01-11
JP4740327B2 (ja) 2011-08-03
CN101253821B (zh) 2011-01-26
US8258405B2 (en) 2012-09-04

Similar Documents

Publication Publication Date Title
WO2007003228A1 (de) Hardwareschutz für sensible elektronik-datenbaugruppen gegen externe manipulationen
WO2007003226A1 (de) Sensor für einen hardwareschutz für sensible elektronik-datenbaugruppen gegen externe manipulationen
EP0756244B1 (de) Schaltungseinheit und Verfahren zur Herstellung einer Schaltungseinheit
EP2201585B1 (de) Elektrisches vielschichtbauelement
DE3730554C2 (de) Sicherheitseinrichtung zum schützen gespeicherter sensitiver daten
DE102013108016A1 (de) Sicherheitshülle
DE112016003031T5 (de) Leiterplatten und Elektronikbausteine mit integriertem, auf Manipulation ansprechenden Sensor
DE102013108017A1 (de) Mehrschichtige Sicherheitshülle
DE3401956C2 (de)
DE102006039136A1 (de) Manipulations- und Durchbohrschutz für Smart Card Reader
EP0903969B1 (de) Elektronische Baugruppe
WO2007003227A1 (de) Hardwareschutz in form von zu halbschalen tiefgezogenen leiterplatten
DE102005062802A1 (de) Elektronik-Sicherheits-Modul
EP0219627B1 (de) Mehrschichtige gedruckte Schaltungsplatte
DE102013108011A1 (de) Sicherheitshülle
DE102008057887A1 (de) Kryptographisches Modul mit Zugriffschutz
DE102005062799A1 (de) Elektronik-Sicherheits-Modul
DE102007057948B4 (de) Sicherungseinrichtung und Sicherheitskappenanordnung mit sprödem Deckelement
DE102017202329A1 (de) Multilayer-Leiterplatte sowie elektronische Anordnung mit einer solchen
EP2195760B1 (de) Schutzanordnung und herstellungsverfahren für eine schutzanordnung
DE102019122661A1 (de) Elektronisches Gerät für einen Einsatz in explosionsgefährdeten Bereichen und Verfahren zum Herstellen eines elektronischen Geräts für einen Einsatz in explosionsgefährdeten Bereichen
DE102005062800A1 (de) Elektronik-Sicherheits-Modul
DE10312654B4 (de) Elektronische Schutzeinrichtung für Teile von Baugruppen
DE102006017506A1 (de) Sicherungseinrichtung und Sicherheitskappe mit mehrlagigem leitfähigem Muster
DE19830540A1 (de) Elektronischer Schaltungsträger

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20071219

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU MC NL PL PT RO SE SI SK TR

17Q First examination report despatched

Effective date: 20080411

DAX Request for extension of the european patent (deleted)
RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: SIEMENS AKTIENGESELLSCHAFT

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: SIEMENS AKTIENGESELLSCHAFT

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20150106