EP1714389A2 - Oszillatorschaltung, insbesondere für den mobilfunk - Google Patents

Oszillatorschaltung, insbesondere für den mobilfunk

Info

Publication number
EP1714389A2
EP1714389A2 EP04786892A EP04786892A EP1714389A2 EP 1714389 A2 EP1714389 A2 EP 1714389A2 EP 04786892 A EP04786892 A EP 04786892A EP 04786892 A EP04786892 A EP 04786892A EP 1714389 A2 EP1714389 A2 EP 1714389A2
Authority
EP
European Patent Office
Prior art keywords
signal
oscillator
switching
phase
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP04786892A
Other languages
English (en)
French (fr)
Inventor
Alexander Belitzer
Stefan Herzinger
Giuseppe Li Puma
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1714389A2 publication Critical patent/EP1714389A2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance

Definitions

  • Oscillator circuit especially for mobile radio
  • the invention relates to an oscillator circuit, in particular for mobile radio.
  • Frequency-tunable oscillators are used for a wide variety of purposes. Among other things, they provide the clock signal for digital circuits, particularly in mobile radio devices.
  • the output frequency of the oscillator changes due to external influences, such as temperature changes. It is therefore necessary to tune it again or to change the output frequency.
  • VCOs voltage controlled oscillators
  • the output frequency is also changed.
  • DCO digitally controlled oscillator
  • the different circuits use the same reference frequency and the same reference oscillator.
  • the GSM system part and the Bluetooth transceiver use the clock signal from the same digitally tunable oscillator.
  • the GSM system is very sensitive to fluctuations in the Frequency and now generates a control signal for setting a new clock frequency on the digitally tunable oscillator. As a result, a phase jump is generated at the output signal of the oscillator, which is also noticeable in the clock signal. If the Bluetooth transceiver is in a receiver mode at the same time, the transceiver may lose data received due to the phase jump in the clock signal or receive it incorrectly.
  • the object of the invention is to provide an oscillator control circuit in which a phase jump during a frequency change is reduced. Furthermore, it is an object of the invention to provide a method for a frequency change in an oscillator control circuit, in which a jump in the output signal of the control circuit is reduced.
  • An oscillator control circuit comprises a value-discrete tunable oscillator with an output for providing an oscillator signal.
  • the tunable oscillator holds at least one tunable via a switching device for tuning the frequency of the oscillator signal.
  • a rectifier circuit is connected to the output of the tunable oscillator and is designed to provide a clock signal formed from the oscillator to an output.
  • the clock signal formed from the oscillator is a rectangular clock signal.
  • the oscillator control circuit has a phase delay circuit which has a first switching input and a signal input coupled to the output of the rectifier circuit.
  • a switching output of the phase delay circuit is coupled to the switching device of the oscillator.
  • the phase delay circuit is designed to emit a switching signal at the switching output after an activation signal is present at the first switching input of the phase delay circuit and then when a specific phase of the clock signal is reached.
  • a phase jump in the clock signal formed by the rectifier circuit occurs especially when the tuning element of the discretely tunable oscillator is switched at a point in time at which the amplitude of the oscillator signal reaches the threshold value (threshold) of the rectifier.
  • the switching operation of the tuning element takes place with the aid of the phase delay circuit at a point in time at which the output signal is significantly different from the threshold value, so that the output signal of the rectifier circuit now has a reduced or negligibly small phase jump during the step response of the oscillator circuit due to the activated tuning element ,
  • phase delay circuit which delays the transmission of the switching signal for the frequency change by a certain phase amount.
  • the phase delay circuit waits until the clock signal reaches a certain phase has, preferably for example a rising or a falling edge. By delaying the switching process until a suitable point in time, a phase jump in the output signal is therefore reduced.
  • the step response of the oscillator signal therefore has no effect on the phase of the derived clock signal.
  • the phase delay circuit contains a comparison circuit for comparing a phase of the clock signal present at the signal input with a first phase.
  • the comparison circuit is preferably designed for the detection of the rising or falling edge of the clock signal, the first phase being assigned to the edges of the clock signal.
  • the comparison circuit then emits a signal that is delayed by the set phase delay.
  • the phase delay circuit contains a comparison circuit for comparing a phase of the clock signal present at the signal input with a reference phase.
  • the phase delay circuit is then designed to emit a switching signal at the switching output after an activation signal has been applied to the first switching input of the phase delay circuit and after the phase of the signal at the signal input has matched the reference phase.
  • the comparison circuit of the phase delay circuit is designed to emit the switching signal at the switching output of the phase delay circuit when the phase of the clock signal present at the signal input and the reference phase match.
  • the comparison circuit of the phase delay circuit thus produces the switching signal for the switching device of the tunable oscillator, which then switches the tuning element on or off.
  • the phase delay circuit has a first and a second operating state. In the first operating state, it is designed for the phase-defined synchronization of the switching signal with the clock signal.
  • the second operating state represents a waiting state in which the phase synchronization circuit does not emit a signal.
  • the comparison circuit can advantageously be switched from the second to the first operating state by the activation signal at the first switching input.
  • the comparison circuit expediently switches back to the second operating state after the comparison or the output of the switching signal.
  • the phase delay circuit has a second switching input for supplying a program signal.
  • the second switching input is coupled to a means for setting the phase delay of the comparison circuit. This means that the phase delay can be changed. This is particularly useful when external operating parameters have changed so that a sufficient reduction in the phase jump in the clock output signal with the previous phase delay is no longer sufficient.
  • the setting means has a programmable memory device in which at least two reference phases that can be selected by the program signal are stored. As a result, different reference phases can be stored in the memory device, which are at
  • phase delay circuit is a programmable phase delay circuit with fixed phase values.
  • the program signal thus selects the reference phase in which the phase jump of the clock signal is the smallest.
  • are in the programmable memory device contain at least two phase delays selectable by the program signal.
  • the phase delay circuit is designed to emit a switching signal dependent on the switching signal at the first switching input at the switching output. This is advantageous if the tunable oscillator has several tunable elements that can be switched on.
  • the switching signal at the switching input of the phase delay circuit contains the information as to which of the switchable tuning elements is required for the frequency change. The phase delay circuit therefore switches the correct tuning element with its switching signal at the switching output.
  • the at least one switchable tuning element of the oscillator is designed as a charge store.
  • the at least one switchable tuning element of the oscillator is designed as a varactor diode.
  • the at least one tunable tuning element of the oscillator is a capacitor. This changes the resonance frequency of the discretely tunable oscillator by means of a change in capacitance. Fixed capacitance values are always added or disconnected to the resonant circuit of the tunable oscillator via the switching device.
  • a method for carrying out a frequency change in an oscillator control circuit comprising a discretely tunable oscillator (4) is characterized by the steps:
  • the method is particularly suitable for the circuit according to the invention.
  • a phase jump in a clock signal of an oscillator circuit is reduced when the oscillator signal is switched over in frequency, in that a signal for frequency switching of the oscillator is fed to the first switching input of the phase delay circuit.
  • the phase delay circuit then compares the phase of the clock signal formed from the oscillator with a reference phase. If the two phases match, the switching signal is generated at the switching output of the phase delay circuit and fed to the switching device for switching the tuning element of the oscillator.
  • phase delay is additionally waited for and only then the switching signal is generated.
  • the comparison is then expediently designed such that the rising or falling edge, to which a phase is assigned in each case, is detected.
  • the tuning signal to be switched by the switching device of the oscillator is also expediently selected by the switching signal at the first switching input. This makes sense if the oscillator has several switchable tuning links or a digital tuning matrix. Furthermore, by means of an additional program signal, the reference to be used for the comparison in the phase delay circuit phase can be selected. This makes it possible, for example, to compensate for temperature changes or component variations in production.
  • the frequency of the oscillator is switched over in that a reference signal is generated by the set phase delay and then the switching signal for the frequency changeover is synchronized with the reference signal.
  • FIG. 1 shows an exemplary embodiment of the invention
  • FIG. 2 shows a block diagram of a digitally tunable oscillator
  • FIG. 3 shows a block diagram of a phase delay circuit according to the invention
  • FIG. 4 shows a time diagram
  • Figure 5 shows a process example.
  • FIG. 1 shows an oscillator control circuit, at the output 1 of which a rectangular clock signal with a defined frequency can be tapped.
  • the oscillator control circuit has a first switching input 2 and a program signal input 3.
  • the oscillator control circuit contains a value-discrete or digitally tunable oscillator (DCO), which has an output for providing an oscillator signal.
  • the frequency of the oscillator signal is determined by a resonance circuit Right.
  • the oscillator 4 in this exemplary embodiment has two inputs 42 and 43, which are connected via a switch 5 to one connection of a capacitor 6 each. The respective other connection of the capacitor 6 leads to a reference potential 7. When the switch is closed, the capacitors are connected to the resonance circuit (not shown) and thus change the frequency of the oscillator signal provided at the output 41.
  • the output 41 of the oscillator 4 is connected to a rectifier circuit 8.
  • the rectifier circuit 8 in turn contains an output which is connected to the output 1 of the oscillator control circuit.
  • the rectifier circuit 8 generates a rectangular clock signal from the sinusoidal oscillator signal of the oscillator 4 and outputs it at the output. In this exemplary embodiment, it uses a threshold voltage (Threshold), which it compares with the input signal. If the input signal is greater than this threshold voltage, a signal with a positive and in some cases constant amplitude is generated at the output, if the level of the oscillator signal at the input of the rectifier circuit 8 becomes lower than the threshold value, the rectifier circuit generates a signal with a negative amplitude.
  • Theshold threshold voltage
  • the output of the rectifier 8 is connected to a clock signal input 97 of a phase delay circuit 9.
  • the phase delay circuit 9 contains a switching input 91 and a program signal input 92.
  • the switching input 91 is connected to the switching input 2 of the oscillator control circuit, the program signal input 92 to the program signal input 3.
  • the phase delay circuit has a signal output 96 which is coupled to the switching device 5.
  • the switching device 5 switches one of the two capacitors 6 to the inputs 42 and 43 and thus generates a frequency change of the digitally tuned
  • the oscillator circuit 9 itself is activated by an activation signal at the switching input 91. It then compares the phase of the clock signal at the output of the rectifier circuit 8 with a reference phase.
  • the phase of a signal can be represented as a rotating pointer in a vector diagram.
  • the speed at which the pointer rotates is a measure of the frequency.
  • a phase jump in the clock signal at the output 1 of the oscillator control circuit always occurs when the frequency of the oscillator 4 is switched close to a point in time at which the amplitude of the sinusoidal output signal of the oscillator reaches the threshold value of the rectifier circuit 8.
  • the step response of the oscillator output signal resulting from the frequency changeover also generates a phase jump in the oscillator signal. This can lead to the threshold value being reached not only twice, but more often during a period of time. This also changes the clock output signal.
  • the circuit ensures that the frequency changeover occurs at a point in time at which it is ensured that the step response resulting therefrom does not cause any additional clock signal change.
  • the threshold value by the amplitude of the oscillator signal represents a reference point in time, to which phase 0 degrees is assigned in this exemplary embodiment. It makes sense that this is also the rising edge of the clock signal. After half a period of time, the threshold is reached again, which corresponds to a phase of 180 degrees. After a period of time the phase angle is
  • the comparison circuit of the phase delay circuit 9 now compares the phase of the clock signal with the reference phase.
  • the comparison circuit outputs the switching signal to the switching output of the phase delay circuit and that Switching device 5 switches the capacitor 6 to the tunable oscillator.
  • the sudden change in capacitance produces a step response in the output signal of the oscillator 4.
  • this has already subsided when the amplitude of the output signal of the oscillator reaches the threshold value of the rectifier circuit. This prevents a phase jump at the output of the clock signal.
  • the phase pointer of the clock signal rotates.
  • the switching signal is delayed until the two phases match. This depends on the speed of rotation of the phase pointer or on the frequency of the clock signal.
  • the reference phase must be set so that the step response of the oscillator signal has already decayed to such an extent that the phase value in the rectified clock signal does not occur when the threshold value crosses again.
  • the rectifier circuit only has a threshold voltage. It can be implemented, for example, by means of a suitably designed comparator position. Likewise possible implementations are bistable flip-flops such as Schmitt triggers, which however have a hysteresis or two threshold values. Suitable flip-flop circuits can also be implemented as a rectifier circuit.
  • phase delay circuit 9 An embodiment of the phase delay circuit 9 is shown in FIG. 3.
  • This contains a comparison circuit 94 which can be activated by a switching signal at the input 91 and which carries out a comparison with the phase of the signal present at the clock signal input 97 with a reference phase.
  • the reference phase is freely selectable.
  • a circuit 95 which is connected to the program input 92 for the Program signal is connected and has a memory device 921.
  • Various predetermined reference phases are stored in the memory device 921.
  • the circuit 95 selects a reference phase from the memory device 921 and sends it to the comparison device 94.
  • phase delay circuit 9 contains a circuit 93, which is connected with one input to the comparison circuit 94 and a second input to the switching input 91.
  • the switching signal at input 91 is a digital switching signal and, in addition to the request for a frequency change, also contains information about which frequency change is to be carried out. This results in a defined state as to which capacitance is to be switched into the resonant circuit of the oscillator.
  • the circuit 93 evaluates this information and generates a switching signal from it. The switching signal is emitted at the input 96 as soon as the comparison means 94 in turn has emitted the start signal to the circuit 93.
  • the phase delay circuit is a programmable phase delay circuit.
  • Several reference phases are stored in the memory device 921. One of these reference phases is selected by the signal at input 95 and used for the comparison. This is particularly useful if the reference phase to be set is not known in advance, but must first be determined through a series of tests.
  • FIG. 6 shows another embodiment of the phase delay circuit according to the invention.
  • the circuit contains an edge detector which detects the rising edge of the clock signal at the clock signal input 97. If a rising edge is detected in the clock signal, the edge detector 94a generates a signal to the delay circuit 94b. This is delayed the signal around a certain phase, for example around pi / 8.
  • the circuit 95b can be used to set various phase delays for the delay circuit 94b. For this purpose, the circuit 95b receives information about the current clock frequency from the edge detector 94a.
  • This embodiment is simpler than that in FIG. 3, since only a simple edge detector and a delay circuit are required. However, the edge detector is ultimately also a comparison circuit which detects the phase assigned to the edge.
  • the switching signal for frequency switching is sent to the phase delay circuit according to FIG. 1, 3 or 6.
  • the undelayed clock signal TS1 has a falling edge, a frequency change would lead to a strong phase jump in the clock signal.
  • the switchover is therefore delayed until a rising edge has been detected again and the phase has additionally reached a certain amount. This is equivalent to the lapse of a certain time.
  • the switching signal for frequency switching is sent out by the phase delay circuit.
  • the step response has already subsided sufficiently by the next falling edge.
  • the edge detector of the phase delay circuit according to FIG. 6 detects the rising edge of the clock signal TS1 and forwards a signal to the delay circuit 94b. This is delayed by the specific phase amount pi / 8, which at the same time also corresponds to a frequency-dependent delay time.
  • the comparison circuit of FIG. 1 or 3 detects the phase of the clock signal TS1.
  • the rising edge of the clock signal corresponds to phase 0 ° and the falling edge to phase 180 °.
  • the phase of the clock signal TS1 was just 180 °.
  • the reference phase in the comparison circuit is however, for example pi / 8, i.e. 22.5 °.
  • the phase delay circuit sends out the switching signal vSchl. Both phase delay circuits therefore each generate a delayed switching signal.
  • FIG. 2 shows a block diagram as an exemplary embodiment of a digitally tunable oscillator, in which the switching devices 5 and the capacitors 6 are contained in a digitally switchable capacitance field 44.
  • the oscillator shown in Figure 2 is a symmetrical LC oscillator.
  • a voltage source 45 is connected to one end of an inductor 46 and 47, respectively.
  • the other two ends of the inductors 46 and 47 form both the symmetrical switching output of the oscillator 4 and one
  • connection for the digital controllable capacitance field 44 This also has a control input 441, which is connected to the switching output, not shown, of the phase delay circuit 9.
  • the switched capacitances within the capacitance field 44 as well as the inductors 46 and 47 determine the resonance frequency of the oscillator and thus also the output frequency at the output 41.
  • the oscillator contains a damping amplifier, which is formed by two MOS transistors 48 and 49.
  • the source connections of the MOS transistors 48 and 49 are connected to the reference potential 50.
  • the drain connection of the field effect transistor 48 is connected to the capacitance field 44 and the inductance 46, the drain connection of the field effect transistor 49 is connected to the inductance 47.
  • the gate connections of the MOS transistors 48 and 49 are each cross-coupled to the drain connection of the other transistor. This provides a negative impedance, which serves to dampen the oscillator 4.
  • the capacitance field 44 contains the capacitors shown in FIG.
  • the switching device which, depending on the control signal at the input 441, enables the individual capacitances to be switched on and off independently of one another.
  • the control signal is preferably a digital signal that controls the individual switches for the capacitances to be switched.
  • the capacities used are provided both by capacitors and by varactor diodes.
  • a method for a series of tests for determining the optimal phase delay can be seen in FIG.
  • the first step S1 one of the stored reference phases REF is selected by the program signal PES at the input 95 and transmitted to the comparison circuit in step S2.
  • a first frequency F1 is set at the output of the oscillator in step S3.
  • a second frequency is set at the output of the oscillator in that a switching signal AS is applied to the input 94 of the phase delay circuit 9.
  • the comparison circuit then compares the phase of the clock signal with the previously set reference phase and only outputs the switching signal when the two phases are the same.
  • step S5 of the method it is observed whether a phase jump occurs at output 1 of the oscillator control circuit after a frequency change. If this is the case, the set reference phase was not optimally selected and the resulting phase delay was not sufficient. It then becomes a second reference phase with a different program signal
  • PRS2 selected and the further steps S1 to S5 repeated. Overall, the process is repeated with different reference phases until the phase jump has a minimum or disappears completely.
  • the optimal reference phase determined in this way is identified in step S6 as the optimal phase and is used in the following and in particular in operation. There are various variations of the procedure. In particular, a frequency change with a set reference phase can be carried out several times in order to be sure that the optimal reference phase has been found.
  • the memory device contains a number of preset reference phases.
  • the comparison means directly comprises several adjustable reference phases which can be controlled directly by the PRS program signal.
  • a storage device is dispensed with.
  • a reference phase can also be defined depending on the frequency change to be carried out.
  • the clock signal must be examined for a possible phase jump or additional clock changes. This can be done with a measuring instrument such as a
  • Oscilloscope done manually, for example in production.
  • a wide variety of reference phases are selected by the program signal.
  • the optimal reference phases are then stored in the memory device and selected by a second program signal at the program input.
  • This method differs from the previous one in that it is more flexible since phases that have already been defined in the memory device are not used.
  • the comparison means is designed such that it has different reference phases for the same and in particular can use value-continuous reference phases.
  • FIG. 7 shows an alternative embodiment of the method.
  • step S11 a fixed phase delay is selected via the signal PRS and transmitted to the delay circuit.
  • the signal for a frequency change of the oscillator is given.
  • step S33 the edge detector detects a rising or alternatively a falling signal edge and then emits a signal AS1 to the delay circuit in the event of such an event.
  • the delay circuit delays the switching signal by the set phase amount in step S44. Then it outputs the switching signal vSchl at the output and the oscillator switches the frequency.
  • an optimal observation of the clock signal during the frequency change and selection of other phase delays in the delay circuit can be used to find an optimal phase delay in which a phase jump is minimized.
  • the oscillator control circuit according to the invention can be used not only for transmitters or receiving devices for mobile radio, but also whenever clock signals have to be generated which are very sensitive to phase changes.
  • TS1, TS2 clock signals

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

In einer Oszillatorschaltung ist ein wertdiskreter abstimmbarer Oszillator (4) mit einem über eine Schalteinrichtung (5) zuschaltbaren Abstimmglied (6) vorgesehen. Eine mit dem Ausgang (41) des Oszillators (4) verbundene Gleichrichterschaltung (8) bildet aus dem Oszillatorsignal ein Taktsignal. Weiterhin enthält die Oszillatorschaltung eine Phasenverzögerungsschaltung (9) mit einem Schalteingang (91), mit einem Taktsignaleingang (97), der mit dem Ausgang der Gleichrichterschaltung (8) gekoppelt ist und mit einem Schaltausgang (96), der mit der Schalteinrichtung (5) gekoppelt ist. Die Phasenverzögerungsschaltung (9) weist eine Vergleichsschaltung (94) zum Vergleich einer Phase des am Signaleingang anliegenden Taktsignals mit einer Referenzphase auf. Sie ist zur Abgabe eines Schaltsignals nach Anliegen eines Aktivierungssignals am Schalteingang (91) und nach einer Übereinstimmung der Phase des am Signaleingang (97) anliegenden Taktsignals und der Referenzphase ausgebildet. Dadurch wird der Schaltvorgang so lange verzögert, bis die Sprungantwort des Ausgangssignals des Oszillators keinen Phasensprung im Taktsignal verursacht.

Description

Beschreibung
Oszillatorschaltung, insbesondere für den Mobilfunk
Die Erfindung betrifft eine Oszillatorschaltung, insbesondere für den Mobilfunk.
In der Frequenz abstimmbare Oszillatoren werden zu unterschiedlichsten Zwecken eingesetzt. Unter anderem stellen sie das Taktsignal für digitale Schaltungen insbesondere in Mobilfunkeinrichtungen zur Verfügung. Aufgrund äußerer Einflüsse, wie beispielsweise Temperaturänderungen ändert sich die Ausgangsfrequenz des Oszillators. Es ist daher notwendig, diesen erneut abzustimmen bzw. die Ausgangsfrequenz zu än- dern.
Bei spannungsgesteuerten Oszillatoren (VCOs) erfolgt dies durch Anlegen einer kontinuierlichen Spannung an eine mit dem Resonanzkreis des Oszillators gekoppelte Kapazität. Die Kapa- zität bestimmt dabei die Resonanzfrequenz des Oszillators.
Durch die Änderung der Kapazität aufgrund der Spannungsände- rung wird somit auch die Ausgangsfrequenz geändert.
Im Gegensatz dazu werden bei einem digital kontrollierten Os- zillator (DCO) wertdiskrete Kapazitäten dem Resonanzkreis des Oszillators hinzugefügt oder weggeschaltet. Durch die stufenweise Veränderung der Kapazität wird daher am Ausgang des digital abstimmbaren Oszillators eine Frequenzänderung in einzelnen Sprüngen erzeugt . Diese wertdiskrete Frequenzänderung erzeugt einen Phasensprung in der Ausgangsfrequenz .
In modernen Kommunikationssystemen benutzen die verschiedenen Schaltungen die gleiche Re erenzfrequenz und den gleichen Referenzoszillator. Beispielsweise verwenden in einem Mobil- funkgerät der GSM-Systemteil sowie der Bluetooth-Transceiver das Taktsignal des gleichen digital abstimmbaren Oszillators. Das GSM-System ist sehr empfindlich auf Schwankungen in der Frequenz und erzeugt nun ein Steuersignal zur Einstellung einer neuen Taktfrequenz an dem digital abstimmbaren Oszillator. Dadurch wird am Ausgangssignal des Oszillators ein Phasensprung erzeugt, das sich auch im Taktsignal bemerkbar macht . Befindet sich zum gleichen Zeitpunkt der Bluetooth- Transceiver in einem Empfängerbetrieb, wird der Transceiver möglicherweise aufgrund des Phasensprungs im Taktsignal empfangene Daten verlieren oder diese nur fehlerhaft empfangen.
Da im allgemeinen alle digitalen und analogen Schaltungen empfindlich auf Phasenänderungen des Taktsignals reagieren, ist es wünschenswert, den Phasensprung zu minimieren. In spannungsgesteuerten Oszillatoren werden daher Tiefpaßfilter eingesetzt, welche die programmierte Spannungsänderung fil- tern und somit nur einen sehr langsamen und kleinen Phasenübergang erzeugen. Der Nachteil dieser Filtermethode ist jedoch die lange Zeitdauer, die für einen Frequenzwechsel benötigt wird. Dadurch erhöht sich auch der Stromverbrauch und die Standzeit insbesondere von Mobilfunkgeräten sinkt. Bei einem digital abstimmbaren Oszillator, bei dem ein Frequenzwechsel durch einen diskreten Kapazitätssprung durchgeführt wird, ist eine solche Filterung auch möglich, der diskrete Kapazitätssprung läßt sich aber nicht vollständig vermeiden.
Der Erfindung stellt sich die Aufgabe, eine Oszillatorregelschaltung vorzusehen, bei der ein Phasensprung bei einem Frequenzwechsel reduziert ist. Weiterhin ist es Aufgabe der Erfindung ein Verfahren für einen Frequenzwechsel in einer Oszillatorregelschaltung vorzusehen, bei der ein Sprung im Aus- gangssignal der RegelSchaltung reduziert ist.
Diese Aufgabe wird erfindungsgemäß mit den Gegenständen der nebengeordneten Patentansprüche gelöst .
Eine Oszillatorregelschaltung umfaßt dabei einen wertdiskreten abstimmbaren Oszillator mit einem Ausgang zur Bereitstellung eines Oszillatorsignals. Der abstimmbare Oszillator ent- hält zumindest ein über eine Schalteinrichtung zuschaltbares Abstimmglied für eine Abstimmung der Frequenz des Oszillatorsignals. Mit dem Ausgang des abstimmbaren Oszillators ist eine Gleichrichterschaltung verbunden, die zur Bereitstellung eines aus dem Oszillator gebildeten Taktsignals an einen Ausgang ausgebildet ist. Das aus dem Oszillator gebildete Taktsignal ist dabei ein rechtecksförmiges Taktsignal. Die Oszillatorregelschaltung weist eine Phasenverzogerungsschaltung auf, die einen ersten Schalteingang sowie einen mit dem Aus- gang der Gleichrichterschaltung gekoppelten Signaleingang besitzt. Ein Schaltausgang der Phasenverzogerungsschaltung ist mit der Schalteinrichtung des Oszillators gekoppelt. Die Phasenverzogerungsschaltung ist zur Abgabe eines Schaltsignals am Schaltausgang nach dem Anliegen eines AktivierungsSignals am ersten Schalteingang der Phasenverzogerungsschaltung und anschließendem Erreichen einer bestimmten Phase des Taktsignals ausgebildet.
Ein Phasensprung im durch die Gleichrichterschaltung gebilde- ten Taktsignal tritt vor allem dann auf, wenn das Abstimmglied des wertdiskret abstimmbaren Oszillators zu einem Zeitpunkt geschaltet wird, bei dem die Amplitude des Oszillatorsignals den Schwellwert (Threshold) des Gleichrichters erreicht. Erfindungsgemäß erfolgt mit Hilfe der Phasenverzöge- rungsschaltung der Schaltvorgang des Abstimmglieds zu einem Zeitpunkt, bei dem das Ausgangssignal deutlich verschieden von dem Schwellwert ist, so daß das Ausgangssignal der Gleichrichterschaltung nunmehr einen reduzierten oder vernachlässigbar kleinen Phasensprung während der Sprungantwort der Oszillatorschaltung aufgrund des zugeschalteten Abstimmglieds besitzt.
Erfindungsgemäß wird dies durch die Phasenverzogerungsschaltung erreicht, welche die Aussendung des Schaltsignals für den Frequenzwechsel um einen bestimmten Phasenbetrag verzögert. Dabei wartet die Phasenverzogerungsschaltung mit der Verzögerung so lange, bis das Taktsignal eine bestimmte Phase aufweist, bevorzugt beispielsweise eine steigende oder eine fallende Flanke. Durch die Verzögerung des Schaltvorgangs bis zu einem geeigneten Zeitpunkt wird daher ein Phasensprung im Ausgangssignal reduziert. Die Sprungantwort des Oszillator- signals wirkt sich daher nicht auf die Phase des abgeleiteten Taktsignals aus.
In einer vorteilhaften Weiterbildung der Erfindung enthält die Phasenverzogerungsschaltung eine Vergleichsschaltung für einen Vergleich einer Phase des am Signaleingang anliegenden Taktsignals mit einer ersten Phase. Bevorzugt ist die Vergleichsschaltung für die Detektion der steigenden oder der fallenden Flanke des Taktsignals ausgebildet, wobei den Flanken des Taktsignals die erste Phase zugeordnet ist. Die Ver- gleichsschaltung gibt dann ein Signal ab, das um die eingestellte Phasenverzögerung verzögert ist .
In einer anderen Ausgestaltung enthält die Phasenverzogerungsschaltung eine Vergleichsschaltung für einen Vergleich einer Phase des am Signaleingang anliegenden Taktsignals mit einer Referenzphase. Die Phasenverzogerungsschaltung ist dann zur Abgabe eines Schaltsignals am Schaltausgang nach dem Anliegen eines AktivierungsSignals am ersten Schalteingang der Phasenverzogerungsschaltung und nach einer Übereinstimmung der Phase des am Signaleingang anliegenden Signals mit der Referenzphase ausgebildet.
Es ist dabei besonders zweckmäßig, wenn die Vergleichsschaltung der Phasenverzogerungsschaltung zur Abgabe des Schalt- signals am Schaltausgang der Phasenverzogerungsschaltung bei Übereinstimmung der Phase des am Signaleingang anliegenden Taktsignals und der Referenzphase ausgebildet ist. Dabei ergibt also die Vergleichsschaltung der Phasenverzogerungsschaltung das Schaltsignal für die Schalteinrichtung des ab- stimmbaren Oszillators ab, der daraufhin das Abstimmglied zu- bzw. weggeschaltet. In einer Weiterbildung der Erfindung besitzt die Phasenverzogerungsschaltung einen ersten sowie einen zweiten Betriebszustand. In dem ersten Betriebszustand ist sie für das phasendefinierte Synchronisieren des Schaltsignals zu dem Taktsig- nal ausgebildet. Der zweite Betriebszustand stellt einen Wartezustand dar, in dem die Phasensynchronisationsschaltung kein Signal abgibt. Vorteilhaft ist die Vergleichsschaltung durch das Aktivierungssignal am ersten Schalteingang von dem zweiten in den ersten Betriebszustand schaltbar. Sie wird so- mit erst aktiviert, wenn ein Signal zum Umschalten der Oszillatorfrequenz anliegt. Zweckmäßig schaltet die Vergleichsschaltung nach dem Vergleich bzw. der Abgabe des SchaltSignals in den zweiten Betriebszustand zurück. In einer anderen vorteilhaften Weiterbildung der Erfindung weist die Phasenverzogerungsschaltung einen zweiten Schalt- eingang zur Zuführung eines Programmsignals auf. Der zweite Schalteingang ist mit einem Mittel zur Einstellung der Phasenverzόgerung der Vergleichsschaltung gekoppelt . Dadurch ist die Phasenverzögerung veränderbar. Dies ist insbesondere dann sinnvoll, wenn sich äußere Betriebsparameter geändert haben, so daß eine ausreichende Reduktion des Phasensprungs im Takt- ausgangssignal mit der bisherigen Phasenverzögerung nicht mehr ausreicht .
In einer Weiterbildung dieser Erfindung weist das Mittel zur Einstellung eine programmierbare Speichereinrichtung auf, in der zumindest zwei durch das Programmsignal wählbare Referenzphasen abgelegt sind. Dadurch lassen sich verschiedene Referenzphasen in der Speichereinrichtung ablegen, die bei
Bedarf durch das Programmsignal ausgewählt werden können. Dies ist insbesondere dann sinnvoll, wenn es sich bei der Phasenverzogerungsschaltung um eine programmierbare Phasenverzogerungsschaltung mit festen Phasenwerten handelt . Durch das Programmsignal wird somit die Referenzphase ausgewählt, bei dem der Phasensprung des Taktsignals am geringsten ist. Alternativ sind in der programmierbaren Speichereinrichtung zumindest zwei durch das Programmsignal wählbare Phasenverzögerungen enthalten.
In einer anderen Ausgestaltung der Erfindung ist die Phasen- Verzögerungsschaltung zur Abgabe eines von dem Schaltsignal am ersten Schalteingang abhängigen Schaltsignals am Schaltausgang ausgebildet. Dies ist dann von Vorteil, wenn der abstimmbare Oszillator mehrere zuschaltbare Abstimmglieder aufweist. In dem Schaltsignal am Schalteingang der Phasenverzö- gerungsschaltung ist die Information enthalten, welches der zuschaltbaren Abstimmglieder für den Frequenzwechsel erforderlich ist. Die Phasenverzogerungsschaltung schaltet daher verzögert mit ihrem Schaltsignal am Schaltausgang das richtige Abstimmglied.
Es ist vorteilhaft, wenn das zumindest eine zuschaltbare Abstimmglied des Oszillators als ein Ladungsspeicher ausgebildet ist. Alternativ ist das zumindest eine zuschaltbare Abstimmglied des Oszillators als eine Varaktordiode ausgebil- det . In einer anderen Alternative ist das zumindest eine zuschaltbare Abstimmglied des Oszillators ein Kondensator. Dadurch wird mittels einer Kapazitätsänderung die Resonanzfrequenz des wertdiskret abstimmbaren Oszillators geändert . Über die Schalteinrichtung werden immer feste Kapazitätswerte dem Resonanzkreis des abstimmbaren Oszillators hinzugefügt oder weggeschaltet .
Ein Verfahren zur Durchführung eines Frequenzwechsels in einer einen wertdiskret abstimmbaren Oszillator (4) umfassenden Oszillatorregelschaltung ist gekennzeichnet durch die schritte:
- Empfangen eines Aktivierungssignal zur Frequenzumschaltung des Oszillators an einem Schalteingang der Oszillatorregel- Schaltung; - Vergleich einer Phase eines aus dem Oszillatorsignal abgeleiteten Taktsignals mit einer Referenzphase; - bei Übereinstimmung der beiden Phasen Erzeugung eines Schaltsignal für die Frequenzumschaltung des wertdiskret abstimmbaren Oszillators und - Umschaltung der Frequenz des Oszillators durch das Schalt- signal .
Durch die Verzögerung der Frequenzumschaltung des wertdiskret abstimmbaren Oszillators wird ein Phasensprung im Ausgangssignal reduziert .
Das Verfahren ist besonders für die erfindungsgemäße Schaltung geeignet. Dabei wird eine Reduktion eines Phasensprungs in einem Taktsignal einer Oszillatorschaltung bei einer Frequenzumschaltung des Oszillatorsignals durchgeführt, indem ein Signal zur Frequenzumschaltung des Oszillators dem ersten Schalteingang der Phasenverzogerungsschaltung zugeführt wird. Die Phasenverzogerungsschaltung vergleicht dann die Phase des aus dem Oszillator gebildeten Taktsignals mit einer Referenzphase. Bei einer Übereinstimmung der beiden Phasen wird das Schaltsignal am Schaltausgang der Phasenverzogerungsschaltung generiert und der Schalteinrichtung zur Schaltung des Abstimmglieds des Oszillators zugeführt.
In einer Weiterbildung des Verfahrens wird bei Übereinsti - ung der Phase mit der Referenzphase zusätzlich eine Phasenverzögerung abgewartet und dann erst das Schaltsignal erzeugt . Sinnvoll ist dann der Vergleich so ausgebildet daß die steigende oder die fallende Flanke, denen jeweils eine Phase zugeordnet ist detektiert wird.
Zweckmäßigerweise wird ebenso durch das Schaltsignal am ersten Schalteingang das durch die Schalteinrichtung des Oszillators zu schaltende Abstimmglied ausgewählt. Dies ist dann sinnvoll, wenn der Oszillator mehrere schaltbare Abstimmglie- der oder eine digitale Abstimmatrix aufweist. Weiterhin kann durch ein zusätzliches Programmsignal die für den Vergleich in der Phasenverzogerungsschaltung zu verwendende Referenz- phase ausgewählt werden. Dadurch ist es beispielsweise möglich, Temperaturänderungen oder Bauteilvariationen in der Produktion zu kompensieren.
In einer Weiterbildung des Verfahrens wird ein umschalten der Frequenz des Oszillators erreicht, indem ein Referenzsignal durch die eingestellte Phasenverzögerung erzeugt wird und anschließend synchron zu dem Referenzsignal das Schaltsignal für die Frequenzumschaltung.
Im folgenden wird die Erfindung unter Zuhilfenahme der Zeichnungen im Detail erläutert.
Es zeigen:
Figur 1 ein Ausführungsbeispiel der Erfindung,
Figur 2 ein Blockschaltbild eines digital abstimmbaren Oszillators,
Figur 3 ein Blockschaltbild einer erfindungsgemäßen Phasenverzogerungsschaltung,
Figur 4 ein Zeitdiagramm,
Figur 5 ein Verfahrensbeispiel.
In Figur 1 ist eine Oszillatorregelschaltung zu sehen, an deren Ausgang 1 ein rechtecksfδrmiges Taktsignal mit einer de- finierten Frequenz abgreifbar ist. Die Oszillatorregelschaltung besitzt einen ersten Schalteingang 2 sowie einen Programmsignaleingang 3.
Die Oszillatorregelschaltung enthält einen wertdiskret oder digital abstimmbaren Oszillator (DCO) , der einen Ausgang zur Bereitstellung eines Oszillatorsignals aufweist. Die Frequenz des Oszillatorsignals wird durch einen Resonanzkreis be- stimmt. Außerdem besitzt der Oszillator 4 in diesem Ausführungsbeispiel zwei Eingänge 42 und 43, die über einen Schalter 5 mit jeweils einem Anschluß eines Kondensators 6 verbunden sind. Der jeweils andere Anschluß des Kondensators 6 führt zu einem Bezugspotential 7. Die Kondensatoren sind bei geschlossenem Schalter mit dem nicht dargestellten Resonanzkreis verbunden und verändern somit die Frequenz des am Ausgang 41 bereitgestellten Oszillatorsignals.
Der Ausgang 41 des Oszillators 4 ist an eine Gleichrichterschaltung 8 angeschlossen. Die Gleichrichterschaltung 8 enthält ihrerseits einen Ausgang, der mit dem Ausgang 1 der Oszillatorregelschaltung verbunden ist. Die Gleichrichterschaltung 8 erzeugt aus dem sinusförmigen Oszillatorsignal des Os- zillators 4 ein rechtecksformiges Taktsignal und gibt dieses am Ausgang aus. In diesem Ausführungsbeispiel verwendet sie dazu eine Schwellenspannung (Threshold) , die sie mit dem Eingangssignal vergleicht. Ist das Eingangssignal größer als diese Schwellenspannung, so wird am Ausgang ein Signal mit einer positiven und abschnittsweise konstanten Amplitude erzeugt, wird der Pegel des Oszillatorsignals am Eingang der Gleichrichterschaltung 8 kleiner als der Schwellenwert, so erzeugt die Gleichrichterschaltung ein Signal mit negativer Amplitude.
Der Ausgang des Gleichrichters 8 ist mit einem Taktsignaleingang 97 einer Phasenverzogerungsschaltung 9 verbunden. Die Phasenverzogerungsschaltung 9 enthält einen Schalteingang 91 sowie einen Programmsignaleingang 92. Der Schalteingang 91 ist an den Schalteingang 2 der Oszillatorregelschaltung angeschlossen, der Programmsignaleingang 92 an den Programmsignaleingang 3. Die Phasenverzogerungsschaltung besitzt einen Signalausgang 96 , der mit der Schalteinrichtung 5 gekoppelt is . Abhängig von dem Schaltsignal am Schaltausgang der Pha- senverzögerungsschaltung 9 schaltet die Schalteinrichtung 5 einen der beiden Kondensatoren 6 auf die Eingänge 42 bzw. 43 und erzeugt somit einen Frequenzwechsel des digital abstimm- baren Oszillators 4. Die Phasenverzogerungsschaltung 9 selbst wird durch ein Aktivierungssignal am Schalteingang 91 aktiviert. Sie vergleicht dann die Phase des Taktsignals am Ausgang der Gleichrichterschaltung 8 mit einer Referenzphase.
Die Phase eines Signals läßt sich als rotierender Zeiger in einem Zeigerdiagramm darstellen. Die Geschwindigkeit, mit welcher der Zeiger rotiert, ist ein Maß für die Frequenz. Ein Phasensprung im Taktsignal am Ausgang 1 der Oszillatorregel- Schaltung tritt immer dann auf, wenn eine Frequenzumschaltung des Oszillators 4 nahe eines Zeitpunktes erfolgt, in dem die Amplitude des sinusförmigen Ausgangssignals des Oszillators den Schwellwert der Gleichrichterschaltung 8 erreicht. Die aus der Frequenzumschaltung resultierende Sprungantwort des Oszillatorausgangssignals erzeugt auch einen Phasensprung im Oszillatorsignal. Dies kann dazu führen, daß der Schwellwert während einer Zeitperiode nicht nur zweimal, sondern öfters erreicht wird. Dadurch ändert sich auch das Taktausgangssignal. Erfindungsgemäß wird durch die Schaltung erreicht, daß die Frequenzumschaltung zu einem Zeitpunkt erfolgt, bei dem sichergestellt ist, daß die daraus resultierende Sprungantwort keine zusätzliche Taktsignaländerung hervorruft.
Das Erreichen des Schwellwertes durch die Amplitude des Os- zillatorsignals stellt einen Referenzzeitpunkt dar, dem in diesem Ausführungsbeispiel die Phase 0 Grad zugeordnet ist. Sinnvollerweise ist dies gleichzeitig die steigende Flanke des Taktsignals. Nach einer halben Zeitperiode wird der Schwellwert erneut erreicht, was einer Phase von 180 Grad entspricht. Nach einer Zeitperiode beträgt der Phasenwinkel
360 Grad bzw. wieder die 0 Grad des Anfangspunktes.
Die Vergleichsschaltung der Phasenverzogerungsschaltung 9 vergleicht nun die Phase des Taktsignals mit der Referenzpha- se. Erreicht der rotierende Zeiger den Wert der Referenzphase, so gibt die Vergleichsschaltung das Schaltsignal an den Schaltausgang der Phasenverzogerungsschaltung ab und die Schalteinrichtung 5 schaltet den Kondensator 6 zu den abstimmbaren Oszillator hinzu. Die plötzliche Kapazitätsänderung erzeugt eine Sprungantwort im Ausgangssignal des Oszillators 4. Diese ist jedoch bereits abgeklungen, wenn die Amp- litude des Ausgangssignals des Oszillators den Schwellwert der Gleichrichterschaltung erreicht. Dadurch wird am Ausgang des Taktsignals ein Phasensprung vermieden.
Für die Vergleichsschaltung der Phasenverzogerungsschaltung ist es unerheblich, wie schnell der Phasenzeiger des Taktsignals rotiert. Ausgehend von der Phase 0 Grad, entsprechend dem Zeitpunkt des Nulldurchgangs der Amplitude, wird das Schaltsignal so lange verzögert, bis die beiden Phasen übereinstimmen. Dies ist abhängig von der Rotationsgeschwindig- keit des Phasenzeigers bzw. von der Frequenz des Taktsignals. Die Referenzphase muß jedoch so eingestellt sein, daß die Sprungantwort des Oszillatorsignals bei einem erneuten Null- durchgang durch den Schwellwert bereits so weit abgeklungen ist, daß ein Phasensprung im gleichgerichteten Taktsignal nicht stattfindet.
Die Gleichrichterschaltung besitzt in diesem Fall nur eine Schwellenspannung. Sie kann beispielsweise mittels einer geeignet ausgebildeten Komparatorsehaltung implementiert sein. Ebenfalls mögliche Implementierungen sind bistabile Kippschaltungen wie beispielsweise Schmitt-Trigger, die jedoch eine Hysterese bzw. zwei Schwellwerte aufweisen. Auch geeignet ausgebildete Flip-Flop-Schaltungen lassen sich als Gleichrichterschaltung implementieren.
Eine Ausgestaltung der Phasenverzogerungsschaltung 9 zeigt Figur 3. Diese enthält eine Vergleichsschaltung 94, die durch ein Schaltsignal am Eingang 91 aktivierbar ist und einen Vergleich mit der Phase des am Taktsignaleingang 97 anliegenden Signals mit einer Referenzphase durchführt. Die Referenzphase ist dabei frei wählbar. Sie wird von einer Schaltung 95 zur Verfügung gestellt, die mit dem Programmeingang 92 für das Programmsignal verbunden ist und eine Speichereinrichtung 921 aufweist. In der Speichereinrichtung 921 sind verschiedene vorbestimmte Referenzphasen abgelegt . Abhängig von dem Programmsignal am Programmsignaleingang 92 wählt die Schaltung 95 eine Referenzphase aus der Speichereinrichtung 921 aus und sendet diese an die Vergleichseinrichtung 94.
Weiterhin enthält die Phasenverzogerungsschaltung 9 eine Schaltung 93, die mit einem Eingang mit der Vergleichsschal- tung 94 und einem zweiten Eingang mit dem Schalteingang 91 verbunden ist.
Das Schaltsignal am Eingang 91 ist ein digitales Schaltsignal und enthält neben der Aufforderung zum Frequenzwechsel auch noch Informationen, welcher Frequenzwechsel durchgeführt werden soll. Daraus ergibt sich ein definierter Zustand, welche Kapazität in den Resonanzkreis des Oszillators zu schalten ist. Die Schaltung 93 wertet diese Informationen aus und erzeugt daraus ein Schaltsignal. Das Schaltsignal wird am Ein- gang 96 abgegeben, sobald das Vergleichsmittel 94 ihrerseits das Startsignal an die Schaltung 93 abgegeben hat .
In der Ausführungsform der Figur 3 ist die Phasenverzogerungsschaltung eine programmierbare Phasenverzögerungsschal- tung. In der Speichereinrichtung 921 sind mehrere Referenzphasen abgelegt. Durch das Signal am Eingang 95 wird eine dieser Referenzphasen ausgewählt und für den Vergleich verwendet. Dies ist insbesondere dann sinnvoll, wenn die einzustellende Referenzphase im vorhinein nicht bekannt ist, son- dern erst durch eine Versuchsreihe ermittelt werden muß.
Figur 6 zeigt eine andere Ausbildung der erfindungsgemäßen Phasenverzogerungsschaltung. Die Schaltung enthält hier einen Flankendetektor die steigende Flanke des Taktsignals am Takt- signaleingang 97 detektiert. Wird eine steigende Flanke im Taktsignal detektiert, dann erzeugt der Flankendetektor 94a ein Signal an die Verzögerungsschaltung 94b. Diese verzögert das Signal um eine bestimmte Phase, beispielsweise um pi/8. Mit Hilfe der Schaltung 95b lassen sich verschiedene Phasenverzögerungen für die VerzögerungsSchaltung 94b einstellen. Dazu erhält die Schaltung 95b Informationen über die omenta- ne Taktfrequenz von dem Flankendetektor 94a. Diese Ausführungsform ist einfacher als die in Figur 3, da lediglich ein einfacher Flankendetektor und eine Verzögerungsschaltung benötigt wird. Jedoch ist der Flankendetektor letztlich auch eine Vergleichsschaltung, die auf die der Flanke zugeordnete Phase detektiert.
In allen Ausführungen ergibt sich das in Figur 4 gezeigt Bild. Zum Zeitpunkt Tl wird das Schaltsignal zur Frequenzumschaltung an die Phasenverzogerungsschaltung gemäß Figur 1, 3 oder 6 gesendet. Zu diesem Zeitpunkt besitzt das unverzögerte Taktsignal TS1 eine fallende Flanke, eine Frequenzumschaltung würde zu einem starken Phasensprung im Taktsignal führen. Daher wird die Umschaltung so lange verzögert, bis erneut eine steigende Flanke detektiert wurde und zusätzlich die Phase einen bestimmten Betrag erreicht. Dies ist gleichbedeutend mit dem Verstreichen einer bestimmten Zeit. Zum Zeitpunkt T2 wird das Schaltsignal zur Frequenzumschaltung von der Phasenverzogerungsschaltung ausgesandt. Bis zur nächsten fallenden Flanke ist die Sprungantwort bereits wieder ausreichend abge- klungen.
Der Flankendetektor der Phasenverzogerungsschaltung gemäß Figur 6 detektiert die steigende Flanke des Taktsignals TS1 und gibt ein Signal an die Verzögerungsschaltung 94b weiter. Die- se verzögert um den bestimmten Phasenbetrag pi/8, der gleichzeitig auch einer , jedoch frequenzabhängigen Verzögerungszeit entspricht. Im Gegensatz dazu detektiert die Vergleichsschaltung der Figur 1 oder 3 die Phase des Taktsignals TS1. Dabei entspricht beispielsweise die steigende Flanke des Taktsig- nals der Phase 0° und die fallende Flanke der Phase 180°. Zum Zeitpunkt Tl betrug demnach die Phase des Taktsignals TS1 gerade 180°. Die Referenzphase in der Vergleichsschaltung ist jedoch beispielsweise pi/8, also 22,5°. Beim Erreichen dieser Phase mit dem Taktsignal TS1 sendet die Phasenverzogerungsschaltung das Schaltsignal vSchl aus. Beide Phasenverzogerungsschaltung erzeugen somit jeweils ein verzögertes Schalt- signal .
In Figur 2 ist ein Blockschaltbild als Ausführungsbeispiel eines digital abstimmbaren Oszillators gezeigt, bei dem die Schalteinrichtungen 5 und die Kondensatoren 6 in einem digi- tal schaltbaren Kapazitätsfeld 44 enthalten sind. Der in Figur 2 gezeigte Oszillator ist ein symmetrisch aufgebauter LC- Oszillator. Eine Spannungsquelle 45 ist jeweils mit einem Ende einer Induktivität 46 und 47 verbunden. Die beiden andere Enden der Induktivitäten 46 und 47 bilden sowohl den symmet- rischen Schaltausgang des Oszillators 4 als auch einen
Anschluß für das digitale steuerbare Kapazitätsfeld 44. Dieses besitzt außerdem einen Steuereingang 441, der an den nicht gezeigten Schaltausgang der Phasenverzogerungsschaltung 9 angeschlossen ist .
Die geschalteten Kapazitäten innerhalb des Kapazitätsfeldes 44 sowie die Induktivitäten 46 und 47 bestimmen die Resonanzfrequenz des Oszillators und damit auch die Ausgangsfrequenz am Ausgang 41. Weiterhin enthält der Oszillator einen Ent- dämpfungsverstarker, der durch zwei MOS-Transistoren 48 und 49 gebildet ist. Die Source-Anschlüsse der MOS-Transistoren 48 und 49 sind auf das Bezugspotential 50 gelegt. Der Drain- Anschluß des Feldeffekttransistors 48 ist mit dem Kapazitätsfeld 44 und der Induktivität 46 verbunden, der Drain-Anschluß des Feldeffekttransistors 49 ist an die Induktivität 47 angeschlossen. Die Gate-Anschlüsse der MOS-Transistoren 48 und 49 sind in einer Kreuzkopplung jeweils mit dem Drain-Anschluß des anderen Transistors verbunden. Dadurch wird eine negative Impedanz bereitgestellt, die zur Entdämpfung des Oszillators 4 dient. Das Kapazitätsfeld 44 enthält die in Figur 1 dargestellten Kondensatoren sowie die Schalteinrichtung, die in Abhängigkeit von dem Steuersignal am Eingang 441 die einzelnen Kapazitäten unabhängig voneinander zu- bzw. abschaltbar macht. Vorzugsweise ist das Steuersignal ein digitales Signal, daß die einzelnen Schalter für die zu schaltenden Kapazitäten ansteuert . Die verwendeten Kapazitäten werden dabei sowohl durch Kondensatoren, als auch durch Varaktordioden bereitgestellt.
Ein Verfahren für eine Versuchsreihe zur Bestimmung der optimalen Phasenverzögerung ist in Figur 5 zu sehen. Dabei wird im ersten Schritt Sl durch das Programmsignal PES am Eingang 95 eine der gespeicherten Referenzphasen REF ausgewählt und in Schritt S2 der Vergleichsschaltung übermittelt. Dann wird in Schritt S3 eine erste Frequenz Fl am Ausgang des Oszillators eingestellt. In Schritt S4 des Verfahrens wird eine zweite Frequenz am Ausgang des Oszillators eingestellt, indem ein Schaltsignal AS am Eingang 94 der Phasenverzögerungs- Schaltung 9 angelegt wird. Die Vergleichsschaltung vergleicht daraufhin die Phase des Taktsignals mit der zuvor eingestellten Referenzphase und gibt erst dann das Schaltsignal aus, wenn die beiden Phasen gleich sind.
In Schritt S5 des Verfahrens wird beobachtet, ob am Ausgang 1 der Oszillatorregelschaltung ein Phasensprung nach einem Frequenzwechsel auftritt. Ist dies der Fall, so war die eingestellte Referenzphase nicht optimal ausgewählt und die resultierende Phasenverzögerung nicht ausreichend. Es wird dann eine zweite Referenzphase mit einem anderen Programmsignal
PRS2 ausgewählt und die weiteren Schritte Sl bis S5 wiederholt. Insgesamt wird das Verfahren mit verschiedenen Referenzphasen so oft wiederholt, bis der Phasensprung ein Minimum aufweist oder komplett verschwindet. Die so ermittelte optimale Referenzphase wird in Schritt S6 als optimale Phase gekennzeichnet und bei folgenden und insbesondere beim Betrieb verwendet. Es lassen sich verschiedenen Abwandlungen des Verfahrens finden. Insbesondere kann ein Frequenzwechsel mit einer eingestellten Referenzphase mehrfach durchgeführt werden, um sicher zu sein, daß die optimale Referenzphase gefunden wurde .
Bei diesem Verfahren enthält die Speichereinrichtung eine Zahl voreingestellter Referenzphasen. In einer leicht anderen Ausgestaltung umfasst das Vergleichsmittel direkt mehrere einstellbare Referenzphasen, die sich durch das Programmsig- nal PRS direkt ansteuern lassen. Auf eine Speichereinrichtung wird verzichtet.
Natürlich läßt sich auch abhängig von dem durchzuführenden Frequenzwechsel eine Referenzphase definieren. Bei Frequenz- wechseln mit großem Unterschied zwischen beiden Frequenzen ist es sinnvoll, diesen in mehrere kleinere zu unterteilen. Dadurch wird die Größe der Sprungantwort reduziert . Für die Ermittlung der optimalen Referenzphase muß das Taktsignal auf einen möglichen Phasensprung oder zusätzliche Taktwechsel un- tersucht werden. Dies kann mit einem Meßinstrument wie einem
Oszilloskop manuell erfolgen, beispielsweise in der Produktion. Es läßt sich jedoch auch eine Schaltung vorsehen, die eine optimale Phasenverzögerung automatisch ermittelt. Das kann insbesondere dann sinnvoll sein, wenn durch Änderungen äuße- rer Betriebsparameter wie Temperatur, Betriebsdauer eine Änderung der Referenzphase notwendig machen.
In einer anderen Ausführung des Verfahrens werden durch das Programmsignal verschiedenste Referenzphasen ausgewählt. Die optimalen Referenzphasen werden dann in der Speichereinrichtung abgelegt und durch ein zweites Programmsignal am Programmeingang ausgewählt. Dieses Verfahren unterscheidet sich von dem vorherigen durch eine höhere Flexibilität, da nicht bereits in der Speichereinrichtung definierte Phasen verwen- det werden. Das Vergleichsmittel ist in dieser Ausführung so ausgestaltet, daß es verschiedene Referenzphasen für den Ver- gleich und insbesondere wertkontinuirliche Referenzphasen verwenden kann.
Eine alternativen Ausgestaltung des Verfahrens zeigt Figur 7. Darin wird in Schritt Sll eine feste Phasenverzδgerung über das Signal PRS ausgewählt und der Verzögerungsschaltung übermittelt. Im zweiten Schritt wird das Signal für einen Frequenzwechsel des Oszillators gegeben. In Schritt S33 detektiert der Flankendetektor eine steigende oder alternativ eine fallende Signalflanke und gibt dann bei einem solchen Ereignis ein Signal AS1 an die Verzögerungsschaltung ab. Die Verzögerungsschaltung verzögert in Schritt S44 um den eingestellten Phasenbetrag das Schaltsignal. Dann gibt sie das Schaltsignal vSchl am Ausgang ab und der Oszillator schaltet die Frequenz um. Auch hier kann durch eine zusätzliche Beobachtung des Taktsignals während des Frequenzwechsels und Auswahl anderer Phasenverzögerungen in der VerzögerungsSchaltung eine optimale Phasenverzögerung gefunden werden, bei der ein Phasensprung minimiert ist .
Die erfindungsgemäße Oszillatorregelschaltung läßt sich nicht nur für Sender bzw. Empfangseinrichtungen für den Mobilfunk verwenden, sondern immer dann, wenn Taktsignale erzeugt werden müssen, die sehr empfindlich gegenüber Phasenänderungen sind.
Bezugszeichenliste
1 Ausgang der Oszillatorregelschaltung 2 Schalteingang der Oszillatorregelschaltung
3 Programmsignaleingang der Oszillatorregelschaltung
4 digital abstimmbarer Oszillator
5 Schalteinrichtung
6 Kondensatoren
7 Bezugspotential
8 Gleichrichterschaltung
9 Phasenverzogerungsschaltung
41 Ausgang
42 43: Eingang
44 digital schaltbares Kapazitätsfeld
45 Spannungsquelle
46 47: Induktivitäten
48. 49: MOS-Transistoren
50: Bezugspotential
441: digitaler Schalteingang
91: Schalteingang
92: Programmsignaleingang
93, 95: Schaltung
94: Vergleichsschaltung
921: Speichereinrichtung
96: digitaler Schaltausgang
97: Taktsignaleingang t: Zeit
Tl, T2: Zeitpunkte
Δt: Zeitdifferenz
TS1, TS2: Taktsignale
Schi: Schaltsignal
VSchl : verzögertes Schaltsignal

Claims

Patentansprüche :
1. Oszillatorschaltung mit einer Regelung für einen Frequenzwechsel, insbesondere für den Mobilfunk, umfassend: - einen wertdiskret abstimmbaren Oszillator (4) mit einem Ausgang (41) zur Bereitstellung eines Oszillatorsignals und mit zumindest einem über eine Schalteinrichtung (5) zuschalt- baren Abstimmglied (6) zur Abstimmung einer Frequenz des Oszillatorsignals ; - eine mit dem Ausgang (41) des Oszillators (4) verbundene
Schwellwertschaltung (8) mit einem Ausgang zur Bereitstellung eines aus dem Oszillatorsignal gebildeten Taktsignals , welches eine Phase aufweist; gekennzeichnet durch - eine Phasenverzogerungsschaltung (9) mit einem ersten
Schalteingang (91) , mit einem Signaleingang (97) , der mit dem Ausgang der Schwellwertschaltung (8) gekoppelt ist, mit einem Schaltausgang (96) , der mit der Schalteinrichtung (5) des Oszillators (4) gekoppelt ist, und mit einer Vergleichs schal- tung (94), die für einen Vergleich der Phase des am Signal- eingang (97) anliegenden Taktsignals mit einer Referenzphase ausgeführt ist,
- wobei die Phasenverzogerungsschaltung (9) zur Abgabe eines Schaltsignals am Schaltausgang (96) veranlasst durch Anliegen eines Aktivierungssignals am ersten Schalteingang (91) und anschließendem Erreichen einer vorgegebenen Phase des Taktsignals ausgebildet ist.
2. Oszillatorschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Phasenverzogerungsschaltung (9) eine Flankendetektor- schaltung (94a) zur Detektion einer Flanke des am Signaleingang (97) anliegenden Taktsignals umfasst und wobei die Phasenverzogerungsschaltung (9) zur Abgabe des Schaltsignals nach einer Detektion der Flanke und einer anschließenden Phasenverzögerung ausgebildet ist.
3. Oszillatorschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Vergleichsschaltung (94) der Phasenverzogerungsschaltung (9) zur Abgabe des Schaltsignals am Schaltausgang (96) der Phasenverzogerungsschaltung (9) bei Übereinstimmung der Phase des am Signaleingang (97) anliegenden Taktsignals mit der Referenzphase ausgebildet ist.
4. Oszillatorschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Phasenverzogerungsschaltung (9) in einem ersten Betriebs- zustand zur Abgabe des verzögerten Schaltsignals ausgebildet ist und ein zweiter Betriebszustand der Phasenverzogerungsschaltung (9) einen Wartezustand bildet, wobei die Phasenver- zögerungsschaltung (9) durch das Aktivierungssignal vom zweiten Betriebszustand in den ersten Betriebszustand schaltbar ist .
5. Oszillatorschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Phasenverzogerungsschaltung (9) einen zweiten Schalteingang (92) zur Zuführung eines Programmsignals aufweist, der mit einem Mittel (95, 95b) zur Einstellung der Referenzphase oder der Phasenverzögerung der Schaltung (94, 94b) gekoppelt ist.
6. Oszillatorschaltung nach Anspruch 5, dadurch gekennzeichnet, daß das Mittel (95) zur Einstellung eine programmierbare Spei- chereinrichtung (921) umfasst, in der zumindest zwei vorgegebene Referenzphasen oder zumindest zwei vorgegebene Phasenverzögerungen ablegbar sind, wobei das Mittel (95) für eine Auswahl einer der zumindest zwei Referenzphasen oder Phasenverzögerungen abhängig von dem Programmsignal ausgebildet ist.
7. Oszillatorschaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Phasenverzogerungsschaltung (9) zur Abgabe eines von dem Aktivierungssignal am ersten Schalteingang (91) abhängigen Schaltsignals am Schaltausgang (96) ausgebildet ist.
8. Oszillatorschaltung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß das zumindest eine zuschaltbare Abstimmglied (6) des Oszillators (4) als ein Ladungsspeicher ausgebildet ist.
9. Oszillatorschaltung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß das zumindest eine zuschaltbare Abstimmglied (6) des Oszillators (4) als eine Varaktordiode ausgebildet ist.
10. Verfahren zur Durchführung eines Frequenzwechsels in einer einen wertdiskret abstimmbaren Oszillator (4) umfassenden Oszillatorschaltung, bei dem (a) ein Aktivierungssignal zur Frequenzumschaltung des Oszil- lators (4) einem Schalteingang (2) der Oszillatorschaltung zugeführt wird; (b) eine Phase eines aus dem Oszillatorsignal abgeleiteten Taktsignals mit einer Referenzphase verglichen wird; (c) bei Übereinstimmung der beiden Phasen ein Schaltsignal für die Frequenzumschaltung des wertdiskret abstimmbaren Oszillators erzeugt wird; (d) die Frequenz des Oszillatorssignals durrch das Schaltsignal umgeschaltet wird.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß in Schritt (c) eine steigende oder eine fallende Flanke detektiert wird und bei einer Detektion die Erzeugung des Schaltsignals um eine bestimmte Phasenverzögerung verzögert wird.
12. Verfahren nach einem der Ansprüche 10 bis 11, dadurch gekennzeichnet, daß durch das Aktivierungssignal am Schalteingang (2) der Oszillatorschaltung ein durch eine Schalteinrichtung (5) des Oszillators (4) zu schaltendes Abstimmglied (6) ausgewählt wird.
13. Verfahren nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, daß durch ein Programmsignal die für den Vergleich zu verwendende Referenzphase aus einer Menge vorgegebener Referenzphasen ausgewählt wird.
EP04786892A 2003-09-30 2004-09-30 Oszillatorschaltung, insbesondere für den mobilfunk Withdrawn EP1714389A2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10345497A DE10345497B4 (de) 2003-09-30 2003-09-30 Oszillatorschaltung, insbesondere für den Mobilfunk
PCT/DE2004/002180 WO2005034354A2 (de) 2003-09-30 2004-09-30 Oszillatorschaltung, insbesondere für den mobilfunk

Publications (1)

Publication Number Publication Date
EP1714389A2 true EP1714389A2 (de) 2006-10-25

Family

ID=34399104

Family Applications (1)

Application Number Title Priority Date Filing Date
EP04786892A Withdrawn EP1714389A2 (de) 2003-09-30 2004-09-30 Oszillatorschaltung, insbesondere für den mobilfunk

Country Status (5)

Country Link
US (1) US7777578B2 (de)
EP (1) EP1714389A2 (de)
CN (1) CN101073202A (de)
DE (1) DE10345497B4 (de)
WO (1) WO2005034354A2 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7502587B2 (en) 2004-05-28 2009-03-10 Echostar Technologies Corporation Method and device for band translation
US8132214B2 (en) 2008-04-03 2012-03-06 Echostar Technologies L.L.C. Low noise block converter feedhorn
US7810000B2 (en) * 2006-11-14 2010-10-05 International Business Machines Corporation Circuit timing monitor having a selectable-path ring oscillator
US8385474B2 (en) * 2007-09-21 2013-02-26 Qualcomm Incorporated Signal generator with adjustable frequency
US8446976B2 (en) 2007-09-21 2013-05-21 Qualcomm Incorporated Signal generator with adjustable phase
US7965805B2 (en) 2007-09-21 2011-06-21 Qualcomm Incorporated Signal generator with signal tracking
CN101803193B (zh) * 2007-09-21 2016-04-13 高通股份有限公司 具有可调相位的信号发生器
EP3190704B1 (de) * 2016-01-06 2018-08-01 Nxp B.V. Digitale phasenregelkreise
US10564274B2 (en) * 2017-09-05 2020-02-18 Analog Devices, Inc. Phase or delay control in multi-channel RF applications

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19546928A1 (de) * 1995-12-15 1997-06-19 Diehl Ident Gmbh Einrichtung zur hochfrequenten Übermittlung einer Information
US5742208A (en) * 1996-09-06 1998-04-21 Tektronix, Inc. Signal generator for generating a jitter/wander output
US7242912B2 (en) * 1998-05-29 2007-07-10 Silicon Laboratories Inc. Partitioning of radio-frequency apparatus
US6259328B1 (en) * 1999-12-17 2001-07-10 Network Equipment Technologies, Inc. Method and system for managing reference signals for network clock synchronization
EP1143606B1 (de) * 2000-03-31 2003-11-19 Texas Instruments Incorporated Numerisch gesteuerter variabeler Oszillator
US6606004B2 (en) * 2000-04-20 2003-08-12 Texas Instruments Incorporated System and method for time dithering a digitally-controlled oscillator tuning input
US6326851B1 (en) * 2000-06-26 2001-12-04 Texas Instruments Incorporated Digital phase-domain PLL frequency synthesizer
US6429693B1 (en) * 2000-06-30 2002-08-06 Texas Instruments Incorporated Digital fractional phase detector
US7006589B2 (en) * 2001-04-25 2006-02-28 Texas Instruments Incorporated Frequency synthesizer with phase restart

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2005034354A3 *

Also Published As

Publication number Publication date
DE10345497B4 (de) 2006-12-21
US20060226918A1 (en) 2006-10-12
US7777578B2 (en) 2010-08-17
WO2005034354A3 (de) 2006-09-21
DE10345497A1 (de) 2005-05-04
CN101073202A (zh) 2007-11-14
WO2005034354A2 (de) 2005-04-14

Similar Documents

Publication Publication Date Title
DE69020452T2 (de) Frequenzsynthesierer.
DE19621076C2 (de) Vorrichtung und Verfahren zum kontaktlosen Übertragen von Energie oder Daten
DE69929339T2 (de) Verfahren zum einstellen der bandbreite eines phasenregelkreises
DE69415378T2 (de) Digitaler Phasenregelkreis
EP1652315A1 (de) Kommunikationsvorrichtung zum aufbau einer datenverbindung zwischen intelligenten ger ten
DE19614455A1 (de) Verfahren zum Betrieb eines Systems aus einer Basisstation und einem damit kontaktlos gekoppelten Transponders sowie dafür geeignetes System
DE102014104758B4 (de) Phasenregelkreis und Verfahren zum Betreiben eines Phasenregelkreises
DE2744432A1 (de) Phasen- oder frequenzsteuerkreis im rueckkopplungskreis des oszillators eines fernseh-kanalwaehlers o.dgl.
DE602005001077T2 (de) Phasenregelschleife für Frequenzsynthetiser
WO2015052033A1 (de) Treiberschaltung für eine induktivität, verfahren zum betreiben einer induktivität und aktive sendeeinrichtung mit einer treiberschaltung
EP1714389A2 (de) Oszillatorschaltung, insbesondere für den mobilfunk
DE102014208880B4 (de) Treiberschaltung für eine Induktivität und aktive Sendeeinrichtung mit einer Treiberschaltung
DE2828519A1 (de) Frequenzanzeigeschaltung
DE102011001068A1 (de) Oszillator mit steuerbarer Frequenz
WO2016141965A1 (de) Oszillator und induktiver näherungsschalter
DE102004059987B4 (de) Spannungsgesteuerte Oszillatorschaltung mit analoger und digitaler Ansteuerung und phasenverriegelte Regelschleife mit einer solchen Oszillatorschaltung
DE69817897T2 (de) Phasenregelkreis
DE69324446T2 (de) Abstimmbarer Resonanzkreis für spannungsgesteuerten Oszillator
DE2641501C3 (de) Abstimmbarer Oszillator hoher Frequenzgenauigkeit und Konstanz
DE2910892A1 (de) Schaltungsanordnung zum umwandeln analoger in digitale informationen
EP0868020A1 (de) Ton-FM-Demodulator für TV-Signale und Verfahren zur Tonträgererkennung
DE2856397A1 (de) Schaltungsanordnung zur erzielung eines gleichlaufs zwischen der oszillatorfrequenz und der resonanzfrequenz des eingangskreises eines ueberlagerungsempfaengers
WO1995006359A1 (de) Pll-system
DE102004006996A1 (de) Digitaler Phasenregelkreis mit schnellem Einschwingverhalten
DE60212215T2 (de) Vorrichtung mit einer Phasenregelschleife

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20060303

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL HR LT LV MK

DAX Request for extension of the european patent (deleted)
RBV Designated contracting states (corrected)

Designated state(s): DE FR GB

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20080503