EP1470578A1 - Halbleiterbaustein mit einer isolationsschicht und verfahren zur herstellung eines halbleiterbausteins mit isolationsschicht - Google Patents

Halbleiterbaustein mit einer isolationsschicht und verfahren zur herstellung eines halbleiterbausteins mit isolationsschicht

Info

Publication number
EP1470578A1
EP1470578A1 EP20030734672 EP03734672A EP1470578A1 EP 1470578 A1 EP1470578 A1 EP 1470578A1 EP 20030734672 EP20030734672 EP 20030734672 EP 03734672 A EP03734672 A EP 03734672A EP 1470578 A1 EP1470578 A1 EP 1470578A1
Authority
EP
European Patent Office
Prior art keywords
insulation layer
insulating layer
band gap
layer
compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP20030734672
Other languages
English (en)
French (fr)
Inventor
Gerhard Beitel
Albert Birner
Thomas Hecht
Joern Luetzen
Annette Saenger
Harald Seidl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1470578A1 publication Critical patent/EP1470578A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01342—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid by deposition, e.g. evaporation, ALD or laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6342—Liquid deposition, e.g. spin-coating, sol-gel techniques or spray coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal

Definitions

  • the invention relates to a semiconductor module with an insulation layer according to the preamble of claim 1 and a method for producing a semiconductor module with an insulation layer according to the preamble of claim 11.
  • a memory module has a multiplicity of memory cells which, in a simple embodiment, are formed from a transistor and a capacitor.
  • the storage capacitor has, for example, a storage electrode, an insulating intermediate layer and a counter electrode.
  • transistors which have an insulated gate electrode are used in the construction of electronic circuits.
  • the increasing integration density requires a reduction in the geometries of the memory cell and the transistor. However, this leads to a smaller capacitor area, which corresponds to a smaller capacitor capacitance. For a functional memory cell, however, it is necessary to maintain a minimum capacity.
  • a minimum capacitance can be maintained by making the insulating intermediate layer thinner, increasing the surface charge density of the capacitor area through alternative dielectrics, or increasing the capacitor area through suitable measures, for example HSG (Hemispheric Silicon Grains).
  • HSG Hydrophilpheric Silicon Grains
  • Materials with a higher dielectric constant than silicon oxide are currently being used as alternative dielectrics eg aluminum oxide, zirconium oxide or hafnium oxide is used.
  • the reduction in geometry leads to a thinner gate oxide layer, which increases the risk of electrical flashovers and leakage currents.
  • the object of the invention is to provide a semiconductor module with improved electrical properties and a method for producing a semiconductor module.
  • a semiconductor module in particular a semiconductor module consisting essentially of silicon, has an insulation layer which is constructed from a dielectric material whose band gap is larger than that of SiO 2.
  • the insulation layer is preferably used as a gate insulation layer or as an insulation layer of a capacitor. Because of the large band gap, the material according to the invention is suitable for forming insulation layers which have a relatively small leakage current and are robust against voltage flashover. As a result, insulation layers, for example in the case of a memory cell or in the case of a field effect transistor, can be made thinner than when SiO x or SiN x or combinations thereof are used, and the surface charge density can thus be increased.
  • insulator layers can be made thinner with the same leakage current.
  • Alkali halides or other metal-halogen compounds are preferably suitable for forming the insulation layer according to the invention.
  • Metal fluorine compounds are particularly suitable. Lithium fluoride, calcium fluoride, barium fluoride, magnesium fluoride or sodium fluoride is preferably used as the material.
  • the metal-fluorine compounds mentioned can be applied and structured in the appropriate dimensions using epitaxial processes. The metal-fluorine compounds are thus suitable for building up an insulation layer, which are used in particular in the production of a semiconductor module which is built up in silicon technology.
  • Figure 1 is a schematic representation of a memory cell and Figure 2 is a MOS transistor, and Figure 3 is a table with preferred materials.
  • the invention is explained below using the example of a memory cell of a dynamic memory chip and the example of a MOS transistor.
  • the invention is not limited to these circuits, but can be used with any type of circuit which is preferably made of a silicon material and which requires a robust insulation layer.
  • the insulation layer according to the invention can be used with any type of capacitor.
  • Figure 1 shows a schematic representation of the structure of a memory cell of a dynamic memory chip.
  • the dynamic memory module has a multiplicity of memory cells which can be individually addressed via word lines and bit lines and selection transistors.
  • the information that is stored in the memory module is stored in the memory cell in the form of an electrical charge.
  • the memory cell is constructed in the form of a trench capacitor.
  • the trench capacitor stores an electrical charge that corresponds to a value of information 0 or 1.
  • another type of capacitor such as a stacked capacitor, can also be used.
  • FIG. 1 shows a silicon substrate 1, into which a trench 2 is introduced, which is surrounded by a first doping layer 3.
  • An insulation layer 4 is formed in the trench 2 adjacent to the first doping layer 3.
  • the insulation layer 4 surrounds a line layer 5 with which a large part of the trench 2 is filled.
  • the first doping layer 3 and the line layer 5 represent two capacitor surfaces.
  • the insulation layer 4 represents a dielectric layer arranged between the capacitor surfaces.
  • the silicon substrate 1 is positively doped in the exemplary embodiment shown.
  • the first doping layer 3 is highly negatively doped and the line layer 5 is constructed from a negatively doped polysilicon material.
  • the first doping layer 3 is connected to a bit line via a selection transistor which can be driven via a word line.
  • the charge stored in the memory cell is transferred to the bit line via a corresponding control of the selection transistor.
  • the charge is amplified from the bit line via an output amplifier and output to an output of the memory chip via output drivers.
  • the dielectric insulation layer 4 is preferably made of a material whose band gap is larger than that of Si0 2 (9.9 eV).
  • the material used preferably has a dielectric constant which is also greater than that of SiO or SiN or mixtures of the materials.
  • Preferably 4.8 materials are used to build up the insulation layer, which have an alkali halide compound.
  • Metal-fluoride compounds are particularly suitable for building up the insulation layer. Due to the physical properties, lithium fluoride (LiF), calcium fluoride (CaF), barium fluoride (BaF), magnesium fluoride (MgF) and sodium fluoride (NaF) are suitable for the production of the insulation layer 4, 8.
  • Deposition processes such as Chemical are preferred Vapor deposition or ALD (atomic layer deposition) processes are used.
  • ALD atomic layer deposition
  • Corresponding processes and the deposition of the fluorine compounds mentioned are known to the person skilled in the art and are described, for example, in chapter 7.1 ff. In “CVD of non-metals”, William S. Reeves, New York, VCH 1996, ISBN 3-527-29295-0.
  • FIG. 2 shows a cross section through an integrated circuit of a semiconductor module which has a silicon substrate 1, into which a third and a fourth doping layer 6, 7 are introduced.
  • a gate oxide layer 8 is applied on the silicon substrate 1 between the third and fourth doping layers 6, 7.
  • a conductive contact layer 9 is formed on the gate oxide layer 8.
  • the silicon substrate 1 is positively doped.
  • the third and fourth doping layers 6, 7 represent negatively doped silicon regions.
  • the gate oxide layer 8 is designed in the form of an insulation layer, which can be constructed from the same materials as the insulation layer 4 of the memory cell in FIG made of a highly doped polysilicon material, metal or silicon / metal combinations.
  • the doping can also be inverse (p- or n-transistor).
  • the semiconductor structure shown in FIG. 2 shows a MOS transistor which has the third and fourth doping layers 6, 7 as connections and the contact layer 9 as a gate connection. Because of the preferred materials described above, the gate oxide layer 8 can be made very thin without large leakage currents or electrical damage to the gate oxide layer 8 occurring. The doping can also be inverse doping. With increasing size reduction, thinner layers are also possible.
  • the insulator layer can be made thinner than when using SiO 2 with the same leakage current or less leakage current with the same thickness.
  • FIG. 3 shows a table with characteristic parameters of a selection of materials which are suitable for the construction of the insulation layer according to the invention.
  • Lithium fluoride has a band gap of approximately 14 electron volts and a dielectric constant of 9.
  • Calcium fluoride has a band gap of approximately 13 electron volts and a dielectric constant of 6.8.
  • Barium fluoride has a band gap of approximately 11 electron volts and a dielectric constant of 7.3.
  • Magnesium fluoride has a band gap of approximately 14 electron volts and a dielectric constant in the range of 5.
  • Sodium fluoride has a band gap of approximately 12 electron volts and a dielectric constant of 6.
  • mixtures or combinations of the materials according to the invention can also be used to build up an insulator layer. Combinations with other materials, e.g. Alumina, used to form the insulation layer.
  • the insulation layer is brewed in the form of several layers.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Es wird ein Halbleiterbaustein beschrieben, der im wesentlichen aus einem Siliziummaterial aufgebaut ist und eine Isolationsschicht beispielsweise in Form einer Gate-Isolationsschicht für einen MOS-Transistor oder in Form einer Isolationsschicht einer Speicherzelle für einen dynamischen Speicherbaustein aufweist. Die Isolationsschicht besteht vorzugsweise aus einem dielektrischen Material, dessen Bandlücke grösser als die Bandlücke von SiO2 ist. Zum Aufbau der Isolationsschicht werden Materialien verwendet, die eine Metall-Fluorverbindung wie z.B. Lithiumfluorid aufweisen. Durch das beschriebene Material werden besonders dünne Isolationsschichten bereit gestellt.

Description

Beschreibung
Halbleiterbaustein mit einer Isolationsschicht und Verfahren zur Herstellung eines Halbleiterbausteins mit Isolations- schicht
Die Erfindung betrifft einen Halbleiterbaustein mit einer I- solationsschicht gemäß dem Oberbegriff des Patentanspruchs 1 und ein Verfahren zur Herstellung eines Halbleiterbausteins mit einer Isolationsschicht gemäß dem Oberbegriff des Patentanspruchs 11.
Halbleiterbausteine werden zur Herstellung von elektronischen integrierten Schaltungen eingesetzt. Dabei werden Grundele- mente wie z.B. Kondensatoren und Transistoren verwendet. Besonders kritisch sind dabei Isolatorschichten, die bestimmte Eigenschaften in Bezug auf Kapazität und Leckstrom aufweisen müssen. Ein Speicherbaustein weist eine Vielzahl von Speicherzellen auf, die in einer einfachen Ausführungsform aus einem Transistor und einem Kondensator ausgebildet sind. Der Speicherkondensator weist beispielsweise eine Speicherelektrode, eine isolierende Zwischenschicht und eine Gegenelektrode auf. Weiterhin werden bei dem Aufbau von elektronischen Schaltungen Transistoren verwendet, die eine isolierte Gate- Elektrode aufweisen. Die zunehmende Integrationsdichte erfordert eine Verkleinerung der Geometrien der Speicherzelle und des Transistors. Dies führt jedoch zu einer kleineren Kondensatorfläche, die einer kleineren Kondensatorkapazität entspricht. Für eine funktionsfähige Speicherzelle ist es jedoch erforderlich, eine Mindestkapazität einzuhalten. Eine Mindestkapazität kann dadurch eingehalten werden, dass die isolierende Zwischenschicht dünner ausgeführt wird, die Flächenladungsdichte der Kondensatorfläche durch alternative Dielektrika erhöht wird oder die Kondensatorfläche durch geeig- nete Maßnahmen z.B. HSG (Hemispheric Silicon Grains) erhöht wird. Als alternative Dielektrika werden momentan Materialien mit höherer Dielektrizitätskonstante als Siliziumoxid wie z.B. Aluminiumoxid, Zirkoniumoxid oder Hafniumoxid verwendet. Beim Transistor führt die Verkleinerung der Geometrien zu einer dünneren Gateoxidschicht, wodurch die Gefahr von elektrischen Spannungsüberschlagen und Leckströmen erhöht wird.
Die Aufgabe der Erfindung besteht darin, einen Halbleiterbaustein mit verbesserten elektrischen Eigenschaften und ein Verfahren zur Herstellung eines Halbleiterbausteins bereit zu stellen.
Die Aufgabe der Erfindung wird durch die Merkmale des Anspruchs 1 und durch die Merkmale des Anspruchs 11 gelöst.
Weitere vorteilhafte Ausführungsformen der Erfindung sind in den abhängigen Ansprüchen angegeben.
Ein Vorteil der Erfindung besteht darin, dass ein Halbleiterbaustein, insbesondere ein im wesentlichen aus Silizium bestehender Halbleiterbaustein eine Isolationsschicht aufweist, die aus einem dielektrischen Material aufgebaut ist, dessen Bandlücke größer als die von Si0 ist. Die Isolationsschicht wird vorzugsweise als Gate-Isolationsschicht oder als Isolationsschicht eines Kondensators eingesetzt. Aufgrund der großen Bandlücke eignet sich das erfindungsgemäße Material zur Ausbildung von Isolationsschichten, die einen relativ kleinen Leckstrom aufweisen und robust gegen Spannungsüberschlage sind. Dadurch können Isolationsschichten, beispielsweise bei einer Speicherzelle oder bei einem Feldeffekttransistor dünner ausgeführt werden als bei der Verwendung von SiOx oder SiNx oder Kombinationen davon, und so die Flächenladungsdichte erhöht werden.
Im Gegensatz zu Materialien mit größeren Dielektrizitätskonstanten können mit den erfindungsgemäßen Materialien, die eine größere Bandlücke für positive und negative Ladungsträger aufweisen, Isolatorschichten bei gleichem Leckstrom dünner ausgeführt werden. Vorzugsweise eignen sich Alkalihalogenide oder andere Metall- Halogen-Verbindungen zur Ausbildung der erfindungsgemäßen I- solationsschicht .
Insbesondere eignen sich Metall-Fluorverbindungen. Vorzugsweise wird als Material Lithiumfluorid, Kalziu fluorid, Bari- umfluorid, Magnesiumfluorid oder Natriumfluorid verwendet. Die genannten Metall-Fluorverbindungen können über epitaktische Verfahren in den entsprechenden Dimensionen aufgebracht und strukturiert werden. Somit eignen sich die Metall- Fluorverbindungen zum Aufbau einer Isolationsschicht, die insbesondere bei der Herstellung eines Halbleiterbausteins verwendet werden, der in Siliziumtechnologie aufgebaut wird.
Die Erfindung wird im folgenden anhand der Figuren näher erläutert . Es zeigen
Figur 1 eine schematische Darstellung einer Speicherzelle und Figur 2 einen MOS-Transistor, und Figur 3 eine Tabelle mit bevorzugten Materialien.
Die Erfindung wird im folgenden am Beispiel einer Speicherzelle eines dynamischen Speicherbausteins und am Beispiel eines MOS-Transistors erläutert. Die Erfindung ist jedoch nicht auf diese Schaltungen beschränkt, sondern kann bei jeder Art von Schaltung eingesetzt werden, die vorzugsweise aus einem Siliziummaterial aufgebaut ist und bei der eine robuste Isolationsschicht benötigt wird. Die erfindungsgemäße Isolationsschicht ist bei jeder Art von Kondensator einsetzbar.
Figur 1 zeigt in einer schematischen Darstellung den Aufbau einer Speicherzelle eines dynamischen Speicherbausteins . Der dynamische Speicherbaustein weist eine Vielzahl von Speicherzellen auf, die über Wortleitungen und Bitleitungen und Aus- wahltransistoren einzeln adressierbar sind. Die Information, die im Speicherbaustein abgelegt ist, wird in Form einer e- lektrischen Ladung in der Speicherzelle gespeichert. Die Speicherzelle ist in Form eines Grabenkondensators aufgebaut. Der Grabenkondensator speichert eine elektrische Ladung, die einem Wert der Information 0 oder 1 entspricht. Anstelle eines Grabenkondensators kann auch eine andere Art von Kon- densator wie z.B. ein Stacked-Kondensator verwendet werden.
Figur 1 zeigt ein Siliziumsubstrat 1, in das ein Graben 2 eingebracht ist, der mit einer ersten Dotierschicht 3 umgeben. Im Graben 2 ist angrenzend an die erste Dotierschicht 3 eine Isolationsschicht 4 ausgebildet. Die Isolationsschicht 4 umgibt eine Leitungsschicht 5, mit der ein Großteil des Grabens 2 ausgefüllt ist. Die erste Dotierschicht 3 und die Leitungsschicht 5 stellen zwei Kondensatorflächen dar. Die Isolationsschicht 4 stellt eine zwischen den Kondensatorflächen angeordnete dielektrische Schicht dar. Das Siliziumsubstrat 1 ist in dem dargestellten Ausführungsbeispiel positiv dotiert. Die erste Dotierschicht 3 ist hoch negativ dotiert und die Leitungsschicht 5 ist aus einem negativ dotierten Polysilizi- ummaterial aufgebaut. Die erste Dotierschicht 3 steht über einen Auswahltransistor, der über eine Wortleitung ansteuerbar ist, mit einer Bitleitung in Verbindung. Über eine entsprechende Ansteuerung des Auswahltransistors wird die in der Speicherzelle abgespeicherte Ladung zur Bitleitung übertragen. Von der Bitleitung wird die Ladung über einen Ausgangs- Verstärker verstärkt und über Ausgangstreiber an einen Ausgang des Speicherbausteins ausgegeben.
Die dielektrische Isolationsschicht 4 besteht vorzugsweise aus einem Material, dessen Bandlücke größer als die von Si02 (9,9 eV) ist. Vorzugsweise weist das verwendete Material eine dielektrische Konstante auf, die ebenfalls größer als die von Si0 oder SiN oder Mischungen der Materialien ist. Vorzugsweise werden zum Aufbau der Isolationsschicht 4,8 Materialien verwendet, die eine Alkalihalogenid-Verbindung aufweisen. Insbesondere eignen sich Metall-Fluorid-Verbindungen zum Aufbau der Isolationsschicht. Aufgrund der physikalischen Eigenschaften eignen sich Li- thiumfluorid (LiF) , Kalziumfluorid (CaF) , Bariumfluorid (BaF) , Magnesiumfluorid (MgF) und Natriumfluorid (NaF) zur Herstellung der Isolationsschicht 4, 8. Als bevorzugtes Her- stellungsverfahren werden Abscheideverfahren wie z.B. Chemical Vapor Deposition Verfahren oder ALD-Verfahren (Atomic Layer Deposition) eingesetzt. Entsprechende Verfahren und das Abscheiden der genannten Fluorverbindungen ist dem Fachmann bekannt und beispielsweise in „CVD of non-metals", William S. Reeves, New York, VCH 1996, ISBN 3-527-29295-0" in Kapitel 7.1 ff. beschrieben.
Figur 2 zeigt einen Querschnitt durch eine integrierte Schaltung eines Halbleiterbausteins, der ein Siliziumsubstrat 1 aufweist, in das eine dritte und eine vierte Dotierschicht 6, 7 eingebracht sind. Zwischen der dritten und der vierten Dotierschicht 6, 7 ist eine Gate-Oxidschicht 8 auf dem Siliziumsubstrat 1 aufgebracht. Auf der Gate-Oxidschicht 8 ist eine leitende Kontaktschicht 9 ausgebildet. Das Silizium- Substrat 1 ist positiv dotiert. Die dritte und die vierte Dotierschicht 6, 7 stellen negativ dotierte Siliziumbereiche dar. Die Gate-Oxidschicht 8 ist in Form einer Isolationsschicht ausgebildet, die aus den gleichen Materialien aufgebaut sein kann, wie die Isolationsschicht 4 der Speicherzelle der Figur 1. Die Kontaktschicht 9 besteht aus einem hoch dotierten Polysiliziummaterial, aus Metall oder Silizium /Metall Kombinationen. Die Dotierungen können auch invers ausgebildet sein (p- bzw. n-Transistor) .
Die in Figur 2 dargestellte Halbleiterstruktur zeigt einen MOS-Transistor, der als Anschlüsse die dritte und die vierte Dotierschicht 6, 7 und als Gate-Anschluss die Kontaktschicht 9 aufweist . Aufgrund der oben beschriebenen bevorzugten Materialien kann die Gate-Oxidschicht 8 sehr dünn ausgebildet werden, ohne dass große Kriechströme oder eine elektrische Beschädigung der Gate-Oxidschicht 8 auftreten. Die Dotierungen können auch inverse Dotierungen sein. Bei zunehmender Verkleinerung sind auch dünnere Schichten möglich.
Aufgrund der erfindungsgemäßen Materialien kann die Isolator- schicht bei gleichem Leckstrom, bzw. geringerem Leckstrom bei gleicher Dicke, dünner als bei der Verwendung von Si02 ausgeführt werden.
Figur 3 zeigt eine Tabelle mit charakteristischen Parametern einer Auswahl von Materialien, die sich für den Aufbau der erfindungsgemäßen Isolationsschicht eignen.
Lithiumfluorid weist eine Bandlücke von etwa 14 Elektronenvolt und eine dielektrische Konstante von 9 auf. Kalziumfluo- rid weist eine Bandlücke von etwa 13 Elektronenvolt und eine dielektrische Konstante von 6,8 auf. Bariumfluorid weist eine Bandlücke von etwa 11 Elektronenvolt und eine dielektrische Konstante von 7,3 auf. Magnesiumfluorid weist eine Bandlücke von etwa 14 Elektronenvolt und eine dielektrische Konstante im Bereich von 5 auf. Natriumfluorid weist eine Bandlücke von etwa 12 Elektronenvolt und eine dielektrische Konstante von 6 auf. Je nach Ausführungsform können auch Mischungen oder Kombinationen der erfindungsgemäßen Materialien zum Aufbau einer Isolatorschicht verwendet werden. Weiterhin können auch Kom- binationen mit anderen Materialien, wie z.B. Aluminiumoxid, zur Ausbildung der Isolationsschicht verwendet werden. Dabei wird die Isolationsschicht in Form von mehreren Schichten aufgebraut .

Claims

Patentansprüche
1. Halbleiterbaustein, insbesondere im wesentlichen aus Siliziummaterial, mit einer Isolationsschicht (4,8), insbesondere in Form einer Gate-Isolationsschicht (8) oder als Isolationsschicht (4) eines Kondensators, d a du r c h g e k e n n z e i c h n e t, dass die Isolationsschicht aus einem dielektrischen Material aufgebaut ist, dessen Bandlücke größer als die von Si02 ist.
2. Halbleiterbaustein nach Anspruch 1, dadurch gekennzeichnet, dass das Material eine dielektrische Konstante aufweist, die größer oder gleich der dielektrischen Konstante von Siliziumoxid ist.
3. Halbleiterbaustein nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Material eine Alkalihalogenid-Ver- bindung aufweist.
4. Halbleiterbaustein nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Material eine Metall-Fluor- Verbindung aufweist.
5. Halbleiterbaustein nach Anspruch 4, dadurch gekennzeich- net, dass das Material eine Lithium-Verbindung aufweist.
6. Halbleiterbaustein nach Anspruch 4, dadurch gekennzeichnet, dass das Material eine Calcium-Verbindung aufweist.
7. Halbleiterbaustein nach Anspruch 4, dadurch gekennzeichnet, dass das Material eine Barium-Verbindung aufweist.
8. Halbleiterbaustein nach Anspruch 4, dadurch gekennzeichnet, dass das Material eine Magnesium-Verbindung aufweist.
9. Halbleiterbaustein nach Anspruch 4, dadurch gekennzeichnet, dass das Material eine Natrium-Verbindung aufweist.
10. Halbleiterbaustein nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass der Kondensator Teil einer Speicherzelle eines Speicherbausteins, insbesondere eines DRAM ist.
11. Verfahren zum Herstellen eines Halbleiterbausteins, vorzugsweise aus im wesentlichen Siliziummaterial, d a du r c h g e k e n n z e i c h n e t, dass als Isolationsschicht eine Schicht aus einem dielektrischen Material aufgebracht wird, dessen Bandlücke größer als die Bandlücke von Si02 ist.
EP20030734672 2002-01-30 2003-01-16 Halbleiterbaustein mit einer isolationsschicht und verfahren zur herstellung eines halbleiterbausteins mit isolationsschicht Withdrawn EP1470578A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10203674A DE10203674A1 (de) 2002-01-30 2002-01-30 Halbleiterbaustein mit einer Isolationsschicht und Verfahren zur Herstellung eines Halbleiterbausteins mit Isolationsschicht
DE10203674 2002-01-30
PCT/EP2003/000377 WO2003065436A1 (de) 2002-01-30 2003-01-16 Halbleiterbaustein mit einer isolationsschicht und verfahren zur herstellung eines halbleiterbausteins mit isolationsschicht

Publications (1)

Publication Number Publication Date
EP1470578A1 true EP1470578A1 (de) 2004-10-27

Family

ID=27588150

Family Applications (1)

Application Number Title Priority Date Filing Date
EP20030734672 Withdrawn EP1470578A1 (de) 2002-01-30 2003-01-16 Halbleiterbaustein mit einer isolationsschicht und verfahren zur herstellung eines halbleiterbausteins mit isolationsschicht

Country Status (5)

Country Link
US (1) US20050127421A1 (de)
EP (1) EP1470578A1 (de)
DE (1) DE10203674A1 (de)
TW (1) TWI223374B (de)
WO (1) WO2003065436A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10361695B3 (de) * 2003-12-30 2005-02-03 Infineon Technologies Ag Transistorstruktur mit gekrümmtem Kanal, Speicherzelle und Speicherzellenfeld für DRAMs sowie Verfahren zur Herstellung eines DRAMs
KR101064908B1 (ko) * 2008-11-12 2011-09-16 연세대학교 산학협력단 신규의 희생층 재료를 이용한 기판 상에서의 나노와이어 패터닝 방법
US9382615B2 (en) * 2012-10-12 2016-07-05 Asm Ip Holding B.V. Vapor deposition of LiF thin films

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0055032B1 (de) * 1980-12-23 1986-04-23 National Research Development Corporation Feldeffekttransistor
JPH0391931A (ja) * 1989-09-04 1991-04-17 Oki Electric Ind Co Ltd 多結晶シリコン薄膜トランジスタ
JPH05243567A (ja) * 1992-02-27 1993-09-21 Ricoh Co Ltd Ｍｉｓ型トランジスタ素子
US6208001B1 (en) * 1994-05-19 2001-03-27 The United States Of America As Represented By The Secretary Of The Navy Gallium arsenide semiconductor devices fabricated with insulator layer
US5858843A (en) * 1996-09-27 1999-01-12 Intel Corporation Low temperature method of forming gate electrode and gate dielectric
JPH10294432A (ja) * 1997-04-21 1998-11-04 Sony Corp 強誘電体キャパシタ、強誘電体不揮発性記憶装置および強誘電体装置
US6114088A (en) * 1999-01-15 2000-09-05 3M Innovative Properties Company Thermal transfer element for forming multilayer devices
JP3600476B2 (ja) * 1999-06-30 2004-12-15 株式会社東芝 半導体装置の製造方法
US6617206B1 (en) * 2000-06-07 2003-09-09 Micron Technology, Inc. Method of forming a capacitor structure

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO03065436A1 *

Also Published As

Publication number Publication date
WO2003065436A1 (de) 2003-08-07
DE10203674A1 (de) 2003-08-14
US20050127421A1 (en) 2005-06-16
TWI223374B (en) 2004-11-01
TW200401396A (en) 2004-01-16

Similar Documents

Publication Publication Date Title
DE69827974T2 (de) Halbleiter verarbeitungverfahren mit der herstellung von einer sperrschicht
DE69413665T2 (de) Passivierungsverfahren für eine ferroelektrische integrierte Schaltung, das harte keramische Materialien benutzt
DE102019003223B4 (de) Integriertes schaltkreiselement und energiespeicherelement mit negativer kapazität
DE102017200678B4 (de) Verfahren zur Herstellung einer Mikroelektronikschaltung sowie entsprechende Mikroelektronikschaltung
US7442633B2 (en) Decoupling capacitor for high frequency noise immunity
DE69221530T2 (de) Verfahren zum Erhöhen der Kapazität eines DRAMs durch Anodisieren der Polysiliziumschicht einer unteren Kondensatorplatte
DE4434040C2 (de) Halbleiterspeichervorrichtung mit einer SOI-Struktur und Verfahren zur Herstellung derselben
EP1145279A2 (de) Halbleiterbauelement mit einer wolframoxidschicht und verfahren zu dessen herstellung
EP1170804A2 (de) Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren
DE10246306B4 (de) Verfahren zum Ausbilden eines Dielektrikums für einen Kondensator und Verfahren zum Ausbilden eines chipintegrierten Kondensators
DE10163345A1 (de) Ein Kondensator für Halbleiterelemente und ein Verfahren zur Herstellung
DE60311016T2 (de) Dielektrischer film mit hohem k, herstellungsverfahren dafür und diesbezügliches halbleiterbauelement
DE19929684A1 (de) Von einem Schmalkanaleffekt freier Transistor und Verfahren für dessen Ausbildung durch Verwendung einer in die Flachgrabenisolation eingebetteten, leitenden Abschirmung
DE102007000677A1 (de) Halbleiteranordnungen und Verfahren zur Herstellung derselben
DE112008000776T5 (de) Auf-Chip-Speicherzelle und Verfahren zur Herstellung derselben
DE10130626B4 (de) Verfahren zur Herstellung eines Halbleiterspeicherelements mit einem mit einer Kondensatorelektrode verbundenen Anschluss
DE4132820A1 (de) Halbleitereinrichtung mit kondensator und herstellungsverfahren fuer dieselbe
DE19930295A1 (de) Säulenförmiger Speicherknoten eines Kondensators und Verfahren zur Herstellung desselben
DE2837877A1 (de) Mos-integrierter halbleiterspeicher sowie verfahren zu seiner herstellung
WO2003065436A1 (de) Halbleiterbaustein mit einer isolationsschicht und verfahren zur herstellung eines halbleiterbausteins mit isolationsschicht
EP0578856A1 (de) Mikro-Kondensator
DE102005051573B4 (de) MIM/MIS-Struktur mit Praseodymtitanat als Isolatormaterial
DE19542240C2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
EP1307906B1 (de) Strukturierung ferroelektrischer schichten
DE4016347C2 (de) Verfahren zum Herstellen einer dynamischen RAM-Speicherzelle

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20040708

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PT SE SI SK TR

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN WITHDRAWN

18W Application withdrawn

Effective date: 20051018