EP1456872A1 - Method for depositing iii-v semiconductor layers on a non iii-v substrate - Google Patents

Method for depositing iii-v semiconductor layers on a non iii-v substrate

Info

Publication number
EP1456872A1
EP1456872A1 EP02792976A EP02792976A EP1456872A1 EP 1456872 A1 EP1456872 A1 EP 1456872A1 EP 02792976 A EP02792976 A EP 02792976A EP 02792976 A EP02792976 A EP 02792976A EP 1456872 A1 EP1456872 A1 EP 1456872A1
Authority
EP
European Patent Office
Prior art keywords
layer
iii
substrate
masking
particular according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP02792976A
Other languages
German (de)
French (fr)
Inventor
Holger JÜRGENSEN
Alois Krost
Armin Dadgar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aixtron SE
Original Assignee
Aixtron SE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE10206751A external-priority patent/DE10206751A1/en
Application filed by Aixtron SE filed Critical Aixtron SE
Publication of EP1456872A1 publication Critical patent/EP1456872A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth

Abstract

The invention relates to a method for depositing III-V semiconductor layers on a non III-V substrate, especially a sapphire, silicon or silicon oxide substrate, or another substrate containing silicon. According to said method, a III-V layer, especially a buffer layer, is deposited on the substrate or on a III-V germination layer, in a process chamber of a reactor containing gaseous starting materials. In order to reduce the defect density of the overgrowth, a masking layer consisting of an essentially amorphous material is deposited directly on the III-V germination layer or directly on the substrate, said masking layer partially covering or approximately partially covering the germination layer. The masking layer can be a quasi-monolayer and can consist of various materials.

Description

Verfahren zum Abscheiden von IH-V-Halbleiterschichten auf einem Nicht- III-V-SubstratMethod for depositing IH-V semiconductor layers on a non-III-V substrate
Die Erfindung betrifft ein Verfahren zum Abscheiden von III-V-Halbleiter- schichten auf einem Nicht-III-V-Substrat, insbesondere Saphir-, Silizium-, Siliziumoxid-Substrat oder einem anderen siliziumhaltigen Substrat, wobei in einer Prozesskammer eines Reaktors aus gasförmigen Ausgangsstoffen auf eine III-V-Keimschicht eine III-V-Schicht, insbesondere Pufferschicht abgeschieden wird.The invention relates to a method for depositing III-V semiconductor layers on a non-III-V substrate, in particular sapphire, silicon, silicon oxide substrate or another silicon-containing substrate, in a process chamber of a reactor made of gaseous starting materials a III-V layer, in particular a buffer layer, is deposited on a III-V seed layer.
Das epitaktische Wachstum von Gruppe-III-Gruppe-V-Halbleitern auf Fremdsubstraten ist derzeit aus Kostengründen angestrebt, weil bspw. Silizium- Substrate deutlich preisgünstiger sind, als III-V-Substrate und insbesondere Galliumarsenidsubstrate und weil eine Integrationsmöglichkeit mit der übrigen Silizium-Elektronik angestrebt wird. Das Abscheiden von III-V-Halbleitern, bspw. Galliumarsenid oder Indiumphosphid oder Mischkristallen daraus führt aufgrund der meist vorhandenen Gitterfehlanpassung zu einer hohen Defektdichte der aufgewachsenen Schicht. Die Abscheidung der Galliumarsenid- bzw. Indiumphosphid-Schicht erfolgt erfindungsgemäß im MOCVD- Verfahren/ in dem gasförmige Ausgangsstoffe, bspw. TMG, TMI, TMAl, Arsin oder Phosphin NH3 in die Prozesskammer eines Reaktors eingeleitet werden, wo auf einem beheizten Substrathalter das Siliziumsubstrat liegt.The epitaxial growth of group III group V semiconductors on foreign substrates is currently sought for cost reasons, because silicon substrates, for example, are significantly cheaper than III-V substrates and in particular gallium arsenide substrates and because they can be integrated with the other silicon electronics is sought. The deposition of III-V semiconductors, for example gallium arsenide or indium phosphide or mixed crystals, leads to a high defect density of the grown layer due to the lattice mismatch that is usually present. The gallium arsenide or indium phosphide layer is deposited according to the invention in the MOCVD process / in which gaseous starting materials, for example TMG, TMI, TMAl, arsine or phosphine NH3 are introduced into the process chamber of a reactor, where the silicon substrate is located on a heated substrate holder ,
Die Aufgabe der Erfindung besteht darin, ein Verfahren anzugeben, mittels welchem die Defektdichte der aufgewachsenen Schicht reduziert werden kann.The object of the invention is to provide a method by means of which the defect density of the grown layer can be reduced.
Gelöst wird die Aufgabe durch die in den Ansprüchen angegebene Erfindung, wobei der Anspruch 1 darauf abzielt, dass unmittelbar auf die III-V-Keimschicht eine die Keimschicht unvollständig oder nahezu unvollständig bedek-The object is achieved by the invention specified in the claims, claim 1 aiming that directly or incompletely or almost incompletely covering the germ layer on the III-V germ layer.
BESTATIGUNGSKOPIE kende Maskierungsschicht aus im Wesentlichen amorphem Material abgeschieden wird. Dieses Material soll möglichst noch die Eigenschaft besitzen, ein III-V- Wachstum abzuweisen. Die Maskierungsschicht wird erfindungsgemäß als Quasi-Monolage abgeschieden. Es entsteht somit ein Quasi-Monolayer. Die Maskierungsschicht besteht bevorzugt aus einem anderen Halbleitermaterial als die Keimschicht bzw. die darauf abgeschiedene Schicht, bspw. die Pufferschicht. Die Maskierungsschicht kann aus Si x N oder SiO x bestehen. Sie kann aber auch aus Metall bestehen. Zufolge des Abscheidens dieser Maskierungsschicht auf der in der Regel weniger als 100 nm dicken Keimschicht wird die Keimschicht bis auf zufällig verteilte Inselbereiche abgedeckt. Nach dem Abscheiden der Maskierungsschicht entsteht somit eine sehr dünne Schicht auf der III-V-Keimschicht oder dem Substrat, auf welcher kein III-V-Material wächst. Der überwiegende Bereich der Oberfläche ist maskiert. Diese Schicht bzw. Maske ist aber nicht geschlossen, sondern bildet inselförmige Freiräume, in denen eine freie III-V-Oberfläche der Keimschicht vorhanden ist. Diese inselartigen III- V-Oberflächenabschnitte bilden Keimzonen für die danach abzuscheidende III- V-Pufferschicht. Nach Abscheiden der Keimschicht wird die Pufferschicht aus einem oder mehreren gasförmigen III-Material und einem oder mehreren gasförmigen V-Material abgeschieden. Dabei erfolgt das Keimwachstum zunächst nur im Bereich der freien 111-V-Oberflächen, also an den Inseln, an entfernt voneinander liegenden Orten. Die Wachstumsparameter dieser Schicht (Pufferschicht) werden zunächst so gewählt, dass im Wesentlichen laterales Wachstum stattfindet. Die Keime wachsen demzufolge zunächst aufeinander zu, bis eine im Wesentlichen geschlossene Schicht entstanden ist. Bei diesem Verfahren entstehen großflächig Bereiche mit sehr geringer Defektdichte. Nach dem Schließen der Oberfläche können die Wachstumsparameter derart geändert werden, dass das Wachstum vornehmlich in der vertikalen Richtung stattfindet. In der beigefügten Zeichnung 1 ist auf das Siliziumsubstrat eine mit k bezeichnete Keimschicht aus bspw. Galliumarsenid, Aluminiumnitrid, Aluminiumgalliumnitrid, Galliumaluminiumarsenid oder dergleichen abgeschieden. Auf diese Keimschicht k wird sodann in der zuvor beschriebenen Weise eine Maskie- rungsschicht aus bspw. Siliziumnitrid oder Siliziumoxid abgeschieden. Dies kann dadurch erfolgen, dass ein siliziumhaltiges Gas und ein stickstoffhaltiges Gas oder ein sauerstoffhaltiges Gas in die Prozesskammer eingeleitet werden. Als Maskierungsschicht ist prinzipiell jede Schicht geeignet, auf der eine weitere Bekeimung des III-V-Materials beim darauffolgenden Abscheiden der Puf- ferschicht unterdrückt wird. Auf der maskierten Keimschicht erfolgt dann das Abscheiden der eigentlichen Pufferschicht. Dies ist in der Zeichnung 2 dargestellt. Das Wachstum erfolgt dort zunächst nur in lateraler Richtung. Die einzelnen Inseln vergrößern sich in Richtung aufeinander zu. Es herrscht verstärkt ein laterales Wachstum. Die Keime können so schnell koalisieren. Je nach Kri- stalltyp lassen sich außerdem z.B. durch schräge Facetten Versetzungen vorzugsweise in die laterale Richtung abbiegen. Neue Versetzungen bilden sich dann nur in den Koaleszenzregionen der lateral wachsenden Schichten. Für eine niedrige Defektdichte ist daher ein großer Abstand der Kristallkeime bzw.BESTATIGUNGSKOPIE kende masking layer of essentially amorphous material is deposited. If possible, this material should still have the property of repelling III-V growth. According to the invention, the masking layer is deposited as a quasi-monolayer. This creates a quasi-monolayer. The masking layer preferably consists of a different semiconductor material than the seed layer or the layer deposited thereon, for example the buffer layer. The masking layer can consist of Si x N or SiO x . But it can also consist of metal. As a result of the deposition of this masking layer on the generally less than 100 nm thick seed layer, the seed layer is covered except for randomly distributed island areas. After the masking layer has been deposited, a very thin layer is formed on the III-V seed layer or on the substrate, on which no III-V material grows. The majority of the surface is masked. However, this layer or mask is not closed, but rather forms island-shaped free spaces in which a free III-V surface of the germ layer is present. These island-like III-V surface sections form germ zones for the III-V buffer layer to be deposited thereafter. After the seed layer has been deposited, the buffer layer is deposited from one or more gaseous III material and one or more gaseous V material. The germ growth initially occurs only in the area of the free 111 V surfaces, i.e. on the islands, at locations that are at a distance from one another. The growth parameters of this layer (buffer layer) are initially selected so that essentially lateral growth takes place. The germs therefore initially grow towards each other until an essentially closed layer has formed. With this method, areas with a very low defect density are formed over a large area. After the surface has been closed, the growth parameters can be changed such that the growth takes place primarily in the vertical direction. In the accompanying drawing 1, a seed layer denoted by k made of, for example, gallium arsenide, aluminum nitride, aluminum gallium nitride, gallium aluminum arsenide or the like is deposited on the silicon substrate. A masking layer of, for example, silicon nitride or silicon oxide is then deposited onto this seed layer k in the manner described above. This can be done by introducing a silicon-containing gas and a nitrogen-containing gas or an oxygen-containing gas into the process chamber. In principle, any layer on which further germination of the III-V material is suppressed during the subsequent deposition of the buffer layer is suitable as a masking layer. The actual buffer layer is then deposited on the masked seed layer. This is shown in drawing 2. The growth there initially takes place only in the lateral direction. The individual islands enlarge towards each other. There is increased lateral growth. The germs can coalize so quickly. Depending on the type of crystal, dislocated facets can also be used, for example, to bend in the lateral direction. New dislocations then only form in the coalescence regions of the laterally growing layers. For a low defect density, a large distance between the crystal nuclei or
/ noch offenen Stellen der Masken anzustreben. Dieser kann einige μm betragen./ to strive for open positions of the masks. This can be a few μm.
Die Zeichnung 3 zeigt mit c die vollständige III-V-Schicht.Drawing 3 shows the complete III-V layer with c.
Die Keimschicht selbst dient zum gleichmäßigen Bekennen des Substrates und bei unpolaren Substraten zur Orientierung des darauf wachsenden Kristalls. So ist dies bei Verwendung des isolierenden Saphirs als Substrates nicht erforderlich und eine direkt auf dem Substrat abgeschiedene In-situ Si _, N v -Maske kann auch hier zur Verbesserung der kristallographischen Eigenschaften genutzt werden. Solch eine Maskierung ist bei siliziumhaltigen Substraten wie, SiC- oder SiGe-Schichten und insbesondere bei reinem Silizium nicht kontrollierbar, da das Substrat zu schnell komplett nitriert bzw. oxidiert und die Keimschicht zur Vorgabe der Polarität notwendig ist.The seed layer itself serves to uniformly confess the substrate and, in the case of non-polar substrates, to orient the crystal growing thereon. This is not necessary when using the insulating sapphire as a substrate, and an in-situ Si _, N v mask deposited directly on the substrate can also be used here to improve the crystallographic properties. Such a masking cannot be controlled in the case of silicon-containing substrates such as SiC or SiGe layers and in particular in the case of pure silicon, because the substrate is completely nitrided or oxidized too quickly and the seed layer is necessary to specify the polarity.
Zum Erzielen einer gleichmäßigen Bekeimung kann diese auch bei niedrigeren Temperaturen als bei den späteren Wachstumstemperaturen durchgeführt werden und/oder mit Ausgangsstoffen, wie z.B. Aluminium, die eine niedrigere Mobilität besitzen. Somit kann ein in der Regel unerwünschtes Inselwachstum der Keimschicht vermieden und die Polarität bzw. Orientierung für das anschließende Schichtwachstum vorgegeben werden. Bei III-Nitrid-Schichten sind außerdem aluminiumhaltige Keimschichten besonders geeignet, um die Kristallorientierung zu verbessern.To achieve a uniform germination, this can also be carried out at lower temperatures than at the later growth temperatures and / or with starting materials, such as Aluminum, which have a lower mobility. A generally undesirable island growth of the seed layer can thus be avoided and the polarity or orientation for the subsequent layer growth can be specified. In the case of III-nitride layers, aluminum-containing seed layers are also particularly suitable in order to improve the crystal orientation.
Eine Variante der Erfindung sieht vor, dass mehrere Maskierungsschichten innerhalb der Pufferschicht abgeschieden werden. Auch hier erfolgt das Aufbrin- gen der Maskierungsschicht In-situ, also unmittelbar nach dem Aufbringen einer III-V-Schicht in derselben Prozesskammer, ohne dass das Substrat abgedeckt oder der Prozesskammer entnommen wird. Die Schichten können auf vielerlei Arten hergestellt werden. So kann bspw. zur Erzeugung einer Maskie- rungsschicht lediglich Sauerstoff in die Prozesskammer eingebracht werden. Es entsteht dann eine Oxidbildung. Dies ist insbesondere dann vorteilhaft, wenn die III-V-Schicht aluminiumhaltig ist. Es bildet sich dann eine Aluminiumoxid- maskierungsschicht. Es kann ebenfalls Silizium zusammen mit Sauerstoff abgeschieden werden. Auch metallische Masken sind verwendbar. Beispielsweise kommt Wolfram in Betracht.A variant of the invention provides that a plurality of masking layers are deposited within the buffer layer. Here too, the masking layer is applied in situ, ie immediately after the application of a III-V layer in the same process chamber, without the substrate being covered or removed from the process chamber. The layers can be produced in a variety of ways. For example, only oxygen can be introduced into the process chamber to produce a masking layer. Oxide formation then occurs. This is particularly advantageous if the III-V layer contains aluminum. An aluminum oxide masking layer then forms. Silicon can also be deposited together with oxygen. Metallic masks can also be used. For example, tungsten can be used.
Eine amorphe Maskierungsschicht besitzt die Wirkung, dass die Kristallperi- odizität unterbrochen wird. Die Maskierungsschicht lässt sich auch durch eine Degradation der Halbleiteroberfläche z.B. bei hohen Temperaturen erzielen. Die Öffnungen der Maskierungsschichten können einen Abstand von mehreren 100 Nannometer bis einigen Mikrometer besitzen. Da das Wachstum von den Öffnungen ausgeht, wachsen die Schichten oberhalb der Masken einkristallin, bis sich die einzelnen Keime berühren. Die Keime wachsen in diesem Falle quasi versetzungsfrei bis zu den Koaleszenzstellen. Dort kann es erneut zu Ausbil- düngen von Versetzungen kommen.An amorphous masking layer has the effect of interrupting the crystal periodicity. The masking layer can also be achieved by degradation of the semiconductor surface, for example at high temperatures. The openings of the masking layers can be a distance of several hundred Have nanometers up to a few micrometers. As the growth starts from the openings, the layers above the masks grow in single crystals until the individual germs touch. In this case, the germs grow almost without dislocations up to the coalescence points. There may again be dislocations.
Es ist vorgesehen, dass auf einen ersten Bereich einer Pufferschicht erneut eine Maske abgeschieden wird. Dieser Pufferschicht- Abschnitt wirkt dann gewissermaßen als Keimschicht für eine darauf abzuscheidende III-V-Halbleiter- schicht. Diese Schichtenfolge kann vielfach wiederholt werden, was insgesamt zur einer Verringerung der Versetzungsdichte führt. Auch dann wird der Pro- zess so geführt, dass jeweils nach dem Abscheiden einer Maskierungsschicht die Prozessparameter so eingestellt werden, dass zunächst bevorzugt ein laterales Wachstum stattfindet, damit sich die Lücken schließen.It is provided that a mask is deposited again on a first region of a buffer layer. This buffer layer section then acts to a certain extent as a seed layer for a III-V semiconductor layer to be deposited thereon. This layer sequence can be repeated many times, which leads overall to a reduction in the dislocation density. The process is then also carried out in such a way that the process parameters are set in each case after the deposition of a masking layer in such a way that lateral growth initially preferably takes place so that the gaps close.
Alle offenbarten Merkmale sind (für sich) erfindungswesentlich. In die Offenbarung der Anmeldung wird hiermit auch der Offenbarungsinhalt der zugehörigen/beigefügten Prioritätsunterlagen (Abschrift der Voranmeldung) vollin- haltlich mit einbezogen, auch zu dem Zweck, Merkmale dieser Unterlagen in Ansprüche vorliegender Anmeldung mit aufzunehmenAll of the features disclosed are (in themselves) essential to the invention. The disclosure content of the associated / attached priority documents (copy of the prior application) is hereby also included in full in the disclosure of the application, also for the purpose of including features of these documents in claims of the present application
BESTATIGUNGSKOPIE BESTATIGUNGSKOPIE

Claims

ANSPRÜCHE EXPECTATIONS
1. Verfahren zum Abscheiden von III-V-Halbleiterschichten auf einem Nicht- III-V-Substrat, insbesondere Saphir-, Silizium-, Siliziumoxid-Substrat oder einem anderen siliziumhaltigen Substrat, wobei in einer Prozesskammer eines Reaktors aus gasförmigen Ausgangsstoffen auf das Substrat oder auf eine III-V-Keimschicht eine III-V-Schicht, insbesondere Pufferschicht abgeschieden wird, dadurch gekennzeichnet, dass unmittelbar auf die III-V- Keimschicht oder direkt auf das Substrat eine die Keimschicht unvollständig oder nahezu unvollständig bedeckende Maskierungsschicht aus im Wesentlichen amorphem Material abgeschieden wird.1. A method for depositing III-V semiconductor layers on a non-III-V substrate, in particular sapphire, silicon, silicon oxide substrate or another silicon-containing substrate, wherein in a process chamber of a reactor made of gaseous starting materials on the substrate or a III-V seed layer, in particular a buffer layer, is deposited on a III-V seed layer, characterized in that a masking layer of essentially amorphous material covering the seed layer incompletely or almost incompletely directly on the III-V seed layer or directly on the substrate is deposited.
2. Verfahren nach Anspruch 1 oder insbesondere danach, dadurch gekennzeichnet, dass die Maskierungsschicht ein Quasi-Monolayer ist.2. The method according to claim 1 or in particular according thereto, characterized in that the masking layer is a quasi-monolayer.
3. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche oder insbesondere danach, dadurch gekennzeichnet, dass die Maskierungsschicht aus einem anderen Halbleitermaterial als die Keimschicht bzw. die Puffer- Schicht besteht.3. The method according to one or more of the preceding claims or in particular according thereto, characterized in that the masking layer consists of a different semiconductor material than the seed layer or the buffer layer.
4. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche oder insbesondere danach, dadurch gekennzeichnet, dass die Maskierungsschicht Si N oder SiO, ist.4. The method according to one or more of the preceding claims or in particular according thereto, characterized in that the masking layer is Si N or SiO.
5. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche oder insbesondere danach, dadurch gekennzeichnet, dass die Maskierungsschicht ein Metall ist. 5. The method according to one or more of the preceding claims or in particular according thereto, characterized in that the masking layer is a metal.
6. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche oder insbesondere danach, dadurch gekennzeichnet, dass die Wachstumsparameter der Pufferschicht zunächst auf verstärkt laterales Wachstum eingestellt werden, bis zum Schließen der Schicht.6. The method according to one or more of the preceding claims or in particular according thereto, characterized in that the growth parameters of the buffer layer are initially set to increased lateral growth until the layer closes.
7. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche oder insbesondere danach, dadurch gekennzeichnet, dass die Keimschicht dünner als 100 nm ist.7. The method according to one or more of the preceding claims or in particular according thereto, characterized in that the seed layer is thinner than 100 nm.
8. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche oder insbesondere danach, dadurch gekennzeichnet, dass in der III-V-Puffer- schicht eine Vielzahl von Maskierungsschichten abgeschieden sind.8. The method according to one or more of the preceding claims or in particular according thereto, characterized in that a multiplicity of masking layers are deposited in the III-V buffer layer.
9. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche oder insbesondere danach, dadurch gekennzeichnet, dass zyklisch Pufferschichtabschnitte und Maskierungsschichten abgeschieden werden.9. The method according to one or more of the preceding claims or in particular according thereto, characterized in that cyclic buffer layer sections and masking layers are deposited.
10. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche oder insbesondere danach, dadurch gekennzeichnet, dass die Maskierungsschicht eine das Abscheiden einer III-V-Schicht abweisende Oberfläche hat.10. The method according to one or more of the preceding claims or in particular according thereto, characterized in that the masking layer has a surface which repels the deposition of a III-V layer.
11. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche oder insbesondere danach, dadurch gekennzeichnet, dass die Keimschicht und/ oder die Pufferschicht aluminiumhaltig ist und die Maskierungsschicht durch Einleiten von Sauerstoff erzeugt wird.11. The method according to one or more of the preceding claims or in particular according thereto, characterized in that the seed layer and / or the buffer layer contains aluminum and the masking layer is produced by introducing oxygen.
12. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche oder insbesondere danach, dadurch gekennzeichnet, dass der Abscheideprozess12. The method according to one or more of the preceding claims or in particular according thereto, characterized in that the deposition process
BESTATIGUNGSKOPIE ein MOCVD-Prozess, ein CVD-Prozess oder eine In-situ- Abfolge dieser Prozesse ist.BESTATIGUNGSKOPIE is a MOCVD process, a CVD process or an in situ sequence of these processes.
13. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche oder insbesondere danach, dadurch gekennzeichnet, dass der Abscheide ein VPE- oder MBE-Prozess ist.13. The method according to one or more of the preceding claims or in particular according thereto, characterized in that the separator is a VPE or MBE process.
14. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche oder insbesondere danach, dadurch gekennzeichnet, dass auf der Pufferschicht Bauelementeschichtenfolgen abgeschieden werden.14. The method according to one or more of the preceding claims or in particular according thereto, characterized in that component layer sequences are deposited on the buffer layer.
15. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche oder insbesondere danach, dadurch gekennzeichnet, dass aus den Bauelementeschichtenfolgen Bauelemente gefertigt werden.15. The method according to one or more of the preceding claims or in particular according thereto, characterized in that components are produced from the component layer sequences.
BESTATIGUNGSKOPIE BESTATIGUNGSKOPIE
EP02792976A 2001-12-21 2002-12-11 Method for depositing iii-v semiconductor layers on a non iii-v substrate Withdrawn EP1456872A1 (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE10163715 2001-12-21
DE10163715 2001-12-21
DE10206751 2002-02-19
DE10206751A DE10206751A1 (en) 2001-12-21 2002-02-19 Method for depositing III-V semiconductor layers on a non-III-V substrate
PCT/EP2002/014096 WO2003054939A1 (en) 2001-12-21 2002-12-11 Method for depositing iii-v semiconductor layers on a non iii-v substrate

Publications (1)

Publication Number Publication Date
EP1456872A1 true EP1456872A1 (en) 2004-09-15

Family

ID=26010858

Family Applications (1)

Application Number Title Priority Date Filing Date
EP02792976A Withdrawn EP1456872A1 (en) 2001-12-21 2002-12-11 Method for depositing iii-v semiconductor layers on a non iii-v substrate

Country Status (6)

Country Link
US (1) US7128786B2 (en)
EP (1) EP1456872A1 (en)
JP (1) JP2005513799A (en)
AU (1) AU2002358678A1 (en)
TW (1) TW561526B (en)
WO (1) WO2003054939A1 (en)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7172745B1 (en) * 2003-07-25 2007-02-06 Chien-Min Sung Synthesis of diamond particles in a metal matrix
DE10335080A1 (en) 2003-07-31 2005-03-03 Osram Opto Semiconductors Gmbh Method for producing a multiplicity of optoelectronic semiconductor chips and optoelectronic semiconductor chip
DE10335081A1 (en) * 2003-07-31 2005-03-03 Osram Opto Semiconductors Gmbh Method for producing a multiplicity of optoelectronic semiconductor chips and optoelectronic semiconductor chip
EP1583139A1 (en) 2004-04-02 2005-10-05 Interuniversitaire Microelectronica Centrum vzw ( IMEC) Method for depositing a group III-nitride material on a silicon substrate and device therefor
US9406505B2 (en) * 2006-02-23 2016-08-02 Allos Semiconductors Gmbh Nitride semiconductor component and process for its production
WO2007122669A1 (en) * 2006-03-29 2007-11-01 Fujitsu Limited COMPOUND SEMICONDUCTOR WAFER HAVING POLYCRYSTALLINE SiC SUBSTRATE, COMPOUND SEMICONDUCTOR DEVICE, AND PROCESSES FOR PRODUCING THESE
TWI334164B (en) * 2006-06-07 2010-12-01 Ind Tech Res Inst Method of manufacturing nitride semiconductor substrate and composite material substrate
TWI325641B (en) 2006-09-04 2010-06-01 Huga Optotech Inc Light emitting device and methods for forming the same
US20080083431A1 (en) * 2006-10-06 2008-04-10 Mark Schwarze Device and method for clearing debris from the front of a hood in a mechanized sweepers
US7825432B2 (en) * 2007-03-09 2010-11-02 Cree, Inc. Nitride semiconductor structures with interlayer structures
US8362503B2 (en) * 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
WO2008115387A2 (en) * 2007-03-15 2008-09-25 University Hospitals Of Cleveland Screening, diagnosing, treating and prognosis of pathophysiologic states by rna regulation
US8962453B2 (en) * 2007-07-10 2015-02-24 Nxp B.V. Single crystal growth on a mis-matched substrate
KR101355593B1 (en) * 2007-07-26 2014-01-24 아리조나 보드 오브 리젠츠 퍼 앤 온 비하프 오브 아리조나 스테이트 유니버시티 Methods for producing improved epitaxial materials
US8778079B2 (en) 2007-10-11 2014-07-15 Valence Process Equipment, Inc. Chemical vapor deposition reactor
US8377796B2 (en) 2008-08-11 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. III-V compound semiconductor epitaxy from a non-III-V substrate
US8803189B2 (en) * 2008-08-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. III-V compound semiconductor epitaxy using lateral overgrowth
EP2412006A1 (en) * 2009-02-05 2012-02-01 S.O.I.Tec Silicon on Insulator Technologies Epitaxial methods and structures for forming semiconductor materials
US8178427B2 (en) * 2009-03-31 2012-05-15 Commissariat A. L'energie Atomique Epitaxial methods for reducing surface dislocation density in semiconductor materials
DE102009050234A1 (en) † 2009-10-21 2011-05-05 Von Ardenne Anlagentechnik Gmbh Process for coating a substrate with a TCO layer and thin-film solar cell
KR102192130B1 (en) * 2012-03-21 2020-12-17 프라이베르게르 컴파운드 마터리얼스 게엠베하 Iii-n single crystals
DE102012107001A1 (en) * 2012-07-31 2014-02-06 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
KR101464854B1 (en) * 2013-01-14 2014-11-25 주식회사 엘지실트론 Semiconductor substrate
EP3274692B1 (en) 2015-03-24 2022-08-10 Illumina, Inc. Methods for imaging samples for biological or chemical analysis
US9520394B1 (en) 2015-05-21 2016-12-13 International Business Machines Corporation Contact structure and extension formation for III-V nFET
KR102369676B1 (en) 2017-04-10 2022-03-04 삼성디스플레이 주식회사 Apparatus and method for manufacturing a display apparatus
EP3696300A1 (en) * 2019-02-18 2020-08-19 Aixatech GmbH Method for the production of a body made of composite material, especially for use in the manufacture of electronic or optoelectronic components

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000057460A1 (en) * 1999-03-23 2000-09-28 Mitsubishi Cable Industries, Ltd. METHOD FOR GROWING GaN COMPOUND SEMICONDUCTOR CRYSTAL AND SEMICONDUCTOR SUBSTRATE
EP1111663A2 (en) * 1999-12-20 2001-06-27 Nitride Semiconductors Co., Ltd. GaN-based compound semiconductor device and method of producing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3321369B2 (en) * 1996-09-27 2002-09-03 日本碍子株式会社 Surface acoustic wave device, its substrate, and its manufacturing method
ATE550461T1 (en) * 1997-04-11 2012-04-15 Nichia Corp GROWTH METHOD FOR A NITRIDE SEMICONDUCTOR
FR2769924B1 (en) * 1997-10-20 2000-03-10 Centre Nat Rech Scient PROCESS FOR MAKING AN EPITAXIAL LAYER OF GALLIUM NITRIDE, EPITAXIAL LAYER OF GALLIUM NITRIDE AND OPTOELECTRONIC COMPONENT PROVIDED WITH SUCH A LAYER
US6051849A (en) * 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
US6160833A (en) * 1998-05-06 2000-12-12 Xerox Corporation Blue vertical cavity surface emitting laser
JP4145437B2 (en) * 1999-09-28 2008-09-03 住友電気工業株式会社 Single crystal GaN crystal growth method, single crystal GaN substrate manufacturing method, and single crystal GaN substrate
US6841808B2 (en) * 2000-06-23 2005-01-11 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method for producing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000057460A1 (en) * 1999-03-23 2000-09-28 Mitsubishi Cable Industries, Ltd. METHOD FOR GROWING GaN COMPOUND SEMICONDUCTOR CRYSTAL AND SEMICONDUCTOR SUBSTRATE
EP1178523A1 (en) * 1999-03-23 2002-02-06 Mitsubishi Cable Industries, Ltd. METHOD FOR GROWING GaN COMPOUND SEMICONDUCTOR CRYSTAL AND SEMICONDUCTOR SUBSTRATE
EP1111663A2 (en) * 1999-12-20 2001-06-27 Nitride Semiconductors Co., Ltd. GaN-based compound semiconductor device and method of producing the same

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SAKAI S. ET AL: "A new method of reducing dislocation density in GaN layer grown on sapphire substrate by MOVPE", JOURNAL OF CRYSTAL GROWTH, vol. 221, 1 December 2000 (2000-12-01), pages 334 - 337, XP004226879 *
See also references of WO03054939A1 *

Also Published As

Publication number Publication date
US20050022725A1 (en) 2005-02-03
AU2002358678A1 (en) 2003-07-09
JP2005513799A (en) 2005-05-12
WO2003054939A1 (en) 2003-07-03
TW561526B (en) 2003-11-11
US7128786B2 (en) 2006-10-31

Similar Documents

Publication Publication Date Title
WO2003054939A1 (en) Method for depositing iii-v semiconductor layers on a non iii-v substrate
EP1908099B1 (en) Semi-conductor substrate and method and masking layer for producing a free-standing semi-conductor substrate by means of hydride-gas phase epitaxy
DE10392313B4 (en) Gallium nitride based devices and manufacturing processes
DE602004003910T2 (en) Buffer structure for heteroepitaxy on a silicon substrate
DE102007021944B4 (en) Freestanding nitride semiconductor substrate and light-emitting device
EP2815421B1 (en) Method for producing iii-n templates and the reprocessing thereof and iii-n template
DE112004000383T5 (en) Gallium nitride single crystal substrate and method of making the same
DE60004722T2 (en) Method of manufacturing a group III nitride compound semiconductor substrate
DE10051632A1 (en) Substrate for crystal growth, has base on which crystal system containing separate crystals which are different from epitaxial crystal layer, and epitaxial crystal layer having island-like crystals, are formed
DE10320160A1 (en) Production of semiconductor bodies for e.g. optoelectronic components comprises forming a mask layer on the substrate or on an initial layer having windows to the substrate, back-etching, and further processing
DE60027994T2 (en) Semiconductor arrangement with a crystalline alkaline earth metal - silicon nitride / oxide interface with silicon
DE10114029A1 (en) III-V semiconductor and process for its manufacture
DE10313062A1 (en) Group III nitride-based semiconductor substrate and method of manufacturing the same
DE102005018318A1 (en) Nitride semiconductor device and its manufacturing method
DE102011012925A1 (en) Method for producing an optoelectronic semiconductor chip
DE102018213437A1 (en) Process for producing gallium nitride substrate using hydride vapor phase epitaxy
DE10196361B4 (en) Process for the preparation of a Group III nitride semiconductor crystal
WO2014019752A1 (en) Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
DE102018213434A1 (en) Method of making gallium nitride substrate using multi-ion implantation
WO2014118162A1 (en) Semiconductor layer sequence and method for producing a semiconductor layer sequence
DE3300716C2 (en)
DE60303014T2 (en) Intermediate for the production of optical, electronic or optoelectronic components
DE10206751A1 (en) Method for depositing III-V semiconductor layers on a non-III-V substrate
EP1425784A1 (en) Method for the production of iii-v- nitride-conductor-based semiconductor layers
WO2004057680A1 (en) Radiation-emitting semiconductor body and method for production thereof

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20040505

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LI LU MC NL PT SE SI SK TR

AX Request for extension of the european patent

Extension state: AL LT LV MK RO

RIN1 Information on inventor provided before grant (corrected)

Inventor name: DADGAR, ARMIN

Inventor name: KROST, ALOIS

Inventor name: JUERGENSEN, HOLGER

17Q First examination report despatched

Effective date: 20080416

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: AIXTRON AG

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20091020