EP1439443A1 - Schaltung zur Spannungsversorgung und Verfahren zur Erzeugung einer Versorgungsspannung - Google Patents

Schaltung zur Spannungsversorgung und Verfahren zur Erzeugung einer Versorgungsspannung Download PDF

Info

Publication number
EP1439443A1
EP1439443A1 EP20030000815 EP03000815A EP1439443A1 EP 1439443 A1 EP1439443 A1 EP 1439443A1 EP 20030000815 EP20030000815 EP 20030000815 EP 03000815 A EP03000815 A EP 03000815A EP 1439443 A1 EP1439443 A1 EP 1439443A1
Authority
EP
European Patent Office
Prior art keywords
voltage
supply
comparator
supply voltage
vddext1
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP20030000815
Other languages
English (en)
French (fr)
Other versions
EP1439443B9 (de
EP1439443B1 (de
Inventor
Thomas Jean Ludovic Baglin
Albert Missoni
Gerhard Nebel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to EP03000815.5A priority Critical patent/EP1439443B9/de
Priority to PCT/EP2004/000173 priority patent/WO2004064232A2/de
Priority to KR1020057012952A priority patent/KR100654475B1/ko
Publication of EP1439443A1 publication Critical patent/EP1439443A1/de
Priority to US11/181,032 priority patent/US7501718B2/en
Application granted granted Critical
Publication of EP1439443B1 publication Critical patent/EP1439443B1/de
Publication of EP1439443B9 publication Critical patent/EP1439443B9/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current

Definitions

  • the invention relates to a circuit for power supply and a method for generating a supply voltage. Both the circuit and the method are for example for powering an integrated circuit usable.
  • FIG. 1 From the prior art is an embodiment of a Circuit for generating a voltage supply, as in Figure 1 is shown, known.
  • the circuit shown is selected between two external power sources and with the help of the selected external supply voltage the Output voltage VDD formed.
  • the circuit has one first supply voltage input IN1 at which a first external Supply voltage VDDEXT1 is applied, and a second Supply voltage input IN2 at which a second external Supply voltage VDDEXT2 is present.
  • the two external Supply voltages VDDEXT1 and VDDEXT2 are set to respectively a comparator input of a comparator CMP out.
  • the two external supply voltages VDDEXT1 and VDDEXT2 also at the inputs of two voltage regulators REG1 and REG2 on.
  • the two voltage regulators REG1 and REG2 are controlled.
  • the external voltage VDDEXT3 also forms at the operating voltage connection BA of the comparator CMP the operating voltage for the comparator CMP and also the operating voltage for a downstream inverter INV.
  • the from the comparator CMP generated output voltage ENREG1 serves as additional Control voltage for the first voltage regulator REG1 and at the same time as input voltage for the inverter INV, which forms an inverted output voltage ENREG22.
  • This inverted output voltage ENREG22 serves as additional Control voltage for the second voltage regulator REG2.
  • the two outputs of the voltage regulators REG1 and REG2 are connected together and form the supply voltage output O the circuit for power supply.
  • the first external supply voltage VDDEXT1 is larger as the second external supply voltage VDDEXT2:
  • the voltage ENREG1 at the comparator output increases the value of the external voltage VDDEXT3.
  • the inverted Voltage ENREG22 at the output of the inverter INV takes the value zero.
  • the first voltage regulator REG1 regulates the Supply voltage VDD to the value of the nominal supply voltage VDDnom.
  • the second voltage regulator REG2 disconnects the second external supply voltage VDDEXT2 from Supply voltage output O, because the voltage ENREG22 0 is.
  • the first external supply voltage VDDEXT1 is smaller as the second external supply voltage VDDEXT2:
  • the inverted output voltage ENREG2 at the output of the inverter INV is then equal to external voltage VDDEXT3.
  • the second regulator REG2 controls the Output voltage VDD to the value of the nominal voltage VDDnom.
  • the first voltage regulator separates the first external one Supply voltage VDDEXT1 from the supply voltage output O, because the voltage ENREG2 is 0.
  • the circuit shown in Figure 1 for power supply has however, a number of disadvantages. If the two external Supply voltages VDDEXT1 and VDDEXT2 greater than the nominal Voltage VDDnom are, both could be for the scheme the supply voltage VDD can be used. It will, however only the voltage used, which is the higher of the two voltages is. In a system where a power supply Although high voltage, but not high Providing power is one such solution not optimal. With such a solution, it is possible to that the voltage source is used, although the higher voltage, but the lower current supplies. Voltage sources, the one high supply voltage but only one can provide low power, for example be magnetic or electric fields.
  • both Voltage sources each supply a supply voltage, which is greater than the nominal voltage VDDnom and the Voltage source that the greater voltage available turns off, is also the one with this voltage linked voltage regulator off and the other voltage regulator switched on. It is difficult a stable Supply voltage VDD to generate while between the Voltage regulators REG1 and REG2 is switched. if the two supply voltage sources supply supply voltages, which are the same size, the two voltage regulators alternatively switched on and off, which can lead to the entire control system stops working properly.
  • FIG. 2 a Another embodiment for a power supply known.
  • the first external supply voltage VDDEXT1 via the first supply voltage input IN1 and a voltage converter 1 to the first input a comparator CMP1 out.
  • the second external supply voltage VDDEXT2 is via the second supply voltage input IN2 and a second voltage converter 2 led to the first input of a second comparator CMP2.
  • the second inputs of the first comparator CMP1 and of the second comparator CMP2 are connected to the output of a reference voltage source 3, so that they have a reference voltage VREF.
  • the external voltage VDDEXT3 which at the voltage input IN3 is applied to control the two voltage regulators REG1 and REG2 as well as operating voltage for the two Comparators CMP1 and CMP2 used.
  • the external voltage VDDEXT3 at the input of the voltage source 3 which generates the reference voltage VREF.
  • the first external supply voltage VDDEXT1 and the second external supply voltage VDDEXT2 compared with the reference voltage VREF.
  • the two voltage converters 1 and 2 the external supply voltages VDDEXT1 and VDDEXT2 multiply by a factor k.
  • the reference voltage VREF * k is greater than the nominal Voltage VDDnom is.
  • the voltage VDDEXT1 is greater than the reference voltage VREF * k and the voltage VDDEXT2 is also greater than the reference voltage VREF * k:
  • the voltage VDDEXT1 is smaller than the reference voltage VREF * k and the voltage VDDEXT2 is greater than the reference voltage VREF * k:
  • the second voltage regulator REG2 regulates the Supply voltage VDD to the value of the nominal voltage VDDnom.
  • the first voltage regulator REG1 is turned off.
  • the voltage VDDEXT1 is smaller than the reference voltage VREF * k and the voltage VDDEXT2 is smaller than the reference voltage VREF * k:
  • both voltage regulators REG1 and REG2 are switched off.
  • the supply voltage VDD floats.
  • the voltage VDDEXT1 is smaller than the reference voltage VREF * k and the voltage VDDEXT2 is greater than the reference voltage VREF * k:
  • the first voltage regulator REG1 regulates the supply voltage VDD to the value of the nominal voltage VDDnom.
  • the second voltage regulator REG2 is turned off.
  • the two voltage regulators REG1 and REG2, the two voltage converters 1 and 2 and the reference voltage source 3 must be matched exactly so that the value k * VREF is greater than the nominal voltage VDDnom. If this not the case, for example, if k * VREF is less than the first external supply voltage is VDDEXT1, and the nominal voltage VDDnom in turn smaller than the nominal Voltage VDDnom is smaller and which in turn is smaller than the second External supply voltage VDDEXT2 is due this wrong vote both voltage regulators REG1 and REG2 is activated and a return current flows from the second external one Voltage source via the second supply voltage input IN2 to the supply voltage output O and from there back to the first external supply source at the first supply voltage input IN1.
  • the two voltage regulators REG1 and REG2 between different nominal voltages VDDnom1, VDDnom2, VDDnom3, etc. can be switched. In this case it is necessary that the two voltage converters 1 and 2 between different multiplication factors k1, k2, k3, etc. can switch. It will the more difficult, the two voltage regulators REG1 and REG2, the two voltage converters 1 and 2 and the reference voltage source 3 in the manner already described exactly to match, for each pair (VDDnom1, k1), (VDDnom2, k2), (VDDnom3, k3). This has to Result that the circuit needs more chip area, the Power consumption increases and the complexity of the circuit increases.
  • An object of the invention is a circuit for power supply and a method for generating a supply voltage indicate that no reverse current occurs. Of the Power should be from a power source to the supply voltage output the circuit is flowing and not from a power source via the supply voltage output of the circuit back to other power source.
  • the criteria for switching on and off the Rungs are chosen so that a correct regulation of Supply voltage in a number of different configurations is possible.
  • circuit according to the invention for power supply and the method for generating a supply voltage may advantageously be those mentioned in the prior art Disadvantages are avoided.
  • the task is done by a circuit for power supply with the features according to claim 1 and a method for generating a supply voltage with the features according to Claim 8 solved.
  • the inventive circuit for power supply has a first supply voltage input, which with a first comparator and a first voltage regulator connected wherein the first comparator is the first voltage regulator controls.
  • the circuit has a second supply voltage input on, which with a second comparator and a second voltage regulator, wherein the second comparator controls the second voltage regulator.
  • the circuit has a supply voltage output on, which with outputs of the two voltage regulators connected and fed back to the two comparators is.
  • a supply voltage is a first supply voltage to a first comparator and a first voltage regulator applied, wherein the first comparator is the first voltage regulator is controlled.
  • a second supply voltage is connected to a second comparator and a second voltage regulator applied, wherein the second comparator of the second voltage regulator is controlled.
  • At a supply voltage output which is connected to the outputs of the two voltage regulators and is fed back to the two comparators the supply voltage.
  • a first voltage converter which is between the first supply voltage input and the first comparator is connected.
  • a second one Voltage converter provided, which between the second Power supply input and the second comparator is switched. This allows the two external supply voltages, those at the first and second supply voltage inputs present, multiplied by a certain value or reduced by a certain voltage value become.
  • Circuit is provided a third voltage converter, which between the supply voltage output and the first comparator is connected. There is also a fourth Voltage converter provided, which between the supply voltage output and the second comparator is connected.
  • a third voltage converter which between the supply voltage output and the first comparator is connected.
  • a fourth Voltage converter provided, which between the supply voltage output and the second comparator is connected.
  • the voltage converter are designed such that the voltage that can be applied to their inputs can be transformed into a voltage proportional to this voltage with a defined Proportionality factor is implemented.
  • the voltage converter be designed such that the their inputs can be applied voltage in one to a certain Value reduced voltage is feasible.
  • a voltage input to be provided which with operating connections of the Comparators and the control inputs of the voltage regulator connected is. This is among other things the operating voltage for the comparators can be specified.
  • the first Voltage regulator a first N-channel MOS transistor and the second voltage regulator a second N-channel MOS transistor exhibit.
  • the control outputs of the two transistors are on the control inputs of the two transistors fed back.
  • FIGS. 1 and 2 will not be discussed further below. Since their explanation already in the introduction to the description took place. It is therefore at this point on the Reference to the introduction.
  • FIG Circuit for generating a supply voltage is a first supply voltage input IN1 is provided, the with a first not shown voltage source for generating a first external supply voltage VDDEXT1 connectable is.
  • the first supply voltage input IN1 applied first external supply voltage VDDEXT1 is via a first voltage converter 1 to a first input a first comparator CMP1 out.
  • the circuit has a second one Supply voltage input IN2, with a second not shown voltage source for generating a second external supply voltage VDDEXT2 is connectable.
  • the second external supply voltage VDDEXT2 is above a second voltage converter 2 at a first input of a second comparator CMP2 and at an input of a second Voltage regulator REG2 on.
  • the first voltage regulator REG1 is controlled.
  • the second voltage regulator REG2. This is via the output voltage ENREG2 of the second Comparator CMP2 and the external voltage VDDEXT3 controlled.
  • the outputs of the two voltage regulators REG1 and REG2 are connected to each other and lead on the one hand to the supply voltage output O the circuit and on the other hand the inputs of a third and fourth voltage converter 3 and 4, which in turn communicate with the second inputs of the first and the second comparator CMP1 and CMP2 are connected.
  • the output O of the circuit is the desired supply voltage VDD can be tapped.
  • the value k * VDDEXT1 is smaller than the nominal voltage VDDnom and the value k * VDDEXT2 is larger than the nominal one Voltage VDD:
  • the supply voltage is at power up VDD is zero. Therefore, the value k * VDDEXT1 is greater than the supply voltage VDD and also the value k * VDDEXT2 is greater than the supply voltage VDD.
  • the control voltage ENREG1 at the output of the comparator CMP1 then takes the value the voltage VDDEXT3 and the control voltage ENREG2 at the output of the second comparator CMP2 also takes the value of the external Voltage VDDEXT3 on, which has the consequence that the voltage regulator Regulate REG1 and REG2.
  • the supply voltage VDD Therefore, continue to increase until it reaches the value k * VDDEXT1 and cross it.
  • the first comparator switches CMP1 and brings the control voltage ENREG1 on the Value zero.
  • the voltage regulator REG1 is turned off.
  • the supply voltage output O is now from the first external supply voltage VDDEXT1 disconnected, which is beneficial is because the first external supply voltage VDDEXT1 is less than the supply voltage VDD. Otherwise, would a current from the supply voltage input IN2 to the supply voltage input IN1 flow.
  • the supply voltage VDD continues to increase until it reaches the value of nominal voltage VDDnom reaches and is regulated to this value. Because the value k * VDDEXT2 is greater than the nominal supply voltage VDDnom is, the control voltage ENREG2 remains at the output of the second comparator CMP2 on the value of the external Voltage VDDEXT3.
  • the supply voltage is at power up VDD equals zero, so the value k * VDDEXT1 is greater than the Supply voltage VDD and also the value k * VDDEXT2 larger when the supply voltage is VDD.
  • the control voltage ENREG1 at the output of the first comparator CMP1 therefore takes the Value of the external voltage VDDEXT3 and the control voltage ENREG2 at the output of the second comparator CMP2 also the Value of the external voltage VDDEXT3. Both voltage regulators REG1 and REG2 are working now.
  • the value k * VDDEXT1 is smaller than the nominal voltage VDDnom and the value k * VDDEXT2 is smaller than the nominal one Voltage VDDnom and the first external supply voltage VDDEXT1 is smaller than the second external supply voltage VDDEXT2:
  • the supply voltage is VDD at power-up equals zero, so that the value k * VDDEXT1 is greater than the Supply voltage VDD and also the value k * VDDEXT2 is greater than the supply voltage VDD.
  • the comparator CMP1 therefore brings the control voltage ENREG1 to the Value of the external voltage VDDEXT3 and the second comparator CMP2 the control voltage ENREG2 also to the value of the external Voltage VDDEXT2.
  • Both voltage regulators REG1 and REG2 work now and make sure that the supply voltage VDD increases until the value reaches k * VDDEXT1 and is exceeded.
  • the first comparator CMP1 now brings the Control voltage ENREG1 to zero, leaving the first Voltage regulator REG1 is turned off.
  • the supply voltage VDD continues to increase until it reaches the value k * VDDEXT2. A further increase in the supply voltage VDD takes place not, because now the second comparator CMP2 the control voltage ENREG2 sets to zero and thus the second Voltage regulator REG2 switches off.
  • the circuit is symmetrical, can at state 4.a): k * VDDEXT2 smaller VDDnom and k * VDDEXT1 larger VDDnom the behavior of the circuit from operating state 1: k * VDDEXT1 smaller VDDnom and k * VDDEXT2 larger VDDnom by Derive that the two suffixes 1 and 2 of the two external supply voltages VDDEXT1 and VDDEXT2 with each other be reversed.
  • both supply voltages VDDEXT1 and VDDEXT2 are greater as the nominal supply voltage VDDnom / k and a the two voltage sources is turned off, it is easier to keep the supply voltage VDD stable as in State of the art, because one of the two voltage regulator REG1 or REG2 remains in operation.
  • the saturated operating state is given when the voltage VDS is greater than the voltage difference VGS - VTH.
  • NGATE is the voltage at the output of the regulator loop 5. This is the case in particular when the Early effect of the NMOS transistors is minimized by making the length of the transistors large.
  • the supply voltage VDD drops ( 2 - 1) * (VGS - VTH), so that as the width of the NMOS transistor increases, the voltage decreases more slowly.
  • the two voltage regulators REG1 and REG2 operate in principle in the same way. Therefore, in the following, the Operation of the first voltage regulator REG1 representative described for both.
  • the control voltage ENREG1 equals Is zero
  • the resistance in the voltage regulator REG1 is between its entrance, with the first supply voltage input IN1 is connected, and its output, with the supply output O is connected, infinitely large.
  • the control voltage ENREG1 is the value of the external voltage VDDEXT3 assumes and if the supply voltage VDD is greater as the nominal voltage VDDnom is, the resistance decreases in the voltage regulator between its input and output as long until the supply voltage VDD equals the nominal Voltage VDDnom is. The resistance can go to infinity climb.
  • control voltage ENREG1 equals the value of external voltage is VDDEXT3 and if the supply voltage VDD is less than the nominal voltage VDDnom takes the resistance between the input and the output of the voltage regulator REG1 until the supply voltage VDD equal to the nominal voltage VDDnom. Possibly the resistance drops to zero.
  • the nominal Voltage VDDnom is a constant voltage.
  • the voltage converter generates at its output
  • a voltage opposite to a constant voltage the input voltage is reduced or a voltage, the product of a constant multiplier k or proportionality factor with the input voltage.
  • the constant multiplier k lies between the values Zero and one.
  • the comparator generates at its output a voltage, the equal to the operating voltage, which at its operating voltage input is present when the non-inverting Input of the comparator voltage applied greater than the on its voltage applied to its inverting input. Otherwise it generates at its output a voltage with the Value zero.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

Die erfindungsgemäße Schaltung zur Spannungsversorgung weist einen ersten Versorgungsspannungseingang (IN1) auf, welcher mit einem ersten Komparator (CMP1) und einem ersten Spannungsregler (REG1) verbunden ist, wobei der erste Komparator (CMP1) den ersten Spannungsregler (REG1) steuert. Weiterhin ist ein zweiter Versorgungsspannungseingang (IN2) vorgesehen, welcher mit einem zweiten Komparator (CMP2) und einem zweiten Spannungsregler (REG2) verbunden ist, wobei der zweite Komparator (CMP2) den zweiten Spannungsregler (REG2) steuert. Schließlich ist ein Versorgungsspannungsausgang (○) vorgesehen, welcher mit den Ausgängen der beiden Spannungsregler (REG1, REG2) verbunden und auf die beiden Komparatoren (CMP1, CMP2) rückgekoppelt ist. <IMAGE>

Description

Technisches Gebiet
Die Erfindung betrifft eine Schaltung zur Spannungsversorgung sowie ein Verfahren zur Erzeugung einer Versorgungsspannung. Sowohl die Schaltung als auch das Verfahren sind beispielsweise zur Spannungsversorgung für einen integrierten Schaltkreis verwendbar.
Die Erzeugung einer Versorgungsspannung, wobei zwei Spannungsquellen zur Verfügung stehen, birgt eine Reihe von Problemen in sich. Die Handhabung von zwei Spannungsquellen zur Erzeugung einer Versorgungsspannung ist komplexer und schwieriger als die Erzeugung einer Versorgungsspannung, wenn nur eine Spannungsquelle zur Verfügung steht.
Stand der Technik
Aus dem Stand der Technik ist eine Ausführungsform für eine Schaltung zur Erzeugung einer Spannungsversorgung, wie sie in Figur 1 dargestellt ist, bekannt. Bei der gezeigten Schaltung wird zwischen zwei externen Spannungsquellen ausgewählt und mit Hilfe der ausgewählten externen Versorgungsspannung die Ausgangsspannung VDD gebildet. Die Schaltung weist dazu einen ersten Versorgungsspannungseingang IN1, an dem eine erste externe Versorgungsspannung VDDEXT1 anliegt, und einen zweiten Versorgungsspannungseingang IN2 auf, an dem eine zweite externe Versorgungsspannung VDDEXT2 anliegt. Die beiden externen Versorgungsspannungen VDDEXT1 und VDDEXT2 werden auf jeweils einen Komparatoreingang eines Komparators CMP geführt. Gleichzeitig liegen die beiden externen Versorgungsspannungen VDDEXT1 und VDDEXT2 auch an den Eingängen zweier Spannungsregler REG1 und REG2 an. Über eine externe Spannung VDDEXT3, welche an einen Spannungseingang IN3 der Schaltung angelegt wird, werden die beiden Spannungsregler REG1 und REG2 gesteuert. Die externe Spannung VDDEXT3 bildet zugleich am Betriebsspannungsanschluss BA des Komparators CMP die Betriebsspannung für den Komparator CMP und auch die Betriebsspannung für einen diesem nachgeschalteten Inverter INV. Die vom Komparator CMP erzeugte Ausgangsspannung ENREG1 dient als zusätzliche Steuerspannung für den ersten Spannungsregler REG1 und gleichzeitig als Eingangsspannung für den Inverter INV, der daraus eine invertierte Ausgangsspannung ENREG22 bildet. Diese invertierte Ausgangsspannung ENREG22 dient als zusätzliche Steuerspannung für den zweiten Spannungsregler REG2. Die beiden Ausgänge der Spannungsregler REG1 und REG2 sind miteinander verbunden und bilden den Versorgungsspannungsausgang O der Schaltung zur Spannungsversorgung.
Um sicherzustellen, dass bei einem System mit zwei Versorgungsspannungen kein Rückstrom auftritt, wird bei der in Figur 1 gezeigten Schaltung dafür gesorgt, dass nur eine der beiden Spannungsquellen und damit nur eine der beiden externen Versorgungsspannungen VDDEXT1 oder VDDEXT2 aktiviert wird. Die andere Spannungsquelle wird deaktiviert. In der Regel wird die Spannungsquelle ausgewählt, die die höhere Versorgungsspannung zur Verfügung stellt. Dies deshalb, weil bei dieser die Wahrscheinlichkeit höher ist, dass die zur Verfügung gestellte Versorgungsspannung größer als die nominale Versorgungsspannung VDDnom ist und damit eine korrekte Regelung erlaubt. Der Komparator CMP entscheidet dazu, welche der beiden externen Spannungsquellen die höhere Versorgungsspannung zur Verfügung stellt. Der Komparator CMP vergleicht deshalb die erste externe Versorgungsspannung VDDEXT1 mit der zweiten externen Versorgungsspannung VDDEXT2. Die höhere der beiden externen Versorgungsspannungen VDDEXT1 und VDDEXT2 wird verwendet, um die nachgeschalteten analogen Bauelemente zu versorgen. Es können dabei folgende Situationen auftreten.
1. Die erste externe Versorgungsspannung VDDEXT1 ist größer als die zweite externe Versorgungsspannung VDDEXT2:
In diesem Fall nimmt die Spannung ENREG1 am Komparatorausgang den Wert der externen Spannung VDDEXT3 an. Die invertierte Spannung ENREG22 am Ausgang des Inverters INV hingegen nimmt den Wert Null an. Der erste Spannungsregler REG1 regelt die Versorgungsspannung VDD auf den Wert der nominellen Versorgungsspannung VDDnom. Der zweite Spannungsregler REG2 hingegen trennt die zweite externe Versorgungsspannung VDDEXT2 vom Versorgungsspannungsausgang O, weil die Spannung ENREG22 0 ist.
2. Die erste externe Versorgungsspannung VDDEXT1 ist kleiner als die zweite externe Versorgungsspannung VDDEXT2:
In diesem Fall nimmt die Spannung ENREG1 am Ausgang des Komparators CMP den Wert Null an. Die invertierte Ausgangsspannung ENREG2 am Ausgang des Inverters INV ist dann gleich der externen Spannung VDDEXT3. Der zweite Regler REG2 regelt die Ausgangsspannung VDD auf den Wert der nominellen Spannung VDDnom. Der erste Spannungsregler trennt die erste externe Versorgungsspannung VDDEXT1 vom Versorgungsspannungsausgang O, weil die Spannung ENREG2 0 ist.
Die in Figur 1 gezeigte Schaltung zur Spannungsversorgung hat jedoch eine Reihe von Nachteilen. Wenn die beiden externen Versorgungsspannungen VDDEXT1 und VDDEXT2 größer als die nominelle Spannung VDDnom sind, könnten beide für die Regelung der Versorgungsspannung VDD verwendet werden. Es wird jedoch nur die Spannung verwendet, die die höhere der beiden Spannungen ist. In einem System, in dem eine Spannungsversorgung zwar eine hohe Spannung aufweist, aber jedoch keinen hohen Strom zur Verfügung stellen kann, ist eine derartige Lösung nicht optimal. Bei einer solchen Lösung ist es nämlich möglich, dass die Spannungsquelle verwendet wird, die zwar die höhere Spannung, aber den niedrigeren Strom liefert. Spannungsquellen, die eine hohe Versorgungsspannung aber nur einen geringen Strom zur Verfügung stellen, können beispielsweise magnetische oder elektrische Felder sein. Wenn beide Spannungsquellen jeweils eine Versorgungsspannung liefern, die größer als die nominelle Spannung VDDnom ist und die Spannungsquelle, die die größere Spannung zur Verfügung stellt, abgeschaltet wird, wird auch der mit dieser Spannung verknüpfte Spannungsregler abgeschaltet und der andere Spannungsregler eingeschaltet. Dabei ist es schwierig eine stabile Versorgungsspannung VDD zu erzeugen während zwischen den Spannungsreglern REG1 und REG2 umgeschaltet wird. Falls die zwei Versorgungsspannungsquellen Versorgungsspannungen liefern, die gleich groß sind, werden die beiden Spannungsregler alternativ ein- und ausgeschaltet, was dazu führen kann, dass das gesamte Regelsystem nicht mehr richtig funktioniert.
Aus dem Stand der Technik ist, wie in Figur 2 gezeigt, eine weitere Ausführungsform für eine Spannungsversorgung bekannt. Bei dieser Ausführungsform wird die erste externe Versorgungsspannung VDDEXT1 über den ersten Versorgungsspannungseingang IN1 und einen Spannungsumsetzer 1 auf den ersten Eingang eines Komparators CMP1 geführt. Die zweite externe Versorgungsspannung VDDEXT2 wird über den zweiten Versorgungsspannungseingang IN2 und einen zweiten Spannungsumsetzer 2 auf den ersten Eingang eines zweiten Komparators CMP2 geführt. Die zweiten Eingänge des ersten Komparators CMP1 und des zweiten Komparators CMP2 sind mit dem Ausgang einer Referenzspannungsquelle 3 verbunden, sodass an ihnen eine Referenzspannung VREF anliegt. Wie auch bei der in Figur 1 gezeigten Ausführungsform wird bei der in Figur 2 gezeigten Ausführungsform die externe Spannung VDDEXT3, welche am Spannungseingang IN3 anliegt, zur Steuerung der beiden Spannungsregler REG1 und REG2 sowie als Betriebsspannung für die beiden Komparatoren CMP1 und CMP2 verwendet. Zusätzlich liegt die externe Spannung VDDEXT3 am Eingang der Spannungsquelle 3 an, die die Referenzspannung VREF erzeugt.
Bei der in Figur 2 gezeigten Ausführungsform wird zur Vermeidung eines Rückstroms die erste externe Versorgungsspannung VDDEXT1 und die zweite externe Versorgungsspannung VDDEXT2 mit der Referenzspannung VREF verglichen. Für die weitere Betrachtung sei angenommen, dass die beiden Spannungsumsetzer 1 und 2 die externen Versorgungsspannungen VDDEXT1 und VDDEXT2 mit einem Faktor k multiplizieren. Weiterhin wird angenommen, dass die Referenzspannung VREF * k größer als die nominelle Spannung VDDnom ist. Im Betrieb können folgende Zustände auftreten.
1. Die Spannung VDDEXT1 ist größer als die Referenzspannung VREF * k und die Spannung VDDEXT2 ist ebenfalls größer als die Referenzspannung VREF * k:
In diesem Fall regeln beide Spannungsregler REG1 und REG2 die Versorgungsspannung VDD auf den Wert der nominellen Spannung VDDnom. Ein Rückstrom kann hierbei nicht auftreten, da die Spannung VDDEXT1 größer als die Referenzspannung VREF * k ist und diese wiederum größer als die nominelle Spannung VDDnom ist und diese wiederum größer oder gleich der Versorgungsspannung VDD ist und zusätzlich die Spannung VDDEXT2 größer als die Referenzspannung VREF * k ist und diese wiederum größer als die nominelle Spannung VDDnom ist und diese wiederum größer oder gleich der Versorgungsspannung VDD ist.
2. Die Spannung VDDEXT1 ist kleiner als die Referenzspannung VREF * k und die Spannung VDDEXT2 ist größer als die Referenzspannung VREF * k:
In diesem Fall regelt der zweite Spannungsregler REG2 die Versorgungsspannung VDD auf den Wert der nominellen Spannung VDDnom. Der erste Spannungsregler REG1 hingegen wird abgeschaltet.
3. Die Spannung VDDEXT1 ist kleiner als die Referenzspannung VREF * k und die Spannung VDDEXT2 ist kleiner als die Referenzspannung VREF * k:
In diesem Fall werden beide Spannungsregler REG1 und REG2 abgeschaltet. Die Versorgungsspannung VDD schwimmt.
4. Die Spannung VDDEXT1 ist kleiner als die Referenzspannung VREF * k und die Spannung VDDEXT2 ist größer als die Referenzspannung VREF * k:
In diesem Fall regelt der erste Spannungsregler REG1 die Versorgungsspannung VDD auf den Wert der nominellen Spannung VDDnom. Der zweite Spannungsregler REG2 hingegen wird abgeschaltet.
Bei der in Figur 2 gezeigten Ausführungsform der Schaltung zur Spannungsversorgung werden gegenüber der in Figur 1 gezeigten Ausführungsform die meisten Nachteile vermieden. Die in Figur 2 gezeigte Ausführungsform hat jedoch nach wie vor folgende Nachteile.
Die beiden Spannungsregler REG1 und REG2, die beiden Spannungsumsetzer 1 und 2 und die Referenzspannungsquelle 3 müssen exakt aufeinander abgestimmt werden, so dass der Wert k * VREF größer als die nominelle Spannung VDDnom ist. Wenn dies nicht der Fall ist, beispielsweise wenn k * VREF kleiner als die erste externe Versorgungsspannung VDDEXT1 ist, und die nominelle Spannung VDDnom wiederum kleiner als die nominelle Spannung VDDnom ist und welche wiederum kleiner als die zweite externe Versorgungsspannung VDDEXT2 ist, werden aufgrund dieser falschen Abstimmung beide Spannungsregler REG1 und REG2 aktiviert und ein Rückstrom fließt von der zweiten externen Spannungsquelle über den zweiten Versorgungsspannungseingang IN2 zum Versorgungsspannungsausgang O und von dort zurück zur ersten externen Versorgungsquelle am ersten Versorgungsspannungseingang IN1.
Des öfteren ist es der Fall, dass die beiden Spannungsregler REG1 und REG2 zwischen verschiedenen nominellen Spannungen VDDnom1, VDDnom2, VDDnom3, usw. umgeschaltet werden können. In diesem Fall ist es erforderlich, dass die beiden Spannungsumsetzer 1 und 2 zwischen verschiedenen Multiplikationsfaktoren k1, k2, k3, usw. umschalten können. Dabei wird es umso schwieriger, die beiden Spannungsregler REG1 und REG2, die beiden Spannungsumsetzer 1 und 2 und die Referenzspannungsquelle 3 auf die bereits beschriebene Art und Weise exakt aufeinander abzustimmen, und zwar für jedes Paar (VDDnom1, k1), (VDDnom2, k2), (VDDnom3, k3). Dies hat zur Folge, dass die Schaltung mehr Chipfläche benötigt, der Stromverbrauch steigt und die Komplexität der Schaltung zunimmt.
Darstellung der Erfindung
Eine Aufgabe der Erfindung ist es, eine Schaltung zur Spannungsversorgung und ein Verfahren zur Erzeugung einer Versorgungsspannung anzugeben, bei dem kein Rückstrom auftritt. Der Strom soll von einer Stromquelle zum Versorgungsspannungsausgang der Schaltung fließen und nicht von einer Stromquelle über den Versorgungsspannungsausgang der Schaltung zurück zur anderen Stromquelle.
Zudem sollen die Kriterien zum Ein- und Ausschalten der Strompfade so gewählt werden, dass eine korrekte Regelung der Versorgungsspannung bei einer Reihe von verschiedenen Konfigurationen möglich ist.
Mit der erfindungsgemäßen Schaltung zur Spannungsversorgung und dem Verfahren zur Erzeugung einer Versorgungsspannung können vorteilhafterweise die im Stand der Technik genannten Nachteile vermieden werden.
Die Aufgabe wird durch eine Schaltung zur Spannungsversorgung mit den Merkmalen gemäß Patentanspruch 1 und ein Verfahren zur Erzeugung einer Versorgungsspannung mit den Merkmalen gemäß Patentanspruch 8 gelöst.
Die erfindungsgemäße Schaltung zur Spannungsversorgung weist einen ersten Versorgungsspannungseingang auf, welcher mit einem ersten Komparator und einem ersten Spannungsregler verbunden ist, wobei der erste Komparator den ersten Spannungsregler steuert. Zudem weist die Schaltung einen zweiten Versorgungsspannungseingang auf, welcher mit einem zweiten Komparator und einem zweiten Spannungsregler verbunden ist, wobei der zweite Komparator den zweiten Spannungsregler steuert. Schließlich weist die Schaltung einen Versorgungsspannungsausgang auf, welcher mit Ausgängen der beiden Spannungsregler verbunden und auf die beiden Komparatoren rückgekoppelt ist.
Bei dem erfindungsgemäßen Verfahren zur Erzeugung einer Versorgungsspannung wird eine erste Versorgungsspannung an einen ersten Komparator und einen ersten Spannungsregler angelegt, wobei über den ersten Komparator der erste Spannungsregler gesteuert wird. Eine zweite Versorgungsspannung wird an einen zweiten Komparator und einen zweiten Spannungsregler angelegt, wobei über den zweiten Komparator der zweite Spannungsregler gesteuert wird. An einem Versorgungsspannungsausgang, welcher mit den Ausgängen der beiden Spannungsregler verbunden und auf die beiden Komparatoren rückgekoppelt ist, liegt die Versorgungsspannung an.
Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den in den anhängigen Patentansprüchen angegebenen Merkmalen.
Bei einer Ausführungsform der erfindungsgemäßen Schaltung zur Spannungsversorgung ist ein erster Spannungsumsetzer vorgesehen, welcher zwischen dem ersten Versorgungsspannungseingang und dem ersten Komparator geschaltet ist. Zudem ist ein zweiter Spannungsumsetzer vorgesehen, welcher zwischen den zweiten Spannungsversorgungseingang und dem zweiten Komparator geschalten ist. Damit können die beiden externen Versorgungsspannungen, die an dem ersten und dem zweiten Versorgungsspannungseingang anliegen, mit einem bestimmten Wert multipliziert oder um einen bestimmten Spannungswert reduziert werden.
Entsprechend einer bevorzugten Ausführungsvariante der erfindungsgemäßen Schaltung ist ein dritter Spannungsumsetzer vorgesehen, welcher zwischen den Versorgungsspannungsausgang und dem ersten Komparator geschaltet ist. Zudem ist ein vierter Spannungssetzer vorgesehen, welcher zwischen den Versorgungsspannungsausgang und dem zweiten Komparator geschaltet ist. Damit kann die am Versorgungsspannungsausgang anliegende Versorgungsspannung mit einem bestimmten Wert multipliziert oder um einen bestimmten Spannungswert reduziert werden.
Bei einer Weiterbildung der erfindungsgemäßen Schaltung zur Spannungsversorgung sind die Spannungsumsetzer derart ausgebildet, dass die an ihren Eingängen anlegbare Spannung in einen zu dieser Spannung proportionale Spannung mit einem definierten Proportionalitätsfaktor umsetzbar ist.
Darüber hinaus können bei der erfindungsgemäßen Schaltung die Spannungsumsetzer derart ausgebildet sein, dass die an ihren Eingängen anlegbare Spannung in eine um einen bestimmten Wert reduzierte Spannung umsetzbar ist.
Zur Lösung der Aufgabe wird ferner vorgeschlagen, einen Spannungseingang vorzusehen, welcher mit Betriebsanschlüssen der Komparatoren und den Steuereingängen der Spannungsregler verbunden ist. Damit ist unter anderem die Betriebsspannung für die Komparatoren vorgebbar.
Schließlich kann bei der erfindungsgemäßen Schaltung der erste Spannungsregler einen ersten N-Kanal MOS-Transistor und der zweite Spannungsregler einen zweiten N-Kanal MOS-Transistor aufweisen. Die Steuerausgänge der beiden Transistoren sind dabei auf die Steuereingänge der beiden Transistoren rückgekoppelt.
Kurze Beschreibungen der Zeichnungen
Im Folgenden wird die Erfindung anhand von vier Figuren weiter erläutert.
Figur 1
zeigt eine erste Ausführungsform einer Schaltung zur Spannungsversorgung gemäß dem Stand der Technik.
Figur 2
zeigt eine zweite Ausführungsform einer Schaltung zur Spannungsversorgung gemäß dem Stand der Technik.
Figur 3
zeigt eine mögliche Ausführungsform der erfindungsgemäßen Schaltung zur Spannungsversorgung.
Figur 4
zeigt den prinzipiellen Aufbau eines Spannungsreglers, wie er bei der erfindungsgemäßen Schaltung zur Spannungsversorgung Verwendung finden kann.
Wege zur Ausführung der Erfindung
Auf die Figuren 1 und 2 wird im Folgenden nicht weiter eingegangen, da deren Erläuterung bereits in der Beschreibungseinleitung erfolgte. Es wird deshalb an dieser Stelle auf die Beschreibungseinleitung verwiesen.
Bei der in Figur 3 gezeigten Ausführungsform der erfindungsgemäßen Schaltung zur Erzeugung einer Versorgungsspannung ist ein erster Versorgungsspannungseingang IN1 vorgesehen, der mit einer ersten nicht gezeigten Spannungsquelle zur Erzeugung einer ersten externen Versorgungsspannung VDDEXT1 verbindbar ist. Die am ersten Versorgungsspannungseingang IN1 anliegende erste externe Versorgungsspannung VDDEXT1 wird über einen ersten Spannungsumsetzer 1 auf einen ersten Eingang eines ersten Komparators CMP1 geführt. Zudem liegt die erste externe Versorgungsspannung VDDEXT1 am Eingang eines Spannungsreglers REG1 an. Die Schaltung weist einen zweiten Versorgungsspannungseingang IN2 auf, der mit einer zweiten nicht gezeigten Spannungsquelle zur Erzeugung einer zweiten externen Versorgungsspannung VDDEXT2 verbindbar ist. Die zweite externe Versorgungsspannung VDDEXT2 liegt über einen zweiten Spannungsumsetzer 2 an einem ersten Eingang eines zweiten Komparators CMP2 und an einem Eingang eines zweiten Spannungsreglers REG2 an. Über das am Ausgang des ersten Komparators CMP1 anliegende Signal mit der Steuerspannung ENREG1 und eine an einem dritten Eingang IN3 anliegende externe Spannung VDDEXT3 wird der erste Spannungsregler REG1 gesteuert. Entsprechendes gilt für den zweiten Spannungsregler REG2. Dieser wird über die Ausgangsspannung ENREG2 des zweiten Komparators CMP2 und die externe Spannung VDDEXT3 gesteuert. Die Ausgänge der beiden Spannungsregler REG1 und REG2 sind miteinander verbunden und führen einerseits auf den Versorgungsspannungsausgang O der Schaltung und andererseits auf die Eingänge eines dritten und vierten Spannungsumsetzers 3 und 4, welche wiederum mit den zweiten Eingängen des ersten bzw. des zweiten Komparators CMP1 bzw. CMP2 verbunden sind. Im Betrieb ist am Ausgang O der Schaltung die gewünschte Versorgungsspannung VDD abgreifbar.
Im Folgenden wird die Funktionsweise der erfindungsgemäßen Schaltung zur Spannungsversorgung beschrieben. Bei der erfindungsgemäßen Lösung werden nicht zwei Versorgungsspannungen miteinander oder zwei Versorgungsspannungen mit einer Referenzspannung verglichen, sondern es erfolgt ein Vergleich zwischen der intern erzeugten Versorgungsspannung VDD mit den beiden externen Versorgungsspannungen VDDEXT1 und VDDEXT2.
Um das Verständnis zu erleichtern, wird für die folgenden Ausführungen angenommen, dass der Spannungsumsetzer 1 die erste externe Versorgungsspannung VDDEXT1 mit dem Multiplikator k multipliziert und der Spannungsumsetzer 3 durch eine einfache Leitung überbrückt ist. Gleiches gilt für die zweite externe Versorgungsspannung VDDEXT2 und den Spannungsumsetzer 4.
Im Betrieb können folgende Zustände auftreten.
1. Der Wert k * VDDEXT1 ist kleiner als die nominelle Spannung VDDnom und der Wert k * VDDEXT2 ist größer als die nominelle Spannung VDD:
In diesem Fall ist beim Einschalten die Versorgungsspannung VDD gleich Null. Daher ist der Wert k * VDDEXT1 größer als die Versorgungsspannung VDD und auch der Wert k * VDDEXT2 ist größer als die Versorgungsspannung VDD. Die Steuerspannung ENREG1 am Ausgang des Komparators CMP1 nimmt dann den Wert der Spannung VDDEXT3 und die Steuerspannung ENREG2 am Ausgang des zweiten Komparators CMP2 nimmt ebenfalls den Wert der externen Spannung VDDEXT3 an, was zur Folge hat, dass die Spannungsregler REG1 und REG2 regeln. Die Versorgungsspannung VDD steigt daher nun solange an, bis sie den Wert k * VDDEXT1 erreicht und ihn überschreitet. Dann schaltet der erste Komparator CMP1 um und bringt die Steuerspannung ENREG1 auf den Wert Null. Dadurch wird der Spannungsregler REG1 abgeschaltet. Der Versorgungsspannungsausgang O ist nun von der ersten externen Versorgungsspannung VDDEXT1 getrennt, was von Vorteil ist, da die erste externe Versorgungsspannung VDDEXT1 kleiner als die Versorgungsspannung VDD ist. Andernfalls würde ein Strom vom Versorgungsspannungseingang IN2 zum Versorgungsspannungseingang IN1 fließen. Die Versorgungsspannung VDD steigt weiter an, bis sie den Wert der nominellen Spannung VDDnom erreicht und wird auf diesen Wert geregelt. Weil der Wert k * VDDEXT2 größer als die nominelle Versorgungsspannung VDDnom ist, bleibt die Steuerspannung ENREG2 am Ausgang des zweiten Komparators CMP2 auf dem Wert der externen Spannung VDDEXT3.
2. Der Wert k * VDDEXT1 ist größer als die nominelle Spannung VDDnom und der Wert k * VDDEXT2 ist größer als die nominelle Spannung VDDnom:
In diesem Fall ist beim Einschalten die Versorgungsspannung VDD gleich Null, sodass der Wert k * VDDEXT1 größer als die Versorgungsspannung VDD und auch der Wert k * VDDEXT2 größer als die Versorgungsspannung VDD ist. Die Steuerspannung ENREG1 am Ausgang des ersten Komparators CMP1 nimmt daher den Wert der externen Spannung VDDEXT3 und die Steuerspannung ENREG2 am Ausgang des zweiten Komparators CMP2 ebenfalls den Wert der externen Spannung VDDEXT3 an. Beide Spannungsregler REG1 und REG2 arbeiten nun. Die Versorgungsspannung VDD steigt nun solange an, bis sie den gewünschten nominellen Spannungswert VDDnom erreicht ohne dass einer der beiden Spannungsregler REG1 und REG2 abgeschaltet wird, weil der Wert k * VDDEXT1 größer als die nominelle Spannung VDDnom ist und auch gleichzeitig der Wert k * VDDEXT2 größer als der nominelle Spannungswert VDDnom ist. Es bleiben daher beide Spannungsregler REG1 und REG2 die gesamte Zeit über aktiv.
3. Der Wert k * VDDEXT1 ist kleiner als die nominelle Spannung VDDnom und der Wert k * VDDEXT2 ist kleiner als die nominelle Spannung VDDnom und die erste externe Versorgungsspannung VDDEXT1 ist kleiner als die zweite externe Versorgungsspannung VDDEXT2:
In diesem Fall ist die Versorgungsspannung VDD beim Einschalten gleich Null, so dass der Wert k * VDDEXT1 größer als die Versorgungsspannung VDD und auch gleichzeitig der Wert k * VDDEXT2 größer als die Versorgungsspannung VDD ist. Der Komparator CMP1 bringt daher die Steuerspannung ENREG1 auf den Wert der externen Spannung VDDEXT3 und der zweite Komparator CMP2 die Steuerspannung ENREG2 ebenfalls auf den Wert der externen Spannung VDDEXT2. Beide Spannungsregler REG1 und REG2 arbeiten nun und sorgen dafür, dass die Versorgungsspannung VDD solange ansteigt, bis der Wert k * VDDEXT1 erreicht und überschritten wird. Der erste Komparator CMP1 bringt nun die Steuerspannung ENREG1 auf den Wert Null, so dass der erste Spannungsregler REG1 abgeschaltet wird. Die Versorgungsspannung VDD steigt weiterhin, bis sie den Wert k * VDDEXT2 erreicht. Ein weiterer Anstieg der Versorgungsspannung VDD erfolgt nicht, da nun der zweite Komparator CMP2 die Steuerspannung ENREG2 auf den Wert Null legt und damit den zweiten Spannungsregler REG2 abschaltet.
Im Bedarfsfall kann die in Figur 3 gezeigte Schaltung dahingehend modifiziert werden, dass für den Fall, in dem die beiden Steuerspannungen ENREG1 und ENREG2 den Wert Null annehmen, sodass die beiden Spannungsregler REG1 und REG2 abgeschaltet werden, der Versorgungsspannungsausgang O mit der höheren der beiden Versorgungsspannungen VDDEXT1 bzw. VDDEXT2 verbunden wird. Auf diese Weise kann die Anzahl der Betriebszustände, in denen das Reglersystem korrekt arbeitet vergrößert werden.
4.a) Der Wert k * VDDEXT2 ist kleiner als die nominelle Spannung VDDnom und der Wert k * VDDEXT1 ist größer als die nominelle Spannung VDDnom;
4.b) Der Wert k * VDDEXT2 ist größer als die nominelle Spannung VDDnom und der Wert k * VDDEXT1 ist größer als die nominelle Spannung VDDnom;
4.c) Der Wert k * VDDEXT2 ist kleiner als die nominelle Spannung VDDnom und der Wert k * VDDEXT1 ist kleiner als die nominelle Spannung VDDnom und die zweite externe Versorgungsspannung VDDEXT2 ist kleiner als die erste externen Versorgungsspannung VDDEXT1;
Wenn die Schaltung symmetrisch aufgebaut ist, kann beim Zustand 4.a): k * VDDEXT2 kleiner VDDnom und k * VDDEXT1 größer VDDnom das Verhalten der Schaltung vom Betriebszustand 1: k * VDDEXT1 kleiner VDDnom und k * VDDEXT2 größer VDDnom dadurch abgeleitet werden, dass die beiden Suffixe 1 und 2 der beiden externen Versorgungsspannungen VDDEXT1 und VDDEXT2 miteinander vertauscht werden.
Gleiches gilt für die Betriebszustände 4.b):k * VDDEXT2 größer VDDnom und k * VDDEXT1 größer VDDnom und 4.c): k * VDDEXT2 kleiner VDDnom und k * VDDEXT1 kleiner VDDnom und VDDEXT2 kleiner VDDEXT1.
Mit der erfindungsgemäßen Lösung werden die den Ausführungsformen gemäß Figur 1 und 2 anhaftenden Nachteile vermieden. So können, wenn die von den beiden Spannungsquellen stammenden Versorgungsspannungen VDDEXT1 und VDDEXT2 höher als die nominelle Spannung VDDnom sind, beide Spannungsquellen zur Regelung der Versorgungsspannung VDD verwendet werden.
Wenn beide Versorgungsspannungen VDDEXT1 und VDDEXT2 größer als die nominelle Versorgungsspannung VDDnom/k sind und eine der beiden Spannungsquellen abgeschaltet wird, ist es einfacher die Versorgungsspannung VDD stabil zu halten als im Stand der Technik, weil einer der beiden Spannungsregler REG1 bzw. REG2 im Betrieb bleibt.
Ein oszillierendes Umschalten zwischen den beiden Spannungsquellen kann nur auftreten, wenn die zweite externe Versorgungsspannung VDDEXT2 gleich der nominellen Spannung VDDnom oder wenn die erste externe Versorgungsspannung VDDEXT1 gleich der nominellen Spannung VDDnom ist. Da dies jedoch eine relativ seltene Situation ist, wird dieser Zustand kaum auftreten.
Zudem ist es von Vorteil, dass zwischen den beiden Spannungsreglern REG1 und REG2 und den Spannungsumsetzern 1 bis 4 keine Anpassung erforderlich ist.
Für den Fall, dass die Spannungsregler REG1 und REG2 zwischen verschiedenen nominellen Spannungen VDDnom1, VDDnom2, VDDnom3, usw. umschalten müssen, muss in der erfindungsgemäßen Schaltung zur Spannungsversorgung nichts modifiziert werden.
In Figur 4 ist eine mögliche Ausführungsform für einen Spannungsregler gezeigt. Zur Spannungsregelung können, wie gezeigt, zwei NMOS-Transistoren 6 und 7 verwendet werden. Die Größe der beiden NMOS-Transistoren 6 und 7 sollte gleich sein und die Gate-Anschlüsse der beiden NMOS-Transistoren 6 und 7 sollten miteinander verbunden sein. Der Drain-Source-Strom IDS im gesättigten Betriebszustand ergibt sich für einen NMOS-Transistor durch die folgende Gleichung: IDS = k * W/L * (VGS - VTH) * 2 * (1 + LAMBDA * VDS/L) wobei:
  • K eine Technologiekonstante,
  • LAMBDA/L die Early-Spannung,
  • IGS der Drain-Source-Strom,
  • VDS die Drain-Source-Spannung,
  • VGS die Gate-Source-Spannung,
  • VTH die Schwellenspannung,
  • W die Breite des Transistors und
  • L die Länge des Transistors ist.
    • Der gesättigte Betriebszustand ist gegeben, wenn die Spannung VDS größer als die Spannungsdifferenz VGS - VTH ist.
    Die beiden Transistoren 6 und 7 haben die gleiche Gate-Source-Spannung VGS = NGATE - VDD, das heißt dass der Strom, der von den beiden Transistoren im gesättigten Betriebszustand geliefert wird, annähernd der gleiche ist und zwar unabhängig von den externen Versorgungsspannungen VDDEXT1 und VDDEXT2. NGATE ist dabei die Spannung am Ausgang der Reglerschleife 5. Dies ist insbesondere dann der Fall, wenn der Early-Effekt der NMOS-Transistoren minimiert wird, in dem die Länge der Transistoren groß gemacht wird. Wenn eine Spannungsquelle abgeschaltet wird, wird das entsprechende Gate vom Ausgang der Reglerschleife 5 durch eine nichtgezeigte Schaltung getrennt. Die Versorgungsspannung VDD fällt um ( 2 - 1) * (VGS - VTH), sodass bei zunehmender Breite des NMOS-Transistors die Spannung langsamer sinkt.
    Bei Verwendung eines derartigen Reglers in der in Figur 3 gezeigten Schaltung ist es möglich, einen kontinuierlichen Betrieb des Chips zu erreichen, auch wenn eine der beiden externen Spannungsquellen abgeschaltet wird.
    Die beiden Spannungsregler REG1 und REG2 arbeiten prinzipiell auf die gleiche Art und Weise. Daher wird im Folgenden die Arbeitsweise des ersten Spannungsreglers REG1 stellvertretend für beide beschrieben. Wenn die Steuerspannung ENREG1 gleich Null ist, wird der Widerstand im Spannungsregler REG1 zwischen seinem Eingang, der mit dem ersten Versorgungsspannungseingang IN1 verbunden ist, und seinem Ausgang, der mit dem Versorgungsausgang O verbunden ist, unendlich groß. Wenn die Steuerspannung ENREG1 den Wert der externen Spannung VDDEXT3 annimmt und wenn die Versorgungsspannung VDD größer als die nominelle Spannung VDDnom ist, nimmt der Widerstand im Spannungsregler zwischen seinem Ein- und Ausgang solange zu, bis die Versorgungsspannung VDD gleich der nominellen Spannung VDDnom ist. Der Widerstand kann bis ins Unendliche steigen. Falls die Steuerspannung ENREG1 gleich dem Wert der externen Spannung VDDEXT3 ist und falls die Versorgungsspannung VDD kleiner als die nominelle Spannung VDDnom ist, nimmt der Widerstand zwischen dem Ein- und dem Ausgang des Spannungsreglers REG1 solange ab, bis die Versorgungsspannung VDD gleich der nominellen Spannung VDDnom ist. Gegebenenfalls sinkt der Widerstand bis auf den Wert Null. Die nominelle Spannung VDDnom ist eine konstante Spannung.
    Grundsätzlich erzeugt der Spannungsumsetzer an seinem Ausgang wahlweise eine Spannung, die um eine konstante Spannung gegenüber der Eingangsspannung reduziert ist oder eine Spannung, die das Produkt aus einem konstanten Multiplikator k oder Proportionalitätsfaktor mit der Eingangsspannung ist. Der konstante Multiplikator k liegt dabei zwischen den Werten Null und Eins.
    Der Komparator erzeugt an seinem Ausgang eine Spannung, die gleich der Betriebsspannung ist, welche an seinem Betriebsspannungseingang anliegt, wenn die am nicht invertierenden Eingang des Komparators anliegende Spannung größer als die an seinem invertierenden Eingang anliegende Spannung ist. Andernfalls erzeugt er an seinem Ausgang eine Spannung mit dem Wert Null.
    Bezugszeichenliste
    IN1
    erster Versorgungsspannungseingang
    IN2
    zweiter Versorgungsspannungseingang
    IN3
    Spannungseingang
    O
    Versorgungsspannungsausgang
    1
    erster Spannungsumsetzer
    2
    zweiter Spannungsumsetzer
    3
    dritter Spannungsumsetzer
    4
    vierter Spannungsumsetzer
    5
    Reglerschleife
    6
    NMOS-Transistor
    7
    NMOS-Transistor
    NGATE
    Spannung am Ausgang der Reglerschleife
    VDDEXT1
    erste externe Versorgungsspannung
    VDDEXT2
    zweite externe Versorgungsspannung
    VDDEXT3
    externe Spannung
    VDD
    Versorgungsspannung
    CMP1
    erster Komparator
    CMP2
    zweiter Komparator
    REG1
    erster Spannungsregler
    REG2
    zweiter Spannungsregler
    VREF
    Referenzspannung
    ENREG1
    Ausgangsspannung des ersten Komparators
    ENREG2
    Ausgangsspannung des zweiten Komparators
    ENREG22
    invertierte Ausgangsspannung des ersten Komparators
    INV
    Inverter
    BA
    Betriebsanschluss des Komparators

    Claims (8)

    1. Schaltung zur Spannungsversorgung,
      mit einem ersten Versorgungsspannungseingang (IN1), welcher mit einem ersten Komparator (CMP1) und einem ersten Spannungsregler (REG1) verbunden ist, wobei der erste Komparator (CMP1) den ersten Spannungsregler (REG1) steuert,
      mit einem zweiten Versorgungsspannungseingang (IN2), welcher mit einem zweiten Komparator (CMP2) und einem zweiten Spannungsregler (REG2) verbunden ist, wobei der zweite Komparator (CMP2) den zweiten Spannungsregler (REG2) steuert,
      mit einem Versorgungsspannungsausgang (O), welcher mit Ausgängen der beiden Spannungsregler (REG1, REG2) verbunden und auf die beiden Komparatoren (CMP1, CMP2) rückgekoppelt ist.
    2. Schaltung nach Patentanspruch 1,
      mit einem ersten Spannungsumsetzer (1), welcher zwischen den ersten Versorgungsspannungseingang (IN1) und den ersten Komparator (CMP1) geschaltet ist,
      mit einem zweiten Spannungsumsetzer (2), welcher zwischen den zweiten Versorgungsspannungseingang (IN2) und den zweiten Komparator (CMP2) geschaltet ist.
    3. Schaltung nach Patentanspruch 1 oder 2,
      mit einem dritten Spannungsumsetzer (3), welcher zwischen den Versorgungsspannungsausgang (0) und den ersten Komparator (CMP1) geschaltet ist,
      mit einem vierten Spannungsumsetzer (4), welcher zwischen den Versorgungsspannungsausgang (0) und den zweiten Komparator (CMP2) geschaltet ist.
    4. Schaltung nach Patentanspruch 2 oder 3,
      bei der die Spannungsumsetzer (1, 2, 3, 4) derart ausgebildet sind, dass die an ihren Eingängen anlegbare Spannung (VDDEXT1, VDDEXT2, VDD) in eine zu dieser Spannung (VDDEXT1, VDDEXT2, VDD) proportionale Spannung (k*VDDEXT1, k*VDDEXT2, k * VDD) mit einem Proportionalitätsfaktor (k) umsetzbar ist.
    5. Schaltung nach einem der Patentansprüche 2 oder 3,
      bei der die Spannungsumsetzer (1, 2, 3, 4) derart ausgebildet sind, dass die an ihren Eingängen anlegbare Spannung (VDDEXT1, VDDEXT2, VDD) in eine um einen bestimmten Wert reduzierte Spannung umsetzbar ist.
    6. Schaltung nach einem der Patentansprüche 1 bis 5,
      mit einem Spannungseingang (IN3), welcher mit Betriebsanschlüssen (BA) der Komparatoren und Steuereingängen der Spannungsregler (REG1, REG2) verbunden ist.
    7. Schaltung nach einem der Patentansprüche 1 bis 6,
      bei der der erste Spannungsregler (REG1) einen ersten N-Kanal MOS-Transistor (7) aufweist,
      bei der der zweite Spannungsregler (REG2) einen zweiten N-Kanal MOS-Transistor (6) aufweist,
      wobei die Steuerausgänge der beiden Transistoren (6, 7) auf die Steuereingänge der beiden Transistoren (6, 7) rückgekoppelt sind.
    8. Verfahren zur Erzeugung einer Versorgungsspannung,
      bei dem eine erste Versorgungsspannung (VDDEXT1) an einen ersten Komparator (CMP1) und einen ersten Spannungsregler (REG1) angelegt wird, wobei über den ersten Komparator (CMP1) der erste Spannungsregler (REG1) gesteuert wird,
      bei dem eine zweite Versorgungsspannung (VDDEXT2) an einen zweiten Komparator (CMP2) und einem zweiten Spannungsregler (REG2) angelegt wird, wobei über den zweiten Komparator (CMP2) der zweite Spannungsregler (REG2) gesteuert wird, und bei dem an einem Versorgungsspannungsausgang (O), welcher mit Ausgängen der beiden Spannungsregler (REG1, REG2) verbunden und auf die beiden Komparatoren (CMP1, CMP2) rückgekoppelt ist, die Versorgungsspannung (VDD) anliegt.
    EP03000815.5A 2003-01-14 2003-01-14 Schaltung zur Spannungsversorgung und Verfahren zur Erzeugung einer Versorgungsspannung Expired - Lifetime EP1439443B9 (de)

    Priority Applications (4)

    Application Number Priority Date Filing Date Title
    EP03000815.5A EP1439443B9 (de) 2003-01-14 2003-01-14 Schaltung zur Spannungsversorgung und Verfahren zur Erzeugung einer Versorgungsspannung
    PCT/EP2004/000173 WO2004064232A2 (de) 2003-01-14 2004-01-13 Schaltung zur spannungsversorgung und verfahren zur erzeugung einer versorgungsspannung
    KR1020057012952A KR100654475B1 (ko) 2003-01-14 2004-01-13 전압 공급 회로 및 공급 전압 발생 방법
    US11/181,032 US7501718B2 (en) 2003-01-14 2005-07-12 Voltage supply circuit and method for generating a supply voltage

    Applications Claiming Priority (1)

    Application Number Priority Date Filing Date Title
    EP03000815.5A EP1439443B9 (de) 2003-01-14 2003-01-14 Schaltung zur Spannungsversorgung und Verfahren zur Erzeugung einer Versorgungsspannung

    Publications (3)

    Publication Number Publication Date
    EP1439443A1 true EP1439443A1 (de) 2004-07-21
    EP1439443B1 EP1439443B1 (de) 2015-09-09
    EP1439443B9 EP1439443B9 (de) 2016-01-20

    Family

    ID=32524131

    Family Applications (1)

    Application Number Title Priority Date Filing Date
    EP03000815.5A Expired - Lifetime EP1439443B9 (de) 2003-01-14 2003-01-14 Schaltung zur Spannungsversorgung und Verfahren zur Erzeugung einer Versorgungsspannung

    Country Status (4)

    Country Link
    US (1) US7501718B2 (de)
    EP (1) EP1439443B9 (de)
    KR (1) KR100654475B1 (de)
    WO (1) WO2004064232A2 (de)

    Families Citing this family (4)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    US7486057B2 (en) * 2005-01-24 2009-02-03 Honeywell International Inc. Electrical regulator health monitor circuit systems and methods
    US8836410B2 (en) * 2007-08-20 2014-09-16 Hynix Semiconductor Inc. Internal voltage compensation circuit
    US8866341B2 (en) * 2011-01-10 2014-10-21 Infineon Technologies Ag Voltage regulator
    EP3273320B1 (de) 2016-07-19 2019-09-18 NXP USA, Inc. Abstimmbare spannungsregelschaltung

    Citations (3)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    DE2927264B1 (de) * 1979-07-05 1980-10-02 Siemens Ag Schaltungsanordnung mit mindestens einer durchzuschaltenden Versorgungsspannungsquelle
    US6194953B1 (en) * 1997-04-18 2001-02-27 Infineon Technologies Ag Circuit configuration for generating an internal supply voltage
    US6456086B1 (en) * 1998-04-01 2002-09-24 Siemens Aktiengesellschaft Voltage monitoring device for monitoring two different supply voltages received by an electronic component

    Family Cites Families (4)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    US5402375A (en) * 1987-11-24 1995-03-28 Hitachi, Ltd Voltage converter arrangement for a semiconductor memory
    US4868417A (en) * 1988-08-23 1989-09-19 Motorola, Inc. Complementary voltage comparator
    JP3696470B2 (ja) * 2000-02-22 2005-09-21 富士通株式会社 Ｄｃ−ｄｃ変換回路、電源選択回路、および機器装置
    WO2003034383A2 (en) * 2001-10-19 2003-04-24 Clare Micronix Integrated Systems, Inc. Drive circuit for adaptive control of precharge current and method therefor

    Patent Citations (3)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    DE2927264B1 (de) * 1979-07-05 1980-10-02 Siemens Ag Schaltungsanordnung mit mindestens einer durchzuschaltenden Versorgungsspannungsquelle
    US6194953B1 (en) * 1997-04-18 2001-02-27 Infineon Technologies Ag Circuit configuration for generating an internal supply voltage
    US6456086B1 (en) * 1998-04-01 2002-09-24 Siemens Aktiengesellschaft Voltage monitoring device for monitoring two different supply voltages received by an electronic component

    Non-Patent Citations (1)

    * Cited by examiner, † Cited by third party
    Title
    "EINFACHE STABILISIERUNGSSCHALTUNG", RADIO FERNSEHEN ELEKTRONIK, VEB VERLAG TECHNIK. BERLIN, DE, vol. 46, no. 1, 1997, pages 70, XP000685789, ISSN: 1436-1574 *

    Also Published As

    Publication number Publication date
    KR100654475B1 (ko) 2006-12-05
    WO2004064232A2 (de) 2004-07-29
    EP1439443B9 (de) 2016-01-20
    EP1439443B1 (de) 2015-09-09
    US7501718B2 (en) 2009-03-10
    WO2004064232A3 (de) 2004-09-16
    US20060001321A1 (en) 2006-01-05
    KR20050094844A (ko) 2005-09-28

    Similar Documents

    Publication Publication Date Title
    DE20316088U1 (de) Vorrichtung zum Stellen von Wechselstrom
    EP0283842B1 (de) Umrichterschaltung mit einem Eintakt-Sperrumrichter
    DE102009041217A1 (de) Spannungswandler und Verfahren zur Spannungswandlung
    DE102014108576B4 (de) Treiberschaltung mit Miller-Clamping-Funktionalität für Leistungshalbleiterschalter, Leistungshalbleiterschalter und Wechselrichterbrücke
    DE2359647A1 (de) Schaltungsanordnung zur erzeugung einer kompensierten steuerspannung
    DE4322701C1 (de) Schaltungsanordnung für einen Ringoszillator
    DE2554054A1 (de) Differentialverstaerkerschaltung in cmos-bauweise
    EP1126350A1 (de) Spannungs-Strom-Wandler
    DE102009019654B3 (de) Durch ein selbstvorgespanntes Gate gesteuerter Schalter
    EP1050951B1 (de) Schaltungsanordnung für eine getaktete Stromversorgung
    DE10255642A1 (de) Verfahren und Vorrichtung zum Ausgeben eines Digitalsignals
    WO2017036592A1 (de) Vorrichtung und verfahren zum elektrischen verbinden und trennen zweier elektrischer potentiale sowie verwendung der vorrichtung
    EP1439443B1 (de) Schaltung zur Spannungsversorgung und Verfahren zur Erzeugung einer Versorgungsspannung
    DE112019003896T5 (de) LDO-Spannungsreglerschaltung mit zwei Eingängen
    EP1078460B1 (de) Verfahren und vorrichtung zum umschalten eines feldeffekttransistors
    DE19503036C1 (de) Differenzverstärker
    EP1396937A2 (de) Betriebsschaltung mit verbesserter Leistungsversorgung einer Treiberschaltung
    DE10146849A1 (de) Verfahren zur Erzeugung einer Ausgangsspannung
    WO1998043266A1 (de) Elektromagnetischer stellantrieb
    DE102018119464A1 (de) Schaltnetzteil sowie ein Verfahren zum Betreiben des Schaltnetzteils als Verstärker
    EP3462615A1 (de) Optimierte kaskodenstrukturen
    EP3109991B1 (de) Spannungsvervielfacher für hochstromanwendung
    DE10028098C2 (de) Schaltungsanordnung zur Erzeugung eines einstellbaren konstanten Ausgangsstroms
    EP1738618A1 (de) Ansteuerschaltung für wandler
    EP1715583A2 (de) Regelschaltung und Verfahren zum Ansteuern eines Feldeffektschalttransistors

    Legal Events

    Date Code Title Description
    PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

    Free format text: ORIGINAL CODE: 0009012

    AK Designated contracting states

    Kind code of ref document: A1

    Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PT SE SI SK TR

    AX Request for extension of the european patent

    Extension state: AL LT LV MK RO

    17P Request for examination filed

    Effective date: 20040812

    AKX Designation fees paid

    Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PT SE SI SK TR

    17Q First examination report despatched

    Effective date: 20060707

    RAP1 Party data changed (applicant data changed or rights of an application transferred)

    Owner name: INFINEON TECHNOLOGIES AG

    GRAP Despatch of communication of intention to grant a patent

    Free format text: ORIGINAL CODE: EPIDOSNIGR1

    INTG Intention to grant announced

    Effective date: 20150330

    GRAS Grant fee paid

    Free format text: ORIGINAL CODE: EPIDOSNIGR3

    GRAA (expected) grant

    Free format text: ORIGINAL CODE: 0009210

    AK Designated contracting states

    Kind code of ref document: B1

    Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PT SE SI SK TR

    REG Reference to a national code

    Ref country code: GB

    Ref legal event code: FG4D

    Free format text: NOT ENGLISH

    REG Reference to a national code

    Ref country code: AT

    Ref legal event code: REF

    Ref document number: 748624

    Country of ref document: AT

    Kind code of ref document: T

    Effective date: 20150915

    Ref country code: CH

    Ref legal event code: EP

    REG Reference to a national code

    Ref country code: IE

    Ref legal event code: FG4D

    Free format text: LANGUAGE OF EP DOCUMENT: GERMAN

    REG Reference to a national code

    Ref country code: DE

    Ref legal event code: R096

    Ref document number: 50315333

    Country of ref document: DE

    REG Reference to a national code

    Ref country code: NL

    Ref legal event code: MP

    Effective date: 20150909

    REG Reference to a national code

    Ref country code: FR

    Ref legal event code: PLFP

    Year of fee payment: 14

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: GR

    Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

    Effective date: 20151210

    Ref country code: FI

    Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

    Effective date: 20150909

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: ES

    Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

    Effective date: 20150909

    Ref country code: SE

    Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

    Effective date: 20150909

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: NL

    Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

    Effective date: 20150909

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: IT

    Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

    Effective date: 20150909

    Ref country code: SK

    Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

    Effective date: 20150909

    Ref country code: CZ

    Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

    Effective date: 20150909

    Ref country code: EE

    Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

    Effective date: 20150909

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: PT

    Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

    Effective date: 20160111

    Ref country code: BE

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20160131

    REG Reference to a national code

    Ref country code: DE

    Ref legal event code: R097

    Ref document number: 50315333

    Country of ref document: DE

    PLBE No opposition filed within time limit

    Free format text: ORIGINAL CODE: 0009261

    STAA Information on the status of an ep patent application or granted ep patent

    Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

    26N No opposition filed

    Effective date: 20160610

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: LU

    Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

    Effective date: 20160114

    Ref country code: SI

    Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

    Effective date: 20150909

    Ref country code: DK

    Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

    Effective date: 20150909

    REG Reference to a national code

    Ref country code: CH

    Ref legal event code: PL

    GBPC Gb: european patent ceased through non-payment of renewal fee

    Effective date: 20160114

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: MC

    Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

    Effective date: 20150909

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: GB

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20160114

    Ref country code: LI

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20160131

    Ref country code: CH

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20160131

    REG Reference to a national code

    Ref country code: IE

    Ref legal event code: MM4A

    REG Reference to a national code

    Ref country code: FR

    Ref legal event code: PLFP

    Year of fee payment: 15

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: IE

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20160114

    REG Reference to a national code

    Ref country code: AT

    Ref legal event code: MM01

    Ref document number: 748624

    Country of ref document: AT

    Kind code of ref document: T

    Effective date: 20160114

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: AT

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20160114

    REG Reference to a national code

    Ref country code: FR

    Ref legal event code: PLFP

    Year of fee payment: 16

    PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

    Ref country code: DE

    Payment date: 20180316

    Year of fee payment: 16

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: CY

    Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

    Effective date: 20150909

    Ref country code: HU

    Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT; INVALID AB INITIO

    Effective date: 20030114

    PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

    Ref country code: FR

    Payment date: 20180119

    Year of fee payment: 16

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: TR

    Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

    Effective date: 20150909

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: BG

    Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

    Effective date: 20150909

    REG Reference to a national code

    Ref country code: DE

    Ref legal event code: R119

    Ref document number: 50315333

    Country of ref document: DE

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: DE

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20190801

    Ref country code: FR

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20190131