EP1407416B1 - Multiplier circuit - Google Patents

Multiplier circuit Download PDF

Info

Publication number
EP1407416B1
EP1407416B1 EP02753008A EP02753008A EP1407416B1 EP 1407416 B1 EP1407416 B1 EP 1407416B1 EP 02753008 A EP02753008 A EP 02753008A EP 02753008 A EP02753008 A EP 02753008A EP 1407416 B1 EP1407416 B1 EP 1407416B1
Authority
EP
European Patent Office
Prior art keywords
signal
multiplier
transistors
transistor
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
EP02753008A
Other languages
German (de)
French (fr)
Other versions
EP1407416A2 (en
Inventor
Günther TRÄNKLE
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1407416A2 publication Critical patent/EP1407416A2/en
Application granted granted Critical
Publication of EP1407416B1 publication Critical patent/EP1407416B1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division
    • G06G7/163—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division using a variable impedance controlled by one of the input signals, variable amplification or transfer function

Definitions

  • the present invention relates to a multiplier circuit.
  • Analog multiplier circuits come in, for example Mass products of mobile communications, such as mobile phones, are used. Both in the sending and in the receiving direction is in it Usually an analog circuit is provided, which all required Circuit components for coupling the digital Signal processing to a radio interface includes. ever according to modulation method is a carrier signal in the transmission direction modulated and received in the receive direction Radio frequency signal linked to a beat signal and translated into a low frequency signal.
  • multiplier circuits For frequency conversion in both transmit and receive directions become analog multiplier circuits in one so-called mixer operation used. Further application examples for analog multiplier circuits are included the usual in modern mobile radio stations and receivers Splitting the signals into a complex-valued signal with a Inphase and a quadrature component. For this are the Multipliers feedable overlay respectively Carrier signals required, with a pair of signals which each other has an exact phase offset of 90 °. multiplier circuits, especially those with similar Signal inputs, such as passive ring mixer, allow a particularly precise monitoring of the phase offset of 90 °.
  • Analog multiplier circuits in the described fields of application are subject to demands for ever lesser Supply voltage, low space requirement and manufacturability in cost-effective monolithic integration.
  • the object of the present invention is a multiplier circuit specify which with high accuracy for monitoring the 90 ° phase difference of high frequency signals can be used.
  • the object is achieved by a multiplier circuit solved, having the features of the claim 1.
  • the indicated four-quadrant multiplier circuit has two inputs for feeding one each to be multiplied Signal due to the same source impedance of the Signal sources have the same electrical properties.
  • control inputs of the multiplier core are preferably the Control inputs of the transistors, which cross-coupled the two Form transistor pairs.
  • the present multiplier circuit with a low Number of transistor levels is buildable, it can be used for operating voltages ⁇ 2.5V are used.
  • the control of the multiplier core with the two cross-coupled Transistor pairs, which advantageously as Differential amplifiers, which are cross-coupled, interconnected are, takes place for a first input signal via the Common-mode input signal of the respective transistor pair and for a second input signal via the respective differential Modulation of the two transistor pairs.
  • the common mode modulation of the transistor pairs takes place not, as with the Gilbert cell, over the common Emitter node and its common mode, but the Control with both input signals accesses the control inputs of the transistors, so that same source impedances and thus the same electrical properties of the two inputs can be achieved.
  • the present multiplier circuit thus combines the Advantages of an active Gilbert multiplier cell, namely the monolithic integrability, with the advantages of passive ring mixer circuit, namely the high electrical Symmetry of the two inputs.
  • the Multiplier core a first and a second transistor pair, which are interconnected in a crosstalk, wherein the pairs of transistors each have a first and a second Transistor with one control input each include.
  • the signal sources control the multiplier core at the control inputs the transistors so that with the first to multiplying signal a reversal between the first and the second transistor pair and to be multiplied by the second Signal a reversal between the first and second transistor each effected in both transistor pairs is.
  • Invention is the first signal source with the multiplier core coupled to the signal supply such that the control inputs of first and second transistors of the first transistor pair the first signal to be multiplied unchanged and the control inputs of the first and second transistors of the second transistor pair, the first signal to be multiplied is supplied inverted, and that the control inputs of the first transistors of the first and second transistor pair the second signal to be multiplied unchanged and the control inputs the second transistors of first and second Transistor pair the second signal to be multiplied inverted is supplied.
  • the transistor pairs of the Multiplier core can with the described wiring their tax receipts by means of the usually anyway symmetrical signals present signals to be multiplied be driven differentially in a simple manner, wherein those supplied by the first and second signal sources Overlay input signals according to the present principle.
  • Invention are the control terminals of the transistors of Transistor pairs of the multiplier core their base or gate terminals.
  • Invention are each emitter or source terminals of first and second transistors for forming one transistor pair each connected with each other.
  • Invention include the first and the second signal source one differential amplifier each with two inputs to Supply of the signals to be multiplied and four outputs for connection to the control inputs of the transistors.
  • the two inputs of the differential amplifiers form one each symmetrical signal input for feeding the to be multiplied Signal as a differential signal.
  • the outputs of the differential amplifiers are for provision the one required to drive the multiplier core Overlay signals with four outputs each, that is formed with two symmetrical output terminal pairs, with two inverting and two non-inverting connections.
  • Invention is the differential amplifier of the first signal source with a supply potential terminal and the differential amplifier the second signal source with a reference potential terminal coupled.
  • these can either be connected to a reference potential terminal, for example, ground, or both to a supply potential terminal be coupled, or as described and preferably in high frequency application of the multiplier as a mixer each provided one of the differential amplifier for Providing the first and second signal source with supply or coupled to reference potential terminal be.
  • the outputs, such as the collector terminals the signal source differential amplifier, are with the Control inputs of the multiplier core connected.
  • the division into equal signal streams for the first signal source and in the same signal streams for the second signal source can preferably be with surface-parallel transistors or in addition with negative feedback resistances between the emitter terminals that of the paired transistors of the signal source differential amplifiers and a connected power source be achieved.
  • Invention are first and second signal source as voltage / current converter educated.
  • Signals to be multiplied are usually in the form of voltage signals before, while driving the actual Multiplier core advantageously via current signals can. Therefore, the described embodiment of the signal sources advantageous as voltage / current converter.
  • the multiplier core of the present multiplier circuit which is provided with reference numeral 1, comprises two as Differential amplifier interconnected bipolar transistor pairs, where a first transistor pair a first transistor 2 and a second transistor 3 and a second transistor pair a first transistor 4 and a second transistor 5 comprises.
  • First transistor pair 2, 3 and second transistor pair 4, 5 are interconnected in a cross-coupling.
  • the two collector terminals of the first transistors 2, 4 and the collector terminals of the second transistors 3, 5 each directly connected.
  • Farther are the emitter terminals for forming the differential amplifiers the transistors 2, 3 and the transistors 4, 5, which the first and second transistor pair form, directly connected.
  • a first and a second signal to be multiplied are at the as basic connections trained control terminals of the transistors 2 to 5 coupled.
  • the common emitter node of Transistor pairs 2, 3; 4, 5 are each a power source 6, 7th connected to a reference potential terminal 8. Furthermore is a negative feedback resistor 9 is provided, the two Emitter nodes of the transistor pairs 2, 3; 4, 5 connects to each other. In alternative embodiments, this negative feedback resistance 9 omitted.
  • First and second signal sources for driving the multiplier core 1 via the control inputs of the transistors 2 to 5 with first and second signal to be multiplied are in simplified circuit diagram of Figure 1 as power sources 10, 11, 13, 14 with parallel impedance 12 shown.
  • the control input that is the base terminal of the first Transistor 2 of the first transistor pair 2, 3 a the first signal representing controlled, to be multiplied
  • Current source 10 connected to reference potential terminal 8.
  • Parallel to the current source 10 is a further current source 11 which represents the second signal to be multiplied.
  • a source impedance 12 a resistor is provided, which is connected in parallel with the current sources 10, 11.
  • the control terminal of the first transistor 4 of the second transistor pair 4, 5 is the source impedance 12 and a to parallel power source 14 and also in parallel switched current source 13 connected to reference potential 8. While the current source 14 is the inverted, from represents the first signal derived from the signal to be multiplied, current source 13 is the inverted, as mentioned above second signal to be multiplied of the multiplier ready.
  • the first signal source of the present multiplier comprises Accordingly, the current sources 10, 14, while the second signal source the current sources 11, 13 comprises.
  • this can preferably for monitoring the exact phase difference of 90 ° for local oscillator signals as well as high-frequency mixer be used.
  • Figure 2 shows the known implementation of a current source with parallel impedance in an equivalent voltage source with series impedance.
  • a current source 15 with a short-circuit current I k and parallel-connected source impedance 16 is electrically equivalent to a voltage source 17 with an open circuit voltage U L and a series impedance 16.
  • the representations of the signal sources 10 to 14 according to Figure 1, which for clarity and to facilitate understanding Current sources are drawn, can therefore be implemented in a simple manner according to Figure 2 in voltage sources which have equivalent electrical properties.
  • no-load voltage and source impedance Ohm's law can be used.
  • FIG. 2b shows a development of the principle of FIG. 2a applied to two superimposed current or voltage sources.
  • Figure 3 shows an embodiment of an inventive Multiplier circuit in a development of the circuit according to FIG. 1.
  • the multiplier core 1 with the transistor pairs 2, 3; 4, 5 corresponds in structure and operation of the of Figure 1 and is therefore not described again here become.
  • a current source 18 is provided, via each a resistor 19 to the emitter node of Differential amplifier 2, 3; 4, 5 and with a reference potential terminal 8 is coupled.
  • first and second signal source for feeding provide the first and second signals to be multiplied, is ever a resistor 20 between the control input the transistors 2, 3, 4, 5 and a supply potential terminal 21 switched.
  • All resistors 20 have the same resistance value.
  • FIG. 4 and FIG. 5 each show exemplary implementation possibilities for the power sources 10, 11, 13, 14, the means to form the first and second signal sources.
  • FIG. 4 shows by way of example the first signal source 10, 14, which, however, as a second signal source 11, 13 mutatis mutandis can be used.
  • Figure 4 shows a differential amplifier each with doubly executed transistors 24, 25; 26, 27, the input side connected in parallel are. At base terminals of the transistors 24, 25, 26, 27 is as a symmetrical signal, the first signal to be multiplied applied.
  • the emitter terminals of the bipolar transistors 24 to 27 are to form a differential amplifier over each an emitter resistor 28 to a common emitter node connected, via a current source 29 with a reference potential terminal 8 is connectable.
  • the collector connections form current outputs of the transistors, wherein the collector terminal of the transistor 24, the current source output Is1, the Collector terminal of the transistor 25 the electrically equivalent Provide current output Is1 'and complementary, that is, inverted current outputs Is1 ⁇ and equivalent Is1 ⁇ 'from the collector terminals of npn bipolar transistors 26, 27 are provided. Because the emitter resistors 28 all have the same resistance, and these Source impedance for both the first and second signal sources can be used, both with a circuit can be realized according to Figure 4, are the present Principle underlying symmetric properties of Input gates of the circuit achievable.
  • the emitter resistors 28 according to FIG. 4 favor the exact ones Halving the current to the current outputs Isl, Is1 '.
  • FIG. 5 shows a further exemplary embodiment of the first embodiment and second signal source used to form the signal sources 10, 11, 13, 14 according to FIG. 3 as an exemplary alternative to a signal source according to Figure 4 can be used.
  • a differential amplifier as shown in Figure 4 respectively two npn bipolar transistors 24, 25, 26, 27 emitter side with each other, and via a power source 29 with a reference or Supply potential connection coupled.
  • Base side the transistors 24 to 27 is a first or second to multiplying signal, each as a balanced signal, fed.
  • the Emitter resistors 28 omitted.
  • To provide the required Symmetry have the integrated transistors 24th to 27 the same emitter areas A on.
  • FIG. 6 shows a further exemplary embodiment of a multiplier circuit in an alternative embodiment according to FIG. 3.
  • the circuit according to FIG. 6 is in construction and function largely with the circuit of Figure 3 match. Differences exist only in the missing ones Emitter resistors 19 and in replacing the power source resistors 20 by transistor diodes 33th Accordingly, respectively diode-connected transistors 33 between the supply potential terminal 21 and control inputs of the multiplier core transistors 2 to 5 or current source outputs 10, 11, 13, 14 switched.
  • the diodes 33 form a logarithmic Load to linearize the tanh characteristic, then, if no emitter resistors at emitter nodes of the transistor pairs 2, 3; 4, 5 are provided.
  • FIG. 7 shows a further exemplary embodiment of a multiplier circuit according to the present principle, which starting from the multiplier circuit according to FIG. 1 as High-frequency mixer circuit is developed.
  • the multiplier core 1 corresponds to the circuit according to FIG. 7 in structure and function as previously explained and will therefore not be discussed again at this point. Likewise, the emitter-side power supply with negative feedback resistance 9 already described in Figure 1 and is therefore also not repeated here again.
  • the peculiarity of the multiplier circuit according to FIG. 7 lies in the division of the first and second signal source forming differential amplifier 34, 35; 24 to 27 on the one handlongedspotehtialseite and the other on the reference potential side.
  • the first signal source 34, 35 with the associated Collector resistors 32 corresponds to an emitter follower circuit.
  • the second signal source 24 to 27 with the Emitter resistors 28 corresponds in construction and mode of action the signal source according to FIG 4.
  • first signal input 37, 38 which is designed as a high-frequency output is a Redirection from the first differential amplifier 2, 3 to the second Differential amplifier 4, 5 causes.
  • Supply potential connection 21 is via a voltage source 36 connected to reference potential 8.
  • the emitter terminal of the Transistor 34 is each a resistor 32 to the control inputs the transistors of the first transistor pair 2, 3; and the emitter terminal of the transistor 35 via one each similar resistor 32 to the two control inputs of second differential amplifier 4, 5 of the multiplier core 1 connected.
  • each within the transistor pairs are transistors 24 to 27 on the collector side according to the present principle to the transistor pairs 2, 5 and 3, 4 connected.
  • the transistors 24 to 27 of the second Signal source via a respective emitter resistor 28 to a common emitter node and continue via a power source 29 connected to reference potential terminal 8 while a second signal input 39, 40, the second to be multiplied Signal can be fed to each of a base terminal of the Transistors 24 to 27 is coupled.
  • the multiplier is a receive demodulator designed, the at its first input terminal pair 37, 38 a radio frequency signal from an antenna RF can be fed and at the second input terminal pair 39, 40 a differential local oscillator signal LO can be supplied as an overlay signal.
  • a differential local oscillator signal LO can be supplied as an overlay signal.
  • At the output 22 of the multiplier core 1 is a downmixed or Demodulated useful signal derivable.
  • the multiplier circuit according to FIG. 7 can be supplied with supply voltages ⁇ 3 V operated at a current requirement ⁇ 3 mA become.
  • the transistors operate 34, 35 as a voltage follower and generate at their emitter points low-impedance voltage control node.
  • the necessary quiescent current the voltage follower transistors 34, 35 is off the currents added to the constant current of the common mode current paths of the voltage / current transformer differential amplifier won the second signal source.
  • the Multiplier circuit At a noise figure NF (noise figure) of 20 dB, the Multiplier circuit according to Figure 7, a gain of 6 dB.
  • the 2nd and 3rd order input intercept points (IIP) lie at +65 dBm or 20 dBm or greater.
  • FIG. 8 shows an alternative to the control with the transistors 34, 35 according to FIG. 7, their voltage drive replaced by a current control according to Figure 8 is.
  • the transistors connected as emitter followers are 34, 35 of the first signal source of Figure 7 replaced by a negative feedback differential amplifier.
  • This differential amplifier comprises two bipolar transistors 30, 31, whose Collector connections via one high-frequency resistor 41 are connected to the supply potential terminal 21.
  • the collector terminals are each a resistor 32, as drawn in Figure 7, with the four control inputs of the multiplier core 1.
  • the basic connections the transistors 30, 31 is above the balanced one Input 37, 38, a high-frequency signal can be supplied.
  • the emitter connections the transistors 30, 31 are via a negative feedback resistor 42 with each other and each have a power source 43 connected to the reference potential terminal 8.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Amplitude Modulation (AREA)
  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)
  • Manipulation Of Pulses (AREA)

Description

Die vorliegende Erfindung betrifft eine Multipliziererschaltung.The present invention relates to a multiplier circuit.

Analoge Multipliziererschaltungen kommen beispielsweise in Massenprodukten des Mobilfunks, wie Mobiltelefone, zum Einsatz. Sowohl in Sende- als auch in Empfangsrichtung ist darin üblicherweise ein Analogschaltkreis vorgesehen, der alle erforderlichen Schaltungskomponenten zur Ankopplung der digitalen Signalverarbeitung an eine Funkschnittstelle umfaßt. Je nach Modulationsverfahren wird dabei ein Trägersignal in Senderichtung moduliert und in Empfangsrichtung ein empfangenes Hochfrequenzsignal mit einem Überlagerungssignal verknüpft und in ein niederfrequentes Signal übersetzt.Analog multiplier circuits come in, for example Mass products of mobile communications, such as mobile phones, are used. Both in the sending and in the receiving direction is in it Usually an analog circuit is provided, which all required Circuit components for coupling the digital Signal processing to a radio interface includes. ever according to modulation method is a carrier signal in the transmission direction modulated and received in the receive direction Radio frequency signal linked to a beat signal and translated into a low frequency signal.

Zur Frequenzumsetzung sowohl in Sende- wie auch in Empfangsrichtung werden analoge Multipliziererschaltungen in einem sogenannten Mischer-Betrieb eingesetzt. Weitere Anwendungsbeispiele für analoge Multipliziererschaltungen liegen bei der in modernen Mobilfunk-Sendern und -Empfängern üblichen Aufspaltung der Signale in ein komplexwertiges Signal mit einem Inphase- und einer Quadraturkomponente. Hierfür sind den Multiplizierern zuführbare Überlagerungs- beziehungsweise Trägersignale gefordert, mit einem Signalpaar, welches zueinander eine exakte Phasenversetzung von 90° aufweist. Multipliziererschaltungen, insbesondere solche mit gleichartigen Signaleingängen, wie beispielsweise passive Ringmischer, erlauben eine besonders präzise Überwachung des Phasenversatzes von 90°.For frequency conversion in both transmit and receive directions become analog multiplier circuits in one so-called mixer operation used. Further application examples for analog multiplier circuits are included the usual in modern mobile radio stations and receivers Splitting the signals into a complex-valued signal with a Inphase and a quadrature component. For this are the Multipliers feedable overlay respectively Carrier signals required, with a pair of signals which each other has an exact phase offset of 90 °. multiplier circuits, especially those with similar Signal inputs, such as passive ring mixer, allow a particularly precise monitoring of the phase offset of 90 °.

In dem Dokument Gray, Meyer: Analysis and Design of Analog Integrated Circuits, John Wiley & Sons, Third Edition 1993, ISBN 0-471-57495-3 ist in Figur 10.9 eine in bipolarer Schaltungstechnik aufgebaute Gilbert-Multipliziererzelle angegeben. Dieser Multiplizierer vom Gilbert-Typ ist ein aktiver Multiplizierer, der jedoch den Nachteil aufweist, daß die beiden Signaleingänge zum Zuführen der zu multiplizierenden Signale elektrisch nicht gleichwertig sind.In the document Gray, Meyer: Analysis and Design of Analog Integrated Circuits, John Wiley & Sons, Third Edition 1993, ISBN 0-471-57495-3 is a bipolar circuit in Figure 10.9 constructed Gilbert multiplier cell indicated. This Gilbert type multiplier is an active one Multiplier, but has the disadvantage that the both signal inputs for feeding the to be multiplied Signals are not electrically equivalent.

Derartige, elektrisch nicht gleichwertige Signaleingänge sind beispielsweise in dem Dokument DE 236 50 59 gezeigt, vergleiche dort beispielsweise die Verschaltung der Signalquellen V1, V2 mit den Differenzverstärkern in Figur 1. Beide Signalquellen sind über jeweilige Transistoren an die Basisanschlüsse der Differenzverstärker angekoppelt. Dabei sind jedoch die der Quelle V2 zugeordneten Transistoren unmittelbar mit Versorgungspotential verbunden, während die der Quelle V1 zugeordneten Transistoren über Widerstände und eine Stromquelle an Masse gelegt sind. Demnach ist ein Gegentaktmodulator mit elektrisch nicht gleichwertigen Signaleingängen gezeigt.Such, not electrically equivalent signal inputs are For example, in the document DE 236 50 59, see There, for example, the interconnection of the signal sources V1, V2 with the differential amplifiers in Figure 1. Both signal sources are via respective transistors to the base terminals the differential amplifier is coupled. There are, however the transistors assigned to the source V2 directly connected to supply potential, while that of the source V1 associated transistors via resistors and a power source are grounded. Accordingly, a push-pull modulator shown with electrically non-equivalent signal inputs.

Analoge Multipliziererschaltungen in den beschriebenen Anwendungsgebieten unterliegen Forderungen nach immer geringerer Versorgungsspannung, geringem Flächenbedarf und der Herstellbarkeit in kostengünstiger monolithischer Integration.Analog multiplier circuits in the described fields of application are subject to demands for ever lesser Supply voltage, low space requirement and manufacturability in cost-effective monolithic integration.

Bei Anwendung der Analogmultiplizierer als Frequenzumsetzer, das heißt als Hochfrequenzmischer, wird neben den oben genannten Eigenschaften zusätzlich eine gute Linearität, geringes Rauschen sowie eine hohe Mischerverstärkung gefordert.When using the analogue multipliers as frequency converters, that is called high-frequency mixer, will be in addition to the above Properties in addition a good linearity, low Noise and a high mixer gain required.

In dem Dokument GB 2 310 941 A ist ein Bipolar-Multiplizierer angegeben. Dieser umfasst zwei Eingänge zum Anlegen von Eingangsspannungen sowie vier Bipolartransistoren, die zwei parallele Differenzverstärker bilden. Eine Spannungs-Strom-Umsetzung am Eingang linearisiert die tanh-Abhängigkeit der Multiplikation, so dass ein linearer Betrieb bezüglich zumindest eines Eingangs möglich ist. Dies dient der Anwendbarkeit als Frequenzmischer eines Hochfrequenzsignals mit einem LO-Signal. In document GB 2 310 941 A is a bipolar multiplier specified. This includes two inputs for applying input voltages as well as four bipolar transistors, the two parallel Form differential amplifier. A voltage-current conversion at the entrance the tanh dependence of the linearized Multiplication, so that a linear operation with respect to at least an input is possible. This serves the applicability as a frequency mixer of a high-frequency signal with an LO signal.

Aufgabe der vorliegenden Erfindung ist es, eine Multipliziererschaltung anzugeben, welche bei hoher Genauigkeit zur Überwachung des 90°-Phasenunterschiedes von Hochfrequenz-Signalen einsetzbar ist.The object of the present invention is a multiplier circuit specify which with high accuracy for monitoring the 90 ° phase difference of high frequency signals can be used.

Erfindungsgemäß wird die Aufgabe durch eine Multipliziererschaltung gelöst, aufweisend die Merkmale des Patentanspruchs 1.According to the invention, the object is achieved by a multiplier circuit solved, having the features of the claim 1.

Gemäß dem vorliegenden Prinzip ist ein breitbandiger Analogmultiplizierer mit zwei elektrisch gleichwertigen Eingängen vorgesehen.According to the present principle is a broadband analog multiplier with two electrically equivalent inputs intended.

Die angegebene Vier-Quadranten-Multipliziererschaltung weist zwei Eingänge zur Zuführung je eines zu multiplizierenden Signals auf, welche aufgrund der gleichen Quellimpedanzen der Signalquellen gleiche elektrische Eigenschaften haben.The indicated four-quadrant multiplier circuit has two inputs for feeding one each to be multiplied Signal due to the same source impedance of the Signal sources have the same electrical properties.

Die Steuereingänge des Multipliziererkerns sind bevorzugt die Steuereingänge der Transistoren, die die beiden kreuzgekoppelten Transistorpaare bilden.The control inputs of the multiplier core are preferably the Control inputs of the transistors, which cross-coupled the two Form transistor pairs.

Aufgrund der dem vorliegenden Prinzip zugrundeliegenden Gleichwertigkeit der beiden Signaleingänge der vorliegenden Multipliziererschaltung kann diese insbesondere für präzise analoge Multipliziererfunktionen, sowie für breitbandige Phasen-/Frequenz-Modulator- und -Demodulatorschaltungen eingesetzt werden. Zusätzlich ermöglicht die vorliegende Multipliziererschaltung die exakte Überwachung des 90°-Phasenversatzes von Lokaloszillatorsignalen in Mobilfunk-Transceivern.On the basis of the underlying principle Equivalence of the two signal inputs of the present This multiplier circuit can do this especially for precise analog multiplier functions, as well as for broadband phase / frequency modulator and demodulator circuits used become. In addition, the present multiplier circuit enables the exact monitoring of the 90 ° phase shift of local oscillator signals in mobile radio transceivers.

Da die vorliegende Multipliziererschaltung mit einer geringen Anzahl von Transistorebenen aufbaubar ist, kann sie für Betriebsspannungen < 2,5 V eingesetzt werden. Since the present multiplier circuit with a low Number of transistor levels is buildable, it can be used for operating voltages <2.5V are used.

Die in üblichen Gilbert-Multipliziererschaltungen eingesetzte Spannungs-/Stromsteuerung ist bei vorliegendem Prinzip ersetzt durch die Steuerung beider Eingangstore mit überlagerten Spannungsquellen. Die Steuerung pro Signalquelle erfolgt hier mit jeweils einer Stromquelle, wobei beide Quellen die gleiche Quellimpedanz haben und damit elektrisch gleichwertig sind.The used in conventional Gilbert multiplier circuits Voltage / current control is replaced by the present principle by controlling both input gates with superposed Voltage sources. The control takes place per signal source here each with a power source, both sources the have the same source impedance and thus electrically equivalent are.

Hierbei ist die Überlagerung der Signalquellen an den Steuereingängen des Multipliziererkerns als Summierung zweier Ströme an einer Quellimpedanz gleichwertig mit der Summierung zweier Spannungsquellen mit einer wirksamen Quellimpedanz.Here is the superposition of the signal sources at the control inputs of the multiplier core as the summation of two streams at a source impedance equivalent to the summation two voltage sources with an effective source impedance.

Die Ansteuerung des Multipliziererkerns mit den beiden kreuzgekoppelten Transistorpaaren, welche vorteilhafterweise als Differenzverstärker, die kreuzgekoppelt sind, verschaltet sind, erfolgt dabei für ein erstes Eingangssignal über das Gleichtakt-Eingangssignal des jeweiligen Transistorpaares und für ein zweites Eingangssignal über die jeweils differentielle Aussteuerung der beiden Transistorpaare.The control of the multiplier core with the two cross-coupled Transistor pairs, which advantageously as Differential amplifiers, which are cross-coupled, interconnected are, takes place for a first input signal via the Common-mode input signal of the respective transistor pair and for a second input signal via the respective differential Modulation of the two transistor pairs.

Demnach erfolgt die Gleichtaktaussteuerung der Transistorpaare nicht, wie bei der Gilbert-Zelle, über den gemeinsamen Emitterknoten und dessen Gleichtaktaussteuerung, sondern die Ansteuerung mit beiden Eingangssignalen greift an den Steuereingängen der Transistoren an, so daß gleiche Quellimpedanzen und damit gleiche elektrische Eigenschaften der beiden Eingänge erzielbar sind.Accordingly, the common mode modulation of the transistor pairs takes place not, as with the Gilbert cell, over the common Emitter node and its common mode, but the Control with both input signals accesses the control inputs of the transistors, so that same source impedances and thus the same electrical properties of the two inputs can be achieved.

Die vorliegende Multipliziererschaltung verbindet damit die Vorteile einer aktiven Gilbert-Multipliziererzelle, nämlich die monolithische Integrierbarkeit, mit den Vorteilen der passiven Ringmischer-Schaltung, nämlich die hohe elektrische Symmetrie der beiden Eingänge.The present multiplier circuit thus combines the Advantages of an active Gilbert multiplier cell, namely the monolithic integrability, with the advantages of passive ring mixer circuit, namely the high electrical Symmetry of the two inputs.

In einer vorteilhaften Weiterbildung der Erfindung umfaßt der Multipliziererkern ein erstes und ein zweites Transistorpaar, welche miteinander in einer Kreuzkopplung verschaltet sind, wobei die Transistorpaare je einen ersten und einen zweiten Transistor mit je einem Steuereingang umfassen. Weiterhin steuern die Signalquellen den Multipliziererkern an den Steuereingängen der Transistoren so an, daß mit dem ersten zu multiplizierenden Signal eine Umsteuerung zwischen dem ersten und dem zweiten Transistorpaar und mit dem zweiten zu multiplizierenden Signal eine Umsteuerung zwischen erstem und zweitem Transistor jeweils in beiden Transistorpaaren bewirkt ist.In an advantageous embodiment of the invention comprises the Multiplier core a first and a second transistor pair, which are interconnected in a crosstalk, wherein the pairs of transistors each have a first and a second Transistor with one control input each include. Farther the signal sources control the multiplier core at the control inputs the transistors so that with the first to multiplying signal a reversal between the first and the second transistor pair and to be multiplied by the second Signal a reversal between the first and second transistor each effected in both transistor pairs is.

Gegenüber der herkömmlichen Gilbert-Zelle, bei der die Umsteuerung mit dem zweiten zu multiplizierenden Signal ebenfalls differentiell über die Steuereingänge der Transistoren erfolgt, ist bei vorliegender Multipliziererschaltung auch die Umsteuerung mit dem Gleichtaktpegel der Transistorpaare zwischen erstem und zweitem Transistorpaar durch Ansteuerung der Steuereingänge der Transistoren erzielt, während bei der herkömmlichen Gilbert-Zelle diese Steuerung über Spannungs-Stromwandlung und die Speiseströme der Differenzverstärker erreicht ist. Mit vorliegendem Prinzip ist jedoch die gewünschte elektrische Gleichwertigkeit der Signalquellen durch Gleichartigkeit von deren Quellimpedanzen möglich.Opposite the conventional Gilbert cell, in which the reversal with the second signal to be multiplied as well differentially across the control inputs of the transistors is done in the present multiplier circuit also the reversal with the common mode level of the transistor pairs between first and second transistor pair by control the control inputs of the transistors achieved while at the conventional Gilbert cell this control over voltage-current conversion and the feed currents of the differential amplifiers is reached. With the present principle, however, is the desired electrical equivalence of the signal sources Similarity of their source impedances possible.

In einer weiteren, bevorzugten Ausführungsform der vorliegenden Erfindung ist die erste Signalquelle mit dem Multipliziererkern zur Signalzuführung derart gekoppelt, daß den Steuereingängen von erstem und zweitem Transistor des ersten Transistorpaars das erste zu multiplizierende Signal unverändert und den Steuereingängen von erstem und zweitem Transistor des zweiten Transistorpaars das erste zu multiplizierende Signal invertiert zugeführt wird, und daß den Steuereingängen der ersten Transistoren von erstem und zweitem Transistorpaar das zweite zu multiplizierende Signal unverändert und den Steuereingängen der zweiten Transistoren von erstem und zweitem Transistorpaar das zweite zu multiplizierende Signal invertiert zugeführt wird. In a further preferred embodiment of the present invention Invention is the first signal source with the multiplier core coupled to the signal supply such that the control inputs of first and second transistors of the first transistor pair the first signal to be multiplied unchanged and the control inputs of the first and second transistors of the second transistor pair, the first signal to be multiplied is supplied inverted, and that the control inputs of the first transistors of the first and second transistor pair the second signal to be multiplied unchanged and the control inputs the second transistors of first and second Transistor pair the second signal to be multiplied inverted is supplied.

Die als Differenzverstärker ausgebildeten Transistorpaare des Multipliziererkerns können mit der beschriebenen Beschaltung ihrer Steuereingänge mittels der üblicherweise ohnehin als symmetrische Signale vorliegenden zu multiplizierenden Signalen in einfacher Weise differentiell angesteuert werden, wobei sich die von den ersten und zweiten Signalquellen zugeführten Eingangssignale gemäß dem vorliegenden Prinzip überlagern.The transistor pairs of the Multiplier core can with the described wiring their tax receipts by means of the usually anyway symmetrical signals present signals to be multiplied be driven differentially in a simple manner, wherein those supplied by the first and second signal sources Overlay input signals according to the present principle.

In einer weiteren, bevorzugten Ausführungsform der vorliegenden Erfindung sind die Steueranschlüsse der Transistoren der Transistorpaare des Multipliziererkerns deren Basis- oder Gateanschlüsse.In a further preferred embodiment of the present invention Invention are the control terminals of the transistors of Transistor pairs of the multiplier core their base or gate terminals.

In einer weiteren, bevorzugten Ausführungsform der vorliegenden Erfindung sind jeweils Emitter- oder Sourceanschlüsse der ersten und zweiten Transistoren zur Bildung je eines Transistorpaares miteinander verbunden.In a further preferred embodiment of the present invention Invention are each emitter or source terminals of first and second transistors for forming one transistor pair each connected with each other.

Zur Bildung eines Differenzverstärkers werden Emitter- oder Sourceanschlüsse zweier Transistoren miteinander und über eine Stromquelle mit einem Versorgungs- oder Bezugspotentialanschluß gekoppelt. Bei vorliegender Multipliziererschaltung erfolgt diese Ankopplung bevorzugt über eine Konstantstromquelle. Weiterhin erfolgt diese Ankopplung entweder unmittelbar oder über Gegenkopplungswiderstände, je nach den gewünschten Linearitätseigenschaften und dem Anwendungsfall der elektrischen Multiplikation.To form a differential amplifier emitter or Source connections of two transistors with each other and over one Power source with a supply or reference potential connection coupled. In the present multiplier circuit This coupling is preferably done via a constant current source. Furthermore, this coupling is done either directly or via negative feedback resistors, depending on the desired Linearity properties and the application of the electrical multiplication.

In einer weiteren, bevorzugten Ausführungsform der vorliegenden Erfindung umfassen die erste und die zweite Signalquelle jeweils einen Differenzverstärker mit je zwei Eingängen zur Zuführung der zu multiplizierenden Signale und vier Ausgängen zum Anschluß an die Steuereingänge der Transistoren. In a further preferred embodiment of the present invention Invention include the first and the second signal source one differential amplifier each with two inputs to Supply of the signals to be multiplied and four outputs for connection to the control inputs of the transistors.

Die beiden Eingänge der Differenzverstärker bilden je einen symmetrischen Signaleingang zur Zuführung des zu multiplizierenden Signals als differentielles Signal.The two inputs of the differential amplifiers form one each symmetrical signal input for feeding the to be multiplied Signal as a differential signal.

Die Ausgänge der Differenzverstärker sind zur Bereitstellung der für die Ansteuerung des Multipliziererkerns erforderlichen Überlagerungssignale mit je vier Ausgängen, das heißt mit zwei symmetrischen Ausgangsklemmenpaaren ausgebildet, mit je zwei invertierenden und zwei nicht-invertierenden Anschlüssen.The outputs of the differential amplifiers are for provision the one required to drive the multiplier core Overlay signals with four outputs each, that is formed with two symmetrical output terminal pairs, with two inverting and two non-inverting connections.

In einer weiteren, bevorzugten Ausführungsform der vorliegenden Erfindung ist der Differenzverstärker der ersten Signalquelle mit einem Versorgungspotentialanschluß und der Differenzverstärker der zweiten Signalquelle mit einem Bezugspotentialanschluß gekoppelt. Zur Speisung der Differenzverstärker können diese entweder beide an einen Bezugspotentialanschluß, beispielsweise Masse, oder beide an einen Versorgungspotentialanschluß angekoppelt sein, oder wie beschrieben und bevorzugt bei Hochfrequenzanwendung des Multiplizierers als Mischer vorgesehen je einer der Differenzverstärker zur Bereitstellung der ersten und zweiten Signalquelle mit Versorgungs- beziehungsweise mit Bezugspotentialanschluß gekoppelt sein. Die Ausgänge, beispielsweise die Kollektoranschlüsse der Signalquellen-Differenzverstärker, sind mit den Steuereingängen des Multipliziererkerns verbunden.In a further preferred embodiment of the present invention Invention is the differential amplifier of the first signal source with a supply potential terminal and the differential amplifier the second signal source with a reference potential terminal coupled. For feeding the differential amplifier these can either be connected to a reference potential terminal, for example, ground, or both to a supply potential terminal be coupled, or as described and preferably in high frequency application of the multiplier as a mixer each provided one of the differential amplifier for Providing the first and second signal source with supply or coupled to reference potential terminal be. The outputs, such as the collector terminals the signal source differential amplifier, are with the Control inputs of the multiplier core connected.

Die Aufteilung in gleiche Signalströme für die erste Signalquelle und in gleiche Signalströme für die zweite Signalquelle kann bevorzugt mit flächengleichen Transistoren oder zusätzlich mit Gegenkopplungswiderständen zwischen den Emitteranschlüssen der der gepaarten Transistoren der Signalquellen-Differenzverstärker und einer angeschlossenen Stromquelle erreicht werden. The division into equal signal streams for the first signal source and in the same signal streams for the second signal source can preferably be with surface-parallel transistors or in addition with negative feedback resistances between the emitter terminals that of the paired transistors of the signal source differential amplifiers and a connected power source be achieved.

In einer weiteren, bevorzugten Ausführungsform der vorliegenden Erfindung sind erste und zweite Signalquelle als Spannungs-/Stromwandler ausgebildet.In a further preferred embodiment of the present invention Invention are first and second signal source as voltage / current converter educated.

Zu multiplizierende Signale liegen üblicherweise als Spannungssignale vor, während die Ansteuerung des eigentlichen Multipliziererkerns vorteilhafterweise über Stromsignale erfolgen kann. Daher ist die beschriebene Ausbildung der Signalquellen als Spannungs-/Stromwandler vorteilhaft.Signals to be multiplied are usually in the form of voltage signals before, while driving the actual Multiplier core advantageously via current signals can. Therefore, the described embodiment of the signal sources advantageous as voltage / current converter.

Weitere Einzelheiten und vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.Further details and advantageous developments of the invention are the subject of the dependent claims.

Die Erfindung wird, wie nachfolgend beschrieben, anhand mehrerer Ausführungsbeispiele, die in den Zeichnungen dargestellt sind, näher erläutert.The invention will, as described below, based on several Embodiments shown in the drawings are explained in more detail.

Es zeigen:

Figur 1
das Prinzip der vorliegenden Multipliziererschaltung anhand eines vereinfachten Ersatzschaltbildes an einem Beispiel, wobei erste und zweite Signalquelle als Stromquellen dargestellt sind,
Figur 2a
die bekannte Äquivalenz von Strom- und Spannungsquellen unter Berücksichtigung der Quellimpedanz,
Figur 2b
eine Weiterbildung des Prinzips von Figur 2a mit je zwei überlagerten Strom- beziehungsweise Spannungsquellen
Figur 3
ein weiteres Ausführungsbeispiel der Multipliziererschaltung anhand einer Weiterbildung von Figur 1,
Figur 4
eine erste beispielhafte Realisierung einer Signalquelle zur Anwendung in einer Multipliziererschaltung gemäß Figur 3,
Figur 5
eine zweite beispielhafte Realisierung einer Signalquelle zur Anwendung in einer Multipliziererschaltung gemäß Figur 3,
Figur 6
ein weiteres Ausführungsbeispiel der Multipliziererschaltung anhand einer Weiterbildung der Schaltung gemäß Figur 1,
Figur 7
eine Weiterbildung der Multipliziererschaltung gemäß Figur 1, angewendet auf einen Hochfrequenz-Mischer, und
Figur 8
ein Schaltbild zur Erläuterung des Prinzips der Spannungs-/Stromsteuerung der ersten Signalquelle gemäß Figur 7.
Show it:
FIG. 1
the principle of the present multiplier circuit with reference to a simplified equivalent circuit diagram in an example, wherein first and second signal source are shown as current sources,
FIG. 2a
the known equivalence of current and voltage sources taking into account the source impedance,
FIG. 2b
a development of the principle of Figure 2a, each with two superimposed current or voltage sources
FIG. 3
FIG. 2 shows a further exemplary embodiment of the multiplier circuit on the basis of a development of FIG. 1,
FIG. 4
a first exemplary realization of a signal source for use in a multiplier circuit according to Figure 3,
FIG. 5
a second exemplary realization of a signal source for use in a multiplier circuit according to Figure 3,
FIG. 6
FIG. 2 shows a further exemplary embodiment of the multiplier circuit on the basis of a development of the circuit according to FIG. 1,
FIG. 7
a development of the multiplier circuit according to Figure 1, applied to a high-frequency mixer, and
FIG. 8
a circuit diagram for explaining the principle of the voltage / current control of the first signal source according to Figure 7.

Der Multipliziererkern der vorliegenden Multipliziererschaltung, der mit Bezugszeichen 1 versehen ist, umfaßt zwei als Differenzverstärker verschaltete Bipolar-Transistorpaare, wobei ein erstes Transistorpaar einen ersten Transistor 2 und einen zweiten Transistor 3 sowie ein zweites Transistorpaar einen ersten Transistor 4 und einen zweiten Transistor 5 umfaßt. Erstes Transistorpaar 2, 3 und zweites Transistorpaar 4, 5 sind miteinander in einer Kreuzkopplung verschaltet. Hierfür sind die beiden Kollektoranschlüsse der ersten Transistoren 2, 4 und die Kollektoranschlüsse der zweiten Transistoren 3, 5 jeweils miteinander unmittelbar verbunden. Weiterhin sind zur Bildung der Differenzverstärker die Emitteranschlüsse der Transistoren 2, 3 sowie der Transistoren 4, 5, welche das erste beziehungsweise zweite Transistorpaar bilden, unmittelbar miteinander verbunden. Ein erstes und ein zweites zu multiplizierendes Signal werden an den als Basisanschlüssen ausgebildeten Steueranschlüssen der Transistoren 2 bis 5 eingekoppelt. Die gemeinsamen Emitterknoten der Transistorpaare 2, 3; 4, 5 sind über je eine Stromquelle 6, 7 mit einem Bezugspotentialanschluß 8 verbunden. Weiterhin ist ein Gegenkopplungswiderstand 9 vorgesehen, der die beiden Emitterknoten der Transistorpaare 2, 3; 4, 5 miteinander verbindet. In alternativen Ausführungsformen kann dieser Gegenkopplungswiderstand 9 entfallen.The multiplier core of the present multiplier circuit, which is provided with reference numeral 1, comprises two as Differential amplifier interconnected bipolar transistor pairs, where a first transistor pair a first transistor 2 and a second transistor 3 and a second transistor pair a first transistor 4 and a second transistor 5 comprises. First transistor pair 2, 3 and second transistor pair 4, 5 are interconnected in a cross-coupling. For this purpose, the two collector terminals of the first transistors 2, 4 and the collector terminals of the second transistors 3, 5 each directly connected. Farther are the emitter terminals for forming the differential amplifiers the transistors 2, 3 and the transistors 4, 5, which the first and second transistor pair form, directly connected. A first and a second signal to be multiplied are at the as basic connections trained control terminals of the transistors 2 to 5 coupled. The common emitter node of Transistor pairs 2, 3; 4, 5 are each a power source 6, 7th connected to a reference potential terminal 8. Furthermore is a negative feedback resistor 9 is provided, the two Emitter nodes of the transistor pairs 2, 3; 4, 5 connects to each other. In alternative embodiments, this negative feedback resistance 9 omitted.

Erste und zweite Signalquellen zur Ansteuerung des Multipliziererkerns 1 über die Steuereingänge der Transistoren 2 bis 5 mit erstem und zweitem zu multiplizierenden Signal sind im vereinfachten Schaltbild gemäß Figur 1 als Stromquellen 10, 11, 13, 14 mit Parallelimpedanz 12 dargestellt. Im einzelnen ist an den Steuereingang, das heißt den Basisanschluß des ersten Transistor 2 des ersten Transistorpaares 2, 3 eine das erste zu multiplizierende Signal repräsentierende, gesteuerte Stromquelle 10 gegen Bezugspotentialanschluß 8 angeschlossen. Parallel zur Stromquelle 10 ist eine weitere Stromquelle 11 geschaltet, welche das zweite zu multiplizierende Signal repräsentiert. Als Quellimpedanz 12 ist ein Widerstand vorgesehen, der parallel zu den Stromquellen 10, 11 geschaltet ist.First and second signal sources for driving the multiplier core 1 via the control inputs of the transistors 2 to 5 with first and second signal to be multiplied are in simplified circuit diagram of Figure 1 as power sources 10, 11, 13, 14 with parallel impedance 12 shown. In detail is to the control input, that is the base terminal of the first Transistor 2 of the first transistor pair 2, 3 a the first signal representing controlled, to be multiplied Current source 10 connected to reference potential terminal 8. Parallel to the current source 10 is a further current source 11 which represents the second signal to be multiplied. As a source impedance 12, a resistor is provided, which is connected in parallel with the current sources 10, 11.

In Analogie zur Ersatz-Stromquelle 10, 11, 12 ist an jedem weiteren Steuereingang der Transistoren 3, 4, 5 des Multipliziererkerns ebenfalls eine Parallelschaltung aus zwei Stromquellen und der Quellimpedanz 12 angeschlossen. Die Quellimpedanz 12 ist dabei gemäß dem Prinzip der vorliegenden Erfindung zur Bereitstellung symmetrischer Eingangstore für alle Steuereingänge der Transistoren des Multipliziererkerns 1 gleich. Die an den Steuereingang des zweiten Transistors 3 des ersten Transistorpaares 2, 3 angeschlossenen Stromquellen repräsentieren zum einen wiederum das erste zu multiplizierende Signal sowie zum anderen das invertierte, zweite zu multiplizierende Signal und sind demnach mit dem Bezugszeichen 10 und 13 bezeichnet. In analogy to the replacement power source 10, 11, 12 is at each another control input of the transistors 3, 4, 5 of the multiplier core also a parallel connection of two current sources and the source impedance 12 connected. The source impedance 12 is according to the principle of the present invention to provide symmetrical entry gates for all Control inputs of the transistors of the multiplier core 1 equal. The to the control input of the second transistor. 3 of the first transistor pair 2, 3 connected power sources on the one hand represent the first to be multiplied Signal as well as the other inverted, second to multiplying signal and are therefore denoted by the reference numeral 10 and 13.

Der Steueranschluß des ersten Transistors 4 des zweiten Transistorpaares 4, 5 ist mit der Quellimpedanz 12 sowie einer dazu parallel geschalteten Stromquelle 14 und ebenfalls parallel geschalteten Stromquelle 13 gegen Bezugspotential 8 angeschlossen. Während die Stromquelle 14 das invertierte, vom ersten zu multiplizierenden Signal abgeleitete Signal repräsentiert, stellt Stromquelle 13 wie oben erwähnt das invertierte, zweite zu multiplizierende Signal des Multiplizierers bereit.The control terminal of the first transistor 4 of the second transistor pair 4, 5 is the source impedance 12 and a to parallel power source 14 and also in parallel switched current source 13 connected to reference potential 8. While the current source 14 is the inverted, from represents the first signal derived from the signal to be multiplied, current source 13 is the inverted, as mentioned above second signal to be multiplied of the multiplier ready.

An den Steuereingang des zweiten Transistors 5 des zweiten Transistorpaares 4, 5 schließlich sind Stromquellen 14, 11 und Quellimpedanz 12 in einer Parallelschaltung angeschlossen, wobei die Stromquellen 14, 13 das vom ersten zu multiplizierenden Signal abgeleitete Signal invertiert und das vom zweiten zu multiplizierenden Signal abgeleitete Signal nicht-invertiert bereitstellen.To the control input of the second transistor 5 of the second Transistor pair 4, 5 are finally current sources 14, 11th and source impedance 12 connected in parallel, wherein the current sources 14, 13 that to be multiplied by the first Signal derived signal is inverted and that from the second signal derived from the signal to be multiplied non-inverted provide.

Die erste Signalquelle des vorliegenden Multiplizierers umfaßt demnach die Stromquellen 10, 14, während die zweite Signalquelle die Stromquellen 11, 13 umfaßt.The first signal source of the present multiplier comprises Accordingly, the current sources 10, 14, while the second signal source the current sources 11, 13 comprises.

Mit dem vom ersten zu multiplizierenden Signal abgeleiteten Strom Is1, der nicht-invertiert von den Stromquellen 10 und invertiert von den Stromquellen 14 bereitgestellt wird, ist eine Umsteuerung zwischen erstem Differenzverstärker 2, 3 und zweitem Differenzverstärker 4, 5 erzielt. Bei herkömmlichen Multiplizierern wird diese Umsteuerung normalerweise über deren am Emitterknoten anliegenden Gleichtaktsignal erzielt. Bei vorliegendem Prinzip hingegen werden diese Gleichtaktaussteuerungen der Differenzverstärker 2, 3; 4, 5 über deren Basisanschlüsse eingekoppelt. Hierdurch ist es möglich, durch Überlagern der Stromansteuerung der Transistoren mit erstem und zweitem zu multiplizierenden Signals jeweils gleiche Quellimpedanzen 12 bei erster und zweiter Signalquelle vorzusehen. Mit dem vom zweiten zu multiplizierenden Signals abgeleiteten Strom, der nicht-invertiert von den Stromquellen 11 und invertiert von den Stromquellen 13 bereitgestellt wird, ist die differentielle Aussteuerung der beiden Transistorpaare 2, 3; 4, 5 jeweils zwischen erstem Transistor 2, 4 und zweitem Transistor 3, 5 wie bei herkömmlichen Multiplizierern bewirkt.With the derived from the first signal to be multiplied Current Is1, which is non-inverted from the current sources 10 and is provided inversely from the current sources 14 is a reversal between the first differential amplifier 2, 3 and second differential amplifier 4, 5 achieved. In conventional Multipliers, this reversal is usually about their obtained at the emitter node common mode signal. By contrast, with the present principle, these common mode outputs become the differential amplifier 2, 3; 4, 5 on their base connections coupled. This makes it possible by Overlay the current drive of the transistors with the first and the second signal to be multiplied, respectively Provide source impedances 12 at first and second signal source. With the derived from the second signal to be multiplied Current that is not inverted from the current sources 11 and inverted from the current sources 13, is the differential modulation of the two transistor pairs 2, 3; 4, 5 respectively between the first transistor 2, 4 and second transistor 3, 5 as in conventional multipliers causes.

Aufgrund der guten Symmetrieeigenschaften von erstem und zweitem Eingang des Multiplizierers gemäß Figur 1 kann dieser bevorzugt zur Überwachung der exakten Phasendifferenz von 90° bei Lokaloszillatorsignalen sowie als Hochfrequenzmischer eingesetzt werden.Due to the good symmetry properties of the first and second input of the multiplier according to Figure 1, this can preferably for monitoring the exact phase difference of 90 ° for local oscillator signals as well as high-frequency mixer be used.

Figur 2 zeigt die bekannte Umsetzung einer Stromquelle mit Parallelimpedanz in eine äquivalente Spannungsquelle mit Serienimpedanz. Eine Stromquelle 15 mit einem Kurzschlußstrom Ik und parallel geschalteter Quellimpedanz 16 ist elektrisch äquivalent zu einer Spannungsquelle 17 mit einer Leerlaufspannung UL und einer Serienimpedanz 16. Die Darstellungen der Signalquellen 10 bis 14 gemäß Figur 1, welche zur besseren Übersichtlichkeit und zum leichteren Verständnis als Stromquellen gezeichnet sind, können demnach in einfacher Weise gemäß Figur 2 in Spannungsquellen, welche äquivalente elektrische Eigenschaften haben, umgesetzt werden. Zur Umrechnung zwischen Kurzschlußstrom, Leerlaufspannung und Quellimpedanz kann das Ohm'sche Gesetz herangezogen werden.Figure 2 shows the known implementation of a current source with parallel impedance in an equivalent voltage source with series impedance. A current source 15 with a short-circuit current I k and parallel-connected source impedance 16 is electrically equivalent to a voltage source 17 with an open circuit voltage U L and a series impedance 16. The representations of the signal sources 10 to 14 according to Figure 1, which for clarity and to facilitate understanding Current sources are drawn, can therefore be implemented in a simple manner according to Figure 2 in voltage sources which have equivalent electrical properties. To convert between short-circuit current, no-load voltage and source impedance Ohm's law can be used.

Figur 2b zeigt eine Weiterbildung des Prinzips von Figur 2a angewendet auf zwei überlagerte Strom- beziehungsweise Spannungsquellen. Dabei ist eine Parallelschaltung aus zwei Stromquellen 15 mit einer ebenfalls parallelgeschalteten Quellen-Impedanz 16 elektrisch äquivalent zu einer Serienschaltung aus zwei Spannungsquellen 17 mit einer Serienimpedanz 16.FIG. 2b shows a development of the principle of FIG. 2a applied to two superimposed current or voltage sources. Here is a parallel circuit of two Current sources 15 with a likewise connected in parallel Source impedance 16 electrically equivalent to a series circuit from two voltage sources 17 with a series impedance 16th

Angewendet auf das Prinzip von Figur 1 können demnach die parallelgeschalteten, überlagerten Stromquellen 10, 11, 13, 14 im Rahmen der Erfindung durch eine Serienschaltung zweier überlagerter und jeweils gesteuerter Spannungsquellen mit Serienimpedanz ersetzt werden.Applied to the principle of Figure 1, therefore, the parallel-connected, superimposed current sources 10, 11, 13, 14 in the context of the invention by a series connection of two superimposed and respectively controlled voltage sources with series impedance be replaced.

Figur 3 zeigt ein Ausführungsbeispiel einer erfindungsgemäßen Multipliziererschaltung in einer Weiterbildung der Schaltung gemäß Figur 1. Der Multipliziererkern 1 mit den Transistorpaaren 2, 3; 4, 5 entspricht in Aufbau und Wirkungsweise dem von Figur 1 und soll deshalb hier nicht noch einmal beschrieben werden. Zur Speisung der Differenzverstärker 2, 3; 4, 5 des Multipliziererkerns 1 ist eine Stromquelle 18 vorgesehen, die über je einen Widerstand 19 mit dem Emitterknoten der Differenzverstärker 2, 3; 4, 5 sowie mit einem Bezugspotentialanschluß 8 gekoppelt ist.Figure 3 shows an embodiment of an inventive Multiplier circuit in a development of the circuit according to FIG. 1. The multiplier core 1 with the transistor pairs 2, 3; 4, 5 corresponds in structure and operation of the of Figure 1 and is therefore not described again here become. For feeding the differential amplifier 2, 3; 4, 5 of the multiplier core 1, a current source 18 is provided, via each a resistor 19 to the emitter node of Differential amplifier 2, 3; 4, 5 and with a reference potential terminal 8 is coupled.

Zur Speisung der Stromquellen 10, 11, 13, 14, welche wie für Figur 1 beschrieben, erste und zweite Signalquelle zur Zuführung des ersten und zweiten zu multiplizierenden Signals bereitstellen, ist je ein Widerstand 20 zwischen Steuereingang der Transistoren 2, 3, 4, 5 und einen Versorgungspotentialanschluß 21 geschaltet. Um die gemäß dem vorliegenden Prinzip vorgesehene Gleichheit der Quellimpedanzen sicherzustellen, besitzen alle Widerstände 20 den gleichen Widerstandswert.To power the power sources 10, 11, 13, 14, which as for Figure 1 described, first and second signal source for feeding provide the first and second signals to be multiplied, is ever a resistor 20 between the control input the transistors 2, 3, 4, 5 and a supply potential terminal 21 switched. To those according to the present principle ensure equality of source impedances, All resistors 20 have the same resistance value.

Wie bei der Multipliziererschaltung gemäß Figur 1 ist ein symmetrischer Ausgang der Multipliziererschaltung an den kreuzgekoppelten Kollektorausgängen der Transistorpaare 2, 3; 4, 5 gebildet und mit Bezugszeichen 22 gekennzeichnet. Dieser Multipliziererausgang 22 ist über je einen weiteren Widerstand 23 mit Versorgungspotentialanschluß 21 verbunden. Die Funktionsweise der Schaltung gemäß Figur 3 entspricht derjenigen von Figur 1 und soll deshalb nicht noch einmal wiederholt werden. Um die beschriebene Umsteuerung des Multipliziererkerns mittels erster und zweiter Signalquelle wie bei Figur 1 beschrieben zu erreichen, müssen die in Figur 3 unten angegebenen Bedingungen erfüllt sein, das heißt, daß sich die Signalquellen Is1, Is1'; Is2, Is2', Is1\, Is1\' sowie Is2\, Is2\' jeweils in Amplitude A und Phasenlage  gleichen. As with the multiplier circuit according to FIG symmetrical output of the multiplier circuit to the cross-coupled collector outputs of transistor pairs 2, 3; 4, 5 formed and identified by reference numeral 22. This Multiplier output 22 is each a further resistor 23 connected to supply potential terminal 21. The Operation of the circuit according to Figure 3 corresponds to that of Figure 1 and is therefore not repeated again become. To the described reversal of the Multipliziererkerns by means of first and second signal source as in FIG 1 to achieve, those in Figure 3 below specified conditions, that is, that the Signal sources Is1, Is1 '; Is2, Is2 ', Is1 \, Is1 \' and Is2 \, Is2 \ 'in each case in amplitude A and phase position .

Figur 4 und Figur 5 zeigen jeweils beispielhaft Realisierungsmöglichkeiten für die Stromquellen 10, 11, 13, 14, das heißt zur Bildung der ersten und zweiten Signalquellen.FIG. 4 and FIG. 5 each show exemplary implementation possibilities for the power sources 10, 11, 13, 14, the means to form the first and second signal sources.

Figur 4 zeigt beispielhaft die erste Signalquelle 10, 14, welche jedoch auch als zweite Signalquelle 11, 13 sinngemäß eingesetzt werden kann. Im einzelnen zeigt Figur 4 einen Differenzverstärker mit jeweils doppelt ausgeführten Transistoren 24, 25; 26, 27, die eingangsseitig parallel geschaltet sind. An Basisanschlüsse der Transistoren 24, 25, 26, 27 ist als symmetrisches Signal das erste zu multiplizierende Signal anlegbar. Die Emitteranschlüsse der Bipolar-Transistoren 24 bis 27 sind zur Bildung eines Differenzverstärkers über je einen Emitterwiderstand 28 an einen gemeinsamen Emitterknoten angeschlossen, der über eine Stromquelle 29 mit einem Bezugspotentialanschluß 8 verbindbar ist. Die Kollektoranschlüsse bilden Stromausgänge der Transistoren, wobei der Kollektoranschluß des Transistors 24 den Stromquellenausgang Is1, der Kollektoranschluß des Transistors 25 den elektrisch gleichwertigen Stromausgang Is1' bereitstellen und komplementäre, das heißt invertierte Stromausgänge Is1\ und gleichwertig Is1\' von den Kollektoranschlüssen der npn-Bipolartransistoren 26, 27 bereitgestellt sind. Da die Emitterwiderstände 28 alle den gleichen Widerstandswert haben, und diese Quellimpedanz sowohl für die erste, als auch die zweite Signalquelle einsetzbar ist, welche beide mit einer Schaltung gemäß Figur 4 realisierbar sind, sind die dem vorliegenden Prinzip zugrundeliegenden symmetrischen Eigenschaften der Eingangstore der Schaltung erzielbar.FIG. 4 shows by way of example the first signal source 10, 14, which, however, as a second signal source 11, 13 mutatis mutandis can be used. In detail, Figure 4 shows a differential amplifier each with doubly executed transistors 24, 25; 26, 27, the input side connected in parallel are. At base terminals of the transistors 24, 25, 26, 27 is as a symmetrical signal, the first signal to be multiplied applied. The emitter terminals of the bipolar transistors 24 to 27 are to form a differential amplifier over each an emitter resistor 28 to a common emitter node connected, via a current source 29 with a reference potential terminal 8 is connectable. The collector connections form current outputs of the transistors, wherein the collector terminal of the transistor 24, the current source output Is1, the Collector terminal of the transistor 25 the electrically equivalent Provide current output Is1 'and complementary, that is, inverted current outputs Is1 \ and equivalent Is1 \ 'from the collector terminals of npn bipolar transistors 26, 27 are provided. Because the emitter resistors 28 all have the same resistance, and these Source impedance for both the first and second signal sources can be used, both with a circuit can be realized according to Figure 4, are the present Principle underlying symmetric properties of Input gates of the circuit achievable.

Die Emitterwiderstände 28 gemäß Figur 4 begünstigen die exakte Halbierung des Stroms auf die Stromausgänge Isl, Is1'.The emitter resistors 28 according to FIG. 4 favor the exact ones Halving the current to the current outputs Isl, Is1 '.

Figur 5 zeigt ein weiteres Ausführungsbeispiel für die erste und zweite Signalquelle, welche zur Bildung der Signalquellen 10, 11, 13, 14 gemäß Figur 3 als beispielhafte Alternative zu einer Signalquelle gemäß Figur 4 einsetzbar ist. Dabei sind zur Bildung eines Differenzverstärkers wie in Figur 4 jeweils zwei npn-Bipolartransistoren 24, 25, 26, 27 emitterseitig miteinander, und über eine Stromquelle 29 mit einem Bezugsoder Versorgungspotentialanschluß gekoppelt. Basisseitig an den Transistoren 24 bis 27 ist ein erstes oder zweites zu multiplizierendes Signal, jeweils als symmetrisches Signal, zuführbar. Gegenüber Figur 4 können jedoch bei der Ausführung des Signalquellen-Differenzverstärkers gemäß Figur 5 die Emitterwiderstände 28 entfallen. Zur Bereitstellung der geforderten Symmetrie weisen die integrierten Transistoren 24 bis 27 gleiche Emitterflächen A auf.FIG. 5 shows a further exemplary embodiment of the first embodiment and second signal source used to form the signal sources 10, 11, 13, 14 according to FIG. 3 as an exemplary alternative to a signal source according to Figure 4 can be used. There are to form a differential amplifier as shown in Figure 4 respectively two npn bipolar transistors 24, 25, 26, 27 emitter side with each other, and via a power source 29 with a reference or Supply potential connection coupled. Base side the transistors 24 to 27 is a first or second to multiplying signal, each as a balanced signal, fed. Compared with Figure 4, however, in the embodiment of the signal source differential amplifier according to Figure 5 the Emitter resistors 28 omitted. To provide the required Symmetry have the integrated transistors 24th to 27 the same emitter areas A on.

Figur 6 zeigt ein weiteres Ausführungsbeispiel einer Multipliziererschaltung in einer alternativen Ausführungsform gemäß Figur 3. Die Schaltung gemäß Figur 6 stimmt dabei in Aufbau und Funktion weitgehend mit der Schaltung gemäß Figur 3 überein. Unterschiede bestehen lediglich in den fehlenden Emitterwiderständen 19 sowie im Ersetzen der Stromquellenwiderstände 20 durch Transistordioden 33. Demnach sind jeweils als Diode geschaltete Transistoren 33 zwischen Versorgungspotentialanschluß 21 und Steuereingängen der Multipliziererkern-Transistoren 2 bis 5 beziehungsweise Stromquellenausgänge 10, 11, 13, 14 geschaltet. Die Dioden 33 bilden eine logarithmische Last zur Linearisierung der tanh-Kennlinie, dann, wenn keine Emitterwiderstände an Emitterknoten der Transistorpaare 2, 3; 4, 5 vorgesehen sind.FIG. 6 shows a further exemplary embodiment of a multiplier circuit in an alternative embodiment according to FIG. 3. The circuit according to FIG. 6 is in construction and function largely with the circuit of Figure 3 match. Differences exist only in the missing ones Emitter resistors 19 and in replacing the power source resistors 20 by transistor diodes 33th Accordingly, respectively diode-connected transistors 33 between the supply potential terminal 21 and control inputs of the multiplier core transistors 2 to 5 or current source outputs 10, 11, 13, 14 switched. The diodes 33 form a logarithmic Load to linearize the tanh characteristic, then, if no emitter resistors at emitter nodes of the transistor pairs 2, 3; 4, 5 are provided.

Figur 7 zeigt ein weiteres Ausführungsbeispiel einer Multipliziererschaltung gemäß dem vorliegenden Prinzip, welche ausgehend von der Multipliziererschaltung gemäß Figur 1 als Hochfrequenz-Mischerschaltung weitergebildet ist.FIG. 7 shows a further exemplary embodiment of a multiplier circuit according to the present principle, which starting from the multiplier circuit according to FIG. 1 as High-frequency mixer circuit is developed.

Der Multipliziererkern 1 der Schaltung gemäß Figur 7 entspricht in Aufbau und Funktion dem bisher Erläuterten und wird daher an dieser Stelle nicht noch einmal besprochen. Ebenso ist die emitterseitige Stromzuführung mit Gegenkopplungswiderstand 9 bereits in Figur 1 beschrieben und wird daher an dieser Stelle ebenfalls nicht noch einmal wiederholt. Die Besonderheit der Multipliziererschaltung gemäß Figur 7 liegt in der Aufteilung der die erste und zweite Signalquelle bildenden Differenzverstärker 34, 35; 24 bis 27 zum einen auf Versorgungspotehtialseite und zum anderen auf Bezugspotentialseite. Die erste Signalquelle 34, 35 mit den zugeordneten Kollektorwiderständen 32 entspricht dabei einer Emitterfolger-Schaltung. Die zweite Signalquelle 24 bis 27 mit den Emitterwiderständen 28 entspricht in Aufbau und Wirkungsweise der Signalquelle gemäß Figur 4. Mit dem ersten Signaleingang 37, 38, der als Hochfrequenzausgang ausgebildet ist, ist eine Umsteuerung vom ersten Differenzverstärker 2, 3 auf den zweiten Differenzverstärker 4, 5 bewirkt. Hierzu sind die Eingangsklemmen 37, 38 mit den Basisanschlüssen der Transistoren 34, 35 gekoppelt, deren Kollektoranschlüsse miteinander und mit dem Versorgungspotentialanschluß 21 verbunden sind. Versorgungspotentialanschluß 21 ist über eine Spannungsquelle 36 mit Bezugspotential 8 verbunden. Der Emitteranschluß des Transistors 34 ist über je einen Widerstand 32 mit den Steuereingängen der Transistoren des ersten Transistorpaars 2, 3; und der Emitteranschluß des Transistors 35 über je einen gleichartigen Widerstand 32 an die beiden Steuereingänge des zweiten Differenzverstärkers 4, 5 des Multipliziererkerns 1 angeschlossen.The multiplier core 1 corresponds to the circuit according to FIG. 7 in structure and function as previously explained and will therefore not be discussed again at this point. Likewise, the emitter-side power supply with negative feedback resistance 9 already described in Figure 1 and is therefore also not repeated here again. The peculiarity of the multiplier circuit according to FIG. 7 lies in the division of the first and second signal source forming differential amplifier 34, 35; 24 to 27 on the one hand Versorgungspotehtialseite and the other on the reference potential side. The first signal source 34, 35 with the associated Collector resistors 32 corresponds to an emitter follower circuit. The second signal source 24 to 27 with the Emitter resistors 28 corresponds in construction and mode of action the signal source according to FIG 4. With the first signal input 37, 38, which is designed as a high-frequency output is a Redirection from the first differential amplifier 2, 3 to the second Differential amplifier 4, 5 causes. These are the input terminals 37, 38 with the base terminals of the transistors 34, 35 coupled, the collector terminals with each other and are connected to the supply potential terminal 21. Supply potential connection 21 is via a voltage source 36 connected to reference potential 8. The emitter terminal of the Transistor 34 is each a resistor 32 to the control inputs the transistors of the first transistor pair 2, 3; and the emitter terminal of the transistor 35 via one each similar resistor 32 to the two control inputs of second differential amplifier 4, 5 of the multiplier core 1 connected.

Zur Umsteuerung zwischen ersten und zweiten Transistoren 2, 4; 3, 5 jeweils innerhalb der Transistorpaare sind Transistoren 24 bis 27 kollektorseitig gemäß dem vorliegenden Prinzip an die Transistorpaare 2, 5 beziehungsweise 3, 4 angeschlossen. Emitterseitig sind die Transistoren 24 bis 27 der zweiten Signalquelle über je einen Emitterwiderstand 28 an einen gemeinsamen Emitterknoten und weiterhin über eine Stromquelle 29 an Bezugspotentialanschluß 8 angeschlossen, während ein zweiter Signaleingang 39, 40, dem ein zweites zu multiplizierendes Signal zuführbar ist, an je einen Basisanschluß der Transistoren 24 bis 27 angekoppelt ist. For reversal between first and second transistors 2, 4; 3, 5 each within the transistor pairs are transistors 24 to 27 on the collector side according to the present principle to the transistor pairs 2, 5 and 3, 4 connected. Emitter side, the transistors 24 to 27 of the second Signal source via a respective emitter resistor 28 to a common emitter node and continue via a power source 29 connected to reference potential terminal 8 while a second signal input 39, 40, the second to be multiplied Signal can be fed to each of a base terminal of the Transistors 24 to 27 is coupled.

Im vorliegenden Fall ist der Multiplizierer als Empfangs-Demodulator ausgelegt, dem an seinem ersten Eingangsklemmenpaar 37, 38 ein von einer Antenne einkoppelndes Hochfrequenzsignal RF zuführbar ist und an dessen zweitem Eingangsklemmenpaar 39, 40 ein differentielles Lokaloszillator-Signal LO als Überlagerungssignal zuführbar ist. Am Ausgang 22 des Multipliziererkerns 1 ist ein heruntergemischtes beziehungsweise demoduliertes Nutzsignal ableitbar.In the present case, the multiplier is a receive demodulator designed, the at its first input terminal pair 37, 38 a radio frequency signal from an antenna RF can be fed and at the second input terminal pair 39, 40 a differential local oscillator signal LO can be supplied as an overlay signal. At the output 22 of the multiplier core 1 is a downmixed or Demodulated useful signal derivable.

Da die beiden Eingangstore des Multiplizierers aufgrund der gleichartigen Transistoren 30, 31, 34, 35 sowie der gleichartigen Widerstände 32 und damit insgesamt einer gleichen Quellimpedanz erster und zweiter Signalquelle eine hohe Symmetrie aufweisen, ist mit dem beschriebenen Multiplizierer ein hochlinearer, präziser Analogmischer gebildet, der in breitbandigen Phasen-/Frequenzdemodulatorschaltungen einsetzbar ist.Because the two input ports of the multiplier due to the similar transistors 30, 31, 34, 35 and the like Resistors 32 and thus a total of the same Source impedance of the first and second signal source high symmetry is with the described multiplier a highly linear, precise analog mixer formed in can be used broadband phase / Frequenzdemodulatorschaltungen is.

Falls das Hochfrequenz-Signal, welches am Eingang 37, 38 gemäß Figur 7 zuführbar ist, von einer logarithmischen Last, beispielsweise einer Diodenlast, geliefert wird, so kann der Gegenkopplungswiderstand 9 in den Emitterzweigen entfallen.If the high-frequency signal, which at the input 37, 38 according to Figure 7 is fed, from a logarithmic load, For example, a diode load is delivered, so can the Counter-coupling resistor 9 omitted in the emitter branches.

Die Multipliziererschaltung gemäß Figur 7 kann mit Versorgungsspannungen < 3 V bei einem Strombedarf < 3 mA betrieben werden.The multiplier circuit according to FIG. 7 can be supplied with supply voltages <3 V operated at a current requirement <3 mA become.

Bei der Ausführung gemäß Figur 7 arbeiten die Transistoren 34, 35 als Spannungsfolger und erzeugen an ihren Emitterpunkten niederohmige Spannungssteuerknoten. Der notwendige Ruhestrom der Spannungsfolgertransistoren 34, 35 wird dabei aus den zum Konstantstrom aufsummierten Strömen der Gleichtaktstrompfade des Spannungs-/Stromwandler-Differenzverstärkers der zweiten Signalquelle gewonnen. In the embodiment according to FIG. 7, the transistors operate 34, 35 as a voltage follower and generate at their emitter points low-impedance voltage control node. The necessary quiescent current the voltage follower transistors 34, 35 is off the currents added to the constant current of the common mode current paths of the voltage / current transformer differential amplifier won the second signal source.

Bei einer Rauschzahl NF(Noise Figure) von 20 dB liefert die Multiplizierschaltung gemäß Figur 7 eine Verstärkung von 6 dB. Die Eingangs-Intercept-Punkte(IIP) 2. und 3. Ordnung liegen dabei bei +65 dBm beziehungsweise 20 dBm oder größer.At a noise figure NF (noise figure) of 20 dB, the Multiplier circuit according to Figure 7, a gain of 6 dB. The 2nd and 3rd order input intercept points (IIP) lie at +65 dBm or 20 dBm or greater.

Figur 8 schließlich zeigt eine Alternative zu der Ansteuerung mit den Transistoren 34, 35 gemäß Figur 7, deren Spannungsansteuerung durch eine Stromsteuerung gemäß Figur 8 ersetzt ist. Dabei sind die als Emitterfolger geschalteten Transistoren 34, 35 der ersten Signalquelle von Figur 7 ersetzt durch einen gegengekoppelten Differenzverstärker. Dieser Differenzverstärker weist zwei Bipolar-Transistoren 30, 31 auf, deren Kollektoranschlüsse über je einen Hochfrequenzwiderstand 41 an den Versorgungspotentialanschluß 21 angeschlossen sind. Zusätzlich sind die Kollektoranschlüsse über je einen Widerstand 32, wie in Figur 7 gezeichnet, mit den vier Steuereingängen des Multipliziererkerns 1 verbunden. Den Basisanschlüssen der Transistoren 30, 31 ist über den symmetrischen Eingang 37, 38 ein Hochfrequenzsignal zuführbar. Die Emitteranschlüsse der Transistoren 30, 31 sind über einen Gegenkopplungswiderstand 42 miteinander und über je eine Stromquelle 43 mit dem Bezugspotentialanschluß 8 verbunden. Finally, FIG. 8 shows an alternative to the control with the transistors 34, 35 according to FIG. 7, their voltage drive replaced by a current control according to Figure 8 is. In this case, the transistors connected as emitter followers are 34, 35 of the first signal source of Figure 7 replaced by a negative feedback differential amplifier. This differential amplifier comprises two bipolar transistors 30, 31, whose Collector connections via one high-frequency resistor 41 are connected to the supply potential terminal 21. In addition, the collector terminals are each a resistor 32, as drawn in Figure 7, with the four control inputs of the multiplier core 1. The basic connections the transistors 30, 31 is above the balanced one Input 37, 38, a high-frequency signal can be supplied. The emitter connections the transistors 30, 31 are via a negative feedback resistor 42 with each other and each have a power source 43 connected to the reference potential terminal 8.

BezugszeichenlisteLIST OF REFERENCE NUMBERS

11
Multipliziererkernmultiplier core
22
Transistortransistor
33
Transistortransistor
44
Transistortransistor
55
Transistortransistor
66
Stromquellepower source
77
Stromquellepower source
88th
BezugspotentialanschlußReference potential connection
99
Widerstandresistance
1010
Stromquellepower source
1111
Stromquellepower source
1212
Quellimpedanzsource impedance
1313
Stromquellepower source
1414
Stromquellepower source
1515
Stromquellepower source
1616
Quellimpedanzsource impedance
1717
Spannungsquellevoltage source
1818
Stromquellepower source
1919
Widerstandresistance
2020
Widerstandresistance
2121
VersorgungspotentialanschlußSupply potential connection
2222
Ausgangoutput
2323
Kollektorwiderstandcollector resistance
2424
Transistortransistor
2525
Transistortransistor
2626
Transistortransistor
2727
Transistortransistor
2828
Widerstandresistance
2929
Stromquellepower source
3030
Transistortransistor
3131
Transistortransistor
3232
Widerstandresistance
3333
Diodediode
3434
Transistortransistor
3535
Transistor transistor
3636
Spannungsquellevoltage source
3737
Transistortransistor
3838
Transistortransistor
3939
Transistortransistor
4040
Transistortransistor
4141
Widerstandresistance
4242
Widerstandresistance
4343
Stromquellepower source

Claims (9)

  1. Multiplier circuit having
    a multiplier core (1) with two cross-coupled transistor pairs (2, 3; 4, 5) and with control inputs,
    a first signal source (10, 14) which can be supplied with a first signal to be multiplied, with an output which is connected to the control inputs of the multiplier core (1), and with a first impedance of the first signal source (12), and
    a second signal source (11, 13) which can be supplied with a second signal to be multiplied, with an output which is connected to the control inputs of the multiplier core (1) and with a second impedance of the second signal source (12), characterized in that the second impedance (12) is equal to the first impedance (12), such that two electrically equivalent inputs of the multiplier circuit are formed.
  2. Multiplier circuit according to Claim 1, characterized in that the multiplier core (1) comprises a first transistor pair (2, 3) and a second transistor pair (4, 5) which are cross-coupled with one another and which in each case comprise a first (2, 4) and a second transistor (3, 5) having in each case one control input, and in that the signal sources (10, 11, 13, 14) drive the multiplier core (1) in such a manner that by means of the first signal to be multiplied, a diversion between the first transistor pair (2, 3) and the second transistor pair (4, 5) is effected and by means of the second signal to be multiplied, a diversion between the first transistors (2, 4) and the second transistors (3, 5) is effected.
  3. Multiplier circuit according to Claim 2, characterized in that the first signal source (10, 14) is coupled to the multiplier core (1) for supplying a signal, in such a manner that
    the control inputs of the first and second transistor (2, 3) of the first transistor pair are supplied with the first signal to be multiplied unchanged and
    the control inputs of the first and second transistor (4, 5) of the second transistor pair are supplied with the first signal to be multiplied inverted, and in that
    the control inputs of the first transistors (2, 4) are supplied with a second signal to be multiplied unchanged, and
    the control inputs of the second transistors (3, 5) of the first and second transistor pair are supplied with the second signal to be multiplied inverted.
  4. Multiplier circuit according to one of Claims 1 to 3, characterized in that the control terminals of the transistors (2 to 5) of the transistor pairs of the multiplier core (1) are their base or gate terminals.
  5. Multiplier circuit according to one of Claims 1 to 4, characterized in that the emitter or source terminals of the first and second transistors (2, 3; 4, 5) are in each case connected to one another for forming a transistor pair.
  6. Multiplier circuit according to one of Claims 1 to 5, characterized in that the first and second signal source (10, 14; 11, 13) in each case comprise a differential amplifier (24, 25, 26, 27) having. in each case two inputs for supplying the signals to be multiplied and four outputs for connection to the control inputs of the transistors of the multiplier core (1).
  7. Multiplier circuit according to Claim 6, characterized in that the differential amplifier of the first signal source (34, 35) is coupled to a supply potential connection (21) and the differential amplifier of the second signal source (30, 31) is coupled to a reference potential connection (8).
  8. Multiplier circuit according to Claim 6 or 7, characterized in that the differential amplifiers in each case comprise four transistors (24 to 27) to which in each case one emitter resistor (28) is connected.
  9. Multiplier circuit according to one of Claims 1 to 8, characterized in that the first and second signal source (10, 11, 13, 14) are constructed as voltage/current converters.
EP02753008A 2001-07-17 2002-07-10 Multiplier circuit Expired - Lifetime EP1407416B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10134754 2001-07-17
DE10134754A DE10134754A1 (en) 2001-07-17 2001-07-17 multiplier
PCT/DE2002/002525 WO2003009078A2 (en) 2001-07-17 2002-07-10 Multiplier circuit

Publications (2)

Publication Number Publication Date
EP1407416A2 EP1407416A2 (en) 2004-04-14
EP1407416B1 true EP1407416B1 (en) 2005-06-01

Family

ID=7692107

Family Applications (1)

Application Number Title Priority Date Filing Date
EP02753008A Expired - Lifetime EP1407416B1 (en) 2001-07-17 2002-07-10 Multiplier circuit

Country Status (4)

Country Link
US (1) US7026857B2 (en)
EP (1) EP1407416B1 (en)
DE (2) DE10134754A1 (en)
WO (1) WO2003009078A2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9396362B2 (en) * 2011-04-25 2016-07-19 Citizen Holdings Co., Ltd. Analog multiplier circuit, variable gain amplifier, detector circuit, and physical quantity sensor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5519444B2 (en) * 1972-12-29 1980-05-26
DE3840855C2 (en) 1988-12-03 1996-07-18 Telefunken Microelectron Phase comparator
US5379457A (en) * 1993-06-28 1995-01-03 Hewlett-Packard Company Low noise active mixer
DE4420376C2 (en) 1993-09-22 1998-09-17 Hewlett Packard Co Quadrature modulator
JPH08265047A (en) * 1995-01-24 1996-10-11 Matsushita Electric Ind Co Ltd Frequency conversion circuit
JP2888212B2 (en) * 1996-03-08 1999-05-10 日本電気株式会社 Bipolar multiplier
DE19844970C2 (en) * 1998-09-30 2001-02-22 Siemens Ag Circuit arrangement for mixing an input signal and an oscillator signal with one another

Also Published As

Publication number Publication date
WO2003009078A2 (en) 2003-01-30
DE50203287D1 (en) 2005-07-07
US20040155694A1 (en) 2004-08-12
EP1407416A2 (en) 2004-04-14
WO2003009078A3 (en) 2003-04-03
DE10134754A1 (en) 2003-02-06
US7026857B2 (en) 2006-04-11

Similar Documents

Publication Publication Date Title
DE4420447C2 (en) Phase shifter circuit and quadrature network
DE69321902T2 (en) Converter circuit and double push-pull mixer
DE69836613T2 (en) Active push-pull mixer with high linearity
DE10351606B3 (en) High frequency mixer arrangement, e.g. for use in vector modulation, has capacitance(s) in feedback path between differential amplifier output, input of operational amplifier, which is configured as anti-aliasing filter
DE69623292T2 (en) BIPOLAR ANALOG MULTIPLIER FOR LOW VOLTAGE APPLICATIONS
EP0341531A2 (en) Controllable wide band amplifier
EP1522142B1 (en) Amplifying circuit with adjustable amplification and transmitter system comprising such an amplifying circuit
EP1405413B1 (en) Multiplier circuit
EP0073929B1 (en) Integrable signal processing semiconductor circuit
EP0830730A1 (en) Operational amplifier
DE2720525B2 (en) Mixed circuit
EP1119903B1 (en) Circuit for mixing an input signal and an oscillator signal with each other
DE2450853A1 (en) IMPROVED ACTIVE HYBRID SHIFTING
DE69315553T2 (en) Differential amplifier arrangement
DE2810280A1 (en) OSCILLATOR CIRCUIT, IN PARTICULAR FOR SYNCHRONOUS DEMODULATION
DE10344876B3 (en) Signal processing device, in particular for mobile communications
DE60313621T2 (en) SYSTEM AND METHOD FOR CONSTRUCTING THE INPUT SIMPEDANCE OF A STACKED AMPLIFIER ASSEMBLY
EP0077500A2 (en) Integrable frequency divider
EP1407416B1 (en) Multiplier circuit
DE69721898T2 (en) Variable gain amplifier with low DC voltage deviation at the output and low distortion
EP0557741B1 (en) HF mixer stage in common base
EP1527524B1 (en) Transmission arrangement, especially for mobile telephony
EP0631379B1 (en) HF mixer stage in common base
DE102007040867B4 (en) Circuit arrangement for linear signal mixing
DE3638708A1 (en) SEMICONDUCTOR AMPLIFIER CIRCUIT

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20040129

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LI LU MC NL PT SE SK TR

17Q First examination report despatched

Effective date: 20040611

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR GB

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20050601

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REF Corresponds to:

Ref document number: 50203287

Country of ref document: DE

Date of ref document: 20050707

Kind code of ref document: P

GBV Gb: ep patent (uk) treated as always having been void in accordance with gb section 77(7)/1977 [no translation filed]

Effective date: 20050601

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed

Effective date: 20060302

EN Fr: translation not filed
PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20050731

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20050601

REG Reference to a national code

Ref country code: DE

Ref legal event code: R081

Ref document number: 50203287

Country of ref document: DE

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE

Effective date: 20130326

Ref country code: DE

Ref legal event code: R081

Ref document number: 50203287

Country of ref document: DE

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20130314

Ref country code: DE

Ref legal event code: R081

Ref document number: 50203287

Country of ref document: DE

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

Effective date: 20130315

Ref country code: DE

Ref legal event code: R081

Ref document number: 50203287

Country of ref document: DE

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

Effective date: 20130315

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20160705

Year of fee payment: 15

REG Reference to a national code

Ref country code: DE

Ref legal event code: R119

Ref document number: 50203287

Country of ref document: DE

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20180201