EP1407416A2 - Multiplier circuit - Google Patents

Multiplier circuit

Info

Publication number
EP1407416A2
EP1407416A2 EP02753008A EP02753008A EP1407416A2 EP 1407416 A2 EP1407416 A2 EP 1407416A2 EP 02753008 A EP02753008 A EP 02753008A EP 02753008 A EP02753008 A EP 02753008A EP 1407416 A2 EP1407416 A2 EP 1407416A2
Authority
EP
European Patent Office
Prior art keywords
signal
transistors
multiplier
transistor
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP02753008A
Other languages
German (de)
French (fr)
Other versions
EP1407416B1 (en
Inventor
Günther TRÄNKLE
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1407416A2 publication Critical patent/EP1407416A2/en
Application granted granted Critical
Publication of EP1407416B1 publication Critical patent/EP1407416B1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division
    • G06G7/163—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division using a variable impedance controlled by one of the input signals, variable amplification or transfer function

Definitions

  • the present invention relates to a multiplier circuit.
  • Analog multiplier circuits are used, for example, in mass products of mobile radio, such as cell phones.
  • An analog circuit is usually provided in both the send and receive direction, which includes all the necessary circuit components for coupling the digital signal processing to a radio interface.
  • a carrier signal is modulated in the transmission direction and a received high-frequency signal is combined with a local signal in the reception direction and translated into a low-frequency signal.
  • Analog multiplier circuits are used in a so-called mixer mode for frequency conversion both in the transmit and in the receive direction. Further application examples for analog multiplier circuits include the splitting of the signals into a complex-valued signal with an in-phase and a quadrature component, which is common in modern mobile radio transmitters and receivers. For this purpose, superimposition or carrier signals that can be supplied to the multipliers are required, with a signal pair that has an exact phase shift of 90 ° to one another. Multiplier circuits, in particular those with similar signal inputs, such as passive ring mixers, allow particularly precise monitoring of the phase offset of 90 °.
  • ISBN 0-471-57495-3 shows a Gilbert multiplier cell constructed in bipolar circuit technology in FIG. 10.9. ben.
  • This Gilbert-type multiplier is an active multiplier, but has the disadvantage that the two signal inputs for supplying the signals to be multiplied are not electrically equivalent.
  • Such signal inputs which are not electrically equivalent, are shown, for example, in document DE 236 50 59, compare, for example, the interconnection of signal sources VI, V2 with the differential amplifiers in FIG. 1. Both signal sources are coupled to the base connections of the differential amplifiers via respective transistors. However, the transistors assigned to source V2 are directly connected to supply potential, while the transistors assigned to source VI are connected to ground via resistors and a current source. Accordingly, a push-pull modulator with signal inputs that are not electrically equivalent is shown.
  • Analog multiplier circuits in the application areas described are subject to demands for ever fewer
  • the object of the present invention is to provide a multiplier circuit which can be used with high accuracy for monitoring the 90 ° phase difference of high-frequency signals.
  • a multiplier circuit comprising
  • a multiplier core with two cross-coupled transistor pairs, a first signal source to which a first signal to be multiplied can be fed, with an output which is connected to control inputs of the multiplier core and with a first source impedance, and
  • a second signal source to which a second signal to be multiplied can be fed, with an output which is connected to control inputs of the multiplier core and with a second source impedance which is equal to the first source impedance.
  • a broadband analog multiplier with two electrically equivalent inputs is provided.
  • the specified four-quadrant multiplier circuit has two inputs for supplying a signal to be multiplied each, which have the same electrical properties due to the same source impedances of the signal sources.
  • control inputs of the multiplier core are preferably those
  • the present multiplier circuit Due to the equivalence of the two signal inputs of the present multiplier circuit on which the present principle is based, this can be used in particular for precise analog multiplier functions and for broadband phase / frequency modulator and demodulator circuits.
  • the present multiplier circuit enables exact monitoring of the 90 ° phase shift of local oscillator signals in mobile radio transceivers.
  • the present multiplier circuit can be constructed with a small number of transistor levels, it can be used for operating voltages ⁇ 2.5 V.
  • the voltage / current control used in conventional Gilbert multiplier circuits is replaced by the control of both input gates with superimposed voltage sources.
  • the control for each signal source takes place here with one current source each, both sources having the same source impedance and thus being electrically equivalent.
  • the superimposition of the signal sources at the control inputs of the multiplier core as the summation of two currents at a source impedance is equivalent to the summation of two voltage sources with an effective source impedance.
  • the multiplier core is controlled with the two cross-coupled transistor pairs, which are advantageously connected as differential amplifiers which are cross-coupled, for a first input signal via the common-mode input signal of the respective transistor pair and for a second input signal via the respective differential modulation of the two pairs of transistors.
  • the common-mode control of the transistor pairs does not take place, as in the Gilbert cell, via the common emitter node and its common-mode control, but the control with both input signals acts on the control inputs of the transistors, so that the same source impedances and thus the same electrical properties of the two inputs can be achieved are.
  • the present multiplier circuit thus combines the advantages of an active Gilbert multiplier cell, namely the monolithic integrability, with the advantages of the passive ring mixer circuit, namely the high electrical symmetry of the two inputs.
  • the multiplier core comprises a first and a second transistor pair, which are interconnected in a cross coupling, the transistor pairs each comprising a first and a second transistor each having a control input. Furthermore, the signal sources control the multiplier core at the control inputs of the transistors in such a way that a reversal between the first and second transistor pairs with the first signal to be multiplied and a reversal between the first and second transistor in both transistor pairs with the second signal to be multiplied is effected.
  • reversal with the second signal to be multiplied also takes place differentially via the control inputs of the transistors
  • reversal with the common mode level of the transistor pairs between the first and second transistor pair is also achieved by controlling the control inputs of the transistors
  • this control is achieved via voltage-current conversion and the feed currents of the differential amplifiers.
  • the first signal source is coupled to the multiplier core for signal supply in such a way that the control inputs of the first and second transistors of the first transistor pair do not change the first signal to be multiplied and the control inputs of the first and second transistors of the second transistor pair do so first signal to be multiplied is fed inverted, and that the control inputs of the first transistors of the first and second transistor pair the second signal to be multiplied unchanged and the control inputs of the second transistors of the first and second transistor pair the second signal to be multiplied is fed inverted.
  • the transistor pairs of the multiplier core designed as differential amplifiers can be controlled differentially in a simple manner with the described wiring of their control inputs by means of the signals which are usually to be multiplied anyway as symmetrical signals, the input signals supplied by the first and second signal sources being superimposed according to the present principle.
  • control connections of the transistors of the transistor pairs of the multiplier core are their base or gate connections.
  • each emitter or source connections of the first and second transistors are connected to one another to form a pair of transistors.
  • emitter or source connections of two transistors are coupled to one another and to a supply or reference potential connection via a current source.
  • this coupling is preferably carried out via a constant current source.
  • this coupling takes place either directly or via negative feedback resistors, depending on the desired linearity properties and the application of electrical multiplication.
  • the first and the second signal source each comprise a differential amplifier with two inputs each for supplying the signals to be multiplied and four outputs for connection to the control inputs of the transistors.
  • the two inputs of the differential amplifiers each form a symmetrical signal input for supplying the signal to be multiplied as a differential signal.
  • the outputs of the differential amplifiers are designed to provide the superimposition signals required for controlling the multiplier core, each with four outputs, that is to say with two symmetrical pairs of output terminals, each with two inverting and two non-inverting connections.
  • the differential amplifier of the first signal source is coupled to a supply potential connection and the differential amplifier of the second signal source is coupled to a reference potential connection.
  • these can either both be coupled to a reference potential connection, for example ground, or both connected to a supply potential connection, or as described and preferably provided as a mixer in the case of high-frequency use of the multiplier, one of the differential amplifiers for providing the first and second signal sources with supply or be coupled to the reference potential connection.
  • the outputs for example the collector connections of the signal source differential amplifiers, are connected to the control inputs of the multiplier core.
  • the division into equal signal currents for the first signal source and into equal signal currents for the second signal source can preferably be achieved with transistors of the same area or additionally with negative feedback resistances between the emitter connections of the paired transistors of the signal source differential amplifier and a connected current source.
  • the first and second signal sources are designed as voltage / current converters.
  • Signals to be multiplied are usually present as voltage signals, while the actual multiplier core can advantageously be controlled via current signals.
  • the described design of the signal sources as voltage / current converters is therefore advantageous.
  • FIG. 1 shows the principle of the present multiplier circuit using a simplified equivalent circuit diagram using an example, the first and second signal sources being shown as current sources,
  • FIG. 2b shows a development of the principle of FIG. 2a, each with two superimposed current or voltage sources
  • FIG. 3 shows a further exemplary embodiment of the multiplier circuit on the basis of a development from FIG. 1
  • FIG. 4 shows a first exemplary implementation of a signal source for use in a multiplier circuit according to FIG. 3,
  • FIG. 5 shows a second exemplary implementation of a signal source for use in a multiplier circuit according to FIG. 3,
  • FIG. 6 shows a further exemplary embodiment of the multiplier circuit on the basis of a development of the circuit according to FIG. 1,
  • FIG. 7 shows a development of the multiplier circuit according to FIG. 1, applied to a high-frequency mixer, and
  • FIG. 8 is a circuit diagram to explain the principle of
  • the multiplier core of the present multiplier circuit which is provided with the reference symbol 1, comprises two bipolar transistor pairs connected as differential amplifiers, a first transistor pair comprising a first transistor 2 and a second transistor 3, and a second transistor pair comprising a first transistor 4 and a second transistor 5.
  • a first and a second signal to be multiplied are sent to the control connections of the transistor ren 2 to 5 coupled.
  • the common emitter nodes of the transistor pairs 2, 3; 4, 5 are each connected to a reference potential connection 8 via a current source 6, 7.
  • a negative feedback resistor 9 is provided, which connects the two emitter nodes of the transistor pairs 2, 3; 4, 5 connects together. In alternative embodiments, this negative feedback resistor 9 can be omitted.
  • First and second signal sources for controlling the multiplier core 1 via the control inputs of transistors 2 to 5 with the first and second signals to be multiplied are shown in the simplified circuit diagram according to FIG. 1 as current sources 10, 11, 13, 14 with parallel impedance 12.
  • a controlled current source 10 is connected to the control input, that is to say the base connection of the first transistor 2 of the first transistor pair 2, 3, which represents the first signal to be multiplied, against the reference potential connection 8.
  • a further current source 11 is connected in parallel to the current source 10 and represents the second signal to be multiplied.
  • a resistor is provided as the source impedance 12, which is connected in parallel with the current sources 10, 11.
  • a parallel connection of two current sources and the source impedance 12 is also connected to each further control input of the transistors 3, 4, 5 of the multiplier core.
  • the source impedance 12 is the same according to the principle of the present invention for providing symmetrical input gates for all control inputs of the transistors of the multiplier core 1.
  • the current sources connected to the control input of the second transistor 3 of the first pair of transistors 2, 3 represent, on the one hand, the first signal to be multiplied and, on the other hand, the inverted, second signal to be multiplied and are therefore designated by reference numerals 10 and 13.
  • the control connection of the first transistor 4 of the second pair of transistors 4, 5 is connected to the source impedance 12 and a current source 14 connected in parallel thereto and a current source 13 also connected in parallel to reference potential 8.
  • current source 14 represents the inverted signal derived from the first signal to be multiplied
  • current source 13 provides the inverted second signal to be multiplied by the multiplier.
  • current sources 14, 11 and source impedance 12 are connected in a parallel connection to the control input of the second transistor 5 of the second transistor pair 4, 5, the current sources 14, 13 inverting the signal derived from the first signal to be multiplied and the signal to be multiplied from the second Provide signal derived signal not inverted.
  • the first signal source of the present multiplier accordingly comprises the current sources 10, 14, while the second signal source comprises the current sources 11, 13.
  • the multiplier Due to the good symmetry properties of the first and second input of the multiplier according to FIG. 1, it can preferably be used for monitoring the exact phase difference of 90 ° in the case of local oscillator signals and as a high-frequency mixer.
  • FIG. 2 shows the known conversion of a current source with parallel impedance into an equivalent voltage source with series impedance.
  • a current source 15 with a short-circuit current I j ⁇ and source impedance 16 connected in parallel is electrically equivalent to a voltage source 17 with an open circuit voltage UL and a series impedance 16.
  • the representations of the signal sources 10 to 14 according to FIG. 1, which for better clarity and easier understanding as current sources 2 can accordingly be converted in a simple manner according to FIG. 2 into voltage sources which have equivalent electrical properties.
  • Ohm's law can be used to convert between short-circuit current, open circuit voltage and source impedance.
  • Figure 2b shows a development of the principle of Figure 2a applied to two superimposed current or voltage sources. There is a parallel connection from two current sources 15 with one also connected in parallel
  • Source impedance 16 is electrically equivalent to a series connection of two voltage sources 17 with a series impedance 16.
  • the parallel-connected, superimposed current sources 10, 11, 13, 14 in the context of the invention can therefore be connected in series by two superimposed and respectively controlled voltage sources with series impedance can be replaced.
  • FIG. 3 shows an exemplary embodiment of a multiplier circuit according to the invention in a further development of the circuit according to FIG. 1.
  • the multiplier core 1 with the transistor pairs 2, 3; 4, 5 corresponds in structure and mode of operation to that of FIG. 1 and will therefore not be described again here.
  • a current source 18 is provided, which is connected to the emitter node of the differential amplifiers 2, 3; 4, 5 and is coupled to a reference potential terminal 8.
  • resistor 20 To feed the current sources 10, 11, 13, 14, which, as described for FIG. 1, provide first and second signal sources for supplying the first and second signals to be multiplied, there is a respective resistor 20 between the control input of transistors 2, 3, 4, 5 and a supply potential connection 21 connected. In order to ensure the equality of the source impedances provided according to the present principle, all resistors 20 have the same resistance value.
  • a symmetrical output of the multiplier circuit is connected to the cross-coupled collector outputs of the transistor pairs 2, 3; 4, 5 formed and identified by reference numeral 22.
  • This multiplier output 22 is connected via a further resistor 23 to supply potential connection 21.
  • the functioning of the circuit according to FIG. 3 corresponds to that of FIG. 1 and should therefore not be repeated again.
  • FIG. 4 and FIG. 5 each show exemplary implementation options for the current sources 10, 11, 13, 14, that is to say for the formation of the first and second signal sources.
  • FIG. 4 shows an example of the first signal source 10, 14, which, however, can also be used analogously as a second signal source 11, 13.
  • FIG. 4 shows a differential amplifier, each with double transistors 24, 25; 26, 27, which are connected in parallel on the input side.
  • the first signal to be multiplied can be applied to the base connections of the transistors 24, 25, 26, 27 as a symmetrical signal.
  • the emitter connections of the bipolar transistors 24 to 27 are connected to form a differential amplifier via an emitter resistor 28 each to a common emitter node which can be connected to a reference potential connection 8 via a current source 29.
  • the collector connections form current outputs of the transistors, the collector connection of the transistor 24 providing the current source output Isl, the collector connection of the transistor 25 providing the electrically equivalent current output Isl 1 and complementary, i.e. inverted current outputs Isl ⁇ and equivalent Isl ⁇ 'from the collector connections of the npn bipolar type - Transistors 26, 27 are provided. Since the emitter resistors 28 all have the same resistance value and this source impedance can be used for both the first and the second signal source, both of which can be implemented with a circuit according to FIG. 4, the symmetrical properties of the input gates on which the present principle is based are Circuit achievable.
  • the emitter resistors 28 according to FIG. 4 favor the exact halving of the current to the current outputs Isl, Isl '.
  • FIG. 5 shows a further exemplary embodiment for the first and second signal sources, which as an exemplary alternative to the formation of the signal sources 10, 11, 13, 14 according to FIG. 3 a signal source according to FIG. 4 can be used.
  • a signal source according to FIG. 4 can be used to form a differential amplifier, as in FIG. 4, two npn bipolar transistors 24, 25, 26, 27 are coupled to one another on the emitter side and are coupled to a reference or supply potential connection via a current source 29.
  • a first or second signal to be multiplied, in each case as a symmetrical signal, can be fed to the base side of the transistors 24 to 27.
  • the emitter resistors 28 can be omitted in the embodiment of the signal source differential amplifier according to FIG.
  • the integrated transistors 24 to 27 have the same emitter areas A.
  • FIG. 6 shows a further exemplary embodiment of a multiplier circuit in an alternative embodiment according to FIG. 3.
  • the circuit according to FIG. 6 largely corresponds in structure and function to the circuit according to FIG. 3. The only differences are in the missing emitter resistors 19 and in the replacement of the current source resistors 20 by transistor diodes 33. Accordingly, transistors 33 connected as diodes are connected between supply potential terminal 21 and control inputs of multiplier core transistors 2 to 5 or current source outputs 10, 11, 13, 14 , The diodes 33 form a log-arithmic load for linearizing the tanh characteristic, when there are no emitter resistances at the emitter nodes of the transistor pairs 2, 3; 4, 5 are provided.
  • FIG. 7 shows a further exemplary embodiment of a multiplier circuit based on the present principle, which is developed as a high-frequency mixer circuit based on the multiplier circuit according to FIG.
  • the multiplier core 1 of the circuit according to FIG. 7 corresponds in structure and function to what has been explained so far and is therefore not discussed again at this point.
  • the special feature of the multiplier circuit according to FIG. 7 lies in the division of the differential amplifiers 34, 35 forming the first and second signal sources; 24 to 27 on the one hand on the supply potential side and on the other hand on the reference potential side.
  • the first signal source 34, 35 with the associated collector resistors 32 corresponds to an emitter follower circuit.
  • the construction and mode of operation of the second signal source 24 to 27 with the emitter resistors 28 corresponds to that of the signal source according to FIG. 5 causes.
  • the input terminals 37, 38 are coupled to the base connections of the transistors 34, 35, the collector connections of which are connected to one another and to the supply potential connection 21.
  • Supply potential connection 21 is connected to reference potential 8 via a voltage source 36.
  • the emitter connection of the transistor 34 is connected via a resistor 32 to the control inputs of the transistors of the first transistor pair 2, 3; and the emitter connection of the transistor 35 is connected via a similar resistor 32 to the two control inputs of the second differential amplifier 4, 5 of the multiplier core 1.
  • transistors 24 to 27 on the collector side are connected to the transistor pairs 2, 5 and 3, 4 according to the present principle.
  • the transistors 24 to 27 of the second signal source are each connected to a common emitter node via an emitter resistor 28 and furthermore connected to reference potential terminal 8 via a current source 29, while a second signal input 39, 40, to which a second signal to be multiplied can be fed, is connected to one Base connection of the transistors 24 to 27 is coupled.
  • the multiplier is designed as a reception demodulator, to which a high-frequency signal RF which is coupled in from an antenna can be fed to its first input terminal pair 37, 38 and to which a differential local oscillator signal LO can be fed as a beat signal to its second input terminal pair 39, 40.
  • a downmixed or demodulated useful signal can be derived at the output 22 of the multiplier core 1.
  • the multiplier described forms a highly linear, precise analog mixer which can be used in broadband phase / frequency demodulator circuits.
  • the high-frequency signal which can be supplied at the input 37, 38 according to FIG. 7, is supplied by a logarithmic load, for example a diode load, then the negative feedback resistor 9 in the emitter branches can be omitted.
  • the multiplier circuit according to FIG. 7 can be operated with supply voltages ⁇ 3 V with a current requirement ⁇ 3 mA.
  • the transistors 34, 35 operate as voltage followers and generate low-voltage control nodes at their emitter points.
  • the necessary quiescent current of the voltage follower transistors 34, 35 is obtained from the currents of the common mode current paths of the voltage / current converter differential amplifier of the second signal source, which are added up to form the constant current.
  • NF noise figure
  • the multiplier circuit according to FIG. 7 provides a gain of 6 dB.
  • the 2nd and 3rd order input intercept points (IIP) are +65 dBm and 20 dBm or greater.
  • FIG. 8 finally shows an alternative to the control with the transistors 34, 35 according to FIG. 7, the voltage control of which is replaced by a current control according to FIG. 8.
  • the transistors 34, 35 of the first signal source from FIG. 7, which are connected as emitter followers, are replaced by a negative feedback differential amplifier.
  • This differential amplifier has two bipolar transistors 30, 31, the collector connections of which are each connected to the supply potential connection 21 via a high-frequency resistor 41.
  • the collector connections are each connected to the four control inputs of the multiplier core 1 via a resistor 32, as shown in FIG.
  • a high-frequency signal can be fed to the base connections of the transistors 30, 31 via the balanced input 37, 38.
  • the emitter connections of the transistors 30, 31 are connected to one another via a negative feedback resistor 42 and to the reference potential connection 8 via a respective current source 43.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Amplitude Modulation (AREA)
  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

The invention relates to a multiplier circuit comprising a multiplier core that contains two cross-coupled transistor pairs (2, 3; 4, 5). According to the invention, a first and a second signal source (10, 11, 13, 14), which are controlled by a first or second signal that is to be multiplied, are respectively connected to control inputs of the transistors (2 to 5) of the multiplier core for inverting the current between the transistor pairs (2, 3; 4, 5), or in a differentiating manner between the transistors (2, 4; 3, 5) of the differential amplifiers. The high degree of symmetry that can be achieved for the input gates of the circuit permits a particularly precise multiplication with excellent linearity. The inventive multiplier can be used, for example, as a high-frequency mixer circuit or as a 90 DEG phase-detector circuit.

Description

Beschreibungdescription
MultipliziererSchaltungmultiplier
Die vorliegende Erfindung betrifft eine Multipliziererschaltung .The present invention relates to a multiplier circuit.
Analoge Multipliziererschaltungen kommen beispielsweise in Massenprodukten des Mobilfunks, wie Mobiltelefone, zum Ein- satz. Sowohl in Sende- als auch in Empfangsrichtung ist darin üblicherweise ein Analogschaltkreis vorgesehen, der alle erforderlichen Schaltungskomponenten zur Ankopplung der digitalen Signalverarbeitung an eine Funkschnittstelle umfaßt. Je nach Modulationsverfahren wird dabei ein Trägersignal in Sen- derichtung moduliert und in Empfangsrichtung ein empfangenes Hochfrequenzsignal mit einem Überlagerungssignal verknüpft und in ein niederfrequentes Signal übersetzt.Analog multiplier circuits are used, for example, in mass products of mobile radio, such as cell phones. An analog circuit is usually provided in both the send and receive direction, which includes all the necessary circuit components for coupling the digital signal processing to a radio interface. Depending on the modulation method, a carrier signal is modulated in the transmission direction and a received high-frequency signal is combined with a local signal in the reception direction and translated into a low-frequency signal.
Zur Frequenzumsetzung sowohl in Sende- wie auch in Empfangs- richtung werden analoge Multipliziererschaltungen in einem sogenannten Mischer-Betrieb eingesetzt. Weitere Anwendungsbeispiele für analoge Multipliziererschaltungen liegen bei der in modernen Mobilfunk-Sendern und -Empfängern üblichen Aufspaltung der Signale in ein komplexwertiges Signal mit ei- nem Inphase- und einer Quadraturkomponente. Hierfür sind den Multiplizierern zuführbare Überlagerungs- beziehungsweise Trägersignale gefordert, mit einem Signalpaar, welches zueinander eine exakte Phasenversetzung von 90° aufweist. Multipliziererschaltungen, insbesondere solche mit gleichartigen Signaleingängen, wie beispielsweise passive Ringmischer, erlauben eine besonders präzise Überwachung des Phasenversatzes von 90° .Analog multiplier circuits are used in a so-called mixer mode for frequency conversion both in the transmit and in the receive direction. Further application examples for analog multiplier circuits include the splitting of the signals into a complex-valued signal with an in-phase and a quadrature component, which is common in modern mobile radio transmitters and receivers. For this purpose, superimposition or carrier signals that can be supplied to the multipliers are required, with a signal pair that has an exact phase shift of 90 ° to one another. Multiplier circuits, in particular those with similar signal inputs, such as passive ring mixers, allow particularly precise monitoring of the phase offset of 90 °.
In dem Dokument Gray, Meyer: Analysis and Design of Analog Integrated Circuits, John Wiley & Sons, Third Edition 1993,In the document Gray, Meyer: Analysis and Design of Analog Integrated Circuits, John Wiley & Sons, Third Edition 1993,
ISBN 0-471-57495-3 ist in Figur 10.9 eine in bipolarer Schaltungstechnik aufgebaute Gilbert-Multipliziererzelle angege- ben. Dieser Multiplizierer vom Gilbert-Typ ist ein aktiver Multiplizierer, der jedoch den Nachteil aufweist, daß die beiden Signaleingänge zum Zuführen der zu multiplizierenden Signale elektrisch nicht gleichwertig sind.ISBN 0-471-57495-3 shows a Gilbert multiplier cell constructed in bipolar circuit technology in FIG. 10.9. ben. This Gilbert-type multiplier is an active multiplier, but has the disadvantage that the two signal inputs for supplying the signals to be multiplied are not electrically equivalent.
Derartige, elektrisch nicht gleichwertige Signaleingänge sind beispielsweise in dem Dokument DE 236 50 59 gezeigt, vergleiche dort beispielsweise die Verschaltung der Signalquellen VI, V2 mit den Differenzverstärkern in Figur 1. Beide Signal - quellen sind über jeweilige Transistoren an die Basisanschlüsse der Differenzverstärker angekoppelt. Dabei sind jedoch die der Quelle V2 zugeordneten Transistoren unmittelbar mit Versorgungspotential verbunden, während die der Quelle VI zugeordneten Transistoren über Widerstände und eine Strom- quelle an Masse gelegt sind. Demnach ist ein Gegentaktmodula- tor mit elektrisch nicht gleichwertigen Signaleingängen gezeigt .Such signal inputs, which are not electrically equivalent, are shown, for example, in document DE 236 50 59, compare, for example, the interconnection of signal sources VI, V2 with the differential amplifiers in FIG. 1. Both signal sources are coupled to the base connections of the differential amplifiers via respective transistors. However, the transistors assigned to source V2 are directly connected to supply potential, while the transistors assigned to source VI are connected to ground via resistors and a current source. Accordingly, a push-pull modulator with signal inputs that are not electrically equivalent is shown.
Analoge Multipliziererschaltungen in den beschriebenen Anwen- dungsgebieten unterliegen Forderungen nach immer geringererAnalog multiplier circuits in the application areas described are subject to demands for ever fewer
VersorgungsSpannung, geringem Flächenbedarf und der Herstellbarkeit in kostengünstiger monolithischer Integration.Supply voltage, low space requirement and manufacturability in cost-effective monolithic integration.
Bei Anwendung der Analogmultiplizierer als Frequenzumsetzer, das heißt als Hochfrequenzmischer, wird neben den oben genannten Eigenschaften zusätzlich eine gute Linearität, geringes Rauschen sowie eine hohe Mischerverstärkung gefordert.When using the analog multiplier as a frequency converter, that is to say as a high-frequency mixer, in addition to the properties mentioned above, good linearity, low noise and high mixer gain are also required.
Aufgabe der vorliegenden Erfindung ist es, eine Multiplizie- rerschaltung anzugeben, welche bei hoher Genauigkeit zur Überwachung des 90° -Phasenunterschiedes von Hochfrequenz- Signalen einsetzbar ist.The object of the present invention is to provide a multiplier circuit which can be used with high accuracy for monitoring the 90 ° phase difference of high-frequency signals.
Erfindungsgemäß wird die Aufgabe durch eine Multiplizierer- Schaltung gelöst, aufweisendAccording to the invention, the object is achieved by a multiplier circuit comprising
- einen Multipliziererkern mit zwei kreuzgekoppelten Transistorpaaren, - eine erste Signalquelle, der ein erstes zu multiplizierendes Signal zuführbar ist, mit einem Ausgang, der mit Steuereingängen des Multipliziererkerns verbunden ist und mit einer ersten Quellimpedanz, unda multiplier core with two cross-coupled transistor pairs, a first signal source to which a first signal to be multiplied can be fed, with an output which is connected to control inputs of the multiplier core and with a first source impedance, and
- eine zweite Signalquelle, der ein zweites zu multiplizierendes Signal zuführbar ist, mit einem Ausgang, der mit Steuereingängen des Multipliziererkerns verbunden ist und mit einer zweiten Quellimpedanz, die gleich der ersten Quellimpedanz ist.a second signal source to which a second signal to be multiplied can be fed, with an output which is connected to control inputs of the multiplier core and with a second source impedance which is equal to the first source impedance.
Gemäß dem vorliegenden Prinzip ist ein breitbandiger Analog- multiplizierer mit zwei elektrisch gleichwertigen Eingängen vorgesehen.According to the present principle, a broadband analog multiplier with two electrically equivalent inputs is provided.
Die angegebene Vier-Quadranten-Multipliziererschaltung weist zwei Eingänge zur Zuführung je eines zu multiplizierenden Signals auf, welche aufgrund der gleichen Quellimpedanzen der Signalquellen gleiche elektrische Eigenscha ten haben.The specified four-quadrant multiplier circuit has two inputs for supplying a signal to be multiplied each, which have the same electrical properties due to the same source impedances of the signal sources.
Die Steuereingänge des Multipliziererkerns sind bevorzugt dieThe control inputs of the multiplier core are preferably those
Steuereingänge der Transistoren, die die beiden kreuzgekoppelten Transistorpaare bilden.Control inputs of the transistors that form the two cross-coupled transistor pairs.
Aufgrund der dem vorliegenden Prinzip zugrundeliegenden Gleichwertigkeit der beiden Signaleingänge der vorliegenden Multipliziererschaltung kann diese insbesondere für präzise analoge Multipliziererfunktionen, sowie für breitbandige Phasen- /Frequenz-Modulator- und -Demodulatorschaltungen eingesetzt werden. Zusätzlich ermöglicht die vorliegende Multipli- ziererschaltung die exakte Überwachung des 90° -Phasenversatzes von Lokaloszillatorsignalen in Mobilfunk-Transceivern.Due to the equivalence of the two signal inputs of the present multiplier circuit on which the present principle is based, this can be used in particular for precise analog multiplier functions and for broadband phase / frequency modulator and demodulator circuits. In addition, the present multiplier circuit enables exact monitoring of the 90 ° phase shift of local oscillator signals in mobile radio transceivers.
Da die vorliegende Multipliziererschaltung mit einer geringen Anzahl von Transistorebenen aufbaubar ist, kann sie für Be- triebsspannungen < 2,5 V eingesetzt werden. Die in üblichen Gilbert-Multipliziererschaltungen eingesetzte Spannungs-/Stromsteuerung ist bei vorliegendem Prinzip ersetzt durch die Steuerung beider Eingangstore mit überlagerten Spannungsquellen. Die Steuerung pro Signalquelle erfolgt hier mit jeweils einer Stromquelle, wobei beide Quellen die gleiche Quellimpedanz haben und damit elektrisch gleichwertig sind.Since the present multiplier circuit can be constructed with a small number of transistor levels, it can be used for operating voltages <2.5 V. In the present principle, the voltage / current control used in conventional Gilbert multiplier circuits is replaced by the control of both input gates with superimposed voltage sources. The control for each signal source takes place here with one current source each, both sources having the same source impedance and thus being electrically equivalent.
Hierbei ist die Überlagerung der Signalquellen an den Steuer- eingängen des Multipliziererkerns als Summierung zweier Ströme an einer Quellimpedanz gleichwertig mit der Summierung zweier Spannungsquellen mit einer wirksamen Quellimpedanz .Here, the superimposition of the signal sources at the control inputs of the multiplier core as the summation of two currents at a source impedance is equivalent to the summation of two voltage sources with an effective source impedance.
Die Ansteuerung des Multipliziererkerns mit den beiden kreuz- gekoppelten Transistorpaaren, welche vorteilhafterweise als Differenzverstärker, die kreuzgekoppelt sind, verschaltet sind, erfolgt dabei für ein erstes Eingangssignal über das Gleichtakt-Eingangssignal des jeweiligen Transistorpaares und für ein zweites Eingangssignal über die jeweils differentiel- le Aussteuerung der beiden Transistorpaare.The multiplier core is controlled with the two cross-coupled transistor pairs, which are advantageously connected as differential amplifiers which are cross-coupled, for a first input signal via the common-mode input signal of the respective transistor pair and for a second input signal via the respective differential modulation of the two pairs of transistors.
Demnach erfolgt die Gleichtaktaussteuerung der Transistorpaare nicht, wie bei der Gilbert-Zelle, über den gemeinsamen Emitterknoten und dessen Gleichtaktaussteuerung, sondern die Ansteuerung mit beiden Eingangssignalen greift an den Steuereingängen der Transistoren an, so daß gleiche Quellimpedanzen und damit gleiche elektrische Eigenschaften der beiden Eingänge erzielbar sind.Accordingly, the common-mode control of the transistor pairs does not take place, as in the Gilbert cell, via the common emitter node and its common-mode control, but the control with both input signals acts on the control inputs of the transistors, so that the same source impedances and thus the same electrical properties of the two inputs can be achieved are.
Die vorliegende Multipliziererschaltung verbindet damit die Vorteile einer aktiven Gilbert-Multipliziererzelle, nämlich die monolithische Integrierbarkeit , mit den Vorteilen der passiven Ringmischer-Schaltung, nämlich die hohe elektrische Symmetrie der beiden Eingänge.The present multiplier circuit thus combines the advantages of an active Gilbert multiplier cell, namely the monolithic integrability, with the advantages of the passive ring mixer circuit, namely the high electrical symmetry of the two inputs.
In einer vorteilhaften Weiterbildung der Erfindung umfaßt der Multipliziererkern ein erstes und ein zweites Transistorpaar, welche miteinander in einer Kreuzkopplung verschaltet sind, wobei die Transistorpaare je einen ersten und einen zweiten Transistor mit je einem Steuereingang umfassen. Weiterhin steuern die Signalquellen den Multipliziererkern an den Steu- ereingängen der Transistoren so an, daß mit dem ersten zu multiplizierenden Signal eine Umsteuerung zwischen dem ersten und dem zweiten Transistorpaar und mit dem zweiten zu multiplizierenden Signal eine Umsteuerung zwischen erstem und zweitem Transistor jeweils in beiden Transistorpaaren bewirkt ist.In an advantageous development of the invention, the multiplier core comprises a first and a second transistor pair, which are interconnected in a cross coupling, the transistor pairs each comprising a first and a second transistor each having a control input. Furthermore, the signal sources control the multiplier core at the control inputs of the transistors in such a way that a reversal between the first and second transistor pairs with the first signal to be multiplied and a reversal between the first and second transistor in both transistor pairs with the second signal to be multiplied is effected.
Gegenüber der herkömmlichen Gilbert-Zelle, bei der die Umsteuerung mit dem zweiten zu multiplizierenden Signal ebenfalls differentiell über die Steuereingänge der Transistoren erfolgt, ist bei vorliegender Multipliziererschaltung auch die Umsteuerung mit dem Gleichtaktpegel der Transistorpaare zwischen erstem und zweitem Transistorpaar durch Ansteuerung der Steuereingänge der Transistoren erzielt, während bei der herkömmlichen Gilbert-Zelle diese Steuerung über Spannungs- Stromwandlung und die Speiseströme der Differenzverstärker erreicht ist. Mit vorliegendem Prinzip ist jedoch die gewünschte elektrische Gleichwertigkeit der Signalquellen durch Gleichartigkeit von deren Quellimpedanzen möglich.Compared to the conventional Gilbert cell, in which the reversal with the second signal to be multiplied also takes place differentially via the control inputs of the transistors, in the present multiplier circuit, reversal with the common mode level of the transistor pairs between the first and second transistor pair is also achieved by controlling the control inputs of the transistors , while in the conventional Gilbert cell this control is achieved via voltage-current conversion and the feed currents of the differential amplifiers. With the present principle, however, the desired electrical equivalence of the signal sources is possible through the similarity of their source impedances.
In einer weiteren, bevorzugten Ausfuhrungsform der vorliegenden Erfindung ist die erste Signalquelle mit dem Multipliziererkern zur SignalZuführung derart gekoppelt, daß den Steuereingängen von erstem und zweitem Transistor des ersten Transistorpaars das erste zu multiplizierende Signal unverändert und den Steuereingängen von erstem und zweitem Transistor des zweiten Transistorpaars das erste zu multiplizierende Signal invertiert zugeführt wird, und daß den Steuereingängen der ersten Transistoren von erstem und zweitem Transistorpaar das zweite zu multiplizierende Signal unverändert und den Steuer- eingängen der zweiten Transistoren von erstem und zweitem Transistorpaar das zweite zu multiplizierende Signal invertiert zugeführt wird. Die als Differenzverstärker ausgebildeten Transistorpaare des Multipliziererkerns können mit der beschriebenen Beschaltung ihrer Steuereingänge mittels der üblicherweise ohnehin als symmetrische Signale vorliegenden zu multiplizierenden Signalen in einfacher Weise differentiell angesteuert werden, wobei sich die von den ersten und zweiten Signalquellen zugeführten Eingangssignale gemäß dem vorliegenden Prinzip überlagern.In a further preferred embodiment of the present invention, the first signal source is coupled to the multiplier core for signal supply in such a way that the control inputs of the first and second transistors of the first transistor pair do not change the first signal to be multiplied and the control inputs of the first and second transistors of the second transistor pair do so first signal to be multiplied is fed inverted, and that the control inputs of the first transistors of the first and second transistor pair the second signal to be multiplied unchanged and the control inputs of the second transistors of the first and second transistor pair the second signal to be multiplied is fed inverted. The transistor pairs of the multiplier core designed as differential amplifiers can be controlled differentially in a simple manner with the described wiring of their control inputs by means of the signals which are usually to be multiplied anyway as symmetrical signals, the input signals supplied by the first and second signal sources being superimposed according to the present principle.
In einer weiteren, bevorzugten Ausfuhrungsform der vorliegenden Erfindung sind die Steueranschlüsse der Transistoren der Transistorpaare des Multipliziererkerns deren Basis- oder Gateanschlüsse .In a further preferred embodiment of the present invention, the control connections of the transistors of the transistor pairs of the multiplier core are their base or gate connections.
In einer weiteren, bevorzugten Ausfuhrungsform der vorliegenden Erfindung sind jeweils Emitter- oder Sourceanschlusse der ersten und zweiten Transistoren zur Bildung je eines Transistorpaares miteinander verbunden.In a further preferred embodiment of the present invention, each emitter or source connections of the first and second transistors are connected to one another to form a pair of transistors.
Zur Bildung eines Differenzverstärkers werden Emitter- oder Sourceanschlusse zweier Transistoren miteinander und über eine Stromquelle mit einem Versorgungs- oder Bezugspotentialanschluß gekoppelt. Bei vorliegender Multipliziererschaltung erfolgt diese Ankopplung bevorzugt über eine Konstantstromquelle. Weiterhin erfolgt diese Ankopplung entweder unmittelbar oder über Gegenkopplungswiderstände, je nach den gewünschten Linearitätseigenschaften und dem Anwendungsfall der elektrischen Multiplikation.To form a differential amplifier, emitter or source connections of two transistors are coupled to one another and to a supply or reference potential connection via a current source. In the case of the multiplier circuit, this coupling is preferably carried out via a constant current source. Furthermore, this coupling takes place either directly or via negative feedback resistors, depending on the desired linearity properties and the application of electrical multiplication.
In einer weiteren, bevorzugten Ausfuhrungsform der vorliegenden Erfindung umfassen die erste und die zweite Signalquelle jeweils einen Differenzverstärker mit je zwei Eingängen zur Zuführung der zu multiplizierenden Signale und vier Ausgängen zum Anschluß an die Steuereingänge der Transistoren. Die beiden Eingänge der Differenzverstärker bilden je einen symmetrischen Signaleingang zur Zuführung des zu multiplizierenden Signals als differentielles Signal.In a further, preferred embodiment of the present invention, the first and the second signal source each comprise a differential amplifier with two inputs each for supplying the signals to be multiplied and four outputs for connection to the control inputs of the transistors. The two inputs of the differential amplifiers each form a symmetrical signal input for supplying the signal to be multiplied as a differential signal.
Die Ausgänge der Differenzverstärker sind zur Bereitstellung der für die Ansteuerung des Multipliziererkerns erforderlichen Überlagerungssignale mit je vier Ausgängen, das heißt mit zwei symmetrischen Ausgangsklemmenpaaren ausgebildet, mit je zwei invertierenden und zwei nicht-invertierenden An- Schlüssen.The outputs of the differential amplifiers are designed to provide the superimposition signals required for controlling the multiplier core, each with four outputs, that is to say with two symmetrical pairs of output terminals, each with two inverting and two non-inverting connections.
In einer weiteren, bevorzugten Ausfuhrungsform der vorliegenden Erfindung ist der Differenzverstärker der ersten Signal - quelle mit einem Versorgungspotentialanschluß und der Diffe- renzverstärker der zweiten Signalquelle mit einem Bezugspotentialanschluß gekoppelt. Zur Speisung der Differenzverstärker können diese entweder beide an einen Bezugspotentialanschluß, beispielsweise Masse, oder beide an einen Versorgungspotentialanschluß angekoppelt sein, oder wie beschrieben und bevorzugt bei Hochfrequenzanwendung des Multiplizierers als Mischer vorgesehen je einer der Differenzverstärker zur Bereitstellung der ersten und zweiten Signalquelle mit Versorgungs- beziehungsweise mit Bezugspotentialanschluß gekoppelt sein. Die Ausgänge, beispielsweise die Kollektoran- Schlüsse der Signalquellen-Differenzverstärker, sind mit den Steuereingängen des Multipliziererkerns verbunden.In a further preferred embodiment of the present invention, the differential amplifier of the first signal source is coupled to a supply potential connection and the differential amplifier of the second signal source is coupled to a reference potential connection. To supply the differential amplifiers, these can either both be coupled to a reference potential connection, for example ground, or both connected to a supply potential connection, or as described and preferably provided as a mixer in the case of high-frequency use of the multiplier, one of the differential amplifiers for providing the first and second signal sources with supply or be coupled to the reference potential connection. The outputs, for example the collector connections of the signal source differential amplifiers, are connected to the control inputs of the multiplier core.
Die Aufteilung in gleiche Signalströme für die erste Signal - quelle und in gleiche Signalströme für die zweite Signalquel- le kann bevorzugt mit flächengleichen Transistoren oder zusätzlich mit Gegenkopplungswiderständen zwischen den Emitteranschlüssen der der gepaarten Transistoren der Signalquellen-Differenzverstärker und einer angeschlossenen Stromquelle erreicht werden. In einer weiteren, bevorzugten Ausfuhrungsform der vorliegenden Erfindung sind erste und zweite Signalquelle als Spannungs-/Stromwandler ausgebildet.The division into equal signal currents for the first signal source and into equal signal currents for the second signal source can preferably be achieved with transistors of the same area or additionally with negative feedback resistances between the emitter connections of the paired transistors of the signal source differential amplifier and a connected current source. In a further preferred embodiment of the present invention, the first and second signal sources are designed as voltage / current converters.
Zu multiplizierende Signale liegen üblicherweise als Spannungssignale vor, während die Ansteuerung des eigentlichen Multipliziererkerns vorteilhafterweise über Stromsignale erfolgen kann. Daher ist die beschriebene Ausbildung der Signalquellen als Spannungs-/Stromwandler vorteilhaft.Signals to be multiplied are usually present as voltage signals, while the actual multiplier core can advantageously be controlled via current signals. The described design of the signal sources as voltage / current converters is therefore advantageous.
Weitere Einzelheiten und vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.Further details and advantageous developments of the invention are the subject of the dependent claims.
Die Erfindung wird, wie nachfolgend beschrieben, anhand meh- rerer Ausführungsbeispiele, die in den Zeichnungen dargestellt sind, näher erläutert.As described below, the invention is explained in more detail with reference to several exemplary embodiments which are illustrated in the drawings.
Es zeigen:Show it:
Figur 1 das Prinzip der vorliegenden Multipliziererschaltung anhand eines vereinfachten Ersatzschaltbildes an einem Beispiel, wobei erste und zweite Signal - quelle als Stromquellen dargestellt sind,FIG. 1 shows the principle of the present multiplier circuit using a simplified equivalent circuit diagram using an example, the first and second signal sources being shown as current sources,
Figur 2a die bekannte Äquivalenz von Strom- und Spannungs- quellen unter Berücksichtigung der Quellimpedanz,2a shows the known equivalence of current and voltage sources, taking into account the source impedance,
Figur 2b eine Weiterbildung des Prinzips von Figur 2a mit je zwei überlagerten Strom- beziehungsweise Spannungs- quellen2b shows a development of the principle of FIG. 2a, each with two superimposed current or voltage sources
Figur 3 ein weiteres Ausführungsbeispiel der Multipliziererschaltung anhand einer Weiterbildung von Figur 1, Figur 4 eine erste beispielhafte Realisierung einer Signalquelle zur Anwendung in einer Multipliziererschaltung gemäß Figur 3 ,FIG. 3 shows a further exemplary embodiment of the multiplier circuit on the basis of a development from FIG. 1, FIG. 4 shows a first exemplary implementation of a signal source for use in a multiplier circuit according to FIG. 3,
Figur 5 eine zweite beispielhafte Realisierung einer Signalquelle zur Anwendung in einer Multipliziererschaltung gemäß Figur 3,FIG. 5 shows a second exemplary implementation of a signal source for use in a multiplier circuit according to FIG. 3,
Figur 6 ein weiteres Ausführungsbeispiel der Multiplizie- rerschaltung anhand einer Weiterbildung der Schaltung gemäß Figur 1 ,FIG. 6 shows a further exemplary embodiment of the multiplier circuit on the basis of a development of the circuit according to FIG. 1,
Figur 7 eine Weiterbildung der Multipliziererschaltung gemäß Figur 1, angewendet auf einen Hochfrequenz- Mischer, und7 shows a development of the multiplier circuit according to FIG. 1, applied to a high-frequency mixer, and
Figur 8 ein Schaltbild zur Erläuterung des Prinzips derFigure 8 is a circuit diagram to explain the principle of
Spannungs-/Stromsteuerung der ersten Signalquelle gemäß Figur 7.Voltage / current control of the first signal source according to FIG. 7.
Der Multipliziererkern der vorliegenden Multipliziererschaltung, der mit Bezugszeichen 1 versehen ist, umfaßt zwei als Differenzverstärker verschaltete Bipolar-Transistorpaare, wobei ein erstes Transistorpaar einen ersten Transistor 2 und einen zweiten Transistor 3 sowie ein zweites Transistorpaar einen ersten Transistor 4 und einen zweiten Transistor 5 umfaßt. Erstes Transistorpaar 2, 3 und zweites TransistorpaarThe multiplier core of the present multiplier circuit, which is provided with the reference symbol 1, comprises two bipolar transistor pairs connected as differential amplifiers, a first transistor pair comprising a first transistor 2 and a second transistor 3, and a second transistor pair comprising a first transistor 4 and a second transistor 5. First pair of transistors 2, 3 and second pair of transistors
4, 5 sind miteinander in einer Kreuzkopplung verschaltet. Hierfür sind die beiden Kollektoranschlüsse der ersten Tran- sistoren 2, 4 und die Kollektoranschlüsse der zweiten Transistoren 3, 5 jeweils miteinander unmittelbar verbunden. Weiterhin sind zur Bildung der Differenzverstärker die Emitteranschlüsse der Transistoren 2, 3 sowie der Transistoren 4,4, 5 are interconnected in a cross coupling. For this purpose, the two collector connections of the first transistors 2, 4 and the collector connections of the second transistors 3, 5 are each directly connected to one another. Furthermore, the emitter connections of transistors 2, 3 and transistors 4,
5, welche das erste beziehungsweise zweite Transistorpaar bilden, unmittelbar miteinander verbunden. Ein erstes und ein zweites zu multiplizierendes Signal werden an den als Basisanschlüssen ausgebildeten Steueranschlüssen der Transisto- ren 2 bis 5 eingekoppelt. Die gemeinsamen Emitterknoten der Transistorpaare 2, 3; 4, 5 sind über je eine Stromquelle 6, 7 mit einem Bezugspotentialanschluß 8 verbunden. Weiterhin ist ein Gegenkopplungswiderstand 9 vorgesehen, der die beiden Emitterknoten der Transistorpaare 2, 3; 4, 5 miteinander verbindet. In alternativen Ausfuhrungsformen kann dieser Gegenkopplungswiderstand 9 entfallen.5, which form the first and second pair of transistors, directly connected to one another. A first and a second signal to be multiplied are sent to the control connections of the transistor ren 2 to 5 coupled. The common emitter nodes of the transistor pairs 2, 3; 4, 5 are each connected to a reference potential connection 8 via a current source 6, 7. Furthermore, a negative feedback resistor 9 is provided, which connects the two emitter nodes of the transistor pairs 2, 3; 4, 5 connects together. In alternative embodiments, this negative feedback resistor 9 can be omitted.
Erste und zweite Signalquellen zur Ansteuerung des Multipli- ziererkerns 1 über die Steuereingänge der Transistoren 2 bis 5 mit erstem und zweitem zu multiplizierenden Signal sind im vereinfachten Schaltbild gemäß Figur 1 als Stromquellen 10, 11, 13, 14 mit Parallelimpedanz 12 dargestellt. Im einzelnen ist an den Steuereingang, das heißt den Basisanschluß des er- sten Transistor 2 des ersten Transistorpaares 2, 3 eine das erste zu multiplizierende Signal repräsentierende, gesteuerte Stromquelle 10 gegen Bezugspotentialanschluß 8 angeschlossen. Parallel zur Stromquelle 10 ist eine weitere Stromquelle 11 geschaltet, welche das zweite zu multiplizierende Signal re- präsentiert. Als Quellimpedanz 12 ist ein Widerstand vorgesehen, der parallel zu den Stromquellen 10, 11 geschaltet ist.First and second signal sources for controlling the multiplier core 1 via the control inputs of transistors 2 to 5 with the first and second signals to be multiplied are shown in the simplified circuit diagram according to FIG. 1 as current sources 10, 11, 13, 14 with parallel impedance 12. Specifically, a controlled current source 10 is connected to the control input, that is to say the base connection of the first transistor 2 of the first transistor pair 2, 3, which represents the first signal to be multiplied, against the reference potential connection 8. A further current source 11 is connected in parallel to the current source 10 and represents the second signal to be multiplied. A resistor is provided as the source impedance 12, which is connected in parallel with the current sources 10, 11.
In Analogie zur Ersatz-Stromquelle 10, 11, 12 ist an jedem weiteren Steuereingang der Transistoren 3, 4, 5 des Multipli- ziererkerns ebenfalls eine Parallelschaltung aus zwei Stromquellen und der Quellimpedanz 12 angeschlossen. Die Quellimpedanz 12 ist dabei gemäß dem Prinzip der vorliegenden Erfindung zur Bereitstellung symmetrischer Eingangstore für alle Steuereingänge der Transistoren des Multipliziererkerns 1 gleich. Die an den Steuereingang des zweiten Transistors 3 des ersten Transistorpaares 2, 3 angeschlossenen Stromquellen repräsentieren zum einen wiederum das erste zu multiplizierende Signal sowie zum anderen das invertierte, zweite zu multiplizierende Signal und sind demnach mit dem Bezugszei- chen 10 und 13 bezeichnet. Der Steueranschluß des ersten Transistors 4 des zweiten Transistorpaares 4, 5 ist mit der Quellimpedanz 12 sowie einer dazu parallel geschalteten Stromquelle 14 und ebenfalls parallel geschalteten Stromquelle 13 gegen Bezugspotential 8 angeschlossen. Während die Stromquelle 14 das invertierte, vom ersten zu multiplizierenden Signal abgeleitete Signal repräsentiert, stellt Stromquelle 13 wie oben erwähnt das invertierte, zweite zu multiplizierende Signal des Multiplizierers bereit .In analogy to the replacement current source 10, 11, 12, a parallel connection of two current sources and the source impedance 12 is also connected to each further control input of the transistors 3, 4, 5 of the multiplier core. The source impedance 12 is the same according to the principle of the present invention for providing symmetrical input gates for all control inputs of the transistors of the multiplier core 1. The current sources connected to the control input of the second transistor 3 of the first pair of transistors 2, 3 represent, on the one hand, the first signal to be multiplied and, on the other hand, the inverted, second signal to be multiplied and are therefore designated by reference numerals 10 and 13. The control connection of the first transistor 4 of the second pair of transistors 4, 5 is connected to the source impedance 12 and a current source 14 connected in parallel thereto and a current source 13 also connected in parallel to reference potential 8. As mentioned above, while current source 14 represents the inverted signal derived from the first signal to be multiplied, current source 13 provides the inverted second signal to be multiplied by the multiplier.
An den Steuereingang des zweiten Transistors 5 des zweiten Transistorpaares 4, 5 schließlich sind Stromquellen 14, 11 und Quellimpedanz 12 in einer Parallelschaltung angeschlossen, wobei die Stromquellen 14, 13 das vom ersten zu multi- plizierenden Signal abgeleitete Signal invertiert und das vom zweiten zu multiplizierenden Signal abgeleitete Signal nichtinvertiert bereitstellen.Finally, current sources 14, 11 and source impedance 12 are connected in a parallel connection to the control input of the second transistor 5 of the second transistor pair 4, 5, the current sources 14, 13 inverting the signal derived from the first signal to be multiplied and the signal to be multiplied from the second Provide signal derived signal not inverted.
Die erste Signalquelle des vorliegenden Multiplizierers um- faßt demnach die Stromquellen 10, 14, während die zweite Signalquelle die Stromquellen 11, 13 umfaßt.The first signal source of the present multiplier accordingly comprises the current sources 10, 14, while the second signal source comprises the current sources 11, 13.
Mit dem vom ersten zu multiplizierenden Signal abgeleiteten Strom Isl, der nicht-invertiert von den Stromquellen 10 und invertiert von den Stromquellen 14 bereitgestellt wird, ist eine Umsteuerung zwischen erstem Differenzverstärker 2, 3 und zweitem Differenzverstärker 4, 5 erzielt. Bei herkömmlichen Multiplizierern wird diese Umsteuerung normalerweise über deren am Emitterknoten anliegenden Gleichtaktsignal erzielt. Bei vorliegendem Prinzip hingegen werden diese Gleichtaktaussteuerungen der Differenzverstärker 2, 3; 4, 5 über deren Basisanschlüsse eingekoppelt. Hierdurch ist es möglich, durch Überlagern der Stromansteuerung der Transistoren mit erstem und zweitem zu multiplizierenden Signals jeweils gleiche Quellimpedanzen 12 bei erster und zweiter Signalquelle vorzusehen. Mit dem vom zweiten zu multiplizierenden Signals abgeleiteten Strom, der nicht-invertiert von den Stromquellen 11 und invertiert von den Stromquellen 13 bereitgestellt wird, ist die differentielle Aussteuerung der beiden Transistorpaare 2 , 3; 4, 5 jeweils zwischen erstem Transistor 2, 4 und zweitem Transistor 3, 5 wie bei herkömmlichen Multiplizierern bewirkt.With the current Isl derived from the first signal to be multiplied, which is provided non-inverted by the current sources 10 and inverted by the current sources 14, reversal between the first differential amplifier 2, 3 and the second differential amplifier 4, 5 is achieved. In conventional multipliers, this reversal is normally achieved via the common-mode signal present at the emitter node. In the present principle, however, these common-mode modulations of the differential amplifiers 2, 3; 4, 5 coupled in via their base connections. This makes it possible to provide the same source impedances 12 for the first and second signal sources by superimposing the current control of the transistors with the first and second signals to be multiplied. With the current derived from the second signal to be multiplied, which is not inverted by the current sources 11 and is provided inverted by the current sources 13, the differential modulation of the two transistor pairs 2, 3; 4, 5 in each case between the first transistor 2, 4 and the second transistor 3, 5 as in conventional multipliers.
Aufgrund der guten Symmetrieeigenschaften von erstem und zweitem Eingang des Multiplizierers gemäß Figur 1 kann dieser bevorzugt zur Überwachung der exakten Phasendifferenz von 90° bei Lokaloszillatorsignalen sowie als Hochfrequenzmischer eingesetzt werden.Due to the good symmetry properties of the first and second input of the multiplier according to FIG. 1, it can preferably be used for monitoring the exact phase difference of 90 ° in the case of local oscillator signals and as a high-frequency mixer.
Figur 2 zeigt die bekannte Umsetzung einer Stromquelle mit Parallelimpedanz in eine äquivalente Spannungsquelle mit Se- rienimpedanz . Eine Stromquelle 15 mit einem Kurzschlußstrom Ijζ und parallel geschalteter Quellimpedanz 16 ist elektrisch äquivalent zu einer Spannungsquelle 17 mit einer Leerlaufspannung UL und einer Serienimpedanz 16. Die Darstellungen der Signalquellen 10 bis 14 gemäß Figur 1, welche zur besseren Übersichtlichkeit und zum leichteren Verständnis als Stromquellen gezeichnet sind, können demnach in einfacher Weise gemäß Figur 2 in Spannungsquellen, welche äquivalente elektrische Eigenschaften haben, umgesetzt werden. Zur Umrechnung zwischen Kurzschlußstrom, LeerlaufSpannung und Quellimpedanz kann das Ohm' sehe Gesetz herangezogen werden.FIG. 2 shows the known conversion of a current source with parallel impedance into an equivalent voltage source with series impedance. A current source 15 with a short-circuit current I jζ and source impedance 16 connected in parallel is electrically equivalent to a voltage source 17 with an open circuit voltage UL and a series impedance 16. The representations of the signal sources 10 to 14 according to FIG. 1, which for better clarity and easier understanding as current sources 2 can accordingly be converted in a simple manner according to FIG. 2 into voltage sources which have equivalent electrical properties. Ohm's law can be used to convert between short-circuit current, open circuit voltage and source impedance.
Figur 2b zeigt eine Weiterbildung des Prinzips von Figur 2a angewendet auf zwei überlagerte Strom- beziehungsweise Spannungsquellen. Dabei ist eine Parallelschaltung aus zwei Stromquellen 15 mit einer ebenfalls parallelgeschaltetenFigure 2b shows a development of the principle of Figure 2a applied to two superimposed current or voltage sources. There is a parallel connection from two current sources 15 with one also connected in parallel
Quellen- Impedanz 16 elektrisch äquivalent zu einer Serienschaltung aus zwei Spannungsquellen 17 mit einer Serienimpedanz 16.Source impedance 16 is electrically equivalent to a series connection of two voltage sources 17 with a series impedance 16.
Angewendet auf das Prinzip von Figur 1 können demnach die parallelgeschalteten, überlagerten Stromquellen 10, 11, 13, 14 im Rahmen der Erfindung durch eine Serienschaltung zweier überlagerter und jeweils gesteuerter Spannungsquellen mit Serienimpedanz ersetzt werden.Applied to the principle of FIG. 1, the parallel-connected, superimposed current sources 10, 11, 13, 14 in the context of the invention can therefore be connected in series by two superimposed and respectively controlled voltage sources with series impedance can be replaced.
Figur 3 zeigt ein Ausführungsbeispiel einer erfindungsgemäßen Multipliziererschaltung in einer Weiterbildung der Schaltung gemäß Figur 1. Der Multipliziererkern 1 mit den Transistorpaaren 2, 3; 4, 5 entspricht in Aufbau und Wirkungsweise dem von Figur 1 und soll deshalb hier nicht noch einmal beschrieben werden. Zur Speisung der Differenzverst rker 2, 3; 4, 5 des Multipliziererkerns 1 ist eine Stromquelle 18 vorgesehen, die über je einen Widerstand 19 mit dem Emitterknoten der Differenzverstärker 2, 3; 4, 5 sowie mit einem Bezugspotentialanschluß 8 gekoppelt ist.FIG. 3 shows an exemplary embodiment of a multiplier circuit according to the invention in a further development of the circuit according to FIG. 1. The multiplier core 1 with the transistor pairs 2, 3; 4, 5 corresponds in structure and mode of operation to that of FIG. 1 and will therefore not be described again here. To supply the differential amplifier 2, 3; 4, 5 of the multiplier core 1, a current source 18 is provided, which is connected to the emitter node of the differential amplifiers 2, 3; 4, 5 and is coupled to a reference potential terminal 8.
Zur Speisung der Stromquellen 10, 11, 13, 14, welche wie für Figur 1 beschrieben, erste und zweite Signalquelle zur Zuführung des ersten und zweiten zu multiplizierenden Signals bereitstellen, ist je ein Widerstand 20 zwischen Steuereingang der Transistoren 2, 3, 4, 5 und einen Versorgungspotentialan- Schluß 21 geschaltet. Um die gemäß dem vorliegenden Prinzip vorgesehene Gleichheit der Quellimpedanzen sicherzustellen, besitzen alle Widerstände 20 den gleichen Widerstandswert.To feed the current sources 10, 11, 13, 14, which, as described for FIG. 1, provide first and second signal sources for supplying the first and second signals to be multiplied, there is a respective resistor 20 between the control input of transistors 2, 3, 4, 5 and a supply potential connection 21 connected. In order to ensure the equality of the source impedances provided according to the present principle, all resistors 20 have the same resistance value.
Wie bei der Multipliziererschaltung gemäß Figur 1 ist ein symmetrischer Ausgang der Multipliziererschaltung an den kreuzgekoppelten Kollektorausgängen der Transistorpaare 2, 3; 4, 5 gebildet und mit Bezugszeichen 22 gekennzeichnet. Dieser Multipliziererausgang 22 ist über je einen weiteren Widerstand 23 mit Versorgungspotentialanschluß 21 verbunden. Die Funktionsweise der Schaltung gemäß Figur 3 entspricht derjenigen von Figur 1 und soll deshalb nicht noch einmal wiederholt werden. Um die beschriebene Umsteuerung des Multipliziererkerns mittels erster und zweiter Signalquelle wie bei Figur 1 beschrieben zu erreichen, müssen die in Figur 3 unten angegebenen Bedingungen erfüllt sein, das heißt, daß sich die Signalquellen Isl, Isl ' ; Is2, Is2 ' , Isl\, Isl\ ' sowie Is2\, Is2\' jeweils in Amplitude A und Phasenlage φ gleichen. Figur 4 und Figur 5 zeigen jeweils beispielhaft Realisierungsmöglichkeiten für die Stromquellen 10, 11, 13, 14, das heißt zur Bildung der ersten und zweiten Signalquellen.As with the multiplier circuit according to FIG. 1, a symmetrical output of the multiplier circuit is connected to the cross-coupled collector outputs of the transistor pairs 2, 3; 4, 5 formed and identified by reference numeral 22. This multiplier output 22 is connected via a further resistor 23 to supply potential connection 21. The functioning of the circuit according to FIG. 3 corresponds to that of FIG. 1 and should therefore not be repeated again. In order to achieve the described reversal of the multiplier core by means of the first and second signal sources as described in FIG. 1, the conditions specified in FIG. 3 below must be fulfilled, that is to say that the signal sources Isl, Isl '; Is2, Is2 ', Isl \, Isl \' and Is2 \, Is2 \ 'each have the same amplitude A and phase position φ. FIG. 4 and FIG. 5 each show exemplary implementation options for the current sources 10, 11, 13, 14, that is to say for the formation of the first and second signal sources.
Figur 4 zeigt beispielhaft die erste Signalquelle 10, 14, welche jedoch auch als zweite Signalquelle 11, 13 sinngemäß eingesetzt werden kann. Im einzelnen zeigt Figur 4 einen Differenzverstärker mit jeweils doppelt ausgeführten Transisto- ren 24, 25; 26, 27, die eingangsseitig parallel geschaltet sind. An Basisanschlüsse der Transistoren 24, 25, 26, 27 ist als symmetrisches Signal das erste zu multiplizierende Signal anlegbar. Die Emitteranschlüsse der Bipolar-Transistoren 24 bis 27 sind zur Bildung eines Differenzverstärkers über je einen Emitterwiderstand 28 an einen gemeinsamen Emitterknoten angeschlossen, der über eine Stromquelle 29 mit einem Bezugspotentialanschluß 8 verbindbar ist. Die Kollektoranschlüsse bilden Stromausgänge der Transistoren, wobei der Kollektoranschluß des Transistors 24 den Stromquellenausgang Isl, der Kollektoranschluß des Transistors 25 den elektrisch gleichwertigen Stromausgang Isl1 bereitstellen und komplementäre, das heißt invertierte Stromausgänge Isl\ und gleichwertig Isl\' von den Kollektoranschlüssen der npn-Bipolart- ransistoren 26, 27 bereitgestellt sind. Da die Emitterwider- stände 28 alle den gleichen Widerstandswert haben, und diese Quellimpedanz sowohl für die erste, als auch die zweite Signalquelle einsetzbar ist, welche beide mit einer Schaltung gemäß Figur 4 realisierbar sind, sind die dem vorliegenden Prinzip zugrundeliegenden symmetrischen Eigenschaften der Eingangstore der Schaltung erzielbar.FIG. 4 shows an example of the first signal source 10, 14, which, however, can also be used analogously as a second signal source 11, 13. In detail, FIG. 4 shows a differential amplifier, each with double transistors 24, 25; 26, 27, which are connected in parallel on the input side. The first signal to be multiplied can be applied to the base connections of the transistors 24, 25, 26, 27 as a symmetrical signal. The emitter connections of the bipolar transistors 24 to 27 are connected to form a differential amplifier via an emitter resistor 28 each to a common emitter node which can be connected to a reference potential connection 8 via a current source 29. The collector connections form current outputs of the transistors, the collector connection of the transistor 24 providing the current source output Isl, the collector connection of the transistor 25 providing the electrically equivalent current output Isl 1 and complementary, i.e. inverted current outputs Isl \ and equivalent Isl \ 'from the collector connections of the npn bipolar type - Transistors 26, 27 are provided. Since the emitter resistors 28 all have the same resistance value and this source impedance can be used for both the first and the second signal source, both of which can be implemented with a circuit according to FIG. 4, the symmetrical properties of the input gates on which the present principle is based are Circuit achievable.
Die Emitterwiderstände 28 gemäß Figur 4 begünstigen die exakte Halbierung des Stroms auf die Stromausgänge Isl, Isl'.The emitter resistors 28 according to FIG. 4 favor the exact halving of the current to the current outputs Isl, Isl '.
Figur 5 zeigt ein weiteres Ausführungsbeispiel für die erste und zweite Signalquelle, welche zur Bildung der Signalquellen 10, 11, 13, 14 gemäß Figur 3 als beispielhafte Alternative zu einer Signalquelle gemäß Figur 4 einsetzbar ist. Dabei sind zur Bildung eines Differenzverstärkers wie in Figur 4 jeweils zwei npn-Bipolartransistoren 24, 25, 26, 27 emitterseitig miteinander, und über eine Stromquelle 29 mit einem Bezugs- oder Versorgungspotentialanschluß gekoppelt. Basisseitig an den Transistoren 24 bis 27 ist ein erstes oder zweites zu multiplizierendes Signal, jeweils als symmetrisches Signal, zuführbar. Gegenüber Figur 4 können jedoch bei der Ausführung des Signalquellen-Differenzverstärkers gemäß Figur 5 die Emitterwiderstände 28 entfallen. Zur Bereitstellung der geforderten Symmetrie weisen die integrierten Transistoren 24 bis 27 gleiche Emitterflächen A auf.FIG. 5 shows a further exemplary embodiment for the first and second signal sources, which as an exemplary alternative to the formation of the signal sources 10, 11, 13, 14 according to FIG. 3 a signal source according to FIG. 4 can be used. In this case, to form a differential amplifier, as in FIG. 4, two npn bipolar transistors 24, 25, 26, 27 are coupled to one another on the emitter side and are coupled to a reference or supply potential connection via a current source 29. A first or second signal to be multiplied, in each case as a symmetrical signal, can be fed to the base side of the transistors 24 to 27. Compared to FIG. 4, however, the emitter resistors 28 can be omitted in the embodiment of the signal source differential amplifier according to FIG. To provide the required symmetry, the integrated transistors 24 to 27 have the same emitter areas A.
Figur 6 zeigt ein weiteres Ausführungsbeispiel einer Multi- pliziererschaltung in einer alternativen Ausfuhrungsform gemäß Figur 3. Die Schaltung gemäß Figur 6 stimmt dabei in Aufbau und Funktion weitgehend mit der Schaltung gemäß Figur 3 überein. Unterschiede bestehen lediglich in den fehlenden Emitterwiderständen 19 sowie im Ersetzen der Stromquellenwi- derstande 20 durch Transistordioden 33. Demnach sind jeweils als Diode geschaltete Transistoren 33 zwischen Versorgungspotentialanschluß 21 und Steuereingängen der Multipliziererkern-Transistoren 2 bis 5 beziehungsweise Stromquellenausgänge 10, 11, 13, 14 geschaltet. Die Dioden 33 bilden eine log- arithmische Last zur Linearisierung der tanh-Kennlinie, dann, wenn keine Emitterwiderstände an Emitterknoten der Transistorpaare 2, 3; 4, 5 vorgesehen sind.FIG. 6 shows a further exemplary embodiment of a multiplier circuit in an alternative embodiment according to FIG. 3. The circuit according to FIG. 6 largely corresponds in structure and function to the circuit according to FIG. 3. The only differences are in the missing emitter resistors 19 and in the replacement of the current source resistors 20 by transistor diodes 33. Accordingly, transistors 33 connected as diodes are connected between supply potential terminal 21 and control inputs of multiplier core transistors 2 to 5 or current source outputs 10, 11, 13, 14 , The diodes 33 form a log-arithmic load for linearizing the tanh characteristic, when there are no emitter resistances at the emitter nodes of the transistor pairs 2, 3; 4, 5 are provided.
Figur 7 zeigt ein weiteres Ausführungsbeispiel einer Multi- pliziererschaltung gemäß dem vorliegenden Prinzip, welche ausgehend von der Multipliziererschaltung gemäß Figur 1 als Hochfrequenz-Mischerschaltung weitergebildet ist.FIG. 7 shows a further exemplary embodiment of a multiplier circuit based on the present principle, which is developed as a high-frequency mixer circuit based on the multiplier circuit according to FIG.
Der Multipliziererkern 1 der Schaltung gemäß Figur 7 ent- spricht in Aufbau und Funktion dem bisher Erläuterten und wird daher an dieser Stelle nicht noch einmal besprochen. Ebenso ist die emitterseitige Stromzuführung mit Gegenkopp- lungswiderstand 9 bereits in Figur 1 beschrieben und wird daher an dieser Stelle ebenfalls nicht noch einmal wiederholt. Die Besonderheit der Multipliziererschaltung gemäß Figur 7 liegt in der Aufteilung der die erste und zweite Signalquelle bildenden Differenzverstärker 34, 35; 24 bis 27 zum einen auf Versorgungspotentialseite und zum anderen auf Bezugspotentialseite. Die erste Signalquelle 34, 35 mit den zugeordneten Kollektorwiderständen 32 entspricht dabei einer Emitterfol- ger-Schaltung. Die zweite Signalquelle 24 bis 27 mit den Emitterwiderständen 28 entspricht in Aufbau und Wirkungsweise der Signalquelle gemäß Figur 4. Mit dem ersten Signaleingang 37, 38, der als Hochfrequenzausgang ausgebildet ist, ist eine Umsteuerung vom ersten Differenzverstärker 2, 3 auf den zweiten Differenzverstärker 4, 5 bewirkt. Hierzu sind die Ein- gangsklemmen 37, 38 mit den Basisanschlüssen der Transistoren 34, 35 gekoppelt, deren Kollektoranschlüsse miteinander und mit dem Versorgungspotentialanschluß 21 verbunden sind. Versorgungspotentialanschluß 21 ist über eine Spannungsquelle 36 mit Bezugspotential 8 verbunden. Der Emitteranschluß des Transistors 34 ist über je einen Widerstand 32 mit den Steuereingängen der Transistoren des ersten Transistorpaars 2, 3 ; und der Emitteranschluß des Transistors 35 über je einen gleichartigen Widerstand 32 an die beiden Steuereingänge des zweiten Differenzverstärkers 4, 5 des Multipliziererkerns 1 angeschlossen.The multiplier core 1 of the circuit according to FIG. 7 corresponds in structure and function to what has been explained so far and is therefore not discussed again at this point. The emitter-side power supply with negative feedback tion resistance 9 already described in Figure 1 and is therefore also not repeated at this point. The special feature of the multiplier circuit according to FIG. 7 lies in the division of the differential amplifiers 34, 35 forming the first and second signal sources; 24 to 27 on the one hand on the supply potential side and on the other hand on the reference potential side. The first signal source 34, 35 with the associated collector resistors 32 corresponds to an emitter follower circuit. The construction and mode of operation of the second signal source 24 to 27 with the emitter resistors 28 corresponds to that of the signal source according to FIG. 5 causes. For this purpose, the input terminals 37, 38 are coupled to the base connections of the transistors 34, 35, the collector connections of which are connected to one another and to the supply potential connection 21. Supply potential connection 21 is connected to reference potential 8 via a voltage source 36. The emitter connection of the transistor 34 is connected via a resistor 32 to the control inputs of the transistors of the first transistor pair 2, 3; and the emitter connection of the transistor 35 is connected via a similar resistor 32 to the two control inputs of the second differential amplifier 4, 5 of the multiplier core 1.
Zur Umsteuerung zwischen ersten und zweiten Transistoren 2, 4; 3, 5 jeweils innerhalb der Transistorpaare sind Transistoren 24 bis 27 kollektorseitig gemäß dem vorliegenden Prinzip an die Transistorpaare 2, 5 beziehungsweise 3, 4 angeschlossen. Emitterseitig sind die Transistoren 24 bis 27 der zweiten Signalquelle über je einen Emitterwiderstand 28 an einen gemeinsamen Emitterknoten und weiterhin über eine Stromquelle 29 an Bezugspotentialanschluß 8 angeschlossen, während ein zweiter Signaleingang 39, 40, dem ein zweites zu multiplizierendes Signal zuführbar ist, an je einen Basisanschluß der Transistoren 24 bis 27 angekoppelt ist. Im vorliegenden Fall ist der Multiplizierer als Empfangs- Demodulator ausgelegt, dem an seinem ersten Eingangsklemmenpaar 37, 38 ein von einer Antenne einkoppelndes Hochfrequenzsignal RF zuführbar ist und an dessen zweitem Eingangsklemmenpaar 39, 40 ein differentielles Lokaloszillator-Signal LO als Überlagerungssignal zuführbar ist. Am Ausgang 22 des Multipliziererkerns 1 ist ein heruntergemischtes beziehungsweise demoduliertes Nutzsignal ableitbar.For reversing between first and second transistors 2, 4; 3, 5, each within the transistor pairs, transistors 24 to 27 on the collector side are connected to the transistor pairs 2, 5 and 3, 4 according to the present principle. On the emitter side, the transistors 24 to 27 of the second signal source are each connected to a common emitter node via an emitter resistor 28 and furthermore connected to reference potential terminal 8 via a current source 29, while a second signal input 39, 40, to which a second signal to be multiplied can be fed, is connected to one Base connection of the transistors 24 to 27 is coupled. In the present case, the multiplier is designed as a reception demodulator, to which a high-frequency signal RF which is coupled in from an antenna can be fed to its first input terminal pair 37, 38 and to which a differential local oscillator signal LO can be fed as a beat signal to its second input terminal pair 39, 40. A downmixed or demodulated useful signal can be derived at the output 22 of the multiplier core 1.
Da die beiden Eingangstore des Multiplizierers aufgrund der gleichartigen Transistoren 30, 31, 34, 35 sowie der gleichartigen Widerstände 32 und damit insgesamt einer gleichen Quellimpedanz erster und zweiter Signalquelle eine hohe Sym- metrie aufweisen, ist mit dem beschriebenen Multiplizierer ein hochlinearer, präziser Analogmischer gebildet, der in breitbandigen Phasen-/Frequenzdemodulatorschaltungen einsetzbar ist.Since the two input gates of the multiplier have a high degree of symmetry due to the transistors 30, 31, 34, 35 of the same type and the similar resistors 32 and thus overall of the same source impedance of the first and second signal sources, the multiplier described forms a highly linear, precise analog mixer which can be used in broadband phase / frequency demodulator circuits.
Falls das Hochfrequenz-Signal , welches am Eingang 37, 38 gemäß Figur 7 zuführbar ist, von einer logarithmischen Last, beispielsweise einer Diodenlast, geliefert wird, so kann der Gegenkopplungswiderstand 9 in den Emitterzweigen entfallen.If the high-frequency signal, which can be supplied at the input 37, 38 according to FIG. 7, is supplied by a logarithmic load, for example a diode load, then the negative feedback resistor 9 in the emitter branches can be omitted.
Die Multipliziererschaltung gemäß Figur 7 kann mit Versorgungsspannungen < 3 V bei einem Strombedarf < 3 mA betrieben werden.The multiplier circuit according to FIG. 7 can be operated with supply voltages <3 V with a current requirement <3 mA.
Bei der Ausführung gemäß Figur 7 arbeiten die Transistoren 34, 35 als Spannungsfolger und erzeugen an ihren Emitterpunkten niederoh ige Spannungssteuerknoten. Der notwendige Ruhestrom der Spannungsfolgertransistoren 34, 35 wird dabei aus den zum Konstantstrom aufsummierten Strömen der Gleichtakt - strompfade des Spannungs-/Stromwandler-Differenzverstärkers der zweiten Signalquelle gewonnen. Bei einer Rauschzahl NF(Noise Figure) von 20 dB liefert die Multiplizierschaltung gemäß Figur 7 eine Verstärkung von 6 dB. Die Eingangs-Intercept-Punkte (IIP) 2. und 3. Ordnung liegen dabei bei +65 dBm beziehungsweise 20 dBm oder größer.In the embodiment according to FIG. 7, the transistors 34, 35 operate as voltage followers and generate low-voltage control nodes at their emitter points. The necessary quiescent current of the voltage follower transistors 34, 35 is obtained from the currents of the common mode current paths of the voltage / current converter differential amplifier of the second signal source, which are added up to form the constant current. With a noise figure NF (noise figure) of 20 dB, the multiplier circuit according to FIG. 7 provides a gain of 6 dB. The 2nd and 3rd order input intercept points (IIP) are +65 dBm and 20 dBm or greater.
Figur 8 schließlich zeigt eine Alternative zu der Ansteuerung mit den Transistoren 34, 35 gemäß Figur 7, deren Spannungsansteuerung durch eine Stromsteuerung gemäß Figur 8 ersetzt ist. Dabei sind die als Emitterfolger geschalteten Transisto- ren 34, 35 der ersten Signalquelle von Figur 7 ersetzt durch einen gegengekoppelten Differenzverstärker. Dieser Differenzverstärker weist zwei Bipolar-Transistoren 30, 31 auf, deren Kollektoranschlüsse über je einen Hochfrequenzwiderstand 41 an den Versorgungspotentialanschluß 21 angeschlossen sind. Zusätzlich sind die Kollektoranschlüsse über je einen Widerstand 32, wie in Figur 7 gezeichnet, mit den vier Steuereingängen des Multipliziererkerns 1 verbunden. Den Basisanschlüssen der Transistoren 30, 31 ist über den symmetrischen Eingang 37, 38 ein Hochfrequenzsignal zuführbar. Die Emitte- ranschlusse der Transistoren 30, 31 sind über einen Gegenkopplungswiderstand 42 miteinander und über je eine Stromquelle 43 mit dem Bezugspotentialanschluß 8 verbunden. FIG. 8 finally shows an alternative to the control with the transistors 34, 35 according to FIG. 7, the voltage control of which is replaced by a current control according to FIG. 8. The transistors 34, 35 of the first signal source from FIG. 7, which are connected as emitter followers, are replaced by a negative feedback differential amplifier. This differential amplifier has two bipolar transistors 30, 31, the collector connections of which are each connected to the supply potential connection 21 via a high-frequency resistor 41. In addition, the collector connections are each connected to the four control inputs of the multiplier core 1 via a resistor 32, as shown in FIG. A high-frequency signal can be fed to the base connections of the transistors 30, 31 via the balanced input 37, 38. The emitter connections of the transistors 30, 31 are connected to one another via a negative feedback resistor 42 and to the reference potential connection 8 via a respective current source 43.
BezugszeichenlisteLIST OF REFERENCE NUMBERS
1 Multipliziererkern1 multiplier core
2 Transistor 3 Transistor2 transistor 3 transistor
4 Transistor4 transistor
5 Transistor5 transistor
6 Stromquelle6 power source
7 Stromquelle 8 Bezugspotentialanschluß7 power source 8 reference potential connection
9 Widerstand9 resistance
10 Stromquelle10 power source
11 Stromquelle11 power source
12 Quellimpedanz 13 Stromquelle12 source impedance 13 current source
14 Stromquelle14 power source
15 Stromquelle15 power source
16 Quellimpedanz16 source impedance
17 Spannungsquelle 18 Stromquelle17 voltage source 18 current source
19 Widerstand19 resistance
20 Widerstand20 resistance
21 Versorgungspotentialanschluß21 Supply potential connection
22 Ausgang 23 Kollektorwiderstand22 Output 23 collector resistance
24 Transistor24 transistor
25 Transistor25 transistor
26 Transistor26 transistor
27 Transistor 28 Widerstand27 transistor 28 resistor
29 Stromquelle29 power source
30 Transistor30 transistor
31 Transistor31 transistor
32 Widerstand 33 Diode32 resistor 33 diode
34 Transistor34 transistor
35 Transistor Spannungsquelle Transistor Transistor Transistor Transistor Widerstand Widerstand Stromquelle 35 transistor Voltage source transistor transistor transistor transistor resistance resistance current source

Claims

Patentansprüche claims
1. Multipliziererschaltung, aufweisend1. Multiplier circuit, comprising
- einen Multipliziererkern (1) mit zwei kreuzgekoppelten Transistorpaaren (2, 3; 4, 5) und mit Steuereingängen,a multiplier core (1) with two cross-coupled transistor pairs (2, 3; 4, 5) and with control inputs,
- eine erste Signalquelle (10, 14), der ein erstes zu multiplizierendes Signal zuführbar ist, mit einem Ausgang, der mit den Steuereingängen des Multipliziererkerns (1) verbunden ist, und mit einer ersten Impedanz der ersten Signal - quelle (12) , und- A first signal source (10, 14), to which a first signal to be multiplied can be fed, with an output which is connected to the control inputs of the multiplier core (1), and with a first impedance of the first signal source (12), and
- eine zweite Signalquelle (11, 13), der ein zweites zu multiplizierendes Signal zuführbar ist, mit einem Ausgang, der mit den Steuereingängen des Multipliziererkerns (1) verbunden ist, und mit einer zweiten Impedanz der zweiten Signal - quelle (12), die gleich der ersten Impedanz (12) ist.- A second signal source (11, 13), to which a second signal to be multiplied can be supplied, with an output which is connected to the control inputs of the multiplier core (1), and with a second impedance of the second signal source (12), the is equal to the first impedance (12).
2. Multipliziererschaltung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß der Multipliziererkern (1) ein erstes Transistorpaar (2, 3) und ein zweites Transistorpaar (4, 5) umfaßt, welche miteinander kreuzgekoppelt sind, und welche je einen ersten (2, 4) und einen zweiten Transistor (3, 5) mit je einem Steuereingang umfassen, und daß die Signalquellen (10, 11, 13, 14) den Multipliziererkern (1) so ansteuern, daß mit dem ersten zu multiplizierenden Signal eine Umsteuerung zwischen dem ersten Transistorpaar (2, 3) und dem zweiten Transistorpaar (4, 5) und mit dem zweiten zu multiplizierenden Signal eine Umsteuerung zwischen den ersten Transistoren (2, 4) und den zweiten Transistoren (3, 5) bewirkt ist.2. Multiplier circuit according to claim 1, characterized in that the multiplier core (1) comprises a first pair of transistors (2, 3) and a second pair of transistors (4, 5) which are cross-coupled, and which each have a first (2, 4) and comprise a second transistor (3, 5), each with a control input, and that the signal sources (10, 11, 13, 14) drive the multiplier core (1) in such a way that a reversal between the first transistor pair (2 , 3) and the second pair of transistors (4, 5) and with the second signal to be multiplied a reversal between the first transistors (2, 4) and the second transistors (3, 5) is effected.
3. Multipliziererschaltung nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t, daß die erste Signalquelle (10, 14) mit dem Multipliziererkern (1) zur SignalZuführung derart gekoppelt ist, daß - den Steuereingängen von erstem und zweitem Transistor (2,3. Multiplier circuit according to claim 2, so that the first signal source (10, 14) is coupled to the multiplier core (1) for signal supply in such a way that - the control inputs of the first and second transistor (2,
3) des ersten Transistorpaares das erste zu multiplizierende Signal unverändert und - den Steuereingängen von erstem und zweitem Transistor (4, 5) des zweiten Transistorpaares das erste zu multiplizierende Signal invertiert zugeführt wird, und daß3) the first transistor pair, the first signal to be multiplied unchanged and - The control inputs of the first and second transistor (4, 5) of the second transistor pair, the first signal to be multiplied is fed inverted, and that
- den Steuereingängen der ersten Transistoren (2, 4) das zweite zu multiplizierende Signal unverändert und- The control inputs of the first transistors (2, 4) the second signal to be multiplied unchanged and
- den Steuereingängen der zweiten Transistoren (3, 5) von erstem und zweitem Transistorpaar das zweite zu multiplizierende Signal invertiert zugeführt wird.- The control inputs of the second transistors (3, 5) of the first and second transistor pair, the second signal to be multiplied is fed inverted.
4. Multipliziererschaltung nach einem der Ansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h n e t, daß die Steueranschlüsse der Transistoren (2 bis 5) der Transistorpaare des Multipliziererkerns (1) deren Basis- oder Gateanschlüsse sind.4. Multiplier circuit according to one of claims 1 to 3, d a d u r c h g e k e n n z e i c h n e t that the control connections of the transistors (2 to 5) of the transistor pairs of the multiplier core (1) are their base or gate connections.
5. Multipliziererschaltung nach einem der Ansprüche 1 bis 4, d a d u r c h g e k e n n z e i c h n e t, daß die Emitter- oder Sourceanschlusse der ersten und zweiten Transistoren (2, 3; 4, 5) jeweils zur Bildung eines Transi- storpaares miteinander verbunden sind.5. Multiplier circuit according to one of claims 1 to 4, d a d u r c h g e k e n n z e i c h n e t that the emitter or source terminals of the first and second transistors (2, 3; 4, 5) are each connected to form a pair of transistors.
6. Multipliziererschaltung nach einem der Ansprüche 1 bis 5, d a d u r c h g e k e n n z e i c h n e t, daß die erste und die zweite Signalquelle (10, 14; 11, 13) je- weils einen Differenzverstärker (24, 25, 26, 27) mit je zwei Eingängen zur Zuführung der zu multiplizierenden Signale und vier Ausgängen zum Anschluß an die Steuereingänge der Transistoren des Multipliziererkerns (1) umfassen.6. Multiplier circuit according to one of claims 1 to 5, characterized in that the first and the second signal source (10, 14; 11, 13) each have a differential amplifier (24, 25, 26, 27) with two inputs each for supplying the signals to be multiplied and four outputs for connection to the control inputs of the transistors of the multiplier core (1).
7. Multipliziererschaltung nach Anspruch 6, d a d u r c h g e k e n n z e i c h n e t, daß der Differenzverstärker der ersten Signalquelle (34, 35) mit einem Versorgungspotentialanschluß (21) und der Differenzverstärker der zweiten Signalquelle (30, 31) mit einem Bezugspo- tentialanschluß (8) gekoppelt ist.7. Multiplier circuit according to claim 6, so that the differential amplifier of the first signal source (34, 35) is coupled to a supply potential connection (21) and the differential amplifier of the second signal source (30, 31) is coupled to a reference potential connection (8).
8. Multipliziererschaltung nach Anspruch 6 oder 7, d a d u r c h g e k e n n z e i c h n e t, daß die Differenzverstärker je vier Transistoren (24 bis 27) umfassen, an die je ein Emitterwiderstand (28) angeschlossen ist .8. multiplier circuit according to claim 6 or 7, characterized in that the differential amplifiers each comprise four transistors (24 to 27) to which an emitter resistor (28) is connected.
9. Multipliziererschaltung nach einem der Ansprüche 1 bis 8, d a d u r c h g e k e n n z e i c h n e t, daß erste und zweite Signalquelle (10, 11, 13, 14) als Spannungs-/Stromwandler ausgebildet sind. 9. Multiplier circuit according to one of claims 1 to 8, d a d u r c h g e k e n n z e i c h n e t that the first and second signal source (10, 11, 13, 14) are designed as voltage / current converters.
EP02753008A 2001-07-17 2002-07-10 Multiplier circuit Expired - Lifetime EP1407416B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10134754 2001-07-17
DE10134754A DE10134754A1 (en) 2001-07-17 2001-07-17 multiplier
PCT/DE2002/002525 WO2003009078A2 (en) 2001-07-17 2002-07-10 Multiplier circuit

Publications (2)

Publication Number Publication Date
EP1407416A2 true EP1407416A2 (en) 2004-04-14
EP1407416B1 EP1407416B1 (en) 2005-06-01

Family

ID=7692107

Family Applications (1)

Application Number Title Priority Date Filing Date
EP02753008A Expired - Lifetime EP1407416B1 (en) 2001-07-17 2002-07-10 Multiplier circuit

Country Status (4)

Country Link
US (1) US7026857B2 (en)
EP (1) EP1407416B1 (en)
DE (2) DE10134754A1 (en)
WO (1) WO2003009078A2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9396362B2 (en) * 2011-04-25 2016-07-19 Citizen Holdings Co., Ltd. Analog multiplier circuit, variable gain amplifier, detector circuit, and physical quantity sensor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5519444B2 (en) * 1972-12-29 1980-05-26
DE3840855C2 (en) 1988-12-03 1996-07-18 Telefunken Microelectron Phase comparator
US5379457A (en) * 1993-06-28 1995-01-03 Hewlett-Packard Company Low noise active mixer
DE4420376C2 (en) 1993-09-22 1998-09-17 Hewlett Packard Co Quadrature modulator
JPH08265047A (en) * 1995-01-24 1996-10-11 Matsushita Electric Ind Co Ltd Frequency conversion circuit
JP2888212B2 (en) * 1996-03-08 1999-05-10 日本電気株式会社 Bipolar multiplier
DE19844970C2 (en) * 1998-09-30 2001-02-22 Siemens Ag Circuit arrangement for mixing an input signal and an oscillator signal with one another

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO03009078A2 *

Also Published As

Publication number Publication date
WO2003009078A2 (en) 2003-01-30
EP1407416B1 (en) 2005-06-01
DE50203287D1 (en) 2005-07-07
US20040155694A1 (en) 2004-08-12
WO2003009078A3 (en) 2003-04-03
DE10134754A1 (en) 2003-02-06
US7026857B2 (en) 2006-04-11

Similar Documents

Publication Publication Date Title
DE4420447C2 (en) Phase shifter circuit and quadrature network
DE69009773T2 (en) FULLY DIFFERENTIAL CMOS POWER AMPLIFIER.
DE69836613T2 (en) Active push-pull mixer with high linearity
DE102005008372B4 (en) Controllable amplifier and its use
EP0341531A2 (en) Controllable wide band amplifier
DE10351606B3 (en) High frequency mixer arrangement, e.g. for use in vector modulation, has capacitance(s) in feedback path between differential amplifier output, input of operational amplifier, which is configured as anti-aliasing filter
DE2616467C2 (en) Circuit arrangement for phase shifting an AC voltage signal
EP1405413B1 (en) Multiplier circuit
EP0073929B1 (en) Integrable signal processing semiconductor circuit
WO1997033365A1 (en) Operational amplifier
EP1067673A2 (en) Mixer with improved linearity
DE69802158T2 (en) Double push-pull modulator and four-phase modulation device
DE19844970C2 (en) Circuit arrangement for mixing an input signal and an oscillator signal with one another
DE69315553T2 (en) Differential amplifier arrangement
DE60123157T2 (en) Frequency converter with suppression of image frequencies
DE3319292A1 (en) CIRCUIT ARRANGEMENT FOR NOISE REDUCTION
DE60313621T2 (en) SYSTEM AND METHOD FOR CONSTRUCTING THE INPUT SIMPEDANCE OF A STACKED AMPLIFIER ASSEMBLY
DE10344876B3 (en) Signal processing device, in particular for mobile communications
DE102004030039B3 (en) mixer circuit
DE69721898T2 (en) Variable gain amplifier with low DC voltage deviation at the output and low distortion
DE102006043902B4 (en) Current transformers, frequency mixers and frequency mixing techniques
EP1407416B1 (en) Multiplier circuit
EP1405400A2 (en) Interface circuit for connecting to an output of a frequency converter
EP1527524B1 (en) Transmission arrangement, especially for mobile telephony
DE4206164C2 (en) RF mixer in basic circuit

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20040129

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LI LU MC NL PT SE SK TR

17Q First examination report despatched

Effective date: 20040611

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR GB

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20050601

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REF Corresponds to:

Ref document number: 50203287

Country of ref document: DE

Date of ref document: 20050707

Kind code of ref document: P

GBV Gb: ep patent (uk) treated as always having been void in accordance with gb section 77(7)/1977 [no translation filed]

Effective date: 20050601

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed

Effective date: 20060302

EN Fr: translation not filed
PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20050731

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20050601

REG Reference to a national code

Ref country code: DE

Ref legal event code: R081

Ref document number: 50203287

Country of ref document: DE

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE

Effective date: 20130326

Ref country code: DE

Ref legal event code: R081

Ref document number: 50203287

Country of ref document: DE

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20130314

Ref country code: DE

Ref legal event code: R081

Ref document number: 50203287

Country of ref document: DE

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

Effective date: 20130315

Ref country code: DE

Ref legal event code: R081

Ref document number: 50203287

Country of ref document: DE

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

Effective date: 20130315

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20160705

Year of fee payment: 15

REG Reference to a national code

Ref country code: DE

Ref legal event code: R119

Ref document number: 50203287

Country of ref document: DE

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20180201